JP2003330422A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JP2003330422A
JP2003330422A JP2002142469A JP2002142469A JP2003330422A JP 2003330422 A JP2003330422 A JP 2003330422A JP 2002142469 A JP2002142469 A JP 2002142469A JP 2002142469 A JP2002142469 A JP 2002142469A JP 2003330422 A JP2003330422 A JP 2003330422A
Authority
JP
Japan
Prior art keywords
signal data
frame
display device
image display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002142469A
Other languages
English (en)
Inventor
Hajime Akimoto
秋元　　肇
Kiyoshige Kinugawa
清重 衣川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002142469A priority Critical patent/JP2003330422A/ja
Priority to TW091132904A priority patent/TW594639B/zh
Priority to CNB021559864A priority patent/CN100399390C/zh
Priority to KR10-2003-0001322A priority patent/KR20030089404A/ko
Priority to US10/339,436 priority patent/US7286105B2/en
Publication of JP2003330422A publication Critical patent/JP2003330422A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】微小ノイズや駆動周波数高速化の問題を回避し
つつ、多階調の高精度表示が可能な画像表示装置を提供
すること。 【解決手段】１フレームを構成する表示信号データを、
複数のサブフレーム、例えば４つのサブフレーム１／４
〜４／４で構成し、１／４フレームはアナログ信号のア
ドレス期間、２／４フレームはアナログ階調表示期間、
３／４フレームはデジタル信号のアドレス期間、４／４
フレームはデジタル階調発光期間とする。アナログ階調
表示期間は画素６内のOLED素子4が、アナログ駆動信号
回路12により画素内の記憶容量1に書込まれたアナログ
信号電圧に応じた時間の発光をし、デジタル階調表示期
間はデジタル信号駆動回路16により記憶容量1に書込ま
れたデジタル信号電圧に応じて発光／非発光の２値の発
光動作をするように画像表示装置を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多階調表示が可能な
画像表示装置に係り、特に高階調表示に好適な画像表示
装置に関する。
【０００２】
【従来の技術】以下に図１６〜図１８を用いて、２つの
従来の技術に関して説明する。図１６は、第１の従来の
技術を用いた発光表示デバイス(以下、第１の従来例と
呼ぶ)の構成図である。画素発光体としての有機EL(Orga
nic Electro-luminescent)素子204を有する画素205が、
表示部にマトリクス状に配置される。画素205はゲート
ライン206、ソースライン207、電源線208等を介して外
部の駆動回路に接続されている。各画素205において
は、ソースライン207は論理TFT(Thin-Film-Transistor)
201を介して電力TFT203のゲート及び記憶コンデンサ202
の一端に接続されており、電力TFT203の一端と記憶コン
デンサ202の他端とは共通に電源線208に接続されてい
る。
【０００３】また、電力TFT203の他端は有機EL素子204
を介して共通電源端子に接続されている。ゲートライン
206の一端はフレーム走査回路210に、ソースライン207
の一端はアナログ信号電圧入力回路209に接続されてい
る。なおここで論理TFT201、電力TFT203は多結晶Si-TFT
を用いて、SiO2基板上に形成されている。
【０００４】次に、このように構成される第１の従来例
の動作を説明する。ゲートライン206を介してフレーム
走査回路210が所定の画素行の論理TFT201を開閉するこ
とによって、アナログ信号電圧入力回路209からソース
ライン207に入力されていたアナログ信号電圧は、電力T
FT203のゲート及び記憶コンデンサ202に入力され、次の
走査書込みが行われるまでの１フレーム期間保持され
る。電力TFT203は、上記アナログ信号電圧に応じたアナ
ログ信号電流を有機EL素子204に入力する。これによっ
て、有機EL素子204は上記アナログ信号電圧に対応する
輝度で発光する。
【０００５】上記第１の従来例の技術に関しては、例え
ば、特開平8-241048号公報に詳しく記載されている。な
お、従来例の説明では上記発光素子は、この公報に合せ
て有機EL(Organic Electro-luminescent)素子という呼
称を用いたが、近年は有機発光ダイオード(OLED, Organ
ic Light Emitting Diode)素子と称されることが多いの
で、本明細書中でも、以降では後者の呼称を用いる。
【０００６】次に図１７及び図１８を用いて、他の従来
の技術を説明する。図１７は、第２の従来の技術を用い
た発光表示デバイス(以下、第２の従来例と呼ぶ)の構成
図である。この第２の従来例の構造は、基本的には前述
の第１の従来例で説明した構造と同様であり、異なるの
はアナログ信号電圧入力回路209に替えてデジタル信号
電圧入力回路211、フレーム走査回路210に替えてサブフ
レーム走査回路212が設けられていることである。従っ
て、ここではこれらの違いによる動作上の差異に関して
のみ説明を行う。
【０００７】図１８を用いて、第２の従来例の動作を説
明する。図１８に示したように、本従来例においては１
枚の画面情報を表示する１フレーム期間は、複数のサブ
フレーム期間に分割されている。さらに、このサブフレ
ーム期間は、各画素への表示信号を書込む期間であるア
ドレス期間Tsと、書込まれた表示信号に応じて発光／非
発光の表示を行うサスティン期間T1〜Tn（説明を簡単に
するために、図１８ではn＝5で示してある）とから構成
される。アドレス期間Ts内はOLED素子の駆動電圧はオフ
レベルであり、発光することはない。ここで、各アドレ
ス期間内における表示信号の各画素への書込み動作は、
基本的には上記第１の従来例と同様であるが、表示信号
はアナログ信号電圧ではなく、「高レベル」か「低レベ
ル」の２値のデジタル信号電圧である。
【０００８】従って、アドレス期間Tsに続くサスティン
期間T1〜T5でのOLED素子の発光も、「オン」か「オフ」
のデジタル発光である。ここで、図１８に示したように
各サブフレームのサスティン期間T1〜T5には、２のｉ乗
の時間重みが付与されているため、各発光ビットに重み
付けがなされる。これによって、第２の従来例において
はデジタルデータの各ビットに応じた中間調表示を可能
にしている。
【０００９】この従来例の利点は、電力TFT203を単なる
スイッチとして用いているために、しきい値電圧等の電
力TFT203の特性ばらつきが、発光時の輝度に反映されな
いという点である。これによって本従来例では輝度ばら
つきの小さい、高画質な表示が可能である。なお、この
ような従来技術に関しては、例えば特開2001-159878号
公報に詳しく記載されている。
【００１０】
【発明が解決しようとする課題】上記従来技術の延長上
では、今後TV等の用途に必要とされる６ビットや８ビッ
ト等の多階調表示を実現する画像表示装置を提供するに
は困難があった。以下これに関して説明する。
【００１１】図１６に示した第１の従来例では、電流駆
動型の素子である有機EL素子204を電力TFT203により駆
動している。この電力TFT203は電圧入力の電流出力素子
として機能しているが、電力TFT203のしきい値電圧Ｖth
にばらつきがあると、このばらつき成分は入力した信号
電圧に加算されてしまうため、画素毎に固定した輝度む
らを生じてしまう。
【００１２】一般に、TFTは単結晶Si素子と比較して個
々の素子間ばらつきが大きく、特に画素のように多数の
TFTをつくり込んだ場合は、各素子間の特性ばらつきを
抑えることは非常に困難である。例えば低温多結晶Si-T
FTの場合、１Ｖ単位でＶthのばらつきが生じてしまうこ
とが知られている。一方、OLED素子は一般に入力電圧に
対しては発光特性が敏感であり、１Ｖの入力電圧の違い
によって発光輝度が倍近く変わることもあるため、中間
調表示ではこのような輝度むらを許容することができな
い。このため、第１の従来例では、正確な輝度制御が必
要な多階調中間調表示は困難であった。
【００１３】これに対して、図１７及び図１８を用いて
説明した第２の従来例は、各画素のOLED素子をデジタル
制御することによって、正確な輝度制御を得ようとした
ものである。しかしながら、このようなデジタル制御を
多階調中間表示するために多ビットで行うには、サブフ
レーム数を増やす必要がある。例えば８ビット表示の場
合には、８回のサスティン期間T1〜T8に加えて、８個の
サブフレームに対応する８回のアドレス期間Tsが必要で
ある。このため、サブフレーム走査回路212に多大の負
担がかかり、結局これは消費電力やコストの上昇をもた
らしてしまう。
【００１４】また、ある程度サイズの大きな表示パネル
ではゲートライン206の時定数限界が見えてくるため、
サブフレーム走査周波数には物理的な上限がある。この
ように、第２の従来例の技術によっても、多階調中間表
示のための多ビット化には駆動上の困難があった。
【００１５】まとめると、第１の従来例のような「アナ
ログ信号」は微小なノイズに対して弱いので高精度化が
難しく、一方、第２の従来例のような「デジタル信号」
はデータをサブフィールドに分けなければならないため
に駆動周波数の高速化が必要になり高精度化が難しいと
いう点である。
【００１６】そこで、本発明の目的は、多階調表示のた
めの多ビット化が可能な画像表示装置を提供することに
ある。特に、「アナログ信号」と「デジタル信号」の両
者を併用することによって、微小ノイズの問題や駆動周
波数高速化の問題を回避しつつ、多階調の高精度表示を
実現した画像表示装置を提供することを目的とするもの
である。
【００１７】このように述べると、既存の「アナログ」
と「デジタル」を単に組み合わせようにきこえるので、
「アナログ」と「デジタル」のこれまでの単なる併用と
は全く異なる考え方に基づくものであることを以下、簡
単に説明する。
【００１８】従来の電子回路における「デジタル」と
「アナログ」の併用の考え方は、あくまでも「デジタル
回路」と「アナログ回路」を同一のシリコン（Si）チッ
プやモジュールに同時に形成した、「アナログ回路」と
「デジタル回路」との混載に過ぎない。
【００１９】これに対して、「デジタル回路」に「アナ
ログ信号」を入力したり、「アナログ回路」を「デジタ
ル信号」で駆動して、単一の「デジタル回路」や「アナ
ログ回路」を混載した場合よりも更に高性能化するとい
った発想は、本発明者等の知る限りでは、これまでの画
像表示装置にはなかった。本発明は、人間の視覚特性は
デジタル表示もアナログ表示も同様の中間調を感知す
る、といったディスプレイの特殊な境界条件を考慮し
て、同一の回路に「アナログ信号」と「デジタル信号」
を共存させることにより、単一の「デジタル回路」や
「アナログ回路」では困難な、高精度、高階調特性を実
現するという、従来の常識に捉われない発想の転換から
生まれたものである。
【００２０】
【課題を解決するための手段】本発明の代表的手段の一
例を示せば、次の通りである。即ち、本発明は、複数の
画素により構成された表示部と、前記画素に表示信号デ
ータを書込むための信号線と、複数の前記画素の中から
前記信号線に入力されている表示信号データを書込む画
素を選択するための書込み画素選択手段と、前記表示信
号データを生成するための信号データ生成手段を有する
画像表示装置において、前記信号データ生成手段は３値
以上の多値レベルを有する多値表示信号データを生成す
るための多値信号データ生成手段を含み、１フレームを
構成する前記表示信号データは、同一フレーム期間内に
表示する複数の前記画素からなる画素群に入力される複
数のサブフレームの表示信号データから構成され、１フ
レーム内における少なくとも１個のサブフレームにおけ
る上記表示信号データが、少なくとも３値の多値レベ
ル、すなわち３値以上の多値レベルを有することを特徴
とするものである。
【００２１】ここで、上記書込み画素選択手段は、多結
晶Si-TFTによって構成すれば好適である。また、上記サ
ブフレームにおける上記表示信号データは、全て３値以
上の多値レベルを有する構成としても良い。
【００２２】
【発明の実施の形態】以下、本発明に係る画像表示装置
の好適な実施の形態について、添付図面を参照しながら
詳細に説明する。
【００２３】＜実施の形態例１＞図１〜図４を用いて、
本発明の画像表示装置の第１の実施の形態例に関して説
明する。始めに図１を用いて、本実施の形態例の全体構
成を述べる。図１は、本実施の形態例のOLED表示パネル
の構成図である。画素発光体としてのOLED素子4を有す
る画素6が、表示部にマトリクス状に配置されている。
各画素6は、書込線9、点灯線10、信号線7、電源線8等を
介して所定の周辺駆動回路に接続されている。ここで、
書込線9及び点灯線10は画素選択回路11に接続され、信
号線7は信号入力スイッチ13を介してアナログ信号駆動
回路12及びデジタル信号駆動回路16に接続され、更に三
角波入力スイッチ14を介して三角波入力線15に接続され
ている。また、画素6、画素選択回路11、アナログ信号
駆動回路12及びデジタル信号駆動回路16は全て、多結晶
Si-TFTを用いてガラス基板上に形成されている。
【００２４】各画素6内においては、信号線7は記憶容量
1を介して駆動TFT2のゲートに接続されており、駆動TFT
2のソース端子は電源線8に接続され、駆動TFT2のドレイ
ン端子は点灯TFT5を介してOLED素子4に接続されてい
る。また、駆動TFT2のゲートとドレイン間にはリセット
TFT3が設けられており、点灯TFT5とリセットTFT3のゲー
トはそれぞれ点灯線10と書込線9に接続されている。こ
こで、駆動TFT2はOLED素子4を負荷とするインバータの
一部として構成されており、リセットTFT3は上記インバ
ータの入出力を短絡するスイッチと見なすことができ
る。
【００２５】なお、多結晶Si-TFTやOLED素子4の製造方
法などに関しては、一般に報告されているものと大きな
相違はないため、ここではその説明は省略する。OLED素
子4に関しては、例えば先に述べた第１及び第２の従来
例を参照することができる。
【００２６】また、本実施例における画素選択回路11の
構成は、一般にシフトレジスタ回路として知られている
回路構成を用いており、一般の知識の範囲内で再構成が
可能である。アナログ信号駆動回路12は、多結晶Si-TFT
パネルにおける一般のDA（デジタル・アナログ）変換回
路を用いているが、この他に液晶ドライバLSIにおける
信号線アナログ駆動回路などを用いることもできる。デ
ジタル信号駆動回路16は１ビットの入力データをバッフ
ァして出力する、並列バッファ回路である。
【００２７】本実施の形態例は、１フレーム期間を４つ
のフェーズに分けて動作する。実際にはそれぞれ２つの
フェーズから構成される２つのサブフレームからなって
いるが、ここでは便宜上これらのフェーズを１／４フレ
ームから４／４フレームと名付け、図２及び図３を用い
て各フェーズにおける動作を、順を追って説明する。
【００２８】図２の（Ａ）と（Ｂ）は、フレーム前半の
サブフレームを構成する１／４フレームと、２／４フレ
ームの動作を示すタイミングチャートである。図２
（Ａ）の１／４フレーム期間においては、画素選択回路
11によって、各画素行に対応する書込線9及び点灯線10
が順次走査されてゆく。ここで便宜上、タイミングチャ
ートにおいては上を「オン」、下が「オフ」状態を示す
ものとする。このとき信号入力スイッチ13はオン、三角
波入力スイッチ14はオフであり、画素選択回路11が画素
行をA,B,C,…と選択するのに従い、選択された画素6に
は信号線7を介して、アナログ信号出力回路12からアナ
ログ電圧信号が書込まれて行く。ここで、アナログ信号
は５ビットに設計したため、３２通りの信号電圧レベル
を有している。なお、書込線9、点灯線10の添え字A,B,C
は各画素行に対応している。以下においても、同様であ
る。
【００２９】次に、図２（Ｂ）の２／４フレーム期間に
おいては、画素選択回路11によって、書込線9は常時オ
フであり、点灯線10は常時オンである。またこのとき信
号入力スイッチ13はオフ、三角波入力スイッチ14はオン
である。このため全画素には三角波入力スイッチ14と信
号線7を介して、三角波入力線15から図２（Ｂ）に示し
たような三角波形が入力される。
【００３０】ここで、本サブフレームにおける本実施の
形態例の画素回路動作を、図１を用いて更に詳細に説明
する。信号線7に、或るアナログ信号電圧が印加されて
いる状態でリセットTFT3及び点灯TFT5がオン／オフする
と、信号線7にこれと同一のアナログ信号電圧が入力さ
れた際に、駆動TFT2とOLED素子4からなるインバータの
ゲート電圧がインバータ反転のしきい値状態になるよう
な状態が、記憶容量1に記憶される。これが１／４フレ
ーム期間におけるアナログ信号電圧書込みである。次い
で２／４フレーム期間において、信号線7に、書込まれ
たアナログ信号電圧値を含む三角波形が入力されると、
各画素のインバータは信号線7の電圧が予め書込まれて
いたアナログ信号電圧より大きい場合にはOLED素子4に
電流が流れず、予め書込まれていたアナログ信号電圧よ
り小さい場合にはOLED素子4に電流が流れるように動作
する。これによって、書込まれていたアナログ信号電圧
によってOLEDの発光時間が制御されることになり、同時
に駆動TFT2の特性ばらつきに起因するインバータの反転
しきい値のばらつきもキャンセルされる。
【００３１】次に、後半のサブフレームを説明する。図
３の（Ａ）と（Ｂ）は、後半のサブフレームを構成する
３／４フレームと４／４フレームの動作を示すタイミン
グチャートである。図３（Ａ）の３／４フレーム期間の
動作も、基本的には１／４フレームの動作と同一であ
る。、この場合の１／４フレームの動作との差異は、信
号線7へ出力される電圧がアナログ信号電圧出力回路12
ではなく、デジタル信号電圧出力回路16から出力される
デジタル電圧であるという点である。これによって、画
素選択回路11が画素行をA,B,C,…と選択するのに従い、
選択された画素6には信号線7を介して、デジタル信号出
力回路16から「発光」或いは「非発光」に相当する２値
のいずれかのデジタル電圧信号が書込まれて行く。
【００３２】次に、図３（Ｂ）の４／４フレーム期間に
おいては、画素選択回路11によって、書込線9は常時オ
フであり、点灯線10は常時オンである。またこのとき、
信号入力スイッチ13はオフ、三角波入力スイッチ14はオ
ンであるが、この期間、全画素には三角波入力スイッチ
14と信号線7を介して、三角波入力線15から図３（Ｂ）
に示したような、デジタル信号電圧の中間電圧が入力さ
れる。
【００３３】この場合、各画素のインバータ回路（以
下、画素インバータと呼ぶ）は、信号線7の中間電圧が
予め書込まれていたデジタル信号電圧より大きい場合に
はOLED素子4に電流が流れず、予め書込まれていたデジ
タル信号電圧より小さい場合にはOLED素子4に電流が流
れるように動作する。これによって、書込まれていたデ
ジタル信号電圧によって各OLED素子4の発光が決定され
る。なお、ここでは画素インバータは確実にオンまたは
オフ状態が選択されるため、画素インバータの反転時間
を制御している２／４フレームでは生じる可能性のあ
る、寄生効果等に起因する反転誤差も生じることはな
い。即ち４／４フレームでは、極めて正確な発光制御が
期待できる。この結果、本実施の形態例では全てをアナ
ログ信号電圧駆動のみで駆動した場合よりも、２倍精度
の高い発光制御が可能である。
【００３４】図４に、以上のOLED駆動シーケンスをまと
めて示した。なお、図４は１フレーム内の、アドレス期
間Tsと、アナログ及びデジタル階調期間と、これらに対
応するOLED駆動のオン・オフ期間とを示している。フレ
ーム期間は前半と後半の２つのサブフレームから構成さ
れ、前半のサブフレームはアナログ信号電圧アドレス期
間である１／４フレームとアナログ階調発光期間である
２／４フレームから構成され、後半のサブフレームはデ
ジタル信号電圧アドレス期間である３／４フレームとデ
ジタル階調発光期間である４／４フレームから構成され
る。
【００３５】ここで、アナログ信号電圧は全６ビットデ
ータのうちのMSB（Most Significant bit：最上位ビッ
ト）を除く５ビットデータを表わし、デジタル信号電圧
はMSBデータを表している。アナログ階調発光期間の階
調表示は、発光時間を変調することで32値に制御され、
デジタル階調発光期間の階調は、発光／非発光の２値表
示である。なお、アナログ階調発光期間の最大発光（オ
ン）期間は、デジタル階調発光期間と等しい。
【００３６】以上に述べた本実施の形態例においては、
本発明の精神を逸脱しない範囲内で種々の変更が可能で
ある。例えば、本実施の形態例ではTFT基板としてはガ
ラス基板を用いたが、これを石英基板や透明プラスチッ
ク基板等の他の透明絶縁基板に変更することも可能であ
る。また、OLED素子4の発光を上面に取り出すようにす
れば、不透明基板を用いることも可能である。
【００３７】或いは、各TFTに関しても本実施の形態例
では画素TFTに全てｐチャネルを用いたが、駆動波形を
適宜変更すれば、これらをｎチャネルやCMOSスイッチに
変更することも可能である。画素インバータに関して
も、ここで用いたような駆動TFT2とOLED素子4からなる
インバータに限らず、CMOSインバータやｎチャネルTFT
を用いた定電流源回路を負荷とする構成も可能であるこ
とは言うまでもない。
【００３８】また、本実施の形態例の説明においては、
画素数やパネルサイズ等に関しては敢えて言及していな
い。これは本発明が特にこれらのスペックないしフォー
マットに制限されるものではないためである。また、表
示信号電圧を６４階調（６ビット）としているが、これ
以上の階調も可能であるし、逆に階調精度を下げること
も容易である。すなわち、ｍビットによる２ｍ階調表示
として、ｍビットのうち最上位ビット（MSB）からｋビ
ットを２値の表示信号データとして用いるとすれば、
（ｍ−ｋ）ビットがアナログ階調表示に用いる信号とな
り、本実施の形態例では、ｍ＝６、ｋ＝１の場合に相当
する。したがって、このｍとｋを必要な階調に応じて変
更すればよい。
【００３９】また、本実施の形態例では画素選択回路1
1、アナログ信号駆動回路12、デジタル信号駆動回路16
からなる周辺駆動回路は、低温多結晶Si-TFT回路で構成
している。しかしながら、これらの周辺駆動回路あるい
はその一部分を単結晶ＬＳＩ(Large Scale Integrated
circuit)回路で構成して実装することも本発明の範囲内
で可能であるし、逆にそれ以上に三角波発生回路等も低
温多結晶Si-TFT回路で構成しても良い。
【００４０】本実施の形態例では、発光デバイスとして
OLED素子4を用いることとした。しかしこれに代えてそ
の他の無機を含む一般の発光素子を用いても、本発明を
実現することが可能であることは明らかである。以上の
種々の変更等は、本実施の形態例に限らず以下で述べる
他の実施の形態例においても、基本的に同様に適用可能
である。
【００４１】＜実施の形態例２＞次に図５及び図６を用
いて、本発明の第２の実施の形態例に関して説明する。
図５は、本実施の形態例のOLED表示パネルの構成図であ
る。画素発光体としてのOLED素子24を有する画素25が表
示部にマトリクス状に配置されている。各画素25は、ゲ
ート線26、信号線27、電源線28等を介して周囲の駆動回
路に接続されている。
【００４２】各画素25内においては、信号線27は入力TF
T21を介して駆動TFT23のゲート及び記憶容量22の一端に
接続されており、駆動TFT23の一端と記憶容量22の他端
とは共通に電源線28に接続されている。また、駆動TFT2
3の他端はOLED素子24を介して共通電源端子に接続され
ている。一方、ゲート線26の一端はゲート走査回路30に
接続され、信号線27の一端はアナログ信号駆動回路29及
びデジタル信号駆動回路31に接続されている。なお、こ
こで入力TFT21、駆動TFT23を始めとしてゲート走査回路
30、アナログ信号駆動回路29及びデジタル信号駆動回路
31は多結晶Si-TFTを用いて、ガラス基板上に形成されて
いる。
【００４３】以下、本実施の形態例におけるOLED表示パ
ネルの動作を説明する。本実施の形態例においては、フ
レームは２個のサブフレームより構成されている。ここ
では判り易くするために、仮に１個めのサブフレームを
１／２フレーム、２個めのサブフレームを２／２フレー
ムと称して以下の説明を進める。
【００４４】始めに１／２フレームの書込み期間におい
ては、アナログ信号駆動回路29が活性化されてアナログ
信号電圧を出力する一方、デジタル信号駆動回路31は不
活性化されて出力インピーダンスが極めて大きくなって
いる。ここで、ゲート線26を介してゲート走査回路30が
所定の画素行の入力TFT21を開閉走査することによっ
て、アナログ信号駆動回路29から信号線27に入力された
アナログ信号電圧は、駆動TFT23のゲート及び記憶容量2
2に入力され、次の走査書込みが行われるまでの１サブ
フレーム期間保持される。その期間、駆動TFT23は、上
記アナログ信号電圧に応じたアナログ信号電流をOLED素
子24に入力し、これによってOLED素子24は上記アナログ
信号電圧に対応するアナログ輝度で発光する。ここで、
上記アナログ信号電圧は５ビットに相当する３２階調の
信号である。
【００４５】次に、２／２フレームの書込み期間におい
ては、デジタル信号駆動回路31が活性化されてデジタル
信号電圧を出力する一方、アナログ信号駆動回路29は不
活性化されて出力インピーダンスが極めて大きくなって
いる。ここで、再度ゲート線26を介してゲート走査回路
30が所定の画素行の入力TFT21を開閉走査することによ
り、デジタル信号駆動回路31から信号線27に入力された
デジタル信号電圧は、駆動TFT23のゲート及び記憶容量2
2に入力され、次の走査書込みが行われるまでの１サブ
フレーム期間保持される。その期間、駆動TFT23は、上
記デジタル信号に応じたデジタル信号電流をOLED素子24
に入力し、これによってOLED素子24は上記デジタル信号
に対応して発光もしくは非発光状態を示す。ここで、上
記デジタル信号は、MSB１ビットに相当するオンもしく
はオフの信号である。
【００４６】本実施の形態例においても、デジタル駆動
時のOLED素子24は確実にオンまたはオフ状態が選択され
るため、アナログ駆動時に懸念されるような、駆動TFT2
3におけるしきい値ばらつきのような特性ばらつきに起
因する発光輝度誤差が生じることはない。即ち、２／２
フレームでは、極めて正確な発光制御が期待できる。こ
の結果、本実施の形態例では全てをアナログ信号電圧駆
動のみで駆動した場合よりも、２倍精度の高い発光制御
が可能である。
【００４７】図６に、以上の駆動シーケンスをまとめて
示した。なお、図６は１フレーム内の走査線スキャンに
対応するアナログ及びデジタル階調期間と、これらに対
応する１行目OLED駆動輝度とを示している。フレーム期
間は前半と後半の２つのサブフレームから構成され、前
半のサブフレームはアナログ信号電圧アドレス期間であ
る１／２フレーム、後半のサブフレームはデジタル信号
電圧アドレス期間である２／２フレームで構成される。
ここで、アナログ信号電圧は全６ビットデータのうちの
MSBを除く５ビットデータ、デジタル信号電圧はMSBデー
タを表している。アナログ階調発光期間の階調表示は、
発光輝度を変調することで制御され、デジタル階調発光
期間の階調は、発光／非発光の２値表示である。なお、
アナログ階調発光期間は、デジタル階調発光期間と等し
い長さに設定されている。
【００４８】本実施の形態例は、アナログ階調発光時の
輝度ばらつきは第１の実施の形態例よりも比較的大きく
なるが、画素構成が簡単であるという利点を有する。
【００４９】なお、本実施の形態例のようなアナログ信
号電圧駆動期間では、オフセットキャンセル（オートゼ
ロ）回路を導入することによって駆動TFT23のしきい値
電圧ばらつきをキャンセルする方法が知られている。こ
のような方法は、例えば、Technical digest of SID 9
8, pp.11-14 (1998)（以下、第３の従来例と呼ぶ）等に
記載されているが、本実施の形態例に、この第３の従来
例に記載されるオフセットキャンセル技術を組み合わせ
ることで、より輝度ばらつきの少ない多階調表示を実現
すること、或いはより特性ばらつきの大きいTFTを使用
しつつ同様な高精度表示を実現することも可能である。
【００５０】＜実施の形態例３＞図７及び図８を用い
て、本発明の第３の実施の形態例に関して説明する。図
７は、本実施の形態例の液晶表示パネルの構成図であ
る。光学特性変調素子とての液晶容量33を有する画素34
が表示部にマトリクス状に配置され、画素34はゲート線
36、信号線35を介して周囲の駆動回路に接続されてい
る。
【００５１】各画素34内においては、信号線35は入力TF
T32を介して液晶容量33の一端に接続されており、液晶
容量33の他端は共通電源端子に接続されている。一方、
ゲート線36の一端はゲート走査回路38にされ、信号線35
の一端はアナログ信号駆動回路37及びデジタル信号駆動
回路39に接続されている。なお、ここで入力TFT32を始
めとしてゲート走査回路38、アナログ信号駆動回路37及
びデジタル信号駆動回路39は多結晶Si-TFTを用いて、ガ
ラス基板上に構成されている。また、本実施の形態例に
おいて、表示パネルはガラス基板の裏面にはバックライ
トが設けられ、液晶容量の対向電極とカラーフィルタを
形成した対向ガラス基板等が組み立て形成されている
が、これらの構造はごく一般的なものなので、ここでは
その詳細な説明は省略する。
【００５２】以下、本実施の形態例の動作を説明する。
本実施の形態例においては、フレームは３個のサブフレ
ームより構成されている。ここでは判り易くするため
に、仮に１個めのサブフレームを１／３フレーム、２個
めのサブフレームを２／３フレーム、３個めのサブフレ
ームを３／３フレームと称して以下の説明を進める。
【００５３】始めに、１／３フレームの書込み期間にお
いては、アナログ信号駆動回路37が活性化されてアナロ
グ信号電圧を出力する一方、デジタル信号駆動回路39は
不活性化されて出力インピーダンスが極めて大きくなっ
ている。ここで、ゲート線36を介してゲート走査回路38
が所定の画素行の入力TFT32を開閉走査することによっ
て、アナログ信号駆動回路37から信号線35に入力された
アナログ信号電圧は、液晶容量33に入力され、次の走査
書込みが行われるまでの１サブフレーム期間保持され
る。その期間、液晶容量33は書込まれたアナログ信号電
圧に相当するアナログ信号電界を液晶層に印加し、液晶
層は所定の光学特性変調効果を生じる。ここで、上記ア
ナログ信号電圧は４ビットに相当する１６階調の信号で
ある。
【００５４】次に、２／３フレームの書込み期間におい
ては、デジタル信号駆動回路39が活性化されてデジタル
信号電圧を出力する一方、アナログ信号駆動回路37は不
活性化され出力インピーダンスが極めて大きくなってい
る。ここで、再度ゲート線36を介してゲート走査回路38
が所定の画素行の入力TFT21を開閉走査することによっ
て、デジタル信号駆動回路39から信号線35に入力された
デジタル信号電圧は、液晶容量33に入力され、次の走査
書込みが行われるまでの１サブフレーム期間保持され
る。その期間、液晶容量33は書込まれたデジタル信号電
圧に相当するデジタル信号電界を液晶層に印加し、これ
によって液晶層は上記デジタル信号に対応して光学的透
過もしくは非透過状態を示す。ここで、上記デジタル信
号は、MSB１ビットに相当するオンもしくはオフの信号
である。
【００５５】次に、３／３フレームの書込み期間におい
ても、デジタル信号駆動回路39が活性化されてデジタル
信号電圧を出力する一方、アナログ信号駆動回路37は不
活性化され出力インピーダンスが極めて大きくなってい
る。ここで、再度ゲート線36を介してゲート走査回路38
が所定の画素行の入力TFT21を開閉走査することによっ
て、デジタル信号駆動回路39から信号線35に入力された
デジタル信号電圧は、液晶容量33に入力され、次の走査
書込みが行われるまでの１サブフレーム期間保持され
る。その期間、液晶容量33は書込まれたデジタル信号電
圧に相当するデジタル信号電界を液晶層に印加し、これ
によって液晶層は上記デジタル信号に対応して光学的透
過もしくは非透過状態を示す。ここで、上記デジタル信
号は、MSBの次の１ビットに相当するオンもしくはオフ
の信号である。
【００５６】本実施の形態例においても、デジタル駆動
である２／３及び３／３フレーム時の液晶容量33は、確
実にオンまたはオフ状態が選択されるため、アナログ駆
動時に懸念されるような、入力TFT32のフィードスルー
電荷に起因する変調輝度誤差等が生じることはない。即
ち、２／３及び３／３フレームでは、極めて正確な発光
制御が期待できる。この結果、本実施の形態例では全て
をアナログ信号電圧駆動のみで駆動した場合よりも、４
倍精度の高い発光制御が可能である。
【００５７】図８に、以上の駆動シーケンスをまとめて
示した。なお、図８は１フレーム内の走査線スキャンに
対応するアナログ及びデジタル階調期間と、これらに対
応する１行目画素輝度とを示している。フレーム期間は
３つのサブフレームから構成され、１個めのサブフレー
ムはアナログ信号電圧アドレス期間である１／３フレー
ム、後半の２個のサブフレームはデジタル信号電圧アド
レス期間である２／３及び３／３フレームで構成され
る。ここで、アナログ信号電圧は全６ビットデータのう
ちのMSBから２ビットを除く４ビットデータ、デジタル
信号電圧はMSBとその次の１ビットデータを表してい
る。
【００５８】アナログ階調期間の階調表示は、液晶層の
光学特性をアナログ変調することで制御され、デジタル
階調期間の階調は、光学的透過／非透過の２値表示であ
る。なお、１／３フレームであるアナログ階調期間は、
３／３フレームであるデジタル階調期間２と等しい長さ
に設定され、これは２／３フレームであるデジタル階調
期間１の半分に相当する。
【００５９】ここで、最上位ビットに相当するデジタル
階調期間を、３個のサブフレームの中で時間的に中間に
位置する２／３フレームにしたことは、以下の理由によ
る。すなわち、発光（透過）期間の時間軸重心が表示階
調によって変動すると、擬似輪郭という偽信号が発生す
ることが知られている。これを緩和するために、発光期
間の最も長い最上位ビットを、フレームの中心付近に配
置したのである。
【００６０】なお、本実施の形態例においては、アナロ
グ信号を４ビット、デジタル信号を２ビットとしたが、
これらのビット数は求められる仕様に応じて、適宜変更
が可能である。デジタル信号のビット数が大きい方が階
調精度は向上する反面、サブフレーム数の増加はパネル
駆動周波数の増大を招くため、用途に応じたビット数の
選択が望ましい。更に、本実施の形態例のような液晶パ
ネルの場合は一般に応答速度の問題があるため、サブフ
レームの増加に対しては液晶層の応答速度上の限界があ
る。
【００６１】また、デジタル信号のビット数の変更は、
本実施の形態例のような液晶表示パネルに限ったことで
はなく、前述した第１及び第２の実施の形態例のような
発光表示パネルでも可能であることは言うまでもない。
【００６２】＜実施の形態例４＞図９〜図１２を用い
て、本発明の第４の実施の形態例に関して説明する。始
めに、図９を用いて、本実施の形態例の全体構成に関し
て述べる。
【００６３】図９は、本実施の形態例のOLED表示パネル
の構成図である。画素発光体としてのOLED素子44を有す
る画素47が表示部にマトリクス状に配置され、画素47は
書込線50、リセット線52、表示線51、信号線48、電源線
49等を介して所定の周辺駆動回路に接続されている。こ
こで、書込線50、リセット線52および表示線51は画素選
択回路53に接続され、信号線48はアナログ信号駆動回路
54及びデジタル信号駆動回路55に接続されている。ま
た、画素47、画素選択回路53、アナログ信号駆動回路54
及びデジタル信号駆動回路55は全て、多結晶Si-TFTを用
いてガラス基板上に形成されている。
【００６４】各画素47内においては、信号線48は入力TF
T41と記憶容量42を介して駆動TFT46のゲートに接続され
ており、駆動TFT46のソース端子は入力TFT41及び表示TF
T45の一端に接続されている。ここで、表示TFT45の多端
は電源線49に接続されている。駆動TFT46のドレイン端
子は、OLED素子44に接続されている。また、駆動TFT46
のドレイン端子とゲート端子間にはリセットTFT43が設
けられており、入力TFT41、リセットTFT43、表示TFT45
のゲートはそれぞれ書込み線50、リセット線52、表示線
45に接続されている。
【００６５】ここで、アナログ信号駆動回路54及びデジ
タル信号駆動回路55の基本的な役割は、第１の実施の形
態例におけるアナログ信号駆動回路12及びデジタル信号
駆動回路16と同様であるが、本実施の形態例においては
出力が信号電圧ではなく信号電流である点が異なってい
る。このため、本実施の形態例においては、アナログ信
号駆動回路54及びデジタル信号駆動回路55の信号出力部
には、電流源接続されたTFTを用いている。
【００６６】本実施の形態例は、１フレーム期間を４つ
のフェーズに分けて動作する。実際には、それぞれ２つ
のフェーズから構成される２つのサブフレームからなっ
ているが、ここでは便宜上これらのフェーズを１／４フ
レームから４／４フレームと名付け、図１０及び図１１
を用いて各フェーズにおける動作を、順を追って説明す
る。
【００６７】図１０は、フレーム前半のサブフレームを
構成する１／４フレームの動作を示すタイミングチャー
トである。１／４フレーム期間においては、画素選択回
路53によって、各画素行に対応する書込線50とリセット
線52が順次走査されてゆく。この間、表示線51は常時オ
フのままである。画素選択回路53が画素行をA,B,C,…と
選択するのに従い、選択された画素47には信号線48を介
して、アナログ信号駆動回路54からアナログ信号電流が
書込まれて行く。ここで、アナログ信号は５ビットに設
計したため、３２通りの信号電流レベルを有している。
次いで、２／４フレーム期間（不図示）では表示線51が
オンすることによって、各画素に発光電力が供給され
る。
【００６８】ここで、本サブフレームにおける画素回路
動作を、図９を用いて更に詳細に説明する。信号線48に
アナログ信号電流が印加されている状態で入力TFT41及
びリセットTFT43がオン／オフすると、信号線48に入力
されているのと同一の信号電流が駆動TFT46を介してOLE
D素子44に流れる。このときの駆動TFT46のゲート・ソー
ス間電圧は、記憶容量42の両端に接続されているため、
リセットTFT43がオフした時点で、このゲート・ソース
間電圧条件が記憶容量42の両端に記憶される。これが、
１／４フレーム期間におけるアナログ信号電流書込みで
ある。
【００６９】次いで、２／４フレーム期間では表示線51
がオンする。これによって、駆動TFT46は再度オンする
が、このとき駆動TFT46に流れる電流量は予め記憶容量4
2に記憶されていたゲート・ソース間電圧条件で決定さ
れるため、フレーム１／４で画素に入力されたアナログ
信号電流値に等しい。したがって、書込まれていたアナ
ログ信号電流によってOLED素子44の駆動電流が制御され
ることになり、発光電流量も同時に制御される。
【００７０】次に、後半のサブフレームを説明する。図
１１は、後半のサブフレームを構成する３／４フレーム
の動作を示すタイミングチャートである。３／４フレー
ム期間の動作も、基本的には１／４フレームの動作と同
一である。この場合の１／４フレームの動作との差異
は、信号線48へ供給される電流がアナログ信号電流駆動
回路54からではなく、デジタル信号駆動回路55から出力
されるデジタル電流である点である。これによって、画
素選択回路53が画素行をA,B,C,…と選択するのに従い、
選択された画素47には信号線48を介して、デジタル信号
駆動回路55から「発光」或いは「非発光」に相当する２
値のいずれかのデジタル電流信号が書込まれて行く。次
いで、４／４フレーム期間（不図示）では表示線51が再
度オンすることによって、各画素に発光電力が供給され
る。
【００７１】図１２に、以上の駆動シーケンスをまとめ
て示した。なお、図１２は、１フレーム内の、アドレス
期間Tsと、アナログ及びデジタル階調期間と、これらに
対応するOLED駆動と表示線51のオン・オフ期間とを示し
ている。フレーム期間は前半と後半の２つのサブフレー
ムから構成される。前半のサブフレームはアナログ信号
電流アドレス期間である１／４フレームと、アナログ階
調発光期間である２／４フレームから構成され、後半の
サブフレームはデジタル信号電流アドレス期間である３
／４フレームと、デジタル階調発光期間である４／４フ
レームから構成される。ここで、アナログ信号電流は全
６ビットデータのうちのLSB（Least Significant bit:
最下位ビット）を除く５ビットデータ、デジタル信号電
圧はLSBデータを表している。アナログ階調発光期間の
階調表示は、発光時間を変調することで３２値に制御さ
れ、デジタル階調発光期間の階調は、発光／非発光の２
値表示である。なお、デジタル階調発光期間は、アナロ
グ階調発光期間の１／６４の期間である。
【００７２】ここで、本実施の形態例における画素47内
の回路構成自体は既に知られている技術であり、詳細
は、Technical digest of International Electron Dev
ice Meeting 98, pp.875-878 (1998)（以下、第４の従
来例と呼ぶ）等に記載されている。この第４の従来例の
場合は、アナログ信号電流のみで発光輝度が階調制御さ
れる。しかしながら、この第４の従来例では、アナログ
信号電流の値が小さくなると正確な信号電流の画素への
書き込みができなくなるという問題点がある。何故なら
ば、アナログ信号電流の値が小さい場合には、信号線の
寄生容量の充放電に時間がかかってしまい、現実的に動
画表示が可能なフレームレートでは画像信号の書込みが
できなくなってしまうからである。
【００７３】例えば、２インチ程度のOLEDパネルを仮定
した場合でも、通常の設計では信号線には書込線や画素
との間の寄生容量が少なく見積もっても４ｐＦ程度は生
じてしまう。ここで、最小信号電流値を仮に２０ｎＡ、
書込み電圧を１Ｖと仮定すると、上記寄生容量の充放電
には２００μ秒必要であり、６０フレーム毎秒ならば最
大画素行数は８３行にしかならない。
【００７４】これに対して、本実施の形態例の場合に
は、最下位ビットすなわち最小ビット(LSB)がデジタル
電流信号で入力されるために、信号電流値はアナログ信
号電流値の最大値と同じである。従って、実質的な最小
信号電流値での書込みが必要になるのはLSBから２番目
のビットであるため、上記の数値例ならば最小電流値は
４０ｎＡである。これによって、本実施の形態例の場合
は、同じ条件でも最大画素行数を１６６行に増加させる
ことが可能である。
【００７５】本実施の形態例ではLSBのみにデジタル階
調を適用したが、LSBから複数のビットにデジタル階調
を適用すれば、より多画素、大型、或いはより多階調の
表示パネルを実現することも可能である。すなわち、ｍ
ビットによる２ｍ階調表示として、ｍビットのうち最下
位ビット（LSB）からｎビットを２値の表示信号データ
として用いるとすれば、（ｍ−ｎ）ビットがDA変換して
アナログ多値階調表示に用いる信号となり、本実施の形
態例では、ｍ＝６、ｎ＝１の場合に相当する。したがっ
て、このｍとｎを必要な階調に応じて変更すればよい。
但し、ｎを大きくする場合は、サブフレーム数の増加を
伴う点に注意が必要である。
【００７６】＜実施の形態例５＞図１３及び図１４を用
いて、本発明の第５の実施の形態例に関して説明する。
始めに図１３を用いて、本実施例の全体構成に関して述
べる。
【００７７】図１３は、本実施の形態例であるOLED表示
パネルの構成図である。画素発光体としてのOLED素子44
を有する画素47が表示部にマトリクス状に配置されてい
る。各画素47は、書込線50、リセット線52、表示線51、
信号線48、電源線49等を介して所定の周辺駆動回路に接
続されている。ここで、書込線50、リセット線52および
表示線51は画素選択回路53に接続され、信号線48は多値
信号駆動回路60に接続されている。また、画素47、画素
選択回路53、多値信号駆動回路60は全て、多結晶Si-TFT
を用いてガラス基板上に形成されている。各画素47内に
おいては、信号線48は入力TFT41と記憶容量42を介して
駆動TFT46のゲートに接続されており、駆動TFT46のソー
ス端子は入力TFT41及び表示TFT45の一端に接続されてい
る。
【００７８】ここで、表示TFT45の多端は電源線49に接
続されている。駆動TFT46のドレイン端子はOLED素子44
に接続されている。また、駆動TFT46のドレイン端子と
ゲート端子間にはリセットTFT43が設けられており、入
力TFT41、リセットTFT43、表示TFT45のゲートは、それ
ぞれ書込み線50、リセット線52、表示線45に接続されて
いる。
【００７９】ここで多値信号駆動回路60の基本的な役割
は、多値の信号電流を出力することであり、一般に知ら
れている多値信号電圧出力回路に対して、信号出力部に
は電流源接続されたTFTが付加されている。
【００８０】本実施の形態例は、１フレーム期間を４つ
のフェーズに分けて動作する。実際にはそれぞれ２つの
フェーズから構成される２つのサブフレームからなって
いるが、ここでは便宜上これらのフェーズを１／４フレ
ームから４／４フレームと名付ける。ここで、本実施の
形態例における動作は、信号線48に印加される信号電流
のレベルが、１／４フレーム、３／４フレーム共に０を
含めて８階調である点を除いては、既に図１０及び図１
１を用いて説明した第４の実施の形態例における動作と
同一であるので、ここではこれ以上の動作の説明は省略
する。
【００８１】図１４に、本実施の形態例における駆動シ
ーケンスをまとめて示した。なお、図１４は、１フレー
ム内の、アドレス期間Tsと時間重み８の上位ビットデジ
タル階調期間と時間重み１の下位ビットデジタル階調期
間と８階調表示OLED駆動と信号線51のオン／オフ期間と
を示している。
【００８２】フレーム期間は前半と後半の２つのサブフ
レームから構成され、前半のサブフレームは上位３ビッ
トのデータ、後半のサブフレームは下位３ビットのデー
タをそれぞれ８階調のOLED素子44の発光輝度で表現す
る。ここで、前半のサブフレームは上位３ビットの多値
信号電流アドレス期間である１／４フレームと、上位３
ビットの多階調発光期間である２／４フレームとから構
成され、後半のサブフレームは下位３ビットの多値信号
電流アドレス期間である３／４フレームと、下位３ビッ
トの多階調発光期間である４／４フレームとから構成さ
れる。
【００８３】ここでは、前半のサブフレームは８進数２
ビットデータのうちの上位ビット表示、後半のサブフレ
ームは８進数２ビットデータのうちの下位ビット表示と
見なすことができる。従って２／４フレームと４／４フ
レームの発光期間には、８進数に相当する８倍の時間重
みが与えられている。
【００８４】本実施の形態例においても、多値信号電流
の最小書込み電流値を大きく取れるという利点があり、
信号電流の画素への正確な書込みが可能であるという利
点がある。これは通常のアナログ信号電流だけならば、
例えば６４階調の信号電流書込みが必要であるところに
対して、本実施の形態例では８階調の信号電流書込みで
済むからである。
【００８５】なお、本実施の形態例では８進数８ビット
による６４階調の表示を実現しているが、特に上記値に
限定されるものではない。別の表現をすれば、ｘ進数ｙ
ビットの組合わせでよい。例えば、同じ６４階調の実現
に４進数３ビットの採用や、２５６階調の実現に４進数
４ビットの採用なども考えられる。
【００８６】また、ｘ進数ｙビットの組合わせを全て階
調表示に使用する必要もない。例えば、６４階調の表示
に５進数３ビットを採用することにより、６４の階調に
対してガンマ補正をかける、或いは最大輝度階調の輝度
のみを極端に持ち上げて、所謂ピーク輝度発生のような
非線形輝度表示を実現することも可能である。或いは、
R,G,Bの表示色によって、使用する信号電流レベルを変
更することも可能である。
【００８７】なお、本実施の形態例はｘ進数デジタル駆
動の概念であるため、本発明の考え方である「アナログ
信号」と「デジタル信号」の併用という概念から逸脱し
ているように見えるかもしれないので、ここで念のため
更に説明を加えておく。従来の画像表示装置における
「デジタル信号」の定義は、明らかに「２進数デジタル
信号」であり、その値はオンとオフの２値しか取りえな
いものであった。これに対して本発明は「多値を取るア
ナログ信号」をも同一装置上で併用するという概念であ
る。即ちここで本発明で定義する「アナログ信号」と
は、必ずしも連続した無限階調である必要は無く、「多
値信号」のことであり、それは「ｘ進数デジタル信号」
をも包含するものである。本実施の形態例の概念は、サ
ブフレームというデジタルの概念の中に「多値信号」が
存在するという考え方であるから、本発明の考え方その
ものなのである。なお以上の議論より、「サブフレー
ム」を用いながらそれぞれのサブフレームにおいて「ア
ナログ信号」のみを表示するという概念が本発明の概念
に含まれることは言うまでもない。
【００８８】＜実施の形態６＞図１５を用いて、本発明
の第６の実施の形態例に関して説明する。図１５は本実
施の形態例である画像表示端末（PDA：Personal Digita
l Assistants）100の構成図である。
【００８９】無線インターフェース（I/F）回路102に
は、圧縮された画像データ等が外部から近距離無線アク
セスシステムの規格に基づく無線データとして入力し、
無線I/F回路102の出力はI/O（Input/Output）回路103を
介してデータバス108に接続される。データバス108に
は、この他にマイクロプロセサ(MPU)104、表示パネルコ
ントローラ106、フレームメモリ107等が接続されてい
る。
【００９０】更に、表示パネルコントローラ106の出力
は、OLED表示パネル101に入力している。なお、画像表
示端末100には、更に三角波発生回路105、電源109が設
けられており、三角波発生回路105の出力はOLED表示パ
ネル101に入力している。ここでOLED表示パネル101は、
先に延べた第１の実施の形態例と同一の構成および動作
を有しているので、その内部の構成及び動作の記載はこ
こでは省略する。
【００９１】本実施の形態例の動作を説明する。始め
に、無線I/F回路102は命令に応じて圧縮された画像デー
タを外部から取り込み、この画像データをI/O回路103を
介してマイクロプロセサ104及びフレームメモリ107に転
送する。マイクロプロセサ104はユーザからの命令操作
を受けて、必要に応じて画像表示端末100全体を駆動
し、圧縮された画像データのデコードや信号処理、情報
表示を行う。信号処理された画像データは、フレームメ
モリ107に一時的に蓄積される。
【００９２】ここで、マイクロプロセサ104が表示命令
を出した場合には、その指示に従ってフレームメモリ10
7から表示パネルコントローラ106を介してOLED表示パネ
ル101に画像データが入力され、OLED表示パネル101は入
力された画像データをリアルタイムで表示する。このと
き表示パネルコントローラ106は、同時に画像を表示す
るために必要な所定のタイミングパルスを出力し、これ
と同期して三角波発生回路105は三角波状の画素駆動電
圧を出力する。
【００９３】なお、OLED表示パネル101がこれらの信号
を用いて、６ビット画像データから生成された表示デー
タをリアルタイムで表示することに関しては、第１の実
施例で述べたとおりである。ここで、電源109には二次
電池が含まれており、これらの画像表示端末100全体を
駆動する電力を供給する。本実施の形態例によれば、高
精度な多階調表示が可能である画像表示端末100を提供
することができる。
【００９４】なお、本実施の形態例では画像表示デバイ
スとして、第１の実施の形態例で説明したOLED表示パネ
ルを用いたが、これ以外に他の本発明の実施の形態例に
記載した種々の表示パネルを用いることが可能であるこ
とは明らかである。
【００９５】
【発明の効果】前述した実施の形態例から明らかなよう
に、本発明によれば、微小ノイズや駆動周波数の高速化
の問題を解消した多階調の高精度表示が可能な画像表示
装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の第１の実施の形態
例を示すOLED表示パネルの構成図。
【図２】第１の実施の形態例における前半のサブフレー
ムのタイミングチャート。
【図３】第１の実施の形態例における後半のサブフレー
ムのタイミングチャート。
【図４】第１の実施の形態例における１フレーム内の駆
動シーケンス図。
【図５】本発明に係る画像表示装置の第２の実施の形態
例を示すOLED表示パネルの構成図。
【図６】第２の実施の形態例における１フレーム内の駆
動シーケンス図。
【図７】本発明に係る画像表示装置の第３の実施の形態
例を示す液晶表示パネルの構成図。
【図８】第３の実施の形態例における１フレーム内の駆
動シーケンス図。
【図９】本発明に係る画像表示装置の第４の実施の形態
例を示すOLED表示パネルの構成図。
【図１０】第４の実施の形態例における１／４フレーム
のタイミングチャート。
【図１１】第４の実施の形態例における３／４フレーム
のタイミングチャート。
【図１２】第４の実施の形態例における１フレーム内の
駆動シーケンス図。
【図１３】本発明に係る画像表示装置の第５の実施の形
態例を示すOLED表示パネルの構成図。
【図１４】第５の実施の形態例における１フレーム内の
駆動シーケンス図。
【図１５】本発明に係る画像表示装置の第６の実施の形
態例を示す画像表示端末構成図。
【図１６】第１の従来例を示す発光表示デバイスの構成
図。
【図１７】第２の従来例を示す発光表示デバイスの構成
図。
【図１８】第２の従来例の動作シーケンス図。
【符号の説明】
1,22,42…記憶容量、2,23,46…駆動TFT、3…リセットTF
T、4,24,44…OLED素子、5…点灯TFT、6,25,34,47…画
素、7,27,35,48…信号線、8,28,49…電源線、9,50…書
込線、10…点灯線、11,53…画素選択回路、12,29,37,54
…アナログ信号駆動回路、13…信号入力スイッチ、14…
三角波入力スイッチ、15…三角波入力線、16,31,39,55
…デジタル信号駆動回路、21,32,41…入力TFT、30,38…
ゲート走査回路、33…液晶容量、36…ゲート線、45…表
示TFT、51…表示線、52…リセット線、100…画像表示端
末(PDA)、101…OLED表示パネル、102…無線インタフェ
ース（I/F）回路、103…I/O回路、104…マイクロプロセ
ッサ（MPU）、105…三角波発生回路、106…表示パネル
コントローラ、107…フレームメモリ、108…データバ
ス、109…電源。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｅ ６４１Ｋ ６４１Ｐ 3/36 3/36 Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 2H093 NA16 NC22 NC23 NC26 NC34 ND06 ND43 ND52 3K007 AB17 DB03 GA04 5C006 AA14 AA16 AC11 AC21 AF44 AF45 AF46 AF51 AF52 AF53 AF61 AF82 AF83 BB16 BC11 BC20 FA18 FA56 5C080 AA06 AA10 BB05 DD03 EE29 FF11 JJ02 JJ03 JJ04

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】複数の画素により構成された表示部と、 前記画素に表示信号データを書込むための信号線と、 複数の前記画素の中から前記信号線に入力されている表
    示信号データを書込む画素を選択するための書込み画素
    選択手段と、 前記表示信号データを生成するための信号データ生成手
    段を有する画像表示装置において、 前記信号データ生成手段は３値以上の多値レベルを有す
    る表示信号データを生成するための多値信号データ生成
    手段を含み、 １フレームを構成する前記表示信号データは、同一フレ
    ーム期間内に表示する複数の前記画素からなる画素群に
    入力される複数のサブフレームの表示信号データから構
    成され、 １フレーム内における少なくとも１個のサブフレームに
    おける前記表示信号データは、３値以上の多値レベルを
    有することを特徴とする画像表示装置。
  2. 【請求項２】請求項１記載の画像表示装置において、前
    記画素内には前記表示信号データに従って光学的特性を
    変調する光学特性多値変調手段が設けられていることを
    特徴とする画像表示装置。
  3. 【請求項３】請求項２記載の画像表示装置において、前
    記光学特性多値変調手段は、前記画素内に設けられた画
    素電極に印加される電圧によって光学特性が変調される
    液晶層であることを特徴とする画像表示装置。
  4. 【請求項４】請求項１記載の画像表示装置において、前
    記画素内には上記表示信号データに従って発光量を変調
    する発光量多値変調手段が設けられていることを特徴と
    する画像表示装置。
  5. 【請求項５】請求項４記載の画像表示装置において、前
    記発光量多値変調手段は、前記画素内に設けられた有機
    発光ダイオード素子であることを特徴とする画像表示装
    置。
  6. 【請求項６】請求項１記載の画像表示装置において、前
    記画素内には一定期間の間、前記表示信号データを記憶
    するための容量とスイッチが設けられ、少なくとも前記
    スイッチは多結晶Si-TFTによって構成されていることを
    特徴とする画像表示装置。
  7. 【請求項７】請求項１記載の画像表示装置において、前
    記表示信号データはｍビットの情報量からなり、最上位
    ビット側よりｋビットはそれぞれ２値のサブフレームに
    おける表示信号データとして用い、残りの（ｍ−ｋ）ビ
    ットはDA変換された後に多値レベルを有するサブフレー
    ムの表示信号データとして用いることを特徴とする画像
    表示装置。
  8. 【請求項８】請求項７記載の画像表示装置において、前
    記表示信号データは電圧信号であることを特徴とする画
    像表示装置。
  9. 【請求項９】請求項８記載の画像表示装置において、前
    記画素には、前記表示信号データをゲート入力信号とし
    て受ける電界効果トランジスタと、該電界効果トランジ
    スタのしきい値電圧ばらつきをキャンセルするためのオ
    フセットキャンセル回路が更に設けられていることを特
    徴とする画像表示装置。
  10. 【請求項１０】請求項９記載の画像表示装置において、
    前記画素は前記多値レベルを有する表示信号データに対
    しては、表示輝度を時間変調することを特徴とする画像
    表示装置。
  11. 【請求項１１】請求項１０記載の画像表示装置におい
    て、前記画素には発光素子と、該発光素子を駆動するイ
    ンバータ回路とが設けられ、前記多値レベルを有する表
    示信号データに対応する発光期間中には、前記インバー
    タ回路に対して外部から三角波電圧が印加されることを
    特徴とする画像表示装置。
  12. 【請求項１２】請求項１１記載の画像表示装置におい
    て、前記インバータ回路は、ドライバトランジスタと、
    負荷である発光素子とから構成されることを特徴とする
    画像表示装置。
  13. 【請求項１３】請求項７記載の画像表示装置において、
    前記１フレームは２枚のサブフレームで構成され、２値
    の表示信号データとして用いる前記ｋビットは１ビット
    であって１枚目の前記サブフレームにおける表示信号デ
    ータとして用い、DA変換された後に用いる前記残りの
    （ｍ−ｋ）ビットは２枚目の前記サブフレームの表示信
    号データとして用いることを特徴とする画像表示装置。
  14. 【請求項１４】請求項１記載の画像表示装置において、
    前記表示信号データはｍビットの情報量からなり、最下
    位ビット側よりｎビットはそれぞれ２値のサブフレーム
    における表示信号データとして用い、残りの（ｍ−ｎ）
    ビットはDA変換された後に多値レベルを有するサブフレ
    ームの表示信号データとして用いることを特徴とする画
    像表示装置。
  15. 【請求項１５】請求項１４記載の画像表示装置におい
    て、前記１フレームは２枚のサブフレームで構成され、
    ２値の表示信号データとして用いる前記ｎビットは１ビ
    ットであって１枚目の前記サブフレームにおける表示信
    号データとして用い、DA変換された後に用いる前記残り
    の（ｍ−ｎ）ビットは２枚目の前記サブフレームの表示
    信号データとして用いることを特徴とする画像表示装
    置。
  16. 【請求項１６】請求項１記載の画像表示装置において、
    前記表示信号データは０を含むｘ値の多値レベルを有
    し、前記１フレームはｙ個のサブフレームから構成さ
    れ、各サブフレームにおける各画素の表示期間にはそれ
    ぞれｘのｉ乗（ｉ＝０，１，…，ｙ−１）の重み付けが
    され、前記表示信号データは１フレーム内にｘ進数ｙビ
    ットとして表示されることを特徴とする画像表示装置。
  17. 【請求項１７】請求項１４または請求項１６記載の画像
    表示装置において、前記表示信号データは電流信号であ
    ることを特徴とする画像表示装置。
  18. 【請求項１８】請求項１６記載の画像表示装置におい
    て、１フレーム期間内に前記画素に入力される表示信号
    データの種類は、ｘのｙ乗よりも少ないことを特徴とす
    る画像表示装置。
  19. 【請求項１９】請求項１６記載の画像表示装置におい
    て、１フレーム内におけるサブフレームの数は３個であ
    り、ｘ進数３ビットにおける最上位ビットに相当するサ
    ブフレームは、３個のサブフレームの中で時間的に２番
    目に配置されることを特徴とする画像表示装置。
  20. 【請求項２０】複数の画素により構成された表示部と、 前記画素に表示信号データを書込むための信号線と、 該信号線に入力されている前記表示信号データを書込む
    画素を前記複数の画素の中から選択するための書込み画
    素選択手段と、 外部から取り込まれたデータを記憶してそのデータを元
    に画像データ処理を行い表示信号データを生成するため
    の信号データ生成手段を有する画像表示装置において、 前記信号データ生成手段は３値以上の多値レベルを有す
    る表示信号データを生成するための多値信号データ生成
    手段を含み、 １フレームを構成する前記表示信号データは、同一フレ
    ーム期間内に表示する複数の前記画素からなる画素群に
    入力される複数のサブフレームの表示信号データから構
    成され、 １フレーム内における少なくとも１個のサブフレームに
    おける前記表示信号データは、３値以上の多値レベルを
    有することを特徴とする画像表示装置。
JP2002142469A 2002-05-17 2002-05-17 画像表示装置 Pending JP2003330422A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002142469A JP2003330422A (ja) 2002-05-17 2002-05-17 画像表示装置
TW091132904A TW594639B (en) 2002-05-17 2002-11-08 Image display
CNB021559864A CN100399390C (zh) 2002-05-17 2002-12-12 图象显示装置
KR10-2003-0001322A KR20030089404A (ko) 2002-05-17 2003-01-09 화상 표시 장치
US10/339,436 US7286105B2 (en) 2002-05-17 2003-01-10 Image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142469A JP2003330422A (ja) 2002-05-17 2002-05-17 画像表示装置

Publications (1)

Publication Number Publication Date
JP2003330422A true JP2003330422A (ja) 2003-11-19

Family

ID=29417003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142469A Pending JP2003330422A (ja) 2002-05-17 2002-05-17 画像表示装置

Country Status (5)

Country Link
US (1) US7286105B2 (ja)
JP (1) JP2003330422A (ja)
KR (1) KR20030089404A (ja)
CN (1) CN100399390C (ja)
TW (1) TW594639B (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005173142A (ja) * 2003-12-10 2005-06-30 Chi Mei Electronics Corp 画像表示装置
JP2005534991A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 低輝度を均一に表示するためのエレクトロルミネセントディスプレイ装置
JP2006023460A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
JP2006106670A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
JP2006106522A (ja) * 2004-10-08 2006-04-20 Hitachi Displays Ltd 画像表示装置
JP2006119242A (ja) * 2004-10-20 2006-05-11 Hitachi Displays Ltd 画像表示装置
WO2006059737A1 (en) * 2004-11-30 2006-06-08 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
JP2006184888A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法、半導体装置並びに電子機器
CN100444225C (zh) * 2004-11-17 2008-12-17 三星Sdi株式会社 有机发光显示器和驱动有机发光显示器和像素电路的方法
JP2009048161A (ja) * 2007-08-20 2009-03-05 Tli Inc 能動ディスプレイ装置におけるミキシング型ピクセル駆動方法
JP2009116201A (ja) * 2007-11-09 2009-05-28 Eastman Kodak Co 表示装置
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP2009294676A (ja) * 2009-09-17 2009-12-17 Hitachi Ltd 表示装置
JP2010054989A (ja) * 2008-08-29 2010-03-11 Mitsubishi Electric Corp 階調制御方法および表示装置
JP2010078807A (ja) * 2008-09-25 2010-04-08 Canon Inc アクティブマトリックス型表示装置、その製造方法、およびその駆動方法
JP2011150004A (ja) * 2010-01-19 2011-08-04 Seiko Epson Corp 電気光学装置および電子機器
US8035663B2 (en) 2007-05-23 2011-10-11 Hitachi Displays, Ltd. Image display device
US8508440B2 (en) 2004-11-17 2013-08-13 Samsung Display Co., Ltd. Organic light emitting display, and method for driving organic light emitting display and pixel circuit
US8531489B2 (en) 2002-11-05 2013-09-10 Hitachi Display, Ltd. Display apparatus having matrix display elements
JP2013231986A (ja) * 2005-03-18 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
WO2015166681A1 (ja) * 2014-04-28 2015-11-05 株式会社Ｊｏｌｅｄ 表示装置、駆動方法、および電子機器
US9207504B2 (en) 2006-04-06 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2005099713A (ja) * 2003-08-25 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
US7126566B2 (en) * 2003-11-01 2006-10-24 Wintek Corporation Driving circuit and driving method of active matrix organic electro-luminescence display
KR100560445B1 (ko) * 2004-03-15 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR100560446B1 (ko) * 2004-03-15 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
US20050243032A1 (en) * 2004-04-29 2005-11-03 Kuo-Sheng Lee Power line layout for electroluminescent display
US7023449B2 (en) * 2004-04-30 2006-04-04 Hewlett-Packard Development Company, L.P. Displaying least significant color image bit-planes in less than all image sub-frame locations
KR100624311B1 (ko) * 2004-08-30 2006-09-19 삼성에스디아이 주식회사 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
JP4403401B2 (ja) * 2004-10-13 2010-01-27 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム
US7502040B2 (en) * 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US7515149B2 (en) * 2004-12-17 2009-04-07 Eastman Kodak Company Display with wirelessly controlled illumination
US7646367B2 (en) * 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
EP1720149A3 (en) * 2005-05-02 2007-06-27 Semiconductor Energy Laboratory Co., Ltd. Display device
CN1858839B (zh) 2005-05-02 2012-01-11 株式会社半导体能源研究所 显示装置的驱动方法
US8059109B2 (en) 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US7683913B2 (en) 2005-08-22 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
KR100662998B1 (ko) 2005-11-04 2006-12-28 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법
GB2436391B (en) * 2006-03-23 2011-03-16 Cambridge Display Tech Ltd Image processing systems
JP2007323036A (ja) * 2006-06-05 2007-12-13 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
TWI391890B (zh) * 2006-10-11 2013-04-01 Japan Display West Inc 顯示裝置
US7928939B2 (en) * 2007-02-22 2011-04-19 Apple Inc. Display system
KR101409539B1 (ko) * 2007-12-18 2014-07-03 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
WO2009082056A1 (en) * 2007-12-24 2009-07-02 Syncoam Co., Ltd Hybrid driving device and method of amoled panel using multi-analog gradation current
JP5236324B2 (ja) 2008-03-19 2013-07-17 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示パネル
CN101620817B (zh) * 2008-07-02 2011-09-28 联咏科技股份有限公司 用于一平面显示器的驱动方法及其相关驱动装置
KR20150028000A (ko) 2013-09-05 2015-03-13 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102072403B1 (ko) * 2013-12-31 2020-02-03 엘지디스플레이 주식회사 하이브리드 구동 방식 유기발광표시장치
KR20150092412A (ko) * 2014-02-04 2015-08-13 삼성디스플레이 주식회사 입체영상 표시장치와 그 구동방법
KR102158826B1 (ko) * 2014-02-25 2020-09-24 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
KR102221155B1 (ko) * 2014-03-17 2021-03-02 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
US9940873B2 (en) * 2014-11-07 2018-04-10 Apple Inc. Organic light-emitting diode display with luminance control
US10186187B2 (en) * 2015-03-16 2019-01-22 Apple Inc. Organic light-emitting diode display with pulse-width-modulated brightness control
US10586487B2 (en) 2017-10-12 2020-03-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Driving method of display panel
CN107507569B (zh) * 2017-10-12 2019-10-25 深圳市华星光电半导体显示技术有限公司 用于显示面板的驱动方法
JP6669178B2 (ja) * 2018-01-30 2020-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI689913B (zh) 2018-12-25 2020-04-01 友達光電股份有限公司 顯示裝置
CN110767173B (zh) * 2019-11-08 2021-03-23 京东方科技集团股份有限公司 显示驱动方法、显示驱动器、显示装置
KR102266326B1 (ko) * 2020-01-22 2021-06-18 주식회사 사피엔반도체 작은 구동 전압에서 높은 색심도 구현을 위한 디스플레이 제어 방법
CN113707079B (zh) * 2021-09-09 2023-03-28 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
US11783760B2 (en) 2021-09-09 2023-10-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and display panel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069587B2 (ja) * 1988-11-01 2000-07-24 セイコーエプソン株式会社 多出力電流供給用集積回路及びそれを用いた複数の被駆動素子の駆動制御装置
EP0717445B1 (en) 1994-12-14 2009-06-24 Eastman Kodak Company An electroluminescent device having an organic electroluminescent layer
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
KR100347586B1 (ko) * 1998-03-13 2002-11-29 현대 프라즈마 주식회사 교류형플라즈마디스플레이패널구동방법
JP4906017B2 (ja) 1999-09-24 2012-03-28 株式会社半導体エネルギー研究所 表示装置
US20010043169A1 (en) * 2000-03-31 2001-11-22 Salters Bart Andre Method of and unit for displaying an image in sub-fields
US6791516B2 (en) * 2001-01-18 2004-09-14 Lg Electronics Inc. Method and apparatus for providing a gray level in a plasma display panel

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005534991A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 低輝度を均一に表示するためのエレクトロルミネセントディスプレイ装置
US8531489B2 (en) 2002-11-05 2013-09-10 Hitachi Display, Ltd. Display apparatus having matrix display elements
JP2005173142A (ja) * 2003-12-10 2005-06-30 Chi Mei Electronics Corp 画像表示装置
JP2006106670A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
JP2006023460A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
JP2006106522A (ja) * 2004-10-08 2006-04-20 Hitachi Displays Ltd 画像表示装置
JP2006119242A (ja) * 2004-10-20 2006-05-11 Hitachi Displays Ltd 画像表示装置
CN100444225C (zh) * 2004-11-17 2008-12-17 三星Sdi株式会社 有机发光显示器和驱动有机发光显示器和像素电路的方法
US8508440B2 (en) 2004-11-17 2013-08-13 Samsung Display Co., Ltd. Organic light emitting display, and method for driving organic light emitting display and pixel circuit
WO2006059737A1 (en) * 2004-11-30 2006-06-08 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
JP2006184888A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法、半導体装置並びに電子機器
JP2012068657A (ja) * 2004-11-30 2012-04-05 Semiconductor Energy Lab Co Ltd 半導体装置
US8426866B2 (en) 2004-11-30 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
JP2015099373A (ja) * 2005-03-18 2015-05-28 株式会社半導体エネルギー研究所 表示装置
JP2013231986A (ja) * 2005-03-18 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US11644720B2 (en) 2006-04-06 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9213206B2 (en) 2006-04-06 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11442317B2 (en) 2006-04-06 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11073729B2 (en) 2006-04-06 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US10684517B2 (en) 2006-04-06 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11921382B2 (en) 2006-04-06 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9958736B2 (en) 2006-04-06 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9207504B2 (en) 2006-04-06 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US8035663B2 (en) 2007-05-23 2011-10-11 Hitachi Displays, Ltd. Image display device
JP2009048161A (ja) * 2007-08-20 2009-03-05 Tli Inc 能動ディスプレイ装置におけるミキシング型ピクセル駆動方法
JP2009116201A (ja) * 2007-11-09 2009-05-28 Eastman Kodak Co 表示装置
US8432389B2 (en) 2008-03-31 2013-04-30 Sony Corporation Panel and driving controlling method
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP2010054989A (ja) * 2008-08-29 2010-03-11 Mitsubishi Electric Corp 階調制御方法および表示装置
JP2010078807A (ja) * 2008-09-25 2010-04-08 Canon Inc アクティブマトリックス型表示装置、その製造方法、およびその駆動方法
JP2009294676A (ja) * 2009-09-17 2009-12-17 Hitachi Ltd 表示装置
JP2011150004A (ja) * 2010-01-19 2011-08-04 Seiko Epson Corp 電気光学装置および電子機器
WO2015166681A1 (ja) * 2014-04-28 2015-11-05 株式会社Ｊｏｌｅｄ 表示装置、駆動方法、および電子機器
US10115346B2 (en) 2014-04-28 2018-10-30 Joled Inc. Display device, driving method, and electronic apparatus

Also Published As

Publication number Publication date
CN100399390C (zh) 2008-07-02
US20030214493A1 (en) 2003-11-20
US7286105B2 (en) 2007-10-23
TW200307241A (en) 2003-12-01
CN1514426A (zh) 2004-07-21
KR20030089404A (ko) 2003-11-21
TW594639B (en) 2004-06-21

Similar Documents

Publication Publication Date Title
JP2003330422A (ja) 画像表示装置
KR100842511B1 (ko) 화상 표시 장치
JP3807321B2 (ja) 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP3807322B2 (ja) 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
KR101404582B1 (ko) 표시장치의 구동방법
TWI405163B (zh) 顯示裝置之驅動方法
KR101391157B1 (ko) 전자기기
JP2003099000A (ja) 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置
US20060244692A1 (en) Gamma reference voltage generating circuit and flat panel display having the same
US20070120868A1 (en) Method and apparatus for displaying an image
WO2004054114A1 (ja) 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置
WO2007069715A1 (ja) 表示装置およびその駆動方法
WO2006020511A1 (en) Emissive dislay device driven in subfield mode and having precharge circuit
US7042447B2 (en) Display device and display method
JP4773777B2 (ja) アクティブマトリクス型表示装置
JP4926469B2 (ja) 表示装置
JP2004233522A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP2003036054A (ja) 表示装置
JP4595300B2 (ja) 電気光学装置および電子機器
JP2004004708A (ja) 発光装置
KR100629177B1 (ko) 유기 전계발광 표시장치
JP4674985B2 (ja) 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
JP2004271899A (ja) 表示装置
KR100595101B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
JP2004233969A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080613

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080801