JP2003305883A

JP2003305883A - 画像形成装置

Info

Publication number: JP2003305883A
Application number: JP2002110722A
Authority: JP
Inventors: Hitoshi Shimizu; 清水　　仁
Original assignee: Hitachi Printing Solutions Inc
Current assignee: Ricoh Printing Systems Ltd
Priority date: 2002-04-12
Filing date: 2002-04-12
Publication date: 2003-10-28

Abstract

(57)【要約】【課題】パルス幅変調が使えない高速の電子写真方式の
画像形成装置でも、孤立白ドットの潰れや、孤立黒ドッ
トや細線のかすれ、粒状性、モアレを抑え、高画質な画
像を再現する。【解決手段】入力された２値画像から複数走査線分の画
素データを蓄えかつ画素データの１部分を選択するサン
プリング・ウィンドウ部と、前記サンプリング・ウィン
ドウ部の画素データから２値の注目画素に対応する多値
の画素データを選択するＬＵＴ部と、感光体に潜像を形
成する走査光を駆動する走査光ドライブ部と、前記ＬＵ
Ｔ部の多値の画素データから前記走査光の駆動信号に変
換するデータ変換部とを有して、前記ＬＵＴ部の多値の
画素データから１画素の駆動時間を複数に等分割した複
数のパルス幅信号に変調し、かつ複数の前記パルス幅信
号を組み合わせて走査光の強度も変調できるようにし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力される２値画
像を構成する黒画素に対応した所定の面積の黒ドットを
紙などの記録媒体に記録することにより前記入力された
２値画像を記録するデジタル複写機やプリンタなどの電
子写真方式の画像記録手段を備えた画像形成装置に関す
る。

【０００２】

【従来の技術】デジタル複写機やプリンタなどの電子写
真方式の画像形成装置では、記録画像の解像度は６００
ｄｐｉが主流になっている。一方、２値画像を記録する
デジタル複写機やプリンタなどの電子写真方式の画像形
成装置では、文字や線画等の白黒画像は鮮明に再現でき
るが、オリジナル画像が多値で表される写真画像のよう
に、階調性を持った画像を一定の閾値で単純に２値化す
ると、階調性の情報が失われ画質が著しく低下してしま
う。

【０００３】そこで、写真などの多値画像を２値化して
も画像の階調性を再現する２値化手法として、ディザ法
や誤差拡散法での擬似中間調処理が一般に使用されてい
る。デジタル複写機やプリンタなどの電子写真方式の画
像記録手段では、図１３（ａ）に示すように記録画像の
解像度が６００ｄｐｉでも、実際に記録される黒ドット
は、図１３（ｂ）に示すように隣接する黒ドット間に隙
間ができないように黒画像を再現するため、６００ｄｐ
ｉの理論上の面積よりも広い面積で記録される。そのた
め、図１４（ａ）に示すように、高濃度部における擬似
中間調表現に多く存在する黒画素に囲まれた孤立白画素
は、図１４（ｂ）に示すように，実際に紙などに記録さ
れた状態では周囲の黒ドットに侵食され、つぶれてしま
う問題がある。また、図１３（ｂ）に示すように実際に
記録される黒ドットは、理論上の面積よりも広い面積で
記録されるため、隣接する周辺の黒ドットと互いに影響
しあって画像を記録するので、低濃度における擬似中間
調表現に多く存在する白画素に囲まれた孤立黒画素や、
１画素幅の細線のように黒画素の密度が低い画像では、
隣接する画素から受ける光量が小さくなって、結果とし
て記録用紙上に記録されるドットが再現され難くなった
り、線がかすれたりする事がある。

【０００４】誤差拡散法で多値画像を２値化すると、孤
立白画素や孤立黒画素が多く存在するので、電子写真方
式では、ディザ方式が多く採用されている。ディザ法で
階調を再現すると、解像度と階調性が反比例する関係が
あり、解像度を上げると階調性が下がり、階調性を上げ
ると解像度が下がってしまう。一般に、６００ｄｐｉの
電子写真方式の画像形成装置では、線数１０６本、階調
数６５階調を再現できる閾値マトリックスが多く採用さ
れている。

【０００５】

【発明が解決しようとする課題】オフセット印刷は、網
点形状を円や楕円など一様な形状に揃え、網点の中心を
等間隔に配置する。濃くする場合は、網点の形状を維持
してサイズだけを大きくして全体に占める黒の割合を大
きくしている。網点の輪郭はボケることがなく、また、
形状の中心の間隔が不規則に変動したりしないので高画
質な擬似中間調が得られる。一方、電子写真方式は閾値
マトリックスによって網点形状が決まるので、階調によ
って網点形状が一様でなく、網点形状の中心点も変動す
るので、ドットによる並び方の空間周波数特性が低周波
成分を持ち、存在しない模様が見えたりする。また、エ
ッジ効果を利用して、網点の輪郭を強調しドットの鮮鋭
性を高めようとすると、大量に乗ったトナーが飛散して
網点の輪郭をぼかし逆にドットの鮮鋭性が低下したりす
る。

【０００６】このように、電子写真方式では画像処理を
行わない擬似中間調は、画像の低濃度部と高濃度部に階
調再現性が低下することと、粒状感（ざらつき感）が強
いという問題点がある。

【０００７】これらの問題を解決するために、サンプリ
ング・ウィンドウの領域内の画像属性を判断して、対応
する補正データを用いて画像を補正する方法が公示例と
して数多く報告されている。画像を補正する方法は，所
定の画像面積より小さい微小の黒ドットに置き換える方
法である。所定の面積より小さい微小の黒ドットを形成
する方法は、走査光の駆動信号をパルス幅変調する方法
や、走査光の光量を強度変調する方法が提案されてい
る。

【０００８】パルス幅変調方法は、１画素の駆動時間を
複数に等分割したパルス列に変換する方法で、パルス列
の組合せによって自在に所定の面積より小さい微小の黒
ドットを生成することができる。また、微小の黒ドット
を生成する位置の制御にも優れている。しかし、１画素
の駆動時間を決定する画像クロック（ＶＣＬＫ）のＴ倍
（Ｔは表現する微小の黒ドットの階調数によって決まる
整数）の周波数のピクセルクロック（ＰＣＬＫ）を用い
て、１画素の駆動時間を複数に等分割したパルス列に変
換する方法は、走査光に同期したＴ倍の周波数のピクセ
ルクロックを生成することが難しくＳＯＨＯ向けの低速
の画像形成装置が主である。また、ＲＡＭＰ関数等を用
いて生成した三角波形を基準として補正データと比較す
る方法でパルス幅信号に生成する方法なども提案されて
いるが、高周波の画像クロックに同期した三角波形を生
成することが難しく、オフィース向けの中速機などに用
いられている。１画素の駆動時間が短くなるような産業
用の高速の画像形成装置では、前記のいずれの方法も難
しく、また分割した短い駆動時間では走査光を発光・消
光させることも難しい。

【０００９】また、強度変調は、１画素の駆動時間内の
光量をデジタルまたはアナログの入力値に対してアナロ
グ的に変調させる方法で、強度変調で変調された走査光
で形成された潜像は周辺の画像に影響されやすくパルス
幅変調のように所定の面積より小さな微小の黒ドットを
自在に生成したり、生成する位置を制御したりすること
が難しい。しかし、画像クロックのＴ倍の周波数ピクセ
ルクロックを用いないので、高速な産業用の画像形成装
置に向いている。

【００１０】本発明は、係る事情に鑑みてなされたもの
であり、パルス幅変調と強度変調の利点を用いて、お互
いの欠点を補うことによって所定の記録面積より小さい
微小の黒ドットを生成して、記録される画像に含まれる
擬似中間調画像の階調性を忠実に再現し、文字や線画の
潰れやかすれを防ぎ、オリジナル画像に近い品質で画像
の記録が行える画像形成装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の画像形成装置は、入力された２値画
像から複数走査線分の画素データを蓄えてかつ画素デー
タの１部分を選択するサンプリング・ウィンドウ部と、
前記サンプリング・ウィンドウ部の画素データから２値
の注目画素に対応する多値の画素データを選択するＬＵ
Ｔ部と、感光体に潜像を形成する走査光を駆動する走査
光ドライブ部と、前記ＬＵＴ部の多値の画素データから
前記走査光の駆動信号に変換するデータ変換部とを有し
て、前記ＬＵＴ部の多値の画素データから１画素の駆動
時間を複数に等分割した複数のパルス幅信号に変調し
て、かつ複数の前記パルス幅信号を組み合わせて走査光
の強度も変調できるようにしたことを特徴とする。

【００１２】請求項２に記載の画像形成装置は、走査光
に同期しかつ２値画像を生成したクロックであって、前
記サンプリング・ウィンドウ部および前記ＬＵＴ部に入
力されて画素データを選択するクロックである画像クロ
ックと、走査光に同期したクロックであって、前記デー
タ変換部に入力されて走査光の駆動信号を生成するクロ
ックであるピクセルクロックとを有し、ピクセルクロッ
クの周波数と画像クロックとの周波数の比率は自然数で
あることを特徴とする。

【００１３】請求項３に記載の画像形成装置は、前記ピ
クセルクロックと前記画像クロックとの周波数の比率が
１であるときは、前記データ変換部には、前記ピクセル
クロックの立ち上りエッジでカウントする１ビットの第
１のカウンタ回路と、前記ピクセルクロックの立ち下が
りエッジでカウントする１ビットの第２のカウンタ回路
と、入力された２値画像に対応する多値データを第１の
カウンタ回路と第２のカウンタ回路の出力タイミングで
シリアル信号に変換する複数のパルス幅変調回路を有す
ることを特徴とする。

【００１４】請求項４に記載の画像形成装置は、前記ピ
クセルクロックと前記画像クロックとの周波数の比率が
１以外であるときは、前記データ変換部には、前記ＬＵ
Ｔ部からの画素データを前記ピクセルクロックに同期さ
せるための複数ビット数のＤ型レジスタと、前記ピクセ
ルクロックの立ち上りエッジでカウントする少なくとも
１ビット以上の第１のカウンタ回路と、前記ピクセルク
ロックの立ち下がりエッジでカウントする少なくとも１
ビット以上の第２のカウンタ回路と、入力された２値画
像に対応する多値データを第１のカウンタ回路と第２の
カウンタ回路の出力タイミングでシリアル信号に変換す
る複数のパルス幅変調回路を有することを特徴とする。

【００１５】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態について詳細に説明する。

【００１６】まず、図１は、本発明の実施の形態に係る
画像形成装置のプリンタエンジン１００に適応した場合
のブロック構成を示している。図１において、プリンタ
エンジン１００は、図示しないコントローラと共に図示
しない画像形成装置の一つであるレーザビームプリンタ
を構成する。コントローラは、主にホスト・インターフ
ェース部とＲＩＰ部（ＲａｓｔｅｒＩｍａｇｅＰｒ
ｏｃｅｓｓｏｒ）とフレームメモリ部とで構成される。
コントローラは、パソコンなどのホスト・コンピュータ
からの印刷データを、ホスト・インターフェース部で受
け、ＲＩＰ部でラスターデータ化し、フレームメモリ部
に一時記録させる。

【００１７】多値画像である写真画像は、ホスト・コン
ピュータで２値データ化されて印刷データとしてコント
ローラに送られてくる場合と、多値データのままで印刷
データとしてコントローラに送られて閾値マトリックス
に代表される２値化手法を用いて２値データ化される場
合とがある。フレームメモリ部に一時記録された写真な
どの２値画像は、プリンタエンジン１００に送られる。

【００１８】プリンタエンジン１００では、コントロー
ラから画像クロックＶＣＬＫに同期して出力される２値
画像を、サンプリングウィンドウ部２００に入力して、
一般に良く知られているパターン・マッチング処理行う
ための前処理を行う。つまり、入力された２値画像を複
数走査線分の全画素データを一時蓄え、構成する各画素
の１画素を注目画素として順次選択し、注目画素の周辺
画素と共にＬＵＴ部３００に送出する。

【００１９】サンプリングウィンドウ部２００は、注目
画素を中心とする前後の合計ｍ（ｍは奇数の整数）走査
ライン分の画像データを一時記録するための図示しない
ラインバッファメモリと、ｍ走査ライン分の画像データ
を順送りする図示しないｍ段のシフトレジスタ群とを備
え、注目画素の周辺ｍ走査ライン×ｍ画素を参照領域と
して、そのｍ×ｍの画素データをＬＵＴ部（Ｌｏｏｋ
ｕｐＴａｂｌｅ）３００に出力する。ラインバッファ
メモリとシフトレジスタ群とは、コントローラからの画
像クロックＶＣＬＫに同期して動作する。

【００２０】ＬＵＴ部３００は、画素データを記録する
図示しないＲＯＭ（またはＲＡＭ）と、入力された画像
データを画像データに対応した画素データが記録されて
いる前記ＲＯＭ（またはＲＡＭ）のアドレスに変換する
論理演算のアドレス変換回路とで構成され、入力される
画像データの指定された黒画素と白画素のパターン構成
が一致すれば、前記パターン構成に定義されている画素
データを選択する。本発明のＬＵＴ部３００では、サン
プリングウィンドウ部２００からのｍ×ｍ画素のデータ
を論理演算する図示しないアドレス変換回路を備え、ｍ
×ｍ画素のデータを論理演算した演算結果から参照領域
の黒画素と白画素の構成パターンに対応した参照データ
を得るパターン・マッチング処理を行う。ＬＵＴ部３０
０から出力された画素データは、画素データ変換部４０
０に入力される。

【００２１】画素データ変換部４００は、ＬＵＴ部３０
０から出力された多値の画素データを走査光ドライブ部
５００の入力仕様に合わせて複数の駆動信号変換しかつ
１画素の駆動時間を複数に等分割したパルス列に変換す
る。

【００２２】図２は、本発明の第１の実施例で、画像ク
ロックＶＣＬＫとピクセルクロックＰＣＬＫとが同一ク
ロックであるデータ変換回路である。４０１と４０２と
４０３は２ｂｉｔのパラレル−シリアル変換回路で、ク
ロックの立ち上がりエッジでカウントする１ｂｉｔの第
１カウンタ回路４０４の出力Ｃ０と、クロックの立ち下
がりエッジでカウントする１ｂｉｔの第２カウンタ回路
４０５の出力Ｃ１とを、Ｅｘｃｌｕｓｉｖｅ−ｏｒ回路
４０６の入力として得られた出力Ｓを４０８と４０９の
Ａｎｄ回路と４１０のＯｒ回路で構成される２入力１出
力のセレクタに接続し、Ｅｘｃｌｕｓｉｖｅ−ｏｒ回路
の出力Ｓが’Ｈ’の時セレクタ出力Ｉｎ０はセレクタの
入力Ｑ１が出力され、出力Ｓが’Ｌ’の時セレクタ出力
Ｉｎ０は入力Ｑ０が出力される。

【００２３】２ｂｉｔのパラレル−シリアル変換回路４
０１，４０２、４０３は、画像クロックＶＣＬＫとピク
セルクロックＰＣＬＫとが同一クロックであるため、ク
ロックの立ち上がりと立ち下がりを用いて左シフト５０
％、右シフト５０％および全体１００％の３レベルの表
現ができる。

【００２４】図３は、前記第１の実施例のデータ変換回
路４００の動作を説明する波形図である。例えば、走査
光ドライブ部の入力仕様が弱露光、中露光および強露光
の３レベルの表現をするには３本のデジタル信号が必要
でかつ各々の駆動信号は１画素の駆動時間を２等に分割
したパルス列に変換したならば、ＬＵＴ部４００から出
力される画素データは、６ｂｉｔ必要である。

【００２５】ＬＵＴ部３００からの６ビット（ｂｉｔ５
〜ｂｉｔ０）画素データは、２ｂｉｔづつ（Ｄ５，Ｄ
４）と、（Ｄ３，Ｄ２）と、（Ｄ１，Ｄ０）の組み合わ
せで、走査光ドライブ部の３本の入力信号Ｉｎ２，Ｉｎ
１，Ｉｎ０に対応している。画像クロックＶＣＬＫとピ
クセルクロックＰＣＬＫとは同一周期で走査光に同期し
ているクロックであるためほぼ同一とし、ＬＵＴ部３０
０から画像クロックＶＣＬＫに同期して出力された画素
データは、ピクセルクロックＰＣＬＫとも位相が合って
いて同期している。画像クロックＶＣＬＫとピクセルク
ロックＰＣＬＫとが位相がずれている場合は、画素デー
タをピクセルクロックに同期させなければならないが、
特殊な事情が無い限り同一周波数で位相のずれているク
ロックを回路に使うことは余り行なわれないので、ここ
では無視する。ピクセルクロックＰＣＬＫの立ち上がり
エッジでカウントする１ｂｉｔの第１カウンタ回路４０
４の出力Ｃ０は、１周期毎に’Ｈ’と’Ｌ’を交互に出
力している。

【００２６】また、ピクセルクロックＰＣＬＫの立ち下
がりエッジでカウントする１ｂｉｔの第２カウンタ回路
４０５の出力Ｃ１は、第１カウンタ回路４０４の出力Ｃ
０に半周期遅れて１周期毎に’Ｈ’と’Ｌ’を交互に出
力している。このため、第１カウンタ回路４０４の出力
Ｃ０と第２カウンタ回路４０５の出力Ｃ１が入力してい
るＥｘｃｌｕｓｉｖｅ−ｏｒ回路４０６の出力Ｓは、半
周期毎に’Ｈ’と’Ｌ’を交互に出力している。Ｅｘｃ
ｌｕｓｉｖｅ−ｏｒ回路４０６の出力Ｓによって、パラ
レル−シリアル変換回路４０１は、ピクセルクロックＰ
ＣＬＫの半周期毎にＤ１とＤ０を交互に出力する。ま
た、パラレル−シリアル変換回路４０２も同様に、ピク
セルクロックＰＣＬＫの半周期毎にＤ３とＤ２を交互に
出力する。パラレル−シリアル変換回路４０３も同様
に、ピクセルクロックＰＣＬＫの半周期毎にＤ５とＤ４
を交互に出力する。

【００２７】図９は、第１の実施例のデータ変換回路か
ら入力される画素データと走査光の光強度と駆動時間の
関係を示す波形図の概念図である。波形図は、垂直方向
の高さで走査光の光強度を表す。下から弱露光、中露光
および強露光の順に光強度が強くなる。また、水平方向
の全長で１画素の駆動時間を表している。水平方向の左
端が駆動時間０％、中間点が５０％、右端が１００％を
表している。パルス幅変調２ｂｉｔ、強度変調３レベル
で表すとｏｆｆを含めて代表的な組み合わせを示してい
る。

【００２８】図１０は、図９で示された代表的な組み合
わせを走査光のスポット光の概念図にしたものである。
ＬＵＴ部３００から入力される画素データと走査光の光
強度と駆動時間の関係を示す。円の大きさは、相対的な
光強度を表している。大きい円ほど光強度は強く、小さ
い円ほど光強度は弱い。また、水平方向の全長で１画素
の駆動時間を表している。円の中心が水平方向の中間点
付近ならば駆動時間１００％、左端から中間点または中
間点から右端の間ならば５０％を表している。

【００２９】図４は，第２の実施例で、ピクセルクロッ
クＰＣＬＫは画像クロックＶＣＬＫと同様に走査光に同
期しかつピクセルクロックＰＣＬＫの周波数は画像クロ
ックＶＣＬＫの２倍であるクロックを用いたデータ変換
回路である。画像クロックＶＣＬＫの１周期内でのピク
セルクロックＰＣＬＫの２箇所の立ち上がりと２箇所の
立ち下がりを用いて２５％、５０％、７５％および全体
１００％の４ｂｉｔに表現ができる。

【００３０】例えば、走査光ドライブ部の入力仕様が弱
露光、中露光および強露光の３レベルの表現をするには
３本のデジタル信号が必要でかつ各々の駆動信号は１画
素の駆動時間を４等に分割したパルス列に変換したなら
ば、ＬＵＴ部４００から出力される画素データは、１２
ｂｉｔ必要である。４ｂｉｔのパラレル−シリアル変換
回路４１１で、クロックの立ち上がりエッジでカウント
する１ｂｉｔの第１カウンタ回路４１４の出力Ｃ０と、
クロックの立ち下がりエッジでカウントする１ｂｉｔの
第２カウンタ回路４１５の出力Ｃ１とを、４１８と４１
９と４２０と４２１のＡｎｄ回路と４２２のＯｒ回路で
構成される４入力１出力のセレクタに接続し、第１のカ
ウンタ回路４１４の出力Ｃ０が’Ｈ’で第２のカウンタ
回路４１５の出力Ｃ１が’Ｌ’のときセレクタ出力Ｉｎ
０にはセレクタの入力Ｑ３が出力され、出力Ｃ０が’
Ｈ’で出力Ｃ１が’Ｈ’のときは入力Ｑ２が出力され、
出力Ｃ０が’Ｌ’で出力Ｃ１が’Ｈ’のときは入力Ｑ１
が出力され、出力Ｃ０が’Ｌ’で出力Ｃ１が’Ｌ’のと
き０は入力Ｑ０が出力される。また、同様に４ｂｉｔの
パラレル−シリアル変換回路４１２、４１３も、画素デ
ータを順位に出力させる。

【００３１】図５は、第２の実施例のデータ変換回路４
００の動作を説明する波形図である。ＬＵＴ部３００か
らの１２ビット（ｂｉｔ１１〜ｂｉｔ０）画素データ
は、４ｂｉｔづつ（Ｄ１１〜Ｄ８）と、（Ｄ７〜Ｄ４）
と、（Ｄ３〜Ｄ０）の組み合わせで、走査光ドライブ部
の３本の入力信号Ｉｎ２，Ｉｎ１，Ｉｎ０に対応してい
る。画像クロックＶＣＬＫとピクセルクロックＰＣＬＫ
とは同一クロックでないため、ＬＵＴ部３００から画像
クロックＶＣＬＫに同期して出力された画素データを、
ピクセルクロックＰＣＬＫに同期させる必要があり，そ
の分シリアル化が遅れる。ピクセルクロックＰＣＬＫの
立ち上がりエッジでカウントする１ｂｉｔの第１カウン
タ回路４１４の出力Ｃ０は、１周期毎に’Ｈ’と’Ｌ’
を交互に出力している。

【００３２】また、ピクセルクロックＰＣＬＫの立ち下
がりエッジでカウントする１ｂｉｔの第２カウンタ回路
４１５の出力Ｃ１は、第１カウンタ回路４１４の出力Ｃ
０に半周期遅れて１周期毎に’Ｈ’と’Ｌ’を交互に出
力している。このため、第１カウンタ回路４１４の出力
Ｃ０と第２カウンタ回路４１５の出力Ｃ１が入力してい
るパラレル−シリアル変換回路４１１は、ピクセルクロ
ックＰＣＬＫの半周期毎にＤ３、Ｄ２，Ｄ１，Ｄ０を順
番に繰り返し出力する。パラレル−シリアル変換回路４
１２も同様に、ピクセルクロックＰＣＬＫの半周期毎に
Ｄ７、Ｄ６，Ｄ５，Ｄ４を順番に繰り返し出力する。パ
ラレル−シリアル変換回路４１３も同様に、ピクセルク
ロックＰＣＬＫの半周期毎にＤ１１、Ｄ１０，Ｄ９，Ｄ
８を順番に繰り返し出力する。

【００３３】図１１は、第２の実施例のデータ変換回路
から入力される画素データと走査光の光強度と駆動時間
の関係を示す波形図の概念図である。波形図は、垂直方
向の高さで走査光の光強度を表す。下から弱露光、中露
光および強露光の順に光強度が強くなる。また、水平方
向の全長で１画素の駆動時間を表している。水平方向の
左端が駆動時間０％、２５％、中間点が５０％、７５
％、右端が１００％を表している。パルス幅変調４ｂｉ
ｔ、強度変調３レベルで表すとｏｆｆを含めて４３通り
以上の組み合わせが表現できる。

【００３４】図１２は、図１０で示されたパルス幅変調
４ｂｉｔ、強度変調３レベルで表す代表的な組み合わせ
を走査光のスポット光の概念図にしたものである。デー
タ変換回路から入力される画素データと走査光の光強度
と駆動時間の関係を示す。円の大きさは、相対的な光強
度を表している。大きい円ほど光強度は強く、小さい円
ほど光強度は弱い。また、水平方向の全長で１画素の駆
動時間を表している。円の中心が水平方向の中間点付近
ならば駆動時間１００％、左端から中間点または中間点
から右端の間ならば５０％、最初値は２５％を表してい
る。

【００３５】図６は、第３の実施例のデータ変換回路で
ある。図６の実施例では、ピクセルクロックＰＣＬＫは
画像クロックＶＣＬＫと同様に走査光に同期しかつピク
セルクロックＰＣＬＫの周波数は画像クロックＶＣＬＫ
の４倍であるクロックを用いたデータ変換回路である。

【００３６】８ｂｉｔのパラレル−シリアル変換回路４
３１，４３２，４３３は、ピクセルクロックＰＣＬＫの
周波数は画像クロックＶＣＬＫの４倍であるため、画像
クロックＶＣＬＫの１周期内でのピクセルクロックＰＣ
ＬＫの４箇所の立ち上がりと４箇所の立ち下がりを用い
て１２．５％、２５％、３７．５％、５０％、６２．５
％、７５％、８７．５％および全体１００％の８ｂｉｔ
に表現ができる。

【００３７】図７は、第３の実施例のデータ変換回路４
００の動作を説明する波形図である。画像クロックＶＣ
ＬＫとピクセルクロックＰＣＬＫとは同一クロックでな
いため、ＬＵＴ部３００から画像クロックＶＣＬＫに同
期して出力された画素データを、ピクセルクロックＰＣ
ＬＫに同期させる必要があり、その分シリアル化が遅れ
る。ピクセルクロックＰＣＬＫの立ち上がりエッジでカ
ウントする２ｂｉｔの第１カウンタ回路４３４の出力Ａ
Ｃ０は、１周期毎に’Ｈ’と’Ｌ’を交互に出力する。
また、出力ＡＣ１は、２周期毎に’Ｈ’と’Ｌ’を交互
に出力する。ピクセルクロックＰＣＬＫの立ち下がりエ
ッジでカウントする２ｂｉｔの第２カウンタ回路４３５
の出力ＢＣ０は、第１カウンタ回路４１４の出力ＡＣ０
に半周期遅れて１周期毎に’Ｈ’と’Ｌ’を交互に出力
する。また、出力ＢＣ１は、２周期毎に’Ｈ’と’Ｌ’
を交互に出力する。

【００３８】このため、第１カウンタ回路４３４の出力
ＡＣ０，ＡＣ１と第２カウンタ回路４３５の出力ＢＣ
０，ＢＣ１が入力しているパラレル−シリアル変換回路
４３１は、ピクセルクロックＰＣＬＫの半周期毎にＤ７
からＤ０を順番に繰り返し出力する。パラレル−シリア
ル変換回路４３２も同様に、ピクセルクロックＰＣＬＫ
の半周期毎にＤ１５からＤ８を順番に繰り返し出力す
る。パラレル−シリアル変換回路４３３も同様に、ピク
セルクロックＰＣＬＫの半周期毎にＤ２３からＤ１６を
順番に繰り返し出力する。

【００３９】図８は、第３の実施例に使用される８ビッ
ト入力セレクタの真理値表である。セレクト端子Ｓ３〜
Ｓ０の条件によって入力端子Ｉ７〜Ｉ０が出力端子ＯＵ
Ｔに反映される。

【００４０】図１３は、孤立黒ドットの入力画像と、そ
の入力画像を従来の技術である所定の記録面積で記録さ
れる出力画像との関係を示す図であり、図１４は、孤立
白ドットの入力画像と、その入力画像を従来の技術であ
る所定の記録面積で記録される出力画像との関係を示す
図である。図１３（ａ）は、白画像の中の孤立黒ドット
の入力データのイメージである。それに対して実際の走
査光は、黒ベタの色斑が無いようにするので図１３
（ｂ）用に１ドットの大きさより大きめである。逆に、
孤立白ドットには、図１４（ａ）の入力であっても図１
４（ｂ）様に周辺の走査光によって侵食され潰れてしま
い白ドットが再現できない。

【００４１】図１５は、孤立黒ドットの入力画像と、本
発明を用いてその入力画像から孤立黒ドットに隣接する
白画素に小さな微小の黒ドットを付加して補正記録した
出力画像との関係を示す図である。また、図１６は、孤
立白ドットの入力画像と、その入力画像から孤立白ドッ
トに隣接する黒画素を従来の技術である所定の記録面積
から本発明を用いて小さな微小の黒ドットに置き換えて
補正記録した出力画像との関係を示す図である。本発明
を用いて、図１５（ｂ）のように、入力画像では記録さ
れない白ドットを所定の面積で記録する黒ドットより小
さな微小の黒ドットに置き換えることにより孤立黒ドッ
トを再現できる。また、図１６（ｂ）のように、入力画
像では所定の面積で記録される黒ドットを、所定の面積
で記録する黒ドットより小さな微小の黒ドットに置き換
えることにより孤立白ドットを再現できる。

【００４２】図１７は、走査光ドライブ部の３本の入力
信号と出力の光強度との関係を示す真理値表である。代
表的な走査光である半導体レーザのドライバＩＣ（米国
Ｅｌａｎｔｅｃ社ＥＬ６２５７など）の真理値表であ
る。

【００４３】

【発明の効果】本発明によれば、産業用の高速な画像形
成装置でも印刷品質を向上させるための画像処理が、孤
立白ドットの潰れや、孤立黒ドットや細線のかすれ、粒
状性、モアレを抑え、高画質な画像を再現できる。

【図面の簡単な説明】

【図１】本発明の実施例である画像形成装置のプリンタ
エンジンのブロック構成を示す図である。

【図２】本発明の第１の実施例のデータ変換回路であ
る。

【図３】本発明の第１の実施例のデータ変換回路の動作
を説明する波形図である。

【図４】本発明の第２の実施例のデータ変換回路であ
る。

【図５】本発明の第２の実施例のデータ変換回路の動作
を説明する波形図である。

【図６】本発明の第３の実施例のデータ変換回路であ
る。

【図７】本発明の第３の実施例のデータ変換回路の動作
を説明する波形図である。

【図８】本発明の第３の実施例に使用される８ビット入
力セレクタの真理値表である。

【図９】本発明の第１の実施例のデータ変換回路から出
力されるレーザの光強度と駆動時間の関係を示す波形図
の概念図である。

【図１０】本発明の第１の実施例のデータ変換回路から
出力されるレーザの光強度と駆動時間の関係を示すレー
ザスポット光の概念図である。

【図１１】本発明の第２の実施例のデータ変換回路から
出力されるレーザの光強度と駆動時間の関係を示す波形
図の概念図である。

【図１２】本発明の第２の実施例のデータ変換回路から
出力されるレーザの光強度と駆動時間の関係を示すレー
ザスポット光の概念図である。

【図１３】孤立黒ドットの入力画像と、その入力画像を
従来の技術である所定の記録面積で記録される出力画像
との関係を示す図である。

【図１４】孤立白ドットの入力画像と、その入力画像を
従来の技術である所定の記録面積で記録される出力画像
との関係を示す図である。

【図１５】孤立黒ドットの入力画像と、本発明を用いて
その入力画像から孤立黒ドットに隣接する白画素に小さ
な微小の黒ドットを付加して補正記録した出力画像との
関係を示す図である。

【図１６】孤立白ドットの入力画像と、その入力画像か
ら孤立白ドットに隣接する黒画素を従来の技術である所
定の記録面積から本発明を用いて小さな微小の黒ドット
に置き換えて補正記録した出力画像との関係を示す図で
ある。

【図１７】走査光ドライブ部の３本の入力信号と出力の
光強度との関係を示す図である。

【符号の説明】

１００…プリンタエンジン、２００…サンプリング・ウ
ィンドウ部、３００…ＬＵＴ部、４００…データ変換
部、４０１、４０２、４０３…パラレル−シリアル変換
回路、４０４、４０５…１ビットカウンタ回路、４０６
…Ｅｘｃｌｕｓｉｖｅ−ｏｒ回路、４０７…２ビットＤ
型フリップフロップ回路、４０８、４０９…Ａｎｄ回
路、４１０…ｏｒ回路、４１１、４１２、４１３…パラ
レル−シリアル変換回路、４１４、４１５…１ビットカ
ウンタ回路、４１６…４ビットＤ型フリップフロップ回
路、４１７…イネーブル端子付４ビットＤ型フリップフ
ロップ回路、４１８、４１９、４２０、４２１…Ａｎｄ
回路、４２２…ｏｒ回路、４３１、４３２、４３３…パ
ラレル−シリアル変換回路、４３４、４３５…２ビット
カウンタ回路、４３６…８ビットＤ型フリップフロップ
回路、４３７…イネーブル端子付８ビットＤ型フリップ
フロップ回路、４３８…ｏｒ回路、４３９…８ビット入
力セレクタ回路、５００…走査光ドライブ部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 1/405 Ｆターム(参考） 2C362 CA06 CA11 CB03 CB12 CB37 2H076 AB02 AB75 DA05 5B057 AA11 CA08 CA12 CA16 CB07 CB12 CB16 CC01 CE13 CH07 CH08 5C051 AA02 CA07 DB02 DB07 DB30 DC03 DE05 DE29 FA01 5C077 LL03 MP01 NN17 PP68 PQ08 PQ12 PQ23 TT02 TT03

Claims

【特許請求の範囲】

【請求項１】入力された２値画像から複数走査線分の画
素データを蓄えかつ画素データの１部分を選択するサン
プリング・ウィンドウ部と、前記サンプリング・ウィン
ドウ部の画素データから２値の注目画素に対応する多値
の画素データを選択するＬＵＴ部と、感光体に潜像を形
成する走査光を駆動する走査光ドライブ部と、前記ＬＵ
Ｔ部の多値の画素データから前記走査光の駆動信号に変
換するデータ変換部とを有して、前記ＬＵＴ部の多値の
画素データから１画素の駆動時間を複数に等分割した複
数のパルス幅信号に変調し、かつ複数の前記パルス幅信
号を組み合わせて走査光の強度も変調できるようにした
ことを特徴とする画像形成装置。
【請求項２】走査光に同期しかつ２値画像を生成したク
ロックであって、前記サンプリング・ウィンドウ部およ
び前記ＬＵＴ部に入力されて画素データを選択するクロ
ックである画像クロックと、走査光に同期したクロック
であって、前記データ変換部に入力されて走査光の駆動
信号を生成するクロックであるピクセルクロックとを有
し、ピクセルクロックの周波数と画像クロックの周波数
との比率は自然数であることを特徴とする請求項１記載
の画像形成装置。
【請求項３】前記ピクセルクロックと前記画像クロック
との周波数の比率が１であるときは、前記データ変換部
には、前記ピクセルクロックの立ち上りエッジでカウン
トする１ビットの第１のカウンタ回路と、前記ピクセル
クロックの立ち下がりエッジでカウントする１ビットの
第２のカウンタ回路と、入力された２値画像に対応する
多値データを第１のカウンタ回路と第２のカウンタ回路
の出力タイミングでシリアル信号に変換する複数のパル
ス幅変調回路を有することを特徴とする請求項２記載の
画像形成装置。
【請求項４】前記ピクセルクロックと前記画像クロック
の周波数との比率が１以外であるときは、前記データ変
換部には、前記ＬＵＴ部からの画素データを前記ピクセ
ルクロックに同期させるための複数ビット数のＤ型レジ
スタと、前記ピクセルクロックの立ち上りエッジでカウ
ントする少なくとも１ビット以上の第１のカウンタ回路
と、前記ピクセルクロックの立ち下がりエッジでカウン
トする少なくとも１ビット以上の第２のカウンタ回路
と、入力された２値画像に対応する多値データを第１の
カウンタ回路と第２のカウンタ回路の出力タイミングで
シリアル信号に変換する複数のパルス幅変調回路を有す
ることを特徴とする請求項２記載の画像形成装置。