JP2003302654A - Display device - Google Patents
Display deviceInfo
- Publication number
- JP2003302654A JP2003302654A JP2002110081A JP2002110081A JP2003302654A JP 2003302654 A JP2003302654 A JP 2003302654A JP 2002110081 A JP2002110081 A JP 2002110081A JP 2002110081 A JP2002110081 A JP 2002110081A JP 2003302654 A JP2003302654 A JP 2003302654A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- video signal
- line
- display device
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、表示装置に係り、
特に走査信号線と映像信号線および薄膜トランジスタを
形成した絶縁基板を有した例えば液晶表示装置などのア
クティブマトリクス方式のパネル型表示装置に関する。
液晶表示装置の場合は、カラーフィルタと共通電極を形
成した別の絶縁基板を備え、前記絶縁基板との間に液晶
層を挟持してなる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device,
In particular, the present invention relates to an active matrix type panel display device such as a liquid crystal display device having an insulating substrate on which scanning signal lines, video signal lines and thin film transistors are formed.
In the case of a liquid crystal display device, it is provided with another insulating substrate on which a color filter and a common electrode are formed, and a liquid crystal layer is sandwiched between the insulating substrate and the insulating substrate.
【０００２】[0002]
【従来の技術】コンピュータのなどの各種情報処理端
末、あるいはテレビ受像機のディスプレイ手段として液
晶表示装置に代表されるパネル型表示装置が採用されて
いる。例えば、液晶表示装置には、その画素形成方式の
違いにより各種の方式が知られている。その中でも、画
素単位にスイッチング素子を設けたアクティブマトリク
ス方式は、各画素が常時駆動されるものであるため、高
速、高コンラストで高画質が得られる。アクティブマト
リクス方式の液晶表示装置のスイッチング素子としては
薄膜トランジスタを用いたものが主流となっている。2. Description of the Related Art A panel type display device typified by a liquid crystal display device is employed as a display means of various information processing terminals such as a computer or a television receiver. For example, various types of liquid crystal display devices are known depending on the difference in the pixel forming system. Among them, the active matrix method in which a switching element is provided for each pixel is such that each pixel is always driven, and therefore high speed and high contrast and high image quality can be obtained. As a switching element of an active matrix liquid crystal display device, a thin film transistor is mainly used.
【０００３】図１２は表示装置の一例としての薄膜トラ
ンジスタを用いた液晶表示装置の構造例を説明する薄膜
トランジスタ部分の要部平面図である。図中、参照符号
ＧＬはＸ方向に延在する走査信号線（以下、ゲート
線）、ＤＬはＹ方向に延在する映像信号線（以下、ドレ
イン線）、ＳＤ１はソース電極、ＳＤ２はドレイン電
極、ＰＸはＩＴＯを好適とする画素電極、ＳＨは画素電
極ＰＸの端縁を遮光する画素遮光膜である。画素電極Ｐ
ＸはコンタクトホールＣＨでソース電極ＳＤ１に接続さ
れている。ドレイン電極ＳＤ２はドレイン線ＤＬからゲ
ート線の延在方向（Ｘ方向）に分岐している。ゲート線
ＧＬの一部はゲート電極として機能し、ゲート電極とソ
ース電極ＳＤ１およびドレイン電極ＳＤ２の間に半導体
層を有するが図示は省略してある。FIG. 12 is a plan view of an essential part of a thin film transistor portion for explaining a structural example of a liquid crystal display device using a thin film transistor as an example of a display device. In the figure, reference numeral GL is a scanning signal line (hereinafter, gate line) extending in the X direction, DL is a video signal line (hereinafter, drain line) extending in the Y direction, SD1 is a source electrode, and SD2 is a drain electrode. , PX is a pixel electrode that is preferably made of ITO, and SH is a pixel light-shielding film that shields the edge of the pixel electrode PX. Pixel electrode P
X is a contact hole CH connected to the source electrode SD1. The drain electrode SD2 branches from the drain line DL in the extending direction (X direction) of the gate line. A part of the gate line GL functions as a gate electrode and has a semiconductor layer between the gate electrode and the source electrode SD1 and the drain electrode SD2, but the illustration is omitted.
【０００４】ここでは、薄膜トランジスタＴＦＴを形成
した絶縁基板（以下、単に基板と称する）を薄膜トラン
ジスタ基板とも言う。薄膜トランジスタ基板上におい
て、ゲート線ＧＬのドレイン線ＤＬと交差する部分には
ゲートホールＧＬＨが形成されており、このゲートホー
ルＧＬＨ内の中央部にドレイン線ＤＬから分岐するドレ
イン電極ＳＤ２の分岐点中心部Ｐが位置した状態がゲー
ト線ＧＬのパターンとドレイン線ＤＬのパターンとが整
合していることになる。なお、ここでは、ドレイン線Ｄ
Ｌおよびドレイン電極ＳＤ２に斜線を付してゲート線Ｇ
Ｌとの整合状態を分かりやすく示してある。以下の図面
でも同様。Here, the insulating substrate on which the thin film transistor TFT is formed (hereinafter, simply referred to as a substrate) is also referred to as a thin film transistor substrate. On the thin film transistor substrate, a gate hole GLH is formed in a portion of the gate line GL that intersects with the drain line DL, and a central portion of the drain electrode SD2 branched from the drain line DL is formed in a central portion of the gate hole GLH. When P is located, the pattern of the gate line GL and the pattern of the drain line DL are aligned. In addition, here, the drain line D
L and drain electrodes SD2 are shaded with gate lines G
The matching state with L is shown in an easy-to-understand manner. The same applies to the following drawings.
【０００５】[0005]
【発明が解決しようとする課題】薄膜トランジスタ基板
は露光装置を用いたホトリソグラフィ手法で製作され
る。薄膜トランジスタを構成するゲート線やドレイン線
等のパターンはますます高精細化が進むことから、ゲー
ト線とドレイン線等の層間パターンの位置合わせが不良
であると製品歩留りの低下をもたらす。そのため、薄膜
トランジスタ基板を製作する露光装置のディストーショ
ンを考慮に入れた製品管理が必要になっている。製作し
た薄膜トランジスタ基板の薄膜トランジスタのパターン
は超精密座標測定装置（長寸法測定装置）を用いて良否
判断を行っている。The thin film transistor substrate is manufactured by a photolithography method using an exposure apparatus. Patterns such as gate lines and drain lines that form a thin film transistor are becoming more and more finer. Therefore, if the alignment of interlayer patterns such as gate lines and drain lines is poor, the product yield will be reduced. Therefore, it is necessary to manage the product taking into consideration the distortion of the exposure apparatus for manufacturing the thin film transistor substrate. The pattern of the thin film transistor on the thin film transistor substrate manufactured is judged to be good or bad by using an ultra-precision coordinate measuring device (long dimension measuring device).
【０００６】薄膜トランジスタのゲート線とドレイン線
等のパターンは、当該薄膜トランジスタ基板の周辺部に
設けた層間合わせパターンの重ね合い具合で評価してい
る。そのため、図１２における分岐点中心部Ｐのような
画素領域における基準点の位置を画素毎に測定すること
ができず、薄膜トランジスタ基板の画素領域の重ね合わ
せ具合を正確に評価することができなかった。The pattern of the gate line and drain line of the thin film transistor is evaluated by the degree of superposition of the interlayer alignment patterns provided in the peripheral portion of the thin film transistor substrate. Therefore, the position of the reference point in the pixel region such as the center P of the branch point in FIG. 12 cannot be measured for each pixel, and the degree of superposition of the pixel regions of the thin film transistor substrate cannot be accurately evaluated. .
【０００７】本発明の目的は、薄膜トランジスタ基板の
画素領域における特にゲート線とドレイン線の層間合わ
せ具合を正確に測定可能とした配線パターンを具備する
表示装置を提供することにある。It is an object of the present invention to provide a display device having a wiring pattern that can accurately measure the degree of interlayer alignment of a gate line and a drain line in a pixel region of a thin film transistor substrate.
【０００８】上記目的を達成するために、本発明は、ゲ
ート線にゲートホールを有するものでは、このゲートホ
ールの要部形状をドレイン線の延在方向およびゲート線
の延在方向のそれぞれで対称なものとし、ドレイン線に
十字形状を付与して上記ゲートホールと重ね合わせた際
の両者のずれを明確にした。本発明の代表的な構成を記
述すれば以下のとおりである。In order to achieve the above object, the present invention has a gate hole in a gate line, and the shape of the main part of the gate hole is symmetrical in the extending direction of the drain line and the extending direction of the gate line. In addition, a cross shape is added to the drain line to clarify the shift between the drain line and the gate hole when the drain line and the gate hole are overlapped with each other. The typical constitution of the present invention is as follows.
【０００９】（１）、走査信号線、映像信号線、画素電
極、および薄膜トランジスタを形成した絶縁基板と、前
記走査信号線および前記映像信号線を介して前記薄膜ト
ランジスタに画素選択のための電圧信号を印加する駆動
回路とを備え、前記走査信号線は、前記映像信号線との
交差領域にてその輪郭が該映像信号線の延在方向沿いに
対称な一対の第１傾斜部並びに第２傾斜部、及び該延在
方向に対称な第３傾斜部並びに第４傾斜部の夫々により
該走査信号線の幅方向に拡がる拡幅部と、該拡幅部に形
成された開口部とを有し、前記映像信号線は、前記開口
部に重畳する位置に形成され、且つ前記開口部の輪郭内
において前記薄膜トランジスタのドレイン電極となる第
１延長部と該映像信号線の該第１延長部とは反対側の第
２延長部とが夫々該映像信号線の延在方向に交差する方
向に突出してなる略十字形状部を有することを特徴とす
る。(1) An insulating substrate on which a scanning signal line, a video signal line, a pixel electrode and a thin film transistor are formed, and a voltage signal for selecting a pixel is supplied to the thin film transistor via the scanning signal line and the video signal line. A pair of a first inclined portion and a second inclined portion whose contours are symmetrical in a crossing region with the video signal line along a direction in which the video signal line extends. And a widened portion that is widened in the width direction of the scanning signal line by each of the third inclined portion and the fourth inclined portion that are symmetrical in the extending direction, and an opening formed in the widened portion. The signal line is formed at a position overlapping the opening, and is provided on the opposite side of the first extension of the video signal line and the first extension that serves as the drain electrode of the thin film transistor in the outline of the opening. Each second extension Characterized in that it has a substantially cross-shaped portion formed by projecting in a direction crossing the extending direction of the video signal lines.
【００１０】（２）、（１）において、前記映像信号線
に有する略十字形状部の前記第１の延長部が前記第２の
延長部より前記走査信号線方向に長いことを特徴とす
る。In (2) and (1), the first extension of the substantially cross-shaped portion of the video signal line is longer in the scanning signal line direction than the second extension.
【００１１】（３）、（１）において、前記映像信号線
に有する略十字形状部の前記第１の延長部と前記第２の
延長部が前記走査信号線方向に等長であることを特徴と
する。In (3) and (1), the first extension portion and the second extension portion of the substantially cross-shaped portion of the video signal line are of equal length in the scanning signal line direction. And
【００１２】（４）、（１）において、前記第１傾斜部
と前記第２傾斜部との前記映像信号線に関する対称性、
前記第３傾斜部と前記第４傾斜部との前記走査信号線に
関する対称性、および前記映像信号線の略十字形状部と
前記開口部との重畳状態は、該映像信号線と該走査信号
線との位置合わせずれの測定に供されることを特徴とす
る。In (4) and (1), the symmetry of the first inclined portion and the second inclined portion with respect to the video signal line,
The symmetry of the third sloped portion and the fourth sloped portion with respect to the scanning signal line, and the overlapping state of the substantially cross-shaped portion of the video signal line and the opening are determined by the video signal line and the scanning signal line. It is characterized in that it is used for the measurement of the misalignment with.
【００１３】（５）、（１）において、前記絶縁基板に
対向して配置される別の絶縁基板と、該絶縁基板と該別
の絶縁基板との間に挟持される液晶層とを更に備え、該
別の絶縁基板にはカラーフィルタと共通電極とが形成さ
れることを特徴とする。In (5) and (1), there is further provided another insulating substrate arranged to face the insulating substrate, and a liquid crystal layer sandwiched between the insulating substrate and the other insulating substrate. A color filter and a common electrode are formed on the other insulating substrate.
【００１４】このような構成としたことで、特にゲート
線とドレイン線の層間合わせ具合を正確に測定可能とし
た層間配線パターンを具備する表示装置を提供すること
ができる。ゲート電極の対称形状、ドレイン電極の十字
形状は当該測定部分（ゲート線とドレイン線の交差領
域）における両者の重畳状態を明確に測定できおるもの
であれば、その形状は任意である。With such a structure, it is possible to provide a display device having an interlayer wiring pattern capable of accurately measuring the degree of interlayer alignment between the gate line and the drain line. The symmetrical shape of the gate electrode and the cruciform shape of the drain electrode are arbitrary as long as the overlapping state of the two can be clearly measured in the measurement portion (intersection region of the gate line and the drain line).
【００１５】なお、本発明は、上記の構成および後述す
る実施例の構成に限定されるものではなく、特許請求の
範囲に記載した本発明の技術思想の範囲内で種々の変形
が可能である。It should be noted that the present invention is not limited to the above-mentioned constitution and the constitution of the embodiments to be described later, and various modifications can be made within the scope of the technical idea of the present invention described in the claims. .
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て、実施例の図面を参照して詳細に説明する。図１は本
発明による表示装置の第１実施例を説明する薄膜トラン
ジスタ基板における薄膜トランジスタ部分の要部平面図
である。また、図２は図１のゲート線とドレイン線を分
離して示す部分図である。図１において、一方の絶縁基
板である薄膜トランジスタ基板にはゲート線ＧＬがＸ方
向に延在し、このＸ方向と交差して（実際には直交す
る）ドレイン線ＤＬが形成されている。ＳＨは画素電極
の端部における光漏れを遮断する遮光膜である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described in detail with reference to the drawings of the embodiments. FIG. 1 is a plan view of an essential part of a thin film transistor portion in a thin film transistor substrate for explaining a first embodiment of a display device according to the present invention. FIG. 2 is a partial view showing the gate line and the drain line of FIG. 1 separately. In FIG. 1, the gate line GL extends in the X direction on the thin film transistor substrate which is one of the insulating substrates, and the drain line DL is formed so as to intersect (actually orthogonal to) the X direction. SH is a light-shielding film that blocks light leakage at the end of the pixel electrode.
【００１７】ゲート線ＧＬとドレイン線ＤＬの交差領域
（または交差部分）には薄膜トランジスタＴＦＴが形成
されている。この薄膜トランジスタＴＦＴは、ゲート線
ＧＬをゲート電極とし（ゲート線ＧＬの一部で構成され
る）、このゲート電極上に例えばアモルファスシリコン
半導体層とその上層に形成したｎ型不純物をドープした
アモルファスシリコン半導体層とからなる半導体層を有
する。半導体層は図示を省略した。この半導体層の上に
ドレイン線ＤＬから延びるドレイン電極ＳＤ２が形成さ
れる。また、ソース電極ＳＤ１および絶縁層を介して画
素電極ＰＸが所定のパターニングで形成されている。A thin film transistor TFT is formed in an intersection region (or an intersection portion) between the gate line GL and the drain line DL. In this thin film transistor TFT, the gate line GL is used as a gate electrode (composed of a part of the gate line GL), and on this gate electrode, for example, an amorphous silicon semiconductor layer and an amorphous silicon semiconductor doped with an n-type impurity formed thereon are formed. And a semiconductor layer including a layer. Illustration of the semiconductor layer is omitted. A drain electrode SD2 extending from the drain line DL is formed on the semiconductor layer. Further, the pixel electrode PX is formed by a predetermined patterning via the source electrode SD1 and the insulating layer.
【００１８】画素電極ＰＸは、ＩＴＯ等の透明導電膜の
蒸着等で形成され、ソース電極ＳＤ１との間に介在され
る絶縁層（通常は保護膜ＰＡＳと称する）に開けたコン
タクトホールＣＨを通して当該ソース電極ＳＤ１と接続
される。本実施例では、ソース電極ＳＤ１の画素電極Ｐ
Ｘ上の部分を８角形にしているが、この形状は任意であ
る。The pixel electrode PX is formed by vapor deposition of a transparent conductive film such as ITO, and is provided through a contact hole CH formed in an insulating layer (usually called a protective film PAS) interposed between the pixel electrode PX and the source electrode SD1. It is connected to the source electrode SD1. In this embodiment, the pixel electrode P of the source electrode SD1
The portion on X is octagonal, but this shape is arbitrary.
【００１９】ゲート線は図２に示したように、ドレイン
線ＤＬとの交差部分に幅広い外形部分を有し、この幅広
部分に矩形開口部（ゲートホール）が形成されている。
図２の（ａ）にも単独に示したように幅広部分は、ＤＬ
の延在方向（Ｙ方向）に関して対称な一対の第１傾斜部
Ｑ１，第２傾斜部Ｑ２と、前記走査信号線の延在方向に
関して対称な一対の第３傾斜部Ｑ３，第４傾斜部Ｑ４を
有する。これら第１傾斜部Ｑ１、第２傾斜部Ｑ２，第３
傾斜部Ｑ３，第４傾斜部Ｑ４のそれぞれは図１に点線で
仮想的に示したように、ゲート線ＧＬとドレイン線ＤＬ
の交差領域を包含する矩形の各辺を形成するような傾斜
角を有する。これら各傾斜部でドレイン線ＤＬとゲート
線ＧＬに関して対称性が得られる。ここでは図の上側が
ドレイン線ＤＬを挟んで「ハ」の字に、下側が「逆ハ」
の字にしている。また、上記の傾斜を曲面とし、交差領
域を包含する円形の対向する部分円を形成するようなも
のとしても同様の対称性効果が得られる。As shown in FIG. 2, the gate line has a wide outer portion at the intersection with the drain line DL, and a rectangular opening (gate hole) is formed in this wide portion.
As shown separately in FIG. 2A, the wide portion is DL
Of the first inclined portion Q1 and the second inclined portion Q2 that are symmetrical with respect to the extending direction (Y direction) of the scanning signal line, and a pair of third inclined portion Q3 and the fourth inclined portion Q4 that are symmetrical with respect to the extending direction of the scanning signal line. Have. These first inclined portion Q1, second inclined portion Q2, third
The sloping portion Q3 and the fourth sloping portion Q4 each have a gate line GL and a drain line DL, as virtually shown by a dotted line in FIG.
Has an inclination angle so as to form each side of a rectangle including the intersecting region of. At each of these slopes, symmetry can be obtained with respect to the drain line DL and the gate line GL. Here, the upper side of the figure is in the shape of "C" across the drain line DL, and the lower side is "reverse C"
It is in the shape of. Further, the same symmetry effect can be obtained even if the above-mentioned inclination is a curved surface and the circular partial circles including the intersecting regions are formed to face each other.
【００２０】このような外形部分を有するゲート線ＧＬ
の当該幅広部分に設けたゲートホールに対して、図２の
（ｂ）に示したようにドレイン線のゲート線ＧＬとの交
差部分に対応して十字形が形成されている。この十字形
は、当該ドレイン線ＤＬからゲート線ＧＬ上をＸ方向に
突出した第１の延長部Ｒ１と、この第１の延長部Ｒ１に
対して映像信号線ＤＬの延在方向（Ｙ方向）と交差する
方向（Ｘ方向）かつ第１の延長部Ｒ１とは当該映像信号
線ＤＬに関して反対側に突出する第２の延長部Ｒ２とで
構成される。第２の延長部Ｒ２は第１の延長部Ｒ１より
短い。The gate line GL having such an outer shape portion
As shown in FIG. 2B, a cross shape is formed corresponding to the intersection of the drain line and the gate line GL with respect to the gate hole provided in the wide portion. The cross shape has a first extension R1 protruding from the drain line DL on the gate line GL in the X direction, and an extending direction (Y direction) of the video signal line DL with respect to the first extension R1. The first extension R1 and the second extension R2 projecting to the opposite side with respect to the video signal line DL. The second extension R2 is shorter than the first extension R1.
【００２１】薄膜トランジスタ基板に上記のような構成
のゲート線ＧＬとドレイン線ＤＬをパターニングした状
態が図１である。図１はゲート線ＧＬとドレイン線ＤＬ
が整合して配置された状態（正確に位置合わせされた状
態）になっている場合である。すなわち、第１傾斜部Ｑ
１、第２傾斜部Ｑ２，第３傾斜部Ｑ３，第４傾斜部Ｑ４
は図１に点線で仮想的に示したように、ゲート線ＧＬと
ドレイン線ＤＬの交差領域を包含する矩形の各辺を形成
している。そして、この矩形の内部に位置するゲート線
ＧＬのゲートホールＧＬＨにドレイン線ＤＬの十字形の
中心（分岐点中心部Ｐ）が位置していれば、ゲート線と
交差するドレイン線が正確に位置合わせされていること
になる。FIG. 1 shows a state in which the gate line GL and the drain line DL having the above-described structure are patterned on the thin film transistor substrate. FIG. 1 shows the gate line GL and the drain line DL.
Is in a state of being aligned and aligned (a state of being accurately aligned). That is, the first inclined portion Q
1, 2nd inclination part Q2, 3rd inclination part Q3, 4th inclination part Q4
Form each side of a rectangle including the intersection region of the gate line GL and the drain line DL, as virtually shown by a dotted line in FIG. Then, if the cross-shaped center of the drain line DL (the branch point central portion P) is located in the gate hole GLH of the gate line GL located inside the rectangle, the drain line intersecting with the gate line is accurately located. It will be aligned.
【００２２】すなわち、第２の延長部Ｒ２の先端とゲー
トホールＧＬＨの左内縁に所定の間隙が形成され、第１
の延長部Ｒ１と第２の延長部Ｒ２の側縁とゲートホール
ＧＬＨの上下内縁の間に所定の間隙が形成されていれ
ば、ドレイン線ＤＬから延びるドレイン電極ＳＤ２の基
部（分岐点中心部Ｐ）が正しい位置にあることが測定さ
れる。図１に示した状態は理想的な状態であり、実際に
は画素領域の複数の測定点で測定した場合は位置合わせ
にずれが存在する。この位置合わせのずれを上記した測
定に基づいたデータとして取得し、このデータに基づい
て露光装置のディストーションを考慮に入れてドレイン
電極のパターニングにおける位置合わせデータを算出す
る。算出した位置合わせデータを用いて露光装置を調整
することにより、画素領域におけるゲート線とドレイン
線の位置合わせを行う。他の構成層の位置合わせにも同
様に適用できる。That is, a predetermined gap is formed between the tip of the second extension R2 and the left inner edge of the gate hole GLH.
If a predetermined gap is formed between the side edges of the extended portion R1 and the second extended portion R2 and the upper and lower inner edges of the gate hole GLH, the base portion of the drain electrode SD2 extending from the drain line DL (the branch point central portion P ) Is measured in the correct position. The state shown in FIG. 1 is an ideal state, and in reality, when measuring at a plurality of measurement points in the pixel region, there is a deviation in the alignment. This misalignment is obtained as data based on the above-mentioned measurement, and the alignment data for patterning the drain electrode is calculated based on this data, taking into consideration the distortion of the exposure apparatus. The alignment of the gate line and the drain line in the pixel region is performed by adjusting the exposure device using the calculated alignment data. The same can be applied to alignment of other constituent layers.
【００２３】本実施例により、ゲート線とドレイン線等
の層間パターンの位置合わせ不良が解消され、表示むら
を抑制し、製品歩留りの低下を実現できる。According to this embodiment, misalignment of interlayer patterns such as gate lines and drain lines can be eliminated, display unevenness can be suppressed, and product yield can be reduced.
【００２４】図３は本発明による表示装置の第２実施例
を説明する薄膜トランジスタ基板における薄膜トランジ
スタ部分の要部平面図である。本実施例では、図１で説
明したドレイン線ＤＬに形成する十字形の突出部のう
ち、第２の延長部Ｒ２を第１の延長部Ｒ１と同等の長さ
でＸ方向に突出させている。他の構成は図１と同様であ
るので繰り返しの説明はしない。FIG. 3 is a plan view of an essential part of a thin film transistor portion of a thin film transistor substrate for explaining a second embodiment of the display device according to the present invention. In the present embodiment, of the cross-shaped protrusions formed on the drain line DL described in FIG. 1, the second extension R2 is made to protrude in the X direction with the same length as the first extension R1. . Other configurations are the same as those in FIG. 1, and therefore will not be repeatedly described.
【００２５】本実施例では、ゲート線ＧＬとドレイン線
ＤＬとのずれを当該交差部分におけるゲート線ＧＬの第
１傾斜部Ｑ１、第２傾斜部Ｑ２，第３傾斜部Ｑ３，第４
傾斜部Ｑ４で形成される点線で仮想的に示した矩形を基
準として、ゲートホールＧＬＨの重畳するドレイン線Ｄ
Ｌの十字形で四分割される当該ゲートホールＧＬＨの隙
間の程度を測定する。すなわち、十字形で四分割される
当該ゲートホールＧＬＨの隙間の大きさが略同等であれ
ば正確な位置合わせ状態であり、それらが不均一であれ
ば位置にずれがあるものと測定することができる。In the present embodiment, the deviation between the gate line GL and the drain line DL is determined by the first inclined portion Q1, the second inclined portion Q2, the third inclined portion Q3, and the fourth inclined portion Q3 of the gate line GL at the intersection.
The drain line D on which the gate hole GLH overlaps with reference to the rectangle virtually shown by the dotted line formed by the inclined portion Q4.
The degree of the gap of the gate hole GLH, which is divided into four by the L-shaped cross, is measured. That is, it is possible to measure that the positions of the gate holes GLH, which are divided into four in the shape of a cross, are accurately aligned if the sizes of the gaps are substantially equal, and that the positions are misaligned if they are not uniform. it can.
【００２６】本実施例によっても、ゲート線とドレイン
線等の層間パターンの位置合わせ不良が解消され、表示
むらを抑制し、製品歩留りの低下を実現できる。Also in this embodiment, misalignment of interlayer patterns such as gate lines and drain lines can be eliminated, display unevenness can be suppressed, and product yield can be reduced.
【００２７】図４は本発明による表示装置の第３実施例
を説明する薄膜トランジスタ基板における薄膜トランジ
スタ部分の要部平面図である。また、図５は図４のゲー
ト線とドレイン線を分離して示す部分図である。本実施
例では、ドレイン線ＤＬのゲート線ＧＬと交差する部分
の形状を前記第１実施例および第２実施例において説明
した仮想の矩形と対応した形状に十字形を付与した。す
なわち、この矩形のゲート線ＧＬ方向（Ｘ方向）の一方
にドレイン電極ＳＤ２となる突出部Ｒ１を設け、反対側
に十字形を形成する突出部Ｒ２を設けたものである。FIG. 4 is a plan view of an essential part of a thin film transistor portion of a thin film transistor substrate for explaining a third embodiment of the display device according to the present invention. 5 is a partial view showing the gate line and the drain line of FIG. 4 separately. In the present embodiment, the shape of the portion of the drain line DL that intersects with the gate line GL has a cross shape corresponding to the virtual rectangle described in the first and second embodiments. That is, the protrusion R1 to be the drain electrode SD2 is provided on one side of the rectangular gate line GL direction (X direction), and the protrusion R2 forming a cross shape is provided on the opposite side.
【００２８】具体的には、ドレイン線ＤＬのゲート線Ｇ
Ｌに有するゲートホールＧＬＨに重畳する部分の幅を菱
形に拡大し、その外形を上記仮想の矩形に対応した形に
した。ゲート線ＧＬに対するドレイン線ＤＬの位置合わ
せずれの測定は、当該ゲート線ＧＬに形成した幅広部分
の傾斜Ｑ１，Ｑ２，Ｑ３，Ｑ４とドレイン線ＤＬの上記
矩形の各辺のずれを見る。その結果、ドレイン線ＤＬと
の交差部分におけるゲート線ＧＬの第１傾斜部Ｑ１、第
２傾斜部Ｑ２，第３傾斜部Ｑ３，第４傾斜部Ｑ４がドレ
イン線ＤＬに有する矩形の各対応辺に対するずれの大き
さが測定され、ドレイン線ＤＬのゲート線との交差部の
中心Ｐがどれ位ずれているかが分かる。なお、ゲート線
ＧＬのゲートホールＧＬＨを有しないものとしてもよ
い。Specifically, the gate line G of the drain line DL
The width of the portion of L that overlaps with the gate hole GLH was enlarged to a rhombus, and the outer shape thereof was formed into a shape corresponding to the virtual rectangle. To measure the misalignment of the drain line DL with respect to the gate line GL, the misalignment of the slopes Q1, Q2, Q3, Q4 of the wide portion formed on the gate line GL and the sides of the rectangle of the drain line DL is observed. As a result, the first sloping portion Q1, the second sloping portion Q2, the third sloping portion Q3, and the fourth sloping portion Q4 of the gate line GL at the intersection with the drain line DL with respect to each corresponding side of the rectangle included in the drain line DL. The magnitude of the shift is measured, and it is possible to know how much the center P of the intersection of the drain line DL and the gate line is shifted. The gate line GL may not have the gate hole GLH.
【００２９】本実施例によるずれ測定データに基づいて
露光装置のディストーションを考慮に入れてドレイン電
極のパターニングにおける位置合わせデータを算出す
る。算出した位置合わせデータを用いて露光装置を調整
することにより、画素領域におけるゲート線とドレイン
線の位置合わせを行う。他の構成層の位置合わせにも同
様に適用できる。Positioning data for patterning the drain electrode is calculated based on the displacement measurement data according to the present embodiment, taking into consideration the distortion of the exposure apparatus. The alignment of the gate line and the drain line in the pixel region is performed by adjusting the exposure device using the calculated alignment data. The same can be applied to alignment of other constituent layers.
【００３０】図６は本発明による表示装置の第４実施例
を説明する薄膜トランジスタ基板における薄膜トランジ
スタ部分の要部平面図である。本実施例では、ドレイン
線ＤＬのゲート線ＧＬと交差する部分の形状を第３実施
例と同様の十字形とし、ゲート線ＧＬには上記十字形の
下側斜辺に対応した凹部Ｓを形成した。ゲート線ＧＬに
対するドレイン線ＤＬの位置合わせずれの測定は、当該
ゲート線ＧＬに形成した凹部Ｓとドレイン線ＤＬの十字
形の下側斜辺とのずれを見る。その結果、ドレイン線Ｄ
Ｌとの交差部分におけるゲート線ＧＬに対するドレイン
線ＤＬの位置ずれが測定され、ドレイン線ＤＬのゲート
線との交差部の中心Ｐがどれ位ずれているかが分かる。FIG. 6 is a plan view of an essential part of a thin film transistor portion of a thin film transistor substrate for explaining a fourth embodiment of the display device according to the present invention. In this embodiment, the shape of the portion of the drain line DL that intersects with the gate line GL has a cross shape similar to that of the third embodiment, and the gate line GL is provided with a recess S corresponding to the lower oblique side of the cross shape. . To measure the misalignment of the drain line DL with respect to the gate line GL, the misalignment between the recess S formed in the gate line GL and the lower oblique side of the cross of the drain line DL is observed. As a result, the drain wire D
The displacement of the drain line DL with respect to the gate line GL at the intersection with L is measured, and it is possible to know how much the center P of the intersection of the drain line DL and the gate line is displaced.
【００３１】本実施例によるずれ測定データに基づいて
露光装置のディストーションを考慮に入れてドレイン電
極のパターニングにおける位置合わせデータを算出す
る。算出した位置合わせデータを用いて露光装置を調整
することにより、画素領域におけるゲート線とドレイン
線の位置合わせを行う。他の構成層の位置合わせにも同
様に適用できる。Positioning data for patterning the drain electrode is calculated based on the displacement measurement data according to the present embodiment, taking into consideration the distortion of the exposure apparatus. The alignment of the gate line and the drain line in the pixel region is performed by adjusting the exposure device using the calculated alignment data. The same can be applied to alignment of other constituent layers.
【００３２】図７は本発明による表示装置の第５実施例
を説明する薄膜トランジスタ基板における薄膜トランジ
スタ部分の要部平面図である。本実施例では、ドレイン
線ＤＬのゲート線ＧＬと交差する部分に幅広の十字形を
付与し、ゲート線ＧＬには上記十字形の下側突出部に対
応した凹部Ｔを形成した。ゲート線ＧＬに対するドレイ
ン線ＤＬの位置合わせずれの測定は、当該ゲート線ＧＬ
に形成した凹部Ｔとドレイン線ＤＬの十字形の下側突出
部とのずれを見る。その結果、ドレイン線ＤＬとの交差
部分におけるゲート線ＧＬに対するドレイン線ＤＬの位
置ずれが測定され、ドレイン線ＤＬのゲート線との交差
部の中心Ｐがどれ位ずれているかが分かる。FIG. 7 is a plan view of an essential part of a thin film transistor portion of a thin film transistor substrate for explaining a fifth embodiment of a display device according to the present invention. In the present embodiment, a wide cross shape is provided in the portion of the drain line DL that intersects with the gate line GL, and the gate line GL is formed with a recess T corresponding to the lower protrusion of the cross shape. The misalignment of the drain line DL with respect to the gate line GL is measured by measuring the gate line GL.
The displacement between the concave portion T formed on the above and the cross-shaped lower protruding portion of the drain line DL is observed. As a result, the displacement of the drain line DL with respect to the gate line GL at the intersection with the drain line DL is measured, and it is possible to know how much the center P of the intersection of the drain line DL and the gate line is displaced.
【００３３】本実施例によるずれ測定データに基づいて
露光装置のディストーションを考慮に入れてドレイン電
極のパターニングにおける位置合わせデータを算出す
る。算出した位置合わせデータを用いて露光装置を調整
することにより、画素領域におけるゲート線とドレイン
線の位置合わせを行う。他の構成層の位置合わせにも同
様に適用できる。Positioning data for patterning the drain electrode is calculated based on the displacement measurement data according to the present embodiment, taking into consideration the distortion of the exposure apparatus. The alignment of the gate line and the drain line in the pixel region is performed by adjusting the exposure device using the calculated alignment data. The same can be applied to alignment of other constituent layers.
【００３４】図８は本発明による表示装置の第６実施例
を説明する薄膜トランジスタ基板における薄膜トランジ
スタ部分の要部平面図である。本実施例はドレイン線に
形成する十字形を構成する図１乃至図３の突出部Ｒ１、
Ｒ２に対応する部分を当該ドレイン線ＤＬの延在方向
（Ｙ方向）に対して角度θだけ傾斜させたものである。
なお、突出部Ｒ２からの折れ曲がりでドレイン電極ＳＤ
２を形成しているが、突出部Ｒ２の幅を広げれば十字形
のままでドレイン電極とすることができる。FIG. 8 is a plan view of an essential part of a thin film transistor portion of a thin film transistor substrate for explaining a sixth embodiment of the display device according to the present invention. In this embodiment, the protrusion R1 of FIGS. 1 to 3 forming the cross shape formed on the drain line,
The portion corresponding to R2 is inclined by an angle θ with respect to the extending direction (Y direction) of the drain line DL.
The drain electrode SD is bent by bending from the protruding portion R2.
2 is formed, the drain electrode can be formed in a cruciform shape by widening the width of the protrusion R2.
【００３５】高精細化されたドレイン線ＤＬ、ゲート線
ＧＬの各配線の位置ずれの識別は十字形の突出部Ｒ１，
Ｒ２に角度θを持たせたことで容易になる。この十字形
部分とゲート線ＧＬおよびゲート電極ＧＴの端縁からの
距離を測定することでドレイン線ＤＬの位置合わせのた
めの中心点Ｐを算出する。Identification of the positional deviation of the high-definition wirings of the drain line DL and the gate line GL is performed by identifying the cross-shaped protrusion R1.
It becomes easy by giving R2 an angle θ. The center point P for aligning the drain line DL is calculated by measuring the distance from the cross-shaped portion and the edges of the gate line GL and the gate electrode GT.
【００３６】本実施例によるずれ測定データに基づいて
露光装置のディストーションを考慮に入れてドレイン電
極のパターニングにおける位置合わせデータを算出す
る。算出した位置合わせデータを用いて露光装置を調整
することにより、画素領域におけるゲート線とドレイン
線の位置合わせを行う。他の構成層の位置合わせにも同
様に適用できる。The alignment data for patterning the drain electrode is calculated based on the displacement measurement data according to the present embodiment, taking into consideration the distortion of the exposure apparatus. The alignment of the gate line and the drain line in the pixel region is performed by adjusting the exposure device using the calculated alignment data. The same can be applied to alignment of other constituent layers.
【００３７】なお、ドレイン線の十字形状は以上説明し
た形状以外にも種々考えられるが、ゲート線ＧＬとの交
差領域において当該ゲート線ＧＬに有する特殊形状との
組合せで両者の位置ずれが明確になるものであればどの
ようなものでもよい。Although various cross shapes of the drain line are conceivable other than the above-described shapes, the positional deviation between the drain line and the cross shape of the gate line GL becomes clear in combination with the special shape of the gate line GL. Anything will do as long as it is.
【００３８】図９は表示装置の一例である液晶表示装置
の等価回路例を示すブロック図である。この液晶表示装
置は、液晶パネルの表示部ＡＲにゲート線ＧＬとドレイ
ン線ＤＬの交差領域に薄膜トランジスタＴＦＴ、画素電
極（Ｒ，Ｇ，Ｂ）、付加容量Ｃａｄｄを有する画素が形
成されている。表示領域ＡＲの下側にドレインドライバ
である複数の駆動回路チップからなる映像信号線駆動回
路ＤＤＲが配置され、側面側にゲートドライバである複
数の駆動回路チップからなる走査信号線駆動回路ＧＤＲ
が配置されている。映像信号線駆動回路ＤＤＲと走査信
号線駆動回路ＧＤＲはインターフェース基板に搭載され
るコントローラ部ＣＯＮＴと電源部ＰＷＵが配置されて
いる。FIG. 9 is a block diagram showing an example of an equivalent circuit of a liquid crystal display device which is an example of a display device. In this liquid crystal display device, a pixel having a thin film transistor TFT, a pixel electrode (R, G, B), and an additional capacitance Cadd is formed in a display area AR of a liquid crystal panel at an intersection region of a gate line GL and a drain line DL. A video signal line drive circuit DDR including a plurality of drive circuit chips which are drain drivers is arranged below the display area AR, and a scanning signal line drive circuit GDR including a plurality of drive circuit chips which is a gate driver is disposed on the side surface side.
Are arranged. The video signal line drive circuit DDR and the scan signal line drive circuit GDR are provided with a controller unit CONT and a power supply unit PWU mounted on an interface board.
【００３９】薄膜トランジスタＴＦＴは隣接するゲート
線ＧＬとドレイン線ＤＬの交差領域に配置され、そのド
レイン電極とゲート電極は、それぞれドレイン線ＤＬ、
ゲート線ＧＬに接続されている。ＧＴＭはゲート線引出
し配線（Ｇ−１，Ｇ０，Ｇ１，Ｇ２，・・Ｇｅｎｄ，Ｇ
ｅｎｄ＋１）、ＤｉＲ，ＤｉＧ，ＤｉＢ，・・Ｄｉ＋１
Ｒ，Ｄｉ＋１Ｇ，Ｄｉ＋１Ｂ，・・はドレイン線引出し
配線を示す。なお、ソース電極とドレイン電極は、本来
その間のバイアス極性によって決まるもので、この液晶
表示装置の回路では、その極性が動作中反転するので、
ソース電極とドレイン電極は動作中入れ替わる。上記の
ゲート線ＧＬとドレイン線ＤＬの位置合わせは前記実施
例で説明した構成により測定され、ホトリソグラフィ工
程における露光装置に反映される。The thin film transistor TFT is arranged in the intersection region of the adjacent gate line GL and drain line DL, and the drain electrode and the gate electrode thereof are the drain line DL and the drain line DL, respectively.
It is connected to the gate line GL. GTM is a gate line lead wire (G-1, G0, G1, G2, ... Gend, G
end + 1), DiR, DiG, DiB, ... Di + 1
R, Di + 1G, Di + 1B, ... Denote drain line lead-out wirings. Note that the source electrode and the drain electrode are originally determined by the bias polarity between them, and in the circuit of this liquid crystal display device, the polarity is reversed during operation,
The source and drain electrodes are swapped during operation. The alignment of the gate line GL and the drain line DL is measured by the configuration described in the above embodiment and reflected on the exposure apparatus in the photolithography process.
【００４０】図１０は表示装置の一例である液晶表示装
置を構成する液晶パネルの一画素付近の構成例を説明す
る要部断面図である。図１０において、一方の絶縁基板
（薄膜トランジスタ基板）ＳＵＢ１と他方の絶縁基板
（カラーフィルタ基板）ＳＵＢ２の間に液晶層ＬＣが挟
持されている。薄膜トランジスタ基板ＳＵＢ１の内面に
は図示しないゲート線につながるゲート電極ＧＴ、ゲー
ト絶縁層ＧＩ、半導体層ＡＳ、ソース電極ＳＤ１、ドレ
イン線につながるドレイン電極ＳＤ２、絶縁保護膜ＰＡ
Ｓ１、ソース電極に接続した画素電極ＰＸ、および配向
膜ＯＲＩ１が形成されている。FIG. 10 is a cross-sectional view of an essential part for explaining a configuration example near one pixel of a liquid crystal panel constituting a liquid crystal display device which is an example of the display device. In FIG. 10, the liquid crystal layer LC is sandwiched between one insulating substrate (thin film transistor substrate) SUB1 and the other insulating substrate (color filter substrate) SUB2. On the inner surface of the thin film transistor substrate SUB1, a gate electrode GT connected to a gate line (not shown), a gate insulating layer GI, a semiconductor layer AS, a source electrode SD1, a drain electrode SD2 connected to a drain line, an insulating protective film PA.
S1, a pixel electrode PX connected to the source electrode, and an alignment film ORI1 are formed.
【００４１】他方の絶縁基板（カラーフィルタ基板）Ｓ
ＵＢ２の内面にはブラックマトリクスＢＭで区画された
カラーフィルタＦＩＬ、絶縁層（オーバーコート層）Ｐ
ＳＶ２、共通電極ＩＴＯ、および配向膜ＯＲＩ２が形成
されている。なお、薄膜トランジスタ基板ＳＵＢ１とカ
ラーフィルタ基板ＳＵＢ２の表面には、それぞれ偏光板
ＰＯＬ１、ＰＯＬ２が積層されている。The other insulating substrate (color filter substrate) S
On the inner surface of UB2, a color filter FIL partitioned by a black matrix BM, an insulating layer (overcoat layer) P
The SV2, the common electrode ITO, and the alignment film ORI2 are formed. Polarizing plates POL1 and POL2 are laminated on the surfaces of the thin film transistor substrate SUB1 and the color filter substrate SUB2, respectively.
【００４２】薄膜トランジスタＴＦＴが選択されると、
その画素電極ＰＸに電圧が印加され、カラーフィルタ基
板ＳＵＢ２に有する共通電極ＩＴＯとの間に電界Ｅが形
成される。この電界Ｅにより液晶層ＬＣの液晶分子の配
向方向が変化し、薄膜トランジスタ基板ＳＵＢ１から入
力する光がカラーフィルタ基板ＳＵＢ２を通して出射す
る。When the thin film transistor TFT is selected,
A voltage is applied to the pixel electrode PX, and an electric field E is formed between the pixel electrode PX and the common electrode ITO provided on the color filter substrate SUB2. The electric field E changes the alignment direction of the liquid crystal molecules of the liquid crystal layer LC, and the light input from the thin film transistor substrate SUB1 is emitted through the color filter substrate SUB2.
【００４３】図１１は本発明による表示装置の一例であ
る表示装置を用いた液晶表示モジュールの全体構成例を
説明するための展開斜視図である。この液晶表示モジュ
ールは液晶表示装置ＰＮＬの背面に導光板ＧＬＢと線状
光源として冷陰極蛍光ランプＣＦＬを設置して構成した
バックライトを備えている。液晶表示装置ＰＮＬの短辺
側には走査駆動回路（集積回路等）を搭載したフレキシ
ブルプリント基板ＦＰＣ１が接続され、長辺側には映像
信号駆動回路（集積回路等）を搭載したフレキシブルプ
リント基板ＦＰＣ２が接続されている。FIG. 11 is an exploded perspective view for explaining an example of the overall configuration of a liquid crystal display module using a display device which is an example of the display device according to the present invention. This liquid crystal display module is equipped with a backlight in which a light guide plate GLB and a cold cathode fluorescent lamp CFL as a linear light source are installed on the back surface of a liquid crystal display device PNL. A flexible printed circuit board FPC1 having a scanning drive circuit (integrated circuit or the like) mounted thereon is connected to the short side of the liquid crystal display device PNL, and a flexible printed circuit board FPC2 having a video signal drive circuit (integrated circuit or the like) mounted on the long side thereof. Are connected.
【００４４】バックライトを構成する導光板ＧＬＢの背
面には反射板ＲＦを有し、この導光板ＧＬＢと液晶表示
装置ＰＮＬの間に拡散シートやプリズムシートからなる
光学補償シートＯＰＳが介在し、下側ケースＭＤＬと上
側ケースＳＨＤで挟持して一体化されている。この液晶
表示モジュールの各種駆動信号や電源等は図示しないイ
ンターフェース基板を介してホスト側から供給される。
なお、参照符号ＣＢは給電ケーブル、ＣＴはコネクタで
ある。冷陰極蛍光ランプＣＦＬは給電ケーブルＣＢでホ
スト側から供給される。The light guide plate GLB constituting the backlight has a reflection plate RF on the back surface thereof, and an optical compensation sheet OPS consisting of a diffusion sheet or a prism sheet is interposed between the light guide plate GLB and the liquid crystal display device PNL, and the lower part is provided. It is sandwiched and integrated by the side case MDL and the upper case SHD. Various drive signals and power supply for the liquid crystal display module are supplied from the host side through an interface board (not shown).
Reference numeral CB is a power supply cable and CT is a connector. The cold cathode fluorescent lamp CFL is supplied from the host side by a power supply cable CB.
【００４５】図１１に示した液晶表示モジュールは一例
であり、本発明の表示装置は携帯端末等の小型の表示装
置からディスプレイモニター、テレビ受像機等、各種の
表示装置の表示デバイスとして応用できる。The liquid crystal display module shown in FIG. 11 is an example, and the display device of the present invention can be applied as a display device for various display devices such as a small display device such as a mobile terminal, a display monitor, a television receiver and the like.
【００４６】[0046]
【発明の効果】以上説明したように、本発明によれば、
特に走査信号線（ゲート線）、映像信号線（ドレイン
線）の配線層の交差領域の位置ずれの測定が容易にな
り、ゲート線とドレイン線の層間合わせ具合を正確に測
定可能として、その測定結果を露光装置に反映させて高
精度の配線パターンを形成することができ、その結果表
示むらの無い、また製造歩留りの高い表示装置を提供す
ることができる。As described above, according to the present invention,
In particular, it becomes easy to measure the displacement of the intersection area of the wiring layers of the scanning signal line (gate line) and the video signal line (drain line), and it is possible to accurately measure the interlayer alignment between the gate line and the drain line. The result can be reflected in the exposure device to form a highly accurate wiring pattern, and as a result, a display device having no display unevenness and a high manufacturing yield can be provided.
【図１】本発明による表示装置の第１実施例を説明する
薄膜トランジスタ基板における薄膜トランジスタ部分の
要部平面図である。FIG. 1 is a plan view of a main part of a thin film transistor portion of a thin film transistor substrate, which illustrates a first embodiment of a display device according to the present invention.
【図２】図１のゲート線とドレイン線を分離して示す部
分図である。FIG. 2 is a partial view showing a gate line and a drain line of FIG. 1 separately.
【図３】本発明による表示装置の第２実施例を説明する
薄膜トランジスタ基板における薄膜トランジスタ部分の
要部平面図である。FIG. 3 is a plan view of a main part of a thin film transistor portion of a thin film transistor substrate, which illustrates a second embodiment of the display device according to the present invention.
【図４】本発明による表示装置の第３実施例を説明する
薄膜トランジスタ基板における薄膜トランジスタ部分の
要部平面図である。FIG. 4 is a plan view of an essential part of a thin film transistor portion of a thin film transistor substrate, which illustrates a third embodiment of the display device according to the present invention.
【図５】図４のゲート線とドレイン線を分離して示す部
分図である。FIG. 5 is a partial view showing a gate line and a drain line of FIG. 4 separately.
【図６】本発明による表示装置の第４実施例を説明する
薄膜トランジスタ基板における薄膜トランジスタ部分の
要部平面図である。FIG. 6 is a plan view of a main portion of a thin film transistor portion of a thin film transistor substrate, which illustrates a fourth embodiment of the display device according to the present invention.
【図７】本発明による表示装置の第５実施例を説明する
薄膜トランジスタ基板における薄膜トランジスタ部分の
要部平面図である。FIG. 7 is a plan view of a main portion of a thin film transistor portion of a thin film transistor substrate, which illustrates a fifth embodiment of the display device according to the present invention.
【図８】本発明による表示装置の第６実施例を説明する
薄膜トランジスタ基板における薄膜トランジスタ部分の
要部平面図である。FIG. 8 is a plan view of relevant parts of a thin film transistor portion of a thin film transistor substrate, which illustrates a sixth embodiment of the display device according to the present invention.
【図９】表示装置の一例である液晶表示装置の等価回路
例を示すブロック図である。FIG. 9 is a block diagram showing an example of an equivalent circuit of a liquid crystal display device which is an example of a display device.
【図１０】表示装置の一例である液晶表示装置を構成す
る液晶パネルの一画素付近の構成例を説明する要部断面
図である。FIG. 10 is a main-portion cross-sectional view illustrating a structural example near one pixel of a liquid crystal panel included in a liquid crystal display device which is an example of a display device.
【図１１】本発明による表示装置の一例である液晶表示
装置を用いた液晶表示モジュールの全体構成例を説明す
るための展開斜視図である。FIG. 11 is a developed perspective view for explaining an example of the overall configuration of a liquid crystal display module using a liquid crystal display device which is an example of a display device according to the present invention.
【図１２】表示装置の一例としての薄膜トランジスタを
用いた液晶表示装置の構造例を説明する薄膜トランジス
タ部分の要部平面図である。FIG. 12 is a main-portion plan view of a thin film transistor portion, which illustrates a structural example of a liquid crystal display device using a thin film transistor as an example of a display device.
ＳＵＢ１ 一方の絶縁基板（薄膜トランジスタ基板） ＴＦＴ 薄膜トランジスタ ＧＬ 走査信号線（ゲート線） ＤＬ 映像信号線（ドレイン線） ＤＴ ゲート電極 ＳＤ１ ソース電極 ＳＤ２ ドレイン電極 ＰＸ 画素電極 ＣＨ コンタクトホール Ｑ１ 第１傾斜部 Ｑ２ 第２傾斜部 Ｑ３ 第３傾斜部 Ｑ４ 第４傾斜部 Ｐ 分岐点中心部 Ｒ１ 第１の延長部 Ｒ２ 第２の延長部 ＳＨ 遮光膜 ＧＬＨ 矩形開口部（ゲートホール）。 SUB1 One insulating substrate (thin film transistor substrate) TFT thin film transistor GL scanning signal line (gate line) DL video signal line (drain line) DT gate electrode SD1 source electrode SD2 drain electrode PX pixel electrode CH contact hole Q1 First slope Q2 Second inclined part Q3 Third inclined part Q4 4th inclined part P branch center R1 first extension R2 second extension SH light-shielding film GLH Rectangular opening (gate hole).
フロントページの続き Ｆターム(参考） 2H092 GA29 JA24 JA37 JA41 JA46 JB22 JB31 MA13 NA25 PA08 PA09 PA12 PA13 5C094 AA03 AA42 AA43 AA48 BA03 BA43 CA19 CA24 DA13 DB01 DB04 EA04 EA07 ED03 FA01 FB12 FB14 FB15 Continued front page F-term (reference) 2H092 GA29 JA24 JA37 JA41 JA46 JB22 JB31 MA13 NA25 PA08 PA09 PA12 PA13 5C094 AA03 AA42 AA43 AA48 BA03 BA43 CA19 CA24 DA13 DB01 DB04 EA04 EA07 ED03 FA01 FB12 FB14 FB15
Claims (5)
び薄膜トランジスタを形成した絶縁基板と、 前記走査信号線および前記映像信号線を介して前記薄膜
トランジスタに画素選択のための電圧信号を印加する駆
動回路とを備え、 前記走査信号線は、前記映像信号線との交差領域にてそ
の輪郭が該映像信号線の延在方向沿いに対称な一対の第
１傾斜部並びに第２傾斜部、及び該延在方向に対称な第
３傾斜部並びに第４傾斜部の夫々により該走査信号線の
幅方向に拡がる拡幅部と、該拡幅部に形成された開口部
とを有し、 前記映像信号線は、前記開口部に重畳する位置に形成さ
れ、且つ前記開口部の輪郭内において前記薄膜トランジ
スタのドレイン電極となる第１延長部と該映像信号線の
該第１延長部とは反対側の第２延長部とが夫々該映像信
号線の延在方向に交差する方向に突出してなる略十字形
状部を有することを特徴とする表示装置。1. An insulating substrate on which a scanning signal line, a video signal line, a pixel electrode, and a thin film transistor are formed, and a voltage signal for pixel selection is applied to the thin film transistor via the scanning signal line and the video signal line. A drive circuit, and the scanning signal line has a pair of first inclined portion and second inclined portion whose contours are symmetrical in the area intersecting with the video signal line along the extending direction of the video signal line, and The video signal line includes a widened portion that widens in the width direction of the scanning signal line by each of the third inclined portion and the fourth inclined portion that are symmetric with respect to the extending direction, and an opening formed in the widened portion. Is a second extension formed at a position overlapping the opening and being opposite to the first extension of the video signal line and the first extension that serves as a drain electrode of the thin film transistor in the outline of the opening. Extensions are the images respectively Route display device characterized by having a substantially cross-shaped portion formed by projecting in a direction crossing the extending direction of the.
記第１延長部が前記第２延長部より前記走査信号線方向
に長いことを特徴とする請求項１に記載の表示装置。2. The display device according to claim 1, wherein the first extension portion of the substantially cross-shaped portion of the video signal line is longer than the second extension portion in the scanning signal line direction.
記第１延長部と前記第２延長部が前記走査信号線方向に
等長であることを特徴とする請求項１に記載の表示装
置。3. The display according to claim 1, wherein the first extension portion and the second extension portion of the substantially cross-shaped portion of the video signal line have the same length in the scanning signal line direction. apparatus.
映像信号線に関する対称性、前記第３傾斜部と前記第４
傾斜部との前記走査信号線に関する対称性、および前記
映像信号線の略十字形状部と前記開口部との重畳状態
は、該映像信号線と該走査信号線との位置合わせずれの
測定に供されることを特徴とする請求項１に記載の表示
装置。4. The symmetry of the first sloped portion and the second sloped portion with respect to the video signal line, the third sloped portion and the fourth sloped portion.
The symmetry with respect to the scanning signal line with respect to the inclined portion, and the overlapping state of the substantially cross-shaped portion of the video signal line and the opening are used for measuring the misalignment between the video signal line and the scanning signal line. The display device according to claim 1, wherein the display device is provided.
縁基板と、該絶縁基板と該別の絶縁基板との間に挟持さ
れる液晶層とを更に備え、該別の絶縁基板にはカラーフ
ィルタと共通電極とが形成されることを特徴とする請求
項１に記載の表示装置。5. The another insulating substrate is further provided with another insulating substrate arranged to face the insulating substrate, and a liquid crystal layer sandwiched between the insulating substrate and the other insulating substrate. The display device according to claim 1, wherein a color filter and a common electrode are formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110081A JP2003302654A (en) | 2002-04-12 | 2002-04-12 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110081A JP2003302654A (en) | 2002-04-12 | 2002-04-12 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003302654A true JP2003302654A (en) | 2003-10-24 |
Family
ID=29393330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110081A Pending JP2003302654A (en) | 2002-04-12 | 2002-04-12 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003302654A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683288B1 (en) * | 2003-12-01 | 2007-02-15 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display unit |
| JPWO2007034740A1 (en) * | 2005-09-22 | 2009-03-26 | シャープ株式会社 | Display panel substrate and display panel including the substrate |
| KR101298278B1 (en) * | 2006-05-30 | 2013-08-20 | 엘지디스플레이 주식회사 | Signal wire and display substrate having the signal wire |
| WO2014069529A1 (en) * | 2012-10-30 | 2014-05-08 | シャープ株式会社 | Active matrix substrate, display panel and display device provided with same |
-
2002
- 2002-04-12 JP JP2002110081A patent/JP2003302654A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683288B1 (en) * | 2003-12-01 | 2007-02-15 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display unit |
| US7511301B2 (en) | 2003-12-01 | 2009-03-31 | Nec Lcd Technologies, Ltd. | Liquid crystal display unit |
| JPWO2007034740A1 (en) * | 2005-09-22 | 2009-03-26 | シャープ株式会社 | Display panel substrate and display panel including the substrate |
| JP4660552B2 (en) * | 2005-09-22 | 2011-03-30 | シャープ株式会社 | Display panel substrate and display panel including the substrate |
| US8022559B2 (en) | 2005-09-22 | 2011-09-20 | Sharp Kabushiki Kaisha | Substrate for a display panel, and a display panel having the same |
| KR101298278B1 (en) * | 2006-05-30 | 2013-08-20 | 엘지디스플레이 주식회사 | Signal wire and display substrate having the signal wire |
| WO2014069529A1 (en) * | 2012-10-30 | 2014-05-08 | シャープ株式会社 | Active matrix substrate, display panel and display device provided with same |
| JP5956600B2 (en) * | 2012-10-30 | 2016-07-27 | シャープ株式会社 | Active matrix substrate, display panel and display device including the same |
| US9760102B2 (en) | 2012-10-30 | 2017-09-12 | Sharp Kabushiki Kaisha | Active-matrix substrate, display panel and display device including the same |
| US9798339B2 (en) | 2012-10-30 | 2017-10-24 | Sharp Kabushiki Kaisha | Active-matrix substrate, display panel and display device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4657633B2 (en) | Multi-domain liquid crystal display device and display panel used therefor | |
| JP5313373B2 (en) | Liquid crystal display | |
| US7978296B2 (en) | Liquid crystal display and thin film transistor substrate therefor | |
| KR20100025367A (en) | Array substrate, liquid crystal display panel having the same, and method of manufacturing the liquid crystal display panel | |
| US7206054B2 (en) | LCD with bent split pixel electrodes with transistor for each partition | |
| JP2002190605A (en) | Transistor and display device provided with the transistor | |
| US8031313B2 (en) | Lateral electric field type liquid crystal display device | |
| KR20050111967A (en) | An array substrate for in-plane switching mode lcd | |
| KR20050036128A (en) | Multi-domain liquid crystal display including the same | |
| CN101256318B (en) | Liquid crystal device and electronic apparatus | |
| KR20040099749A (en) | Multi-domain liquid crystal display | |
| KR100474756B1 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
| US20050134540A1 (en) | Liquid crystal display and panel therefor | |
| JP2003302654A (en) | Display device | |
| US20060152655A1 (en) | Thin film transistor array panel | |
| KR101122227B1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| KR100980018B1 (en) | Liquid crystal display having multi domain and panel for the same | |
| US7948597B2 (en) | Liquid crystal display panel for liquid crystal display | |
| KR101071254B1 (en) | Thin film transistor panel and multi-domain liquid crystal display including the same | |
| KR20050112630A (en) | Multi-domain liquid crystal display | |
| KR100984346B1 (en) | Liquid crystal display having multi domain and panel for the same | |
| KR100895310B1 (en) | Thin film transistor array panel | |
| KR20010009748A (en) | a manufacturing method of a thin film transistor array panel for liquid crystal displays | |
| KR20050078761A (en) | Liquid crystal display and panel for the same | |
| KR20050076402A (en) | Liquid crystal display and thin film transistor array panel therefor |