JP2003288561A - Icカード - Google Patents
IcカードInfo
- Publication number
- JP2003288561A JP2003288561A JP2002092902A JP2002092902A JP2003288561A JP 2003288561 A JP2003288561 A JP 2003288561A JP 2002092902 A JP2002092902 A JP 2002092902A JP 2002092902 A JP2002092902 A JP 2002092902A JP 2003288561 A JP2003288561 A JP 2003288561A
- Authority
- JP
- Japan
- Prior art keywords
- card
- directory
- sector
- file
- response data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
OM等に登録した初期応答データを、後に変更する必要
が生じた場合には、速やかに初期応答データを更新する
ことが可能なICカードを提供する。 【解決手段】 不揮発性メモリ内に、新たな初期応答デ
ータを書き込むためのリセット応答EFを設け、外部か
らリセット信号を受信した場合に、リセット応答EF内
に新たな初期応答データが書き込まれているか否かを判
断し、リセット応答EF内に新たな初期応答データが書
き込まれていた場合には、ROM内に書き込まれている
初期応答データとリセット応答EF内の新たな初期応答
データとを読み出して、外部に出力する。
Description
搭載したICカードに係り、特にATR(AnswerTo Res
et)情報を更新することが可能なICカードに関する。
登場により、従来の磁気カード等に比べて記憶容量が飛
躍的に増大するとともに、マイクロコンピュータ等の半
導体集積回路装置を内蔵することによってICカード自
体が演算処理機能を有することで情報媒体に高いセキュ
リティー性を付与することができるようになった。
nisation for Standardisation)で国際的に規格化され
ており、一般的にICカードはプラスチックなどを基材
とするカード本体に半導体メモリ等のICが内蔵され、
カード表面に外部装置との接続のために金属製の導電性
端子が設けられており、そのICカードと外部装置との
データの交信のためにICカードを外部装置のカードス
ロットに挿入して用いるものである。このICカードは
接触型ICカードと呼ばれ、特に、大量データ交換や決
済業務等交信の確実性と安全性が求められる用途、例え
ばクレジットや電子財布等に好適である。
しては、認証が主たる交信内容であって、交信データ量
も少量の場合が多く、より簡略な処理が望まれる。この
問題を解決するために考案された技術が非接触型ICカ
ードである。これは、空間に高周波電磁界や超音波、光
等の振動エネルギーの場を設けて、そのエネルギーを吸
収、整流してカードに内蔵された電子回路を駆動する直
流電力源とし、この場の交流成分の周波数をそのまま用
いるか、或いは逓倍や分周して識別信号とし、この識別
信号をコイルやコンデンサ等の複合器を介してデータを
半導体素子の情報処理回路に伝送するものである。
とした非接触型ICカードの多くは、電池とCPU(Ce
ntral Processing Unit ;中央処理装置)を搭載しない
ハードロジックの無線認証(いわゆる、Radio Frequenc
y IDentification)であり、この非接触型ICカードの
出現によって、磁気カードに比較して偽造や改竄に対す
る安全性が高まった。また、この非接触カードによれ
ば、無線によって外部装置と通信を行うことができるた
め、例えば、駅の改札等に代表されるようなゲートを通
過する場合には、カード携帯者は、携帯するICカード
をゲートに設けられているICカードリードライタ(以
下、カードR/Wと記載する)に接近させるだけで良
く、従来のゲート通過に伴う煩わしい作業をすることな
く、簡単にゲートを通過することができる。
のカードで対応することを目的として前者の外部端子を
持つ接触型の機能と後者の無線通信によってデータ交信
する非接触型の機能を有する複合型のICカードが考案
されている。
ードは、通常、外部装置であるカードR/Wとの間でデ
ータの送受を行う場合、カードR/Wからのリセット信
号により制御プログラムが起動され、その後、カードR
/Wからのコマンドを受け取って解読し、これに対応す
る処理を実行した後、その処理結果を応答データとして
カードR/Wに出力し、その後待機状態となる。ところ
で、一般に、ICカードは機種によりその伝送プロトコ
ルが異なる。このため、ICカードは伝送プロトコル等
をカードR/Wへ通知するため、リセット信号によるリ
セット解除を認識後、ATR(Answer To Reset)情報
と称する初期応答データをカードR/Wに出力する。
プロトコル仕様情報とICカード固有の情報とから構成
されており、通常、ICカードに搭載されるICチップ
の製造工程で、ICチップ内のマスクROM内に書き込
まれる。ここで、上記マスクROMは、書き換え不可能
なメモリであるため、マスクROMに書き込んだATR
情報を後に書き換えることは不可能である。
て、ICカードのソフトウェアをバージョンアップした
い場合や、ICカードに新たなソフトウェアを追加した
場合等には、ROM内に登録されている上記ATR情報
を更新する必要が生じる。このようなATR情報の変更
が必要となる場面は、現在多く見受けられるが、従来の
ICカードにおいては、ROM内に書き込まれているA
TR情報を書き換える又は追加することができなかった
ため、ICカード製造後に生じるデータ更新等に対応す
ることができなかった。
もので、記憶内容を書き換え不可能なメモリであるRO
M等に登録した初期応答データを、後に変更する必要が
生じた場合には、速やかに初期応答データを更新するこ
とが可能なICカードを提供することを目的とする。
に、本発明は、記憶内容を書き換え可能な不揮発性メモ
リと、該不揮発性メモリを制御する中央処理装置と、当
該カード固有のプロトコルを外部に通知するための初期
応答データが予め格納されているROMとを有するIC
カードであって、前記不揮発性メモリ内に、新たな初期
応答データを書き込むための初期応答データ書き込み専
用ファイルを具備することを特徴とするICカードを提
供する。
に記載のICカードにおいて、外部からリセット信号を
受信した場合に、前記初期応答データ書き込み専用ファ
イル内に新たな初期応答データが書き込まれているか否
かを判断し、前記初期応答データ書き込み専用ファイル
内に新たな初期応答データが書き込まれていた場合に
は、前記ROM内に書き込まれている初期応答データと
前記初期応答データ書き込み専用ファイル内の新たな初
期応答データとを読み出して、外部に出力することを特
徴とする。
なものとしては、例えば、金融関係におけるキャッシュ
カード、クレジットカード、通帳、行政関係における印
鑑証明カード、住民基本台帳カード、年金手帳、運転免
許証、パスポート、資格保有の証明書が例として挙げら
れる。また、有価証券関係における商品券、プリペイド
カード、株券として、運輸関係における定期乗車券、回
数券、ETCカード、運賃精算券、有料道路通行券等が
例として挙げられる。また、医療関係においては、健康
保険証、診察券、母子手帳、カルテ、診療履歴証、医療
個人証(血液型、投与禁止薬情報等を入力)、献血手帳
等が、また、ID関係、その他の分野においては、社員
証、会員証、保険証券、ポイントカード、身分証明書、
学生証、成績表、給与明細表、出退勤管理カード、電子
鍵、入退室管理カード、図書館利用証、機器利用証、施
設利用証、食堂利用証、各種決済カード、電話帳、警察
手帳等が例として挙げられる。
実施形態について説明する。まず、接触型、非接触型、
複合型等の各種ICカードについて、それぞれ基本構
造、基本動作等について概要を説明する。
ICカードの電気回路構成図を図21に示す。図20に
示すように、接触型ICカード100は、プラスチック
カード本体の表面の一部に外部装置とのインターフェー
スとなる端子電極101が取り付けられ、その端子電極
101の下面にICチップ102が取り付けられてい
る。また、カード本体の表面には、印刷文字、エンボス
文字103の形成が可能である。また、既存の磁気カー
ドシステムにも対応可能とするため、磁気ストライプ1
04が設けられている場合もある。上記ICチップ10
2の電気回路構成は、図21に示すように、CPU(中
央処理装置)105とメモリとを備えている。メモリ
は、ROM(Read Only Memory)106、RAM(Rand
om Access Memory、揮発性メモリ)107、記憶内容を
書き換え可能な不揮発性メモリとしてのEEPROM(E
lectrically ErasableProgrammable ROM)108等から
なる。上記ROM106にはCPU105が実行するI
Cカード動作用プログラムを格納されている。また、R
AM107は、コマンド(命令)等のデータの一時格納
領域やCPU105の作業領域等として使用される。E
EPROM108には、メモリデータや各種設定等が格
納される。CPUは、これらのメモリからデータを読み
出すため、また、書き込みを行うために所定幅のバスを
介して接続されている。
る端子電極101には、外部より電源を供給するための
電源端子Vcc及びグラウンド端子GNDと、外部より
リセット信号を受信するためのリセット信号端子RST
と、外部との間でデータの送受信をするためのI/O端
子と、外部よりシステムクロック信号を受信するための
クロック端子CLKとを備えている。
されるVcc(電源電圧)、RST信号(リセット信
号)、CLK信号(クロック信号)に基づいて、ROM
106に格納されたプログラムを読み出して実行し、R
AM107およびEEPROM108に対してデータの
書き込み及び読み出しを行うとともに、I/O端子を介
して、外部機器からのコマンド・書き込みデータ等を受
信し、また、ICカードからのレスポンスとしての処理
結果・読み出しデータ等を送信する。接触型ICカード
100は、記憶容量が大きいため、ソフトウェアも搭載
可能であり、このため多機能を1枚のICカードで実現
することが可能である。また、セキュリティ性に優れ、
偽造、不正使用等が行われにくいという特徴を有してい
る。
ついて図面を用いて説明する。図22に示すように、非
接触型ICカード109は、図中点線で示すようにカー
ド本体内部にICチップ110、コイル117等を実装
し、無線により外部装置とデータの送受を行う。このた
め、ICカード表面には、上述した接触型ICカード1
00のように端子電極101を要しない。次に、図23
に非接触型ICカード109の電気回路構成を示す。同
図に示すように、非接触型ICカード109は、ICチ
ップ110と、共振回路部116とを備える。上記IC
チップ110には、CPU(中央処理装置)111とR
OM112、RAM113、EEPROM114及びR
F回路115が実装されている。なお、ICチップ11
0の電源安定のため、バイパスコンデンサ(図示略)が
設けられる場合もある。
コンデンサ118とによって構成され、その共振周波数
が外部装置120の放射する高周波電磁界の周波数と等
しくなるように設定されている。これにより、外部装置
120の送受信アンテナと直接電磁的に結合され電力の
受信や情報の送受を可能とする。尚、ICチップは各社
が開発・設計しており、ICチップの製品設計によって
は、非接触型ICカードに実装する際に、必ずしも上述
したような共振周波数を調整する工程を必要としない例
もあり、もちろんその場合には、このように共振周波数
を調整するための電気部品を設けるなどの工程は必要な
い。
カード109に電力および情報を伝達する場合におけ
る、コイル117の動作を以下に説明する。外部装置1
20の送受信回路で発生された図示しない高周波信号に
より、外部装置120内部の送受信コイルに高周波電磁
界が誘起され、この高周波信号が、電磁エネルギーとし
て空間に放射される。このとき、非接触型ICカード1
09がこの高周波電磁界中に位置すると、外部装置12
0の送受信コイルにより発生された高周波電磁界によ
り、電磁誘導によって、非接触型ICカード内の共振回
路部116に高周波電流が流れる。これにより、非接触
型ICカード109は起電力を得る。ここで、コイル1
17とコンデンサ118による共振回路部116の共振
周波数は、外部装置120が放射する高周波電磁界の周
波数に鋭く共振するように設定されている。これによ
り、外部装置120から最大の電磁エネルギーを受ける
ことができる。また、共振回路部116は、閉ループを
形成しているため受信したエネルギーを蓄積エネルギー
として保有することができる。
箔やアルミ箔のエッチングにより形成したり、銀ペース
トを印刷したり、電線を巻いたりする方法が知られてお
り、また、コンデンサ118の形成方法として、アンテ
ナをフレキシブル基板としてその基板の両面に電極をつ
けてコンデンサを形成する方法や、フィルムコンデンサ
やセラミックコンデンサを実装する方法が知られてい
る。なお、コイル117及びコンデンサ118は、図2
3に示したようにICチップ110の外部に形成される
場合の他、ICチップ110内に形成される技術もあ
る。なお上述した技術は、後述の複合型ICカードに応
用することも可能である。
法としては、一般的にラミネート技術によるものが知ら
れている。このラミネート技術では、プレスの2枚の板
の間に複数の熱可塑性シートを積み重ねて配置し、非接
触型のICチップ110をその中間に配置する。このI
Cチップ110は、予めこのICチップ110を取り囲
むコイル116等と電気的に接続されている。その配置
後、熱と圧力を加えて複数の熱可塑性シートを溶着さ
せ、ICチップ110と熱可塑性シートを一体化させ、
非接触型ICカード109を製造する。また、上記ラミ
ネート技術によるものの他、例えば、熱可塑性シートの
間にカードのサイズに合った矩形のフレームを設置し、
このフレームと中間のシートによって形成された空洞内
に、予めコイル117に接続されているICチップ11
0を設置し、上記空洞に熱硬化樹脂を注入し、その後、
この空洞を上記熱可塑性シートで被覆するという製造方
法もある。なお、アンテナ(一般的にコイル状のものが
多い)とICチップとの配置は、上述した例に限らず、
適宜設計しても良い。また、アンテナとICチップとの
間は、必ずしも導体で接続される必要はなく、例えば、
トランス結合などの電気工学技術を利用して、アンテナ
とICチップとの間のデータ送受信などを行うようにし
てもよい。
れ、埃、始動等の外界からの影響を受けにくく、また、
操作性、端末のメンテナンスに優れる等の特徴を有す
る。また、外部装置120と接触させなくても情報の授
受が可能であることから、利便性、保守性に優れ、例え
ば、鉄道等の乗車券として有効に活用することが可能で
ある。
化したものである。複合型ICカードと称する他、ハイ
ブリッド型ICカード、コンビ型ICカード、コンビカ
ード、というように呼ばれることもある。また、複合型
ICカードは、インターフェースのタイプ等によって、
デュアルインターフェースタイプと統合タイプとに分か
れる。
型、非接触型のインターフェースを有するが、CPU、
メモリ(ROM,RAM,EEPROM等)を共用する
タイプである。例えば、1つのICチップに接触型、非
接型の2種類のインターフェース機能とOS(オペレー
ティングシステム)を備え、一つのCPUでメモリを共
用する。なお、デュアルインターフェースICカード、
デュアルICカード、デュアルカードというように呼ば
れることもある。これに対し、統合タイプは、接触型の
ICチップ、非接触型のICチップの、二つのICチッ
プを有し、CPU、メモリを共用しないタイプである。
接触型との2つの機能を有するため、用途に応じて広く
使い分けることが可能である。即ち、接触型ICカード
が好ましいとされるクレジットカード、キャッシュカー
ド、物販、認証利用等の高額決済、認証サービス、端末
アクセス管理、ポイントサービスや、非接触型ICカー
ドが好ましいとされる物販飲食利用の少額決済、入退室
管理、ゲート利用、出欠席管理、出退勤管理用、ポイン
トサービスカード、定期券、乗車券等に有効に活用する
ことができる。
スタイプの複合型ICカード220(以下、単に複合型
ICカードと記載する)の電気回路構成を図24に示
す。同図に示すように、複合型ICカード220は、I
Cカード全体の制御を行うCPU121と、ブートプロ
グラム等の固定データが予め記録されたROM122
と、電気的にデータの書き込み、消去が可能な不揮発性
メモリであるEEPROM123と、各種データを一時
的に記憶するRAM124と、外部装置の端子電極と接
触することにより、電力、データの送受を行う接触型イ
ンターフェース(I/F)としての端子電極125と、
非接触型インターフェース(I/F)としての共振回路
部126と、共振回路部126とCPU121との間に
介在するRF回路127とを備えている。
記端子電極125は、外部より電源を供給するための電
源端子Vcc及びグラウンド端子GNDと、外部よりリ
セット信号を受信するためのリセット信号端子RST
と、外部との間でデータの送受信をするためのI/O端
子と、外部よりシステムクロック信号を受信するための
クロック端子CLKとを備えている。上述した金属製の
各端子は、ICカードの表面に配置されており、これら
の端子を外部装置である接触型カードR/Wに電気的に
接触されることにより、電力の供給やデータの送受を行
う。
能する共振回路部126は、図23に示した上述の非接
触型ICカードと同様に、ICカード内部に形成された
コイル状のアンテナ及びコンデンサとから構成され、外
部装置である非接触型カードR/Wと電波により電力の
供給やデータの送受を可能とする。共振回路部126に
よれば、ICカード本体がカードR/Wに接触しないた
め、摩耗部分が少なく、カードR/W及びICカードの
双方の寿命が長くなる他、アンテナがICカードの内部
に設置されているため、カードの表面と裏面とを全て印
刷に使用できる、複数枚のICカードに対してほぼ同時
に読み書きができる等の利点がある。
ターフェースに対応するオペレーティングシステムと、
非接触型インターフェースに対応するオペレーションシ
ステムとがそれぞれ記憶されている。また、EEPRO
M123には、接触型オペレーションシステム又は非接
触型オペレーションシステム上で動作するアプリケーシ
ョン、認証キー情報、データ等が格納されている。
0の構造を示す。図25(a)は、全体構造を示してお
り、図25(b)は、複合型ICモジュール実装部を横
切る横断面図を示したものである。同図において、共振
回路部126を構成するコイル128は、シート状の樹
脂の表面にプリントパターンで形成されており、上記コ
ンデンサ129は、シート状樹脂の誘電体を介して表面
・裏面それぞれ対向した平行平板からなる。
Cチップ131と、モジュール基板132と、端子電極
125とからなる。上記複合型ICチップ131は、図
24に示したCPU121、ROM122、EEPRO
M123、RAM124、及びRF回路127が内蔵さ
れたICチップである。複合型ICチップ131と端子
電極125とは、モジュール基板132の相異なる面に
実装され、スルーホールで互いに回路接続された後に、
複合型ICチップ131は樹脂封止される。これによ
り、複合型ICモジュール130が完成する。
よってコイル128と表裏面対向した平行平板のパター
ンによるコンデンサ129からなる共振回路部126を
形成し、コイルとして機能するフレキシブルなアンテナ
基板134が準備される。ここでは、コイル128はプ
リントパターンによる形成としたが絶縁被覆した導線を
巻いて形成する方法でもよい。また、アンテナ基板13
4の樹脂としては塩化ビニルの他、ポリイミド、ポリカ
ーボネート、PET等が適用でき、材料は一種に固定さ
れるものではない。
4を封入してカード基板135を作製する。成形の際、
アンテナ基板134は共振回路部126と複合型ICモ
ジュール130の実装位置とが、所定の位置となるよう
に配置される。また、射出成形によるカード基板135
の製作と同時に、表面となるカード基板135には、複
合型ICモジュール130の嵌合穴136を形成する。
最後に、カード基板135の複合型ICモジュールの嵌
合穴136に複合型ICモジュール130を導電ペース
ト等で接着することにより、複合型ICカード220が
完成する。なお、カード基材としては塩化ビニルの他、
ポリカーボネートなど十分な強度とエンボス性などカー
ドの特性が得られるもので有ればすべて本発明に適用で
きる。
5は、表面と裏面に分離して描いてあるが、本来、一体
のものであり、ここでは、カード基板135に封入され
るアンテナ基板134における共振回路部126と、複
合型ICモジュール130が取り付けられる嵌合穴13
6との関係を明確に説明するために修飾したものであ
る。また、カードの製作は、上述した射出成形の他、エ
ンボス特性を維持する方法であればいずれも適用可能で
あり、例えば、ラミネート方式、接着剤充填方式等が用
いられる。また、複合型ICモジュール130の嵌合穴
136を、カード成形後にくりぬき加工することもあり
得る。
ード220の平面図を図26に示す。この例では、コイ
ル128を外部端子領域137に実装される複合型IC
モジュール130に近接させ、更に外部端子領域137
(複合型ICモジュール130)が該コイル128のル
ープの外側に位置するように配置して、エンボス領域1
38・外部端子領域137を干渉しないように配置した
場合を示している。これはコイル仕様が所定のインダク
タンスを得るために、コイル128がスパイラル形状で
あり、そのコイル128の幅がエンボス領域138と外
部端子領域137との間隙よりも広くなった場合に非常
に有効である。
域138に対応した複合型ICカード若しくはエンボス
領域138無しの場合の複合型ICカードにおけるコイ
ル128の複合型ICカード220内部に於ける実装位
置を示す。コイル128はカードのほぼ周囲全体に配置
されている。このときのコイル仕様は、カードのほぼ全
周に沿って配置されるため、所定のインダクタンスを得
るのに図26における場合と比較して少ない巻数で実現
できる。また、コイル128の外部端子領域137に近
接する長さは任意であり、図27(b)に示すように、
外部端子領域137のほぼ3/4周を取り囲むように配
置することも可能である。この場合におけるアンテナ基
板134はエンボス領域138に対応する部分の樹脂シ
ートを切り抜いてある。これは、エンボス特性に影響を
与えないことを目的としている。
8の巻き方(ループ状態)が比較的均等に揃っていた
が、図28に示すように、コイル128の巻き数を非常
に多くし、外周径と内周径の差を大きくするようにして
もよい。図28では、例えば、外部装置が放射する高周
波電磁界の周波数が、図26及び図27の場合に比べて
1桁乃至2桁低い場合に適したコイルの巻き方である。
高周波電磁界の周波数が低くなると、当然のことながら
共振回路部126でのコイル128のインダクタンス値
およびコンデンサ129の容量値が増加する。コイル1
28のインダクタンス増加は巻数の増大につながり、プ
リントパターンによるスパイラルコイル形状では外周径
と内周径の差が大きくなり図28に示す形態となる。
側(外部装置側)の構成について図42を参照して説明
する。 (2−1)ICカードシステムの構成 図29に示すように、ICカードシステムは、一般にホ
ストコンピュータ140、端末装置141、及びカード
R/W142から構成される。ホストコンピュータ14
0は、ICカードシステム全体を集中的に制御するもの
である。端末装置141は、ホストコンピュータ140
に通信回線などで接続されており、各地に分散して多数
配置してある。カードR/W142は、例えば各店舗に
設置され、ICカードとホストコンピュータ140側と
のインターフェースとして機能する。なお、ホストコン
ピュータ140には、カード発行装置143が接続され
ることもある。また、上記端末装置141としては、専
用に作られた専用端末の他に、パソコン、キャッシュデ
ィスペンサー端末、ATM端末、自動販売機、入退場ゲ
ート、POS(Point Of Sales)端末、携帯電話が例と
して挙げられる。
て、接触型のカードR/W(ICカードとしては接触
型、複合型)が使用される場合は、図30に示すよう
に、カードR/W142にICカード144が挿入され
ることにより、カードR/W142の端子電極と145
と、ICカード144の端子電極146とが接触し、こ
の端子電極を介して信号の送受信がなされる。具体的に
はカードR/W142からICカード144へ制御信号
が送信され、これに対する応答信号がICカード144
からカードR/W142へ送信される。また、ICカー
ドに情報を書き込む場合には、カードR/W142とI
Cカードとの間でネゴシエーションを行い、カードR/
W142が書き込みの許可を得た場合に、書き込むデー
タをICカード144へ送信することで、該データの書
き込みを行うことができる。
す場合には、カードR/W142は、ICカード144
に対して読み出し要求と読み出しを所望するファイルの
情報等を送信することにより、所望の情報をICカード
144から読み出すことが可能となる。
において、非接触型のカードR/W(ICカードとして
は非接触型、複合型)が使用される場合は、図31に示
すように、ICカード148をカードR/W147に接
近させることにより、電磁誘導によりカードR/W14
7から起電力を得、カードR/W147との間で無線に
より上述したような通信を行うことができる。
を参照して順に説明する。まず、ICカードの製造過程
(図32のステップSP41)では、ICカード用IC
チップのOS、アプリケーションソフトの開発、ICチ
ップの設計工程、ICチップの製造工程、ICチップを
プラスチック等のカードに実装する工程、ICカードに
文字や模様等の印刷を行なう工程を経る。そして、この
ようにして製造されたICカードは、発行者に渡され、
発行処理が行なわれる(ステップSP42)。
EPROMの初期化処理)、CDF(Common Data Fil
e)を生成する処理が行われる。また、CDFには、カ
ードの属性情報、カードの発行者、カードの所有者を特
定する情報、アプリケーションソフトへのアクセス権限
の情報、PIN(Personal Identification Numbe
r)情報(個人識別情報)等が記憶される。また、AD
F(Application Data File)を生成する。ADFに
は、アプリケーション内のファイルへのアクセス権限の
情報、アプリケーション内で用いられるPIN情報等が
格納される。
Cカードは、使用者に渡され、サービス提供者が提供す
るサービスを、使用者がICカードを使って受けること
ができる(ステップSP43)。なお、初回使用時に、
使用者が端末を用いて暗証番号等を設定する場合もあ
る。
て図1〜図15を参照して説明する。なお、ここでのメ
モリ管理方法は、上述した接触型、非接触型、複合型の
ICカードにそれぞれ適用可能であるが、簡単のため、
図20〜図21において説明した接触型ICカード10
0に本発明のメモリ管理方法を適用する場合について説
明する。
C7816シリーズにより規定されている基本的なファ
イル階層構造を示す。このファイル構造において、MF
(Master File)は最上位に位置するファイルであり、
ファイル構成の根幹となる唯一の必須専用ファイルであ
る。そして、上記MFの配下に、DF(Dedicated Fil
e)、及びEF(Elementary File)が構成される。DF
は、ファイル制御情報及び任意選択の割付可能メモリを
含むファイルであり、EF、及び又は専用ファイルの親
ファイルとなることができる。EFは、同一のファイル
識別子を有しているデータ単位又はレコードの集合であ
り、アプリケーションプログラム、データ等を格納する
WEF(Working EF)と、認証鍵及び暗号を格納する
IEF(Internal EF)等がある。そして、上述した
ような階層構造を持つファイルが上述した各種ICカー
ドに使用される不揮発性メモリとしてのEEPROMに
格納されている。
構造 続いて、本実施形態における具体的なファイル階層構造
を図1に示す。なお、本実施形態では、図20に示した
接触型ICカード100のEEPROM108に図1に
示したファイルが格納される。
原国際規格ISO/IEC7816シリーズに準拠した
ものであり、その構造は、ファイルの最上位に配置され
たMFの配下に、リセット応答EF、DF名管理EF、
DF1が連なり、更に、DF1の配下に、EF2及びD
F2が連なり、DF2の配下にEF3及びEF4が連な
る階層構造となっている。なお、上記MFの上位には、
当該MF並びにMF配下に存在するファイルを格納する
EEPROMのメモリマップの状態を管理するシステム
ディレクトリsysが生成される。
及びファイルのレイアウト そして、各ファイルは、ディレクトリによって管理され
る。ディレクトリは、図2に示すようなレイアウトを有
し、当該ディレクトリが生成されているものであるか又
は削除されたものであるかを示すディレクトリ生成・削
除フラグFLG、ファイルID(ファイル番号)FID、配下
に存在するファイルの先頭セクタ(区画)番号(先頭論
理アドレス)TOP、配下に存在するファイルの最終セク
タ(区画)番号(最終論理アドレス)BTM、ファイルサ
イズ(全セクタ数)VLMをそれぞれ登録するメモリ領域
を有する。また、上述したDFには、ファイル名を付与
することができ、ファイル名を書き込むメモリ領域のレ
イアウトは、図3に示すように、ディレクトリ生成・削
除フラグFLG、DFディレクトリの先頭論理アドレスTOP
_D、及びファイルのID名(DF名)を格納するメモリ
領域とを有する。
成、削除は、32バイトからなる1セクタ(1区画)を
最小単位として取り扱う。また、上記ディレクトリは原
則として1セクタを要する。
に示したEEPROMのメモリマップの遷移図とを参照
し、ファイル生成の処理について説明する。なお、図4
は、図1に示したファイル構造において、ディレクトリ
を構造内に表したものである。
初期状態におけるメモリマップを図5に示す。図5に示
すように、EEPROMのメモリ領域は、ファイル領域
と、FAT(file Allocation Table)領域(ファイル
管理領域)とに分割されている。本実施形態では、物理
アドレス「h'000000」〜「h'049990」をファイル領域
に、「h'050000」以降の物理アドレスをFAT領域に割
り当てている。
からなる1セクタ毎に論理アドレスが割り当てられてい
る。なお、図中「h'」で始まるアドレスは物理アドレス
を示しており、「#」で始まるアドレスは、論理アドレ
スを示している。ここで、論理アドレスとは、EEPR
OM上に実際に割り当てられたアドレスではなく、ファ
イルを管理するためにプログラム上で使用される仮想
(論理上)のアドレスであり、16進で表記されてい
る。これに対し、物理アドレスとは、1バイト毎に割り
当てられている番地であり、16進で表記されている。
なお、ハードウェアでは、物理アドレスを使用している
ため、ソフトウェア上において、物理アドレスと論理ア
ドレスとの変換処理が必要となる。
の各々に対応する管理セクタFを設け、管理セクタFの
各々には、対応する区画の使用状態等を登録する。互い
に対応するセクタYと管理セクタFとは、同一の論理ア
ドレスで識別され、図中網掛けで示されている番号は、
FAT領域において各管理セクタFに割り当てられた論
理アドレスである。
(FAT領域における網掛け部分)は、実際には、メモ
リマップ上には存在しない。また、FAT領域における
管理セクタFは2バイトで構成されているため、2バイ
ト毎に論理アドレスが割り当てられていることとなる。
なお、FAT領域においては、1行16バイトで表示し
ているため、2行で1セクタYに相当する32バイトを
示している。
アに初期値「FFFF」が記憶されている。この状態は、E
EPROMの全てのメモリ領域にデータが何も入ってい
ない状態を表しており、フォーマット前、即ち、製造し
た直後のEEPROMの状態に相当する。なお、「FFF
F」に代わって「0000」が記憶されている場合もある。
置(例えば、図43におけるカードR/W142)に挿
入されることにより、I/O端子を介してフォーマット
実行のコマンドと、確保するセクタ数とを受信すると、
ICカード内のCPU105は、図5に示した初期状態
のEEPROM108に対し、フォーマット処理を実行
する。
令を受けた数の空きセクタをファイル領域に確保し、そ
の確保した空きセクタに対応する管理セクタFをFAT
領域に生成する。その後、システムディレクトリ(SY
S)とMFディレクトリ(MF)とを確保した空きセクタ
に生成する。以下、確保する空きセクタ数として256
セクタが指示された場合について説明する。
ル領域において、論理アドレス「#0000」〜「#00FF」の
256セクタ分の空きセクタを確保すべく、確保する空
きセクタに各々対応する管理セクタをFAT領域に生成
する。具体的には、FAT領域において「#0000」の管
理セクタに、次の論理アドレスへのリンク情報として
「*0001」を登録し、続く「#0001」には次の論理アドレ
スのリンク情報として「*0002」を登録する。同様にし
て、各管理セクタに次の論理アドレスへのリンク情報を
登録し、最終セクタに対応する論理アドレス「#00FF」
の管理セクタには、最終コードを示す「FFFF」を登録す
る。このようにして、各管理セクタに次の論理アドレス
へのリンク情報を登録することにより、論理アドレス
「#0000」〜「#00FF」の連続する256セクタを空きセ
クタとして確保する。
続いて、CPU105は、図4に示したファイル構造に
おいて最上位に位置するシステムディレクトリ(SYS)
の生成処理を実行する(図4のSP1)。まず、ファイ
ル領域の先頭物理アドレス「h'000000」〜「h'00001F」
からなる1セクタ目に、システムディレクトリを生成す
る。これは、1セクタ目のディレクトリ生成・削除フラ
グ格納エリア(以下、単にFLGと記載する)に、ディレ
クトリを作成したことを示すための「01」を書き込み、
続いて、先頭セクタ番号(先頭論理アドレス)格納エリ
アTOP(以下、単にTOPと記載する)に、現在の空きセク
タの先頭論理アドレスである「#0000」を書き込み、最
終セクタ番号格納エリアBTM(以下、単にBTMと記載す
る)に空きセクタの最終論理アドレスである「#00FF」
を書き込み、ファイルサイズ格納エリアVLM(以下、単
にVLMと記載する)に現在の空きセクタ数である「010
0」を書き込む。なお、このセクタ数も16進表記であ
る。これにより、図6に示すように、システムディレク
トリが1セクタ目に生成され、現在ファイル領域におけ
る「#0000」〜「#00FF」までの「256」セクタが空き領
域として確保された旨が示される。
て、CPU105はMFディレクトリの生成処理を行う
(図4のSP2)。まず、現在確保されている空きセク
タの内、先頭の1セクタをMFディレクトリ生成用に確
保するため、システムディレクトリのTOPに記載されて
いる論理アドレスを読み取る(図6参照)。この結果、
論理アドレス「#0000」を取得すると、この論理アドレ
スで識別されるFAT領域の管理セクタに、最終コード
である「FFFF」を登録し(図7参照)、当該論理アドレ
スで識別されるセクタを上述した空きセクタのリンクか
ら切り離す。これにより、論理アドレス「#0000」のセ
クタをMFディレクトリ生成用に確保することができ
る。
セクタをMFディレクトリ生成用に確保した旨をシステ
ムディレクトリに反映させる。即ち、MFディレクトリ
生成用に1セクタ確保することにより、空きセクタの先
頭論理アドレスは「#0000」から「#0001」へ移行し、セ
クタ数は1つ減少して「255」となる。従って、この
旨をシステムディレクトリに登録するべく、システムデ
ィレクトリのTOPに「#0001」を、VLMにセクタ数「25
5」を示す「00FF」を書き込む。なお、最終セクタにつ
いては、変更がないので、BTMは「#00FF」のままであ
る。
「#0000」のセクタにMFディレクトリを生成する。即
ち、ディレクトリが生成された旨を示すためにFLGに「0
1」を登録する。なお、MFディレクトリ配下には、ま
だファイルが存在しないため、MFディレクトリのTO
P、BTM、VLMには初期値のままである。上述した処理が
行われることにより、EEPROM108のメモリマッ
プは図7に示すような状態となる。
の生成〉続いて、CPUはMFディレクトリ(MF)の配
下にリセット応答EFディレクトリ(R-EF)を生成する
処理を行う(図4のSP3)。まず、空きセクタの内、
先頭の1セクタをリセット応答EFディレクトリ生成用
に確保するため、システムディレクトリのTOPに記載さ
れている論理アドレス「#0001」を読み取り、この論理
アドレス「#0001」の管理セクタに、最終コードである
「FFFF」を登録する。これにより、論理アドレス「#000
1」で識別される1セクタを空きセクタのリンケージか
ら切り離し、リセット応答EFディレクトリ生成用に確
保することができる。
を確保したことにより、空きセクタの先頭論理アドレス
が「#0002」に移行し、空きセクタ数も1減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0002」を、VLMにセク
タ数「254」を示す「00FE」を登録する。なお、最終
セクタについては、変更がないので、BTMは「#00FF」の
ままである。
クトリをMFディレクトリ配下に生成する旨をMFディ
レクトリに反映させる処理を行う。具体的には、まず、
MFディレクトリの配下に既にファイルが存在するか否
かを判断するために、MFディレクトリのBTMに「FFF
F」が登録されているか否かを判断する。この結果、図
7から分かるように、MFディレクトリのBTMには「FFF
F」が登録されているため、CPU105は、リセット
応答EFディレクトリ用に確保した1セクタの情報をM
Fディレクトリにそのまま反映させる。
0001」を、BTMに「#0001」を、VLMに「0001」を書き込
む。これにより、MFディレクトリ配下にファイルが生
成され、且つ、そのファイルは論理アドレス「#0001」
のセクタに格納されていることを示すことができる。
「#0001」のセクタにリセット応答EFディレクトリを
生成するべく、論理アドレス「#0001」のセクタのFLGに
「01」を登録する。なお、リセット応答EFディレクト
リ配下には、まだファイル等が存在しないため、リセッ
ト応答EFディレクトリのTOP、BTM、VLMは初期値のま
まである。上述した処理が行われることにより、EEP
ROM108のメモリマップは図8に示すような状態と
なる。
セット応答EFディレクトリ(R-EF)の下にEF1を書
き込む処理を行う(図4のSP4)。まず、システムデ
ィレクトリのTOPに格納されているアドレス「#0002」を
読み取り、この論理アドレスを先頭論理アドレスとし
て、これから書き込むEF1のサイズに応じたセクタ数
を確保する。ここでは、2セクタ、即ち「#0002」〜「#
0003」をEF1格納用に確保するべく、確保した2セク
タの最終論理アドレス「#0003」に対応するFAT領域
の管理セクタに、最終コードを示す「FFFF」を登録す
る。これにより、論理アドレス「#0002」〜「#0003」で
識別される2セクタを空きセクタのリンケージから切り
離し、EF1格納用に確保することができる。
3」の2セクタを確保したことにより、空きセクタの先
頭論理アドレスが「#0004」に移行し、空きセクタ数も
2減少したので、その旨をシステムディレクトリに反映
させるべく、システムディレクトリのTOPに「#0004」
を、VLMにセクタ数「252」を示す「00FC」を登録す
る。なお、最終セクタについては、変更がないので、BT
Mは「#00FF」のままである。
F配下に生成する旨をリセット応答EFディレクトリに
反映させる処理を行う。具体的には、まず、リセット応
答EFディレクトリのBTMに「FFFF」が登録されている
か否かを判断する。この結果、図8から分かるように、
BTMには「FFFF」が登録されているため、CPUは、E
F1格納用に確保した2セクタの情報をリセット応答E
Fディレクトリにそのまま反映させる。
リのTOPに「#0002」、BTMに「#0003」、VLMに「0002」
を書き込む。これにより、リセット応答EF配下にファ
イルが生成され、且つ、そのファイルは論理アドレス
「#0002」〜「#0003」のセクタに格納されていることを
示すことができる。続いて、CPUは、確保した論理ア
ドレス「#0002」〜「#0003」にEF1を書き込む。上述
した処理が行われることにより、EEPROM108の
メモリマップは図9に示すような状態となる。
の生成〉続いて、CPU105はMFディレクトリ(M
F)の配下にDF名管理EFディレクトリ(DF-EF)を生
成する(図4のSP5)。まず、現在確保されている空
きセクタの内、先頭の1セクタをDF管理EFディレク
トリ生成用に確保するため、システムディレクトリのTO
Pに記載されている論理アドレスを読み取る(図9参
照)。この結果、論理アドレス「#0004」を取得する
と、この論理アドレスで識別されるFAT領域の管理セ
クタに、最終コードである「FFFF」を登録し、当該論理
アドレスで識別されるセクタを上述した空きセクタのリ
ンクから切り離す。これにより、論理アドレス「#000
4」のセクタをDF名EFディレクトリ生成用に確保す
ることができる。
を確保したことにより、空きセクタの先頭論理アドレス
が「#0005」に移行し、空きセクタ数も1減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0005」を、VLMにセク
タ数「251」を示す「00FB」を登録する(図10参
照)。なお、最終セクタについては、変更がないので、
BTMは「#00FF」のままである。
ィレクトリをMFディレクトリ配下に生成する旨をMF
ディレクトリに反映させる処理を行う。具体的には、ま
ず、MFディレクトリのBTMに「FFFF」が登録されてい
るか否かを判断する。この結果、図9から分かるよう
に、MFディレクトリのBTMには「FFFF」以外の情報が
登録されているため、CPUは、MFディレクトリのBT
Mに書き込まれている「#0001」の情報を、今回確保した
セクタの最終論理アドレスである「#0004」に更新し、
また、VLMの情報を「0002」に更新することにより、新
たに確保したセクタ1を反映させる(図10参照)。
リのBTMの前回値(更新する前の値)である論理アドレ
ス「#0001」で識別されるFAT領域の管理セクタに、
今回、DF名管理EFディレクトリ生成用に確保したセ
クタの先頭論理アドレスである「#0004」を書き込む。
即ち、FAT領域の論理アドレス「#0001」の管理セク
タの情報を、「FFFF」から「#0004」に書き換える。
105は、MFディレクトリのTOPに書き込まれている
情報「#0001」の情報に基づいて、FAT領域を検索す
ることにより、論理アドレス「#0001」→「#0004」と追
うことができ、論理アドレス「#0001」、「#0004」の情
報がMF配下に存在するということを認識することがで
きる。
ドレス「#0004」のセクタにDF名管理EFディレクト
リを生成するべく、論理アドレス「#0004」のセクタのF
LGに「01」を登録する。なお、DF名管理EFディレク
トリ配下には、まだファイル等が存在しないため、DF
名管理EFディレクトリのTOP、BTM、VLMは初期値のま
まである。上述した処理が行われることにより、EEP
ROM108のメモリマップは図10に示すような状態
となる。
て、CPU105はMFディレクトリ(MF)の配下にD
F1ディレクトリ(DF1)を生成する(図4のSP
6)。まず、現在確保されている空きセクタの内、先頭
の1セクタをDF1ディレクトリ生成用に確保するた
め、システムディレクトリのTOPに記載されている論理
アドレスを読み取る(図10参照)。この結果、論理ア
ドレス「#0005」を取得すると、この論理アドレスで識
別されるFAT領域の管理セクタに、最終コードである
「FFFF」を登録し、当該論理アドレスで識別されるセク
タを上述した空きセクタのリンクから切り離す。これに
より、論理アドレス「#0005」のセクタをDF1ディレ
クトリ生成用に確保することができる。
を確保したことにより、空きセクタの先頭論理アドレス
が「#0006」に移行し、空きセクタ数も1減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0006」を、VLMにセク
タ数「250」を示す「00FA」を登録する。なお、最終
セクタについては、変更がないので、BTMは「#00FF」の
ままである。
リをMFディレクトリ配下に生成する旨をMFディレク
トリに反映させる処理を行う。具体的には、まず、MF
ディレクトリのBTMに「FFFF」が登録されているか否か
を判断する。この結果、図10から分かるように、MF
ディレクトリのBTMには「FFFF」以外の情報が登録され
ているため、CPUは、MFディレクトリのBTMに書き
込まれている「#0004」の情報を、今回確保したセクタ
の最終論理アドレスである「#0005」に更新し、また、V
LMの情報を「0003」に更新することにより、新たに確保
したセクタ1を反映させる(図11参照)。
Mの前回値(更新する前の値)である論理アドレス「#00
04」で識別されるFAT領域の管理セクタに、今回、D
F1ディレクトリ生成用に確保したセクタの先頭論理ア
ドレスである「#0005」を書き込む。即ち、FAT領域
の論理アドレス「#0004」の情報を、「FFFF」から「#00
05」に書き換える。
は、MFディレクトリのTOPに書き込まれている情報「#
0001」の情報に基づいて、FAT領域を検索することに
より、論理アドレス「#0001」→「#0004」→「#0005」
と追うことができ、論理アドレス「#0001」、「#000
4」、「#0005」で識別されるセクタに格納されているフ
ァイル等がMF配下に存在するということを認識するこ
とができる。
「#0005」のセクタにDF1ディレクトリを生成するべ
く、論理アドレス「#0005」のセクタのFLGに「01」を登
録する。なお、DF1ディレクトリ配下には、まだファ
イル等が存在しないため、このディレクトリのTOP、BT
M、VLMは初期値のままである。上述した処理が行われる
ことにより、EEPROM108のメモリマップは図1
1に示すような状態となる。
1ディレクトリ(DF)のファイル名をDF名管理EF
(DF-EF)の配下へ書き込む処理を行う(図4のSP
7)。DFには、ファイル名を付与することができる。
ここでは、DFファイルに付与されたファイル名を専用
に管理するファイルであるDF名管理EF配下に、DF
1ディレクトリに付与されたDF名を登録する処理を行
う。
れているアドレス「#0006」を読み取り、この論理アド
レスを先頭論理アドレスとして、2セクタをDF1のフ
ァイル名登録用に確保するため、この論理アドレス「#0
006」から2セクタ目に当たる論理アドレス「#0007」の
管理セクタに、最終コードである「FFFF」を登録する。
これにより、論理アドレス「#0006」〜「#0007」で識別
される2セクタを空きセクタのリンケージから切り離
し、DF1のファイル名登録用に確保することができ
る。
7」の2セクタを確保したことにより、空きセクタの先
頭論理アドレスが「#0008」に移行し、空きセクタ数も
2減少したので、その旨をシステムディレクトリに反映
させるべく、システムディレクトリのTOPに「#0008」
を、VLMにセクタ数「248」を示す「00F8」を登録す
る。なお、最終セクタについては、変更がないので、BT
Mは「#00FF」のままである。
名をDF名管理EF配下に登録する旨をDF名管理EF
ディレクトリに反映させる処理を行う。具体的には、ま
ず、DF名管理EFディレクトリのBTMに「FFFF」が登
録されているか否かを判断する。この結果、図11から
分かるように、DF名管理EFディレクトリのBTMには
「FFFF」が登録されているため、CPUは、DF1のフ
ァイル名登録用に確保した2セクタの情報をDF名管理
EFディレクトリにそのまま反映させる。具体的には、
DF名管理EFディレクトリのTOPに「#0006」を、BTM
に「#0007」を、VLMに「0002」を書き込む。これによ
り、DF名管理EF配下にDF1のファイル名が登録さ
れ、且つ、そのファイルは論理アドレス「#0006」〜「#
0007」のセクタに格納されていることを示すことができ
る。
「#0006」〜「#0007」のセクタのFLGに「01」を登録す
るとともに、DFディレクトリの先頭アドレス格納領域
TOP_DにDF1の先頭論理アドレス「#0005」を、またフ
ァイル名格納領域にDF1のファイル名を書き込む。な
お、このファイル名登録用のセクタのレイアウトについ
ては、図3に示した通りである。このような処理を行う
ことにより、DF1の先頭論理アドレス及びファイル名
がDF名管理EFに登録され、以後、管理される。これ
により、ファイル名によるDF検索を可能とし、DF1
の先頭論理アドレス情報を得ることができ、DF1にア
クセスすることができる。上述した処理が行われること
により、EEPROM108のメモリマップは図12に
示すような状態となる。
いて、CPUはDF1ディレクトリ(DF1)の配下にE
F2ディレクトリを生成する処理を行う(図4のSP
8)。まず、空きセクタの内、先頭の1セクタをEF2
ディレクトリ(EF2)生成用に確保するため、システム
ディレクトリのTOPに記載されている論理アドレス「#00
08」を読み取り、この論理アドレス「#0008」の管理セ
クタに、最終コードである「FFFF」を登録する。これに
より、論理アドレス「#0008」で識別される1セクタを
空きセクタのリンケージから切り離し、EF2ディレク
トリ生成用に確保することができる。
を確保したことにより、空きセクタの先頭論理アドレス
が「#0009」に移行し、空きセクタ数も1減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0009」を、VLMにセク
タ数「247」を示す「00F7」を登録する。なお、最終
セクタについては、変更がないので、BTMは「#00FF」の
ままである。
リ(EF2)をDF1ディレクトリ(DF1)配下に生成する
旨をDF1ディレクトリに反映させる処理を行う。具体
的には、まず、DF1ディレクトリのBTMに「FFFF」が
登録されているか否かを判断する。この結果、図12か
ら分かるように、DF1ディレクトリのBTMには「FFF
F」が登録されているため、CPUは、EF2ディレク
トリ生成用に確保した1セクタの情報をDF1ディレク
トリにそのまま反映させる。具体的には、DF1ディレ
クトリのTOPに「#0008」を、BTMに「#0008」を、VLMに
「0001」を書き込む(図13参照)。これにより、DF
1配下に下位ディレクトリが生成され、且つ、その下位
ディレクトリは論理アドレス「#0008」のセクタに格納
されていることを示すことができる。
ドレス「#0008」のセクタにEF2ディレクトリを生成
するべく、論理アドレス「#0008」のセクタのFLGに「0
1」を登録する。なお、EF2ディレクトリ配下には、
まだファイル等が存在しないため、EF2ディレクトリ
のTOP、BTM、VLMは初期値のままである。上述した処理
が行われることにより、EEPROM108のメモリマ
ップは図13に示すような状態となる。
F2ディレクトリ(EF2)の下にEF2を書き込む処理
を行う(図4のSP9)。まず、システムディレクトリ
のTOPに格納されているアドレス「#0009」を読み取り、
この論理アドレスを先頭論理アドレスとして、これから
書き込むEF2のサイズに応じたセクタ数を確保する。
ここでは、2セクタ、即ち「#0009」〜「#000A」をEF
2格納用に確保するべく、確保した最終論理アドレス
「#000A」に対応するFAT領域の管理セクタに最終コ
ードを示す「FFFF」を登録する。これにより、論理アド
レス「#0009」〜「#000A」で識別される2セクタを空き
セクタのリンケージから切り離し、EF2格納用に確保
することができる。
A」の2セクタを確保したことにより、空きセクタの先
頭論理アドレスが「#000B」に移行し、空きセクタ数も
2減少したので、その旨をシステムディレクトリに反映
させるべく、システムディレクトリのTOPに「#000B」
を、VLMにセクタ数「245」を示す「00F5」を登録す
る。なお、最終セクタについては、変更がないので、BT
Mは「#00FF」のままである。
ィレクトリ配下に生成する旨をEF2ディレクトリに反
映させる処理を行う。具体的には、まず、EF2ディレ
クトリのBTMに「FFFF」が登録されているか否かを判断
する。この結果、図13から分かるように、BTMには「F
FFF」が登録されているため、CPUは、EF2格納用
に確保した2セクタの情報をEF2ディレクトリにその
まま反映させる。
「#0009」、BTMに「#000A」、VLMに「0002」を書き込む
(図14参照)。これにより、EF2ディレクトリ配下
にファイルが生成され、且つ、そのファイルは論理アド
レス「#0009」〜「#000A」のセクタに格納されているこ
とを示すことができる。続いて、CPU105は、確保
した論理アドレス「#0009」〜「#000A」にEF2を書き
込む。上述した処理が行われることにより、EEPRO
M108のメモリマップは図14に示すような状態とな
る。
ィレクトリ(DF1)の配下にDF2ディレクトリ(DF2)
を生成する処理(図4のSP10)、DF2のファイル
名をDF名管理EFディレクトリ(DF-EF)の配下へ書
き込む処理(図4のSP11)、DF2ディレクトリ
(DF2)の配下にEF3ディレクトリ(EF3)を生成する
処理(図4のSP12)、EF3ディレクトリ(EF3)
の下にEF3を書き込む処理(図4のSP13)、DF
2ディレクトリ(DF2)の配下にEF4ディレクトリ(E
F4)を生成する処理(図4のSP14)、EF4ディレ
クトリ(EF4)の下にEF4を書き込む処理(図4のS
P15)を行う。この結果、EEPROM108のメモ
リマップは図15に示すような状態となる。
異なるので、ICカードは伝送プロトコル等を外部装置
であるカードR/Wに知らせるためリセット信号による
リセット解除を認識後、ATR(Answer To Reset)と
称する初期応答データをカードR/Wに出力する。その
後、ICカードは命令待ち状態になる。この場合、初期
応答データは、ICカードの伝送プロトコル使用情報と
ICカード固有の情報とから構成されており、ICカー
ドの製造時に固有パラメータとしてROMに予め登録さ
れている。
行した後に、外部装置等のアプリケーションが変更され
た場合等には、ICカード内に登録されたATR情報を
変更する必要性が生じる。この場合、ROM内に書き込
まれたATR情報を更新することは不可能であるため、
情報の書き換えが可能であるEEPROM内の特定のフ
ァイル内に変更後のATR情報を格納し、以降、外部装
置からリセット信号を受け付けたときには、EEPRO
M内の特定ファイル内に登録されたATR情報を出力す
る。
ROMのメモリ階層構造を図16に示す。ここで、リセ
ット応答EFは、ATR情報書き込み専用ファイルとし
てEEPROM内に設けられたファイルである。また、
認証EFには、リセット応答EF内のデータを書き換え
る際に必要となる認証キーの情報等が格納されている。
なお、以下説明する本実施形態に係るATR情報書き換
え処理は、上述した接触型ICカード、非接触型ICカ
ード、複合型ICカードのいずれにも適用することがで
きる。なお、以下の説明におけるEEPROMとは、各
種ICカードのICチップ内に実装されているEEPR
OMのことであり、例えば、接触型ICカードに本発明
を適用する場合には、図21に示したEEPROM10
8のことであり、非接触型ICカードに本発明を適用す
る場合には、EEPROM114のことである。同様
に、複合型ICカードでは、EEPROM123のこと
である。
EEPROMのリセット応答EFに対して、新規にAT
R情報を書き込む処理について図17を参照して説明す
る。なお、前提としてEEPROMのリセット応答EF
は、初期状態であるものとする。
ためにリセット信号を出力する(図17のステップSP
101)。これにより、リセット信号を受け取ったIC
カード内のCPUは、ROM又はEEPROM内に格納
されているATR情報の読み出し処理を行い、読み出し
たATR情報を外部装置へ送信する(ステップSP10
2)。
ついて図18を参照して説明する。まず、CPUは、E
EPROM内のリセット応答EFに付加されているID
名に基づいて、リセット応答EFを検索する(図18の
ステップSP201)。続いて、リセット応答EFのデ
ータ部が初期状態であるか否かを判断する。(ステップ
SP202)。この結果、リセット応答EFのデータ部
は初期状態(例えば、データが全て「F」の状態)であ
るので、CPUは、ROM内に登録されているATR情
報を読み出し、読み出したATR情報を出力する(ステ
ップSP203、図17のステップSP102)。
と、続いて、リセット応答EFを選択する指示をICカ
ードに対して出力する(図17のステップSP10
3)。この指示を受けて、ICカード内のCPUはリセ
ット応答EFを選択し、その旨を外部装置へ通知する
(ステップSP104)。続いて、外部装置は、ICカ
ードに対して新たなATR情報の書き込み要求を出力
する。この要求を受けたICカード内のCPUは、該要
求と共に受け取ったATR情報をステップSP104
において選択したリセット応答EFディレクトリの配下
に書き込む処理を実行する(上述の〈EFデータ1等の
書き込み〉参照)。これにより、リセット応答EFディ
レクトリ配下に新たなATR情報を書き込むことが可
能となる。
により、EEPROM内のリセット応答EFに書き込ま
れたATR情報を更に新しいATR情報に書き換え
る処理について図19を参照して説明する。まず、外部
装置はICカードを起動させるためにリセット信号を出
力する(図19のステップSP111)。これにより、
リセット信号を受け取ったICカード内のCPUは、図
17に示した処理を行うことにより、ROM内及びEE
PROMのリセット応答EF内に格納されているATR
情報を読み出し、このATR情報を外部装置へ出力
する(ステップSP112)。
択する旨の指示を出力する(ステップSP113)。こ
れにより、ICカード内のCPUはリセット応答EFを
選択し、その旨を外部装置へ通知する(ステップSP1
14)。続いて、外部装置はリセット応答EFのデータ
部に格納されているATR情報の読み出し要求を出力
する(ステップSP115)。これにより、ICカード
のCPUはリセット応答EFのデータ部からATR情報
を読み出し、出力する(ステップSP116)。続い
て、外部装置はATR情報の書き込み要求を出力する
(ステップSP117)。書き込み要求を受け取ったI
CカードのCPUは、鍵の認証処理を行った後でなけれ
ば、書き込みを許可できないため、書き込み要求を拒否
する旨の情報、即ち、書き込み拒否のエラー通知を外部
装置へ出力する(ステップSP118)。
え要求を出力する(ステップSP119)。書き込み要
求を受け取ったICカードのCPUは、鍵の認証処理を
行った後でなければ、書き換えを許可することができな
いため、書き換え要求を拒否する旨の通知、即ち書き換
え拒否のエラー通知を出力する(ステップSP12
0)。続いて、外部装置は、自己が保有している認証鍵
(KEY1)を発行(出力)する(ステップSP121)。
この認証鍵の情報を受け取ったICカードのCPUは、
自己が有している認証キーの情報と照合を行い、両者が
一致、又は正当な組み合わせであることを確認すると、
書き換えアクセス許可をRAMに記憶し、書き換え要求
を許可する旨を外部装置へ出力する(ステップSP12
2)。
を受けた外部装置は、ATR情報の書き換え要求を出
力する(ステップSP123)。これにより、ICカー
ドのCPUは、リセット応答EFのデータ部に格納され
ているATR情報をATR情報に書き換える(ステ
ップSP124)。上述したような通信が外部装置とI
Cカードとの間で行われることにより、リセット応答E
F内のATR情報を書き換えることが可能となる。
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計等も含まれる。
ドによれば、不揮発性メモリ内に、新たな初期応答デー
タを書き込むための初期応答データ書き込み専用ファイ
ルを設けるので、ICカード発行後において、ROM内
に予め登録されている初期応答データを変更する必要が
ある場合には、書き換え可能な不揮発性メモリに新たな
初期応答データを書き込むことにより、初期応答データ
の更新を行うことができる。これにより、外部機器に対
して変更後の即ち、最新のICカードの初期情報を通知
することが可能となる。また、初期応答データを専用に
格納する初期応答データ書き込み専用ファイルを設ける
ことにより、新たな初期応答データを容易に読み出すこ
とができ、迅速な外部装置とのデータ通信を実現するこ
とができる。
ば、外部からリセット信号を受信した場合に、初期応答
データ書き込み専用ファイル内に新たな初期応答データ
が書き込まれているか否かを判断し、初期応答データ書
き込み専用ファイル内に新たな初期応答データが書き込
まれていた場合には、ROM内に書き込まれている初期
応答データと初期応答データ書き込み専用ファイル内の
新たな初期応答データとを読み出して、外部に出力す
る。このようにROM及び不揮発性メモリの双方から初
期応答データを読み出すので、初期応答データ書き込み
専用ファイルには、元の初期応答データに対して変更が
生じた部分だけを登録しておけばよい。これにより、初
期応答データ用ファイルに登録するデータ量を軽減させ
ることができ、初期応答データの読み出し処理を迅速に
行うことが可能となる。
イル階層構造を示す図である。
の一例を示す図である。
ウトの一例を示す図である。
に示した図である。
プを示す図である。
PROMのメモリマップを示す図である。
マップを示す図である。
きのEEPROMのメモリマップを示す図である。
リマップを示す図である。
きのEEPROMのメモリマップを示す図である。
PROMのメモリマップを示す図である。
PROMのメモリマップを示す図である。
PROMのメモリマップを示す図である。
モリマップを示す図である。
Mに作成したときのメモリマップを示す図である。
EPROMのメモリ階層構造を示す図である。
て、新規にATR情報を書き込む処理について示したフ
ローチャートである。
フローチャートである。
書き換える処理について示したフローチャートである。
る。
る。
図である。
である。
ICカード内部に於ける実装位置を示す図である。
が、図39及び図40の場合に比べて1桁乃至2桁低い
場合に適したコイルの巻き方を示した図である。
図である。
合のICカードとカードR/Wとの通信を説明するため
の図である。
場合のICカードとカードR/Wとの通信を説明するた
めの図である。
す図である。
ズにより規定されている基本的なファイル階層構造を示
す図である。
Claims (2)
- 【請求項1】 記憶内容を書き換え可能な不揮発性メモ
リと、該不揮発性メモリを制御する中央処理装置と、当
該カード固有のプロトコルを外部に通知するための初期
応答データが予め格納されているROMとを有するIC
カードであって、 前記不揮発性メモリ内に、新たな初期応答データを書き
込むための初期応答データ書き込み専用ファイルを具備
することを特徴とするICカード。 - 【請求項2】 外部からリセット信号を受信した場合
に、前記初期応答データ書き込み専用ファイル内に新た
な初期応答データが書き込まれているか否かを判断し、
前記初期応答データ書き込み専用ファイル内に新たな初
期応答データが書き込まれていた場合には、前記ROM
内に書き込まれている初期応答データと前記初期応答デ
ータ書き込み専用ファイル内の新たな初期応答データと
を読み出して、外部に出力することを特徴とする請求項
1に記載のICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002092902A JP2003288561A (ja) | 2002-03-28 | 2002-03-28 | Icカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002092902A JP2003288561A (ja) | 2002-03-28 | 2002-03-28 | Icカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003288561A true JP2003288561A (ja) | 2003-10-10 |
Family
ID=29237588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002092902A Pending JP2003288561A (ja) | 2002-03-28 | 2002-03-28 | Icカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003288561A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005218127A (ja) * | 2002-12-17 | 2005-08-11 | Sony Corp | 通信装置 |
WO2006049191A1 (ja) * | 2004-11-08 | 2006-05-11 | Sony Corporation | 情報処理システム及び情報処理装置 |
JP2006155587A (ja) * | 2004-11-08 | 2006-06-15 | Sony Corp | 情報処理システム及び情報処理装置 |
EP1788530A2 (en) * | 2005-11-21 | 2007-05-23 | Assa Abloy Identification Technology Group AB | Method of migrating RFID transponders in situ |
WO2008044597A1 (fr) * | 2006-10-04 | 2008-04-17 | Nec Corporation | Procédé d'augmentation de la vitesse de détection et d'activation d'une interface de communication entre un terminal et une carte uicc |
US8224243B2 (en) | 2002-12-17 | 2012-07-17 | Sony Corporation | Communication system, communication method, and data processing apparatus |
WO2021124846A1 (ja) | 2019-12-20 | 2021-06-24 | 株式会社 東芝 | Icカード及びicカードの制御プログラム |
WO2021149622A1 (ja) | 2020-01-20 | 2021-07-29 | 株式会社 東芝 | Icカード、icカード処理システム、icカード処理装置の制御プログラム、及びコンピュータ可読記憶媒体 |
-
2002
- 2002-03-28 JP JP2002092902A patent/JP2003288561A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8224243B2 (en) | 2002-12-17 | 2012-07-17 | Sony Corporation | Communication system, communication method, and data processing apparatus |
US9106273B2 (en) | 2002-12-17 | 2015-08-11 | Sony Corporation | Communication system, communication method, and data processing apparatus |
US8417184B2 (en) | 2002-12-17 | 2013-04-09 | Sony Corporation | Communication system, communication method, and data processing apparatus |
US9497588B2 (en) | 2002-12-17 | 2016-11-15 | Sony Corporation | Communication system, communication method, and data processing apparatus |
US9831923B2 (en) | 2002-12-17 | 2017-11-28 | Sony Corporation | Communication system, communication method, and data processing apparatus |
JP2005218127A (ja) * | 2002-12-17 | 2005-08-11 | Sony Corp | 通信装置 |
JP4618494B2 (ja) * | 2002-12-17 | 2011-01-26 | ソニー株式会社 | 通信装置および通信方法 |
US8942629B2 (en) | 2002-12-17 | 2015-01-27 | Sony Corporation | Communication system, communication method, and data processing apparatus |
KR101180612B1 (ko) | 2004-11-08 | 2012-09-06 | 소니 주식회사 | 정보 처리 시스템 및 정보 처리 장치 |
US7994915B2 (en) | 2004-11-08 | 2011-08-09 | Sony Corporation | Information processing system and information processing apparatus |
JP2006155587A (ja) * | 2004-11-08 | 2006-06-15 | Sony Corp | 情報処理システム及び情報処理装置 |
WO2006049191A1 (ja) * | 2004-11-08 | 2006-05-11 | Sony Corporation | 情報処理システム及び情報処理装置 |
EP1788530A2 (en) * | 2005-11-21 | 2007-05-23 | Assa Abloy Identification Technology Group AB | Method of migrating RFID transponders in situ |
JPWO2008044597A1 (ja) * | 2006-10-04 | 2010-02-12 | 日本電気株式会社 | 端末とuiccとの間の通信インターフェースの検出および活動化を高速化する方法 |
JP2014082766A (ja) * | 2006-10-04 | 2014-05-08 | Nec Corp | 端末とuiccとの間の通信インターフェースの検出および活動化を高速化する方法 |
CN101523420B (zh) * | 2006-10-04 | 2013-07-24 | 日本电气株式会社 | 使终端和uicc之间的通信接口的检测和激活加速的方法 |
US8408474B2 (en) | 2006-10-04 | 2013-04-02 | Nec Corporation | Method for speeding up the detection and the activation of the communication interface between a terminal and a UICC |
WO2008044597A1 (fr) * | 2006-10-04 | 2008-04-17 | Nec Corporation | Procédé d'augmentation de la vitesse de détection et d'activation d'une interface de communication entre un terminal et une carte uicc |
WO2021124846A1 (ja) | 2019-12-20 | 2021-06-24 | 株式会社 東芝 | Icカード及びicカードの制御プログラム |
US11868836B2 (en) | 2019-12-20 | 2024-01-09 | Kabushiki Kaisha Toshiba | IC card and control program for IC card |
JP7433886B2 (ja) | 2019-12-20 | 2024-02-20 | 株式会社東芝 | Icカード及びicカードの制御プログラム |
WO2021149622A1 (ja) | 2020-01-20 | 2021-07-29 | 株式会社 東芝 | Icカード、icカード処理システム、icカード処理装置の制御プログラム、及びコンピュータ可読記憶媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6837438B1 (en) | Non-contact information medium and communication system utilizing the same | |
EP3232409B1 (en) | Information communication sytem, information communication device, information communication method and computer program | |
JP2002501267A (ja) | 旅行関連マルチ機能スマートカードのための方法および装置 | |
KR20090126323A (ko) | Nfc 모듈, 특히 이동 전화기용 nfc 모듈 | |
US20080308640A1 (en) | Contactless stand-alone assembly | |
US10020847B2 (en) | NFC device and connection system of NFC devices | |
JP2003288561A (ja) | Icカード | |
JP2003288258A (ja) | Icカード及びicカードのメモリ管理方法 | |
JP2001034725A (ja) | 非接触icモジュール及びその製造方法、並びに、非接触情報媒体 | |
JP2000113152A (ja) | 非接触メモリ素子を内蔵した磁気ストライプテープ及びそれを利用して製造されたicカード及びicタグ | |
JP4100160B2 (ja) | Icカード及びicカードのデータ管理方法 | |
JP2001028037A (ja) | 非接触情報媒体およびこれを用いた通信システム | |
KR20090050582A (ko) | 디지털 컨텐츠를 제공하는 플래시 메모리를 갖는 칩 카드 | |
CN105512716A (zh) | 一种多功能ic卡 | |
CN205354084U (zh) | 一种多功能ic卡 | |
JP3636989B2 (ja) | データ処理装置、集積回路、icカード、データ処理方法及びデータ処理用プログラム | |
JP2003288257A (ja) | Icカード及びicカードのメモリ管理方法 | |
KR100480516B1 (ko) | 유무선통신 단말기에 내장되는 스마트카드 모듈 | |
CN201780624U (zh) | 一种多功能芯片卡 | |
Chirico | Smart card programming | |
CN2929835Y (zh) | 具有金融交易报文处理能力的智能卡 | |
KR102088623B1 (ko) | 스마트 결제 키트, 이를 이용한 결제 방법 및 시스템 | |
JP5168611B2 (ja) | カード利用システム | |
JP2001067444A (ja) | Icカード | |
KR100794275B1 (ko) | Ic칩이 실장된 카드의 발급을 위한 카드 발급 시스템 및그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |