JP2003288561A - Ｉｃカード - Google Patents

Abstract

(57)【要約】 【課題】 記憶内容を書き換え不可能なメモリであるＲ
ＯＭ等に登録した初期応答データを、後に変更する必要
が生じた場合には、速やかに初期応答データを更新する
ことが可能なＩＣカードを提供する。 【解決手段】 不揮発性メモリ内に、新たな初期応答デ
ータを書き込むためのリセット応答ＥＦを設け、外部か
らリセット信号を受信した場合に、リセット応答ＥＦ内
に新たな初期応答データが書き込まれているか否かを判
断し、リセット応答ＥＦ内に新たな初期応答データが書
き込まれていた場合には、ＲＯＭ内に書き込まれている
初期応答データとリセット応答ＥＦ内の新たな初期応答
データとを読み出して、外部に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性メモリを
搭載したＩＣカードに係り、特にＡＴＲ（AnswerTo Res
et）情報を更新することが可能なＩＣカードに関する。

【０００２】

【従来の技術】半導体メモリ等を内蔵するＩＣカードの
登場により、従来の磁気カード等に比べて記憶容量が飛
躍的に増大するとともに、マイクロコンピュータ等の半
導体集積回路装置を内蔵することによってＩＣカード自
体が演算処理機能を有することで情報媒体に高いセキュ
リティー性を付与することができるようになった。

【０００３】ＩＣカードはＩＳＯ（International Orga
nisation for Standardisation）で国際的に規格化され
ており、一般的にＩＣカードはプラスチックなどを基材
とするカード本体に半導体メモリ等のＩＣが内蔵され、
カード表面に外部装置との接続のために金属製の導電性
端子が設けられており、そのＩＣカードと外部装置との
データの交信のためにＩＣカードを外部装置のカードス
ロットに挿入して用いるものである。このＩＣカードは
接触型ＩＣカードと呼ばれ、特に、大量データ交換や決
済業務等交信の確実性と安全性が求められる用途、例え
ばクレジットや電子財布等に好適である。

【０００４】一方、入退室等のゲート管理への適用に際
しては、認証が主たる交信内容であって、交信データ量
も少量の場合が多く、より簡略な処理が望まれる。この
問題を解決するために考案された技術が非接触型ＩＣカ
ードである。これは、空間に高周波電磁界や超音波、光
等の振動エネルギーの場を設けて、そのエネルギーを吸
収、整流してカードに内蔵された電子回路を駆動する直
流電力源とし、この場の交流成分の周波数をそのまま用
いるか、或いは逓倍や分周して識別信号とし、この識別
信号をコイルやコンデンサ等の複合器を介してデータを
半導体素子の情報処理回路に伝送するものである。

【０００５】特に、認証や単純な計数データ処理を目的
とした非接触型ＩＣカードの多くは、電池とＣＰＵ（Ce
ntral Processing Unit ；中央処理装置）を搭載しない
ハードロジックの無線認証（いわゆる、Radio Frequenc
y IDentification）であり、この非接触型ＩＣカードの
出現によって、磁気カードに比較して偽造や改竄に対す
る安全性が高まった。また、この非接触カードによれ
ば、無線によって外部装置と通信を行うことができるた
め、例えば、駅の改札等に代表されるようなゲートを通
過する場合には、カード携帯者は、携帯するＩＣカード
をゲートに設けられているＩＣカードリードライタ（以
下、カードＲ／Ｗと記載する）に接近させるだけで良
く、従来のゲート通過に伴う煩わしい作業をすることな
く、簡単にゲートを通過することができる。

【０００６】また、近年になって、多目的な用途に１枚
のカードで対応することを目的として前者の外部端子を
持つ接触型の機能と後者の無線通信によってデータ交信
する非接触型の機能を有する複合型のＩＣカードが考案
されている。

【０００７】

【発明が解決しようとする課題】上述したようなＩＣカ
ードは、通常、外部装置であるカードＲ／Ｗとの間でデ
ータの送受を行う場合、カードＲ／Ｗからのリセット信
号により制御プログラムが起動され、その後、カードＲ
／Ｗからのコマンドを受け取って解読し、これに対応す
る処理を実行した後、その処理結果を応答データとして
カードＲ／Ｗに出力し、その後待機状態となる。ところ
で、一般に、ＩＣカードは機種によりその伝送プロトコ
ルが異なる。このため、ＩＣカードは伝送プロトコル等
をカードＲ／Ｗへ通知するため、リセット信号によるリ
セット解除を認識後、ＡＴＲ（Answer To Reset）情報
と称する初期応答データをカードＲ／Ｗに出力する。

【０００８】上記ＡＴＲ情報は、当該ＩＣカードの伝送
プロトコル仕様情報とＩＣカード固有の情報とから構成
されており、通常、ＩＣカードに搭載されるＩＣチップ
の製造工程で、ＩＣチップ内のマスクＲＯＭ内に書き込
まれる。ここで、上記マスクＲＯＭは、書き換え不可能
なメモリであるため、マスクＲＯＭに書き込んだＡＴＲ
情報を後に書き換えることは不可能である。

【０００９】しかしながら、ＩＣカード発行後におい
て、ＩＣカードのソフトウェアをバージョンアップした
い場合や、ＩＣカードに新たなソフトウェアを追加した
場合等には、ＲＯＭ内に登録されている上記ＡＴＲ情報
を更新する必要が生じる。このようなＡＴＲ情報の変更
が必要となる場面は、現在多く見受けられるが、従来の
ＩＣカードにおいては、ＲＯＭ内に書き込まれているＡ
ＴＲ情報を書き換える又は追加することができなかった
ため、ＩＣカード製造後に生じるデータ更新等に対応す
ることができなかった。

【００１０】本発明はこのような事情に鑑みてなされた
もので、記憶内容を書き換え不可能なメモリであるＲＯ
Ｍ等に登録した初期応答データを、後に変更する必要が
生じた場合には、速やかに初期応答データを更新するこ
とが可能なＩＣカードを提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、記憶内容を書き換え可能な不揮発性メモ
リと、該不揮発性メモリを制御する中央処理装置と、当
該カード固有のプロトコルを外部に通知するための初期
応答データが予め格納されているＲＯＭとを有するＩＣ
カードであって、前記不揮発性メモリ内に、新たな初期
応答データを書き込むための初期応答データ書き込み専
用ファイルを具備することを特徴とするＩＣカードを提
供する。

【００１２】また、請求項２に記載の発明は、請求項１
に記載のＩＣカードにおいて、外部からリセット信号を
受信した場合に、前記初期応答データ書き込み専用ファ
イル内に新たな初期応答データが書き込まれているか否
かを判断し、前記初期応答データ書き込み専用ファイル
内に新たな初期応答データが書き込まれていた場合に
は、前記ＲＯＭ内に書き込まれている初期応答データと
前記初期応答データ書き込み専用ファイル内の新たな初
期応答データとを読み出して、外部に出力することを特
徴とする。

【００１３】なお、本発明のＩＣカードの用途の代表的
なものとしては、例えば、金融関係におけるキャッシュ
カード、クレジットカード、通帳、行政関係における印
鑑証明カード、住民基本台帳カード、年金手帳、運転免
許証、パスポート、資格保有の証明書が例として挙げら
れる。また、有価証券関係における商品券、プリペイド
カード、株券として、運輸関係における定期乗車券、回
数券、ＥＴＣカード、運賃精算券、有料道路通行券等が
例として挙げられる。また、医療関係においては、健康
保険証、診察券、母子手帳、カルテ、診療履歴証、医療
個人証（血液型、投与禁止薬情報等を入力）、献血手帳
等が、また、ＩＤ関係、その他の分野においては、社員
証、会員証、保険証券、ポイントカード、身分証明書、
学生証、成績表、給与明細表、出退勤管理カード、電子
鍵、入退室管理カード、図書館利用証、機器利用証、施
設利用証、食堂利用証、各種決済カード、電話帳、警察
手帳等が例として挙げられる。

【００１４】

【発明の実施の形態】以下、図面を参照し、本発明の一
実施形態について説明する。まず、接触型、非接触型、
複合型等の各種ＩＣカードについて、それぞれ基本構
造、基本動作等について概要を説明する。

【００１５】（１−１）接触型ＩＣカードの概要 代表的な接触型ＩＣカードの概観図を図２０に、接触型
ＩＣカードの電気回路構成図を図２１に示す。図２０に
示すように、接触型ＩＣカード１００は、プラスチック
カード本体の表面の一部に外部装置とのインターフェー
スとなる端子電極１０１が取り付けられ、その端子電極
１０１の下面にＩＣチップ１０２が取り付けられてい
る。また、カード本体の表面には、印刷文字、エンボス
文字１０３の形成が可能である。また、既存の磁気カー
ドシステムにも対応可能とするため、磁気ストライプ１
０４が設けられている場合もある。上記ＩＣチップ１０
２の電気回路構成は、図２１に示すように、ＣＰＵ（中
央処理装置）１０５とメモリとを備えている。メモリ
は、ＲＯＭ（Read Only Memory）１０６、ＲＡＭ（Rand
om Access Memory、揮発性メモリ）１０７、記憶内容を
書き換え可能な不揮発性メモリとしてのＥＥＰＲＯＭ(E
lectrically ErasableProgrammable ROM)１０８等から
なる。上記ＲＯＭ１０６にはＣＰＵ１０５が実行するＩ
Ｃカード動作用プログラムを格納されている。また、Ｒ
ＡＭ１０７は、コマンド（命令）等のデータの一時格納
領域やＣＰＵ１０５の作業領域等として使用される。Ｅ
ＥＰＲＯＭ１０８には、メモリデータや各種設定等が格
納される。ＣＰＵは、これらのメモリからデータを読み
出すため、また、書き込みを行うために所定幅のバスを
介して接続されている。

【００１６】また、外部装置とのインターフェースであ
る端子電極１０１には、外部より電源を供給するための
電源端子Ｖｃｃ及びグラウンド端子ＧＮＤと、外部より
リセット信号を受信するためのリセット信号端子ＲＳＴ
と、外部との間でデータの送受信をするためのＩ／Ｏ端
子と、外部よりシステムクロック信号を受信するための
クロック端子ＣＬＫとを備えている。

【００１７】また、ＣＰＵ１０５は、外部装置から供給
されるＶｃｃ（電源電圧）、ＲＳＴ信号（リセット信
号）、ＣＬＫ信号（クロック信号）に基づいて、ＲＯＭ
１０６に格納されたプログラムを読み出して実行し、Ｒ
ＡＭ１０７およびＥＥＰＲＯＭ１０８に対してデータの
書き込み及び読み出しを行うとともに、Ｉ／Ｏ端子を介
して、外部機器からのコマンド・書き込みデータ等を受
信し、また、ＩＣカードからのレスポンスとしての処理
結果・読み出しデータ等を送信する。接触型ＩＣカード
１００は、記憶容量が大きいため、ソフトウェアも搭載
可能であり、このため多機能を１枚のＩＣカードで実現
することが可能である。また、セキュリティ性に優れ、
偽造、不正使用等が行われにくいという特徴を有してい
る。

【００１８】（１−２）非接触型ＩＣカードの概要 以下に、非接触型ＩＣカードの基本的構成と基本原理に
ついて図面を用いて説明する。図２２に示すように、非
接触型ＩＣカード１０９は、図中点線で示すようにカー
ド本体内部にＩＣチップ１１０、コイル１１７等を実装
し、無線により外部装置とデータの送受を行う。このた
め、ＩＣカード表面には、上述した接触型ＩＣカード１
００のように端子電極１０１を要しない。次に、図２３
に非接触型ＩＣカード１０９の電気回路構成を示す。同
図に示すように、非接触型ＩＣカード１０９は、ＩＣチ
ップ１１０と、共振回路部１１６とを備える。上記ＩＣ
チップ１１０には、ＣＰＵ（中央処理装置）１１１とＲ
ＯＭ１１２、ＲＡＭ１１３、ＥＥＰＲＯＭ１１４及びＲ
Ｆ回路１１５が実装されている。なお、ＩＣチップ１１
０の電源安定のため、バイパスコンデンサ（図示略）が
設けられる場合もある。

【００１９】上記共振回路部１１６は、コイル１１７と
コンデンサ１１８とによって構成され、その共振周波数
が外部装置１２０の放射する高周波電磁界の周波数と等
しくなるように設定されている。これにより、外部装置
１２０の送受信アンテナと直接電磁的に結合され電力の
受信や情報の送受を可能とする。尚、ＩＣチップは各社
が開発・設計しており、ＩＣチップの製品設計によって
は、非接触型ＩＣカードに実装する際に、必ずしも上述
したような共振周波数を調整する工程を必要としない例
もあり、もちろんその場合には、このように共振周波数
を調整するための電気部品を設けるなどの工程は必要な
い。

【００２０】ここで、外部装置１２０から非接触型ＩＣ
カード１０９に電力および情報を伝達する場合におけ
る、コイル１１７の動作を以下に説明する。外部装置１
２０の送受信回路で発生された図示しない高周波信号に
より、外部装置１２０内部の送受信コイルに高周波電磁
界が誘起され、この高周波信号が、電磁エネルギーとし
て空間に放射される。このとき、非接触型ＩＣカード１
０９がこの高周波電磁界中に位置すると、外部装置１２
０の送受信コイルにより発生された高周波電磁界によ
り、電磁誘導によって、非接触型ＩＣカード内の共振回
路部１１６に高周波電流が流れる。これにより、非接触
型ＩＣカード１０９は起電力を得る。ここで、コイル１
１７とコンデンサ１１８による共振回路部１１６の共振
周波数は、外部装置１２０が放射する高周波電磁界の周
波数に鋭く共振するように設定されている。これによ
り、外部装置１２０から最大の電磁エネルギーを受ける
ことができる。また、共振回路部１１６は、閉ループを
形成しているため受信したエネルギーを蓄積エネルギー
として保有することができる。

【００２１】なお、コイル１１７の形成方法として、銅
箔やアルミ箔のエッチングにより形成したり、銀ペース
トを印刷したり、電線を巻いたりする方法が知られてお
り、また、コンデンサ１１８の形成方法として、アンテ
ナをフレキシブル基板としてその基板の両面に電極をつ
けてコンデンサを形成する方法や、フィルムコンデンサ
やセラミックコンデンサを実装する方法が知られてい
る。なお、コイル１１７及びコンデンサ１１８は、図２
３に示したようにＩＣチップ１１０の外部に形成される
場合の他、ＩＣチップ１１０内に形成される技術もあ
る。なお上述した技術は、後述の複合型ＩＣカードに応
用することも可能である。

【００２２】また、非接触型ＩＣカード１０９の製造方
法としては、一般的にラミネート技術によるものが知ら
れている。このラミネート技術では、プレスの２枚の板
の間に複数の熱可塑性シートを積み重ねて配置し、非接
触型のＩＣチップ１１０をその中間に配置する。このＩ
Ｃチップ１１０は、予めこのＩＣチップ１１０を取り囲
むコイル１１６等と電気的に接続されている。その配置
後、熱と圧力を加えて複数の熱可塑性シートを溶着さ
せ、ＩＣチップ１１０と熱可塑性シートを一体化させ、
非接触型ＩＣカード１０９を製造する。また、上記ラミ
ネート技術によるものの他、例えば、熱可塑性シートの
間にカードのサイズに合った矩形のフレームを設置し、
このフレームと中間のシートによって形成された空洞内
に、予めコイル１１７に接続されているＩＣチップ１１
０を設置し、上記空洞に熱硬化樹脂を注入し、その後、
この空洞を上記熱可塑性シートで被覆するという製造方
法もある。なお、アンテナ（一般的にコイル状のものが
多い）とＩＣチップとの配置は、上述した例に限らず、
適宜設計しても良い。また、アンテナとＩＣチップとの
間は、必ずしも導体で接続される必要はなく、例えば、
トランス結合などの電気工学技術を利用して、アンテナ
とＩＣチップとの間のデータ送受信などを行うようにし
てもよい。

【００２３】上述した非接触型ＩＣカード１０９は、汚
れ、埃、始動等の外界からの影響を受けにくく、また、
操作性、端末のメンテナンスに優れる等の特徴を有す
る。また、外部装置１２０と接触させなくても情報の授
受が可能であることから、利便性、保守性に優れ、例え
ば、鉄道等の乗車券として有効に活用することが可能で
ある。

【００２４】（１−３）複合型ＩＣカードの概要 複合型ＩＣカードは、上述した接触型、非接触型を一体
化したものである。複合型ＩＣカードと称する他、ハイ
ブリッド型ＩＣカード、コンビ型ＩＣカード、コンビカ
ード、というように呼ばれることもある。また、複合型
ＩＣカードは、インターフェースのタイプ等によって、
デュアルインターフェースタイプと統合タイプとに分か
れる。

【００２５】デュアルインターフェースタイプは、接触
型、非接触型のインターフェースを有するが、ＣＰＵ、
メモリ（ＲＯＭ，ＲＡＭ，ＥＥＰＲＯＭ等）を共用する
タイプである。例えば、１つのＩＣチップに接触型、非
接型の２種類のインターフェース機能とＯＳ（オペレー
ティングシステム）を備え、一つのＣＰＵでメモリを共
用する。なお、デュアルインターフェースＩＣカード、
デュアルＩＣカード、デュアルカードというように呼ば
れることもある。これに対し、統合タイプは、接触型の
ＩＣチップ、非接触型のＩＣチップの、二つのＩＣチッ
プを有し、ＣＰＵ、メモリを共用しないタイプである。

【００２６】複合型ＩＣカードは、上述した接触型と非
接触型との２つの機能を有するため、用途に応じて広く
使い分けることが可能である。即ち、接触型ＩＣカード
が好ましいとされるクレジットカード、キャッシュカー
ド、物販、認証利用等の高額決済、認証サービス、端末
アクセス管理、ポイントサービスや、非接触型ＩＣカー
ドが好ましいとされる物販飲食利用の少額決済、入退室
管理、ゲート利用、出欠席管理、出退勤管理用、ポイン
トサービスカード、定期券、乗車券等に有効に活用する
ことができる。

【００２７】続いて、代表的なデュアルインターフェー
スタイプの複合型ＩＣカード２２０（以下、単に複合型
ＩＣカードと記載する）の電気回路構成を図２４に示
す。同図に示すように、複合型ＩＣカード２２０は、Ｉ
Ｃカード全体の制御を行うＣＰＵ１２１と、ブートプロ
グラム等の固定データが予め記録されたＲＯＭ１２２
と、電気的にデータの書き込み、消去が可能な不揮発性
メモリであるＥＥＰＲＯＭ１２３と、各種データを一時
的に記憶するＲＡＭ１２４と、外部装置の端子電極と接
触することにより、電力、データの送受を行う接触型イ
ンターフェース（Ｉ／Ｆ）としての端子電極１２５と、
非接触型インターフェース（Ｉ／Ｆ）としての共振回路
部１２６と、共振回路部１２６とＣＰＵ１２１との間に
介在するＲＦ回路１２７とを備えている。

【００２８】接触型インターフェースとして機能する上
記端子電極１２５は、外部より電源を供給するための電
源端子Ｖｃｃ及びグラウンド端子ＧＮＤと、外部よりリ
セット信号を受信するためのリセット信号端子ＲＳＴ
と、外部との間でデータの送受信をするためのＩ／Ｏ端
子と、外部よりシステムクロック信号を受信するための
クロック端子ＣＬＫとを備えている。上述した金属製の
各端子は、ＩＣカードの表面に配置されており、これら
の端子を外部装置である接触型カードＲ／Ｗに電気的に
接触されることにより、電力の供給やデータの送受を行
う。

【００２９】一方、非接触型インターフェースとして機
能する共振回路部１２６は、図２３に示した上述の非接
触型ＩＣカードと同様に、ＩＣカード内部に形成された
コイル状のアンテナ及びコンデンサとから構成され、外
部装置である非接触型カードＲ／Ｗと電波により電力の
供給やデータの送受を可能とする。共振回路部１２６に
よれば、ＩＣカード本体がカードＲ／Ｗに接触しないた
め、摩耗部分が少なく、カードＲ／Ｗ及びＩＣカードの
双方の寿命が長くなる他、アンテナがＩＣカードの内部
に設置されているため、カードの表面と裏面とを全て印
刷に使用できる、複数枚のＩＣカードに対してほぼ同時
に読み書きができる等の利点がある。

【００３０】また、上記ＲＯＭ１２２には、接触型イン
ターフェースに対応するオペレーティングシステムと、
非接触型インターフェースに対応するオペレーションシ
ステムとがそれぞれ記憶されている。また、ＥＥＰＲＯ
Ｍ１２３には、接触型オペレーションシステム又は非接
触型オペレーションシステム上で動作するアプリケーシ
ョン、認証キー情報、データ等が格納されている。

【００３１】次に、図２５に上記複合型ＩＣカード２２
０の構造を示す。図２５（ａ）は、全体構造を示してお
り、図２５（ｂ）は、複合型ＩＣモジュール実装部を横
切る横断面図を示したものである。同図において、共振
回路部１２６を構成するコイル１２８は、シート状の樹
脂の表面にプリントパターンで形成されており、上記コ
ンデンサ１２９は、シート状樹脂の誘電体を介して表面
・裏面それぞれ対向した平行平板からなる。

【００３２】複合型ＩＣモジュール１３０は、複合型Ｉ
Ｃチップ１３１と、モジュール基板１３２と、端子電極
１２５とからなる。上記複合型ＩＣチップ１３１は、図
２４に示したＣＰＵ１２１、ＲＯＭ１２２、ＥＥＰＲＯ
Ｍ１２３、ＲＡＭ１２４、及びＲＦ回路１２７が内蔵さ
れたＩＣチップである。複合型ＩＣチップ１３１と端子
電極１２５とは、モジュール基板１３２の相異なる面に
実装され、スルーホールで互いに回路接続された後に、
複合型ＩＣチップ１３１は樹脂封止される。これによ
り、複合型ＩＣモジュール１３０が完成する。

【００３３】続いて、樹脂基板に、プリントパターンに
よってコイル１２８と表裏面対向した平行平板のパター
ンによるコンデンサ１２９からなる共振回路部１２６を
形成し、コイルとして機能するフレキシブルなアンテナ
基板１３４が準備される。ここでは、コイル１２８はプ
リントパターンによる形成としたが絶縁被覆した導線を
巻いて形成する方法でもよい。また、アンテナ基板１３
４の樹脂としては塩化ビニルの他、ポリイミド、ポリカ
ーボネート、ＰＥＴ等が適用でき、材料は一種に固定さ
れるものではない。

【００３４】続いて、射出成形によりアンテナ基板１３
４を封入してカード基板１３５を作製する。成形の際、
アンテナ基板１３４は共振回路部１２６と複合型ＩＣモ
ジュール１３０の実装位置とが、所定の位置となるよう
に配置される。また、射出成形によるカード基板１３５
の製作と同時に、表面となるカード基板１３５には、複
合型ＩＣモジュール１３０の嵌合穴１３６を形成する。
最後に、カード基板１３５の複合型ＩＣモジュールの嵌
合穴１３６に複合型ＩＣモジュール１３０を導電ペース
ト等で接着することにより、複合型ＩＣカード２２０が
完成する。なお、カード基材としては塩化ビニルの他、
ポリカーボネートなど十分な強度とエンボス性などカー
ドの特性が得られるもので有ればすべて本発明に適用で
きる。

【００３５】なお、図２５（ａ）では、カード基板１３
５は、表面と裏面に分離して描いてあるが、本来、一体
のものであり、ここでは、カード基板１３５に封入され
るアンテナ基板１３４における共振回路部１２６と、複
合型ＩＣモジュール１３０が取り付けられる嵌合穴１３
６との関係を明確に説明するために修飾したものであ
る。また、カードの製作は、上述した射出成形の他、エ
ンボス特性を維持する方法であればいずれも適用可能で
あり、例えば、ラミネート方式、接着剤充填方式等が用
いられる。また、複合型ＩＣモジュール１３０の嵌合穴
１３６を、カード成形後にくりぬき加工することもあり
得る。

【００３６】続いて、エンボスに対応した複合型ＩＣカ
ード２２０の平面図を図２６に示す。この例では、コイ
ル１２８を外部端子領域１３７に実装される複合型ＩＣ
モジュール１３０に近接させ、更に外部端子領域１３７
（複合型ＩＣモジュール１３０）が該コイル１２８のル
ープの外側に位置するように配置して、エンボス領域１
３８・外部端子領域１３７を干渉しないように配置した
場合を示している。これはコイル仕様が所定のインダク
タンスを得るために、コイル１２８がスパイラル形状で
あり、そのコイル１２８の幅がエンボス領域１３８と外
部端子領域１３７との間隙よりも広くなった場合に非常
に有効である。

【００３７】次に、図２７（ａ）、（ｂ）にエンボス領
域１３８に対応した複合型ＩＣカード若しくはエンボス
領域１３８無しの場合の複合型ＩＣカードにおけるコイ
ル１２８の複合型ＩＣカード２２０内部に於ける実装位
置を示す。コイル１２８はカードのほぼ周囲全体に配置
されている。このときのコイル仕様は、カードのほぼ全
周に沿って配置されるため、所定のインダクタンスを得
るのに図２６における場合と比較して少ない巻数で実現
できる。また、コイル１２８の外部端子領域１３７に近
接する長さは任意であり、図２７（ｂ）に示すように、
外部端子領域１３７のほぼ３／４周を取り囲むように配
置することも可能である。この場合におけるアンテナ基
板１３４はエンボス領域１３８に対応する部分の樹脂シ
ートを切り抜いてある。これは、エンボス特性に影響を
与えないことを目的としている。

【００３８】また、図２６及び図２７では、コイル１２
８の巻き方（ループ状態）が比較的均等に揃っていた
が、図２８に示すように、コイル１２８の巻き数を非常
に多くし、外周径と内周径の差を大きくするようにして
もよい。図２８では、例えば、外部装置が放射する高周
波電磁界の周波数が、図２６及び図２７の場合に比べて
１桁乃至２桁低い場合に適したコイルの巻き方である。
高周波電磁界の周波数が低くなると、当然のことながら
共振回路部１２６でのコイル１２８のインダクタンス値
およびコンデンサ１２９の容量値が増加する。コイル１
２８のインダクタンス増加は巻数の増大につながり、プ
リントパターンによるスパイラルコイル形状では外周径
と内周径の差が大きくなり図２８に示す形態となる。

【００３９】（２）ＩＣカードシステムの概要 次に、上述したようなＩＣカードと通信を行うシステム
側（外部装置側）の構成について図４２を参照して説明
する。 （２−１）ＩＣカードシステムの構成 図２９に示すように、ＩＣカードシステムは、一般にホ
ストコンピュータ１４０、端末装置１４１、及びカード
Ｒ／Ｗ１４２から構成される。ホストコンピュータ１４
０は、ＩＣカードシステム全体を集中的に制御するもの
である。端末装置１４１は、ホストコンピュータ１４０
に通信回線などで接続されており、各地に分散して多数
配置してある。カードＲ／Ｗ１４２は、例えば各店舗に
設置され、ＩＣカードとホストコンピュータ１４０側と
のインターフェースとして機能する。なお、ホストコン
ピュータ１４０には、カード発行装置１４３が接続され
ることもある。また、上記端末装置１４１としては、専
用に作られた専用端末の他に、パソコン、キャッシュデ
ィスペンサー端末、ＡＴＭ端末、自動販売機、入退場ゲ
ート、ＰＯＳ（Point Of Sales）端末、携帯電話が例と
して挙げられる。

【００４０】図２９に示したＩＣカードシステムにおい
て、接触型のカードＲ／Ｗ（ＩＣカードとしては接触
型、複合型）が使用される場合は、図３０に示すよう
に、カードＲ／Ｗ１４２にＩＣカード１４４が挿入され
ることにより、カードＲ／Ｗ１４２の端子電極と１４５
と、ＩＣカード１４４の端子電極１４６とが接触し、こ
の端子電極を介して信号の送受信がなされる。具体的に
はカードＲ／Ｗ１４２からＩＣカード１４４へ制御信号
が送信され、これに対する応答信号がＩＣカード１４４
からカードＲ／Ｗ１４２へ送信される。また、ＩＣカー
ドに情報を書き込む場合には、カードＲ／Ｗ１４２とＩ
Ｃカードとの間でネゴシエーションを行い、カードＲ／
Ｗ１４２が書き込みの許可を得た場合に、書き込むデー
タをＩＣカード１４４へ送信することで、該データの書
き込みを行うことができる。

【００４１】一方、ＩＣカード１４４から情報を読み出
す場合には、カードＲ／Ｗ１４２は、ＩＣカード１４４
に対して読み出し要求と読み出しを所望するファイルの
情報等を送信することにより、所望の情報をＩＣカード
１４４から読み出すことが可能となる。

【００４２】また、図２９に示したＩＣカードシステム
において、非接触型のカードＲ／Ｗ（ＩＣカードとして
は非接触型、複合型）が使用される場合は、図３１に示
すように、ＩＣカード１４８をカードＲ／Ｗ１４７に接
近させることにより、電磁誘導によりカードＲ／Ｗ１４
７から起電力を得、カードＲ／Ｗ１４７との間で無線に
より上述したような通信を行うことができる。

【００４３】（３）ＩＣカードの製造から発行まで 続いて、ＩＣカードの製造から発行までの過程を図３２
を参照して順に説明する。まず、ＩＣカードの製造過程
（図３２のステップＳＰ４１）では、ＩＣカード用ＩＣ
チップのＯＳ、アプリケーションソフトの開発、ＩＣチ
ップの設計工程、ＩＣチップの製造工程、ＩＣチップを
プラスチック等のカードに実装する工程、ＩＣカードに
文字や模様等の印刷を行なう工程を経る。そして、この
ようにして製造されたＩＣカードは、発行者に渡され、
発行処理が行なわれる（ステップＳＰ４２）。

【００４４】発行処理では、カードのフォーマット（Ｅ
ＥＰＲＯＭの初期化処理）、ＣＤＦ（Common Data Fil
e）を生成する処理が行われる。また、ＣＤＦには、カ
ードの属性情報、カードの発行者、カードの所有者を特
定する情報、アプリケーションソフトへのアクセス権限
の情報、ＰＩＮ（Ｐersonal Identification Numbe
r）情報（個人識別情報）等が記憶される。また、ＡＤ
Ｆ（Application Data File）を生成する。ＡＤＦに
は、アプリケーション内のファイルへのアクセス権限の
情報、アプリケーション内で用いられるＰＩＮ情報等が
格納される。

【００４５】そして、上述したような発行処理されたＩ
Ｃカードは、使用者に渡され、サービス提供者が提供す
るサービスを、使用者がＩＣカードを使って受けること
ができる（ステップＳＰ４３）。なお、初回使用時に、
使用者が端末を用いて暗証番号等を設定する場合もあ
る。

【００４６】（４）ＩＣカードのメモリ管理方法 次に、ＩＣカードのメモリ管理方法の一実施形態につい
て図１〜図１５を参照して説明する。なお、ここでのメ
モリ管理方法は、上述した接触型、非接触型、複合型の
ＩＣカードにそれぞれ適用可能であるが、簡単のため、
図２０〜図２１において説明した接触型ＩＣカード１０
０に本発明のメモリ管理方法を適用する場合について説
明する。

【００４７】まず、図３３に、原国際規格ＩＳＯ／ＩＥ
Ｃ７８１６シリーズにより規定されている基本的なファ
イル階層構造を示す。このファイル構造において、ＭＦ
（Master File）は最上位に位置するファイルであり、
ファイル構成の根幹となる唯一の必須専用ファイルであ
る。そして、上記ＭＦの配下に、ＤＦ（Dedicated Fil
e）、及びＥＦ（Elementary File）が構成される。ＤＦ
は、ファイル制御情報及び任意選択の割付可能メモリを
含むファイルであり、ＥＦ、及び又は専用ファイルの親
ファイルとなることができる。ＥＦは、同一のファイル
識別子を有しているデータ単位又はレコードの集合であ
り、アプリケーションプログラム、データ等を格納する
ＷＥＦ（Working ＥＦ）と、認証鍵及び暗号を格納する
ＩＥＦ（Internal ＥＦ）等がある。そして、上述した
ような階層構造を持つファイルが上述した各種ＩＣカー
ドに使用される不揮発性メモリとしてのＥＥＰＲＯＭに
格納されている。

【００４８】（４−１）本実施形態に係るファイル階層
構造 続いて、本実施形態における具体的なファイル階層構造
を図１に示す。なお、本実施形態では、図２０に示した
接触型ＩＣカード１００のＥＥＰＲＯＭ１０８に図１に
示したファイルが格納される。

【００４９】このファイル階層構造は、図３３に示した
原国際規格ＩＳＯ／ＩＥＣ７８１６シリーズに準拠した
ものであり、その構造は、ファイルの最上位に配置され
たＭＦの配下に、リセット応答ＥＦ、ＤＦ名管理ＥＦ、
ＤＦ１が連なり、更に、ＤＦ１の配下に、ＥＦ２及びＤ
Ｆ２が連なり、ＤＦ２の配下にＥＦ３及びＥＦ４が連な
る階層構造となっている。なお、上記ＭＦの上位には、
当該ＭＦ並びにＭＦ配下に存在するファイルを格納する
ＥＥＰＲＯＭのメモリマップの状態を管理するシステム
ディレクトリsysが生成される。

【００５０】（４−２）本実施形態に係るディレクトリ
及びファイルのレイアウト そして、各ファイルは、ディレクトリによって管理され
る。ディレクトリは、図２に示すようなレイアウトを有
し、当該ディレクトリが生成されているものであるか又
は削除されたものであるかを示すディレクトリ生成・削
除フラグFLG、ファイルＩＤ（ファイル番号）FID、配下
に存在するファイルの先頭セクタ（区画）番号（先頭論
理アドレス）TOP、配下に存在するファイルの最終セク
タ（区画）番号（最終論理アドレス）BTM、ファイルサ
イズ（全セクタ数）VLMをそれぞれ登録するメモリ領域
を有する。また、上述したＤＦには、ファイル名を付与
することができ、ファイル名を書き込むメモリ領域のレ
イアウトは、図３に示すように、ディレクトリ生成・削
除フラグFLG、ＤＦディレクトリの先頭論理アドレスTOP
_D、及びファイルのＩＤ名（ＤＦ名）を格納するメモリ
領域とを有する。

【００５１】なお、本実施形態において、ファイルの生
成、削除は、３２バイトからなる１セクタ（１区画）を
最小単位として取り扱う。また、上記ディレクトリは原
則として１セクタを要する。

【００５２】（４−３）ファイルの生成 以下、図４に示したファイル階層構造と、図５〜図１５
に示したＥＥＰＲＯＭのメモリマップの遷移図とを参照
し、ファイル生成の処理について説明する。なお、図４
は、図１に示したファイル構造において、ディレクトリ
を構造内に表したものである。

【００５３】まず、ＥＥＰＲＯＭ（不揮発性メモリ）の
初期状態におけるメモリマップを図５に示す。図５に示
すように、ＥＥＰＲＯＭのメモリ領域は、ファイル領域
と、ＦＡＴ（file Allocation Table）領域（ファイル
管理領域）とに分割されている。本実施形態では、物理
アドレス「h'000000」〜「h'049990」をファイル領域
に、「h'050000」以降の物理アドレスをＦＡＴ領域に割
り当てている。

【００５４】上記ファイル領域においては、３２バイト
からなる１セクタ毎に論理アドレスが割り当てられてい
る。なお、図中「h'」で始まるアドレスは物理アドレス
を示しており、「#」で始まるアドレスは、論理アドレ
スを示している。ここで、論理アドレスとは、ＥＥＰＲ
ＯＭ上に実際に割り当てられたアドレスではなく、ファ
イルを管理するためにプログラム上で使用される仮想
（論理上）のアドレスであり、１６進で表記されてい
る。これに対し、物理アドレスとは、１バイト毎に割り
当てられている番地であり、１６進で表記されている。
なお、ハードウェアでは、物理アドレスを使用している
ため、ソフトウェア上において、物理アドレスと論理ア
ドレスとの変換処理が必要となる。

【００５５】一方、ＦＡＴ領域には、セクタ（区画）Ｙ
の各々に対応する管理セクタＦを設け、管理セクタＦの
各々には、対応する区画の使用状態等を登録する。互い
に対応するセクタＹと管理セクタＦとは、同一の論理ア
ドレスで識別され、図中網掛けで示されている番号は、
ＦＡＴ領域において各管理セクタＦに割り当てられた論
理アドレスである。

【００５６】なお、ＦＡＴ領域における論理アドレス
（ＦＡＴ領域における網掛け部分）は、実際には、メモ
リマップ上には存在しない。また、ＦＡＴ領域における
管理セクタＦは２バイトで構成されているため、２バイ
ト毎に論理アドレスが割り当てられていることとなる。
なお、ＦＡＴ領域においては、１行１６バイトで表示し
ているため、２行で１セクタＹに相当する３２バイトを
示している。

【００５７】また、図５においては、全てのメモリエリ
アに初期値「FFFF」が記憶されている。この状態は、Ｅ
ＥＰＲＯＭの全てのメモリ領域にデータが何も入ってい
ない状態を表しており、フォーマット前、即ち、製造し
た直後のＥＥＰＲＯＭの状態に相当する。なお、「FFF
F」に代わって「0000」が記憶されている場合もある。

【００５８】続いて、接触型ＩＣカード１００が外部装
置（例えば、図４３におけるカードＲ／Ｗ１４２）に挿
入されることにより、Ｉ／Ｏ端子を介してフォーマット
実行のコマンドと、確保するセクタ数とを受信すると、
ＩＣカード内のＣＰＵ１０５は、図５に示した初期状態
のＥＥＰＲＯＭ１０８に対し、フォーマット処理を実行
する。

【００５９】このフォーマット実行処理では、まず、命
令を受けた数の空きセクタをファイル領域に確保し、そ
の確保した空きセクタに対応する管理セクタＦをＦＡＴ
領域に生成する。その後、システムディレクトリ（SY
S）とＭＦディレクトリ（MF）とを確保した空きセクタ
に生成する。以下、確保する空きセクタ数として２５６
セクタが指示された場合について説明する。

【００６０】〈管理セクタのリンク付け〉まず、ファイ
ル領域において、論理アドレス「#0000」〜「#00FF」の
２５６セクタ分の空きセクタを確保すべく、確保する空
きセクタに各々対応する管理セクタをＦＡＴ領域に生成
する。具体的には、ＦＡＴ領域において「#0000」の管
理セクタに、次の論理アドレスへのリンク情報として
「*0001」を登録し、続く「#0001」には次の論理アドレ
スのリンク情報として「*0002」を登録する。同様にし
て、各管理セクタに次の論理アドレスへのリンク情報を
登録し、最終セクタに対応する論理アドレス「#00FF」
の管理セクタには、最終コードを示す「FFFF」を登録す
る。このようにして、各管理セクタに次の論理アドレス
へのリンク情報を登録することにより、論理アドレス
「#0000」〜「#00FF」の連続する２５６セクタを空きセ
クタとして確保する。

【００６１】〈システムディレクトリ（SYS）の生成〉
続いて、ＣＰＵ１０５は、図４に示したファイル構造に
おいて最上位に位置するシステムディレクトリ（SYS）
の生成処理を実行する（図４のＳＰ１）。まず、ファイ
ル領域の先頭物理アドレス「h'000000」〜「h'00001F」
からなる１セクタ目に、システムディレクトリを生成す
る。これは、１セクタ目のディレクトリ生成・削除フラ
グ格納エリア（以下、単にFLGと記載する）に、ディレ
クトリを作成したことを示すための「01」を書き込み、
続いて、先頭セクタ番号（先頭論理アドレス）格納エリ
アTOP（以下、単にTOPと記載する）に、現在の空きセク
タの先頭論理アドレスである「#0000」を書き込み、最
終セクタ番号格納エリアBTM（以下、単にBTMと記載す
る）に空きセクタの最終論理アドレスである「#00FF」
を書き込み、ファイルサイズ格納エリアVLM（以下、単
にVLMと記載する）に現在の空きセクタ数である「010
0」を書き込む。なお、このセクタ数も１６進表記であ
る。これにより、図６に示すように、システムディレク
トリが１セクタ目に生成され、現在ファイル領域におけ
る「#0000」〜「#00FF」までの「256」セクタが空き領
域として確保された旨が示される。

【００６２】〈ＭＦディレクトリ（MF）の生成〉続い
て、ＣＰＵ１０５はＭＦディレクトリの生成処理を行う
（図４のＳＰ２）。まず、現在確保されている空きセク
タの内、先頭の１セクタをＭＦディレクトリ生成用に確
保するため、システムディレクトリのTOPに記載されて
いる論理アドレスを読み取る（図６参照）。この結果、
論理アドレス「#0000」を取得すると、この論理アドレ
スで識別されるＦＡＴ領域の管理セクタに、最終コード
である「FFFF」を登録し（図７参照）、当該論理アドレ
スで識別されるセクタを上述した空きセクタのリンクか
ら切り離す。これにより、論理アドレス「#0000」のセ
クタをＭＦディレクトリ生成用に確保することができ
る。

【００６３】続いて、２５６あった空きセクタの内、１
セクタをＭＦディレクトリ生成用に確保した旨をシステ
ムディレクトリに反映させる。即ち、ＭＦディレクトリ
生成用に１セクタ確保することにより、空きセクタの先
頭論理アドレスは「#0000」から「#0001」へ移行し、セ
クタ数は１つ減少して「２５５」となる。従って、この
旨をシステムディレクトリに登録するべく、システムデ
ィレクトリのTOPに「#0001」を、VLMにセクタ数「２５
５」を示す「00FF」を書き込む。なお、最終セクタにつ
いては、変更がないので、BTMは「#00FF」のままであ
る。

【００６４】続いて、ＣＰＵは、確保した論理アドレス
「#0000」のセクタにＭＦディレクトリを生成する。即
ち、ディレクトリが生成された旨を示すためにFLGに「0
1」を登録する。なお、ＭＦディレクトリ配下には、ま
だファイルが存在しないため、ＭＦディレクトリのTO
P、BTM、VLMには初期値のままである。上述した処理が
行われることにより、ＥＥＰＲＯＭ１０８のメモリマッ
プは図７に示すような状態となる。

【００６５】〈リセット応答ＥＦディレクトリ（R-EF）
の生成〉続いて、ＣＰＵはＭＦディレクトリ（MF）の配
下にリセット応答ＥＦディレクトリ（R-EF）を生成する
処理を行う（図４のＳＰ３）。まず、空きセクタの内、
先頭の１セクタをリセット応答ＥＦディレクトリ生成用
に確保するため、システムディレクトリのTOPに記載さ
れている論理アドレス「#0001」を読み取り、この論理
アドレス「#0001」の管理セクタに、最終コードである
「FFFF」を登録する。これにより、論理アドレス「#000
1」で識別される１セクタを空きセクタのリンケージか
ら切り離し、リセット応答ＥＦディレクトリ生成用に確
保することができる。

【００６６】続いて、論理アドレス「#0001」のセクタ
を確保したことにより、空きセクタの先頭論理アドレス
が「#0002」に移行し、空きセクタ数も１減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0002」を、VLMにセク
タ数「２５４」を示す「00FE」を登録する。なお、最終
セクタについては、変更がないので、BTMは「#00FF」の
ままである。

【００６７】続いて、ＣＰＵはリセット応答ＥＦディレ
クトリをＭＦディレクトリ配下に生成する旨をＭＦディ
レクトリに反映させる処理を行う。具体的には、まず、
ＭＦディレクトリの配下に既にファイルが存在するか否
かを判断するために、ＭＦディレクトリのBTMに「FFF
F」が登録されているか否かを判断する。この結果、図
７から分かるように、ＭＦディレクトリのBTMには「FFF
F」が登録されているため、ＣＰＵ１０５は、リセット
応答ＥＦディレクトリ用に確保した１セクタの情報をＭ
Ｆディレクトリにそのまま反映させる。

【００６８】具体的には、ＭＦディレクトリのTOPに「#
0001」を、BTMに「#0001」を、VLMに「0001」を書き込
む。これにより、ＭＦディレクトリ配下にファイルが生
成され、且つ、そのファイルは論理アドレス「#0001」
のセクタに格納されていることを示すことができる。

【００６９】続いて、ＣＰＵは、確保した論理アドレス
「#0001」のセクタにリセット応答ＥＦディレクトリを
生成するべく、論理アドレス「#0001」のセクタのFLGに
「01」を登録する。なお、リセット応答ＥＦディレクト
リ配下には、まだファイル等が存在しないため、リセッ
ト応答ＥＦディレクトリのTOP、BTM、VLMは初期値のま
まである。上述した処理が行われることにより、ＥＥＰ
ＲＯＭ１０８のメモリマップは図８に示すような状態と
なる。

【００７０】〈ＥＦ１の書き込み〉続いて、ＣＰＵはリ
セット応答ＥＦディレクトリ（R-EF）の下にＥＦ１を書
き込む処理を行う（図４のＳＰ４）。まず、システムデ
ィレクトリのTOPに格納されているアドレス「#0002」を
読み取り、この論理アドレスを先頭論理アドレスとし
て、これから書き込むＥＦ１のサイズに応じたセクタ数
を確保する。ここでは、２セクタ、即ち「#0002」〜「#
0003」をＥＦ１格納用に確保するべく、確保した２セク
タの最終論理アドレス「#0003」に対応するＦＡＴ領域
の管理セクタに、最終コードを示す「FFFF」を登録す
る。これにより、論理アドレス「#0002」〜「#0003」で
識別される２セクタを空きセクタのリンケージから切り
離し、ＥＦ１格納用に確保することができる。

【００７１】続いて、論理アドレス「#0002」〜「#000
3」の２セクタを確保したことにより、空きセクタの先
頭論理アドレスが「#0004」に移行し、空きセクタ数も
２減少したので、その旨をシステムディレクトリに反映
させるべく、システムディレクトリのTOPに「#0004」
を、VLMにセクタ数「２５２」を示す「00FC」を登録す
る。なお、最終セクタについては、変更がないので、BT
Mは「#00FF」のままである。

【００７２】続いて、ＣＰＵはＥＦ１をリセット応答Ｅ
Ｆ配下に生成する旨をリセット応答ＥＦディレクトリに
反映させる処理を行う。具体的には、まず、リセット応
答ＥＦディレクトリのBTMに「FFFF」が登録されている
か否かを判断する。この結果、図８から分かるように、
BTMには「FFFF」が登録されているため、ＣＰＵは、Ｅ
Ｆ１格納用に確保した２セクタの情報をリセット応答Ｅ
Ｆディレクトリにそのまま反映させる。

【００７３】具体的には、リセット応答ＥＦディレクト
リのTOPに「#0002」、BTMに「#0003」、VLMに「0002」
を書き込む。これにより、リセット応答ＥＦ配下にファ
イルが生成され、且つ、そのファイルは論理アドレス
「#0002」〜「#0003」のセクタに格納されていることを
示すことができる。続いて、ＣＰＵは、確保した論理ア
ドレス「#0002」〜「#0003」にＥＦ１を書き込む。上述
した処理が行われることにより、ＥＥＰＲＯＭ１０８の
メモリマップは図９に示すような状態となる。

【００７４】〈ＤＦ名管理ＥＦディレクトリ（DF-EF）
の生成〉続いて、ＣＰＵ１０５はＭＦディレクトリ（M
F）の配下にＤＦ名管理ＥＦディレクトリ（DF-EF）を生
成する（図４のＳＰ５）。まず、現在確保されている空
きセクタの内、先頭の１セクタをＤＦ管理ＥＦディレク
トリ生成用に確保するため、システムディレクトリのTO
Pに記載されている論理アドレスを読み取る（図９参
照）。この結果、論理アドレス「#0004」を取得する
と、この論理アドレスで識別されるＦＡＴ領域の管理セ
クタに、最終コードである「FFFF」を登録し、当該論理
アドレスで識別されるセクタを上述した空きセクタのリ
ンクから切り離す。これにより、論理アドレス「#000
4」のセクタをＤＦ名ＥＦディレクトリ生成用に確保す
ることができる。

【００７５】続いて、論理アドレス「#0004」のセクタ
を確保したことにより、空きセクタの先頭論理アドレス
が「#0005」に移行し、空きセクタ数も１減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0005」を、VLMにセク
タ数「２５１」を示す「00FB」を登録する（図１０参
照）。なお、最終セクタについては、変更がないので、
BTMは「#00FF」のままである。

【００７６】続いて、ＣＰＵ１０５はＤＦ名管理ＥＦデ
ィレクトリをＭＦディレクトリ配下に生成する旨をＭＦ
ディレクトリに反映させる処理を行う。具体的には、ま
ず、ＭＦディレクトリのBTMに「FFFF」が登録されてい
るか否かを判断する。この結果、図９から分かるよう
に、ＭＦディレクトリのBTMには「FFFF」以外の情報が
登録されているため、ＣＰＵは、ＭＦディレクトリのBT
Mに書き込まれている「#0001」の情報を、今回確保した
セクタの最終論理アドレスである「#0004」に更新し、
また、VLMの情報を「0002」に更新することにより、新
たに確保したセクタ１を反映させる（図１０参照）。

【００７７】続いて、ＣＰＵ１０５は、ＭＦディレクト
リのBTMの前回値（更新する前の値）である論理アドレ
ス「#0001」で識別されるＦＡＴ領域の管理セクタに、
今回、ＤＦ名管理ＥＦディレクトリ生成用に確保したセ
クタの先頭論理アドレスである「#0004」を書き込む。
即ち、ＦＡＴ領域の論理アドレス「#0001」の管理セク
タの情報を、「FFFF」から「#0004」に書き換える。

【００７８】これにより、図１０に示すように、ＣＰＵ
１０５は、ＭＦディレクトリのTOPに書き込まれている
情報「#0001」の情報に基づいて、ＦＡＴ領域を検索す
ることにより、論理アドレス「#0001」→「#0004」と追
うことができ、論理アドレス「#0001」、「#0004」の情
報がＭＦ配下に存在するということを認識することがで
きる。

【００７９】続いて、ＣＰＵ１０５は、確保した論理ア
ドレス「#0004」のセクタにＤＦ名管理ＥＦディレクト
リを生成するべく、論理アドレス「#0004」のセクタのF
LGに「01」を登録する。なお、ＤＦ名管理ＥＦディレク
トリ配下には、まだファイル等が存在しないため、ＤＦ
名管理ＥＦディレクトリのTOP、BTM、VLMは初期値のま
まである。上述した処理が行われることにより、ＥＥＰ
ＲＯＭ１０８のメモリマップは図１０に示すような状態
となる。

【００８０】〈ＤＦ１ディレクトリ(DF1)の生成〉続い
て、ＣＰＵ１０５はＭＦディレクトリ（MF）の配下にＤ
Ｆ１ディレクトリ（DF1）を生成する（図４のＳＰ
６）。まず、現在確保されている空きセクタの内、先頭
の１セクタをＤＦ１ディレクトリ生成用に確保するた
め、システムディレクトリのTOPに記載されている論理
アドレスを読み取る（図１０参照）。この結果、論理ア
ドレス「#0005」を取得すると、この論理アドレスで識
別されるＦＡＴ領域の管理セクタに、最終コードである
「FFFF」を登録し、当該論理アドレスで識別されるセク
タを上述した空きセクタのリンクから切り離す。これに
より、論理アドレス「#0005」のセクタをＤＦ１ディレ
クトリ生成用に確保することができる。

【００８１】続いて、論理アドレス「#0005」のセクタ
を確保したことにより、空きセクタの先頭論理アドレス
が「#0006」に移行し、空きセクタ数も１減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0006」を、VLMにセク
タ数「２５０」を示す「00FA」を登録する。なお、最終
セクタについては、変更がないので、BTMは「#00FF」の
ままである。

【００８２】続いて、ＣＰＵ１０５はＤＦ１ディレクト
リをＭＦディレクトリ配下に生成する旨をＭＦディレク
トリに反映させる処理を行う。具体的には、まず、ＭＦ
ディレクトリのBTMに「FFFF」が登録されているか否か
を判断する。この結果、図１０から分かるように、ＭＦ
ディレクトリのBTMには「FFFF」以外の情報が登録され
ているため、ＣＰＵは、ＭＦディレクトリのBTMに書き
込まれている「#0004」の情報を、今回確保したセクタ
の最終論理アドレスである「#0005」に更新し、また、V
LMの情報を「0003」に更新することにより、新たに確保
したセクタ１を反映させる（図１１参照）。

【００８３】続いて、ＣＰＵは、ＭＦディレクトリのBT
Mの前回値（更新する前の値）である論理アドレス「#00
04」で識別されるＦＡＴ領域の管理セクタに、今回、Ｄ
Ｆ１ディレクトリ生成用に確保したセクタの先頭論理ア
ドレスである「#0005」を書き込む。即ち、ＦＡＴ領域
の論理アドレス「#0004」の情報を、「FFFF」から「#00
05」に書き換える。

【００８４】これにより、図１１に示すように、ＣＰＵ
は、ＭＦディレクトリのTOPに書き込まれている情報「#
0001」の情報に基づいて、ＦＡＴ領域を検索することに
より、論理アドレス「#0001」→「#0004」→「#0005」
と追うことができ、論理アドレス「#0001」、「#000
4」、「#0005」で識別されるセクタに格納されているフ
ァイル等がＭＦ配下に存在するということを認識するこ
とができる。

【００８５】続いて、ＣＰＵは、確保した論理アドレス
「#0005」のセクタにＤＦ１ディレクトリを生成するべ
く、論理アドレス「#0005」のセクタのFLGに「01」を登
録する。なお、ＤＦ１ディレクトリ配下には、まだファ
イル等が存在しないため、このディレクトリのTOP、BT
M、VLMは初期値のままである。上述した処理が行われる
ことにより、ＥＥＰＲＯＭ１０８のメモリマップは図１
１に示すような状態となる。

【００８６】〈ＤＦ１のファイル名登録〉続いて、ＤＦ
１ディレクトリ（DF）のファイル名をＤＦ名管理ＥＦ
（DF-EF）の配下へ書き込む処理を行う（図４のＳＰ
７）。ＤＦには、ファイル名を付与することができる。
ここでは、ＤＦファイルに付与されたファイル名を専用
に管理するファイルであるＤＦ名管理ＥＦ配下に、ＤＦ
１ディレクトリに付与されたＤＦ名を登録する処理を行
う。

【００８７】まず、システムディレクトリTOPに格納さ
れているアドレス「#0006」を読み取り、この論理アド
レスを先頭論理アドレスとして、２セクタをＤＦ１のフ
ァイル名登録用に確保するため、この論理アドレス「#0
006」から２セクタ目に当たる論理アドレス「#0007」の
管理セクタに、最終コードである「FFFF」を登録する。
これにより、論理アドレス「#0006」〜「#0007」で識別
される２セクタを空きセクタのリンケージから切り離
し、ＤＦ１のファイル名登録用に確保することができ
る。

【００８８】続いて、論理アドレス「#0006」〜「#000
7」の２セクタを確保したことにより、空きセクタの先
頭論理アドレスが「#0008」に移行し、空きセクタ数も
２減少したので、その旨をシステムディレクトリに反映
させるべく、システムディレクトリのTOPに「#0008」
を、VLMにセクタ数「２４８」を示す「00F8」を登録す
る。なお、最終セクタについては、変更がないので、BT
Mは「#00FF」のままである。

【００８９】続いて、ＣＰＵ１０５はＤＦ１のファイル
名をＤＦ名管理ＥＦ配下に登録する旨をＤＦ名管理ＥＦ
ディレクトリに反映させる処理を行う。具体的には、ま
ず、ＤＦ名管理ＥＦディレクトリのBTMに「FFFF」が登
録されているか否かを判断する。この結果、図１１から
分かるように、ＤＦ名管理ＥＦディレクトリのBTMには
「FFFF」が登録されているため、ＣＰＵは、ＤＦ１のフ
ァイル名登録用に確保した２セクタの情報をＤＦ名管理
ＥＦディレクトリにそのまま反映させる。具体的には、
ＤＦ名管理ＥＦディレクトリのTOPに「#0006」を、BTM
に「#0007」を、VLMに「0002」を書き込む。これによ
り、ＤＦ名管理ＥＦ配下にＤＦ１のファイル名が登録さ
れ、且つ、そのファイルは論理アドレス「#0006」〜「#
0007」のセクタに格納されていることを示すことができ
る。

【００９０】続いて、ＣＰＵは、確保した論理アドレス
「#0006」〜「#0007」のセクタのFLGに「01」を登録す
るとともに、ＤＦディレクトリの先頭アドレス格納領域
TOP_DにＤＦ１の先頭論理アドレス「#0005」を、またフ
ァイル名格納領域にＤＦ１のファイル名を書き込む。な
お、このファイル名登録用のセクタのレイアウトについ
ては、図３に示した通りである。このような処理を行う
ことにより、ＤＦ１の先頭論理アドレス及びファイル名
がＤＦ名管理ＥＦに登録され、以後、管理される。これ
により、ファイル名によるＤＦ検索を可能とし、ＤＦ１
の先頭論理アドレス情報を得ることができ、ＤＦ１にア
クセスすることができる。上述した処理が行われること
により、ＥＥＰＲＯＭ１０８のメモリマップは図１２に
示すような状態となる。

【００９１】〈ＥＦ２ディレクトリ（EF2）の生成〉続
いて、ＣＰＵはＤＦ１ディレクトリ（DF1）の配下にＥ
Ｆ２ディレクトリを生成する処理を行う（図４のＳＰ
８）。まず、空きセクタの内、先頭の１セクタをＥＦ２
ディレクトリ（EF2）生成用に確保するため、システム
ディレクトリのTOPに記載されている論理アドレス「#00
08」を読み取り、この論理アドレス「#0008」の管理セ
クタに、最終コードである「FFFF」を登録する。これに
より、論理アドレス「#0008」で識別される１セクタを
空きセクタのリンケージから切り離し、ＥＦ２ディレク
トリ生成用に確保することができる。

【００９２】続いて、論理アドレス「#0008」のセクタ
を確保したことにより、空きセクタの先頭論理アドレス
が「#0009」に移行し、空きセクタ数も１減少したの
で、その旨をシステムディレクトリに反映させるべく、
システムディレクトリのTOPに「#0009」を、VLMにセク
タ数「２４７」を示す「00F7」を登録する。なお、最終
セクタについては、変更がないので、BTMは「#00FF」の
ままである。

【００９３】続いて、ＣＰＵ１０５はＥＦ２ディレクト
リ（EF2）をＤＦ１ディレクトリ（DF1）配下に生成する
旨をＤＦ１ディレクトリに反映させる処理を行う。具体
的には、まず、ＤＦ１ディレクトリのBTMに「FFFF」が
登録されているか否かを判断する。この結果、図１２か
ら分かるように、ＤＦ１ディレクトリのBTMには「FFF
F」が登録されているため、ＣＰＵは、ＥＦ２ディレク
トリ生成用に確保した１セクタの情報をＤＦ１ディレク
トリにそのまま反映させる。具体的には、ＤＦ１ディレ
クトリのTOPに「#0008」を、BTMに「#0008」を、VLMに
「0001」を書き込む（図１３参照）。これにより、ＤＦ
１配下に下位ディレクトリが生成され、且つ、その下位
ディレクトリは論理アドレス「#0008」のセクタに格納
されていることを示すことができる。

【００９４】続いて、ＣＰＵ１０５は、確保した論理ア
ドレス「#0008」のセクタにＥＦ２ディレクトリを生成
するべく、論理アドレス「#0008」のセクタのFLGに「0
1」を登録する。なお、ＥＦ２ディレクトリ配下には、
まだファイル等が存在しないため、ＥＦ２ディレクトリ
のTOP、BTM、VLMは初期値のままである。上述した処理
が行われることにより、ＥＥＰＲＯＭ１０８のメモリマ
ップは図１３に示すような状態となる。

【００９５】〈ＥＦ２の書き込み〉続いて、ＣＰＵはＥ
Ｆ２ディレクトリ（EF2）の下にＥＦ２を書き込む処理
を行う（図４のＳＰ９）。まず、システムディレクトリ
のTOPに格納されているアドレス「#0009」を読み取り、
この論理アドレスを先頭論理アドレスとして、これから
書き込むＥＦ２のサイズに応じたセクタ数を確保する。
ここでは、２セクタ、即ち「#0009」〜「#000A」をＥＦ
２格納用に確保するべく、確保した最終論理アドレス
「#000A」に対応するＦＡＴ領域の管理セクタに最終コ
ードを示す「FFFF」を登録する。これにより、論理アド
レス「#0009」〜「#000A」で識別される２セクタを空き
セクタのリンケージから切り離し、ＥＦ２格納用に確保
することができる。

【００９６】続いて、論理アドレス「#0009」〜「#000
A」の２セクタを確保したことにより、空きセクタの先
頭論理アドレスが「#000B」に移行し、空きセクタ数も
２減少したので、その旨をシステムディレクトリに反映
させるべく、システムディレクトリのTOPに「#000B」
を、VLMにセクタ数「２４５」を示す「00F5」を登録す
る。なお、最終セクタについては、変更がないので、BT
Mは「#00FF」のままである。

【００９７】続いて、ＣＰＵ１０５はＥＦ２をＥＦ２デ
ィレクトリ配下に生成する旨をＥＦ２ディレクトリに反
映させる処理を行う。具体的には、まず、ＥＦ２ディレ
クトリのBTMに「FFFF」が登録されているか否かを判断
する。この結果、図１３から分かるように、BTMには「F
FFF」が登録されているため、ＣＰＵは、ＥＦ２格納用
に確保した２セクタの情報をＥＦ２ディレクトリにその
まま反映させる。

【００９８】具体的には、ＥＦ２ディレクトリのTOPに
「#0009」、BTMに「#000A」、VLMに「0002」を書き込む
（図１４参照）。これにより、ＥＦ２ディレクトリ配下
にファイルが生成され、且つ、そのファイルは論理アド
レス「#0009」〜「#000A」のセクタに格納されているこ
とを示すことができる。続いて、ＣＰＵ１０５は、確保
した論理アドレス「#0009」〜「#000A」にＥＦ２を書き
込む。上述した処理が行われることにより、ＥＥＰＲＯ
Ｍ１０８のメモリマップは図１４に示すような状態とな
る。

【００９９】続いて、ＣＰＵは同様の方法で、ＤＦ１デ
ィレクトリ（DF1）の配下にＤＦ２ディレクトリ（DF2）
を生成する処理（図４のＳＰ１０）、ＤＦ２のファイル
名をＤＦ名管理ＥＦディレクトリ（DF-EF）の配下へ書
き込む処理（図４のＳＰ１１）、ＤＦ２ディレクトリ
（DF2）の配下にＥＦ３ディレクトリ（EF3）を生成する
処理（図４のＳＰ１２）、ＥＦ３ディレクトリ（EF3）
の下にＥＦ３を書き込む処理（図４のＳＰ１３）、ＤＦ
２ディレクトリ（DF2）の配下にＥＦ４ディレクトリ（E
F4）を生成する処理（図４のＳＰ１４）、ＥＦ４ディレ
クトリ（EF4）の下にＥＦ４を書き込む処理（図４のＳ
Ｐ１５）を行う。この結果、ＥＥＰＲＯＭ１０８のメモ
リマップは図１５に示すような状態となる。

【０１００】（５）ＡＴＲ情報について 一般的にＩＣカードは機種によりその伝送プロトコルが
異なるので、ＩＣカードは伝送プロトコル等を外部装置
であるカードＲ／Ｗに知らせるためリセット信号による
リセット解除を認識後、ＡＴＲ（Answer To Reset）と
称する初期応答データをカードＲ／Ｗに出力する。その
後、ＩＣカードは命令待ち状態になる。この場合、初期
応答データは、ＩＣカードの伝送プロトコル使用情報と
ＩＣカード固有の情報とから構成されており、ＩＣカー
ドの製造時に固有パラメータとしてＲＯＭに予め登録さ
れている。

【０１０１】ところで、ＩＣカードを利用者に対して発
行した後に、外部装置等のアプリケーションが変更され
た場合等には、ＩＣカード内に登録されたＡＴＲ情報を
変更する必要性が生じる。この場合、ＲＯＭ内に書き込
まれたＡＴＲ情報を更新することは不可能であるため、
情報の書き換えが可能であるＥＥＰＲＯＭ内の特定のフ
ァイル内に変更後のＡＴＲ情報を格納し、以降、外部装
置からリセット信号を受け付けたときには、ＥＥＰＲＯ
Ｍ内の特定ファイル内に登録されたＡＴＲ情報を出力す
る。

【０１０２】ここで、本発明の一実施形態に係るＥＥＰ
ＲＯＭのメモリ階層構造を図１６に示す。ここで、リセ
ット応答ＥＦは、ＡＴＲ情報書き込み専用ファイルとし
てＥＥＰＲＯＭ内に設けられたファイルである。また、
認証ＥＦには、リセット応答ＥＦ内のデータを書き換え
る際に必要となる認証キーの情報等が格納されている。
なお、以下説明する本実施形態に係るＡＴＲ情報書き換
え処理は、上述した接触型ＩＣカード、非接触型ＩＣカ
ード、複合型ＩＣカードのいずれにも適用することがで
きる。なお、以下の説明におけるＥＥＰＲＯＭとは、各
種ＩＣカードのＩＣチップ内に実装されているＥＥＰＲ
ＯＭのことであり、例えば、接触型ＩＣカードに本発明
を適用する場合には、図２１に示したＥＥＰＲＯＭ１０
８のことであり、非接触型ＩＣカードに本発明を適用す
る場合には、ＥＥＰＲＯＭ１１４のことである。同様
に、複合型ＩＣカードでは、ＥＥＰＲＯＭ１２３のこと
である。

【０１０３】以下、上述したようなファイル構造を持つ
ＥＥＰＲＯＭのリセット応答ＥＦに対して、新規にＡＴ
Ｒ情報を書き込む処理について図１７を参照して説明す
る。なお、前提としてＥＥＰＲＯＭのリセット応答ＥＦ
は、初期状態であるものとする。

【０１０４】まず、外部装置はＩＣカードを起動させる
ためにリセット信号を出力する（図１７のステップＳＰ
１０１）。これにより、リセット信号を受け取ったＩＣ
カード内のＣＰＵは、ＲＯＭ又はＥＥＰＲＯＭ内に格納
されているＡＴＲ情報の読み出し処理を行い、読み出し
たＡＴＲ情報を外部装置へ送信する（ステップＳＰ１０
２）。

【０１０５】ここで、上記ＡＴＲ情報の読み出し処理に
ついて図１８を参照して説明する。まず、ＣＰＵは、Ｅ
ＥＰＲＯＭ内のリセット応答ＥＦに付加されているＩＤ
名に基づいて、リセット応答ＥＦを検索する（図１８の
ステップＳＰ２０１）。続いて、リセット応答ＥＦのデ
ータ部が初期状態であるか否かを判断する。（ステップ
ＳＰ２０２）。この結果、リセット応答ＥＦのデータ部
は初期状態（例えば、データが全て「Ｆ」の状態）であ
るので、ＣＰＵは、ＲＯＭ内に登録されているＡＴＲ情
報を読み出し、読み出したＡＴＲ情報を出力する（ステ
ップＳＰ２０３、図１７のステップＳＰ１０２）。

【０１０６】続いて、外部装置はＡＴＲ情報を受け取る
と、続いて、リセット応答ＥＦを選択する指示をＩＣカ
ードに対して出力する（図１７のステップＳＰ１０
３）。この指示を受けて、ＩＣカード内のＣＰＵはリセ
ット応答ＥＦを選択し、その旨を外部装置へ通知する
（ステップＳＰ１０４）。続いて、外部装置は、ＩＣカ
ードに対して新たなＡＴＲ情報の書き込み要求を出力
する。この要求を受けたＩＣカード内のＣＰＵは、該要
求と共に受け取ったＡＴＲ情報をステップＳＰ１０４
において選択したリセット応答ＥＦディレクトリの配下
に書き込む処理を実行する（上述の〈ＥＦデータ１等の
書き込み〉参照）。これにより、リセット応答ＥＦディ
レクトリ配下に新たなＡＴＲ情報を書き込むことが可
能となる。

【０１０７】次に、上述したような処理が行われること
により、ＥＥＰＲＯＭ内のリセット応答ＥＦに書き込ま
れたＡＴＲ情報を更に新しいＡＴＲ情報に書き換え
る処理について図１９を参照して説明する。まず、外部
装置はＩＣカードを起動させるためにリセット信号を出
力する（図１９のステップＳＰ１１１）。これにより、
リセット信号を受け取ったＩＣカード内のＣＰＵは、図
１７に示した処理を行うことにより、ＲＯＭ内及びＥＥ
ＰＲＯＭのリセット応答ＥＦ内に格納されているＡＴＲ
情報を読み出し、このＡＴＲ情報を外部装置へ出力
する（ステップＳＰ１１２）。

【０１０８】続いて、外部装置はリセット応答ＥＦを選
択する旨の指示を出力する（ステップＳＰ１１３）。こ
れにより、ＩＣカード内のＣＰＵはリセット応答ＥＦを
選択し、その旨を外部装置へ通知する（ステップＳＰ１
１４）。続いて、外部装置はリセット応答ＥＦのデータ
部に格納されているＡＴＲ情報の読み出し要求を出力
する（ステップＳＰ１１５）。これにより、ＩＣカード
のＣＰＵはリセット応答ＥＦのデータ部からＡＴＲ情報
を読み出し、出力する（ステップＳＰ１１６）。続い
て、外部装置はＡＴＲ情報の書き込み要求を出力する
（ステップＳＰ１１７）。書き込み要求を受け取ったＩ
ＣカードのＣＰＵは、鍵の認証処理を行った後でなけれ
ば、書き込みを許可できないため、書き込み要求を拒否
する旨の情報、即ち、書き込み拒否のエラー通知を外部
装置へ出力する（ステップＳＰ１１８）。

【０１０９】続いて、外部装置はＡＴＲ情報の書き換
え要求を出力する（ステップＳＰ１１９）。書き込み要
求を受け取ったＩＣカードのＣＰＵは、鍵の認証処理を
行った後でなければ、書き換えを許可することができな
いため、書き換え要求を拒否する旨の通知、即ち書き換
え拒否のエラー通知を出力する（ステップＳＰ１２
０）。続いて、外部装置は、自己が保有している認証鍵
（KEY1）を発行（出力）する（ステップＳＰ１２１）。
この認証鍵の情報を受け取ったＩＣカードのＣＰＵは、
自己が有している認証キーの情報と照合を行い、両者が
一致、又は正当な組み合わせであることを確認すると、
書き換えアクセス許可をＲＡＭに記憶し、書き換え要求
を許可する旨を外部装置へ出力する（ステップＳＰ１２
２）。

【０１１０】続いて、書き換え要求を許可する旨の通知
を受けた外部装置は、ＡＴＲ情報の書き換え要求を出
力する（ステップＳＰ１２３）。これにより、ＩＣカー
ドのＣＰＵは、リセット応答ＥＦのデータ部に格納され
ているＡＴＲ情報をＡＴＲ情報に書き換える（ステ
ップＳＰ１２４）。上述したような通信が外部装置とＩ
Ｃカードとの間で行われることにより、リセット応答Ｅ
Ｆ内のＡＴＲ情報を書き換えることが可能となる。

【０１１１】以上、この発明の実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計等も含まれる。

【０１１２】

【発明の効果】以上説明したように、本発明のＩＣカー
ドによれば、不揮発性メモリ内に、新たな初期応答デー
タを書き込むための初期応答データ書き込み専用ファイ
ルを設けるので、ＩＣカード発行後において、ＲＯＭ内
に予め登録されている初期応答データを変更する必要が
ある場合には、書き換え可能な不揮発性メモリに新たな
初期応答データを書き込むことにより、初期応答データ
の更新を行うことができる。これにより、外部機器に対
して変更後の即ち、最新のＩＣカードの初期情報を通知
することが可能となる。また、初期応答データを専用に
格納する初期応答データ書き込み専用ファイルを設ける
ことにより、新たな初期応答データを容易に読み出すこ
とができ、迅速な外部装置とのデータ通信を実現するこ
とができる。

【０１１３】また、請求項２に記載のＩＣカードによれ
ば、外部からリセット信号を受信した場合に、初期応答
データ書き込み専用ファイル内に新たな初期応答データ
が書き込まれているか否かを判断し、初期応答データ書
き込み専用ファイル内に新たな初期応答データが書き込
まれていた場合には、ＲＯＭ内に書き込まれている初期
応答データと初期応答データ書き込み専用ファイル内の
新たな初期応答データとを読み出して、外部に出力す
る。このようにＲＯＭ及び不揮発性メモリの双方から初
期応答データを読み出すので、初期応答データ書き込み
専用ファイルには、元の初期応答データに対して変更が
生じた部分だけを登録しておけばよい。これにより、初
期応答データ用ファイルに登録するデータ量を軽減させ
ることができ、初期応答データの読み出し処理を迅速に
行うことが可能となる。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係るＩＣカードのファ
イル階層構造を示す図である。

【図２】 ディレクトリを生成するセクタのレイアウト
の一例を示す図である。

【図３】 ＤＦのファイル名を格納するセクタのレイア
ウトの一例を示す図である。

【図４】 図１に示したファイル階層構造をより具体的
に示した図である。

【図５】 初期状態におけるＥＥＰＲＯＭのメモリマッ
プを示す図である。

【図６】 システムディレクトリを生成したときのＥＥ
ＰＲＯＭのメモリマップを示す図である。

【図７】 ＭＦを生成したときのＥＥＰＲＯＭのメモリ
マップを示す図である。

【図８】 リセット応答ＥＦディレクトリを生成したと
きのＥＥＰＲＯＭのメモリマップを示す図である。

【図９】 ＥＦ１を格納したときのＥＥＰＲＯＭのメモ
リマップを示す図である。

【図１０】 ＤＦ名管理ＥＦディレクトリを生成したと
きのＥＥＰＲＯＭのメモリマップを示す図である。

【図１１】 ＤＦ１ディレクトリを生成したときのＥＥ
ＰＲＯＭのメモリマップを示す図である。

【図１２】 ＤＦ１のファイル名を格納したときのＥＥ
ＰＲＯＭのメモリマップを示す図である。

【図１３】 ＥＦ２ディレクトリを生成したときのＥＥ
ＰＲＯＭのメモリマップを示す図である。

【図１４】 ＥＦ２を格納したときのＥＥＰＲＯＭのメ
モリマップを示す図である。

【図１５】 図１に示すファイル階層構造をＥＥＰＲＯ
Ｍに作成したときのメモリマップを示す図である。

【図１６】 本発明の一実施形態に係るＩＣカードのＥ
ＥＰＲＯＭのメモリ階層構造を示す図である。

【図１７】 ＥＥＰＲＯＭのリセット応答ＥＦに対し
て、新規にＡＴＲ情報を書き込む処理について示したフ
ローチャートである。

【図１８】 ＡＴＲ情報の読み出し処理について示した
フローチャートである。

【図１９】 ＡＴＲ情報を更に新しいＡＴＲ情報に
書き換える処理について示したフローチャートである。

【図２０】 代表的な接触型ＩＣカードの概観図であ
る。

【図２１】 接触型ＩＣカードの電気構成図である。

【図２２】 代表的な非接触型ＩＣカードの概観図であ
る。

【図２３】 非接触型ＩＣカードの電気回路構成を示す
図である。

【図２４】 複合型ＩＣカードの電気回路構成を示す図
である。

【図２５】 複合型ＩＣカードの構造を示す図である。

【図２６】 複合型ＩＣカードの平面図である。

【図２７】 複合型ＩＣカードにおけるコイルの複合型
ＩＣカード内部に於ける実装位置を示す図である。

【図２８】 外部装置が放射する高周波電磁界の周波数
が、図３９及び図４０の場合に比べて１桁乃至２桁低い
場合に適したコイルの巻き方を示した図である。

【図２９】 代表的なＩＣカードシステムの構成を示す
図である。

【図３０】 接触型のインターフェースが使用される場
合のＩＣカードとカードＲ／Ｗとの通信を説明するため
の図である。

【図３１】 非接触型のインターフェースが使用される
場合のＩＣカードとカードＲ／Ｗとの通信を説明するた
めの図である。

【図３２】 ＩＣカードの製造から発行までの過程を示
す図である。

【図３３】 原国際規格ＩＳＯ／ＩＥＣ７８１６シリー
ズにより規定されている基本的なファイル階層構造を示
す図である。

【符号の説明】

Ｙ セクタ（区画） Ｆ 管理セクタ（管理区画） １０５，１１１，１２１ ＣＰＵ（中央処理装置） １０６，１１２，１２２ ＲＯＭ １０７、１１３，１２４ ＲＡＭ １０８，１１４，１２３ ＥＥＰＲＯＭ １０１，１２５ 端子電極 １１６，１２６ 共振回路部 １１５，１２７ ＲＦ回路 １０２，１１０ ＩＣチップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記憶内容を書き換え可能な不揮発性メモ
   リと、該不揮発性メモリを制御する中央処理装置と、当
   該カード固有のプロトコルを外部に通知するための初期
   応答データが予め格納されているＲＯＭとを有するＩＣ
   カードであって、 前記不揮発性メモリ内に、新たな初期応答データを書き
   込むための初期応答データ書き込み専用ファイルを具備
   することを特徴とするＩＣカード。
2. 【請求項２】 外部からリセット信号を受信した場合
   に、前記初期応答データ書き込み専用ファイル内に新た
   な初期応答データが書き込まれているか否かを判断し、
   前記初期応答データ書き込み専用ファイル内に新たな初
   期応答データが書き込まれていた場合には、前記ＲＯＭ
   内に書き込まれている初期応答データと前記初期応答デ
   ータ書き込み専用ファイル内の新たな初期応答データと
   を読み出して、外部に出力することを特徴とする請求項
   １に記載のＩＣカード。