JP2003283063A - セラミック回路基板 - Google Patents
セラミック回路基板Info
- Publication number
- JP2003283063A JP2003283063A JP2002081863A JP2002081863A JP2003283063A JP 2003283063 A JP2003283063 A JP 2003283063A JP 2002081863 A JP2002081863 A JP 2002081863A JP 2002081863 A JP2002081863 A JP 2002081863A JP 2003283063 A JP2003283063 A JP 2003283063A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- heat
- metal plate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
の厚みが厚くなり、半導体素子からの放熱経路が遮断さ
れ、良好な熱放散を行なえなくなるのを解消すること。 【解決手段】 セラミック基板2の上面に半導体素子7
が搭載される金属回路板3を、下面に金属板4を取着し
て成り、金属板4が伝熱性組成物5を介して放熱部材6
に実装されるセラミック回路基板1であって、金属板4
は、放熱部材6に実装される面に、半導体素子7の外周
からセラミック回路基板1の全厚みの距離Hの部位に溝
8が形成されているものとする。セラミック回路基板1
を放熱部材6に伝熱性組成物5を介して接合する際に、
半導体素子7の直下およびその周辺の伝熱性組成物5が
溝8に侵入するため、熱伝導率が相対的に低い伝熱性組
成物5の厚みを薄くして接合することが可能となり、放
熱特性が向上する。
Description
金属回路板を接合したセラミック回路基板に関するもの
である。
チングモジュール用基板等の回路基板として、セラミッ
ク基板上に活性金属ロウ材を介して銅等から成る金属回
路板を直接接合させたセラミック回路基板が用いられて
いる。
半導体モジュールの例を断面図で示す。図3において、
11はセラミック回路基板を示し、このセラミック回路基
板11は、セラミック基板12と、その上面に取着された複
数の金属回路板13と、セラミック基板12の下面にこれら
金属回路板13と対向させて取着された金属板14とから構
成されている。そして、このようなセラミック回路基板
11は、金属回路板13上に半導体素子17等の電子部品が搭
載され、放熱部材16上に金属板14との間に伝熱性組成物
15を介在させて接合実装されることにより、半導体モジ
ュールとして使用される。
ミニウム質焼結体から成るセラミック基板12を用いる場
合には、具体的には以下の方法によって製作される。
マグネシウム・酸化カルシウム等の原料粉末に適当な有
機バインダ・可塑剤・溶剤等を添加混合して泥漿状と成
すとともに、これを従来周知のドクターブレード法やカ
レンダーロール法等のテープ成形技術を採用して複数の
セラミックグリーンシートを得た後、所定寸法に成形
し、次に、セラミックグリーンシートを必要に応じて上
下に積層するとともに還元雰囲気中にて約1600℃の温度
で焼成し、セラミックグリーンシートを焼結一体化させ
て酸化アルミニウム質焼結体から成るセラミック基板12
を作製する。
・ハフニウムおよびこれらの水素化物の少なくとも1種
を添加した活性金属粉末に有機溶剤・溶媒を添加混合し
てロウ材ペーストを調製し、セラミック基板12の両主面
上に塗布する。
ストを間に挟んで銅等から成る複数の金属回路板13を載
置し、一方、これに対向するセラミック基板12の下面に
は同様にロウ材ペーストを間に挟んで銅等から成る金属
板14を配置する。
路板13との間およびセラミック基板12と金属板14との間
に配されているロウ材ペーストを非酸化性雰囲気中にて
約900℃の温度に加熱して溶融させ、このロウ材でセラ
ミック基板12と金属回路板13とを、およびセラミック基
板12と金属板14とを接合することによって製作される。
11は、IGBT(Insulated Gate Bipolar Transisto
r)やMOS−FET(Metal Oxide Semiconductor - F
ield Effect Transistor)等の半導体素子17等の電子部
品を半田等の接着剤を介して接合した後、例えば、アル
ミニウム等の放熱部材16に半田で接合されることによ
り、半導体素子17の動作時の発熱を良好に放熱させる半
導体モジュールとなる。
膨張係数が約3〜10×10-6/℃)と放熱部材16(熱膨張
係数が約18〜23×10-6/℃)の熱膨張係数が大きく相違
することから、セラミック回路基板11と放熱部材16との
間の半田にクラックが発生し、剥離が生じて信頼性が著
しく劣化する場合がある。このため、半田に変えてグリ
ース状の伝熱性組成物15を介してセラミック回路基板11
と放熱部材16とを接合実装する構成が採用されている。
ス状の伝熱性組成物15は低熱伝導のため、セラミック回
路基板11と放熱部材16との間の伝熱性組成物15が厚くな
ると、半導体素子17からの放熱経路が遮断されて良好な
熱放散を行なえなくなってしまい、半導体素子17に熱破
壊や特性の劣化を招来して半導体素子17を安定に信頼性
よく作動させることができなくなるという問題点を有し
ていた。
りが生じていること、また、セラミック基板12のサイズ
や金属回路板13の回路パターンおよびセラミック基板12
の厚みにより、最適な金属回路板13や金属板14の厚みを
設計する必要があるが、セラミック回路基板11の裏面を
完全に平坦にすることは非常に困難である。従って、伝
熱性組成物15を介してセラミック回路基板11を放熱部材
16に接合する際、セラミック回路基板11を押さえつけて
も、半導体素子17の温度上昇に影響のある半導体素子17
の下方の伝熱性組成物15は、伝熱性組成物15自体の粘
性、さらにはセラミック基板12のうねりが障害になるた
め、十分に金属板14より外に流れ出ない傾向があり、そ
の結果、半導体素子17の下方の伝熱性組成物15の厚みを
薄くするのが困難であるという問題点もあった。
問題点を解決すべく案出されたものであり、その目的
は、熱伝導率が相対的に低い伝熱性組成物を薄くして熱
抵抗の増加を防ぐことができ、放熱特性が良好であり、
金属回路板上に搭載される半導体素子等の電子部品を長
期にわたり安定して作動させることができるセラミック
回路基板を提供することにある。
基板は、セラミック基板の上面に半導体素子が搭載され
る金属回路板を、下面に金属板を取着して成り、この金
属板が伝熱性組成物を介して放熱部材に実装されるセラ
ミック回路基板であって、前記金属板は、前記放熱部材
に実装される面に、半導体素子の外周からセラミック回
路基板の全厚みの距離の部位に溝が形成されていること
を特徴とするものである。
記構成において、前記溝の深さTが0.01≦T≦0.15
(mm)であり、かつ前記溝の幅Sが前記半導体素子の
外辺の長さLに対して、(0.18−0.91T)×L≦S≦0.
4L(mm)であることを特徴とするものである。
属板は、放熱部材に実装される面に、半導体素子の外周
からセラミック回路基板の全厚みの距離の部位に溝が形
成されていることから、セラミック回路基板を放熱部材
に伝熱性組成物を介して接合する際に、この溝に金属板
の半導体素子の直下およびその周囲から放熱部材との間
にある伝熱性組成物を侵入させて、金属板の半導体素子
の直下およびその周囲の部分と放熱部材との間に介在す
る熱伝導率が相対的に低い伝熱性組成物の厚みを薄くし
て接合することが可能となるため、金属板と放熱部材と
の間における熱抵抗の増加を防ぐことができる。その結
果、放熱性を改善したセラミック回路基板を提供するこ
とができる。
ば、溝の深さTが0.01≦T≦0.15(mm)であり、かつ
溝の幅Sが半導体素子の外辺の長さLに対して、(0.18
−0.91T)×L≦S≦0.4L(mm)であるものとした
ときには、金属板の半導体素子の直下およびその周囲に
ある伝熱性組成物が入り込むのに充分な空間が溝に形成
されるので、セラミック回路基板を放熱部材に伝熱性組
成物を介して接合する際に、この溝に半導体素子の直下
およびその周囲から充分な量の伝熱性組成物を侵入させ
ることができ、金属板の半導体素子の直下およびその周
囲の部分と放熱部材との間に介在する熱伝導率が相対的
に低い伝熱性組成物を充分に薄くして接合することが可
能となるため、金属板と放熱部材との間における熱抵抗
の増加を確実に防ぐことができる。また、金属板の厚み
が薄くなりすぎて強度が弱くなったり、セラミック回路
基板と金属板との接合時の熱負荷により変形して基板の
平坦度が保てなくなったりするということがない。
ク回路基板によれば、放熱特性が良好であり、金属回路
板上に搭載される半導体素子等の電子部品を長期にわた
り安定して作動させることができるものとなる。
板の実施の形態の例を添付図面に基づき詳細に説明す
る。
用いた半導体モジュールの一例を示す断面図であり、2
はセラミック基板、3は金属回路板、4は金属板、5は
伝熱性組成物、6は放熱部材、7は電子部品としての半
導体素子、8は溝である。また、図2は本発明のセラミ
ック回路基板1を金属板4側から見た場合の金属板4の
平面図である。
金属板4を支持する支持部材として機能し、酸化アルミ
ニウム(Al2O3)質焼結体・ムライト(3Al2O3・
2SiO2)質焼結体・炭化珪素(SiC)質焼結体・
窒化アルミニウム(AlN)質焼結体・窒化珪素(Si
3N4)質焼結体等のセラミック材料で形成されている。
高靭性な窒化珪素質焼結体で形成されていることが好ま
しい。また、金属回路板3上に搭載される半導体素子7
が発生する熱を金属回路板3から金属板4へと有効に伝
導して放散させ、セラミック回路基板1の放熱特性を向
上させるためには、セラミック基板2の熱伝導率が少な
くとも60W/m・K以上であることが好ましく、特に80
W/m・K以上、さらには100W/m・K以上であるこ
とが好ましい。
結体で形成されている場合であれば、まず、窒化珪素粉
末に希土類酸化物粉末や酸化アルミニウム粉末等の焼結
助剤を添加・混合して窒化珪素質焼結体原料粉末を調整
する。次いで、窒化珪素質焼結体原料粉末に有機バイン
ダおよび分散媒を添加・混合してペースト化し、このペ
ーストをドクターブレード法等の通常の成形法でシート
状に成形して窒化珪素質グリーンシートを作製する。こ
のような窒化珪素質グリーンシートを必要枚数積層し、
プレス加工等を施して圧着(加圧接着)して窒化珪素質
成形体を作製する。この後、窒化珪素質成形体を空気中
もしくは窒素雰囲気等の非酸化性雰囲気中で脱脂処理し
た後、窒素雰囲気等の非酸化性雰囲気中で焼成して、目
的とするセラミック基板2を得る。
路基板1の機械的強度を向上させつつ放熱特性を劣化さ
せないためには、その厚みを0.2〜1.0mmとすることが
好ましい。0.2mm未満では、セラミック基板2と金属
回路板3および金属板4とを接合したときに発生する応
力により、セラミック基板2に割れ等が発生しやすくな
る傾向がある。他方、1.0mmを超えると、半導体素子
7から発生する熱を良好に放熱部材6に伝達することが
困難となる傾向がある。
ように製造したセラミック基板2の上面および下面に、
直接接合法や活性金属法を用いて導電性を有する銅やア
ルミニウム等の金属材料から成る金属回路板3および金
属板4をそれぞれ一体的に接合して製造される。
ば、銀−銅合金粉末等から成る銀ロウ粉末や、アルミニ
ウム−シリコン合金粉末等から成るアルミニウムロウ粉
末に、チタン・ジルコニウム・ハフニウム等の活性金属
やその水素化物の少なくとも1種からなる活性金属粉末
を2〜5重量%添加した活性金属ロウ材に、適当な有機
溶剤・溶媒を添加混合して得た活性金属ロウ材ペースト
を、セラミック基板2の上下面に従来周知のスクリーン
印刷技術を用いて金属回路板3および金属板4に対応さ
せた所定パターンに印刷する。
性金属ロウ材ペーストのパターン上に載置し、これを真
空中または中性もしくは還元雰囲気中で、所定温度(銀
ロウの場合であれば約900℃、アルミニウムロウ材の場
合であれば約600℃)で加熱処理し、活性金属ロウ材を
溶融させて、セラミック基板2の上下面と金属回路板3
および金属板4とを接合させる。これにより、セラミッ
ク基板2の上下面に金属回路板3および金属板4が取着
されることとなる。
および金属板4は、銅やアルミニウム等のインゴット
(塊)に圧延加工法や抜き打ち加工法等の従来周知の金
属加工法を施すことによって、例えば、標準の厚さが0.
5mmで、回路パターンの形状または回路パターンおよ
びその回路間の形状に対応する所定のパターン形状に製
作される。金属回路板3および金属板4の標準の厚さ
は、大電流による金属回路板3の発熱を抑制し、金属回
路板3と窒化珪素質焼結体等から成るセラミック基板2
の接合時に接合界面に発生する熱負荷によるクラックの
発生を抑制するためには、0.1〜1.0mmであることが好
ましい。厚みが0.1mm未満では、金属回路板3の電気
抵抗が大きくなるため半導体素子7からの高電流信号を
伝播しにくくなる傾向がある。他方、1.0mmを超える
と、セラミック基板2と金属回路板3および金属板4と
を接合したときに発生する応力により、セラミック基板
2に割れ等が発生しやすくなる傾向がある。
る場合であれは、これを無酸素銅で形成しておくと、無
酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素
により酸化されることなくロウ材との濡れ性が良好とな
るので、セラミック基板2とのロウ材を介しての接合が
強固になる。したがって、金属回路板3および金属板4
は、これを無酸素銅で形成しておくことが好ましい。
と材質は、活性金属によるロウ付け時や半導体素子7等
の電子部品を搭載するためのリフロー時の加熱による反
りを抑制するために、同じ材質の場合には、金属板4の
厚みは金属回路板3の厚みより薄くすることが好まし
い。
ルから成る良導電性で、かつ耐蝕性およびロウ材との濡
れ性が良好な金属をメッキ法により被着させておくと、
金属回路板3と外部電気回路との電気的接続を良好とす
ることができるとともに、金属回路板3に半導体素子7
等の電子部品を半田を介して強固に接着させることがで
きる。従って、金属回路板3は、その表面にニッケルか
ら成る良導電性で、かつ耐蝕性およびロウ材との濡れ性
が良好な金属をメッキ法により被着させておくことが好
ましい。
に、半導体素子7の外周からセラミック回路基板1の全
厚みの距離(図1および図2にHで示す)の部位に溝8
(図2では白抜き部で示す)が形成されている。このよ
うに溝8を形成したことにより、セラミック回路基板1
を放熱部材6に伝熱性組成物5を介して接合する際に、
金属板4の溝8にその周りから伝熱性組成物5が侵入す
るため、半導体素子7の直下およびその周囲に介在す
る、熱伝導率が相対的に低い伝熱性組成物7の厚みを薄
くして接合することが可能となる。そのため、熱抵抗の
増加を防ぐことができ、放熱性を改善したセラミック回
路基板1を提供することができる。
ク回路基板1の全厚みの距離Hの部位に形成されている
ため、半導体素子7で発生した熱は放熱部材6側へ伝導
する際に約45°の角度で広がるのに対し、その熱伝導経
路に溝8により金属板4の厚みが薄くなっている部分が
ないので、また伝熱性組成物5が侵入して存在している
溝8がないので、金属板4における熱伝導が阻害される
ことはない。
ク回路基板1の全厚みの距離Hの部位より半導体素子7
側にあると、伝熱性組成物5が存在する溝8の影響を受
けて金属板4における熱拡散が阻害されることとなるた
め、熱抵抗が増加する傾向にある。また、溝8が半導体
素子7の外周からセラミック回路基板1の全厚みの距離
Hの部位より離れた位置にあると、セラミック回路基板
1を放熱部材6に伝熱性組成物5を介して接合する際
に、半導体素子7の直下およびその周囲にある伝熱性組
成物5が外側に向かって広がって溝8と放熱部材6との
隙間に侵入するのが困難になり、半導体素子7の直下お
よびその周囲の金属板4と放熱部材6との間に介在する
伝熱性組成物7の厚みを充分に薄くすることができなく
なる傾向がある。
m)であり、かつ溝8の幅Sが半導体素子7の外辺の長
さL(図2中に半導体素子7の位置を破線で示した)に
対して、(0.18−0.91T)×L≦S≦0.4L(mm)で
あることが好ましい。
は、深さTが浅すぎることとなるため、金属板4の半導
体素子7の直下およびその周囲と放熱部材6との間にあ
る伝熱性組成物7が入り込むのに充分な空間が形成され
ず、半導体素子7の直下およびその周囲にある伝熱性組
成物7の厚みを充分に薄くすることができなくなる傾向
がある。他方、溝8の深さTが0.15mmより大きい場合
は、溝8の部分で金属板4の厚みが薄くなりすぎるるた
め、金属板4の強度が弱くなり、セラミック回路基板1
を放熱部材6に実装した際の基板のたわみやセラミック
回路基板1と金属板4との接合時の熱負荷により金属板
4が変形してしまい、基板の平坦度が保てなくなること
がある。また、溝8の深さTが深すぎることとなるた
め、セラミック回路基板1を放熱部材6に伝熱性組成物
5を介して接合する際に、溝8の内部に気泡が侵入した
場合、半導体素子7がスイッチングした際のセラミック
基板2と金属回路坂3および金属板4との熱膨脹差から
生じる変形によって、気泡が半導体素子7の直下に移動
して熱拡散の障害となる可能性がある。
×L(mm)の場合は、幅Sが狭すぎることとなるた
め、金属板4の半導体素子7の直下およびその周囲と放
熱部材6との間にある伝熱性組成物7が入り込むのに充
分な空間が形成されず、半導体素子7の直下およびその
周囲にある伝熱性組成物7の厚みを充分に薄くすること
ができなくなる傾向がある。他方、S>0.4L(mm)
の場合は、幅Sが大きくなるため、セラミック回路基板
1を放熱部材6に伝熱性組成物5を介して接合する際
に、溝8の内部に気泡が侵入しやすくなって熱拡散に障
害が発生する可能性がある。
ミック回路基板1は、金属板4上にグリース状の伝熱性
組成物5を塗布した後、アルミニウム等から成る放熱部
材6に接合されて半導体素子モジュールとなる。このと
き、伝熱性組成物5は溝8を避けて金属板4上に、その
塗布厚みを調整して均一に塗布しておくと、半導体素子
7の直下およびその周囲にある伝熱性組成物5が溝8に
効率よく侵入するため、半導体素子7の直下およびその
周囲に介在する、熱伝導率が相対的に低い伝熱性組成物
7の厚みを薄くして接合することが可能となる。
て本発明のセラミック回路基板について詳細に説明する
が、本発明は以下の実施例のみに限定されるものではな
い。
mmの窒化珪素質焼結体を用い、金属回路板3および金
属板4にそれぞれ厚みが0.5mmの銅を使用した。これ
らを活性金属ロウ材を用いてセラミック基板2の上下面
にそれぞれ接合した後、エッチングにより金属回路板3
の不要な金属部分を除去して回路配線パターンを形成
し、図1に示すような構成の本発明のセラミック回路基
板1の実施例の試料を作製した。なお、半導体素子7の
外周から1.32mm離れた距離の部位に、表1に示すよう
な深さTと幅Sの溝8をエッチングにより加工してして
形成した。
して、図3に示すような比較例のセラミック回路基板11
の試料を作製した。
熱性組成物5はオイルコンパウンドとし、メタルマスク
を用いて金属板4に溝8を除いて100μmの一様な厚み
で塗布し、各セラミック回路基板1・11を放熱部材6に
実装した後の、半導体素子7の直下の伝熱性組成物5の
厚みを評価し、さらにパワーサイクル試験を行なった。
は、放熱部材6にφ1.5mmの穴を設け、その穴にφ1.0
mmの変位センサを設置し、放熱部材6の表面を基準面
(Z=0mm)とし、その位置からZ軸方向において、
セラミック回路基板1の裏面と放熱部材6の表面との隙
間を計測し(セラミック回路基板1の裏面に変位センサ
が接触したときの値を読み取る)、セラミック回路基板
1を実装した後のオイルコンパウンド厚みとした。
て、熱抵抗を評価した。熱抵抗は、半導体素子7の温度
と半導体素子7の直下の放熱部材6(冷却水側)の温度
とを熱電対を用いて測定し、各温度差を印加電力で割る
ことにより計算した。なお、この熱抵抗は、セラミック
回路基板1・11を実装した直後の初期の熱抵抗であり、
オイルコンパウンドの熱抵抗も含まれる。この熱抵抗
は、各半導体素子2の外辺の長さLについて、溝8を設
けない場合(No.1、7)の熱抵抗を100%としたときの
比率(%)で示した。この熱抵抗が小さい程、放熱能力
が高いと判断できる。
て、初めの1サイクルに半導体素子7がON後5秒間で
125℃まで上昇し、OFF後15秒間で25℃まで下降する
ように印加電流を初期設定し、これを連続で5000サイク
ルおよび10000サイクル繰り返して行ない、その間の半
導体素子7の温度を熱電対にて測定した。この判定基準
としては、半導体素子7の温度上昇が10%以下であった
試料を合格とし、○で示し、10%より大きな温度上昇が
あった試料を△とした。以上の結果を表1に示す。
場合(No.1およびNo.7)は、基板を押さえつけても、
オイルコンパウンドの粘性、さらには基板のうねりが障
害になるため、オイルコンパウンドが十分に金属板4よ
り外に流れ出ず、実装後のオイルコンパウンド厚みはN
o.1が0.082mm、No.7が0.080mmと厚くなった。ま
た、S<(0.18−0.91T)×L(mm)の溝8を設けた
場合は、金属板4の半導体素子7の直下およびその周囲
と放熱部材6との間にあるオイルコンパウンドが入り込
むのに充分な空間が形成されず、半導体素子7の直下お
よびその周囲にあるオイルコンパウンドの厚みを充分に
薄くすることができなかった。これに対して、S>(0.
18−0.91T)×L(mm)の溝8を設けた場合は、溝8
にオイルコンパウンドが侵入して溝8が埋まるため、半
導体素子7の直下のオイルコンパウンド厚みは0.05mm
よりも薄くなり、溝8を設けない場合(No.1およびNo.
7)と比較しても熱抵抗が20%以上低下した。
o.6およびNo.12)は、パワーサイクル試験において、5
000サイクルでは10%以下の温度上昇であったが、10000
サイクルでは10%を超える温度上昇があった。理由とし
て、溝8に充填したオイルコンパウンドに含まれる気泡
が半導体素子7の下に位置する金属板4とオイルコンパ
ウンドとの間に移動したため、放熱特性が劣化した。
定されるものではなく、本発明の趣旨を逸脱しない範囲
であれば種々の変更は可能である。
窒化珪素質焼結体で形成された例を示したが、半導体素
子7が多量の熱を発し、この熱を効率良く放熱したい場
合には、セラミック基板2を熱伝達率の高い窒化アルミ
ニウム質焼結体や窒化珪素質焼結体で形成すればよい。
また、上述の例ではセラミック基板2に活性金属ロウ材
を介して直接に金属回路板3および金属板4をロウ付け
したが、これをセラミック基板2の表面に予めタングス
テンまたはモリブデン等のメタライズ金属層を被着させ
ておき、このメタライズ金属層に金属回路板3および金
属板4をロウ材を介して接合させてもよい。また、セラ
ミック基板2に活性金属ロウ材を介してあらかじめ回路
配線のパターン形状に形成された金属回路板3をロウ付
けすることにより、回路配線のパターン形成を行なって
もよい。
金属板は、放熱部材に実装される面に、半導体素子の外
周からセラミック回路基板の全厚みの距離の部位に溝が
形成されていることから、セラミック回路基板を放熱部
材に伝熱性組成物を介して接合する際に、この溝に金属
板の半導体素子の直下およびその周囲の部分と放熱部材
との間にある伝熱性組成物を侵入させて、金属板の半導
体素子の直下およびその周囲の部分と放熱部材との間に
介在する熱伝導率が相対的に低い伝熱性組成物の厚みを
薄くして接合することが可能となるため、金属板と放熱
部材との間における熱抵抗の増加を防ぐことができる。
その結果、放熱性を改善したセラミック回路基板を提供
することができる。
ば、溝の深さTが0.01≦T≦0.15(mm)であり、かつ
溝の幅Sが半導体素子の外辺の長さLに対して、(0.18
−0.91T)×L≦S≦0.4L(mm)であるものとした
ときには、金属板の半導体素子の直下およびその周囲に
ある伝熱性組成物が入り込むのに充分な空間が溝に形成
されるので、セラミック回路基板を放熱部材に伝熱性組
成物を介して接合する際に、この溝に半導体素子の直下
およびその周囲から充分な量の伝熱性組成物を侵入させ
ることができ、金属板の半導体素子の直下およびその周
囲の部分と放熱部材との間に介在する熱伝導率が相対的
に低い伝熱性組成物を充分に薄くして接合することが可
能となるため、金属板と放熱部材との間における熱抵抗
の増加を確実に防ぐことができる。また、金属板の厚み
が薄くなりすぎて強度が弱くなったり、セラミック回路
基板と金属板との接合時の熱負荷により変形して基板の
平坦度が保てなくなったりするということがない。
ク回路基板によれば、放熱特性が良好であり、金属回路
板上に搭載される半導体素子等の電子部品を長期にわた
り安定して作動させることができるものとなる。
ジュールの一例を示す断面図である。
から見た場合の金属板4の平面図である。
ュールの一例を示す断面図である。
Claims (2)
- 【請求項1】 セラミック基板の上面に半導体素子が搭
載される金属回路板を、下面に金属板を取着して成り、
該金属板が伝熱性組成物を介して放熱部材に実装される
セラミック回路基板であって、前記金属板は、前記放熱
部材に実装される面に、前記半導体素子の外周からセラ
ミック回路基板の全厚みの距離の部位に溝が形成されて
いることを特徴とするセラミック回路基板。 - 【請求項2】 前記溝の深さTが0.01≦T≦0.1
5(mm)であり、かつ前記溝の幅Sが前記半導体素子
の外辺の長さLに対して、(0.18−0.91T)×
L≦S≦0.4L(mm)であることを特徴とする請求
項1記載のセラミック回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002081863A JP3934966B2 (ja) | 2002-03-22 | 2002-03-22 | セラミック回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002081863A JP3934966B2 (ja) | 2002-03-22 | 2002-03-22 | セラミック回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283063A true JP2003283063A (ja) | 2003-10-03 |
JP3934966B2 JP3934966B2 (ja) | 2007-06-20 |
Family
ID=29230321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002081863A Expired - Fee Related JP3934966B2 (ja) | 2002-03-22 | 2002-03-22 | セラミック回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3934966B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128571A (ja) * | 2004-11-01 | 2006-05-18 | Toyota Motor Corp | 半導体装置 |
JP2007243109A (ja) * | 2006-03-13 | 2007-09-20 | Toyota Industries Corp | 電子機器 |
JP2008244118A (ja) * | 2007-03-27 | 2008-10-09 | Hitachi Metals Ltd | 半導体モジュール |
WO2012134028A1 (ko) * | 2011-03-30 | 2012-10-04 | Cha Seung Jin | 방열 반사판을 구비한 발광다이오드 소자용 패키지, 방열 반사판을 구비한 발광다이오드 소자용 패키지 어셈블리 및 그 제조방법 |
KR101207993B1 (ko) | 2010-11-09 | 2012-12-04 | (주)엔비텍이앤씨 | 방열 기능을 갖는 엘이디 패키지 |
JP2019140398A (ja) * | 2019-04-01 | 2019-08-22 | ローム株式会社 | パワーモジュールおよびその製造方法 |
CN110275371A (zh) * | 2018-03-18 | 2019-09-24 | 宁波舜宇光电信息有限公司 | 投影装置及其制造方法以及深度信息装置 |
-
2002
- 2002-03-22 JP JP2002081863A patent/JP3934966B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128571A (ja) * | 2004-11-01 | 2006-05-18 | Toyota Motor Corp | 半導体装置 |
JP2007243109A (ja) * | 2006-03-13 | 2007-09-20 | Toyota Industries Corp | 電子機器 |
JP2008244118A (ja) * | 2007-03-27 | 2008-10-09 | Hitachi Metals Ltd | 半導体モジュール |
KR101207993B1 (ko) | 2010-11-09 | 2012-12-04 | (주)엔비텍이앤씨 | 방열 기능을 갖는 엘이디 패키지 |
WO2012134028A1 (ko) * | 2011-03-30 | 2012-10-04 | Cha Seung Jin | 방열 반사판을 구비한 발광다이오드 소자용 패키지, 방열 반사판을 구비한 발광다이오드 소자용 패키지 어셈블리 및 그 제조방법 |
KR101259052B1 (ko) * | 2011-03-30 | 2013-04-29 | 박재훈 | 방열 반사판을 구비한 발광다이오드 소자용 패키지, 방열 반사판을 구비한 발광다이오드 소자용 패키지 어셈블리 및 그 제조방법 |
CN110275371A (zh) * | 2018-03-18 | 2019-09-24 | 宁波舜宇光电信息有限公司 | 投影装置及其制造方法以及深度信息装置 |
JP2019140398A (ja) * | 2019-04-01 | 2019-08-22 | ローム株式会社 | パワーモジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3934966B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101419627B1 (ko) | 파워 모듈용 기판 및 파워 모듈 | |
EP1667508A1 (en) | Ceramic circuit board, method for making the same, and power module | |
JPH09275170A (ja) | 半導体装置 | |
JP5520815B2 (ja) | 絶縁基板およびパワーモジュール用ベース | |
JP2004022973A (ja) | セラミック回路基板および半導体モジュール | |
JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
JP4360847B2 (ja) | セラミック回路基板、放熱モジュール、および半導体装置 | |
JP2003283063A (ja) | セラミック回路基板 | |
JP2001135758A (ja) | パワーモジュールの放熱構造 | |
JP3793562B2 (ja) | セラミック回路基板 | |
JP2003133662A (ja) | セラミック回路基板 | |
JP2007096252A (ja) | 液冷式回路基板および液冷式電子装置 | |
JP2004087927A (ja) | セラミック回路基板 | |
JP3588315B2 (ja) | 半導体素子モジュール | |
JP4459031B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2000277953A (ja) | セラミックス回路基板 | |
JPH10326984A (ja) | 配線基板モジュール | |
JP2004296726A (ja) | 放熱部材および半導体素子収納用パッケージおよび半導体装置 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2003124584A (ja) | セラミック回路基板 | |
JP3447043B2 (ja) | 電子部品用パッケージ | |
JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
JP2003068954A (ja) | 半導体素子収納用パッケージ | |
JP2005019875A (ja) | 放熱板、放熱モジュール、半導体実装モジュール、及び半導体装置 | |
JP2003318316A (ja) | セラミックス回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |