JP2003282614A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing methodInfo
- Publication number
- JP2003282614A JP2003282614A JP2002078080A JP2002078080A JP2003282614A JP 2003282614 A JP2003282614 A JP 2003282614A JP 2002078080 A JP2002078080 A JP 2002078080A JP 2002078080 A JP2002078080 A JP 2002078080A JP 2003282614 A JP2003282614 A JP 2003282614A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bump
- forming
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、チップ保護材を形
成してもアンダーバンプメタル膜の膜質の劣化を防止で
きる半導体装置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of preventing deterioration of the film quality of an under-bump metal film even if a chip protective material is formed, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】図４は、従来の半導体装置を示す平面図
である。図５は、図４に示す半導体装置の一部であって
金バンプの近傍を示す断面図である。2. Description of the Related Art FIG. 4 is a plan view showing a conventional semiconductor device. FIG. 5 is a cross-sectional view showing a part of the semiconductor device shown in FIG. 4 and the vicinity of the gold bump.
【０００３】まず、シリコン基板（図示せず）上に層間
絶縁膜１１１を形成した後、この層間絶縁膜１１１上に
スパッタ法によりＡｌ合金膜を堆積する。次に、このＡ
ｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、
このフォトレジスト膜を露光、現像することにより、Ａ
ｌ合金膜上にはレジストパターンが形成される。この
後、このレジストパターンをマスクとしてＡｌ合金膜を
エッチングすることにより、層間絶縁膜１１１上にはＡ
ｌ合金パッド１１２及びＡｌ合金配線（図示せず）が形
成される。Ａｌ合金パッド１１２はＡｌ合金配線を介し
て図示せぬ半導体素子に電気的に接続されている。First, after forming an interlayer insulating film 111 on a silicon substrate (not shown), an Al alloy film is deposited on this interlayer insulating film 111 by a sputtering method. Next, this A
Applying a photoresist film (not shown) on the l alloy film,
By exposing and developing this photoresist film, A
A resist pattern is formed on the l-alloy film. After that, the Al alloy film is etched by using this resist pattern as a mask, so that A is left on the interlayer insulating film 111.
The 1-alloy pad 112 and the Al-alloy wiring (not shown) are formed. The Al alloy pad 112 is electrically connected to a semiconductor element (not shown) via an Al alloy wiring.
【０００４】この後、Ａｌ合金パッド１１２及び層間絶
縁膜１１１の上にシリコン窒化膜などからなるパッシベ
ーション膜１１３を堆積する。次に、このパッシベーシ
ョン膜１１３上にフォトレジスト膜（図示せず）を塗布
し、このフォトレジスト膜を露光、現像することによ
り、パッシベーション膜１１３上にはレジストパターン
が形成される。次いで、このレジストパターンをマスク
としてパッシベーション膜１１３をエッチングすること
により、パッシベーション膜１１３にＡｌ合金パッド１
１２の上に位置する開口部を形成する。After that, a passivation film 113 made of a silicon nitride film or the like is deposited on the Al alloy pad 112 and the interlayer insulating film 111. Next, a photoresist film (not shown) is applied onto the passivation film 113, and the photoresist film is exposed and developed to form a resist pattern on the passivation film 113. Then, the passivation film 113 is etched by using this resist pattern as a mask, whereby the Al alloy pad 1 is formed on the passivation film 113.
An opening located above 12 is formed.
【０００５】次いで、レジストパターンを剥離した後、
パッシベーション膜１１３の上に感光性のポリイミド膜
１１８を塗布する。次いで、このポリイミド膜を露光、
現像することにより、図４に示すように、ＩＣチップの
中央部にポリイミド膜１１８を残す。次いで、このポリ
イミド膜１１８に３５０℃程度の温度で６０分程度の熱
処理（ベーク処理）を施す。これにより、ポリイミド膜
１１８を硬化させる。Then, after removing the resist pattern,
A photosensitive polyimide film 118 is applied on the passivation film 113. Then, expose the polyimide film,
By developing, as shown in FIG. 4, the polyimide film 118 is left in the central portion of the IC chip. Next, this polyimide film 118 is subjected to a heat treatment (baking treatment) at a temperature of about 350 ° C. for about 60 minutes. This cures the polyimide film 118.
【０００６】次いで、ポリイミド膜を含む全面に酸素プ
ラズマ処理を施すことにより、バンプ形成領域に残留す
るポリイミド膜を完全に除去する。次いで、この開口部
内、パッシベーション膜１１３及びポリイミド膜１１８
を含む全面上にＴｉＷなどからなるアンダーバンプメタ
ル膜１１４を形成する。Next, the entire surface including the polyimide film is subjected to oxygen plasma treatment to completely remove the polyimide film remaining in the bump formation region. Then, in this opening, the passivation film 113 and the polyimide film 118.
An under bump metal film 114 made of TiW or the like is formed on the entire surface including.
【０００７】次に、このアンダーバンプメタル膜１１４
の上にフォトレジスト膜（図示せず）を塗布し、このフ
ォトレジスト膜を露光、現像する。これにより、アンダ
ーバンプメタル膜１１４上には、Ａｌ合金パッド１１２
上に位置するバンプ形成領域に開口部を有するレジスト
パターンが形成される。この後、このレジストパターン
をマスクとしてアンダーバンプメタル膜１１４の上に金
属メッキ法により金バンプ１１９を形成する。次に、レ
ジストパターンを剥離し、金バンプ１１９をマスクとし
てアンダーバンプメタル膜１１４をエッチングする。こ
れにより、金バンプ１１９の下に位置するアンダーバン
プメタル膜１１４が残され、それ以外のアンダーバンプ
メタル膜は除去される。Next, the under bump metal film 114 is formed.
A photoresist film (not shown) is applied on the above, and the photoresist film is exposed and developed. As a result, the Al alloy pad 112 is formed on the under bump metal film 114.
A resist pattern having an opening is formed in the bump forming region located above. Then, a gold bump 119 is formed on the under bump metal film 114 by metal plating using this resist pattern as a mask. Next, the resist pattern is peeled off, and the under bump metal film 114 is etched by using the gold bump 119 as a mask. As a result, the under bump metal film 114 located under the gold bump 119 is left, and the other under bump metal films are removed.
【０００８】この後、上記半導体装置にＴＡＢ(Tape Au
tomated Bonding)実装を行う。すなわち、テープ上に形
成したＣｕ薄膜パターンにＳｎメッキしたリード（図示
せず）を金バンプ１１９上に置き、リードと金バンプ１
１９を４５０℃〜５００℃程度に加熱し、リード単位面
積当り０．１〜０．００１ｇ／μｍ2の荷重をかけて加
圧圧着する。これにより、ＡｕとＳｎを共晶化させてリ
ードが金バンプ１１９にボンディングされる。このよう
にしてＴＡＢ実装を行う。次いで、リード、金バンプ１
１９及びＩＣチップをフィラーが含まれた樹脂により封
止する。After that, TAB (Tape Au) is added to the semiconductor device.
tomated Bonding) implementation. That is, a lead (not shown) plated with Sn on the Cu thin film pattern formed on the tape is placed on the gold bump 119, and the lead and the gold bump 1 are
19 is heated to about 450 ° C. to 500 ° C., and a pressure of 0.1 to 0.001 g / μm 2 per lead unit area is applied to perform pressure bonding. As a result, Au and Sn are eutecticized and the leads are bonded to the gold bumps 119. In this way, TAB mounting is performed. Next, lead, gold bump 1
19 and the IC chip are sealed with a resin containing a filler.
【０００９】[0009]
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、アンダーバンプメタル膜１１４を減圧
下でのスパッタ法により形成する際、パッシベーション
膜１１３上にポリイミド膜１１８が存在するため、真空
度が低下して所望の真空雰囲気にすることができない。
このため、アンダーバンプメタル膜１１４の膜質が劣化
してしまう。その結果、アンダーバンプメタル膜１１４
のステップカバレージが悪くなると共に、アンダーバン
プメタル膜の密度が低下して膜密度不良が発生すること
がある。In the conventional semiconductor device described above, when the under bump metal film 114 is formed by the sputtering method under reduced pressure, the polyimide film 118 is present on the passivation film 113, so that the degree of vacuum is high. And the desired vacuum atmosphere cannot be obtained.
Therefore, the film quality of the under bump metal film 114 deteriorates. As a result, the under bump metal film 114
In addition to the poor step coverage, the density of the under-bump metal film may be lowered to cause a film density defect.
【００１０】このようなアンダーバンプメタル膜の膜質
の劣化を防ぐため、その原因となるポリイミド膜１１８
を形成することなく、ＩＣチップを樹脂封止すると、樹
脂が収縮した際にフィラーによるストレスがＩＣチップ
表面に発生することがある。それにより、ＩＣチップに
損傷を与えて不良が発生することがある。従って、ポリ
イミド膜１１８はＩＣチップの保護材としての必要であ
る。In order to prevent such deterioration of the film quality of the under-bump metal film, the polyimide film 118, which is the cause, is prevented.
If the IC chip is resin-sealed without forming the resin, stress due to the filler may occur on the surface of the IC chip when the resin shrinks. As a result, the IC chip may be damaged and a defect may occur. Therefore, the polyimide film 118 is necessary as a protective material for the IC chip.
【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、チップ保護材を形成して
もアンダーバンプメタル膜の膜質の劣化を防止できる半
導体装置及びその製造方法を提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is a semiconductor device capable of preventing deterioration of the film quality of an under bump metal film even if a chip protective material is formed, and a method of manufacturing the same. To provide.
【００１２】[0012]
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、絶縁膜上に形成された
パッドと、このパッド上に形成されたパッシベーション
膜と、このパッシベーション膜に形成された、パッド上
に位置する開口部と、この開口部内に形成されたアンダ
ーバンプメタル膜と、このアンダーバンプメタル膜上に
形成されたバンプと、このバンプの相互間のパッシベー
ション膜上に形成されたチップ保護膜と、を具備し、上
記バンプの上部はチップ保護膜から突出していることを
特徴とする。In order to solve the above problems, a semiconductor device according to the present invention has a pad formed on an insulating film, a passivation film formed on the pad, and a passivation film formed on the pad. Formed on the pad, the under bump metal film formed in the opening, the bump formed on the under bump metal film, and the passivation film between the bumps. And a chip protection film, wherein the upper part of the bump is projected from the chip protection film.
【００１３】また、本発明に係る半導体装置において、
上記チップ保護膜は、その厚さが上記バンプの高さより
薄く形成されていることが好ましい。In the semiconductor device according to the present invention,
The chip protective film is preferably formed so that its thickness is thinner than the height of the bumps.
【００１４】また、本発明に係る半導体装置において
は、上記チップ保護膜がポリイミド膜であることも可能
である。In the semiconductor device according to the present invention, the chip protective film may be a polyimide film.
【００１５】また、本発明に係る半導体装置において
は、上記バンプに接続されたリードをさらに含むことも
可能である。Further, the semiconductor device according to the present invention may further include a lead connected to the bump.
【００１６】また、本発明に係る半導体装置において
は、上記リード、バンプ及びチップ保護膜が封止された
樹脂をさらに含むことが好ましい。Further, the semiconductor device according to the present invention preferably further contains a resin in which the leads, bumps, and chip protection film are encapsulated.
【００１７】本発明に係る半導体装置の製造方法は、絶
縁膜上にパッドを形成する工程と、このパッド上にパッ
シベーション膜を形成する工程と、このパッシベーショ
ン膜に、パッド上に位置する開口部を形成する工程と、
この開口部内及びパッシベーション膜上にアンダーバン
プメタル膜を形成する工程と、このアンダーバンプメタ
ル膜上にバンプを形成する工程と、このバンプ及びパッ
シベーション膜の上にチップ保護膜を形成する工程と、
バンプ上に存在するチップ保護膜をプラズマ処理により
除去することにより、バンプの相互間のパッシベーショ
ン膜上にチップ保護膜を残す工程と、を具備することを
特徴とする。In the method of manufacturing a semiconductor device according to the present invention, a step of forming a pad on the insulating film, a step of forming a passivation film on the pad, and an opening portion located on the pad in the passivation film. Forming process,
A step of forming an under bump metal film in the opening and on the passivation film, a step of forming a bump on the under bump metal film, and a step of forming a chip protective film on the bump and the passivation film,
A step of removing the chip protection film existing on the bumps by plasma treatment to leave the chip protection film on the passivation film between the bumps.
【００１８】上記半導体装置の製造方法によれば、開口
部内のパッド上にアンダーバンプメタル膜を形成し、こ
のアンダーバンプメタル膜上にバンプを形成した後、こ
のバンプを含む全面上にチップ保護膜を形成し、プラズ
マ処理によりバンプの表面上のチップ保護膜を除去す
る。これにより、バンプの相互間のパッシベーション膜
上にチップ保護膜を残す。このようにバンプを形成した
後に、チップ保護膜を形成しているため、従来技術のよ
うなアンダーバンプメタル膜の膜質が劣化することによ
る問題が生じることがない。According to the above method of manufacturing a semiconductor device, an under bump metal film is formed on a pad in an opening, a bump is formed on the under bump metal film, and then a chip protection film is formed on the entire surface including the bump. And the chip protection film on the surface of the bump is removed by plasma treatment. This leaves the chip protection film on the passivation film between the bumps. Since the chip protection film is formed after forming the bumps in this way, there is no problem as in the prior art due to the deterioration of the film quality of the under bump metal film.
【００１９】また、本発明に係る半導体装置の製造方法
において、上記チップ保護膜は、その厚さが上記バンプ
の高さより薄く形成されていることが好ましい。Further, in the method of manufacturing a semiconductor device according to the present invention, it is preferable that the chip protective film is formed to be thinner than the height of the bump.
【００２０】また、本発明に係る半導体装置の製造方法
においては、上記チップ保護膜がポリイミド膜であるこ
とも可能である。In the method of manufacturing a semiconductor device according to the present invention, the chip protection film may be a polyimide film.
【００２１】また、本発明に係る半導体装置の製造方法
においては、上記チップ保護膜を残す工程の後に、バン
プにリードを接続する工程をさらに含むことも可能であ
る。Further, the method for manufacturing a semiconductor device according to the present invention can further include a step of connecting leads to the bump after the step of leaving the chip protective film.
【００２２】また、本発明に係る半導体装置の製造方法
においては、上記リードを接続する工程の後に、リー
ド、バンプ及びチップ保護膜を樹脂により封止する工程
をさらに含むことが好ましい。Further, the method for manufacturing a semiconductor device according to the present invention preferably further includes a step of sealing the leads, the bumps and the chip protective film with a resin after the step of connecting the leads.
【００２３】本発明に係る半導体装置の製造方法は、絶
縁膜上にパッドを形成する工程と、このパッド上にパッ
シベーション膜を形成する工程と、このパッシベーショ
ン膜に、パッド上に位置する開口部を形成する工程と、
この開口部内及びパッシベーション膜上にアンダーバン
プメタル膜を形成する工程と、このアンダーバンプメタ
ル膜上に、バンプ形成位置に開口部を有するレジスト膜
を形成する工程と、このレジスト膜をマスクとしてアン
ダーバンプメタル膜上にバンプを形成する工程と、レジ
スト膜を剥離する工程と、バンプをマスクとしてアンダ
ーバンプメタル膜をエッチングすることにより、該バン
プの下以外に存在するアンダーバンプメタル膜を除去す
る工程と、このバンプ及びパッシベーション膜の上にポ
リイミド膜を形成する工程と、バンプ上に存在するポリ
イミド膜をプラズマ処理により除去することにより、バ
ンプの相互間のパッシベーション膜上にポリイミド膜を
残す工程と、ダイシングによりＩＣチップに分割する工
程と、このＩＣチップにおけるバンプにリードを接続す
る工程と、このリード、バンプ、及びＩＣチップを樹脂
により封止する工程と、を具備することを特徴とする。In the method of manufacturing a semiconductor device according to the present invention, the step of forming a pad on the insulating film, the step of forming a passivation film on the pad, and the step of forming an opening located on the pad in the passivation film. Forming process,
A step of forming an under bump metal film in the opening and on the passivation film, a step of forming a resist film having an opening at a bump formation position on the under bump metal film, and an under bump using the resist film as a mask A step of forming a bump on the metal film, a step of peeling the resist film, and a step of etching the under-bump metal film using the bump as a mask to remove the under-bump metal film existing under the bump. , A step of forming a polyimide film on the bumps and the passivation film, a step of leaving the polyimide film on the passivation film between the bumps by removing the polyimide film existing on the bumps by plasma treatment, and dicing The process of dividing into IC chips by A step of connecting the leads to the bump in flop, this leads, bumps, and characterized by comprising the steps of sealing the IC chip by the resin.
【００２４】上記半導体装置の製造方法によれば、開口
部内のパッド上にアンダーバンプメタル膜を形成し、こ
のアンダーバンプメタル膜上にバンプを形成した後、こ
のバンプを含む全面上にポリイミド膜を形成し、プラズ
マ処理によりバンプの表面上のポリイミド膜を除去す
る。これにより、バンプの相互間のパッシベーション膜
上にポリイミド膜を残す。このようにバンプを形成した
後に、ポリイミド膜を形成しているため、従来技術のよ
うなアンダーバンプメタル膜の膜質が劣化することによ
る問題が生じることがない。また、パッシベーション膜
上にポリイミド膜を形成することにより、樹脂封止され
たＩＣチップの樹脂が収縮した際にフィラーによるスト
レスからＩＣチップを保護することができる。従って、
フィラーストレスによるＩＣチップの不良の発生を防止
できる。According to the above method of manufacturing a semiconductor device, an under bump metal film is formed on a pad in an opening, a bump is formed on the under bump metal film, and then a polyimide film is formed on the entire surface including the bump. Then, the polyimide film on the surface of the bump is removed by plasma treatment. This leaves the polyimide film on the passivation film between the bumps. Since the polyimide film is formed after the bumps are formed in this way, there is no problem such as the deterioration of the film quality of the under bump metal film as in the conventional technique. Further, by forming the polyimide film on the passivation film, the IC chip can be protected from the stress due to the filler when the resin of the resin-sealed IC chip contracts. Therefore,
It is possible to prevent the IC chip from being defective due to the filler stress.
【００２５】[0025]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の実施の形
態による半導体装置を示す断面図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.
【００２６】この半導体装置はシリコン基板（図示せ
ず）を有しており、このシリコン基板の上方には層間絶
縁膜１１が形成されている。この層間絶縁膜１１上には
Ａｌ合金パッド１２が形成されており、このＡｌ合金パ
ッド１２はＡｌ合金配線（図示せず）を介して半導体素
子（図示せず）に電気的に接続されている。Ａｌ合金パ
ッド１２上にはパッシベーション膜１３が形成されてお
り、このパッシベーション膜１３にはＡｌ合金パッド１
２上に位置する開口部が形成されている。この開口部内
にはＴｉＷなどからなるアンダーバンプメタル膜１４が
形成されており、このアンダーバンプメタル膜１４上に
は金バンプ１９が形成されている。This semiconductor device has a silicon substrate (not shown), and an interlayer insulating film 11 is formed above the silicon substrate. An Al alloy pad 12 is formed on the interlayer insulating film 11, and the Al alloy pad 12 is electrically connected to a semiconductor element (not shown) via an Al alloy wiring (not shown). . A passivation film 13 is formed on the Al alloy pad 12, and the Al alloy pad 1 is formed on the passivation film 13.
The opening located above 2 is formed. An under bump metal film 14 made of TiW or the like is formed in the opening, and a gold bump 19 is formed on the under bump metal film 14.
【００２７】金バンプ１９の相互間のパッシベーション
膜１３上にはポリイミド膜１８が形成されている。金バ
ンプ１９はポリイミド膜１８の表面から突出しており、
ポリイミド膜１８の膜厚は金バンプ１９の高さより薄く
形成されている。金バンプ１９にはＴＡＢ実装によりリ
ード１６がボンディングされている。つまり、この半導
体装置は金バンプ１９を備えたＩＣチップを有し、この
金バンプ１９にリード１６がボンディング接続されてい
る。リード１６、金バンプ１９及びポリイミド膜１８を
含むＩＣチップはフィラーを有する樹脂（図示せず）に
より封止されている。A polyimide film 18 is formed on the passivation film 13 between the gold bumps 19. The gold bumps 19 project from the surface of the polyimide film 18,
The thickness of the polyimide film 18 is thinner than the height of the gold bumps 19. The lead 16 is bonded to the gold bump 19 by TAB mounting. That is, this semiconductor device has an IC chip having the gold bumps 19, and the leads 16 are bonded and connected to the gold bumps 19. The IC chip including the leads 16, the gold bumps 19 and the polyimide film 18 is sealed with a resin (not shown) having a filler.
【００２８】次に、図１に示す半導体装置の製造方法に
ついて説明する。図２（ａ）〜（ｃ）及び図３（ｄ）〜
（ｆ）は、本発明の実施の形態による半導体装置の製造
方法を示す断面図である。Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described. 2 (a)-(c) and FIG. 3 (d)-
(F) is a sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【００２９】まず、図２（ａ）に示すように、シリコン
基板（図示せず）上にＣＶＤ(Chemical Vapor Depositi
on)法によりシリコン酸化膜などの層間絶縁膜１１を堆
積する。この後、この層間絶縁膜１１上にスパッタ法に
よりＡｌ合金膜を堆積する。次いで、このＡｌ合金膜上
にフォトレジスト膜（図示せず）を塗布し、このフォト
レジスト膜を露光、現像することにより、Ａｌ合金膜上
にはレジストパターンが形成される。この後、このレジ
ストパターンをマスクとしてＡｌ合金膜をエッチングす
ることにより、層間絶縁膜１１上にはＡｌ合金パッド１
２及びＡｌ合金配線（図示せず）が形成される。Ａｌ合
金パッド１２はＡｌ合金配線を介して図示せぬ半導体素
子に電気的に接続されている。First, as shown in FIG. 2A, a CVD (Chemical Vapor Depositi) is formed on a silicon substrate (not shown).
The interlayer insulating film 11 such as a silicon oxide film is deposited by the on) method. Then, an Al alloy film is deposited on this interlayer insulating film 11 by the sputtering method. Next, a photoresist film (not shown) is applied on the Al alloy film, and the photoresist film is exposed and developed to form a resist pattern on the Al alloy film. After that, the Al alloy film is etched using this resist pattern as a mask, so that the Al alloy pad 1 is formed on the interlayer insulating film 11.
2 and Al alloy wiring (not shown) are formed. The Al alloy pad 12 is electrically connected to a semiconductor element (not shown) via an Al alloy wiring.
【００３０】次いで、Ａｌ合金パッド１２及び層間絶縁
膜１１の上にＣＶＤ法によりシリコン窒化膜からなるパ
ッシベーション膜１３を堆積する。次に、このパッシベ
ーション膜１３上にフォトレジスト膜を塗布し、このフ
ォトレジスト膜を露光、現像することにより、パッシベ
ーション膜１３上にはレジストパターン２１が形成され
る。Next, a passivation film 13 made of a silicon nitride film is deposited on the Al alloy pad 12 and the interlayer insulating film 11 by the CVD method. Next, a photoresist film is applied on the passivation film 13, and the photoresist film is exposed and developed to form a resist pattern 21 on the passivation film 13.
【００３１】この後、図２（ｂ）に示すように、このレ
ジストパターン２１をマスクとしてパッシベーション膜
１３をエッチングすることにより、パッシベーション膜
１３にＡｌ合金パッド１２の上に位置する開口部１３ａ
が形成され、この開口部１３ａによりＡｌ合金パッド１
２の表面が露出される。次いで、この開口部１３ａ内及
びパッシベーション膜１３を含む全面上にスパッタ法に
よりＴｉＷなどからなるアンダーバンプメタル膜１４を
形成する。After that, as shown in FIG. 2B, the passivation film 13 is etched by using the resist pattern 21 as a mask, so that the opening 13a located above the Al alloy pad 12 is formed in the passivation film 13.
Is formed, and the Al alloy pad 1 is formed by the opening 13a.
The surface of 2 is exposed. Next, an under bump metal film 14 made of TiW or the like is formed by a sputtering method on the entire surface including the opening 13a and the passivation film 13.
【００３２】次に、このアンダーバンプメタル膜１４の
上にフォトレジスト膜を塗布し、このフォトレジスト膜
を露光、現像する。これにより、アンダーバンプメタル
膜１４上には、Ａｌ合金パッド１２上に位置するバンプ
形成領域に開口部２２ａを有するレジストパターン２２
が形成される。Next, a photoresist film is applied on the under bump metal film 14, and the photoresist film is exposed and developed. As a result, on the under bump metal film 14, a resist pattern 22 having an opening 22a in a bump formation region located on the Al alloy pad 12 is formed.
Is formed.
【００３３】この後、図２（ｃ）に示すように、このレ
ジストパターン２２をマスクとしてアンダーバンプメタ
ル膜１４の上に金属メッキ法により例えば高さ１５〜２
０μｍ程度の金バンプ１９を形成する。After that, as shown in FIG. 2C, the resist pattern 22 is used as a mask to form a height of 15 to 2 on the under bump metal film 14 by a metal plating method.
A gold bump 19 of about 0 μm is formed.
【００３４】次に、図３（ｄ）に示すように、レジスト
パターン２２を剥離し、金バンプ１９をマスクとしてア
ンダーバンプメタル膜１４をエッチングする。これによ
り、金バンプ１９の下に位置するアンダーバンプメタル
膜１４が残され、それ以外のアンダーバンプメタル膜は
除去される。Next, as shown in FIG. 3D, the resist pattern 22 is peeled off, and the under bump metal film 14 is etched using the gold bumps 19 as a mask. As a result, the under bump metal film 14 located under the gold bumps 19 is left, and the other under bump metal films are removed.
【００３５】次いで、パッシベーション膜１３及び金バ
ンプ１９を含む全面上にチップ保護材としてのポリイミ
ド膜１８を回転塗布する。ここで塗布するポリイミド膜
１８の厚さは、パッシベーション膜１３上に最終的に残
すポリイミド膜の膜厚によって回転数等の調整を行えば
良い。つまり、ポリイミド膜１８を塗布した直後のポリ
イミドの膜厚は金バンプ１９より高くても良いが、後述
する酸素プラズマ処理後のポリイミド膜の厚さは金バン
プ１９の表面にポリイミドが残ってなく且つ金バンプ１
９の高さより低いことが好ましい。例えば、パッシベー
ション膜１３上に最終的に残されるポリイミドの膜厚は
４〜７μｍ程度であることが好ましい。Next, a polyimide film 18 as a chip protecting material is spin-coated on the entire surface including the passivation film 13 and the gold bumps 19. The thickness of the polyimide film 18 applied here may be adjusted by the number of revolutions or the like depending on the film thickness of the polyimide film finally left on the passivation film 13. That is, the film thickness of the polyimide immediately after applying the polyimide film 18 may be higher than that of the gold bump 19, but the thickness of the polyimide film after the oxygen plasma treatment described later is such that no polyimide remains on the surface of the gold bump 19. Gold bump 1
It is preferably lower than the height of 9. For example, the film thickness of the polyimide finally left on the passivation film 13 is preferably about 4 to 7 μm.
【００３６】次いで、ポリイミド膜１８に３５０℃〜４
００℃程度の温度で２０〜６０分程度の熱処理（ベーク
処理）を施す。これにより、ポリイミド膜１８を硬化さ
せる。次いで、このポリイミド膜１８に酸素プラズマ処
理を施すことにより、図３（ｅ）に示すように、金バン
プ１９上に存在するポリイミド膜を除去する。この際、
金バンプ１９の相互間のパッシベーション膜１３上に存
在するポリイミド膜１８は残される。また、ここでの酸
素プラズマ処理は、金バンプ１９上に存在するポリイミ
ド膜１８を除去し、金バンプ１９の相互間のパッシベー
ション膜上に存在するポリイミド膜１８を残すことがで
きるような条件で行うことが好ましく、例えば、チップ
表面上にポリイミド膜厚が４〜７μｍ程度であることが
好ましい。Then, the polyimide film 18 is heated at 350 ° C. to 4 ° C.
A heat treatment (baking treatment) is performed at a temperature of about 00 ° C. for about 20 to 60 minutes. This cures the polyimide film 18. Then, the polyimide film 18 is subjected to oxygen plasma treatment to remove the polyimide film existing on the gold bumps 19 as shown in FIG. On this occasion,
The polyimide film 18 existing on the passivation film 13 between the gold bumps 19 is left. Further, the oxygen plasma treatment here is performed under the condition that the polyimide film 18 existing on the gold bumps 19 can be removed and the polyimide film 18 existing on the passivation film between the gold bumps 19 can be left. Preferably, for example, the polyimide film thickness on the chip surface is about 4 to 7 μm.
【００３７】次いで、上記シリコン基板（ウエハ）をダ
イシングすることにより、各々のＩＣチップに分割する
（図示せず）。次いで、図３（ｆ）に示すように、この
ＩＣチップにＴＡＢ実装を行う。すなわち、テープ上に
形成したＣｕ薄膜パターンにＳｎメッキしたリード１６
を金バンプ１９上に置き、リード１６と金バンプ１９を
４５０℃〜５００℃程度に加熱し、リード単位面積当り
０．１〜０．００１ｇ／μｍ2の荷重をかけて加圧圧着
する。これにより、ＡｕとＳｎを共晶化させてリード１
６が金バンプ１９にボンディングされる。このようにし
てＴＡＢ実装を行う。Next, the silicon substrate (wafer) is diced into individual IC chips (not shown). Next, as shown in FIG. 3F, TAB mounting is performed on this IC chip. That is, the lead 16 plated with Sn on the Cu thin film pattern formed on the tape
Is placed on the gold bumps 19, the leads 16 and the gold bumps 19 are heated to about 450 ° C. to 500 ° C., and a pressure of 0.1 to 0.001 g / μm 2 per lead unit area is applied to perform pressure bonding. As a result, Au and Sn are eutecticized to lead 1.
6 is bonded to the gold bump 19. In this way, TAB mounting is performed.
【００３８】この後、リード１６、金バンプ１９及びＩ
Ｃチップをフィラーが含まれた樹脂により封止する。After that, the lead 16, the gold bump 19 and the I
The C chip is sealed with a resin containing a filler.
【００３９】上記実施の形態によれば、Ａｌ合金パッド
１２上にアンダーバンプメタル膜１４を形成し、このア
ンダーバンプメタル膜１４上に金バンプ１９を形成した
後、この金バンプ１９を含む全面上にポリイミド膜１８
を塗布し、ベークした後、酸素プラズマ処理（アッシン
グ）により金バンプ１９の表面上のポリイミド膜１８を
除去し、且つ、ポリイミド残膜を所定の膜厚に調整す
る。これにより、金バンプ１９の相互間のパッシベーシ
ョン膜１３上にポリイミド膜１８を形成する。このよう
に金バンプ１９を形成した後に、チップ保護材としての
ポリイミド膜１８を形成しているため、従来技術のよう
なアンダーバンプメタル膜の膜質が劣化することによる
問題が生じることがない。According to the above-described embodiment, the under bump metal film 14 is formed on the Al alloy pad 12, the gold bump 19 is formed on the under bump metal film 14, and then the entire surface including the gold bump 19 is formed. Polyimide film 18
After coating and baking, the polyimide film 18 on the surface of the gold bump 19 is removed by oxygen plasma treatment (ashing), and the residual polyimide film is adjusted to a predetermined film thickness. As a result, the polyimide film 18 is formed on the passivation film 13 between the gold bumps 19. Since the polyimide film 18 as the chip protection material is formed after the gold bumps 19 are formed in this way, there is no problem caused by the deterioration of the film quality of the under bump metal film as in the prior art.
【００４０】また、本実施の形態では、パッシベーショ
ン膜１３上にチップ保護材としてのポリイミド膜１８を
形成することにより、樹脂封止されたＩＣチップの樹脂
が収縮した際にフィラーによるストレスからＩＣチップ
を保護することができる。従って、フィラーストレスに
よるＩＣチップの不良の発生を防止できる。Further, in the present embodiment, the polyimide film 18 as the chip protecting material is formed on the passivation film 13 so that the stress of the filler causes the IC chip to be prevented when the resin of the resin-sealed IC chip shrinks. Can be protected. Therefore, it is possible to prevent the occurrence of defective IC chips due to the filler stress.
【００４１】また、本実施の形態による半導体装置は、
パッケージストレス対策が特に必要となる製品、例えば
ＢＧＡ(Boll Grid Array)、パッケージ実装を行う多ピ
ン（１００ピン以上）でチップサイズの大きいＡＳＩＣ
(Application Specific IC)等のロジック製品に適用す
ることが好ましい。Further, the semiconductor device according to the present embodiment is
Products for which package stress countermeasures are especially required, such as BGA (Boll Grid Array), ASIC with a large chip size and a large number of pins (100 pins or more) for package mounting.
It is preferable to apply to logic products such as (Application Specific IC).
【００４２】また、本実施の形態では、ポリイミド膜を
形成する工程において、専用の露光工程を必要とせず
に、パッシベーション膜を含む全面上にポリイミド膜を
塗布し、ベークした後、酸素プラズマ処理のみポリイミ
ド膜１８を形成している。従って、ＴＡＴ（トータルア
ラウンドタイム）を短くすることができ、低コストでチ
ップを製造することが可能となる。Further, in this embodiment, in the step of forming the polyimide film, the polyimide film is applied on the entire surface including the passivation film and baked without the need for a dedicated exposure step, and then only the oxygen plasma treatment is performed. A polyimide film 18 is formed. Therefore, TAT (total around time) can be shortened, and chips can be manufactured at low cost.
【００４３】尚、本発明は上記実施の形態に限定され
ず、本発明の主旨を逸脱しない範囲内で種々変更して実
施することが可能である。例えば、上記実施の形態で
は、パッシベーション膜としてシリコン窒化膜２１を用
いているが、他のパッシベーション膜を用いることも可
能であり、例えばパッシベーション膜としてシリコン酸
化膜とシリコン窒化膜の積層膜又はシリコン酸化膜を用
いることも可能である。The present invention is not limited to the above-mentioned embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the silicon nitride film 21 is used as the passivation film, but other passivation films can be used. For example, a stacked film of a silicon oxide film and a silicon nitride film or a silicon oxide film can be used as the passivation film. It is also possible to use a membrane.
【００４４】また、上記実施の形態では、電界メッキに
より金バンプ１９を形成しているが、無電解メッキによ
り金バンプを形成することも可能である。In the above embodiment, the gold bumps 19 are formed by electroplating, but it is also possible to form the gold bumps by electroless plating.
【００４５】[0045]
【発明の効果】以上説明したように本発明によれば、バ
ンプを形成した後に、チップ保護膜を形成している。し
たがって、チップ保護材を形成してもアンダーバンプメ
タル膜の膜質の劣化を防止できる半導体装置及びその製
造方法を提供することができる。As described above, according to the present invention, the chip protection film is formed after the bumps are formed. Therefore, it is possible to provide a semiconductor device and its manufacturing method that can prevent the deterioration of the film quality of the under bump metal film even if the chip protective material is formed.
【図１】本発明の実施の形態による半導体装置を示す断
面図である。FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.
【図２】（ａ）〜（ｃ）は、本発明の実施の形態による
半導体装置の製造方法を示す断面図である。2A to 2C are cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図３】（ｄ）〜（ｆ）は、本発明の実施の形態による
半導体装置の製造方法を示すものであり、図２（ｃ）の
次の工程を示す断面図である。3 (d) to 3 (f) show a method of manufacturing a semiconductor device according to an embodiment of the present invention, and are cross-sectional views showing the next step of FIG. 2 (c).
【図４】従来の半導体装置を示す平面図である。FIG. 4 is a plan view showing a conventional semiconductor device.
【図５】図４に示す半導体装置の一部であって金バンプ
の近傍を示す断面図である。5 is a cross-sectional view showing a part of the semiconductor device shown in FIG. 4 in the vicinity of a gold bump.
１１，１１１…層間絶縁膜 １２，１１２…Ａｌ合金パッド １３，１１３…パッシベーション膜 １３ａ…開口部 １４，１１４…アンダーバンプメタル膜 １６…リード １８，１１８…ポリイミド膜 １９，１１９…金バンプ ２１，２２…レジストパターン ２２ａ…開口部 11, 111 ... Interlayer insulating film 12,112 ... Al alloy pad 13, 113 ... Passivation film 13a ... opening 14,114 ... Under bump metal film 16 ... Lead 18, 118 ... Polyimide film 19,119 ... Gold bump 21, 22 ... Resist pattern 22a ... opening
Claims (11)
する開口部と、 この開口部内に形成されたアンダーバンプメタル膜と、 このアンダーバンプメタル膜上に形成されたバンプと、 このバンプの相互間のパッシベーション膜上に形成され
たチップ保護膜と、 を具備し、 上記バンプの上部はチップ保護膜から突出していること
を特徴とする半導体装置。1. A pad formed on an insulating film, a passivation film formed on the pad, an opening formed on the passivation film, the opening being located on the pad, and formed in the opening. An under bump metal film, a bump formed on the under bump metal film, and a chip protection film formed on a passivation film between the bumps are provided. A semiconductor device characterized by being projected.
ンプの高さより薄く形成されていることを特徴とする請
求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the chip protection film has a thickness smaller than a height of the bump.
ことを特徴とする請求項１又は２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the chip protection film is a polyimide film.
含むことを特徴とする請求項１〜３のうちいずれか１項
記載の半導体装置。4. The semiconductor device according to claim 1, further comprising a lead connected to the bump.
封止された樹脂をさらに含むことを特徴とする請求項４
に記載の半導体装置。5. The resin further including a resin encapsulating the lead, bump and chip protection film.
The semiconductor device according to.
を形成する工程と、 この開口部内及びパッシベーション膜上にアンダーバン
プメタル膜を形成する工程と、 このアンダーバンプメタル膜上にバンプを形成する工程
と、 このバンプ及びパッシベーション膜の上にチップ保護膜
を形成する工程と、 バンプ上に存在するチップ保護膜をプラズマ処理により
除去することにより、バンプの相互間のパッシベーショ
ン膜上にチップ保護膜を残す工程と、 を具備することを特徴とする半導体装置の製造方法。6. A step of forming a pad on an insulating film, a step of forming a passivation film on the pad, a step of forming an opening located on the pad in the passivation film, and inside the opening and There is a step of forming an under-bump metal film on the passivation film, a step of forming a bump on the under-bump metal film, a step of forming a chip protective film on the bump and the passivation film, and a step existing on the bump. A method of manufacturing a semiconductor device, comprising: removing the chip protection film by plasma treatment to leave the chip protection film on the passivation film between the bumps.
ンプの高さより薄く形成されていることを特徴とする請
求項６に記載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 6, wherein the chip protective film is formed to have a thickness smaller than a height of the bump.
ことを特徴とする請求項６又は７に記載の半導体装置の
製造方法。8. The method of manufacturing a semiconductor device according to claim 6, wherein the chip protective film is a polyimide film.
ンプにリードを接続する工程をさらに含むことを特徴と
する請求項６〜８のうちいずれか１項記載の半導体装置
の製造方法。9. The method of manufacturing a semiconductor device according to claim 6, further comprising a step of connecting a lead to a bump after the step of leaving the chip protective film.
ード、バンプ及びチップ保護膜を樹脂により封止する工
程をさらに含むことを特徴とする請求項９に記載の半導
体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 9, further comprising a step of sealing the leads, the bumps, and the chip protection film with a resin after the step of connecting the leads.
を形成する工程と、 この開口部内及びパッシベーション膜上にアンダーバン
プメタル膜を形成する工程と、 このアンダーバンプメタル膜上に、バンプ形成位置に開
口部を有するレジスト膜を形成する工程と、 このレジスト膜をマスクとしてアンダーバンプメタル膜
上にバンプを形成する工程と、 レジスト膜を剥離する工程と、 バンプをマスクとしてアンダーバンプメタル膜をエッチ
ングすることにより、該バンプの下以外に存在するアン
ダーバンプメタル膜を除去する工程と、 このバンプ及びパッシベーション膜の上にポリイミド膜
を形成する工程と、 バンプ上に存在するポリイミド膜をプラズマ処理により
除去することにより、バンプの相互間のパッシベーショ
ン膜上にポリイミド膜を残す工程と、 ダイシングによりＩＣチップに分割する工程と、 このＩＣチップにおけるバンプにリードを接続する工程
と、 このリード、バンプ、及びＩＣチップを樹脂により封止
する工程と、 を具備することを特徴とする半導体装置の製造方法。11. A step of forming a pad on an insulating film, a step of forming a passivation film on the pad, a step of forming an opening located on the pad in the passivation film, and inside the opening and A step of forming an under bump metal film on the passivation film, a step of forming a resist film having an opening at a bump forming position on the under bump metal film, and a step of forming a resist film as a mask on the under bump metal film. A step of forming a bump, a step of removing the resist film, a step of etching the under bump metal film using the bump as a mask to remove the under bump metal film existing under the bump, The process of forming a polyimide film on the passivation film and Removing the polyimide film by plasma treatment to leave the polyimide film on the passivation film between the bumps, dividing into IC chips by dicing, and connecting leads to the bumps in this IC chip. And a step of sealing the leads, the bumps, and the IC chip with a resin, the method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078080A JP2003282614A (en) | 2002-03-20 | 2002-03-20 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078080A JP2003282614A (en) | 2002-03-20 | 2002-03-20 | Semiconductor device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282614A true JP2003282614A (en) | 2003-10-03 |
Family
ID=29228231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078080A Withdrawn JP2003282614A (en) | 2002-03-20 | 2002-03-20 | Semiconductor device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282614A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100420007C (en) * | 2006-02-06 | 2008-09-17 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor end-electrode structure and its making method |
| KR101499330B1 (en) * | 2013-03-08 | 2015-03-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Directly sawing wafers covered with liquid molding compound |
| KR101537114B1 (en) * | 2007-12-03 | 2015-07-15 | 스태츠 칩팩, 엘티디. | Semiconductor Device and Method of Making Integrated Passive Devices |
| US9548347B2 (en) | 2005-10-29 | 2017-01-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
| JPWO2016194431A1 (en) * | 2015-05-29 | 2018-03-22 | リンテック株式会社 | Manufacturing method of semiconductor device |
-
2002
- 2002-03-20 JP JP2002078080A patent/JP2003282614A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9449925B2 (en) | 2005-10-29 | 2016-09-20 | STATS ChipPAC Pte. Ltd. | Integrated passive devices |
| US9548347B2 (en) | 2005-10-29 | 2017-01-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
| CN100420007C (en) * | 2006-02-06 | 2008-09-17 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor end-electrode structure and its making method |
| KR101537114B1 (en) * | 2007-12-03 | 2015-07-15 | 스태츠 칩팩, 엘티디. | Semiconductor Device and Method of Making Integrated Passive Devices |
| KR101499330B1 (en) * | 2013-03-08 | 2015-03-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Directly sawing wafers covered with liquid molding compound |
| US9196559B2 (en) | 2013-03-08 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Directly sawing wafers covered with liquid molding compound |
| US9754908B2 (en) | 2013-03-08 | 2017-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer with liquid molding compound and post-passivation interconnect |
| JPWO2016194431A1 (en) * | 2015-05-29 | 2018-03-22 | リンテック株式会社 | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3929966B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US8999756B2 (en) | Method and apparatus for semiconductor device fabrication using a reconstituted wafer | |
| JP2001176899A (en) | Manufacturing method for semiconductor device | |
| JP2019535135A (en) | Wafer level package and method | |
| JP2006060219A (en) | Electrode structure of semiconductor device and method of manufacturing the same | |
| JP3548061B2 (en) | Method for manufacturing semiconductor device | |
| JP2698827B2 (en) | Method of manufacturing semiconductor device having bump electrode | |
| JP3439144B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000195862A (en) | Semiconductor device and method of producing the same | |
| JP2003282614A (en) | Semiconductor device and its manufacturing method | |
| JP3727939B2 (en) | Manufacturing method of semiconductor device | |
| JP2007258629A (en) | Manufacturing method of chip size package | |
| JP2001168126A (en) | Semiconductor device and method of fabrication | |
| JP4722690B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001110828A (en) | Manufacturing method of semiconductor device | |
| KR100700395B1 (en) | Method of manufacturing semiconductor device | |
| JP2000188306A (en) | Semiconductor device and its manufacture | |
| JP3515449B2 (en) | Manufacturing method of semiconductor device | |
| JP4126392B2 (en) | Manufacturing method of semiconductor device | |
| JPH0329308B2 (en) | ||
| JP2005039170A (en) | Semiconductor device and method for manufacturing the same | |
| JP3371757B2 (en) | Semiconductor device with bump electrode | |
| JP2000183095A (en) | Manufacture of chip-size package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |