JP2003280932A - 機能システム、機能システム管理方法、データ処理装置及びコンピュータプログラム - Google Patents

Abstract

(57)【要約】 【課題】 集合リソースの好ましい使用、その結果とし
てのコストの削減を可能にする。 【解決手段】 本発明は、集合リソース（ＲＳＲＣ）に
アクセスすべきである１群の機能（Ｆ、Ｆ'）を含む機
能システムに関し、このシステムは、それに従って機能
（Ｆ、Ｆ'）が集合リソース（ＲＳＲＣ）にアクセスで
きるアービトレーションに対する優先順位によって規定
された少なくとも１つの状態（Ｉ）を含むアクセス方式
を実行するように構成されたインタフェース（ＩＮＴ）
を含み、この状態（Ｉ）は、少なくとも１群の少なくと
も２つの機能（Ｆ）に対して、読み出しモード（Ｆ＿
Ｒ）のアクセス可能性および書き込みモード（Ｆ＿Ｗ）
のアクセス可能性は、異なる優先レベルを有し、この読
み出しモードのアクセス可能性は、書き込みモードのア
クセス可能性の優先レベルよりも高い連続優先レベルを
有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１群の機能による
集合リソースへのアクセスに関するものである。より詳
細には、本発明は、優先順位で集合リソースへのアクセ
スに対する方式に関するものである。実際には、本発明
は、集合リソースにアクセスすべき１群の機能を含む機
能システムに関するものである。本発明は、例えば、集
合メモリにアクセスすべきいくつかのプロセッサを含む
データ処理装置で応用できる。ＭＰＥＧデコーダは、例
えばこのような装置（ＭＰＥＧは、Ｍｏｖｉｎｇ Ｐｉ
ｃｔｕｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐの略語である）
である。

【０００２】

【従来の技術】インタフェースによる集合リソースへの
アクセスを管理することは可能である。このインタフェ
ースは、それに従って機能が集合リソースにアクセスで
きるアクセス方式を使用する。

【０００３】１つの可能なアクセス方式は優先順位によ
って特徴付けられる。１つの機能は、集合リソースへの
アクセスに対するリクエストを行わなければならない。
インタフェースは全てのリクエストを集合する。カレン
トリクエストを有する機能の中で、この機能は、集合リ
ソースにアクセスする最高優先順位を有する機能を可能
にする。もう一度機能システムが３つの機能Ａ、Ｂおよ
びＣを含むと仮定する。優先順位はＡ、Ｂ、Ｃであって
もよい。この場合、機能Ａは、機能ＢあるいはＣからの
リクエストが現在あるという事実とは無関係に集合リソ
ースへのアクセスを得る。機能Ｂは、もし機能Ａからの
リクエストが現在ないとすれば集合リソースへのアクセ
スを得る。機能Ｃは、もし機能ＡあるいはＢからのリク
エストが現在ないとすればこのリソースへのアクセスを
得る。このようなアクセス方式は、以下、優先アクセス
方式と呼ばれる。

【０００４】この優先アクセス方式は、特許文献１に言
及されている。原則として、各機能は、適切に実行でき
る集合リソースへの十分なアクセスを得なければない。
集合リソースへのいかなる機能のアクセスも２つの要
因、すなわち第一に集合リソースによって与えられるア
クセス能力および第２に用いられたアクセス方式によっ
て決定される。

【０００５】原則として、集合リソースが比較的高アク
セス能力を与えることを保証することによって各機能へ
の十分なアクセスを保証することは可能である。しかし
ながら、集合リソースによって与えられるアクセス能力
（バンド幅、速度）が大きければ大きいほど、ますます
集合リソースは一般に高価である。

【０００６】機能のアクセスに対する要求は時間の経過
につれて変わってもよい。他の機能が、所定の期間中に
集合リソースに集中的にアクセスする必要があってもよ
く、この機能が他の期間中このようなアクセスの強さを
必要としないことが可能である。優先アクセス方式によ
って、要求がありしだい集合リソースへのアクセスがで
きる。したがって、この方式は、柔軟性をもたらし、そ
の結果として集合リソースのより有効な使用をもたら
す。優先アクセス方式は、実際、アクセスモデルが各々
が所定の機能に割り当てられたいくつかの時間間隔を含
む固定アクセス方式と比較される集合リソースに対する
アクセス能力をあまり必要としない。したがって、優先
アクセス方式は、原則として集合リソースに対するコス
トの削減をもたらす。

【０００７】しかしながら、優先アクセス方式は、本発
明が考慮する所定の欠点を有する。通常、各機能が集合
リソースへの十分なアクセスを得るかどうかを検査し、
機能が、常にリクエストに続くクリティカルな時間内で
アクセスを得るかどうかを検査することは困難である。
統計特性のシミュレーションの複雑な計算は、所定の優
先アクセス方式が正確な機能をもたらすかどうかを検査
する必要がある。そして、それ自体が既に所定量の開発
コストの上昇をもたらす。

【０００８】下記の例は、優先方式によって生じ得るブ
ロッキングの問題を示している。優先順位において３つ
の機能Ａ、ＢおよびＣがある。所定の瞬間に、機能Ａ
は、集合リソースへのアクセスを得る。このアクセス
中、機能ＢおよびＣはリクエストを行う。機能Ａによる
アクセスは完了され、機能Ｂは集合リソースへのアクセ
スを得る。機能Ｃからのリクエストは待機のままであ
る。機能Ａは、集合リソースへの機能Ｂのアクセス中リ
クエストを生じる。これは、データが機能Ａによって処
理され、それから所定の処理時間後、集合リソースに書
き込むために送られる場合に多くある。機能Ｂによるア
クセスは終了され、機能Ａは、もう一度集合リソースへ
のアクセスを得る。これが続く場合、機能Ａは、機能Ｂ
によるアクセス中リクエストおよびその逆を行い、機能
Ｃは、集合リソースへのアクセスに対して効果的にブロ
ックされる。このブロッキングは、機能ＡあるいはＢ、
あるいは両方がこのリクエストの頻度を減らすまで存続
する。

【０００９】さらに、このようなブロッキングの場合、
機能Ａは最初にそのタスクを、次に機能Ｂを終了し、機
能Ｃが集合リソースにアクセスする場合、集合リソース
に与えられる全帯域幅を使用するために集合リソースは
所定の位置になくてもよいことが注目される。結果とし
て使用可能なアクセスはこれらの３つの機能に対してよ
く分配されない。

【００１０】

【特許文献１】欧州特許出願公開第１０８１６０３Ａ１
号

【００１１】

【発明が解決しようとする課題】本発明の１つの目的
は、集合リソースのより好ましい使用、その結果として
のコストの削減を可能にすることにある。

【００１２】

【課題を解決するための手段】本発明（図９）によれ
ば、序文段落で記載されたシステムは、それに従って機
能（Ｆ、Ｆ'）が集合リソース（ＲＳＲＣ）にアクセス
できるアービトレーションに対する優先順位によって規
定された少なくとも１つの状態（Ｉ）を含むアクセス方
式（ＡＳ）を実行するように構成されたインタフェース
（ＩＮＴ）を含み、この状態（Ｉ）は、少なくとも１群
の少なくとも２つの機能（Ｆ）に対して、読み出しモー
ド（Ｆ＿Ｒ）のアクセス可能性および書き込みモード
（Ｆ＿Ｗ）のアクセス可能性は異なる優先レベルを有
し、読み出しモードのアクセス可能性は書き込みモード
のアクセス可能性の優先レベルよりも高い連続優先レベ
ルを有する。

【００１３】したがって、本発明は、機能が読み出しお
よび書き込みの際の異なる働きを有することを保証す
る。これは、機能の作動を調整し、特にデータ処理の持
続期間を使用することによってアクセスを配分すること
を可能にする。これは、読み出しモードの優先レベルは
書き込みモードのアクセス可能性よりも高く、機能の各
々は集合リソースに書き込むための処理済データのいか
なる出力前にも処理されるデータを受信するためであ
る。したがって、本発明は、データを連続して並列に処
理させ、さらに調整された方法でそれらのアクセスを利
用させる機能をできるところまで可能にし、処理済デー
タの出力が制限され、したがって集合リソースへの書き
込みのアクセスによって調整されるのでより一定の方法
でそのアクセスを利用する機能を可能にする。

【００１４】有利な実施形態では、いくつかの状態
（Ｉ）は、調べられ、少なくとも１つの優先レベルオー
ダーがいくつかの状態（Ｉ）で同じ優先レベルを共用す
るサブセットの機能に属する機能の１つに対するアクセ
ス可能性を生じさせる優先順位によって規定される。し
たがって、好ましい実施形態では、サブセットの機能の
書き込みモードのアクセス可能性同士間で調べている間
に同一の優先レベルが共用書き込みモードのアクセス可
能性を構成することができる。

【００１５】これは、少しの妨害を生じさせないで並列
に作動する機能を可能にする。有利には、インタフェー
スがアクセス可能性が優先順位に従ってアービトレーシ
ョンで機能のサブセットの機能の一方に与えられる状態
（Ｉ）から次の状態までジャンプする場合、アクセスの
可能性は、前記サブセットの機能の他方に与えられる。
したがって、共通の優先順位を有するサブセットの機能
がアクセスを行っても行わなくても、サブセットの次の
機能は少しの妨害がなくてもアクセス可能性から利益を
得ることができる。したがって、本発明はメモリのより
よい使用をもたらす。したがって、これによって、集合
リソースは、固定アクセス方式と比較して減少されるア
クセス能力を有することができる。したがって、本発明
は、固定アクセス方式と比較してコストの減少をもたら
す。

【００１６】本発明は、しかしながら、本発明が限定さ
れない図面に示された実施形態の実例を参照してさらに
説明される。

【００１７】

【発明の実施の形態】下記の言及は、参照記号に関する
ものである。同様の構成要素は、全ての図面で同じ文字
による参照によって示される。いくつかの同様の構成要
素は、単一の図面に表示されてもよい。この場合、数字
または添え字は、同様の構成要素を識別するために文字
によって参照に付加される。番号あるいは添字は、便宜
上省略されてもよい。これは説明および特許請求の範囲
に用いる。

【００１８】図１はデータ処理装置を示す。この装置
は、集合メモリＳＤＲＡＭと、メモリインタフェースＩ
ＮＴと、３つのデータ処理装置Ｂ１、Ｂ２およびＢ３と
を含む。後者は、説明の目的のため、「ユニット」と呼
ばれる。各装置Ｂは、専用読み出しバスＢＢＲおよび専
用書き込みバスＢＢＷを介してメモリインタフェースＩ
ＮＴに接続される。各専用読み出しバスＢＢＲおよび各
専用書き込みバスＢＢＷは所定の装置Ｂに専用となって
いる。メモリインタフェースＩＮＴは、集合バスＢＭを
介して集合メモリＳＤＲＡＭに接続される。ユニット
Ｂ、専用読み出しバスＢＢＲ、専用書き込みバスＢＢＷ
およびメモリインタフェースＩＮＴは、集合メモリＳＤ
ＲＡＭが外部回路である間に単一の集積回路の一部を構
成できる。

【００１９】データ処理装置は下記のように全てに機能
を果たす。一般に、ユニットＢは、集合メモリＳＤＲＡ
Ｍに記憶される処理されるデータを要求があれば受信す
る。これらのデータを処理した後、ユニットＢは、メモ
リインタフェースＩＮＴを介して集合メモリＳＤＲＡＭ
に処理済データを送信する。このメモリインタフェース
ＩＮＴは、様々なユニットＢによって集合メモリＳＤＲ
ＡＭへのアクセスを調整する。

【００２０】メモリインタフェースＩＮＴは、２つの基
本的機能を有する。第一に、このメモリインタフェース
ＩＮＴは、集合メモリＳＤＲＡＭへのアクセスに対して
様々なユニットＢ間でアービトレーションを実行する。
唯一のユニットＢは、書き込みモードあるいは読み出し
モードのいずれかで集合メモリＳＤＲＡＭを一度にアク
セスできる。これは、ユニットＢがバーストモードだけ
でメモリをアクセスできることを意味する。第二に、読
み出しの場合、メモリインタフェースＩＮＴは、集合メ
モリＳＤＲＡＭから得られ、所定のユニットＢ向きのデ
ータバーストをほぼ一定のデータフローに変換する。こ
のデータフローは、したがって、ユニットＢに関連する
専用読み出しバスＢＢＲを介して転送される。書き込み
の場合、メモリインタフェースＩＮＴは、所定のユニッ
トＢから得られるほぼ一定のデータフローを集合メモリ
ＳＤＲＡＭに書き込むためのデータバーストに変換す
る。

【００２１】図２は、ユニットＢ１がユニットＢ３より
も上位の優先順位を有する有するＢ２よりも上位の優先
順位を有する簡単な優先アクセス方式のメモリインタフ
ェースＩＮＴの動作を示す。したがって、この方式は最
新技術で行われることに相当する。Ｔ（ＢＭ）は、集合
メモリＳＤＲＡＭおよびメモリインタフェースＩＮＴと
の間の集合バスＢＭ上のデータトラフィックを示す。Ｔ
（ＢＢＲ１）、Ｔ（ＢＢＲ２）およびＴ（ＢＢＲ３）
は、メモリインタフェースＩＮＴとユニットＢ１、Ｂ２
およびＢ３との間の専用読み出しバスＢＢＲ１、ＢＢＲ
２およびＢＢＲ３上のデータトラフィックをそれぞれ示
している。Ｔ（ＢＢＷ１）、Ｔ（ＢＢＷ２）およびＴ
（ＢＢＷ３）は、メモリインタフェースＩＮＴとユニッ
トＢ１、Ｂ２およびＢ３との間の専用書き込みバスＢＢ
Ｗ１、ＢＢＷ２およびＢＢＷ３上のデータトラフィック
をそれぞれ示す。

【００２２】データトラフィックＴ（ＢＭ）は、データ
バーストＤＢから構成されている。各データバーストＤ
Ｂは、書き込みモードあるいは読み出しモードのいずれ
かでユニットＢによる集合メモリＳＤＲＡＭへのアクセ
スに相当する。ＤＢに続く括弧間の参照番号は、バース
トのデータがユニットＢのどれに属しているか、さらに
アクセスの種類、すなわち書き込み（Ｗ）あるいは読み
出し（Ｒ）を示している。例えば、ＤＢ１（Ｂ１／Ｒ）
は、データバーストＤＢ１がＢ１による集合メモリＳＤ
ＲＡＭへの読み出しモードのアクセスに関するものであ
ることを示す。

【００２３】図２は、メモリインタフェースＩＮＴが集
合メモリＳＤＲＡＭから得られ、所定のユニットＢに属
するデータバーストの「平滑化」を行うことを示してい
る。この図は、逆にメモリインタフェースＩＮＴがバー
スト（データの圧縮）で集合メモリＳＤＲＡＭにこれら
のデータを書き込むためにユニットＢから得られるデー
タをそのうちに集めることも示している。専用読み出し
バスＢＢＲおよび専用書き込みバスＢＢＷを介するデー
タトラフィックは、したがって比較的低い速度である。
したがって、これによって、専用読み出しバスＢＢＲお
よび専用書き込みバスＢＢＷは、比較的小さい帯域幅を
有することが可能であるので、これによって、これらの
バスは比較的適度の幅を有することが可能である。この
点では、バスのサイズが、必ずしもこのバスによって転
送されるデータに含まれるビット数に一致する必要がな
いことに注目すべきである。例えば、１６ビットを含む
データ項目は、それ自体を４ビットのワードに分割され
るようにさせる。したがって、４ワードの連続形式でこ
のデータ項目を４ビットのサイズを有するバスを介して
転送できる。

【００２４】図３は、ユニットＢを示す。このユニット
Ｂは、プロセッサＰおよびグローバルアドレス指定回路
ＡＧＡを含む。プロセッサＰは、ロジックリクエストＬ
ＲＱを行う。ユニットＢはビデオデータを処理し、ロジ
ックリクエストＬＲＱは例えばカレント画像の所定ライ
ン上のピクセルに対するリクエストであってもよいと仮
定するものとする。グローバルアドレス指定回路ＡＧＡ
は、ロジックリクエストＬＲＱを物理リクエストＰＲＱ
に変換する。この物理リクエストＰＲＱは、集合メモリ
ＳＤＲＡＭでその下にリクエストデータが記憶される物
理アドレスを規定する。この物理リクエストＰＲＱは、
次の形式、すなわち、アドレス指定を開始し、このアド
レスから求められるアドレス数、および可能であればデ
ータが求められる場合に用いられる方式を有し得る。こ
の方式は、読み出される連続アドレス数、スキップされ
るアドレス数および「読み出しおよびジャンプ」反復数
の形で規定できる。ＡＧＡはプログラマブルであり得る
ので、変換パラメータは物理リクエストＰＲＱへのロジ
ックリクエストＬＲＱの変換を規定する。これは集合メ
モリＳＤＲＡＭへのデータの記憶の柔軟性をもたらす。

【００２５】図４は、メモリインタフェースＩＮＴを示
している。このメモリインタフェースＩＮＴは、アービ
トレータＡＲＢと、アクセスインタフェースＳＩＦと、
バッファ装置ＢＵＦと、マクロコマンドアドレス指定回
路ＡＧＢとを含む。各ユニットＢに対して１つのマクロ
コマンドアドレス指定回路がある。

【００２６】メモリインタフェースＩＮＴの内部動作は
全て下記のとおりである。各マクロコマンドアドレス指
定回路ＡＧＢは、関連されるユニットＢからの物理リク
エストをマクロコマンドに分割する。マクロコマンド
は、メモリの所定のラインへのアクセスに対するリクエ
ストを示す。マクロコマンドがアービトレータＡＲＢに
供給される前に、マクロコマンドアドレス指定回路ＡＧ
Ｂは、バッファ装置ＢＵＦに十分な余地があるかどうか
を検査する。この目的で、この指定回路ＡＧＢは、まず
第一にマクロコマンドをバッファ装置ＢＵＦに供給す
る。バッファ装置ＢＵＦがマクロコマンドによって規定
されたデータ数を記憶する余地があることを確認する場
合、マクロコマンドアドレス指定回路ＡＧＢは、マクロ
コマンドをアービトレータＡＲＢに供給する。このアー
ビトレータＡＲＢは、様々なマクロコマンドアドレス指
定回路ＡＧＢから得られるマクロコマンドを収集し、ア
クセスインタフェースＳＩＦに送信するためのマクロコ
マンドを選択する。この選択は、後述されるアービトレ
ーション方式に従って行われる。このアクセスインタフ
ェースＳＩＦは、マクロコマンド受信の順序でアービト
レータＡＲＢから得られるマクロコマンドを処理する。
したがって、アクセスインタフェースＳＩＦは、集合メ
モリＳＤＲＡＭへのアクセスを行う、このアクセスは、
カレントで処理されているマクロコマンドによって規定
される。

【００２７】マクロコマンドはＸ個のアドレスグループ
にアクセスすることを可能にし、各グループはＹ個のア
ドレスを含み、アドレスグループは、Ｚ個のワードだけ
互いから分離され、Ｘ、ＹおよびＺは整数である。した
がって、マクロコマンドは、下記の情報を含む。アクセ
スされる第１のアドレス。アドレスグループ（Ｙ−１）
の第１のアドレスから後に続くアクセスされるアドレス
数。２つの連続するアドレスグループ（Ｚ）間でスキッ
プされるアドレス数。第１のグループ（Ｘ−１）に加え
てアクセスされるアドレスグループ数。アクセスの種
類：読み出しあるいは書き込み。

【００２８】ビットレベルのマクロコマンドの１つの例
は下記のとおりである。集合メモリＳＤＲＡＭに記憶さ
れたデータが３２ビット幅であり、集合メモリＳＤＲＡ
Ｍが最大サイズの２５６Ｍビットを有すると仮定され
る。これは、アドレスが２３ビットで示されることを意
味する。アクセスは最大サイズの１６個のアドレスに限
定されることも仮定される。このような限定は呼び出し
時間の見地から好ましい。したがって、Ｘ−１およびＹ
−１は、最大値として１５に等しいので、４ビットで符
号化できる。最後に、ラインは、集合メモリＳＤＲＡＭ
の形態により最大５１２個のアドレスを含む。したがっ
て、スキップされるアドレス数は５１１を超えないかも
しれない、したがってこの数は９ビットで符号化でき
る。したがって、マクロコマンドは、２３＋２×４＋９
＋１＝４１ビットのサイズを有する。アドレスは、ビッ
ト４０から１８で、アクセスの種類はビット１７で、読
み出されるワード数（Ｙ−１）は、ビット１６から１３
で、スキップされるワード数（Ｚ）は、ビット１２から
４で、ワードグループ数（Ｘ−１）はビット３から０で
符号化できる。

【００２９】メモリインタフェースのアクセスインタフ
ェース、メモリインタフェースのバッファ装置、読み出
しおよび書き込みのためのバッファ装置の例は、公知で
あり、例えば、上記に引用された特許文献で示されてい
る。

【００３０】図５は、所定の装置Ｂによる読み出しモー
ドの集合メモリＳＤＲＡＭへのアクセスのための手順を
示している。水平の次元は時間を示している。この図の
垂直次元は、有効となる様々な機能要素を示す。この図
は矢印を含む。これらの矢印は、インタフェースメモリ
ＳＲＡＭへのアクセスのための手順で様々なステップＳ
を示す。

【００３１】Ｓ１＝関連されるユニットＢのプロセッサ
Ｐは、ロジックリクエストＬＲＱをグローバルアドレス
指定回路ＡＧＡに供給する。このロジックリクエストＬ
ＲＱは、処理されるデータのセット、例えば画像でデー
タのサブセット、例えばラインの輝度ピクセルを指定す
る。

【００３２】Ｓ２＝グローバルアドレス指定回路ＡＧＡ
は、ロジックリクエストＬＲＱを物理リクエストＰＲＱ
に変換する。

【００３３】Ｓ３＝グローバルアドレス指定回路ＡＧＡ
は、物理リクエストＰＲＱをマクロコマンドアドレス指
定回路ＡＧＢに供給する。

【００３４】Ｓ４＝マクロコマンドアドレス指定回路Ａ
ＧＢは物理リクエストＰＲＱをマクロコマンドに変換す
る。

【００３５】Ｓ５＝マクロコマンドアドレス指定回路Ａ
ＧＢは、物理リクエストＰＲＱから得られるマクロコマ
ンドの第１をバッファ装置ＢＵＦに供給する。

【００３６】Ｓ６＝バッファ装置ＢＵＦは、マクロコマ
ンドによって指定されるデータ数を記憶する空間がある
かどうかを検査する。

【００３７】Ｓ７＝バッファ装置ＢＵＦは、空間がある
ことをマクロコマンドアドレス指定回路ＡＧＢに確認す
る（「肯定応答」）。

【００３８】Ｓ８＝所定の遅延量を示す。

【００３９】Ｓ９＝マクロコマンドアドレス指定回路Ａ
ＧＢは、マクロコマンドをアービトレータＡＲＢに供給
する。

【００４０】Ｓ１０＝アービトレータＡＲＢは、集合メ
モリＳＤＲＡＭへのユニットによる全てのアクセスに有
効なアービトレーション方式により集合メモリＳＤＲＡ
Ｍへのアクセスに対するリクエストとしてマクロコマン
ドを処理する。本発明はアービトレーション図の構造に
関するものである。

【００４１】Ｓ１１＝アービトレータＡＲＢは、マクロ
コマンドをアクセスインタフェースＳＩＦに供給する。

【００４２】Ｓ１１ａ＝アービトレータＡＲＢは、マク
ロコマンドがアクセスインタフェースＳＩＦに供給され
たことをバッファ装置ＢＵＦに示す（「肯定応答」）。

【００４３】Ｓ１２＝マクロコマンドは、まず第一に予
め受信されたマクロコマンドを処理するアクセスインタ
フェースＳＩＦで待機している。

【００４４】Ｓ１３＝アクセスインタフェースＳＩＦ
は、マクロコマンドのベースで集合メモリＳＤＲＡＭの
ための制御信号を発生する。これらの制御信号は、マク
ロコマンドによって指定されたアドレスのデータが連続
して読み出されるという効果を有する。

【００４５】Ｓ１４＝集合メモリＳＤＲＡＭの連続して
読み出されたデータはバッファ装置ＢＵＦに転送され
る。

【００４６】Ｓ１５＝データはバッファ装置ＢＵＦに一
時的に記憶される。

【００４７】Ｓ１６＝バッファ装置ＢＵＦは、データを
プロセッサにほぼ一定の方法で転送する。

【００４８】ステップＳ５からＳ１５は、各マクロコマ
ンドに対して、ステップＳ１で行われるロジックリクエ
ストＬＲＱに続いて繰り返される。

【００４９】下記のステップは図５に示されていない。
ステップＳ１に続いて、グローバルアドレス指定回路Ａ
ＧＡは、確認信号（「肯定応答」）をプロセッサＰに送
信する。この信号は、ロジックリクエストＬＲＱが受信
され、処理されることを示す。確認信号に応答して、プ
ロセッサＰは、新しいロジックリクエストを行い、新し
い命令まで新しいロジックリクエストを保持する。マク
ロコマンドアドレス指定回路ＡＧＢは、ロジックリクエ
ストＬＲＱに続く最後のマクロコマンドを供給する場
合、ロジックリクエストＬＲＱの処理は完了する。この
場合、マクロコマンドアドレス指定回路ＡＧＢは、グロ
ーバルアドレス指定回路ＡＧＡにロジックリクエストＬ
ＲＱの処理が完了することを示す確認信号（「肯定応
答」）をグローバルアドレス指定回路ＡＧＡに送信す
る。これに対して、グローバルアドレス指定回路ＡＧＡ
は、ステップＳ１で行われるロジックリクエストＬＲＱ
の処理と同様に新しいロジックリクエストＬＲＱの処理
を開始する。換言すれば、履歴が繰り返えされる。書き
込みモードでは、アクセス手順は、データが読み出され
る代わりに書き込まれるステップＳ１３およびＳ１４を
除いて、マクロコマンドが読み出しモード形式のアクセ
スのものである代わりに書き込みモード形式のアクセス
のものであることを除いて同様である。

【００５０】序文段落で記載されているような機能シス
テムでは、集合リソースにアクセスするいくつかの種類
の機能を識別することができる。

【００５１】２つの主要な種類の機能がある。第一に、
機能がデータを読み出すかあるいは書き込む場合に待ち
時間に影響されやすい機能（２つのアクセス間で待機す
る）；機能がいかなるアクセスをも得ない場合、これら
の機能は停止する（これはＣＰＵに関する場合であ
る）。これらの機能は、一般に読み出しモードで得るこ
とができ、専用読み出しバスＢＢＲおよび専用書き込み
バスＢＢＷを介してメモリインタフェースＩＮＴに接続
される。第二に、データのどれか必要であるかおよびこ
れらのデータがどこにあるかを前以て知ることができる
機能、すなわちこれらの機能は、待ち時間に影響されな
いこれらの機能を行うためのバッファを含むユニットに
よって実行される。待ち時間に影響されなく、集合リソ
ースへのアクセスを得る際に所定の帯域幅に従うこれら
の最後の機能内には、２つの種類の機能がある。まず第
一に、通常読み出しモードあるいは書き込みモードのい
ずれかでアクセスを得て、しばしば読み出しモードＢＢ
Ｒあるいは書き込みモードＢＢＷのいずれかで単一専用
バスによって集合リソースに接続されるクリティカル機
能は、非常に長い間データを待つことができない。これ
は、例えばメモリのピクセルを読み出し、機能システム
の出力にピクセルを供給する表示機能に関する場合であ
る。データが時間どおりにアクセスできない場合、ピク
セルは表示できなく、システムは主要なエラーを示す。
次に、非クリティカル機能は、通常読み出しモードのメ
モリから書き込みモードのメモリまで２つの間のデータ
処理に対して作動する。一般に、これらの機能は、専用
読み出しバスＢＢＲおよび専用書き込みバスＢＢＷを介
してメモリインタフェースＩＮＴに接続される。これら
の機能は、デコーダが４０ｍｓ毎に画像を復号化し得る
場合、例えば復号化に関するものである。このような機
能の動作は、図３の破線によって示される。非クリティ
カル処理は、実際データが処理される一種の内部パイプ
ラインＩＰＬを示す。これらの処理は、そのパイプライ
ンが永久にフルであり、データが全くないいかなる
「泡」も含まない場合、効率を増す。

【００５２】これらの様々な種類のユニットは、異なる
頻度および規則性で集合リソースへのアクセスがあるこ
とを必要とすることが容易に理解される。待ち時間およ
びクリティカルユニットに影響されやすい装置によって
アクセスを調停するアクセス方式が既にある。このよう
なアクセス方式は、例えば、出願人によって出願された
特許文献１に提案される。ヨーロッパ特許出願に提案さ
れたアクセス方式は、容易に本発明と組み合わせること
ができ、この出願で提案された方式は、最高優先レベル
を有する機能のために使用され、本発明で提案された方
式は、低位優先レベルを有する機能のために使用されて
いる。本発明は、全体として優先レベル形式のものであ
るアクセス方式内に合致する。このようなアクセス方式
は、待ち時間に影響されやすい機能および優先レベルに
おいて最高優先レベルを有する順位のクリティカル機能
を行う。おそらく、前述されるように、優先レベル機能
のアクセスは、特許文献１による方式に従って調整され
る。次に、最低優先レベルを有する順位の非クリティカ
ル機能を生じる。本発明の目的は、妨害およびその間機
能のいずれも集合リソースにアクセスできないため、そ
の間に、妨害と、集合リソースへのアクセスの可能性が
劣悪に使用される「泡」の存在を避けるようにメモリの
使用を規制することにある。これらの状態は、特に自由
メモリアクセスから利益を得ることができる下位優先レ
ベルを有する機能が全くない最低優先レベルと、特に遭
遇される。したがって、本発明は、特にその機能を最適
化し始める非クリティカルユニットの場合に特化され
る。

【００５３】例えば、３つの非クリティカル処理Ｂ１、
Ｂ２、Ｂ３は３つの最低優先レベルを共用する簡単な優
先アクセス方式に対して、下記の状態を生じ得る。

【００５４】Ｂ１は、その動作を最初に完了し、次にＢ
２、最後にＢ３はメモリアクセスから利益を得ることが
できるが、Ｂ３のみは、それに与えられるアクセスの全
部から得ることができないかもしれない。これを防止す
るために、Ｂ３が、全ての残る帯域幅を使用することが
できなければならないかあるいは３つの処理が多かれ少
なかれ並列に作動しなければならないので、最大の可能
な範囲までそのアクセスを時間の経過につれて配分する
ために同時にその動作を終了するかのいずれかである。
この場合、３つの処理Ｂ１、Ｂ２およびＢ３は、全部の
残りの帯域幅をとることができなければならない。これ
は、組み合わされた非クリティカルユニットが残りの帯
域幅を使用できるシステムは、条件が制限的でないので
Ｂ３だけが残りの帯域幅を使用できなければならないシ
ステムよりも常にあまり高価でないためである。これ
は、処理が読み出しモードおよび書き込みモードで異な
る働きを有することを提案することによって本発明が解
決し始める状態の種類である。

【００５５】本発明は、前述された様々な処理Ｐによる
ＳＤＲＡＭへのアクセスを管理するアービトレータＡＲ
Ｂを使用する。このアービトレータは、処理Ｐの全てか
らのアクセスリクエストを収集し、これらの処理の中の
１つを選択する。選択されたリクエストは、ＳＤＲＡＭ
で３２ビットの中の１６ワードを書き込むかあるいは読
み出すかのいずれかをするためにこのリクエストを行っ
た処理を可能にする。ＳＤＲＡＭへのこのアクセス後、
アービトレータは他のリクエスト等を選択する。

【００５６】図６および図７は、様々な処理による集合
メモリへのアクセスを管理する本発明によるアービトレ
ータの２つの実施形態を示している。本発明によれば、
機能システムは、それに従って機能が集合リソースにア
クセスできるアービトレーションのための優先順位によ
って規定される少なくとも１つの状態を含むアクセス方
式を実行するように構成されるインタフェースを含み、
この状態は、少なくとも２つの機能の少なくとも１つに
対して、読み出しモードのアクセス可能性および書き込
みモードのアクセス可能性は異なる優先レベルを有し、
読み出しモードのアクセスの可能性は、書き込みモード
のアクセスの可能性の優先レベルよりも高い連続優先レ
ベルを有することを特徴とする。

【００５７】したがって、本発明は、機能が読み出しモ
ードおよび書き込みモードで異なる働きを有することを
保証する。これは、特にデータ処理の持続時間を使用す
ることによって機能の作動を規制し、アクセスを配分す
ることを可能にする。データ処理のこの持続時間は実際
に、その間データを読み出す機能が読み出しモードのア
クセスおよび書き込みモードのアクセスを処理する読み
出しモードのアクセスと書き込みモードのアクセスとの
間の経過時間である。本発明によれば、読み出しモード
の優先レベルは、書き込みモードの優先レベルよりも高
く、機能各々は、集合リソースに書き込むための処理済
データのいかなる出力前にも処理されるようにデータを
受信する。したがって、本発明によって、この機能は、
できるところまでデータを連続して並列に処理し、処理
済データの出力は制限され、したがって集合リソースへ
の書き込みモードのアクセスによって規制されるのでよ
り均一にそのアクセスをデータのために利用できる。本
発明は、集合リソースへの非クリティカル機能のアクセ
スを制御するのに特に役立つ。

【００５８】図６に示された本発明の第１の実施形態
は、Ｍ＋５個の入力１からＭ＋５（数字Ｍは、２よりも
大きいかあるいは２に等しい）を有する固定優先順位セ
レクタＦＰＳを含むアービトレータを使用する。処理Ｐ
１からＰＮ‐１のＳＤＲＡＭへのアクセスに対するリク
エストは、従来の優先順位に従って、また、例えば上記
に引用された特許で提案されるような最適化管理方法に
従っても管理される。２つの処理Ｐ間のダッシュは、そ
の参照番号がこれらの２つの処理Ｐの参照番号間に含ま
れる全ての処理を意味する。これらの処理Ｐ１からＰＮ
‐１は、有利には待ち時間に影響されやすい処理あるい
はクリティカル処理である。アービトレーションフェー
ズは、各優先レベルのリクエストの存在を同時にテスト
し、リクエストおよび最高順位を有する１つを選択する
ことによって実行される。したがって、優先レベルとし
て、アービトレータは、処理の中から処理Ｐ１からＰＮ
‐１を選択する。これらの処理のどれもリクエストを行
わない、言い換えれば、いかなるマクロコマンドをもア
ービトレータに供給しない場合、非クリティカル処理は
管理に委ねられる、ここではこの処理は、読み出しモー
ドのアクセス形式を有するマクロコマンドに本発明に従
って優先順位を与える３つのＰＮ、ＰＮ＋１、ＰＮ＋２
である。これらの３つの処理は、少なくとも２つのセッ
トの機能を構成する。次に、書き込みモードのリクエス
トを行われた非クリティカル処理は管理に委ねられる。
これは、非クリティカル処理ＰＮ、ＰＮ＋１、ＰＮ＋２
の参照番号と隣接する文字ＲおよびＷによって図６に示
される。セット「ＰＮ＿Ｒおよび「ＰＮ＿Ｗ」は、２つ
のサブセットの機能を規定する。したがって、書き込み
モードおよび読み出しモードのアクセスの可能性が異な
る優先レベルを有することが明らかに注目される。Ｐ
Ｎ、ＰＮ＋１、ＰＮ＋２の書き込みモードの優先レベル
は、３つの処理の読み出しモードの優先レベル後に従来
の優先レベルで挿入される。この特性は本発明に重要で
ある。そのパイプラインに余地がある場合だけ読み出し
モードのマクロコマンドは処理によって発生できるの
で、本発明は前記処理内の妨害を生じることができな
い。次に選択リクエストはＳＩＦに送信される。図２に
示されたメモリへのアクセスの方式がいかに変わるかが
ここで分かる。まず第一に、処理は、次々と読み出しモ
ードのアクセスを行い、次に次々と処理は書き込みモー
ドのアクセスを行う。しかしながら、この実施形態は、
なお妨害を生じ、メモリアクセスが十分に用いられない
全ての場合を避けることを可能にすることができない。
これは、後者の実施形態で使用される厳密な優先順位が
第３の処理の書き込みモードのアクセスを防止する妨害
を生じ得るからである。したがって、この最後の実施形
態は、少なくとも２つのセットの機能の処理がその動作
を同時に終わることを可能にしない。

【００５９】図７に示された有利な実施形態は、Ｍ＋３
個の入力１からＭ＋３（数字Ｍは２よりも大きいかある
いは２に等しい）を有する固定優先順位セレクタＦＰＳ
および処理セレクタＭＰＳを含むアービトレータを使用
する。処理Ｐ１からＰＮ‐１のＳＤＲＡＭへのアクセス
に対するリクエストは、従来の優先順位であるいは例え
ば上記に引用された特許で提案されるような最適化管理
方法に従って管理される。これらの処理Ｐ１からＰＮ‐
１は、有利には待ち時間に影響されやすい処理あるいは
クリティカル処理である。アービトレーションフェーズ
は、各優先レベルのリクエストの存在を同時にテスト
し、利用可能である場合、リクエストおよび最高順位を
有する１つを選択することによって実行される。これ
は、リクエストが固定優先順位セレクタＦＰＳの入力に
（リクエストが存在する場合）同時に供給されるためで
ある。したがって、優先順位において、アービトレータ
は、これらの処理の中から処理Ｐ１からＰＮ‐１を選択
する。これらの処理のどれもリクエストを行わない、言
い換えれば、いかなるマクロコマンドをもアービトレー
タに供給しない場合、非クリティカル処理は管理に委ね
られる、ここではこの処理は、読み出しモードのアクセ
ス形式を有するマクロコマンドに本発明に従って優先順
位を与える少なくとも２つのセットの機能を規定する３
つのＰＮ、ＰＮ＋１、ＰＮ＋２である。次に、書き込み
モードのリクエストを行われた非クリティカル処理は管
理に委ねられる。これは、非クリティカル処理ＰＮ、Ｐ
Ｎ＋１、ＰＮ＋２の参照番号と隣接する文字ＲおよびＷ
によって図７に示される。セットＰＮ＿ＲおよびＰＮ＿
Ｗは、サブセットの機能を規定する。図７に示された実
施形態では、唯一の優先レベルＭ＋３は、書き込みモー
ドの３つの非クリティカル処理に対して割り当てられ
る。換言すると、サブセットの機能ＰＮ＿Ｗは、互いに
同一の優先レベルＭ＋３を共用する。この優先レベル
は、処理ＰＮからＰＮ＋２のＳＤＲＡＭへの書き込みモ
ードのアクセスリクエストを受信する処理セレクタＭＰ
Ｓで選択される処理に与えられる。処理セレクタは、こ
れらの処理の中から処理Ｐを選択する。この選択は、下
記により詳細に記載されている方式に従って行われる。
選択された処理Ｐが書き込みモードのリクエストを行っ
た場合、このリクエストは、固定優先順位セレクタＦＰ
Ｓの入力Ｍ＋３に送信される。さもなければ、リクエス
トはアービトレーションのためのこの入力に全く送信さ
れない。したがって、高位優先レベルを有する処理のど
れもリクエストを行わなく、非クリティカルプ処理が、
読み出しモードでリクエストを行わなわず、処理セレク
タＭＰＳによって選択された処理Ｐがリクエストを行っ
た場合、このリクエストは選択される。このようなリク
エストがない場合、アクセスの可能性は使用されない。
アービトレーションが優先レベルＭ＋３へのアクセス可
能性を明示する全ての場合、アクセスがあってもなくて
も、処理セレクタＭＰＳ内の処理選択は、サブセットＰ
Ｎ＿ＷからＰＮ＋２＿Ｗから他の処理を選択するために
変わる。したがって、ここでは、いくつかの状態（Ｉ）
が調べられ、状態（Ｉ）は、アービトレーションに役立
ち、少なくとも１つの優先レベルがサブセットの機能、
ここではＰＮ＿ＷからＰＮ＋２＿Ｗに属し、いつかの状
態（Ｉ）の同一優先レベルレベル、ここではＭ＋３を共
用する機能の中の１つに対するアクセスの可能性を構成
する優先順位によって規定される。これは、各アービト
レーションに対してＰ１からＰＮ‐１、ＰＮ＿ＲからＰ
Ｎ＋２＿ＲおよびＰＮ＿ＷからＰＮ＋２＿Ｗ内で選択さ
れた処理を含む優先順位が相当する状態Ｉを各アービト
レーションに付随できるためである。したがって、処理
ＰＮ＿ＷからＰＮ＋２＿Ｗの各々は、調べられたいつか
の状態（Ｉ）中順次選択され、状態（Ｉ）の数は、順位
Ｍ＋３に提示されたアクセスの頻度に応じて書き込みモ
ードの処理の完全「一巡」を行うために調べられる。こ
れは、順位Ｍ＋３に提示されたアクセスの頻度がセレク
タＭＰＳ内の選択の変化の頻度を決定するためである。
この共用優先レベルは、しかしながら読み出しモードの
処理のアクセス可能性を一緒にグループ化するより少な
い利点に対しても思い描くことができる。

【００６０】この有利な実施形態は、前述の実施形態よ
りも少ない優先レベルのアービトレーションを実行する
ことを可能にするので、より速く、より簡単である。さ
らに、この実施形態によって、機能は、妨害を生じるの
ことなく、従って集合リソースへのアクセスの使用を最
適化しないで、並列に書き込みモードで作動できる。こ
れは、後者の有利な実施形態によれば、非クリティカル
機能が、同時にその動作を終了するためである。

【００６１】好ましい実施形態は、図８ａおよび図８ｂ
により詳細に記載されている処理セレクタの動作をより
正確に示している。

【００６２】好ましい実施形態では、同一優先レベルＭ
＋３は、機能ＰＮ＿ＷからＰＮ＋２＿Ｗのサブセットの
書き込みモードのアクセス可能性同士間での調べられた
いつかの状態Ｉでの共用書き込みモードのアクセス可能
性を構成する。図８ａは、処理セレクタＭＰＳの動作の
可能性を示す。レジスタＲＥＧは、処理セレクタＭＰＳ
内で処理ＰＮからＰＮ＋２からなる少なくとも２つのセ
ットの機能に共通である優先レベルＭ＋３が問題にされ
る状態Ｉに対する各アービトレーションで調べられる。
機能、ここではＰＮ＿Ｗ、ＰＮ＋１＿ＷあるいはＰＮ＋
２＿Ｗは、レジスタの各値に対応する。このレジスタ
は、機能を並列におよび／またはレジスタの値の完全な
「一巡」で生じる所与の処理を調べることが望まれる回
数調べることが望まれる方法の数に従って１ビット、２
ビット、３ビットあるいはそれ以上で実行できる。した
がって、図８ａは、円の形の５つのレジスタ値１から５
を示している。本発明によれば、書き込みモードの唯一
の非クリティカル処理は、状態毎に調べられ、しかしな
がら、いくつかの連続状態は、アービトレーションにお
いて調べるために書き込みモードの同一の非クリティカ
ル処理を有することができる。これは、関連する優先レ
ベルがアクセス可能性を有する場合のみを除いて、レジ
スタが各状態の変化で増分されないためである。これら
の値は次々と周期的に調べられる。各値は、処理の中の
１つの選択を示している。書き込みモードの様々な処理
間でのアクセスの相対配分は、このレジスタの構造を介
しても制御できる。これは、３つの処理ＰＮ＿Ｗ、ＰＮ
＋１＿ＷおよびＰＮ＋２＿Ｗが優先レベルＭ＋３を互い
に共用し、その書き込みバス上の帯域幅がそれぞれ４０
Ｍバイト／ｓ、２０Ｍバイト／ｓおよび４０Ｍバイト／
ｓであると仮定することによって、処理ＰＮ＿Ｗおよび
ＰＮ＋２＿Ｗに帯域幅の２／５およびＰＮ＋１に１／５
を与えることが役立つためである。この配分は、図８ａ
に示される、ここでレジスタは、５つの異なる値、すな
わちＰＮ＿Ｗに対して２、ＰＮ＋２＿Ｗに対して２およ
びＰＮ＋１＿Ｗに対して１をとることができる。この配
分の付加的長所は、処理の１つがアクセスを全く必要し
ない場合（例えばＰＮ＋１）、非クリティカル処理に使
用可能な帯域幅は、当然ＰＮおよびＰＮ＋２に対して１
／２および１／２に配分される傾向にあるということで
ある。ＰＮがアクセスを全く必要としない場合、帯域幅
は、ＰＮ＋１に１／３およびＰＮ＋２に対して２／３に
配分される傾向にあるということである。これは、たと
えＭＰＳで選択される処理がアクセスを行わないとして
も、レジスタ値が増分されるという事実による。したが
って、ここで、レジスタは有利には３つのビットで使用
される。図８ａのサイクルを調べるのに必要とされる状
態（Ｉ）の数は、書き込みモードの非クリティカル機能
のアクセスの頻度、言い換えればこの例では優先レベル
の検査の頻度によって決まる。

【００６３】図８ｂは、いかに選択がセレクタＭＰＳ内
で行われ、いかに図８ａで一方の状態から他方の状態へ
移動が行われるかをより正確に示している。この図で
は、処理Ｐ１からＰＮ‐１のアクセスが最高優先レベル
が選択される簡単な優先順位で管理されることが考察さ
れる。ステップＳＡ１は、状態Ｉから状態Ｉ＋１へのジ
ャンプ後に行われる第１のステップである。したがっ
て、第１のステップＳＡ１では、現状態Ｉのアービトレ
ーションに対する固定優先順位セレクタＦＰＳは、優先
レベルＰＲＩＯＲ［Ｉ］を選択する。少なくとも１つの
リクエストが、優先レベル１からＭ＋２にある場合、最
小数に対応する優先レベルは選択され、さもなければ、
デフォルトで選択されているレベルＭ＋３となる。ステ
ップＳＡ２では、優先レベルはＭ＋３と比較される。優
先レベルがＭ＋３と異なる場合、メモリへのアクセス
は、ステップＳＡ５でマクロコマンドＭＣに与えられ、
次に次の状態Ｉ＋１は、繰り返される図８ｂによって示
される方法を必要とする新しいアービトレーションのた
めのステップＳＡ６に渡される。優先レベルがＭ＋３に
等しい場合、ステップＳＡ３は、現状態Ｉに対するレジ
スタＲＥＧ［Ｉ］の値を調べ、レジスタの値に対応する
処理がマクロコマンドＭＣを提示したかどうかを確かめ
るために調べる。処理がマクロコマンドＭＣを提示した
場合、アクセスは、ステップＳＡ５で優先レベルＰＲＩ
ＯＱ［Ｉ］に対応するこのマクロコマンドＭＣに与えら
れ、レジスタＲＥＧの値は、ステップＳＡ４でＪ＋１モ
ジュロ５に増分され、システムは、ステップＳＡ６で次
の状態Ｉ＋１に渡す。処理がマクロコマンドを提示しな
かった場合、レジスタは、ステップＳＡ４でＪ＋１モジ
ュロ５に増分されるので、アクセスは、次の状態で他の
処理に与えられ、システムは、ステップＳＡ６で次の状
態Ｉ＋１に渡す。

【００６４】この好ましい実施形態で提示されるような
アービトレーションの場合、全処理（影響されやすい待
ち時間、クリティカルおよび非クリティカル）によって
使用される平均帯域幅の合計が使用可能な帯域幅よりも
小さく、全非クリティカル処理に対するピーク帯域幅
（瞬時帯域幅）が使用可能帯域幅よりも大きい場合、集
合リソースの最大使用を有することが可能である。

【００６５】好ましい実施形態では、本発明の長所は下
記のとおりである。浪費されたアクセス可能性が全くな
く、非クリティカル処理は常に自由アクセス可能性を行
う準備ができ、全非クリティカル処理は、同時に動作を
終わり、非クリティカル機能のパイプラインは常にフル
である。

【００６６】図９は、「発明の詳細な説明」に開示され
るような本発明の基本特性を示す。機能システムは、集
合リソース（ＲＳＲＣ）にアクセスすることになる１つ
のセットの機能Ｆ、Ｆ'のを含む。このシステムは、そ
れに従って機能（Ｆ、Ｆ'）が集合リソース（ＲＳＲ
Ｃ）にできるアービトレーションに対する優先順位によ
って規定された少なくとも１つの状態（Ｉ）を含み、こ
の状態（Ｉ）は、少なくとも２つの機能（Ｆ）の少なく
とも１つに対して、読み出しモードＦ＿Ｒのアクセス可
能性および書き込みモードＦ＿Ｗのアクセス可能性は異
なる優先レベルを有し、読み出しモードのアクセス可能
性は、書き込みモードのアクセス可能性の優先レベルよ
りも高い連続優先レベルを有する。

【００６７】図１から図８を参照して説明されたデータ
処理装置は、図９に示された基本特性の実装の例であ
る。図９に示された集合リソースＲＳＲＣは、図１に示
された集合メモリＳＤＲＡＭの形で実装される。図９に
示された機能Ｆ、Ｆ'は、図１に示されたユニットＢの
形で実行される。図１に示されたメモリインタフェース
ＩＮＴは、図８ａおよび図８ｂに示されたアクセス方法
を実行する。このアクセス方式は、図８ａに示されたレ
ジスタ値を調べる可変の複数の状態を特徴する。マクロ
コマンドを使用するアクセス可能性の範囲は１６個のメ
モリアドレスである。各状態は、それによってアービト
レーションが実行される優先順位、すなわちそれに従っ
てユニットＢのどれが集合メモリＳＤＲＡＭにアクセス
できるかに従ったアービトレーションを規定する。この
優先順位は、図６に示されることであるかあるいはアク
セス可能性が最低優先レベルに与えられる各場合に修正
されるべきである全ての状態（Ｉ）で同じであり得る、
このことは図７に示されている。

【００６８】本発明は、画像の処理および表示のための
ＭＰＥＧ回路および他の回路を含む集積回路で応用でき
る。このような集積回路では、様々な処理が行われ、処
理は機能の等価物である。以下ＳＤＲＡＭと呼ばれるＳ
ＤＲＡＭ形式の集合メモリにアクセスするべきである様
々な処理Ｐがある。 Ｐ１：ＤＩＳＰ（ディスプレイ） Ｐ２：ＯＳＤ（オンスクリーンディスプレイ） Ｐ３：ＢＣＫＧＮＤ（背景） Ｐ４：ＣＣＩＲ６５６ Ｐ５：ＶＭＩＸ（ビデオミキサー） Ｐ６：ＡＵＤＩＯＦＩＦＯ（オーディオＦＩＦＯ読み出
しおよび書き込み） Ｐ７：ＡＵＤＩＯＢＵＦ（オーディオバッファ読み出し
および書き込み） Ｐ８：ＶＦ＿Ｗ（ビデオＦＩＦＯ書き込み） Ｐ９：ＶＦ＿Ｒ（ビデオＦＩＦＯ読み出し） Ｐ１０：ＭＣ（モーション補償） Ｐ１１：ＤＭＵ Ｐ１２：ＩＮＴＥＲＰ

【００６９】処理Ｐ１（ＤＩＳＰ）は、復号化画像の表
示に関するものである。処理Ｐ２（ＯＳＤ）は、表示さ
れた復号化画像上にオーバープリントされた図形データ
の表示に関するものである。処理Ｐ３（ＢＣＫＧＮＤ）
は、スクリーン背景上あるいは復号化され、処理された
画像に対する透明性での固定画像の表示に関するもので
ある。処理Ｐ４（ＣＣＩＲ６５６）は、既に復号化され
た画像を受信し、メモリに記憶することを可能にする集
積回路の入力に関するものである。これらの画像は、処
理Ｐ１（ＤＩＳＰ）によって復号化するＭＰＥＧから得
られる画像の代わりに表示できる。処理Ｐ５（ＶＭＩ
Ｘ）は、処理Ｐ１（ＤＩＳＰ）、Ｐ２（ＯＳＤ）および
Ｐ３（ＢＣＫＧＮＤ）から得られる３つのデータフロー
の混合に関するものである。処理Ｐ８（ＶＦ＿Ｗ）、Ｐ
９（ＶＦ＿Ｒ）およびＰ６（ＡＵＤＩＯＦＩＦＯ）は、
未暗合化／多重分離装置によってＭＰＥＧデータフロー
から抽出される符号化ビデオおよびオーディオデータの
書き込みおよび読み出しに関するものである。処理Ｐ７
（ＡＵＤＩＯＢＵＦ）は、オーディオプロセッサの中間
結果の書き込みおよび読み出しに関するものである。処
理Ｐ１０（ＭＣ）は、ＭＰＥＧビデオ復号化におけるス
テップを構成する移動補償に関するものである。処理Ｐ
１１（ＤＭＵ）は、例えば、１つあるいはそれ以上のデ
ータブロックの移動あるいはフィルタリングのようなＳ
ＤＲＡＭのデータの比較的複雑な操作を行うのに役立つ
加速度装置に関するものである。処理Ｐ１２（ＩＮＴＥ
ＲＰ）は、画像のディスプレイあるいは参照画像として
の画像の使用もしくは両方にかがみてＳＤＲＡＭに書き
込まれる復号化画像を供給するＭＰＥＧ復号化の最後の
肝要な部分である。処理Ｐ８からＰ１２は、重要ではな
いので、集合リソースへのそのアクセスは本発明に従っ
て管理できる。第１の処理Ｐ１からＰ７がアクセス方式
で従来の優先順位である場合、Ｍ＝８であり、処理Ｐ８
からＰ１２の読み出しモードのアクセスは優先レベル８
から１２にあり、次に処理Ｐ８からＰ１２の書き込みモ
ードのアクセスは、図８ａに示されるようなサイクルに
わたる分配とともに優先レベル１３で一緒にグループ化
される。

【００７０】図を参照する上記の説明は、本発明を限定
するよりもむしろ本発明を示す。添付クレームの範囲内
にある多数の代替があることは明らかである。この点で
は、幾つかの見解が結末部に記される。

【００７１】本発明は、いかなる機能システムでも応用
できる。図１は、それに従って本発明がデータ処理装置
で応用される１例だけを示している。例えば、中央サー
バおよび複数の端末を含む通信システムに本発明を応用
することもできる。本発明は、有利な方法で端末によっ
て中央サーバへのアクセスを管理するために応用でき
る。

【００７２】物理的物品（ハードウェアアイテム）ある
いはソフトウェアもしくはそれら２つの組み合わせによ
って機能を実行する多数の方法がある。この点では、こ
の図は非常に概略的であり、各図は１つの実施形態だけ
を示す。したがって、図は別個のユニットの形で様々な
機能を示すけれども、これはいくつかの機能を実行する
単一の物理的物品あるいはソフトウェアのアイテムを少
しも除外していない。これは、決して機能が物理的物品
のセットあるいはソフトウェアのアイテムによって実行
できるという事実を除外していない。

【００７３】例えば、図４に示されたメモリインタフェ
ースは、組み合わせて、集合メモリへのアクセスを制御
し、メモリインタフェースで構成されるメモリを制御す
る様々な装置を含む。原則として、適切にプログラムさ
れたコンピュータ回路によってこれらのユニットを実装
できる。プログラミングメモリに含まれる１つのセット
の命令によって、コンピュータ回路は、図１から図８を
参照して前述された様々な動作を実行できる。１つのセ
ットの命令は、１つのセットの命令を含む例えばディス
クのようなデータキャリアを読み出すことによってプロ
グラミングメモリにロードできる。読み出しは、例えば
インターネットのような通信ネットワークによって実行
できる。この場合、サービスプロバイダーは、当事者に
使用できる１つのセットの命令を形成する。

【００７４】請求項の括弧の間の参照符号は、限定的に
解釈するべきではない。単語「含む」は、クレームに列
挙された他の要素あるいはステップの存在を除外してい
ない。要素あるいはステップに先行する単語「１つ」
は、複数のこれらの要素あるいはステップの存在を除外
していない。

【図面の簡単な説明】

【図１】本発明による信号処理装置を示す図。

【図２】この装置のメモリインタフェースの一般的な作
動を示す図。

【図３】この装置の信号処理ユニットを示す図。

【図４】この装置のメモリインタフェースを示す図。

【図５】ユニットの読み出しモードのアクセスを示す
図。

【図６】本発明による一実施形態の処理によって集合メ
モリへのアクセスを管理するアービトレーションを示す
図。

【図７】本発明による実施形態の他の処理によって集合
メモリへのアクセスを管理するアービトレーションを示
す図。

【図８ａ】図７に示されたアービトレーションの本発明
による第２の実施形態で実行される集合メモリの対する
アクセスアービトレーションを示す。

【図８ｂ】図７に示されたアービトレーションの本発明
による第２の実施形態で実行される集合メモリの対する
アクセスアービトレーションのフローチャート。

【図９】本発明の基本特性を示す図。

【符号の説明】

ＲＳＲＣ 集合リソース ＳＤＲＡＭ 集合メモリ Ｂ１、Ｂ２、Ｂ３ データ処理装置 ＩＮＴ メモリインタフェース ＢＢＲ 専用書き込みバス ＢＢＷ 専用読み出しバス ＢＭ 集合バス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユグ、ド、ペルトュイス フランス国ギャルセル、リュ、ド、ラ、ク ルトゥ、デル、３ (72)発明者 エリック、デミク フランス国カーン、リュ、デルマンビル、 12 Ｆターム(参考） 5B045 BB28 BB29 DD01 EE03 EE12 5B060 CD13 KA02 5B098 AA03 AA10 GD03 GD15 GD17

Claims (7)

【特許請求の範囲】
1. 【請求項１】集合リソースへアクセスすべき１群の機能
   を含む機能システムであって、このシステムが、アービ
   トレーションに対する優先順位に従って前記機能が前記
   集合リソースにアクセスできる当該優先順位によって規
   定される少なくとも１つの状態を含むアクセス方式を実
   行するように構成されるインタフェースを含み、前記状
   態は、少なくとも１群の少なくとも２つの機能に対し
   て、読み出しモードのアクセス可能性および書き込みモ
   ードのアクセス可能性が異なる優先レベルを有し、前記
   読み出しモードの前記アクセス可能性が前記書き込みモ
   ードの前記アクセス可能性の優先レベルよりも高い連続
   優先レベルを有することを特徴とする、機能システム。
2. 【請求項２】いくつかの状態が調べられ、１つの状態
   が、少なくとも１つの優先レベルがいくつかの状態で同
   じ優先レベルを共用する一群の機能に属する機能の１つ
   に対する集合リソースへのアクセスの可能性を構成する
   優先順位によって規定されることを特徴とする、請求項
   １に記載の機能システム。
3. 【請求項３】少なくとも１つで同一の優先レベルが、前
   記一群の機能Ｆの書き込みモードの前記アクセス可能性
   同士間でいくつかの状態を調べる際に共用されることを
   特徴とする、請求項２に記載の機能システム。
4. 【請求項４】前記インタフェースが、前記アクセス可能
   性が書き込みモードで前記一群の機能に属する１つの機
   能に与えられる状態から次の状態にジャンプする場合、
   書き込みモードの前記アクセス可能性が、少なくとも１
   つの次の状態に対して、前記一群の機能の内の他の機能
   に与えられることを特徴とする、請求項３に記載の機能
   システム。
5. 【請求項５】１群の機能および前記機能がアクセスすべ
   きである集合リソースを含む機能システムを管理する機
   能システム管理方法であって、前記方法が、少なくとも
   １群の少なくとも２つの機能に対して、異なる優先レベ
   ルに従って読み出しモードのアクセス可能性および書き
   込みモードのアクセス可能性を管理するステップを含
   み、読み出しモードの前記アクセス可能性が、書き込み
   モードの前記アクセス可能性の優先レベルよりも高い連
   続優先レベルを有することを特徴とする、機能システム
   管理方法。
6. 【請求項６】集合メモリへのアクセスを得るべきである
   １群のプロセッサを含むデータ処理装置であって、前記
   装置が、アービトレーションに対する優先順位に従って
   前記プロセッサが前記集合リソースにアクセスできる当
   該優先順位によって規定される少なくとも１つの状態を
   含むアクセス方式を実行するように構成されるメモリイ
   ンタフェースを含み、前記状態が、少なくとも１群の少
   なくとも２つのプロセッサに対して、読み出しモードの
   前記アクセス可能性および書き込みモードの前記アクセ
   ス可能性が２つの異なる優先レベルを有し、読み出しモ
   ードの前記アクセス可能性が、書き込みモードの前記ア
   クセス可能性の優先レベルよりも高い連続優先レベルを
   有することを特徴とする、データ処理装置。
7. 【請求項７】１群の機能およびこの機能がアクセスすべ
   きである集合リソースを含む機能システムのためのコン
   ピュータプログラムであって、前記コンピュータプログ
   ラムが、前記機能システムでロードされる場合、前記機
   能システムに請求項５に記載の方法を実行させる１群の
   命令を含むことを特徴とする、コンピュータプログラ
   ム。