JP2003273180A - Semiconductor circuit device and manufacturing method therefor - Google Patents
Semiconductor circuit device and manufacturing method thereforInfo
- Publication number
- JP2003273180A JP2003273180A JP2002074534A JP2002074534A JP2003273180A JP 2003273180 A JP2003273180 A JP 2003273180A JP 2002074534 A JP2002074534 A JP 2002074534A JP 2002074534 A JP2002074534 A JP 2002074534A JP 2003273180 A JP2003273180 A JP 2003273180A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- communication coil
- circuit device
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体回路装置及
びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor circuit device and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】半導体チップの動作確認等の検査は、接
触式機能確認と、非接触式機能確認とがあり、以下のよ
うに行われていた。図１１、図１２に、接触式の検査方
法を示す。図１１はダイシング工程前の半導体ウエハ上
の半導体チップを示している。図１２は接触式検査装置
を用いた検査方法を示している。図１１に示すように、
半導体ウエハ３上には多数の半導体チップ１ａ、１ｂ、
１ｃ、１ｄが設けられている。それぞれの半導体チップ
１ａ、１ｂ、１ｃ、１ｄの間にダイシング工程で切り分
けられるスクライブライン２が設けられている。さらに
検査を行うために各々の半導体チップ１上に接続端子６
もしくはスクライブライン２上にテスト用端子７が設け
られている。2. Description of the Related Art Inspections such as operation confirmation of a semiconductor chip include a contact type function confirmation and a non-contact type function confirmation, which are performed as follows. 11 and 12 show a contact type inspection method. FIG. 11 shows a semiconductor chip on a semiconductor wafer before the dicing process. FIG. 12 shows an inspection method using the contact type inspection device. As shown in FIG.
On the semiconductor wafer 3, a large number of semiconductor chips 1a, 1b,
1c and 1d are provided. A scribe line 2 is provided between each of the semiconductor chips 1a, 1b, 1c, 1d so as to be divided in a dicing process. Connection terminals 6 are formed on each semiconductor chip 1 for further inspection.
Alternatively, the test terminal 7 is provided on the scribe line 2.
【０００３】接触式検査装置では、図１２に示すように
接続端子６又はテスト用端子７に対して直接ピン４を接
触させて検査を行う。そのため各々の半導体チップ１の
対して精度良く検査を行うことができる。しかしハンド
リングが難しく、ハンドリングの途中で誤って半導体チ
ップ１を傷つけるという問題があった。また、ピン４を
接続端子６上又はテスト用端子７上に接触させる際の圧
力調整も難しかった。In the contact type inspection apparatus, as shown in FIG. 12, the pin 4 is brought into direct contact with the connection terminal 6 or the test terminal 7 to perform the inspection. Therefore, each semiconductor chip 1 can be accurately inspected. However, handling is difficult, and there is a problem that the semiconductor chip 1 is accidentally damaged during handling. Further, it is difficult to adjust the pressure when the pin 4 is brought into contact with the connection terminal 6 or the test terminal 7.
【０００４】次に図１３、図１４に非接触方式の検査方
法を示す。図１３に示すように半導体チップ１上に通信
コイル５が設けられている。そしてこの通信コイル５と
接続端子６が配線８により接続されている。この通信コ
イル５を利用することにより、外部と無線により信号の
入出力が可能となる。これにより非接触で半導体チップ
１を検査することができる。そのため半導体チップ１を
傷つける恐れがなくなる。Next, FIGS. 13 and 14 show a non-contact type inspection method. As shown in FIG. 13, the communication coil 5 is provided on the semiconductor chip 1. The communication coil 5 and the connection terminal 6 are connected by the wiring 8. By using this communication coil 5, signals can be input / output wirelessly to / from the outside. Thereby, the semiconductor chip 1 can be inspected in a non-contact manner. Therefore, there is no fear of damaging the semiconductor chip 1.
【０００５】図１４に非接触式検査装置を用いた検査方
法を示す。まずヘッド９を用いて、半導体ウエハ３上に
搭載されている、検査を行う半導体チップ１ａに対して
検査信号を無線により送信する。その検査信号に対する
半導体チップ１ａからの出力信号を受信することによっ
て、半導体チップ１ａの機能を検査する。この半導体ウ
エハ３又はヘッド９を移動させることにより半導体ウエ
ハ３上全ての半導体チップ１の検査が可能となる。FIG. 14 shows an inspection method using a non-contact type inspection device. First, the head 9 is used to wirelessly transmit an inspection signal to the semiconductor chip 1a to be inspected mounted on the semiconductor wafer 3. The function of the semiconductor chip 1a is tested by receiving the output signal from the semiconductor chip 1a corresponding to the test signal. By moving the semiconductor wafer 3 or the head 9, all the semiconductor chips 1 on the semiconductor wafer 3 can be inspected.
【０００６】しかし半導体チップ１ａ、１ｂの間隔は通
常１１０μｍ程度と非常に狭い。それに対して半導体チ
ップの通信距離は通常１．５ｍｍ以上である。そのた
め、一つの半導体チップ１ａに対してヘッド９から検査
信号を送信すると、例えばそれと隣接する半導体チップ
1ｂまでも、その検査信号を受信してしまうことにな
る。従って、ヘッド９に対しては、半導体チップ１ａ及
びそれと隣接する半導体チップ１ｂも出力信号を送信す
ることになる。それ故、ヘッド９は、検査をしようとす
る半導体チップ１ａの信号のみを受信することができ
ず、検査に支障を来たす。即ち、個々の半導体チップに
対する機能確認を精度良く行うことができないという問
題点があった。However, the distance between the semiconductor chips 1a and 1b is usually as small as 110 μm. On the other hand, the communication distance of the semiconductor chip is usually 1.5 mm or more. Therefore, when the inspection signal is transmitted from the head 9 to one semiconductor chip 1a, for example, the semiconductor chip adjacent to it
Even 1b will receive the inspection signal. Therefore, the semiconductor chip 1a and the semiconductor chip 1b adjacent to the semiconductor chip 1a also transmit output signals to the head 9. Therefore, the head 9 cannot receive only the signal of the semiconductor chip 1a to be inspected, which hinders the inspection. That is, there is a problem that it is not possible to accurately confirm the function of each semiconductor chip.
【０００７】[0007]
【発明が解決しようとする課題】このように、従来の半
導体装置では、検査工程で半導体チップを傷つけるとい
った問題や、検査を精度良く行うことができないという
問題点が生じていた。As described above, in the conventional semiconductor device, there are problems that the semiconductor chip is damaged in the inspection process and that the inspection cannot be performed accurately.
【０００８】本発明は、このような問題点を解決するた
めになされたもので、半導体チップを傷つけずに、精度
よく検査することができる半導体回路装置及びその製造
方法を提供することを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor circuit device and a method for manufacturing the same which can perform an accurate inspection without damaging the semiconductor chip. To do.
【０００９】[0009]
【課題を解決するための手段】本発明にかかる半導体回
路装置は、複数の半導体チップに切り出される前の半導
体ウエハ状態において、この半導体ウエハ（例えば、本
実施の形態における半導体ウエハ３）上に前記半導体チ
ップ（例えば、本実施の形態における半導体チップ１）
と半導体チップ検査にのみ用いられる通信コイル（例え
ば、本実施の形態における通信コイル５）を備えた半導
体回路装置である。このような構成により検査工程で半
導体チップを傷つけることなく、精度良く検査を行うこ
とができる。In the semiconductor circuit device according to the present invention, in the state of a semiconductor wafer before being cut into a plurality of semiconductor chips, the semiconductor circuit device is mounted on the semiconductor wafer (for example, the semiconductor wafer 3 in the present embodiment). Semiconductor chip (for example, semiconductor chip 1 in the present embodiment)
And a communication coil (for example, the communication coil 5 in the present embodiment) used only for semiconductor chip inspection. With such a configuration, it is possible to perform the inspection with high accuracy without damaging the semiconductor chip in the inspection process.
【００１０】上述の通信コイルは半導体チップ以外の領
域に設けられていることが望ましい。これにより、半導
体チップを傷つけることなく、精度良く検査を行うこと
ができる。It is desirable that the communication coil described above is provided in a region other than the semiconductor chip. As a result, the inspection can be performed with high accuracy without damaging the semiconductor chip.
【００１１】上述の通信コイルはスクライブライン上に
設けられていてもよい。これにより半導体チップを傷つ
けることなく、精度良く検査を行うことがでる。The communication coil described above may be provided on the scribe line. As a result, the inspection can be performed accurately without damaging the semiconductor chip.
【００１２】上述の通信コイルと半導体チップを接続す
る配線の一部はスクライブライン上に設けられているこ
とが望ましい。これにより半導体チップを傷つけること
なく、精度良く検査を行うことがでる。It is desirable that a part of the wiring connecting the communication coil and the semiconductor chip is provided on the scribe line. As a result, the inspection can be performed accurately without damaging the semiconductor chip.
【００１３】上述の通信コイルの通信距離は隣接するチ
ップを検査するときに影響与えない距離であることが望
ましい。これにより精度良く検査を行うことができるThe communication distance of the above-mentioned communication coil is preferably a distance which does not affect the inspection of the adjacent chips. This makes it possible to perform inspections with high accuracy
【００１４】上述の半導体回路装置をスクライブライン
で切り分けることにより半導体チップを得ることができ
る。A semiconductor chip can be obtained by cutting the above-mentioned semiconductor circuit device along a scribe line.
【００１５】本発明にかかる半導体回路装置の製造方法
は、半導体ウエハ上に半導体チップと半導体チップの検
査にのみ用いられる通信コイルを形成するステップと、
前記通信コイルを介して前記半導体チップの検査を行う
ステップと、前記ウエハをダイシングして前記半導体チ
ップを切り出すとともに、前記通信コイルの機能を停止
させるステップを備えた半導体回路装置の製造方法であ
る。この製造方法により、半導体チップを傷つけること
なく、精度良く検査を行うことができる半導体回路装置
を製造することができる。A method of manufacturing a semiconductor circuit device according to the present invention includes a step of forming a semiconductor chip on a semiconductor wafer and a communication coil used only for inspection of the semiconductor chip,
A method of manufacturing a semiconductor circuit device comprising: a step of inspecting the semiconductor chip via the communication coil; and a step of dicing the wafer to cut out the semiconductor chip and stopping the function of the communication coil. With this manufacturing method, it is possible to manufacture a semiconductor circuit device that can be accurately inspected without damaging the semiconductor chip.
【００１６】上述の通信コイルの機能を停止させるステ
ップは当該通信コイルの全部又は一部を除去するステッ
プを有していてもよい。こうすることにより、半導体チ
ップを傷つけることなく、精度良く検査を行うことがで
る。The step of stopping the function of the communication coil may include the step of removing all or part of the communication coil. By doing so, the inspection can be performed with high accuracy without damaging the semiconductor chip.
【００１７】上述の通信コイルの機能を停止させるステ
ップは当該通信コイルと半導体チップを接続する配線の
一部を切断するステップを有していてもよい。こうする
ことにより、半導体チップを傷つけることなく、精度良
く検査を行うことがでる。The step of stopping the function of the communication coil may include the step of cutting a part of the wiring connecting the communication coil and the semiconductor chip. By doing so, the inspection can be performed with high accuracy without damaging the semiconductor chip.
【００１８】上述の製造方法によると、半導体チップを
傷つけることなく、精度よく検査を行うことのできる半
導体回路装置を製造することができる。According to the above-mentioned manufacturing method, it is possible to manufacture a semiconductor circuit device which can be accurately inspected without damaging the semiconductor chip.
【００１９】[0019]
【発明の実施の形態】発明の実施の形態１．BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1 of the Invention
【００２０】本実施の形態１にかかる半導体回路装置を
有する半導体チップが切り分けられる前の半導体ウエハ
上での構成を図１、図２に示す。図１は半導体ウエハ３
の平面図である。半導体ウエハ３上に半導体チップ１が
多数配列されている。図２は図１に示された半導体ウエ
ハ３上の半導体１チップが設けられている丸枠の部分の
拡大図である。ここでアルファベットのついた１ａ、１
ｂの符号は各々の半導体チップ１を示すものとする。図
２では半導体チップ１ａ、１ｂの２つのみ図示したが、
実際は半導体ウエハ３上に多数の半導体チップ１が配列
されている。そしてこの各々の半導体チップ１の間（例
えば半導体チップ１ａと１ｂの間）にスクライブライン
２が設けられている。このスクライブラインの幅は通常
１１０μｍ程度である。そして半導体チップ１を製造す
る工程で検査にのみ用いられる通信コイル５、接続端子
６及び配線８を形成した。本実施の形態では通信コイル
５は半導体チップ上に設けられている。またこの通信コ
イル５は検査にのみ用いられるため、半導体チップ１の
機能には影響しない。ここで通信コイル５は矩形スパイ
ラル形状のコイルであり、半導体チップ１の接続端子の
形成面側に絶縁性の表面保護膜を介して形成されてい
る。また接続端子６も半導体チップ１上に設けられてい
る。この接続端子６はダイシング工程後のリード・ボン
ディング工程で、リードフレーム等のリード端子と金属
線により接続される。さらに配線８は通信コイル５と接
続端子６が、電気的に接続するように設けられている。
ここで通信コイル５には二本の配線８が接続されてお
り、その内の一本の配線８はスクライブライン２上を経
由して接続端子６に接続されている。すなわち配線８の
一部はスクライブライン２上に設けられていることにな
る。FIGS. 1 and 2 show the structure on a semiconductor wafer before the semiconductor chips having the semiconductor circuit device according to the first embodiment are diced. FIG. 1 shows a semiconductor wafer 3
FIG. A large number of semiconductor chips 1 are arranged on a semiconductor wafer 3. FIG. 2 is an enlarged view of a circular frame portion on the semiconductor wafer 3 shown in FIG. 1 on which one semiconductor chip is provided. 1a and 1 with alphabet here
The reference numeral b indicates each semiconductor chip 1. Although only two semiconductor chips 1a and 1b are shown in FIG. 2,
Actually, a large number of semiconductor chips 1 are arranged on the semiconductor wafer 3. A scribe line 2 is provided between the respective semiconductor chips 1 (for example, between the semiconductor chips 1a and 1b). The width of this scribe line is usually about 110 μm. Then, in the process of manufacturing the semiconductor chip 1, the communication coil 5, the connection terminal 6 and the wiring 8 which are used only for inspection are formed. In the present embodiment, the communication coil 5 is provided on the semiconductor chip. Further, since the communication coil 5 is used only for inspection, it does not affect the function of the semiconductor chip 1. Here, the communication coil 5 is a coil having a rectangular spiral shape, and is formed on the surface of the semiconductor chip 1 on which the connection terminals are formed with an insulating surface protective film interposed therebetween. The connection terminal 6 is also provided on the semiconductor chip 1. The connection terminal 6 is connected to a lead terminal such as a lead frame by a metal wire in a lead bonding step after the dicing step. Further, the wiring 8 is provided so that the communication coil 5 and the connection terminal 6 are electrically connected.
Here, two wires 8 are connected to the communication coil 5, and one wire 8 thereof is connected to the connection terminal 6 via the scribe line 2. That is, a part of the wiring 8 is provided on the scribe line 2.
【００２１】次に本発明にかかる半導体回路装置を有す
る半導体チップの非接触方式での検査方法を図３に示
す。９は半導体検査装置のヘッドである。このヘッド９
が上述の通信コイル５に対し検査信号を無線により半導
体チップ１ａに出力する。それに対する半導体チップ１
ａからの出力信号を受信することにより半導体チップ１
ａの機能を検査する。そして、このヘッド９又は半導体
ウエハ３を移動させることにより、半導体ウエハ３上の
各々の半導体チップ１に対して検査を行う。これにより
非接触方式で半導体チップ１の機能検査を行うことがで
き、半導体チップ１を傷つけるおそれがなくなる。そし
てこの通信コイル５は検査にのみ用いられているため、
半導体チップ１の機能には影響を与えない。従ってその
通信距離を自由に選択することができる。そのため通信
距離を隣接する半導体チップに影響を受けない距離とす
ることで、隣接する半導体チップを検査している時に誤
って信号を出力することがなくなり、精度よく検査する
ことができる。Next, FIG. 3 shows a non-contact inspection method of a semiconductor chip having a semiconductor circuit device according to the present invention. Reference numeral 9 is a head of the semiconductor inspection device. This head 9
Wirelessly outputs an inspection signal to the above-mentioned communication coil 5 to the semiconductor chip 1a. Semiconductor chip 1 for it
By receiving the output signal from a, the semiconductor chip 1
Check the function of a. Then, the head 9 or the semiconductor wafer 3 is moved to inspect each semiconductor chip 1 on the semiconductor wafer 3. As a result, the function test of the semiconductor chip 1 can be performed by the non-contact method, and the risk of damaging the semiconductor chip 1 is eliminated. And since this communication coil 5 is used only for inspection,
It does not affect the function of the semiconductor chip 1. Therefore, the communication distance can be freely selected. Therefore, by setting the communication distance to a distance that is not affected by the adjacent semiconductor chips, it is possible to prevent an erroneous output of a signal when the adjacent semiconductor chips are inspected and to perform the inspection accurately.
【００２２】検査工程後のダイシング工程では、このス
クライブライン２に沿って半導体ウエハ３をダイヤモン
ドカッターで切断し、半導体チップ毎に細断化し、トレ
イ詰めを行う。この際、図４の点線で示すように、スク
ライブライン２上に設けられた配線８の一部も切断され
るので、通信コイル５の機能を停止させることができ
る。ダイシング工程で配線８を切断することにより、通
信コイル５の機能停止のための新たな工程を追加する必
要がなく生産性を下げることもない。In the dicing step after the inspection step, the semiconductor wafer 3 is cut along the scribe line 2 with a diamond cutter, shredded into individual semiconductor chips, and packed in a tray. At this time, as shown by the dotted line in FIG. 4, a part of the wiring 8 provided on the scribe line 2 is also cut, so that the function of the communication coil 5 can be stopped. By cutting the wiring 8 in the dicing process, it is not necessary to add a new process for stopping the function of the communication coil 5 and the productivity is not lowered.
【００２３】本発明の実施の形態１では、通信コイル５
に接続されている二本の配線８の内一本のみスクライブ
ライン２上を経由して接続端子６に接続させたが、二本
ともスクライブライン２上を経由させて接続端子６に接
続させても同様の効果が得られる。In the first embodiment of the present invention, the communication coil 5
Only one of the two wirings 8 connected to was connected to the connection terminal 6 via the scribe line 2, but both of them were connected to the connection terminal 6 via the scribe line 2. Also has the same effect.
【００２４】発明の実施の形態２．本実施の形態２にか
かる半導体回路装置を有する半導体チップが切り分けら
れる前の半導体ウエハ上での構成を図５、図６に示す。
図１、図２で示した記号と同じ記号を付した構成は、図
１、図２の構成と同一又は相当部を示すため、説明は省
略する。Second Embodiment of the Invention FIGS. 5 and 6 show the configuration on the semiconductor wafer before the semiconductor chip having the semiconductor circuit device according to the second embodiment is diced.
The components denoted by the same symbols as those shown in FIGS. 1 and 2 indicate the same or corresponding portions as the components of FIGS.
【００２５】図５は半導体ウエハ３の平面図である。図
６は図５の丸枠で示す、半導体ウエハ３の半導体チップ
１が設けられている部分と半導体ウエハ３端部の半導体
チップ１が設けられていない部分との境界部分の拡大図
である。通信コイル５は半導体ウエハ３端部の半導体チ
ップ１が形成されていない領域に設けられている。そし
て配線８の一部も通信コイル５と接続しているため、半
導体チップ１が設けられていない領域にある。その配線
８の一方の端部は接続端子６と接続されており、もう一
方の端子は別の接続端子６と接続されている。実施例１
と同様にこの通信コイル５を用いることにより、無線に
よる非接触検査が可能となる。またこの通信コイル５の
通信距離を、隣接する半導体チップ１の干渉しない程度
の近距離にすることにより、精度よい非接触検査が可能
である。FIG. 5 is a plan view of the semiconductor wafer 3. FIG. 6 is an enlarged view of a boundary portion between the portion of the semiconductor wafer 3 where the semiconductor chip 1 is provided and the end portion of the semiconductor wafer 3 where the semiconductor chip 1 is not provided, which is indicated by a circle in FIG. The communication coil 5 is provided in the end portion of the semiconductor wafer 3 in a region where the semiconductor chip 1 is not formed. Since part of the wiring 8 is also connected to the communication coil 5, it is in a region where the semiconductor chip 1 is not provided. One end of the wiring 8 is connected to the connection terminal 6, and the other terminal is connected to another connection terminal 6. Example 1
By using this communication coil 5 in the same manner as described above, wireless non-contact inspection becomes possible. Further, by setting the communication distance of the communication coil 5 to a short distance that does not interfere with the adjacent semiconductor chips 1, it is possible to perform an accurate non-contact inspection.
【００２６】図７にダイシング後の半導体チップ１を示
す。図７に示すように通信コイル５は半導体チップ１以
外の領域に設けられているため、細断化されるときに通
信コイル５は除去される。従って通信回路５の機能を停
止するための新たな工程を追加する必要がなく生産性を
下げることもないFIG. 7 shows the semiconductor chip 1 after dicing. Since the communication coil 5 is provided in a region other than the semiconductor chip 1 as shown in FIG. 7, the communication coil 5 is removed when shredded. Therefore, it is not necessary to add a new process for stopping the function of the communication circuit 5 and the productivity is not lowered.
【００２７】発明の実施の形態３．本実施の形態３にか
かる半導体回路装置を有する半導体チップが切り分けら
れる前の半導体ウエハ上での構成を図８に示す。図１、
図２で示した記号と同じ記号を付した構成は、図１、図
２の構成と同一又は相当部を示すため、説明は省略す
る。Third Embodiment of the Invention FIG. 8 shows a configuration on a semiconductor wafer before a semiconductor chip having the semiconductor circuit device according to the third embodiment is diced. Figure 1,
The components denoted by the same symbols as those shown in FIG. 2 are the same as or equivalent to the components shown in FIGS.
【００２８】図８は、半導体ウエハ３上の半導体チップ
１が形成されている部分（図１の半導体ウエハの丸枠で
示す部分に相当する部分）を示す拡大図である。通信コ
イル５は半導体チップ１間のスクライブライン２上に設
けられている。そして配線８は通信コイル５と接続して
いるため、配線８の一部はスクライブライン２上に設け
られている。その配線８の一方の端部は接続端子６と接
続されており、もう一方の端子は別の接続端子６と接続
されている。実施例１、２と同様にこの通信コイル５を
用いることにより、無線による非接触検査が可能とな
る。またこの通信コイル５は検査にのみ用いられるた
め、その通信距離を自由に選択できる。よってその通信
距離を隣接する半導体チップ１の干渉しない程度の近距
離にすることにより、精度よい非接触検査が可能であ
る。FIG. 8 is an enlarged view showing a portion where the semiconductor chip 1 is formed on the semiconductor wafer 3 (a portion corresponding to a portion indicated by a round frame of the semiconductor wafer in FIG. 1). The communication coil 5 is provided on the scribe line 2 between the semiconductor chips 1. Since the wiring 8 is connected to the communication coil 5, a part of the wiring 8 is provided on the scribe line 2. One end of the wiring 8 is connected to the connection terminal 6, and the other terminal is connected to another connection terminal 6. By using this communication coil 5 as in the first and second embodiments, wireless non-contact inspection is possible. Further, since the communication coil 5 is used only for inspection, its communication distance can be freely selected. Therefore, by setting the communication distance as short as not to interfere with the adjacent semiconductor chips 1, the non-contact inspection can be performed accurately.
【００２９】図９にダイシング後の半導体チップ１を示
す。通信コイル５はスクライブライン２上に設けられて
いるので細断化される際に通信コイル５は除去される。
従って通信コイル５の機能を停止するための新たな工程
を追加する必要がなく生産性を下げることもない。その
他の実施の形態FIG. 9 shows the semiconductor chip 1 after dicing. Since the communication coil 5 is provided on the scribe line 2, the communication coil 5 is removed when shredded.
Therefore, it is not necessary to add a new process for stopping the function of the communication coil 5 and productivity is not lowered. Other embodiments
【００３０】上記に示した実施の形態以外にも少なくと
も通信コイル５の一部又は配線８の一部が半導体チップ
１以外の領域に設けられていれば同様の効果が得られ
る。例えば通信コイル５が半導体チップ１とスクライブ
ライン２との境界に設けられている構成、すなわち通信
コイルの一部のみがスクライブライン２上に設けられて
いる構成を取ることも可能である。このような構成を取
ることにより、ダイシング工程で通信コイル５の一部を
除去することができるため、同様な効果を得ることがで
きる。In addition to the embodiments described above, the same effect can be obtained if at least a part of the communication coil 5 or a part of the wiring 8 is provided in a region other than the semiconductor chip 1. For example, it is possible to adopt a configuration in which the communication coil 5 is provided at the boundary between the semiconductor chip 1 and the scribe line 2, that is, a configuration in which only a part of the communication coil is provided on the scribe line 2. By adopting such a configuration, a part of the communication coil 5 can be removed in the dicing process, and the same effect can be obtained.
【００３１】また図１０に示すように、半導体チップ１
の回路及び接続端子６の外周部に通信コイル５を形成し
て、その一部又は全部をスクライブライン２上に設けて
もよい。このような構成を取るとダイシング工程で通信
コイル５の外周部を切断することができるため、同様な
効果が得られる。As shown in FIG. 10, the semiconductor chip 1
The communication coil 5 may be formed on the outer periphery of the circuit and the connection terminal 6, and a part or all of the communication coil 5 may be provided on the scribe line 2. With such a configuration, the outer peripheral portion of the communication coil 5 can be cut in the dicing process, and the same effect can be obtained.
【００３２】その他の実施の例としては、接続端子６の
全部又は一部がスクライブライン２上に設けられてお
り、その接続端子６に接続する配線８がスクライブライ
ン２上に設けられている構成を取ることも可能である。
このような構成を取るとダイシング工程で接続端子６及
び配線８の一部を切断することができるため、同様な効
果が得られる。In another embodiment, all or some of the connection terminals 6 are provided on the scribe line 2, and the wiring 8 connected to the connection terminal 6 is provided on the scribe line 2. It is also possible to take
With such a configuration, the connection terminal 6 and the wiring 8 can be partially cut in the dicing process, and the same effect can be obtained.
【００３３】上述の通信コイル５は半導体チップ１の検
査にのみ用いるため、半導体チップ１の機能には影響が
ない。よってその通信距離を自由に選択することができ
る。通信距離を短距離とすることで、相互に信号干渉が
生じることを防ぐことができる。こうすることにより、
半導体チップ１間で相互に通信干渉を生じることを防止
することができる。またこの通信コイル５により非接触
による検査を行うことができるため、ピン４のハンドリ
ングが不要であり、半導体チップ１を傷つけることなく
機能確認を行うことができる。Since the above-mentioned communication coil 5 is used only for the inspection of the semiconductor chip 1, it does not affect the function of the semiconductor chip 1. Therefore, the communication distance can be freely selected. By making the communication distance short, it is possible to prevent mutual signal interference. By doing this,
It is possible to prevent mutual communication interference between the semiconductor chips 1. Moreover, since the contactless inspection can be performed by the communication coil 5, the handling of the pin 4 is unnecessary, and the function can be confirmed without damaging the semiconductor chip 1.
【００３４】上述の通信コイル５は接続端子６の形成面
側に酸化シリコン膜や樹脂膜等の絶縁性の表面保護膜を
介してスパイラル形状のコイルにすることが望まれる。
また通信コイル５を構成する導体は金属スパッタ層、金
属蒸着層又は金属めっき層もしくはこれらの組み合わせ
により形成することができる。さらには金属スパッタ層
又は金属蒸着層と金属めっき層とを有する多層構造にす
ることが望ましい。金属スパッタ層又は金属蒸着層をＡ
ｌ、Ｃｒ、Ｎｉ又はＣｕから選択される金属又はこれら
の金属群から選択される２種以上の金属の合金で形成し
てもよい。また均質な単層膜とするほか、異なる金属層
又は合金層を多層に積層した多層構造とすることができ
る。一方、金属めっきは銅で形成することが好ましく、
無電解めっき法、電気めっき法又は精密電鋳法により形
成することができる。It is desired that the above-mentioned communication coil 5 is formed into a spiral coil on the side where the connection terminal 6 is formed with an insulating surface protection film such as a silicon oxide film or a resin film interposed.
The conductor forming the communication coil 5 can be formed by a metal sputter layer, a metal vapor deposition layer, a metal plating layer, or a combination thereof. Further, it is desirable to have a multilayer structure having a metal sputter layer or a metal vapor deposition layer and a metal plating layer. A metal sputter layer or metal vapor deposition layer
It may be formed of a metal selected from 1, Cr, Ni or Cu, or an alloy of two or more kinds of metals selected from these metal groups. In addition to a homogeneous single-layer film, a multi-layer structure in which different metal layers or alloy layers are laminated in multiple layers can be used. On the other hand, the metal plating is preferably formed of copper,
It can be formed by electroless plating, electroplating or precision electroforming.
【００３５】[0035]
【発明の効果】本発明によれば、半導体チップを傷つけ
ないで精度良く検査を行うことができる半導体回路装置
及びその製造方法を提供することができる。As described above, according to the present invention, it is possible to provide a semiconductor circuit device and a method for manufacturing the semiconductor circuit device which can perform an accurate inspection without damaging the semiconductor chip.
【図１】本発明実施の形態１にかかる半導体回路装置を
有する半導体ウエハの平面図である。FIG. 1 is a plan view of a semiconductor wafer having a semiconductor circuit device according to a first embodiment of the present invention.
【図２】本発明実施の形態１にかかる半導体回路装置を
有する半導体チップを示す構成図である。FIG. 2 is a configuration diagram showing a semiconductor chip having the semiconductor circuit device according to the first exemplary embodiment of the present invention.
【図３】本発明にかかる半導体チップを非接触方式で検
査している時の概略図である。FIG. 3 is a schematic view when a semiconductor chip according to the present invention is inspected by a non-contact method.
【図４】本発明の実施の形態１にかかる半導体回路装置
を有する半導体チップのダイシング工程後の構成図であ
る。FIG. 4 is a configuration diagram of a semiconductor chip having the semiconductor circuit device according to the first exemplary embodiment of the present invention after a dicing process.
【図５】本発明実施の形態２にかかる半導体回路装置を
有する半導体ウエハの平面図である。FIG. 5 is a plan view of a semiconductor wafer having a semiconductor circuit device according to a second embodiment of the present invention.
【図６】本発明実施の形態２にかかる半導体回路装置を
有する半導体チップを示す構成図である。FIG. 6 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to a second embodiment of the present invention.
【図７】本発明の実施の形態２にかかる半導体回路装置
を有する半導体チップのダイシング工程後の構成図であ
る。FIG. 7 is a configuration diagram of a semiconductor chip having a semiconductor circuit device according to a second embodiment of the present invention after a dicing process.
【図８】本発明実施の形態３にかかる半導体回路装置を
有する半導体チップを示す構成図である。FIG. 8 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to a third embodiment of the present invention.
【図９】本発明の実施の形態３にかかる半導体回路装置
を有する半導体チップのダイシング工程後の構成図であ
る。FIG. 9 is a configuration diagram of a semiconductor chip having a semiconductor circuit device according to a third embodiment of the present invention after a dicing process.
【図１０】本発明のその他の実施の形態にかかる半導体
回路装置を有する半導体チップを示す構成図である。FIG. 10 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to another embodiment of the present invention.
【図１１】接触方式で検査される半導体チップを示す構
成図である。FIG. 11 is a configuration diagram showing a semiconductor chip inspected by a contact method.
【図１２】半導体チップを接触方式で検査している時の
概略図である。FIG. 12 is a schematic view when a semiconductor chip is inspected by a contact method.
【図１３】従来技術による半導体回路装置を有する半導
体チップを示す構成図である。FIG. 13 is a configuration diagram showing a semiconductor chip having a semiconductor circuit device according to a conventional technique.
【図１４】従来技術による半導体回路装置を有する半導
体チップを非接触方式で検査している時の概略図であ
る。FIG. 14 is a schematic diagram when a semiconductor chip having a semiconductor circuit device according to a conventional technique is inspected by a non-contact method.
１ 半導体用チップ ２ スクライブライン ３ 半導
体ウエハ ４ ピン
５ 通信コイル ６ 接続端子 ７ テスト用端子 ８
配線 ９ ヘッド1 Semiconductor Chip 2 Scribe Line 3 Semiconductor Wafer 4 Pin 5 Communication Coil 6 Connection Terminal 7 Test Terminal 8
Wiring 9 head
Claims (10)
導体ウエハ状態において、 この半導体ウエハ上に前記半導体チップと、 半導体チップ検査にのみ用いられる通信コイルを備えた
半導体回路装置。1. A semiconductor circuit device comprising: a semiconductor wafer before being cut into a plurality of semiconductor chips; and a semiconductor coil on the semiconductor wafer and a communication coil used only for semiconductor chip inspection.
領域に設けられていることを特徴とする請求項１記載の
半導体回路装置。2. The semiconductor circuit device according to claim 1, wherein the communication coil is provided in a region other than the semiconductor chip.
ブライン上に設けられていることを特徴とする請求項１
記載の半導体回路装置。3. The whole or a part of the communication coil is provided on a scribe line.
The semiconductor circuit device described.
する配線の一部が前記スクライブライン上に設けられて
いることを特徴とする請求項１記載の半導体装置。4. The semiconductor device according to claim 1, wherein a part of a wiring connecting the communication coil and the semiconductor chip is provided on the scribe line.
半導体チップに影響を与えない距離であることを特徴と
する請求項１乃至４いずれか記載の半導体回路装置。5. The semiconductor circuit device according to claim 1, wherein the communication distance of the communication coil is a distance that does not affect the adjacent semiconductor chips.
記スクライブラインで切り分けることにより得られる半
導体チップ。6. A semiconductor chip obtained by cutting the semiconductor circuit device according to claim 1 at the scribe line.
ップ検査にのみ用いられる通信コイルを形成するステッ
プと、 前記通信コイルを介して前記半導体チップの検査を行う
ステップと、 前記半導体ウエハをダイシングして前記半導体チップを
切り出すとともに前記通信回路の機能を停止させるステ
ップとを備えた半導体回路装置の製造方法。7. A step of forming a semiconductor chip on a semiconductor wafer and a communication coil used only for semiconductor chip inspection, a step of inspecting the semiconductor chip via the communication coil, and dicing the semiconductor wafer. A step of cutting out the semiconductor chip and stopping the function of the communication circuit.
プは、 当該通信コイルの全部又は一部を除去するステップを有
することを特徴とする請求項７記載の半導体回路装置の
製造方法。8. The method of manufacturing a semiconductor circuit device according to claim 7, wherein the step of stopping the function of the communication coil includes a step of removing all or a part of the communication coil.
プは、 当該通信コイルと前記半導体チップを接続する配線の一
部を切断するステップを有することを特徴とする請求項
７記載の半導体回路装置の製造方法。9. The semiconductor circuit device according to claim 7, wherein the step of stopping the function of the communication coil includes a step of cutting a part of a wiring connecting the communication coil and the semiconductor chip. Production method.
により製造された半導体回路装置。10. A semiconductor circuit device manufactured by the manufacturing method according to claim 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074534A JP3798716B2 (en) | 2002-03-18 | 2002-03-18 | Semiconductor circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074534A JP3798716B2 (en) | 2002-03-18 | 2002-03-18 | Semiconductor circuit device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273180A true JP2003273180A (en) | 2003-09-26 |
| JP3798716B2 JP3798716B2 (en) | 2006-07-19 |
Family
ID=29203904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002074534A Expired - Fee Related JP3798716B2 (en) | 2002-03-18 | 2002-03-18 | Semiconductor circuit device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3798716B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009099122A1 (en) * | 2008-02-05 | 2009-08-13 | Nec Corporation | Semiconductor inspecting device, and semiconductor inspecting method |
| US7852101B2 (en) | 2005-09-07 | 2010-12-14 | Nec Corporation | Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8570056B2 (en) | 2008-02-28 | 2013-10-29 | Nec Corporation | Semiconductor inspection apparatus, semiconductor wafer positioning method, and semiconductor wafer inspection method |
-
2002
- 2002-03-18 JP JP2002074534A patent/JP3798716B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7852101B2 (en) | 2005-09-07 | 2010-12-14 | Nec Corporation | Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus |
| WO2009099122A1 (en) * | 2008-02-05 | 2009-08-13 | Nec Corporation | Semiconductor inspecting device, and semiconductor inspecting method |
| US8536890B2 (en) | 2008-02-05 | 2013-09-17 | Nec Corporation | Semiconductor inspecting device and semiconductor inspecting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3798716B2 (en) | 2006-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100609201B1 (en) | Chip-Size Package Structure and Method of the Same | |
| KR101121644B1 (en) | Space tansformer for probe card and repairing method of space tansformer | |
| KR20070085202A (en) | Substrate with patterned conductive layer | |
| TWI571642B (en) | Test Device and Method Using Single Probe to Test Multiple Pads of Chip | |
| US7825410B2 (en) | Semiconductor device | |
| JPH02211648A (en) | Semiconductor device | |
| JP2008306105A (en) | Method for manufacturing semiconductor device | |
| US10643911B2 (en) | Scribe line structure | |
| US11450633B2 (en) | Package structure of semiconductor device with improved bonding between the substrates | |
| JP3798716B2 (en) | Semiconductor circuit device and manufacturing method thereof | |
| JP2005183863A (en) | Method for manufacturing semiconductor integrated circuit device | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JP2007036252A (en) | Semiconductor device with enhanced pad structure and pad forming method of semiconductor device | |
| US7344899B2 (en) | Die assembly and method for forming a die on a wafer | |
| JP2006041236A (en) | Semiconductor device and its manufacturing method | |
| US20060125059A1 (en) | Semiconductor wafer with protection structure against damage during a die separation process | |
| US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
| JP3798715B2 (en) | Semiconductor circuit device and manufacturing method thereof | |
| JP3842668B2 (en) | Semiconductor inspection equipment | |
| JP2013168624A (en) | Semiconductor device | |
| KR20160140245A (en) | Probe Substrate and Manufacturing Method Thereof | |
| JP2010056428A (en) | Check pattern and packaging evaluation device | |
| JP2002237560A (en) | Lead electrode cutter for electronic component | |
| KR20010093811A (en) | IC chip carrier | |
| CN101114626B (en) | Wafer structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060420 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |