JP2003272906A - セラミック素子及びその製造方法 - Google Patents
セラミック素子及びその製造方法Info
- Publication number
- JP2003272906A JP2003272906A JP2002073764A JP2002073764A JP2003272906A JP 2003272906 A JP2003272906 A JP 2003272906A JP 2002073764 A JP2002073764 A JP 2002073764A JP 2002073764 A JP2002073764 A JP 2002073764A JP 2003272906 A JP2003272906 A JP 2003272906A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- ceramic
- ceramic body
- external electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 メッキ液及び半田フラックスに基づくセラミ
ック素体の劣化が生じた。 【解決手段】 Ｐｄ内部電極２、３を有する積層セラミ
ック素体１を形成する。セラミック素体１の全外周面に
ＡｌｘＯｙから成る保護膜を形成する。Ａｇペ−ストの
塗布、焼付けによって外部電極用の導電体層１４、１５
を形成する。Ａｇペ−ストの焼付けによってＰｄ内部電
極２、３の体積膨張が生じ、内部電極２、３が保護膜６
を破って外部電極４、５に電気的に接続される。保護膜
６は外部電極４、５の下に残存する。保護膜６の上にシ
リコ−ン樹脂層７を設ける。Ａｇ導体層１４、１５の上
にはＮｉメッキ層１６、１７及びＳｎメッキ層１８、１
９を順次に形成する。
ック素体の劣化が生じた。 【解決手段】 Ｐｄ内部電極２、３を有する積層セラミ
ック素体１を形成する。セラミック素体１の全外周面に
ＡｌｘＯｙから成る保護膜を形成する。Ａｇペ−ストの
塗布、焼付けによって外部電極用の導電体層１４、１５
を形成する。Ａｇペ−ストの焼付けによってＰｄ内部電
極２、３の体積膨張が生じ、内部電極２、３が保護膜６
を破って外部電極４、５に電気的に接続される。保護膜
６は外部電極４、５の下に残存する。保護膜６の上にシ
リコ−ン樹脂層７を設ける。Ａｇ導体層１４、１５の上
にはＮｉメッキ層１６、１７及びＳｎメッキ層１８、１
９を順次に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＺｎＯ積層型バリ
スタ等のセラミック素子及びその製造方法に関する。
スタ等のセラミック素子及びその製造方法に関する。
【０００２】
【従来の技術】ＺｎＯ積層バリスタは、ＺｎＯを主成分
とする素体と、素体に埋設され且つ素体の一方の側面に
導出された一方の内部電極と、素体に埋設され且つ素体
の他方の側面に導出された他方の内部電極と、素体の一
方の側面に配置された一方の外部電極と、素体の他方の
側面に配置された他方の外部電極とから成る。外部電極
は導電性ペ−ストの塗布及び焼付けで形成した導電体層
と半田付性を改善するために導電体層の上にメッキで形
成された金属層とから成る。
とする素体と、素体に埋設され且つ素体の一方の側面に
導出された一方の内部電極と、素体に埋設され且つ素体
の他方の側面に導出された他方の内部電極と、素体の一
方の側面に配置された一方の外部電極と、素体の他方の
側面に配置された他方の外部電極とから成る。外部電極
は導電性ペ−ストの塗布及び焼付けで形成した導電体層
と半田付性を改善するために導電体層の上にメッキで形
成された金属層とから成る。
【０００３】
【発明が解決しようとする課題】ところで、ＺｎＯ積層
バリスタのＺｎＯ粒子は半導体化されているので、酸に
溶解し易く且つ酸素欠陥を生じ易い。このため、外部電
極のメッキ層の形成時、及び回路基板にバリスタ素子を
実装する時の半田フラックスの還元作用等によってバリ
スタの絶縁抵抗即ちＩＲの劣化が生じる。この種の劣化
はセラミック素体の露出表面に耐酸性、絶縁性及び緻密
性を有する保護膜を形成することによってある程度防止
できる。しかし、従来のセラミック素子では、セラミッ
ク素体の露出面のみに保護膜を形成していたので、保護
膜と外部電極との境界からメッキ液及び半田フラックス
が侵入し、これによる劣化が生じる恐れがあった。以
上、従来のＺｎＯ積層バリスタについて述べたが、セラ
ミック積層コンデンサ、セラミック積層サ−ミスタ等の
別のセラミック素子においても同様な問題がある。ま
た、良質な保護膜を容易に形成することができないとい
う問題があった。
バリスタのＺｎＯ粒子は半導体化されているので、酸に
溶解し易く且つ酸素欠陥を生じ易い。このため、外部電
極のメッキ層の形成時、及び回路基板にバリスタ素子を
実装する時の半田フラックスの還元作用等によってバリ
スタの絶縁抵抗即ちＩＲの劣化が生じる。この種の劣化
はセラミック素体の露出表面に耐酸性、絶縁性及び緻密
性を有する保護膜を形成することによってある程度防止
できる。しかし、従来のセラミック素子では、セラミッ
ク素体の露出面のみに保護膜を形成していたので、保護
膜と外部電極との境界からメッキ液及び半田フラックス
が侵入し、これによる劣化が生じる恐れがあった。以
上、従来のＺｎＯ積層バリスタについて述べたが、セラ
ミック積層コンデンサ、セラミック積層サ−ミスタ等の
別のセラミック素子においても同様な問題がある。ま
た、良質な保護膜を容易に形成することができないとい
う問題があった。
【０００４】そこで、本発明の目的は、劣化の防止を良
好に達成することができるセラミック素子及びその製造
方法を提供することにある。本発明の別の目的は良質な
保護膜を容易に形成することができるセラミック素子及
びその製造方法を提供することにある。
好に達成することができるセラミック素子及びその製造
方法を提供することにある。本発明の別の目的は良質な
保護膜を容易に形成することができるセラミック素子及
びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、セラミック素体と、前
記セラミック素体外周面の一部に露出する端面を有する
ように前記セラミック素体に埋設され且つ加熱によって
体積膨張する性質を有する材料で形成されている内部電
極と、前記セラミック素体の全外周面を覆うように形成
されており且つ前記内部電極の突き出しによって破られ
た部分を有している保護膜と、前記保護膜を介して前記
セラミック素体の外周面の一部を覆うように配置され且
つ前記保護膜の前記破られた部分から突出した前記内部
電極に対して電気的に接続されている外部電極とから成
るセラミック素子に係るものである。
目的を達成するための本発明は、セラミック素体と、前
記セラミック素体外周面の一部に露出する端面を有する
ように前記セラミック素体に埋設され且つ加熱によって
体積膨張する性質を有する材料で形成されている内部電
極と、前記セラミック素体の全外周面を覆うように形成
されており且つ前記内部電極の突き出しによって破られ
た部分を有している保護膜と、前記保護膜を介して前記
セラミック素体の外周面の一部を覆うように配置され且
つ前記保護膜の前記破られた部分から突出した前記内部
電極に対して電気的に接続されている外部電極とから成
るセラミック素子に係るものである。
【０００６】なお、請求項２に示すように、前記保護膜
は、ＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示
すことができるアルミニウムの酸化物から成ることが望
ましい。また、請求項３に示すように、前記内部電極
は、Ｐｄ電極であることが望ましい。また、請求項４に
示すように、更に、前記保護膜の前記外部電極によって
覆われていない部分を被覆している樹脂層を有すること
が望ましい。また、請求項５に示すように、セラミック
素体と、前記セラミック素体外周面の一部に露出する端
面を有するように前記セラミック素体に埋設された内部
電極と、前記セラミック素体の外周面上に配置され且つ
前記内部電極に接続されている外部電極と、前記セラミ
ック素体を覆うように配置され且つＡｌｘＯｙ、ここ
で、ｘ及びｙは任意の数値、で示すことができるアルミ
ニウムの酸化物からなる保護膜と、前記保護膜を被覆し
ているシリコ−ン樹脂層とを有するセラミック素子を形
成することができる。また、請求項６に示すように、前
記外部電極は、導電性ペ−ストを塗布し且つ焼付けるこ
とによって形成した第1の導電体層と、前記第1の導電体
層の上にメッキによって形成された第2の導電体層とを
有していることが望ましい。また、請求項７に示すよう
に、前記セラミック素体は、バリスタを形成するための
ＺｎＯを主成分とする素体であることが望ましい。ま
た、請求項８に示すように、セラミック素体と前記セラ
ミック素体の外周面の一部に露出する端面を有するよう
に前記セラミック素体に埋設され且つ加熱によって体積
膨張する性質を有する材料で形成されている内部電極と
を備えたセラミック素子チップを用意する工程と、前記
セラミック素子チップの全外周面を覆い且つ前記内部電
極の膨張によって突き破られることが可能な厚みを有す
るように保護膜を形成する工程と、前記保護膜を介して
前記セラミック素体の外周面の一部を覆うように外部電
極ぺ−ストを塗布する工程と、前記外部電極ペ−ストの
焼付けによって外部電極を形成すると同時に前記内部電
極を体積膨張させた前記内部電極によって保護膜の一部
を破り、前記内部電極と前記外部電極との間を電気的に
接続する工程とによってセラミック素子を製造すること
が望ましい。また、請求項９に示すように、更に、メッ
キ法によって前記外部電極の表面上に金属層を形成する
工程を有していることが望ましい。また、請求項１０に
示すように、更に、前記保護膜の前記外部電極によって
覆われていない部分を被覆するように樹脂層を形成する
工程と、メッキ法によって前記外部電極の表面上に金属
層を形成する工程とを有していることが望ましい。ま
た、請求項１１に示すように、前記保護膜は、ＡｌｘＯ
ｙ、ここで、ｘ及びｙは任意の数値、で示すことができ
るアルミニウムの酸化物からなることが望ましい。ま
た、請求項１２に示すように、前記保護膜を高周波スパ
ッタ方法で形成することが望ましい。また、請求項１３
に示すように、前記保護膜を化学気層成長法で形成する
ことが望ましい。
は、ＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示
すことができるアルミニウムの酸化物から成ることが望
ましい。また、請求項３に示すように、前記内部電極
は、Ｐｄ電極であることが望ましい。また、請求項４に
示すように、更に、前記保護膜の前記外部電極によって
覆われていない部分を被覆している樹脂層を有すること
が望ましい。また、請求項５に示すように、セラミック
素体と、前記セラミック素体外周面の一部に露出する端
面を有するように前記セラミック素体に埋設された内部
電極と、前記セラミック素体の外周面上に配置され且つ
前記内部電極に接続されている外部電極と、前記セラミ
ック素体を覆うように配置され且つＡｌｘＯｙ、ここ
で、ｘ及びｙは任意の数値、で示すことができるアルミ
ニウムの酸化物からなる保護膜と、前記保護膜を被覆し
ているシリコ−ン樹脂層とを有するセラミック素子を形
成することができる。また、請求項６に示すように、前
記外部電極は、導電性ペ−ストを塗布し且つ焼付けるこ
とによって形成した第1の導電体層と、前記第1の導電体
層の上にメッキによって形成された第2の導電体層とを
有していることが望ましい。また、請求項７に示すよう
に、前記セラミック素体は、バリスタを形成するための
ＺｎＯを主成分とする素体であることが望ましい。ま
た、請求項８に示すように、セラミック素体と前記セラ
ミック素体の外周面の一部に露出する端面を有するよう
に前記セラミック素体に埋設され且つ加熱によって体積
膨張する性質を有する材料で形成されている内部電極と
を備えたセラミック素子チップを用意する工程と、前記
セラミック素子チップの全外周面を覆い且つ前記内部電
極の膨張によって突き破られることが可能な厚みを有す
るように保護膜を形成する工程と、前記保護膜を介して
前記セラミック素体の外周面の一部を覆うように外部電
極ぺ−ストを塗布する工程と、前記外部電極ペ−ストの
焼付けによって外部電極を形成すると同時に前記内部電
極を体積膨張させた前記内部電極によって保護膜の一部
を破り、前記内部電極と前記外部電極との間を電気的に
接続する工程とによってセラミック素子を製造すること
が望ましい。また、請求項９に示すように、更に、メッ
キ法によって前記外部電極の表面上に金属層を形成する
工程を有していることが望ましい。また、請求項１０に
示すように、更に、前記保護膜の前記外部電極によって
覆われていない部分を被覆するように樹脂層を形成する
工程と、メッキ法によって前記外部電極の表面上に金属
層を形成する工程とを有していることが望ましい。ま
た、請求項１１に示すように、前記保護膜は、ＡｌｘＯ
ｙ、ここで、ｘ及びｙは任意の数値、で示すことができ
るアルミニウムの酸化物からなることが望ましい。ま
た、請求項１２に示すように、前記保護膜を高周波スパ
ッタ方法で形成することが望ましい。また、請求項１３
に示すように、前記保護膜を化学気層成長法で形成する
ことが望ましい。
【０００７】本発明に従うセラミック素体は、周知の種
々のバリスタ用セラミック素体、コンデンサ用セラミッ
ク素体、サ−ミスタ用セラミック素体等である。本発明
に従う内部電極は、好ましくはＰｄ即ちパラジウム電極
であるが、これ以外の電極材料例えばＰｄ−Ａｇ電極等
とすることもできる。本発明に従う保護膜は、好ましく
はＡｌｘＯｙで示すことができるアルミニウムの酸化物
であるが、保護機能を有し且つ内部電極の突き出しが可
能であり且つ外部電極の下に残存するものであれば、別
の材料でもよい。本発明に従う外部電極は、保護膜と反
応して保護膜を吸収しない材料で形成される。本発明に
従う樹脂層は、好ましくはシリコ−ン樹脂層であるが、
同様な機能を有する高分子樹脂とすることもできる。
々のバリスタ用セラミック素体、コンデンサ用セラミッ
ク素体、サ−ミスタ用セラミック素体等である。本発明
に従う内部電極は、好ましくはＰｄ即ちパラジウム電極
であるが、これ以外の電極材料例えばＰｄ−Ａｇ電極等
とすることもできる。本発明に従う保護膜は、好ましく
はＡｌｘＯｙで示すことができるアルミニウムの酸化物
であるが、保護機能を有し且つ内部電極の突き出しが可
能であり且つ外部電極の下に残存するものであれば、別
の材料でもよい。本発明に従う外部電極は、保護膜と反
応して保護膜を吸収しない材料で形成される。本発明に
従う樹脂層は、好ましくはシリコ−ン樹脂層であるが、
同様な機能を有する高分子樹脂とすることもできる。
【０００８】
【発明の効果】本願請求項１〜４、８〜１３の発明によ
れば、次の効果が得られる。 （１） 内部電極の突き出しによって破られた部分を除
いてセラミック素体の全外周面が保護膜で被覆され、外
部電極とセラミック素体との間にも保護膜が介在してい
る。このため、従来のセラミック素子で生じる可能性が
あった外部電極とセラミック素体との境界におけるメッ
キ液、半田フラックス等の侵入を良好に防ぐことができ
る。 （２） 保護膜は内部電極の膨張による突き出しによっ
て破られるので、保護膜が内部電極と外部電極との電気
的接続を妨害しない。また、請求項５〜７の発明によれ
ばＡｌｘＯｙからなる保護膜とシリコ−ン樹脂との組み
合せによって劣化を生じさせる物質の浸入を良好に防止
できる。
れば、次の効果が得られる。 （１） 内部電極の突き出しによって破られた部分を除
いてセラミック素体の全外周面が保護膜で被覆され、外
部電極とセラミック素体との間にも保護膜が介在してい
る。このため、従来のセラミック素子で生じる可能性が
あった外部電極とセラミック素体との境界におけるメッ
キ液、半田フラックス等の侵入を良好に防ぐことができ
る。 （２） 保護膜は内部電極の膨張による突き出しによっ
て破られるので、保護膜が内部電極と外部電極との電気
的接続を妨害しない。また、請求項５〜７の発明によれ
ばＡｌｘＯｙからなる保護膜とシリコ−ン樹脂との組み
合せによって劣化を生じさせる物質の浸入を良好に防止
できる。
【０００９】
【実施形態】次に、図１〜図６を参照して実施形態に従
うセラミック素子としてのＺｎＯ積層バリスタを説明す
る。
うセラミック素子としてのＺｎＯ積層バリスタを説明す
る。
【００１０】このバリスタは、図１及び図２に示すよう
に、バリスタ特性を得ることができ磁器素体即ちセラミ
ック素体１と、第１及び第２の内部電極２、３と、第１
及び第２の外部電極４、５と、保護膜６と、シリコン樹
脂層７とから成る。
に、バリスタ特性を得ることができ磁器素体即ちセラミ
ック素体１と、第１及び第２の内部電極２、３と、第１
及び第２の外部電極４、５と、保護膜６と、シリコン樹
脂層７とから成る。
【００１１】セラミック素体１は、例えばＺｎＯ即ち酸
化亜鉛から成る主成分に対して例えばＰｒ6Ｏ11、Ｃｏ
Ｏ、ＣａＣＯ3、ＳｒＣＯ3、ＳｉＯ2、Ａｌ2Ｏ3から成
る副成分を添加したものから成るグリ−ンシ−ト即ち未
焼結磁器シ−トを積層して焼成したものから成り、バリ
スタ特性を有する。このセラミック素体１は、互いに対
向する第１及び第２の主面８、９と、第１、第２、第３
及び第４の側面１０、１１、１２、１３とを有する６面
体即ち長方体である。
化亜鉛から成る主成分に対して例えばＰｒ6Ｏ11、Ｃｏ
Ｏ、ＣａＣＯ3、ＳｒＣＯ3、ＳｉＯ2、Ａｌ2Ｏ3から成
る副成分を添加したものから成るグリ−ンシ−ト即ち未
焼結磁器シ−トを積層して焼成したものから成り、バリ
スタ特性を有する。このセラミック素体１は、互いに対
向する第１及び第２の主面８、９と、第１、第２、第３
及び第４の側面１０、１１、１２、１３とを有する６面
体即ち長方体である。
【００１２】２枚の第１の内部電極２及び２枚の第２の
内部電極３はセラミック素体１の一部を介して対向する
ようにセラミック素体１に埋設されている。第１の内部
電極２はセラミック素体１の第１の側面１０から露出し
た端面を有する。第２の内部電極３はセラミック素体１
の第２の側面１１から露出した端面を有する。第１及び
第２の内部電極２、３は、Ｐｄ即ちパラジゥムから成
る。
内部電極３はセラミック素体１の一部を介して対向する
ようにセラミック素体１に埋設されている。第１の内部
電極２はセラミック素体１の第１の側面１０から露出し
た端面を有する。第２の内部電極３はセラミック素体１
の第２の側面１１から露出した端面を有する。第１及び
第２の内部電極２、３は、Ｐｄ即ちパラジゥムから成
る。
【００１３】第１及び第２の外部電極４、５はセラミッ
ク素体１の互いに対向する第１及び第２の側面８、９を
保護膜６を介して覆い且つ第１及び第２の主面８、９の
一部及び第３及び第４の側面１２、１３の一部も覆うよ
うに形成されている。第１及び第２の内部電極２、３は
保護膜６の一部を破って外方向に突出し、第１及び第２
の外部電極４、５に電気的に接続されている。第１及び
第２の外部電極４、５は、焼付導体層１４、１５と、第
１のメッキ層１６、１７と、第２のメッキ層１８、１９
とから成る。焼付導体層１４、１５はＡｇペ−ストを塗
布して焼付けたものから成る。第１のメッキ層１６、１
７はＮｉ（ニッケル）層であり、第２のメッキ層１８、
１９はＳｎ（スズ）層である。
ク素体１の互いに対向する第１及び第２の側面８、９を
保護膜６を介して覆い且つ第１及び第２の主面８、９の
一部及び第３及び第４の側面１２、１３の一部も覆うよ
うに形成されている。第１及び第２の内部電極２、３は
保護膜６の一部を破って外方向に突出し、第１及び第２
の外部電極４、５に電気的に接続されている。第１及び
第２の外部電極４、５は、焼付導体層１４、１５と、第
１のメッキ層１６、１７と、第２のメッキ層１８、１９
とから成る。焼付導体層１４、１５はＡｇペ−ストを塗
布して焼付けたものから成る。第１のメッキ層１６、１
７はＮｉ（ニッケル）層であり、第２のメッキ層１８、
１９はＳｎ（スズ）層である。
【００１４】保護膜６は、セラミック素体１をメッキ液
及び半田フラックスから守るものであって、セラミック
素体１の全外周面即ち第１及び第２の主面８、９と第１
〜第４の側面１０〜１３を覆うように形成されている。
この保護膜６は、ＡｌｘＯｙ、ここで、ｘ及びｙは任意
の数値、で示すことができるアルミニウムの酸化物から
成る。この保護膜６のＡｌｘＯｙは、Ａｌ2Ｏ3をタ−ゲ
ットとしてＲＦ（高周数）スパッタリング、又はＣＶＤ
即ち化学気相成長法によって形成することができ、ｘが
２又は２よりも小さい値、ｙが３又は３よりも小さい値
を有するものである。本発明に従う保護膜６は、比較的
良好な絶縁性、耐酸性及び緻密性を有し、且つ外部電極
４、５に対して容易に溶融しない特性を有する。また、
保護膜６は、焼付導体層１４、１５の形成時の第１及び
第２の内部電極２、３の膨張による突出によって破るこ
とができる厚み、好ましくは０．０５〜２μｍ、より好
ましくは０．１〜１．０μｍを有する。
及び半田フラックスから守るものであって、セラミック
素体１の全外周面即ち第１及び第２の主面８、９と第１
〜第４の側面１０〜１３を覆うように形成されている。
この保護膜６は、ＡｌｘＯｙ、ここで、ｘ及びｙは任意
の数値、で示すことができるアルミニウムの酸化物から
成る。この保護膜６のＡｌｘＯｙは、Ａｌ2Ｏ3をタ−ゲ
ットとしてＲＦ（高周数）スパッタリング、又はＣＶＤ
即ち化学気相成長法によって形成することができ、ｘが
２又は２よりも小さい値、ｙが３又は３よりも小さい値
を有するものである。本発明に従う保護膜６は、比較的
良好な絶縁性、耐酸性及び緻密性を有し、且つ外部電極
４、５に対して容易に溶融しない特性を有する。また、
保護膜６は、焼付導体層１４、１５の形成時の第１及び
第２の内部電極２、３の膨張による突出によって破るこ
とができる厚み、好ましくは０．０５〜２μｍ、より好
ましくは０．１〜１．０μｍを有する。
【００１５】シリコ−ン樹脂層７は、保護膜６の外部電
極４、５で覆われていない部分を覆うように配置され、
図６に説明的に拡大図示するように保護膜６の表面上の
みならず保護膜６の内部及び保護膜６の欠陥部２０にも
充填されている。ＡｌｘＯｙから成る保護膜６とシリコ
−ン樹脂層７との複合層部分は、耐酸性、絶縁性，緻密
性においてＡｌｘＯｙ膜のみの場合よりも優れている。
極４、５で覆われていない部分を覆うように配置され、
図６に説明的に拡大図示するように保護膜６の表面上の
みならず保護膜６の内部及び保護膜６の欠陥部２０にも
充填されている。ＡｌｘＯｙから成る保護膜６とシリコ
−ン樹脂層７との複合層部分は、耐酸性、絶縁性，緻密
性においてＡｌｘＯｙ膜のみの場合よりも優れている。
【００１６】
【第１の製造方法】図１及び図2に示すＺｎＯを主成分
とする積層バリスタを作製する時には、まず、ＺｎＯを
主成分とするグリ−ンシ−トを用意する。即ち、主成分
としてのＺｎＯに対して副成分としてのＰｒ6Ｏ11、Ｃ
ｏＯ、ＣａＣＯ3、ＳｒＣＯ3、ＳｉＯ2、Ａｌ2Ｏ3を所
望量添加したものを湿式ボ−ルミルで16時間混合し、乾
燥してセラミック原料粉末を得た。
とする積層バリスタを作製する時には、まず、ＺｎＯを
主成分とするグリ−ンシ−トを用意する。即ち、主成分
としてのＺｎＯに対して副成分としてのＰｒ6Ｏ11、Ｃ
ｏＯ、ＣａＣＯ3、ＳｒＣＯ3、ＳｉＯ2、Ａｌ2Ｏ3を所
望量添加したものを湿式ボ−ルミルで16時間混合し、乾
燥してセラミック原料粉末を得た。
【００１７】次に、上記セラミック原料粉末に有機バイ
ンダ、有機溶剤、有機可塑剤を加えたものをボ−ルミル
で２０時間混合してスラリ−を作成した。
ンダ、有機溶剤、有機可塑剤を加えたものをボ−ルミル
で２０時間混合してスラリ−を作成した。
【００１８】次に、上記のスラリ−を使用して周知のシ
−ト作成ドクタ−ブレ−ド法によりＰＥＴフイルム上に
厚さ３０μｍのグリ−ンシ−トを作成し、所定寸法にカ
ットした。
−ト作成ドクタ−ブレ−ド法によりＰＥＴフイルム上に
厚さ３０μｍのグリ−ンシ−トを作成し、所定寸法にカ
ットした。
【００１９】内部電極2、３を形成するために、Ｐｄ粉
末と溶剤と有機バインダ−とから成るＰｄペ−ストを用
意し、カットしたグリ−ンシ−ト上にＰｄペ−ストを所
定パタ−ンに印刷し、図2及び図3に示すセラミック素体
1と内部電極２、3との積層体が得られるようにＰｄペ−
ストを印刷したグリ−ンシ−トと印刷しないグリ−ンシ
−トとを積層し、加熱圧着した後に所定の形状にカット
してグリ−ンチップを作成した。
末と溶剤と有機バインダ−とから成るＰｄペ−ストを用
意し、カットしたグリ−ンシ−ト上にＰｄペ−ストを所
定パタ−ンに印刷し、図2及び図3に示すセラミック素体
1と内部電極２、3との積層体が得られるようにＰｄペ−
ストを印刷したグリ−ンシ−トと印刷しないグリ−ンシ
−トとを積層し、加熱圧着した後に所定の形状にカット
してグリ−ンチップを作成した。
【００２０】次に、グリ−ンチップに対して300℃、2時
間の脱バインダ−処理を施し、しかる後、１２００℃で
２時間空気中即ち酸化性雰囲気中で焼成して燒結体磁器
から成るセラミック素体１を得た。なお、セラミック素
体１の第１及び第２の側面１０、１１には図３に示すよ
うに内部電極２、３が露出している。
間の脱バインダ−処理を施し、しかる後、１２００℃で
２時間空気中即ち酸化性雰囲気中で焼成して燒結体磁器
から成るセラミック素体１を得た。なお、セラミック素
体１の第１及び第２の側面１０、１１には図３に示すよ
うに内部電極２、３が露出している。
【００２１】次に、内部電極２、３を含むセラミック素
体１の表面を周知のバレル研磨法によって平滑にする。
体１の表面を周知のバレル研磨法によって平滑にする。
【００２２】次に、セラミック素体１を周知のドラム回
転式ＲＦスパッタ装置に入れ、Ａｌ 2Ｏ3をタ−ゲットと
してスパッタを行い、図３に示すようにセラミック素体
１の全外周面にアルミニウムの酸化物から成る保護膜６
を形成する。保護膜６は、ＡｌｘＯｙ、ここで、ｘ及び
ｙは任意の数値、で示すアルミニウム化合物から成る。
なお、ｘ及びｙはｘ≦２、ｙ≦３から選択された任意の
数値であることが望ましい。保護膜６は、セラミック素
体１を保護するために耐酸性、絶縁性、及び緻密性を有
し、且つ内部電極２、３の突き出しを許すものである。
上記の条件を満足させるために保護膜６の厚みを好まし
くは０、０５〜２μｍの範囲、より好ましくは０．１〜
１．０μｍの範囲にする。スパッタ工程の前にセラミッ
ク素体１をバレル研磨して凹凸の少ない表面を得ている
ので、保護膜６がセラミック素体１上に良好に形成され
る。
転式ＲＦスパッタ装置に入れ、Ａｌ 2Ｏ3をタ−ゲットと
してスパッタを行い、図３に示すようにセラミック素体
１の全外周面にアルミニウムの酸化物から成る保護膜６
を形成する。保護膜６は、ＡｌｘＯｙ、ここで、ｘ及び
ｙは任意の数値、で示すアルミニウム化合物から成る。
なお、ｘ及びｙはｘ≦２、ｙ≦３から選択された任意の
数値であることが望ましい。保護膜６は、セラミック素
体１を保護するために耐酸性、絶縁性、及び緻密性を有
し、且つ内部電極２、３の突き出しを許すものである。
上記の条件を満足させるために保護膜６の厚みを好まし
くは０、０５〜２μｍの範囲、より好ましくは０．１〜
１．０μｍの範囲にする。スパッタ工程の前にセラミッ
ク素体１をバレル研磨して凹凸の少ない表面を得ている
ので、保護膜６がセラミック素体１上に良好に形成され
る。
【００２３】次に、外部電極４、５の焼付導体層１４、
１５を形成するために、Ａｇ（銀）粉末と溶剤と有機バ
インダ−とガラスフリットとから成る周知のＡｇペ−ス
トを用意し、Ａｇペ−ストを保護膜６を介してセラミッ
ク素体１の第１及び第２の側面１０、１１の全部と、第
１及び第２の主面８、９と第３及び第４の側面１２、１
３の一部に塗布し、空気中において好ましくは５００〜
８００℃から選択された７２０℃の温度で約８分間焼付
け処理を施し、図４に示す焼付導体層１４、１５を得
る。ところで、内部電極２、３を構成しているＰｄは加
熱によって酸化し、しかる後還元するという性質を有す
る。このため、Ａｇペ−ストの焼付処理を空気中又は酸
化性雰囲気中で行うと、Ｐｄの酸化によって内部電圧
２、３の体積膨張が生じ、内部電極２、３が第１及び第
２の側面１０、１１から突き出して保護膜６を破り、Ａ
ｇ導体層１４、１５に接触し、合金化層を形成し、内部
電極２、３とＡｇ導体層１４、１５との電気的接続が成
立する。この焼付処理においてＡｌｘＯｙから成る保護
膜６は、導体層１４、１５に溶融せずに残存する。保護
膜６がＡｇ導体層１４、１５とセラミック素体１との間
に残存していることはＥＰＭＡ分析法即ち電子プロ−ブ
微小分析法によって確認されている。
１５を形成するために、Ａｇ（銀）粉末と溶剤と有機バ
インダ−とガラスフリットとから成る周知のＡｇペ−ス
トを用意し、Ａｇペ−ストを保護膜６を介してセラミッ
ク素体１の第１及び第２の側面１０、１１の全部と、第
１及び第２の主面８、９と第３及び第４の側面１２、１
３の一部に塗布し、空気中において好ましくは５００〜
８００℃から選択された７２０℃の温度で約８分間焼付
け処理を施し、図４に示す焼付導体層１４、１５を得
る。ところで、内部電極２、３を構成しているＰｄは加
熱によって酸化し、しかる後還元するという性質を有す
る。このため、Ａｇペ−ストの焼付処理を空気中又は酸
化性雰囲気中で行うと、Ｐｄの酸化によって内部電圧
２、３の体積膨張が生じ、内部電極２、３が第１及び第
２の側面１０、１１から突き出して保護膜６を破り、Ａ
ｇ導体層１４、１５に接触し、合金化層を形成し、内部
電極２、３とＡｇ導体層１４、１５との電気的接続が成
立する。この焼付処理においてＡｌｘＯｙから成る保護
膜６は、導体層１４、１５に溶融せずに残存する。保護
膜６がＡｇ導体層１４、１５とセラミック素体１との間
に残存していることはＥＰＭＡ分析法即ち電子プロ−ブ
微小分析法によって確認されている。
【００２４】次に、保護膜６の緻密性を高めるために、
樹脂、例えばシリコ−ン樹脂をトルエン等の溶剤で希釈
した溶液の中に保護膜６を有するセラミック素体１を入
れ、保護膜６の空隙に樹脂を充填し、また、保護膜６に
図６に示すような欠陥部１９がある場合にはここに樹脂
を充填し、しかる後、風乾及び熱硬化処理を行うことに
よってシリコ−ン樹脂層７を形成する。
樹脂、例えばシリコ−ン樹脂をトルエン等の溶剤で希釈
した溶液の中に保護膜６を有するセラミック素体１を入
れ、保護膜６の空隙に樹脂を充填し、また、保護膜６に
図６に示すような欠陥部１９がある場合にはここに樹脂
を充填し、しかる後、風乾及び熱硬化処理を行うことに
よってシリコ−ン樹脂層７を形成する。
【００２５】次に、外部電極導体層１４、１５の上に形
成されたシリコ−ン樹脂層を除去する。外部電極層１
４、１５の上に樹脂層が形成されない時にはこの工程を
省くことができる。
成されたシリコ−ン樹脂層を除去する。外部電極層１
４、１５の上に樹脂層が形成されない時にはこの工程を
省くことができる。
【００２６】次に、周知のバレルメッキ法によってＮｉ
から成る第１のメッキ層１６、１７とＳｎから成る第２
のメッキ層１８、１９とを順次に形成し、図２のセラミ
ック素子を完成させる。
から成る第１のメッキ層１６、１７とＳｎから成る第２
のメッキ層１８、１９とを順次に形成し、図２のセラミ
ック素子を完成させる。
【００２７】
【第２の製造方法】前述の第１の製造方法では、保護膜
６をＲＦスパッタで形成したが、ＣＶＤ即ち化学気層成
長法によって形成することができる。ＣＶＤで保護膜６
を形成する時には、周知のＣＶＤ成膜装置のプレ−ト上
に内部電極２、３を伴ったセラミック素体１を配置し且
つ好ましくは４００〜６００℃、より好ましくは５００
℃程度に加熱し、トリ−ポロポキシアルミニウム＋Ｎ2
から成る原料ガスを吹き付けてＡｌｘＯｙから成る保護
膜６を形成する。保護膜６の厚さは好ましくは０．０５
〜２μｍ、より好ましくは０．１〜１μｍ、最も好まし
くは０．２〜０．５μｍとする。保護膜６の形成以外は
第１の製造方法と同一である。
６をＲＦスパッタで形成したが、ＣＶＤ即ち化学気層成
長法によって形成することができる。ＣＶＤで保護膜６
を形成する時には、周知のＣＶＤ成膜装置のプレ−ト上
に内部電極２、３を伴ったセラミック素体１を配置し且
つ好ましくは４００〜６００℃、より好ましくは５００
℃程度に加熱し、トリ−ポロポキシアルミニウム＋Ｎ2
から成る原料ガスを吹き付けてＡｌｘＯｙから成る保護
膜６を形成する。保護膜６の厚さは好ましくは０．０５
〜２μｍ、より好ましくは０．１〜１μｍ、最も好まし
くは０．２〜０．５μｍとする。保護膜６の形成以外は
第１の製造方法と同一である。
【００２８】保護膜６の好ましい厚みの範囲を求めるた
めに保護膜６の厚みを０〜２．５μｍの範囲で変化させ
て、保護膜６の欠陥の発生率（％）と半田リフロ−後の
ＩＲ（絶縁抵抗）の変化率（％）、外部回路に対する接
続の不良率（％）を求めた。以下詳しく説明する。
めに保護膜６の厚みを０〜２．５μｍの範囲で変化させ
て、保護膜６の欠陥の発生率（％）と半田リフロ−後の
ＩＲ（絶縁抵抗）の変化率（％）、外部回路に対する接
続の不良率（％）を求めた。以下詳しく説明する。
【００２９】保護膜６の欠陥発生は、第１及び第２のＡ
ｇ導体層１４、１５の相互間の保護膜６の欠陥部に対し
てメッキ液が浸入してセラミック素体１に至るか否かで
判定した。従って保護膜欠陥発生率はメッキ伸び発生率
と呼ぶこともできる。この保護膜欠陥発生率を保護膜６
の厚みを変えて測定したところ、次の表１に示す結果が
得られた。
ｇ導体層１４、１５の相互間の保護膜６の欠陥部に対し
てメッキ液が浸入してセラミック素体１に至るか否かで
判定した。従って保護膜欠陥発生率はメッキ伸び発生率
と呼ぶこともできる。この保護膜欠陥発生率を保護膜６
の厚みを変えて測定したところ、次の表１に示す結果が
得られた。
【００３０】
表１
保護膜厚み（μｍ） 欠陥発生率（樹脂層有り）（％）
0 --------------------------- 100
0.03 ------------------------- 40
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
１ ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
【００３１】樹脂層７を設けない場合における保護膜欠
陥発生率を保護膜６の厚みを変えて測定したところ、次
の表２に示す結果が得られた。
陥発生率を保護膜６の厚みを変えて測定したところ、次
の表２に示す結果が得られた。
【００３２】
表２
保護膜厚み（μｍ） 欠陥発生率（樹脂層無し）（％）
0 --------------------------- 100
0.03 ------------------------- 90
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
１ ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
【００３３】保護膜６と樹脂層７との両方を有する積層
バリスタを回路基板に半田リフロ−で固着した時の第１
及び第２の外部電極４、５間のＩＲ(絶縁抵抗)の変化率
（％）を保護膜6の厚みを変えて測定したところ、次の
表3の結果が得られた。なお、ＩＲの変化率とはリフロ
−前のＩＲとリフロ−後のＩＲとの割合を示す。
バリスタを回路基板に半田リフロ−で固着した時の第１
及び第２の外部電極４、５間のＩＲ(絶縁抵抗)の変化率
（％）を保護膜6の厚みを変えて測定したところ、次の
表3の結果が得られた。なお、ＩＲの変化率とはリフロ
−前のＩＲとリフロ−後のＩＲとの割合を示す。
【００３４】
表３
保護膜厚み（μｍ） ＩＲ変化率（樹脂層有り）（％）
0 --------------------------- −
0.03 -------------------------- −60
0.05 --------------------------- −6
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
１ ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 0
【００３５】樹脂層7を設けないで保護膜6のみを設けた
積層バリスタを回路基板に半田リフロ−で固着した時の
第1及び第2の外部電極４、５間のＩＲの変化率（％）を
保護膜6の厚みを変えて測定したところ、次の表4の結果
が得られた。
積層バリスタを回路基板に半田リフロ−で固着した時の
第1及び第2の外部電極４、５間のＩＲの変化率（％）を
保護膜6の厚みを変えて測定したところ、次の表4の結果
が得られた。
【００３６】
表４
保護膜厚み（μｍ） ＩＲ変化率（樹脂層無し）（％）
0 --------------------------- −
0.03 -------------------------- −98
0.05 ----------------------------- −10
0.1 ---------------------------- −0.5
0.3 ---------------------------- −0.5
0.5 ---------------------------- −0.5
0.7 ---------------------------- −0.5
１ ----------------------------- −0.5
1.5 ---------------------------- −0.5
2 ---------------------------- −0.5
2.5 ---------------------------- −0.5
【００３７】保護膜６と樹脂層７とを有する積層バリス
タの回路基板に対する半田リフロ−による接続のコンタ
クト不良率（％）を保護膜6の厚みを変えて測定したと
ころ、次の表５の結果が得られた。
タの回路基板に対する半田リフロ−による接続のコンタ
クト不良率（％）を保護膜6の厚みを変えて測定したと
ころ、次の表５の結果が得られた。
【００３８】
表５
保護膜厚み（μｍ） コンタクト不良率（樹脂層有り）（％）
0 ---------------------------- 0
0.03 --------------------------- 0
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
１ ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 5
【００３９】樹脂層7を設けないで保護膜6のみを設けた
積層バリスタの回路基板に半田リフロ−による接続のコ
ンタクト不良率（％）を保護膜6の厚みを変えて測定し
たところ、次の表６の結果が得られた。
積層バリスタの回路基板に半田リフロ−による接続のコ
ンタクト不良率（％）を保護膜6の厚みを変えて測定し
たところ、次の表６の結果が得られた。
【００４０】
表６
保護膜厚み（μｍ） コンタクト不良率（樹脂層無し）（％）
0 ------------------------------ 0
0.03 ----------------------------- 0
0.05 ----------------------------- 0
0.1 ---------------------------- 0
0.3 ---------------------------- 0
0.5 ---------------------------- 0
0.7 ---------------------------- 0
１ ----------------------------- 0
1.5 ---------------------------- 0
2 ---------------------------- 0
2.5 ---------------------------- 5
【００４１】上記表1〜表６から、保護膜6の厚みは０．
０５〜２μｍであることが好ましく、０．１〜１μｍが
より好ましいことが判る。なお、上記表1〜表６には、
保護膜6をＲＦスパッタで形成した場合が示されている
が、保護膜6をＣＶＤで形成した場合も表1〜表6と同様
な結果が得られた。
０５〜２μｍであることが好ましく、０．１〜１μｍが
より好ましいことが判る。なお、上記表1〜表６には、
保護膜6をＲＦスパッタで形成した場合が示されている
が、保護膜6をＣＶＤで形成した場合も表1〜表6と同様
な結果が得られた。
【００４２】本実施形態は次の効果を有する。
（１） ＡｌｘＯｙから成る保護膜６が、セラミック素
体１の外部電極４、５が形成されていない部分のみでな
く、外部電極４、５の下にも設けられている。従って、
外部電極４、５の形成部分と形成されていない部分との
境界における保護が良好に達成される。即ち、第１及び
第２のメッキ層１６、１７、１８、１９を形成する時の
処理液のセラミック素体１への浸入、及びバリスタの回
路基板への実装時における半田フラックスのセラミック
素体１への侵入を良好に防ぎ、セラミック素体１のＩＲ
特性等の劣化を防ぐことができる。 （２） 内部電極２、３と外部電極４、５との電気的接
続が、Ａｇ導体層１４、１５の焼付時の内部電極２、３
の突き出しによって達成されているので、この電気的接
続を容易に達成することができる。 （３） ＡｌｘＯｙの保護膜６の上にシリコ−ン樹脂層
７を形成し、保護膜６の空隙に樹脂を充填しているの
で、保護機能を大幅に向上させることができる。 （４） 保護膜６をＲＦスパッタ法又はＣＶＤ法で作る
ので、目的とする保護膜６を比較的容易に作ることがで
きる。
体１の外部電極４、５が形成されていない部分のみでな
く、外部電極４、５の下にも設けられている。従って、
外部電極４、５の形成部分と形成されていない部分との
境界における保護が良好に達成される。即ち、第１及び
第２のメッキ層１６、１７、１８、１９を形成する時の
処理液のセラミック素体１への浸入、及びバリスタの回
路基板への実装時における半田フラックスのセラミック
素体１への侵入を良好に防ぎ、セラミック素体１のＩＲ
特性等の劣化を防ぐことができる。 （２） 内部電極２、３と外部電極４、５との電気的接
続が、Ａｇ導体層１４、１５の焼付時の内部電極２、３
の突き出しによって達成されているので、この電気的接
続を容易に達成することができる。 （３） ＡｌｘＯｙの保護膜６の上にシリコ−ン樹脂層
７を形成し、保護膜６の空隙に樹脂を充填しているの
で、保護機能を大幅に向上させることができる。 （４） 保護膜６をＲＦスパッタ法又はＣＶＤ法で作る
ので、目的とする保護膜６を比較的容易に作ることがで
きる。
【００４３】
【変形例】本発明は、上述の実施形態に限定されるもの
でなく、例えば次の変形が可能なものである。 （１） 内部電極２、３の材料は、Ｐｄと同様な作用を
得ることができるものであれば別のものでもよい。ま
た、内部電極２、３はＰｄを主成分とし、別の金属を副
成分として含むものでもよい。 （２） 保護膜６は、本発明の要求を満たすことができ
るものであれば、ＡｌｘＯｙ以外の物質でもよい。 （３） 外部電極４、５の導体層１４、１５はＡｇ以外
の例えばＡｇ−Ｐｄペ−スト等であってもよい。 （４） ＡｌｘＯｙ保護膜６とシリコ−ン樹脂層７との
複合構成は、外部電極４、５の下に保護膜６を設けない
構成のセラミック素子の保護層としても適用できる。 （５） ＺｎＯバリスタ以外のセラミック積層コンデン
サ、セラミック積層サ−ミスタ等のセラミック素子にも
本発明を適用できる。 （６） 樹脂層７をシリコ−ン以外の同様な機能を有す
る高分子樹脂とすることができる。
でなく、例えば次の変形が可能なものである。 （１） 内部電極２、３の材料は、Ｐｄと同様な作用を
得ることができるものであれば別のものでもよい。ま
た、内部電極２、３はＰｄを主成分とし、別の金属を副
成分として含むものでもよい。 （２） 保護膜６は、本発明の要求を満たすことができ
るものであれば、ＡｌｘＯｙ以外の物質でもよい。 （３） 外部電極４、５の導体層１４、１５はＡｇ以外
の例えばＡｇ−Ｐｄペ−スト等であってもよい。 （４） ＡｌｘＯｙ保護膜６とシリコ−ン樹脂層７との
複合構成は、外部電極４、５の下に保護膜６を設けない
構成のセラミック素子の保護層としても適用できる。 （５） ＺｎＯバリスタ以外のセラミック積層コンデン
サ、セラミック積層サ−ミスタ等のセラミック素子にも
本発明を適用できる。 （６） 樹脂層７をシリコ−ン以外の同様な機能を有す
る高分子樹脂とすることができる。
【図１】本発明の実施形態に従うＺｎＯ積層バリスタを
示す平面図である。
示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】セラミック素体に保護膜を形成したものを示す
断面図である。
断面図である。
【図４】Ａｇ導体層を形成したものを示す断面図であ
る。
る。
【図５】シリコ−ン樹脂層７を形成したものを示す断面
図である。
図である。
【図６】図５の保護膜６とシリコ−ン樹脂層７との一部
を説明的に拡大して示す図である。
を説明的に拡大して示す図である。
１ セラミック素体
２、３ 内部電極
４、５ 外部電極
６ 保護膜
７ シリコ−ン樹脂層
８、９ 主面
１０、１１、１２、 １３ 側面
１４、１５ Ａｇ導体層
１６、１７ 第１のメッキ層
１８、１９ 第２のメッキ層
フロントページの続き
Ｆターム(参考） 5E034 CA10 CB01 CC02 DA07 DB03
DB05 DC03 DC05 DC09 DE07
DE16
Claims (13)
- 【請求項１】 セラミック素体と、 前記セラミック素体外周面の一部に露出する端面を有す
るように前記セラミック素体に埋設され且つ加熱によっ
て体積膨張する性質を有する材料で形成されている内部
電極と、 前記セラミック素体の全外周面を覆うように形成されて
おり且つ前記内部電極の突き出しによって破られた部分
を有している保護膜と、 前記保護膜を介して前記セラミック素体の外周面の一部
を覆うように配置され且つ前記保護膜の前記破られた部
分から突出した前記内部電極に対して電気的に接続され
ている外部電極とから成るセラミック素子。 - 【請求項２】 前記保護膜は、ＡｌｘＯｙ、ここで、ｘ
及びｙは任意の数値、で示すことができるアルミニウム
の酸化物から成ることを特徴とする請求項１記載のセラ
ミック素子。 - 【請求項３】 前記内部電極は、Ｐｄ電極であることを
特徴とする請求項1又は２記載のセラミック素子。 - 【請求項４】 更に、前記保護膜の前記外部電極によっ
て覆われていない部分を被覆している樹脂層を有するこ
とを特徴とする請求項１乃至３のいずれかに記載のセラ
ミック素子。 - 【請求項５】 セラミック素体と、 前記セラミック素体外周面の一部に露出する端面を有す
るように前記セラミック素体に埋設された内部電極と、 前記セラミック素体の外周面上に配置され且つ前記内部
電極に接続されている外部電極と、 前記セラミック素体を覆うように配置され且つＡｌｘＯ
ｙ、ここで、ｘ及びｙは任意の数値、で示すことができ
るアルミニウムの酸化物からなる保護膜と、 前記保護膜を被覆しているシリコ−ン樹脂層とを有する
ことを特徴とするセラミック素子。 - 【請求項６】 前記外部電極は、導電性ペ−ストを塗布
し且つ焼付けることによって形成した第1の導電体層
と、前記第1の導電体層の上にメッキによって形成され
た第2の導電体層とを有していることを特徴とする請求
項1乃至５のいずれかに記載のセラミック素子。 - 【請求項７】 前記セラミック素体は、バリスタを形成
するためのＺｎＯを主成分とする素体であることを特徴
とする請求項１乃至６のいずれかに記載のセラミック素
子。 - 【請求項８】 セラミック素体と前記セラミック素体の
外周面の一部に露出する端面を有するように前記セラミ
ック素体に埋設され且つ加熱によって体積膨張する性質
を有する材料で形成されている内部電極とを備えたセラ
ミック素子チップを用意する工程と、 前記セラミック素子チップの全外周面を覆い且つ前記内
部電極の膨張によって突き破られることが可能な厚みを
有するように保護膜を形成する工程と、 前記保護膜を介して前記セラミック素体の外周面の一部
を覆うように外部電極ぺ−ストを塗布する工程と、 前記外部電極ペ−ストの焼付けによって外部電極を形成
すると同時に前記内部電極を体積膨張させて前記内部電
極によって保護膜の一部を破り、前記内部電極と前記外
部電極との間を電気的に接続する工程とを有しているこ
とを特徴とするセラミック素子の製造方法。 - 【請求項９】 更に、メッキ法によって前記外部電極の
表面上に金属層を形成する工程を有していることを特徴
とする請求項８記載のセラミック素子の製造方法。 - 【請求項１０】 更に、前記保護膜の前記外部電極によ
って覆われていない部分を被覆するように樹脂層を形成
する工程と、 メッキ法によって前記外部電極の表面上に金属層を形成
する工程とを有していることを特徴とする請求項８記載
のセラミック素子の製造方法。 - 【請求項１１】 前記保護膜は、ＡｌｘＯｙ、ここで、
ｘ及びｙは任意の数値、で示すことができるアルミニウ
ムの酸化物からなることを特徴とする請求項８又は９又
は１０記載のセラミック素子の製造方法。 - 【請求項１２】 前記保護膜を高周波スパッタ方法で形
成することを特徴とする請求項１１記載のセラミック素
子の製造方法。 - 【請求項１３】 前記保護膜を化学気相成長法で形成す
ることを特徴とする請求項１１記載のセラミック素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073764A JP4637440B2 (ja) | 2002-03-18 | 2002-03-18 | セラミック素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073764A JP4637440B2 (ja) | 2002-03-18 | 2002-03-18 | セラミック素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008032069A Division JP4682214B2 (ja) | 2008-02-13 | 2008-02-13 | セラミック素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003272906A true JP2003272906A (ja) | 2003-09-26 |
| JP4637440B2 JP4637440B2 (ja) | 2011-02-23 |
Family
ID=29203340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002073764A Expired - Fee Related JP4637440B2 (ja) | 2002-03-18 | 2002-03-18 | セラミック素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4637440B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007119281A1 (ja) * | 2006-03-15 | 2009-08-27 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| US7813104B2 (en) | 2008-01-28 | 2010-10-12 | Tdk Corporation | Ceramic element |
| US20140376151A1 (en) * | 2013-06-21 | 2014-12-25 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component manufactured thereby |
| JP2015534731A (ja) * | 2012-10-11 | 2015-12-03 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 保護層を備えたセラミック部品およびその製造方法 |
| CN108346494A (zh) * | 2018-01-30 | 2018-07-31 | 旺诠科技(昆山)有限公司 | 一种改善电阻印刷的芯片电阻器及其生产工艺 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6937176B2 (ja) * | 2017-06-16 | 2021-09-22 | 太陽誘電株式会社 | 電子部品、電子装置、及び電子部品の製造方法 |
-
2002
- 2002-03-18 JP JP2002073764A patent/JP4637440B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007119281A1 (ja) * | 2006-03-15 | 2009-08-27 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP5188390B2 (ja) * | 2006-03-15 | 2013-04-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| US7813104B2 (en) | 2008-01-28 | 2010-10-12 | Tdk Corporation | Ceramic element |
| JP2015534731A (ja) * | 2012-10-11 | 2015-12-03 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 保護層を備えたセラミック部品およびその製造方法 |
| US20140376151A1 (en) * | 2013-06-21 | 2014-12-25 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component manufactured thereby |
| KR20140148157A (ko) * | 2013-06-21 | 2014-12-31 | 삼성전기주식회사 | 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품 |
| KR102070230B1 (ko) * | 2013-06-21 | 2020-01-28 | 삼성전기주식회사 | 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품 |
| CN108346494A (zh) * | 2018-01-30 | 2018-07-31 | 旺诠科技(昆山)有限公司 | 一种改善电阻印刷的芯片电阻器及其生产工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4637440B2 (ja) | 2011-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7131897B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP4683052B2 (ja) | セラミック素子 | |
| TWI406309B (zh) | 積層陶瓷電子零件 | |
| CN104282438A (zh) | 陶瓷电子部件及其制造方法 | |
| JP7506467B2 (ja) | セラミック電子部品の製造方法 | |
| JP4682214B2 (ja) | セラミック素子及びその製造方法 | |
| JP4637440B2 (ja) | セラミック素子の製造方法 | |
| JP3945010B2 (ja) | 積層型バリスタおよびその製造方法 | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| JP4748831B2 (ja) | 電子部品 | |
| JP2000216046A (ja) | 積層セラミック電子部品 | |
| KR20190116183A (ko) | 적층 세라믹 전자부품 | |
| JPH097878A (ja) | セラミック電子部品とその製造方法 | |
| JP4907138B2 (ja) | チップ型ｎｔｃ素子 | |
| JP2000100653A (ja) | チップ型積層電子部品 | |
| JP2004172383A (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| JP2023055001A (ja) | セラミック電子部品 | |
| JP2001015376A (ja) | 積層セラミックコンデンサ | |
| JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
| JP2021015925A (ja) | 積層セラミックコンデンサ | |
| JP2001168406A (ja) | 積層型圧電セラミック電子部品及びその製造方法 | |
| JPH0432213A (ja) | セラミックコンデンサ | |
| JP7105615B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP7498912B2 (ja) | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 | |
| JPH09115772A (ja) | チップ型電子部品の外部電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080311 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080411 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4637440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |