JP2003258001A - High-frequency semiconductor device - Google Patents
High-frequency semiconductor deviceInfo
- Publication number
- JP2003258001A JP2003258001A JP2002058845A JP2002058845A JP2003258001A JP 2003258001 A JP2003258001 A JP 2003258001A JP 2002058845 A JP2002058845 A JP 2002058845A JP 2002058845 A JP2002058845 A JP 2002058845A JP 2003258001 A JP2003258001 A JP 2003258001A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- frequency semiconductor
- gate
- high frequency
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、たとえばミリ波
帯またはマイクロ波帯等で用いられる電界効果トランジ
スタを備える高周波半導体装置に関するもので、特に、
高周波半導体装置の小型化および放熱性能の向上を図る
ための改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency semiconductor device including a field effect transistor used in, for example, a millimeter wave band or a microwave band, and particularly,
The present invention relates to an improvement for downsizing a high-frequency semiconductor device and improving heat dissipation performance.
【０００２】[0002]
【従来の技術】図９は、この発明にとって興味ある従来
の高周波半導体装置１を示している。ここで、図９
（ａ）は、高周波半導体装置１の全体を示す平面図であ
り、図９（ｂ）は、図９（ａ）の一部を拡大して示す平
面図である。なお、図９に示した高周波半導体装置１に
備える構成は、特開平１１−３９１６号公報に記載され
ている。2. Description of the Related Art FIG. 9 shows a conventional high frequency semiconductor device 1 which is of interest to the present invention. Here, FIG.
9A is a plan view showing the entire high-frequency semiconductor device 1, and FIG. 9B is a plan view showing a part of FIG. 9A in an enlarged manner. The configuration provided in the high frequency semiconductor device 1 shown in FIG. 9 is described in Japanese Patent Application Laid-Open No. 11-3916.
【０００３】高周波半導体装置１は、たとえばＧａＡｓ
からなる半導体基板２を備え、この半導体基板２上に
は、電界効果トランジスタ３を構成するように、ゲート
電極４、ドレイン電極５およびソース電極６の各々が櫛
歯状に形成されている。The high frequency semiconductor device 1 is, for example, GaAs.
The semiconductor substrate 2 is made of, and the gate electrode 4, the drain electrode 5, and the source electrode 6 are formed on the semiconductor substrate 2 in a comb shape so as to form the field effect transistor 3.
【０００４】ゲート電極４は、櫛歯を構成する複数のゲ
ートフィンガー７を備えている。ゲートフィンガー７の
各々は、その幅が非常に狭いため、図９（ａ）では図示
が省略され、図９（ｂ）において１本の線によって示さ
れている。The gate electrode 4 has a plurality of gate fingers 7 forming comb teeth. Since each of the gate fingers 7 has a very narrow width, it is not shown in FIG. 9A and is shown by one line in FIG. 9B.
【０００５】ドレイン電極５は、櫛歯を構成する複数の
ドレインフィンガー８を備え、ソース電極６は、櫛歯を
構成する複数のソースフィンガー９を備えている。The drain electrode 5 has a plurality of drain fingers 8 forming comb teeth, and the source electrode 6 has a plurality of source fingers 9 forming comb teeth.
【０００６】ゲートフィンガー７、ドレインフィンガー
８およびソースフィンガー９は、図９（ｂ）に示されて
いるように、半導体基板２の能動領域１０内に位置され
ている。また、電界効果トランジスタ３を構成するよう
に、ゲートフィンガー７は、ドレインフィンガー８およ
びソースフィンガー９の間に挟まれた配置となってい
る。The gate finger 7, the drain finger 8 and the source finger 9 are located in the active region 10 of the semiconductor substrate 2 as shown in FIG. 9B. Further, the gate finger 7 is arranged so as to be sandwiched between the drain finger 8 and the source finger 9 so as to configure the field effect transistor 3.
【０００７】ゲート電極４は、複数のゲートフィンガー
７を互いに電気的に接続するゲート引出し導体１１を備
え、このゲート引出し導体１１を介して、半導体基板２
上に形成されたゲート電極パッド１２に電気的に接続さ
れている。ゲート電極パッド１２上には、フリップチッ
プ実装のためのバンプ１３が設けられている。The gate electrode 4 is provided with a gate lead conductor 11 for electrically connecting a plurality of gate fingers 7 to each other, and the semiconductor substrate 2 is provided via the gate lead conductor 11.
It is electrically connected to the gate electrode pad 12 formed above. Bumps 13 for flip-chip mounting are provided on the gate electrode pads 12.
【０００８】ドレイン電極５は、複数のドレインフィン
ガー８を互いに電気的に接続するドレイン引出し導体１
４を備え、このドレイン引出し導体１４を介して、半導
体基板２上に形成されたドレイン電極パッド１５に電気
的に接続されている。ドレイン電極パッド１５上には、
フリップチップ実装のためのバンプ１６が設けられてい
る。The drain electrode 5 is a drain lead conductor 1 for electrically connecting a plurality of drain fingers 8 to each other.
4 and is electrically connected to the drain electrode pad 15 formed on the semiconductor substrate 2 via the drain lead conductor 14. On the drain electrode pad 15,
Bumps 16 for flip-chip mounting are provided.
【０００９】ソース電極６は、複数のソースフィンガー
９を互いに電気的に接続するソース引出し導体１７を備
え、このソース引出し導体１７を介して、半導体基板２
上に形成されたソース電極パッド１８に電気的に接続さ
れている。ソース電極パッド１８上には、フリップチッ
プ実装のためのバンプ１９が設けられている。The source electrode 6 is provided with a source lead conductor 17 for electrically connecting the plurality of source fingers 9 to each other, and the semiconductor substrate 2 is provided via the source lead conductor 17.
It is electrically connected to the source electrode pad 18 formed above. Bumps 19 for flip-chip mounting are provided on the source electrode pads 18.
【００１０】図９に示した高周波半導体装置１が一般的
なソース接地の増幅回路において用いられるとき、ゲー
トフィンガー７の長手方向の一方端側がゲート電極４へ
の信号の入力方向となり、同じく長手方向の他方端側が
ドレイン電極５からの信号の出力方向となる。そのた
め、ゲートフィンガー７の長手方向の一方端側にゲート
電極パッド１２が配置され、同じく長手方向の他方端側
にドレイン電極パッド１５が配置され、その結果とし
て、ソース電極パッド１８は、ゲートフィンガー７の幅
方向に隣接する位置に設けられている。When the high-frequency semiconductor device 1 shown in FIG. 9 is used in a general source-grounded amplifier circuit, one end side in the longitudinal direction of the gate finger 7 is the input direction of a signal to the gate electrode 4, and the longitudinal direction is the same. The other end side of is the output direction of the signal from the drain electrode 5. Therefore, the gate electrode pad 12 is arranged at one end side in the longitudinal direction of the gate finger 7, and the drain electrode pad 15 is also arranged at the other end side in the longitudinal direction. As a result, the source electrode pad 18 becomes the gate finger 7 Are provided at positions adjacent to each other in the width direction.
【００１１】このような高周波半導体装置１において、
ゲート電極４とドレイン電極５とは、信号の入出力のた
めに用いられ、ソース電極６は、接地されることが多い
ため、電界効果トランジスタ３において発生する熱は、
主として、ソース電極６からこの高周波半導体装置１を
実装する回路基板（図示せず。）へと逃がされる。In such a high frequency semiconductor device 1,
Since the gate electrode 4 and the drain electrode 5 are used for inputting / outputting a signal, and the source electrode 6 is often grounded, the heat generated in the field effect transistor 3 is
Mainly, it escapes from the source electrode 6 to a circuit board (not shown) on which the high frequency semiconductor device 1 is mounted.
【００１２】図９に示した高周波半導体装置１では、ゲ
ート電極パッド１２、ドレイン電極パッド１５およびソ
ース電極パッド１８の各々が複数設けられているのは、
高周波動作時の配線のインダクタンスを小さくするため
であるとともに、熱抵抗を下げて放熱を促進するためで
ある。In the high frequency semiconductor device 1 shown in FIG. 9, a plurality of gate electrode pads 12, drain electrode pads 15 and source electrode pads 18 are provided.
This is for reducing the inductance of the wiring during high-frequency operation and for lowering the thermal resistance to promote heat dissipation.
【００１３】[0013]
【発明が解決しようとする課題】一般に、電界効果トラ
ンジスタにおいて扱える電力は、主として、ゲートフィ
ンガーの長さの総和に依存する。そして、ゲートフィン
ガーは、信号の周波数が高くなるほど、分布定数的な動
作をするようになって都合が悪いため、信号の周波数が
高くなるほど、より短くされ、分布定数的な動作をしな
いようにする必要がある。そのため、信号の周波数が高
くなっても、扱える電力を同じにしようとすると、ゲー
トフィンガーの長さの総和が同じになるように、ゲート
フィンガーの数を増やす必要がある。Generally, the electric power that can be handled in a field effect transistor mainly depends on the total length of the gate fingers. The higher the frequency of the signal, the more inconvenient the gate finger becomes because it operates in a distributed constant manner. Therefore, the higher the frequency of the signal, the shorter the gate finger becomes so that it does not operate in a distributed constant manner. There is a need. Therefore, even if the frequency of the signal becomes high, it is necessary to increase the number of gate fingers so that the total sum of the lengths of the gate fingers becomes the same when trying to make the same electric power that can be handled.
【００１４】図９に示した高周波半導体装置１について
言えば、ゲートフィンガー７の数を増やし、しかも、放
熱性能を確保するためにソース電極パッド１８の数も増
やすということは、高周波半導体装置１において構成さ
れる電界効果トランジスタ３の寸法が、ゲートフィンガ
ー７の幅方向に大きくなることを意味する。Regarding the high-frequency semiconductor device 1 shown in FIG. 9, increasing the number of gate fingers 7 and also increasing the number of source electrode pads 18 in order to secure heat dissipation performance means that in the high-frequency semiconductor device 1. This means that the size of the field effect transistor 3 formed increases in the width direction of the gate finger 7.
【００１５】これは、高周波半導体装置１の寸法の増大
を意味し、また、コストアップにもつながる。さらに、
高周波半導体装置１の平面寸法における横縦比が大きく
なり、高周波半導体装置１のハンドリング性を低下さ
せ、また、フリップチップ実装時の高周波半導体装置１
への圧力印加により割れるなど、歩留まりの低下にもつ
ながる。This means an increase in the size of the high frequency semiconductor device 1, and also leads to an increase in cost. further,
The aspect ratio in the plane dimension of the high-frequency semiconductor device 1 becomes large, the handling property of the high-frequency semiconductor device 1 deteriorates, and the high-frequency semiconductor device 1 at the time of flip-chip mounting
Yield is also reduced, such as cracking when pressure is applied to.
【００１６】そこで、この発明の目的は、上述したよう
な問題を解決し得る高周波半導体装置を提供しようとす
ることである。Therefore, an object of the present invention is to provide a high frequency semiconductor device which can solve the above problems.
【００１７】[0017]
【課題を解決するための手段】この発明は、半導体基板
上に、電界効果トランジスタを構成するように、ゲート
電極、ドレイン電極およびソース電極の各々が櫛歯状に
形成されるとともに、ソース電極に電気的に接続される
ソース電極パッドが形成され、ソース電極パッド上に
は、フリップチップ実装のためのバンプが設けられ、ゲ
ート電極は、櫛歯を構成する複数のゲートフィンガーを
備え、ドレイン電極は、櫛歯を構成する複数のドレイン
フィンガーを備え、ソース電極は、櫛歯を構成する複数
のソースフィンガーを備える、高周波半導体装置に向け
られるものであって、上述した技術的課題を解決するた
め、ソース電極パッドが、ゲートフィンガーの長手方向
の一方端側に配置されることを特徴としている。According to the present invention, each of a gate electrode, a drain electrode and a source electrode is formed in a comb shape so as to form a field effect transistor on a semiconductor substrate, and the source electrode is formed. A source electrode pad to be electrically connected is formed, a bump for flip-chip mounting is provided on the source electrode pad, the gate electrode is provided with a plurality of gate fingers forming comb teeth, and the drain electrode is , A plurality of drain fingers that form the comb teeth, the source electrode is provided with a plurality of source fingers that form the comb teeth, is directed to a high-frequency semiconductor device, in order to solve the above-mentioned technical problem, The source electrode pad is arranged on one end side in the longitudinal direction of the gate finger.
【００１８】この発明に係る高周波半導体装置は、単に
電界効果トランジスタを構成するだけの電界効果トラン
ジスタチップの形態をなしていても、あるいは、モノリ
シックマイクロ波集積回路に含まれる電界効果トランジ
スタを構成するものであってもよい。The high-frequency semiconductor device according to the present invention is in the form of a field-effect transistor chip that simply constitutes a field-effect transistor, or constitutes a field-effect transistor included in a monolithic microwave integrated circuit. May be
【００１９】この発明に係る高周波半導体装置におい
て、半導体基板上には、ゲート電極に電気的に接続され
るゲート電極パッドと、ドレイン電極に電気的に接続さ
れるドレイン電極パッドとがさらに形成されてもよい。
この場合、ソース電極パッドは、ゲート電極パッドおよ
びドレイン電極パッドのいずれよりも、ゲートフィンガ
ーの長手方向の一方端側に近い位置に配置されることが
好ましい。In the high frequency semiconductor device according to the present invention, a gate electrode pad electrically connected to the gate electrode and a drain electrode pad electrically connected to the drain electrode are further formed on the semiconductor substrate. Good.
In this case, the source electrode pad is preferably arranged at a position closer to one end side in the longitudinal direction of the gate finger than both the gate electrode pad and the drain electrode pad.
【００２０】この発明に係る高周波半導体装置は、通
常、回路基板上に設けられた導電部にバンプを介して電
気的に接続される。The high frequency semiconductor device according to the present invention is usually electrically connected to a conductive portion provided on a circuit board via a bump.
【００２１】上述の場合、半導体基板には、導電部に接
続される導体が貫通するように設けられたり、半導体基
板と熱的に結合された金属部材が当該高周波半導体装置
が実装される面とは反対側の面に設けられていることが
放熱性能の向上のために好ましい。In the above case, the semiconductor substrate is provided with a conductor connected to the conductive portion so as to penetrate therethrough, and a metal member thermally coupled to the semiconductor substrate is used as a surface on which the high frequency semiconductor device is mounted. Is preferably provided on the opposite surface in order to improve heat dissipation performance.
【００２２】放熱性能のさらなる向上のためには、回路
基板に、導電部に接続される導体が貫通するように設け
られるとともに、この貫通する導体と熱的に結合された
金属部材が当該高周波半導体装置が実装される面とは反
対側の面に設けられていることがより好ましい。In order to further improve the heat dissipation performance, a conductor connected to the conductive portion is provided on the circuit board so as to penetrate therethrough, and the metal member thermally coupled to the penetrated conductor is the high frequency semiconductor. More preferably, it is provided on the surface opposite to the surface on which the device is mounted.
【００２３】[0023]
【発明の実施の形態】図１には、この発明の一実施形態
による高周波半導体装置２１が示されている。ここで、
図１（ａ）は、高周波半導体装置２１の全体を示す平面
図であり、図１（ｂ）は、図１（ａ）の一部を拡大して
示す平面図である。FIG. 1 shows a high frequency semiconductor device 21 according to an embodiment of the present invention. here,
FIG. 1A is a plan view showing the entire high frequency semiconductor device 21, and FIG. 1B is a plan view showing a part of FIG. 1A in an enlarged manner.
【００２４】高周波半導体装置２１は、ＧａＡｓからな
る半導体基板２２を備えている。半導体基板２２上に
は、電界効果トランジスタ２３を構成するように、ゲー
ト電極２４、ドレイン電極２５およびソース電極２６の
各々が櫛歯状に形成されている。The high frequency semiconductor device 21 includes a semiconductor substrate 22 made of GaAs. On the semiconductor substrate 22, each of the gate electrode 24, the drain electrode 25, and the source electrode 26 is formed in a comb shape so as to form the field effect transistor 23.
【００２５】ゲート電極２４は、櫛歯を構成する複数の
ゲートフィンガー２７を備えている。ゲートフィンガー
２７は、その幅が非常に狭いため、図１（ａ）では図示
が省略され、図１（ｂ）において１本の線によって示さ
れている。The gate electrode 24 has a plurality of gate fingers 27 forming comb teeth. Since the gate finger 27 has a very narrow width, it is not shown in FIG. 1A and is shown by one line in FIG. 1B.
【００２６】ドレイン電極２５は、櫛歯を構成する複数
のドレインフィンガー２８を備え、また、ソース電極２
６は、櫛歯を構成する複数のソースフィンガー２９を備
えている。The drain electrode 25 is provided with a plurality of drain fingers 28 forming comb teeth, and the source electrode 2
The reference numeral 6 includes a plurality of source fingers 29 forming comb teeth.
【００２７】半導体基板２２には、エピタキシャル成長
技術またはイオン注入技術によって、図１（ｂ）におい
て想像線で示すように、能動領域３０が形成されてい
る。この能動領域３０上で、電界効果トランジスタ２３
を構成するように、各ゲートフィンガー２７は、ドレイ
ンフィンガー２８およびソースフィンガー２９の間に挟
まれた配置となっている。An active region 30 is formed in the semiconductor substrate 22 by an epitaxial growth technique or an ion implantation technique as shown by an imaginary line in FIG. On this active region 30, the field effect transistor 23
Thus, each gate finger 27 is arranged so as to be sandwiched between the drain finger 28 and the source finger 29.
【００２８】ゲート電極２４は、複数のゲートフィンガ
ー２７を互いに電気的に接続するゲート引出し導体３１
を備え、このゲート引出し導体３１を介して、半導体基
板２２上に形成された複数のゲート電極パッド３２に電
気的に接続されている。各ゲート電極パッド３２上に
は、フリップチップ実装のためのバンプ３３が設けられ
ている。The gate electrode 24 is a gate lead conductor 31 for electrically connecting the plurality of gate fingers 27 to each other.
And is electrically connected to the plurality of gate electrode pads 32 formed on the semiconductor substrate 22 via the gate lead conductor 31. Bumps 33 for flip-chip mounting are provided on each gate electrode pad 32.
【００２９】ドレイン電極２５は、複数のドレインフィ
ンガー２８を互いに電気的に接続するためのドレイン引
出し導体３４を備え、このドレイン引出し導体３４を介
して、半導体基板２２上に形成された複数のドレイン電
極パッド３５に電気的に接続されている。各ドレイン電
極パッド３５上には、フリップチップ実装のためのバン
プ３６が設けられている。The drain electrode 25 includes a drain lead conductor 34 for electrically connecting the plurality of drain fingers 28 to each other, and the plurality of drain electrodes formed on the semiconductor substrate 22 via the drain lead conductor 34. It is electrically connected to the pad 35. Bumps 36 for flip-chip mounting are provided on each drain electrode pad 35.
【００３０】ソース電極２６は、複数のソースフィンガ
ー２９を互いに電気的に接続するためのソース引出し導
体３７を備え、このソース引出し導体３７を介して、半
導体基板２２上に形成された複数のソース電極パッド３
８に電気的に接続されている。各ソース電極パッド３８
上には、フリップチップ実装のためのバンプ３９が設け
られている。The source electrode 26 includes a source lead conductor 37 for electrically connecting the plurality of source fingers 29 to each other, and a plurality of source electrodes formed on the semiconductor substrate 22 via the source lead conductor 37. Pad 3
8 is electrically connected. Each source electrode pad 38
Bumps 39 for flip-chip mounting are provided on the top.
【００３１】なお、ゲート電極２４、ドレイン電極２５
およびソース電極２６の３つを平面的に配置することは
不可能であるので、この実施形態では、図１（ｂ）に示
すように、ゲート電極２４のゲートフィンガー２７以外
の部分は、必要に応じて、ソース電極２６に対して電気
的に絶縁された状態で、ソース電極２６の下を通るよう
に配置されている。The gate electrode 24 and the drain electrode 25
Since it is impossible to dispose three of the source electrodes 26 in a plane, in this embodiment, as shown in FIG. 1B, a portion other than the gate fingers 27 of the gate electrode 24 is required. Accordingly, it is arranged so as to pass under the source electrode 26 while being electrically insulated from the source electrode 26.
【００３２】このような高周波半導体装置２１が一般的
なソース接地の増幅回路において用いられる場合、前述
したように、ゲートフィンガー２７の長手方向の一方端
側がゲート電極２４への信号の入力方向となり、同じく
長手方向の他方端側がドレイン電極２５からの信号の出
力方向となる。そのため、ゲートフィンガー２７の長手
方向の一方端側に、ゲート電極パッド３２が配置され、
同じく長手方向の他方端側に、ドレイン電極パッド３５
が配置されることになる。When such a high-frequency semiconductor device 21 is used in a general source-grounded amplifier circuit, one end side of the gate finger 27 in the longitudinal direction becomes the input direction of a signal to the gate electrode 24, as described above. Similarly, the other end side in the longitudinal direction is the output direction of the signal from the drain electrode 25. Therefore, the gate electrode pad 32 is arranged on one end side in the longitudinal direction of the gate finger 27,
Similarly, on the other end side in the longitudinal direction, the drain electrode pad 35
Will be placed.
【００３３】この実施形態では、上述したゲート電極パ
ッド３２およびドレイン電極パッド３５だけでなく、ソ
ース電極パッド３８も、ゲートフィンガー２７の長手方
向の一方端側に配置されることを特徴としている。より
詳細には、ゲート電極パッド３２がゲートフィンガー２
７から比較的離れた位置に配置され、このゲート電極パ
ッド３２とゲートフィンガー２７との間に、ソース電極
パッド３８が配置されている。This embodiment is characterized in that not only the gate electrode pad 32 and the drain electrode pad 35 described above, but also the source electrode pad 38 is arranged on one end side in the longitudinal direction of the gate finger 27. More specifically, the gate electrode pad 32 is the gate finger 2
7, the source electrode pad 38 is disposed between the gate electrode pad 32 and the gate finger 27 at a position relatively distant from the source electrode pad 38.
【００３４】このように、ソース電極パッド３８を、ゲ
ート電極パッド３２よりも、ゲートフィンガー２８の長
手方向の一方端側に近い位置に配置することにより、能
動領域３０とソース電極パッド３８との間の距離を短く
できるため、能動領域３０からソース電極３８に至る熱
抵抗が小さくなり、ソース電極パッド３８による放熱性
能を高めることができる。By arranging the source electrode pad 38 at a position closer to one end side in the longitudinal direction of the gate finger 28 than the gate electrode pad 32, the active region 30 and the source electrode pad 38 are separated from each other. Since the distance can be shortened, the thermal resistance from the active region 30 to the source electrode 38 is reduced, and the heat dissipation performance of the source electrode pad 38 can be improved.
【００３５】なお、上述のような利点を特に望まないな
らば、ゲート電極パッド３２を、ソース電極パッド３８
よりも、ゲートフィンガー２７の長手方向の一方端側に
近い位置に配置してもよい。If the above advantages are not particularly desired, the gate electrode pad 32 is replaced with the source electrode pad 38.
Instead, it may be arranged at a position closer to one end side in the longitudinal direction of the gate finger 27.
【００３６】また、ソース電極パッド３８は、図１に示
した配置とは逆の配置、すなわち、ゲートフィンガー２
７の長手方向の一方端側であるが、ドレイン電極パッド
３８が配置された側に配置されてもよい。この場合にお
いても、ソース電極パッド３８は、ドレイン電極パッド
３５よりも、ゲートフィンガー２７の長手方向の一方端
側に近い位置に配置されることが好ましい。The source electrode pads 38 are arranged in the opposite manner to the arrangement shown in FIG.
Although it is one end side in the longitudinal direction of 7, it may be arranged on the side where the drain electrode pad 38 is arranged. Also in this case, it is preferable that the source electrode pad 38 is arranged closer to the one end side in the longitudinal direction of the gate finger 27 than the drain electrode pad 35.
【００３７】また、ソース電極パッド３８は、ゲートフ
ィンガー２７の長手方向の一方端側および他方端側の双
方に配置されてもよい。The source electrode pads 38 may be arranged on both the one end side and the other end side in the longitudinal direction of the gate finger 27.
【００３８】この実施形態によれば、ソース電極パッド
３８を、ゲートフィンガー２７の幅方向に隣接する位置
に設けなくてもよいので、ゲートフィンガー２７の数を
増やしても、高周波半導体装置２１の、ゲートフィンガ
ー２７の幅方向の寸法の増大を抑えることができる。な
お、ゲートフィンガー２７の長手方向の寸法に関して
は、図９に示した高周波半導体装置１の場合よりも、寸
法が増大するが、幅方向の寸法の増大に比べれば、その
増大は十分に小さく、したがって、大きな問題にはなら
ない。According to this embodiment, the source electrode pads 38 do not have to be provided at positions adjacent to each other in the width direction of the gate fingers 27. Therefore, even if the number of gate fingers 27 is increased, It is possible to suppress an increase in the widthwise dimension of the gate finger 27. The longitudinal dimension of the gate finger 27 is larger than that in the case of the high-frequency semiconductor device 1 shown in FIG. 9, but the increase is sufficiently smaller than the lateral dimension. Therefore, it is not a big problem.
【００３９】一例として、総ゲート幅が３．２ｍｍの電
界効果トランジスタを、図９に示した従来の配置状態で
構成した場合には、半導体基板の寸法が縦０．４ｍｍお
よび横１．２５ｍｍとなるのに対し、図１に示した配置
状態を採用した場合には、半導体基板の寸法を縦０．５
ｍｍおよび横０．９ｍｍとすることができる。As an example, when a field effect transistor having a total gate width of 3.2 mm is constructed in the conventional arrangement state shown in FIG. 9, the dimensions of the semiconductor substrate are 0.4 mm in length and 1.25 mm in width. On the other hand, when the arrangement shown in FIG. 1 is adopted, the dimension of the semiconductor substrate is 0.5
mm and lateral 0.9 mm.
【００４０】以上のような効果は、高周波半導体装置２
１において扱う信号の周波数が高くなるほど、ゲートフ
ィンガー２７の数を増やす必要があるため、より顕著な
ものとなる。The above effects are obtained by the high frequency semiconductor device 2
The higher the frequency of the signal handled in 1 is, the more remarkable it is because the number of gate fingers 27 needs to be increased.
【００４１】また、この実施形態のような構成を採用す
れば、ソース電極パッド３８の数を増やしても、直接、
高周波半導体装置２１の寸法の増大にはつながらないの
で、ソース電極パッド３８の数を増やすことにより、ソ
ース電極パッド３８を通しての放熱性能の向上を問題な
く図ることができる。If the structure of this embodiment is adopted, even if the number of source electrode pads 38 is increased, the
Since the size of the high-frequency semiconductor device 21 is not increased, increasing the number of the source electrode pads 38 can improve the heat dissipation performance through the source electrode pads 38 without any problem.
【００４２】図２は、この発明の他の実施形態による高
周波半導体装置２１ａを示す、図１（ａ）に相当する図
である。図２に示した高周波半導体装置２１ａは、図１
に示した高周波半導体装置２１と共通する多くの要素を
備えているので、図２において、図１に示した要素に相
当する要素には同様の参照符号を付し、重複する説明は
省略する。FIG. 2 shows a high frequency semiconductor device 21a according to another embodiment of the present invention, which is equivalent to FIG. 1 (a). The high frequency semiconductor device 21a shown in FIG.
Since it has many elements in common with the high-frequency semiconductor device 21 shown in FIG. 2, elements corresponding to the elements shown in FIG. 1 are denoted by the same reference numerals in FIG.
【００４３】図２に示した高周波半導体装置２１ａの、
図１に示した高周波半導体装置２１とは異なる構成につ
いて説明すると、図２に示した高周波半導体装置２１ａ
では、半導体基板２２の両端部に位置するソース電極パ
ッド３８上であって、複数のゲートフィンガー２７の配
列方向の各端部に位置するように、バンプ３９ａがさら
に設けられていることを特徴としている。The high frequency semiconductor device 21a shown in FIG.
A configuration different from the high frequency semiconductor device 21 shown in FIG. 1 will be described. The high frequency semiconductor device 21a shown in FIG.
Then, the bumps 39a are further provided so as to be located on the source electrode pads 38 located at both ends of the semiconductor substrate 22 and at each end in the arrangement direction of the plurality of gate fingers 27. There is.
【００４４】このように、バンプ３９ａを追加すること
により、回路基板（図示せず。）上にフリップチップ実
装されたとき、バンプ３９ａ付近における温度をより下
げることができる。By thus adding the bumps 39a, the temperature in the vicinity of the bumps 39a can be further lowered when the chips are flip-chip mounted on a circuit board (not shown).
【００４５】図３は、この発明のさらに他の実施形態に
よる高周波半導体装置４１を示す平面図である。FIG. 3 is a plan view showing a high frequency semiconductor device 41 according to still another embodiment of the present invention.
【００４６】図３に示した高周波半導体装置４１は、初
段の電界効果トランジスタ４２、中段の電界効果トラン
ジスタ４３および後段の電界効果トランジスタ４４を含
む、モノリシックマイクロ波集積回路を構成している。The high frequency semiconductor device 41 shown in FIG. 3 constitutes a monolithic microwave integrated circuit including a first stage field effect transistor 42, a middle stage field effect transistor 43 and a second stage field effect transistor 44.
【００４７】高周波半導体装置４１は、半導体基板４５
を備え、その上に、上述した電界効果トランジスタ４２
〜４４が構成されるとともに、入力電極パッド４６、出
力電極パッド４７、いくつかの接地用パッド４８、いく
つかの電源用パッド４９、いくつかのキャパシタ５０お
よびいくつかの抵抗５１が形成されている。The high frequency semiconductor device 41 includes a semiconductor substrate 45.
And a field effect transistor 42 as described above.
~ 44 are configured, and input electrode pads 46, output electrode pads 47, some ground pads 48, some power pads 49, some capacitors 50 and some resistors 51 are formed. .
【００４８】なお、電界効果トランジスタ４２〜４４、
パッド４６〜４９、キャパシタ５０および抵抗５１につ
いての図示した配置は、一例に過ぎず、他の配置が採用
されてもよく、また、他の回路素子が形成されることも
ある。また、図４において、各回路素子間を接続するた
めの配線の図示は省略されている。The field effect transistors 42 to 44,
The illustrated arrangement of the pads 46 to 49, the capacitor 50, and the resistor 51 is merely an example, and other arrangements may be adopted and other circuit elements may be formed. Further, in FIG. 4, the wiring for connecting the respective circuit elements is not shown.
【００４９】図４に示した高周波半導体装置４１におい
て、電界効果トランジスタ４２〜４４は順次接続される
ため、初段の電界効果トランジスタ４２と中段の電界効
果トランジスタ４３との間および中段の電界効果トラン
ジスタ４３と後段の電界効果トランジスタ４４との間で
は、ゲート電極パッドやドレイン電極パッドは設けられ
ていない。また、初段の電界効果トランジスタ４２のゲ
ート電極パッドは、入力電極パッド４６によって与えら
れ、他方、後段の電界効果トランジスタ４４のドレイン
電極パッドは、出力電極パッド４７によって与えられて
いる。In the high frequency semiconductor device 41 shown in FIG. 4, since the field effect transistors 42 to 44 are sequentially connected, the field effect transistor 42 in the first stage and the field effect transistor 43 in the middle stage and the field effect transistor 43 in the middle stage are connected. The gate electrode pad and the drain electrode pad are not provided between the field effect transistor 44 and the subsequent field effect transistor 44. The gate electrode pad of the first-stage field effect transistor 42 is provided by the input electrode pad 46, while the drain electrode pad of the second-stage field effect transistor 44 is provided by the output electrode pad 47.
【００５０】初段の電界効果トランジスタ４２は、ソー
ス電極パッド５２を備え、中段の電界効果トランジスタ
４３は、ソース電極パッド５３を備え、後段の電界効果
トランジスタ４４は、ソース電極パッド５４を備えてい
る。The field effect transistor 42 in the first stage has a source electrode pad 52, the field effect transistor 43 in the middle stage has a source electrode pad 53, and the field effect transistor 44 in the latter stage has a source electrode pad 54.
【００５１】これらソース電極パッド５２〜５４のう
ち、中段および後段の電界効果トランジスタ４３および
４４に備えるソース電極パッド５３および５４におい
て、ゲートフィンガー（図示を省略）の長手方向の一方
端側に配置される構成が採用されている。なお、初段の
電界効果トランジスタ４２については、ソース電極パッ
ド５２は、ゲートフィンガーの幅方向に隣接する位置に
配置されている。これは、初段の電界効果トランジスタ
４２の消費電力が小さく、そのため、このようなソース
電極パッド５２の配置を採用しても、それほどの問題は
生じないからである。Of the source electrode pads 52 to 54, the source electrode pads 53 and 54 provided for the middle-stage and rear-stage field effect transistors 43 and 44 are arranged at one end side in the longitudinal direction of the gate finger (not shown). Is adopted. Regarding the field effect transistor 42 in the first stage, the source electrode pad 52 is arranged at a position adjacent to the width direction of the gate finger. This is because the power consumption of the first-stage field effect transistor 42 is small, and therefore, even if such an arrangement of the source electrode pad 52 is adopted, no significant problem occurs.
【００５２】また、入力電極パッド４６、出力電極パッ
ド４７、接地用パッド４８、電源用パッド４９、ソース
電極パッド５２、ソース電極パッド５３およびソース電
極５４上には、この高周波半導体装置４１をフリップチ
ップ実装するためのバンプ５５、５６、５７、５８、５
９、６０および６１がそれぞれ設けられている。The high frequency semiconductor device 41 is flip-chip on the input electrode pad 46, the output electrode pad 47, the ground pad 48, the power supply pad 49, the source electrode pad 52, the source electrode pad 53 and the source electrode 54. Bumps 55, 56, 57, 58, 5 for mounting
9, 60 and 61 are provided respectively.
【００５３】なお、図３に示した電界効果トランジスタ
４２〜４３は、それぞれ、図１に示した電界効果トラン
ジスタ２３と実質的に同様の構成を有するものである
が、図面の煩雑化を避けるため、その詳細については図
示を省略している。The field effect transistors 42 to 43 shown in FIG. 3 have substantially the same structure as the field effect transistor 23 shown in FIG. 1, but in order to avoid complication of the drawing. The illustration of the details is omitted.
【００５４】次に、この発明に係る高周波半導体装置の
回路基板上への実装構造について説明する。以下の説明
は、図１に示した高周波半導体装置２１の実装構造につ
いて行なう。Next, a mounting structure of the high frequency semiconductor device according to the present invention on a circuit board will be described. The following description will be given on the mounting structure of the high-frequency semiconductor device 21 shown in FIG.
【００５５】図４は、実装構造の第１の実施形態を説明
するためのものである。ここで、図４（ａ）は、実装構
造を示す平面図であり、図４（ｂ）は、図４（ａ）の線
Ｂ−Ｂに沿う断面図であり、図４（ｃ）は、高周波半導
体装置２１を透視して示した図４（ａ）に相当する図で
ある。FIG. 4 is for explaining the first embodiment of the mounting structure. Here, FIG. 4A is a plan view showing the mounting structure, FIG. 4B is a sectional view taken along the line BB of FIG. 4A, and FIG. FIG. 5 is a diagram corresponding to FIG. 4A, which is a transparent view of the high-frequency semiconductor device 21.
【００５６】図４には、高周波半導体装置２１を実装す
るための回路基板７１が図示されている。回路基板７１
は、たとえばセラミックまたは樹脂から構成され、セラ
ミックから構成される場合には、熱伝導率の高いＡｌＮ
（窒化アルミニウム）を主成分としたセラミック材料が
用いられることが好ましい。FIG. 4 shows a circuit board 71 on which the high frequency semiconductor device 21 is mounted. Circuit board 71
Is made of, for example, ceramic or resin, and when it is made of ceramic, AlN having high thermal conductivity.
It is preferable to use a ceramic material containing (aluminum nitride) as a main component.
【００５７】回路基板７１上には、導電部として、ゲー
ト用導電ランド７２、ドレイン用導電ランド７３および
ソース用導電ランド７４が形成されている。ゲート用導
電ランド７２およびドレイン用導電ランド７３は、信号
ラインを構成し、ソース用導電ランド７４は、接地ライ
ンを構成している。コプレーナウェーブガイド（ＣＰ
Ｗ）の場合、上述の信号ラインは中心導体によって与え
られ、接地ラインは両側導体によって与えられる。Gate conductive lands 72, drain conductive lands 73, and source conductive lands 74 are formed on the circuit board 71 as conductive portions. The conductive land 72 for gate and the conductive land 73 for drain form a signal line, and the conductive land 74 for source form a ground line. Coplanar Waveguide (CP
In the case of W), the signal line described above is provided by the center conductor and the ground line is provided by the double-sided conductor.
【００５８】図４（ｂ）および（ｃ）には、高周波半導
体装置２１に備えるゲートバンプ３３、ドレインバンプ
３６およびソースバンプ３９が図示されている。高周波
半導体装置２１は、図４に示した配置をもって、回路基
板７１にフリップチップ実装される。このとき、ゲート
バンプ３３は、ゲート用導電ランド７２に上に位置し、
これと電気的に接続され、ドレインバンプ３６は、ドレ
イン用導電ランド７３上に位置し、これと電気的に接続
され、ソースバンプ３９は、ソース用導電ランド７４上
に位置し、これと電気的に接続される。FIGS. 4B and 4C show the gate bump 33, the drain bump 36, and the source bump 39 provided in the high frequency semiconductor device 21. The high frequency semiconductor device 21 is flip-chip mounted on the circuit board 71 with the arrangement shown in FIG. At this time, the gate bump 33 is located above the conductive land 72 for gate,
The drain bump 36 is electrically connected to this, the drain bump 36 is positioned on the drain conductive land 73 and electrically connected thereto, and the source bump 39 is positioned on the source conductive land 74 and electrically connected thereto. Connected to.
【００５９】なお、高周波半導体装置２１と回路基板７
１との間にアンダーフィルを施すと、高周波特性を劣化
させるため、このようなアンダーフィルを施さない方が
好ましい。The high frequency semiconductor device 21 and the circuit board 7
If underfill is applied between 1 and 1, the high frequency characteristics are deteriorated, so it is preferable not to perform such underfill.
【００６０】高周波半導体装置２１において発生する熱
は、主として、ソースバンプ３９およびソース用導電ラ
ンド７４を介して、回路基板７１へと放熱される。The heat generated in the high frequency semiconductor device 21 is mainly radiated to the circuit board 71 through the source bump 39 and the source conductive land 74.
【００６１】なお、図示しないが、図３に示した高周波
半導体装置４１を回路基板上にフリップチップ実装する
場合には、上述した図４に示した構造と実質的に同様の
構造に従って、回路基板上に、バンプ５５〜６１に対応
する導電ランドが設けられていて、これら導電ランドと
バンプ５５〜６１とを接合することが行なわれる。Although not shown, when the high frequency semiconductor device 41 shown in FIG. 3 is flip-chip mounted on the circuit board, the circuit board is constructed in substantially the same structure as that shown in FIG. Conductive lands corresponding to the bumps 55 to 61 are provided thereon, and the conductive lands and the bumps 55 to 61 are bonded to each other.
【００６２】図５は、実装構造の第２の実施形態を説明
するためのもので、図５（ａ）、（ｂ）および（ｃ）
は、それぞれ、図４（ａ）、（ｂ）および（ｃ）に対応
している。図５において、図４に示した要素に相当する
要素には同様の参照符号を付し、重複する説明は省略す
る。FIG. 5 is for explaining the second embodiment of the mounting structure, and is shown in FIGS. 5 (a), 5 (b) and 5 (c).
Correspond to FIGS. 4A, 4B and 4C, respectively. 5, the elements corresponding to the elements shown in FIG. 4 are designated by the same reference numerals, and the duplicate description will be omitted.
【００６３】図５に示した回路基板７１ａには、ソース
用導電ランド７４ａに接続される導体７６が回路基板７
１ａを貫通するように設けられている。また、ソース用
導電ランド７４ａは、回路基板７１ａの高周波半導体装
置２１が実装される面側においては、比較的限られた領
域にしか形成されていない。On the circuit board 71a shown in FIG. 5, a conductor 76 connected to the source conductive land 74a is provided.
It is provided so as to penetrate 1a. Further, the conductive land for source 74a is formed only in a relatively limited region on the surface side of the circuit board 71a on which the high frequency semiconductor device 21 is mounted.
【００６４】回路基板７１ａにおける高周波半導体装置
２１が実装される面とは反対側の面すなわち裏面には、
図５（ｂ）に示されるように、導体７６に接続された裏
面導電ランド７７が設けられている。裏面導電ランド７
７は、接地用であり、回路基板７１ａの裏面の全面にわ
たって形成されている。On the surface of the circuit board 71a opposite to the surface on which the high frequency semiconductor device 21 is mounted, that is, the back surface,
As shown in FIG. 5B, a back surface conductive land 77 connected to the conductor 76 is provided. Back side conductive land 7
Reference numeral 7 is for grounding and is formed over the entire back surface of the circuit board 71a.
【００６５】図５に示した実施形態によれば、ソース用
導電ランド７４ａに導体７６が熱的に結合し、さらに、
導体７６が裏面導電ランド７７に熱的に結合しているの
で、ソースバンプ３９を介しての熱放散において、熱抵
抗をより小さくすることができる。According to the embodiment shown in FIG. 5, the conductor 76 is thermally coupled to the source conductive land 74a, and further,
Since the conductor 76 is thermally coupled to the back surface conductive land 77, the heat resistance can be further reduced in heat dissipation through the source bump 39.
【００６６】上述したように、回路基板７１ａを貫通す
るように設けられる導体７６は、周知のスルーホール導
体やビアホール導体を形成するための技術を適用して形
成することができる。このように、スルーホール導体や
ビアホール導体の形成技術を適用する場合、穴内に設け
られる導体７６は、穴の内周面上にのみ沿いかつ穴の中
心軸線上に空洞を残して形成されるのではなく、穴を充
填するように形成されることが好ましい。As described above, the conductor 76 provided so as to penetrate the circuit board 71a can be formed by applying a well-known technique for forming a through-hole conductor or a via-hole conductor. As described above, when the technique of forming the through-hole conductor or the via-hole conductor is applied, the conductor 76 provided in the hole is formed only along the inner peripheral surface of the hole and leaving a cavity on the center axis of the hole. Rather, it is preferably formed to fill the hole.
【００６７】図６は、実装構造の第３の実施形態を説明
するための図５（ｃ）に相当する図である。図６におい
て、図５（ｃ）に示した要素に相当する要素には同様の
参照符号を付し、重複する説明は省略する。FIG. 6 is a diagram corresponding to FIG. 5C for explaining the third embodiment of the mounting structure. In FIG. 6, elements corresponding to those shown in FIG. 5C are designated by the same reference numerals, and duplicated description will be omitted.
【００６８】前述した図５に示した実施形態では、貫通
する導体７６が、長手の断面形状を有し、ソースバンプ
３９の下に位置するように設けられたが、図６に示した
実施形態では、貫通する導体７６ａは、ソースバンプ３
９の近傍に位置するように設けられている。導体７６ａ
は、図５に示した導体７６と実質的に同様の方法によっ
て形成することができる。In the embodiment shown in FIG. 5 described above, the penetrating conductor 76 has a longitudinal sectional shape and is provided so as to be located below the source bump 39. However, the embodiment shown in FIG. Then, the conductor 76a penetrating the source bump 3
It is provided so as to be located in the vicinity of 9. Conductor 76a
Can be formed in a manner substantially similar to the conductor 76 shown in FIG.
【００６９】図７は、実装構造の第４の実施形態を説明
するためのものである。この第４の実施形態は、前述の
図４に示した第１の実施形態の変形例に相当する。図７
（ａ）は図４（ａ）に対応し、図７（ｂ）は図４（ｂ）
に対応している。図７において、図４に示した要素に相
当する要素には同様の参照符号を付し、重複する説明は
省略する。FIG. 7 is for explaining the fourth embodiment of the mounting structure. The fourth embodiment corresponds to a modification of the first embodiment shown in FIG. 4 described above. Figure 7
4A corresponds to FIG. 4A, and FIG. 7B corresponds to FIG.
It corresponds to. In FIG. 7, elements corresponding to those shown in FIG. 4 are designated by the same reference numerals, and redundant description will be omitted.
【００７０】図７に示した実施形態では、回路基板７１
の裏面に、金属部材８１が接触するように配置され、回
路基板７１を金属部材８１と熱的に結合させていること
を特徴としている。金属部材８１は、いわゆるヒートシ
ンクの役割を担うもので、回路基板７１と雰囲気との間
での熱の伝達を良好にし、その結果、高周波半導体装置
２１からの放熱性能を高めることができる。In the embodiment shown in FIG. 7, the circuit board 71
The metal member 81 is arranged so as to contact the back surface of the circuit board 71, and the circuit board 71 is thermally coupled to the metal member 81. The metal member 81 plays a role of a so-called heat sink, which improves heat transfer between the circuit board 71 and the atmosphere, and as a result, the heat dissipation performance from the high frequency semiconductor device 21 can be improved.
【００７１】図８は、実装構造の第５の実施形態を説明
するためのものである。この第５の実施形態は、前述の
図５に示した第２の実施形態の変形例である。図８
（ａ）は図５（ａ）に対応し、図８（ｂ）は図５（ｂ）
に対応している。図８において、図５に示した要素に相
当する要素には同様の参照符号を付し、重複する説明は
省略する。FIG. 8 is for explaining the fifth embodiment of the mounting structure. The fifth embodiment is a modification of the second embodiment shown in FIG. 5 described above. Figure 8
5A corresponds to FIG. 5A, and FIG. 8B corresponds to FIG. 5B.
It corresponds to. In FIG. 8, elements corresponding to those shown in FIG. 5 are designated by the same reference numerals, and redundant description will be omitted.
【００７２】図８に示した実施形態においても、図７に
示した実施形態の場合と同様、いわゆるヒートシンクと
して機能する金属部材８２が用いられている。この金属
部材８２は、貫通する導体７６に対して、裏面導電ラン
ド７７を介して熱的に結合される。したがって、図５に
示した実施形態および図７に示した実施形態のいずれの
場合よりも、高い放熱性能を期待することができる。Also in the embodiment shown in FIG. 8, the metal member 82 functioning as a so-called heat sink is used, as in the case of the embodiment shown in FIG. The metal member 82 is thermally coupled to the penetrating conductor 76 via the back surface conductive land 77. Therefore, higher heat dissipation performance can be expected than in the case of both the embodiment shown in FIG. 5 and the embodiment shown in FIG. 7.
【００７３】また、金属部材８２は、裏面導電ランド７
７と電気的にも接続されるので、信頼性の高い接地状態
を与えることができる。Further, the metal member 82 has a back surface conductive land 7
Since it is also electrically connected to 7, it is possible to provide a highly reliable grounded state.
【００７４】以上、この発明を、図示したいくつかの実
施形態に関連して説明したが、この発明の範囲内におい
て、その他、種々の変形例が可能である。Although the present invention has been described with reference to some of the illustrated embodiments, various other modifications are possible within the scope of the present invention.
【００７５】[0075]
【発明の効果】以上のように、この発明によれば、ソー
ス電極パッドがゲートフィンガーの長手方向の一方端側
に配置されるので、ソース電極パッドがゲートフィンガ
ーの幅方向に隣接する位置に配置される場合に比べ、高
周波半導体装置の寸法を小さくすることができ、その結
果、コストダウンを図ることができる。また、高周波半
導体装置の寸法に関して、横縦比を小さくできるので、
機械的強度を高めることができ、歩留まりを向上させる
ことができる。As described above, according to the present invention, since the source electrode pad is arranged at one end side in the longitudinal direction of the gate finger, the source electrode pad is arranged at a position adjacent to the width direction of the gate finger. The size of the high-frequency semiconductor device can be reduced as compared with the case where it is performed, and as a result, the cost can be reduced. Further, since the aspect ratio can be reduced with respect to the size of the high frequency semiconductor device,
The mechanical strength can be increased and the yield can be improved.
【００７６】上述した寸法を小さくできる効果は、ゲー
トフィンガーの数が増えるほど、より顕著なものとな
り、したがって、高周波半導体装置の動作周波数がより
高くなるほど、より顕著なものとなる。The effect of reducing the size described above becomes more remarkable as the number of gate fingers increases, and therefore becomes more remarkable as the operating frequency of the high frequency semiconductor device becomes higher.
【００７７】また、この発明によれば、ソース電極パッ
ドの数を増やしても、直接、高周波半導体装置の寸法の
増大につながらないので、ソース電極パッドの数を増や
すことによって、放熱性能を高めることができる。Further, according to the present invention, increasing the number of source electrode pads does not directly lead to an increase in the size of the high frequency semiconductor device. Therefore, increasing the number of source electrode pads can improve the heat dissipation performance. it can.
【００７８】また、半導体基板における能動領域の、ゲ
ートフィンガーの長手方向の寸法を短くすることができ
るので、この点においても、放熱性能を高めることがで
きる。Further, since the dimension of the active region of the semiconductor substrate in the longitudinal direction of the gate finger can be shortened, the heat dissipation performance can be improved also in this respect.
【００７９】この発明に係る高周波半導体装置において
構成される電界効果トランジスタが、モノリシックマイ
クロ波集積回路に含まれる電界効果トランジスタである
とき、前述したように、電界効果トランジスタの寸法を
小さくできるため、モノリシックマイクロ波集積回路の
寸法を小さくできるとともに、電界効果トランジスタの
配置の自由度を高めることができる。When the field-effect transistor formed in the high-frequency semiconductor device according to the present invention is a field-effect transistor included in a monolithic microwave integrated circuit, the size of the field-effect transistor can be reduced as described above, so that the monolithic The size of the microwave integrated circuit can be reduced and the degree of freedom in arranging the field effect transistors can be increased.
【００８０】この発明において、半導体基板上に、ゲー
ト電極パッドおよびドレイン電極パッドがさらに形成さ
れる場合にあっては、ソース電極パッドが、ゲート電極
パッドおよびドレイン電極パッドのいずれよりも、ゲー
トフィンガーの長手方向の一方端側に近い位置に配置さ
れるようにすれば、放熱性能をより高めることができ
る。In the present invention, in the case where the gate electrode pad and the drain electrode pad are further formed on the semiconductor substrate, the source electrode pad is the gate finger pad more than the gate electrode pad and the drain electrode pad. The heat radiation performance can be further improved by disposing the heat exchanger near the one end side in the longitudinal direction.
【００８１】この発明に係る高周波半導体装置が、バン
プを介して、回路基板上に設けられた導電部に電気的に
接続されるように、フリップチップ実装された場合にお
いて、導電部に接続される導体が回路基板に貫通するよ
うに設けられたり、回路基板と熱的に結合された金属部
材が高周波半導体装置が実装される面とは反対側の面に
設けられたり、上述した貫通する導体が設けられなが
ら、この貫通する導体と熱的に結合された金属部材が高
周波半導体装置が実装される面とは反対側の面に設けら
れたりすることにより、高周波半導体装置からの放熱を
より効率良く行なうことが可能となり、その結果、高周
波半導体装置において、より大きな電力を扱うことが可
能となる。When the high-frequency semiconductor device according to the present invention is flip-chip mounted so as to be electrically connected to the conductive portion provided on the circuit board via the bump, it is connected to the conductive portion. The conductor is provided so as to penetrate the circuit board, the metal member thermally coupled to the circuit board is provided on the surface opposite to the surface on which the high-frequency semiconductor device is mounted, or the above-mentioned penetrating conductor is provided. By disposing the metal member that is thermally coupled to the penetrating conductor while being provided on the surface opposite to the surface on which the high-frequency semiconductor device is mounted, heat dissipation from the high-frequency semiconductor device can be more efficiently performed. As a result, it becomes possible to handle a larger amount of electric power in the high frequency semiconductor device.
【図１】この発明の一実施形態による高周波半導体装置
２１を示すもので、（ａ）は全体を示す平面図であり、
（ｂ）は（ａ）の一部を拡大して示す平面図である。FIG. 1 shows a high-frequency semiconductor device 21 according to an embodiment of the present invention, (a) is a plan view showing the whole,
(B) is an enlarged plan view showing a part of (a).
【図２】この発明の他の実施形態による高周波半導体装
置２１ａの全体を示す平面図である。FIG. 2 is a plan view showing an entire high-frequency semiconductor device 21a according to another embodiment of the present invention.
【図３】この発明のさらに他の実施形態による高周波半
導体装置４１を示す平面図である。FIG. 3 is a plan view showing a high-frequency semiconductor device 41 according to still another embodiment of the present invention.
【図４】図１に示した高周波半導体装置２１の実装構造
についての第１の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図、（ｃ）は高周波半導体装置２１を透視して示した平
面図である。4 is a view for explaining the first embodiment of the mounting structure of the high-frequency semiconductor device 21 shown in FIG.
(A) is a plan view, (b) is a cross-sectional view taken along the line BB of (a), and (c) is a plan view showing the high-frequency semiconductor device 21 as seen through.
【図５】図１に示した高周波半導体装置２１の実装構造
についての第２の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図、（ｃ）は高周波半導体装置２１を透視して示した平
面図である。5 is a view for explaining a second embodiment of the mounting structure of the high frequency semiconductor device 21 shown in FIG.
(A) is a plan view, (b) is a cross-sectional view taken along the line BB of (a), and (c) is a plan view showing the high-frequency semiconductor device 21 as seen through.
【図６】図１に示した高周波半導体装置２１の実装構造
についての第３の実施形態を説明するためのもので、高
周波半導体装置２１を透視して示した平面図である。FIG. 6 is a plan view showing the high-frequency semiconductor device 21 as seen through, for explaining a third embodiment of the mounting structure of the high-frequency semiconductor device 21 shown in FIG.
【図７】図１に示した高周波半導体装置２１の実装構造
についての第４の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図である。7 is a view for explaining a fourth embodiment of the mounting structure of the high frequency semiconductor device 21 shown in FIG.
(A) is a top view, (b) is sectional drawing which follows the line BB of (a).
【図８】図１に示した高周波半導体装置２１の実装構造
についての第５の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図である。8 is a view for explaining a fifth embodiment of the mounting structure of the high frequency semiconductor device 21 shown in FIG.
(A) is a top view, (b) is sectional drawing which follows the line BB of (a).
【図９】この発明にとって興味ある従来の高周波半導体
装置１を説明するためのもので、（ａ）は全体を示す平
面図、（ｂ）は（ａ）の一部を拡大して示す平面図であ
る。9A and 9B are views for explaining a conventional high-frequency semiconductor device 1 of interest to the present invention, FIG. 9A is a plan view showing the whole, and FIG. 9B is a plan view showing a part of FIG. Is.
２１，２１ａ，４１ 高周波半導体装置 ２２，４５ 半導体基板 ２３，４２，４３，４４ 電界効果トランジスタ ２４ ゲート電極 ２５ ドレイン電極 ２６ ソース電極 ２７ ゲートフィンガー ２８ ドレインフィンガー ２９ ソースフィンガー ３０ 能動領域 ３１ ゲート引出し導体 ３２ ゲート電極パッド ３３，３６，３９，５５〜６１ バンプ ３４ ドレイン引出し導体 ３５ ドレイン電極パッド ３７ ソース引出し導体 ３８，５２，５３，５４ ソース電極パッド ４６ 入力電極パッド ４７ 出力電極パッド ７１，７１ａ 回路基板 ７２ ゲート用導電ランド ７３ ドレイン用導電ランド ７４，７４ａ ソース用導電ランド ７６，７６ａ 貫通する導体 ７７ 裏面導電ランド ８１，８２ 金属部材 21,21a, 41 High frequency semiconductor device 22,45 Semiconductor substrate 23, 42, 43, 44 Field effect transistors 24 gate electrode 25 drain electrode 26 Source electrode 27 Gate Finger 28 drain finger 29 Source Finger 30 active areas 31 Gate lead conductor 32 gate electrode pad 33, 36, 39, 55-61 bumps 34 Drain lead conductor 35 Drain electrode pad 37 Source lead conductor 38,52,53,54 Source electrode pad 46 Input electrode pad 47 Output electrode pad 71, 71a Circuit board 72 Conductive land for gate 73 Conductive land for drain 74,74a Source conductive land 76,76a Penetrating conductor 77 Backside conductive land 81,82 Metal member
Claims (7)
を構成するように、ゲート電極、ドレイン電極およびソ
ース電極の各々が櫛歯状に形成されるとともに、前記ソ
ース電極に電気的に接続されるソース電極パッドが形成
され、 前記ソース電極パッド上には、フリップチップ実装のた
めのバンプが設けられ、 前記ゲート電極は、櫛歯を構成する複数のゲートフィン
ガーを備え、前記ドレイン電極は、櫛歯を構成する複数
のドレインフィンガーを備え、前記ソース電極は、櫛歯
を構成する複数のソースフィンガーを備え、 前記ソース電極パッドは、前記ゲートフィンガーの長手
方向の一方端側に配置されている、高周波半導体装置。1. A source which is formed on a semiconductor substrate such that each of a gate electrode, a drain electrode and a source electrode has a comb-teeth shape and which is electrically connected to the source electrode so as to form a field effect transistor. Electrode pads are formed, bumps for flip-chip mounting are provided on the source electrode pads, the gate electrode includes a plurality of gate fingers forming comb teeth, and the drain electrode includes comb teeth. A high-frequency semiconductor, the source electrode including a plurality of drain fingers forming the source electrode, the source electrode including a plurality of source fingers forming a comb tooth, and the source electrode pad disposed on one end side in the longitudinal direction of the gate finger. apparatus.
ックマイクロ波集積回路に含まれる電界効果トランジス
タである、請求項１に記載の高周波半導体装置。2. The high frequency semiconductor device according to claim 1, wherein the field effect transistor is a field effect transistor included in a monolithic microwave integrated circuit.
に電気的に接続されるゲート電極パッドと、前記ドレイ
ン電極に電気的に接続されるドレイン電極パッドとがさ
らに形成され、前記ソース電極パッドは、前記ゲート電
極パッドおよび前記ドレイン電極パッドのいずれより
も、前記ゲートフィンガーの長手方向の一方端側に近い
位置に配置されている、請求項１または２に記載の高周
波半導体装置。3. A gate electrode pad electrically connected to the gate electrode and a drain electrode pad electrically connected to the drain electrode are further formed on the semiconductor substrate, and the source electrode pad is formed. 3. The high frequency semiconductor device according to claim 1, wherein is arranged at a position closer to one end side in the longitudinal direction of the gate finger than both of the gate electrode pad and the drain electrode pad.
ンプを介して電気的に接続された、請求項１ないし３の
いずれかに記載の高周波半導体装置。4. The high frequency semiconductor device according to claim 1, which is electrically connected to a conductive portion provided on a circuit board via the bump.
れる導体が貫通するように設けられている、請求項４に
記載の高周波半導体装置。5. The high frequency semiconductor device according to claim 4, wherein a conductor connected to the conductive portion is provided on the circuit board so as to penetrate therethrough.
れた金属部材が当該高周波半導体装置が実装される面と
は反対側の面に設けられている、請求項４または５に記
載の高周波半導体装置。6. The circuit board according to claim 4, wherein a metal member thermally coupled to the circuit board is provided on a surface opposite to a surface on which the high frequency semiconductor device is mounted. High frequency semiconductor device.
れる導体が貫通するように設けられるとともに、貫通す
る前記導体と熱的に結合された金属部材が当該高周波半
導体装置が実装される面とは反対側の面に設けられてい
る、請求項４に記載の高周波半導体装置。7. A high-frequency semiconductor device is mounted on the circuit board, wherein a conductor connected to the conductive portion is provided so as to penetrate therethrough, and a metal member thermally coupled to the conductor that penetrates is mounted on the circuit board. The high frequency semiconductor device according to claim 4, wherein the high frequency semiconductor device is provided on a surface opposite to the surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002058845A JP2003258001A (en) | 2002-03-05 | 2002-03-05 | High-frequency semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002058845A JP2003258001A (en) | 2002-03-05 | 2002-03-05 | High-frequency semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258001A true JP2003258001A (en) | 2003-09-12 |
Family
ID=28668703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002058845A Pending JP2003258001A (en) | 2002-03-05 | 2002-03-05 | High-frequency semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003258001A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098243A (en) * | 2008-10-20 | 2010-04-30 | Renesas Technology Corp | Semiconductor device |
| KR101166541B1 (en) | 2008-11-14 | 2012-07-18 | 김정재 | Bicycle with height control function |
| US9048196B2 (en) | 2004-09-13 | 2015-06-02 | International Rectifier Corporation | Power semiconductor package |
| CN108630677A (en) * | 2017-03-17 | 2018-10-09 | 智瑞佳（苏州）半导体科技有限公司 | A kind of power device domain structure and production method |
| KR101921492B1 (en) | 2017-03-10 | 2018-11-23 | (주)칩스케이 | Semiconductor element and device using the semiconductor element |
| US10937875B2 (en) | 2018-10-26 | 2021-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2002
- 2002-03-05 JP JP2002058845A patent/JP2003258001A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9048196B2 (en) | 2004-09-13 | 2015-06-02 | International Rectifier Corporation | Power semiconductor package |
| US9620471B2 (en) | 2004-09-13 | 2017-04-11 | Infineon Technologies Americas Corp. | Power semiconductor package with conductive clips |
| JP2010098243A (en) * | 2008-10-20 | 2010-04-30 | Renesas Technology Corp | Semiconductor device |
| KR101166541B1 (en) | 2008-11-14 | 2012-07-18 | 김정재 | Bicycle with height control function |
| KR101921492B1 (en) | 2017-03-10 | 2018-11-23 | (주)칩스케이 | Semiconductor element and device using the semiconductor element |
| CN108630677A (en) * | 2017-03-17 | 2018-10-09 | 智瑞佳（苏州）半导体科技有限公司 | A kind of power device domain structure and production method |
| CN108630677B (en) * | 2017-03-17 | 2022-03-08 | 智瑞佳（苏州）半导体科技有限公司 | Layout structure of power device and manufacturing method |
| US10937875B2 (en) | 2018-10-26 | 2021-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3712111B2 (en) | Power amplification semiconductor device | |
| JP3745213B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9543228B2 (en) | Semiconductor device, semiconductor integrated circuit device, and electronic device | |
| US10957617B2 (en) | Semiconductor device | |
| US10396025B2 (en) | Semiconductor device and amplifier apparatus | |
| US20050133829A1 (en) | High-frequency semiconductor device | |
| JP2019092009A (en) | Semiconductor amplification element and semiconductor amplification device | |
| JP6615414B1 (en) | High frequency amplifier and high frequency amplifier module | |
| JP4475582B2 (en) | Multilayer high frequency circuit | |
| JP2003163310A (en) | High frequency semiconductor device | |
| JP2003258001A (en) | High-frequency semiconductor device | |
| JP4718751B2 (en) | Semiconductor device | |
| JP2856192B2 (en) | Semiconductor device | |
| US9024326B2 (en) | Method and design of an RF thru-via interconnect | |
| JP2010183100A (en) | Semiconductor amplifier | |
| JP3438715B2 (en) | Microwave circuit board | |
| JP7371340B2 (en) | Power amplification equipment and electromagnetic radiation equipment | |
| JP5987222B2 (en) | Semiconductor device | |
| US20230268343A1 (en) | Semiconductor device | |
| JP2865099B1 (en) | Semiconductor device | |
| JP2007103391A (en) | Semiconductor amplifier | |
| KR20220051588A (en) | Transistor mounting structure for amplifier circuit | |
| JP2000031374A (en) | Integrated circuit device | |
| JP2023055125A (en) | High frequency device | |
| JP2010186965A (en) | Semiconductor package and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |