JP3438715B2 - Microwave circuit board - Google Patents
Microwave circuit boardInfo
- Publication number
- JP3438715B2 JP3438715B2 JP2000338831A JP2000338831A JP3438715B2 JP 3438715 B2 JP3438715 B2 JP 3438715B2 JP 2000338831 A JP2000338831 A JP 2000338831A JP 2000338831 A JP2000338831 A JP 2000338831A JP 3438715 B2 JP3438715 B2 JP 3438715B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- circuit board
- ground plane
- high thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、基板として熱伝
導性の高い部材を用いたマイクロ波回路基板に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave circuit board using a member having high thermal conductivity as a board.
【０００２】[0002]
【従来の技術】従来のマイクロ波回路基板について図１
１、図１２及び図１３を参照しながら説明する。図１１
は、従来のマイクロ波回路基板の実装状態の断面を示す
斜視図である。2. Description of the Related Art A conventional microwave circuit board is shown in FIG.
1, and FIG. 12 and FIG. 13 will be described. Figure 11
FIG. 6 is a perspective view showing a cross section of a conventional microwave circuit board in a mounted state.
【０００３】図１１において、１はアルミナ（セラミッ
ク）基板、２はマイクロストリップラインであって高周
波信号を伝達する線路（ＲＦパターン）、３は後述する
半導体デバイスを動作させるために必要な電源または制
御信号を供給する線路（デバイス電源用パターン）であ
る。また、４は実装された半導体デバイス、５は半導体
デバイス放熱用ヒートシンク部材設置用の貫通キャビテ
ィである。高電力の半導体デバイス４の場合、アルミナ
導性が悪いため、デバイス放熱用ヒートシンク部材６に
半田等で接合している。In FIG. 11, 1 is an alumina (ceramic) substrate, 2 is a microstrip line for transmitting a high-frequency signal (RF pattern), and 3 is a power source or control necessary for operating a semiconductor device described later. A line (device power supply pattern) that supplies a signal. Further, 4 is a mounted semiconductor device, and 5 is a through cavity for installing a heat sink member for radiating a semiconductor device. In the case of the high-power semiconductor device 4, since the alumina conductivity is poor, it is joined to the device heat sink member 6 with solder or the like.
【０００４】また、７は基板１の裏面に施された接地面
パターン、８は基板１全体を冷却するために接合された
基板放熱用ヒートシンク部材である。なお、上記デバイ
ス放熱用ヒートシンク部材６は基板放熱用ヒートシンク
部材に接合しているか若しくは一体の同一部材の場合も
ある。９は半導体デバイス４とマイクロストリップライ
ン２あるいはデバイス電源用パターン３とを接続するワ
イヤーもしくはリボンである。Reference numeral 7 is a ground plane pattern formed on the back surface of the substrate 1, and 8 is a heat sink member for radiating the substrate, which is joined to cool the entire substrate 1. The device heat dissipation heat sink member 6 may be joined to or integrated with the substrate heat dissipation heat sink member. Reference numeral 9 is a wire or ribbon that connects the semiconductor device 4 to the microstrip line 2 or the device power supply pattern 3.
【０００５】図１１に示すように、従来のマイクロ波回
路基板は、アルミナ基板１上に導体層によりマイクロス
トリップライン２、デバイス電源用パターン３、チップ
部品取付パターン（図示せず）を施している。また、ア
ルミナ基板１には、半導体デバイス４の取付のための貫
通キャビティ５が設けられ、その中にデバイス放熱用ヒ
ートシンク部材６を取り付け、このデバイス放熱用ヒー
トシンク部材６に半田等で接合して半導体デバイス４を
取り付ける。さらに、この半導体デバイス４をワイヤー
ボンディングあるいはリボンボンディングでマイクロス
トリップライン２等と接続しているものである。As shown in FIG. 11, in a conventional microwave circuit board, a microstrip line 2, a device power source pattern 3, and a chip component mounting pattern (not shown) are formed on an alumina substrate 1 by a conductor layer. . Further, the alumina substrate 1 is provided with a through cavity 5 for mounting the semiconductor device 4, a device heat sink heat sink member 6 is mounted therein, and is bonded to the device heat sink heat sink member 6 by soldering or the like. Attach the device 4. Further, the semiconductor device 4 is connected to the microstrip line 2 or the like by wire bonding or ribbon bonding.
【０００６】図１２は、従来の他のマイクロ波回路基板
の実装状態の断面を示す斜視図である。同図において、
１ａ〜１ｄと１０ａ〜１０ｃは交互に積層されたアルミ
ナ基板と導体回路層であり、導体回路層１０ａはＲＦ接
地面となるパターンである。１１は半導体デバイス４の
電源・制御信号等を下層へ供給する表層のパターン、１
２は下層からの電源・制御信号等をデバイスへ供給する
ための表層のパターンである。１３は全面メタライズさ
れた接地面である。FIG. 12 is a perspective view showing a cross section of another conventional microwave circuit board in a mounted state. In the figure,
1a to 1d and 10a to 10c are alternately laminated alumina substrates and conductor circuit layers, and the conductor circuit layer 10a is a pattern serving as an RF ground plane. Reference numeral 11 denotes a surface layer pattern for supplying the semiconductor device 4 with power and control signals to the lower layer, 1
Reference numeral 2 is a surface layer pattern for supplying power / control signals and the like from the lower layer to the device. Reference numeral 13 is a ground plane which is metallized over the entire surface.
【０００７】また、１４はＲＦグランド面１０ａと接地
面１３とを電気的に接続するためのスルーホール、１５
は各層に施された導体回路層１０ａ〜１０ｃと表面パタ
ーンとを接続し電源・制御信号をやりとりするためのス
ルーホールである。Reference numeral 14 is a through hole for electrically connecting the RF ground plane 10a and the ground plane 13;
Is a through hole for connecting the conductor circuit layers 10a to 10c formed on each layer to the surface pattern and exchanging power / control signals.
【０００８】図１２に示すように、従来の他のマイクロ
波回路基板は、実装密度をあげ、更に小型化にする為
に、アルミナ基板１ａ〜１ｄと導体回路層１０ａ〜１０
ｃとを交互に積層して多層構造としたものである。As shown in FIG. 12, another conventional microwave circuit board has alumina substrates 1a to 1d and conductor circuit layers 10a to 10d in order to increase the mounting density and further reduce the size.
c is alternately laminated to form a multilayer structure.
【０００９】第一層であるアルミナ基板１ａの表面にマ
イクロストリップライン２、下層と電源・制御信号等を
やりとりするパターン１１、１２、チップ部品取付パタ
ーン（図示せず）を施し、半導体デバイス４等の電源ま
たは制御信号を下層に施されたパターンよりスルーホー
ル１５を介して表面層へ供給する。また、多層基板に
は、半導体デバイス４の取付のための貫通キャビティ５
が設けられ、その中にデバイス放熱用ヒートシンク部材
６を取り付け、このデバイス放熱用ヒートシンク部材６
に半田等で接合して半導体デバイス４を取り付ける。さ
らに、この半導体デバイス４をワイヤーボンディングあ
るいはリボンボンディングでマイクロストリップライン
２等と接続しているものである。A microstrip line 2, patterns 11 and 12 for exchanging power / control signals with the lower layer, and chip component mounting patterns (not shown) are formed on the surface of the alumina substrate 1a which is the first layer, and the semiconductor device 4 and the like. The power source or control signal is supplied to the surface layer through the through hole 15 from the pattern provided in the lower layer. In addition, the multi-layer substrate has a through cavity 5 for mounting the semiconductor device 4.
Is provided, and the heat sink member 6 for radiating the device is mounted in the heat sink member 6 for radiating the device.
The semiconductor device 4 is attached to the semiconductor device 4 by being joined to it with solder or the like. Further, the semiconductor device 4 is connected to the microstrip line 2 or the like by wire bonding or ribbon bonding.
【００１０】図１３（ａ）及び（ｂ）は、ソースドライ
ブ方式のＦＥＴの簡単な回路図及び構成図である。同図
（ｂ）において、１はアルミナ（セラミック）基板、５
はデバイス設置位置に施された貫通キャビティ（貫通
穴）、６はデバイス放熱用ヒートシンク部材、８は基板
放熱用ヒートシンク部材、９はリボンワイヤー、１６は
チップ部品（コンデンサ）、１７はチップ部品１６に半
田等で接続された高電力高周波の半導体デバイスであ
る。FIGS. 13A and 13B are a simple circuit diagram and a configuration diagram of a source drive type FET. In FIG. 2B, 1 is an alumina (ceramic) substrate, 5
Is a through-cavity (through-hole) provided at the device installation position, 6 is a heat sink member for radiating the device, 8 is a heat sink member for radiating the substrate, 9 is a ribbon wire, 16 is a chip component (capacitor), and 17 is a chip component 16. It is a high-power and high-frequency semiconductor device connected by solder or the like.
【００１１】同図（ａ）に示すように、ソースにコンデ
ンサを付加することによりゲート−ソース間の電圧を制
御しＦＥＴを動作させるものであり、使用するＦＥＴの
ブレークダウン電圧が低い場合に有効である。実装では
ＦＥＴのソース（グランド）面にチップコンデンサ１６
を接続して回路を構成している。As shown in FIG. 1A, a capacitor is added to the source to control the gate-source voltage to operate the FET, which is effective when the breakdown voltage of the FET used is low. Is. In mounting, the chip capacitor 16 is placed on the source (ground) surface of the FET.
Are connected to form a circuit.
【００１２】[0012]
【発明が解決しようとする課題】上述したような従来の
マイクロ波回路基板では、デバイス放熱用ヒートシンク
部材６と、基板放熱用ヒートシンク部材８の存在により
軽量化及び小型化を図るのが困難であるという問題点が
あった。In the conventional microwave circuit board as described above, it is difficult to reduce the weight and size due to the existence of the heat sink member 6 for radiating the device and the heat sink member 8 for radiating the substrate. There was a problem.
【００１３】また、従来のマイクロ波回路基板では、高
電力高周波の半導体デバイス４がデバイス放熱用ヒート
シンク部材６と共に貫通キャビティ５に配置されるた
め、基板接地面とデバイス接地面とで大きなバャップを
生じ、高電力高周波の半導体デバイスの特性が劣化する
という問題点があった。Further, in the conventional microwave circuit board, the semiconductor device 4 of high power and high frequency is arranged in the through cavity 5 together with the heat sink member 6 for radiating the device, so that a large gap is generated between the board ground surface and the device ground surface. However, there has been a problem that the characteristics of a high power and high frequency semiconductor device are deteriorated.
【００１４】また、多層構造基板を用いる従来の他のマ
イクロ波回路基板においても、貫通キャビティ５が存在
するため下層のパターン配置や構成が制限を受けるとい
う問題点があった。Further, in another conventional microwave circuit board using a multi-layer structure board, there is a problem that the pattern arrangement and the structure of the lower layer are limited due to the existence of the through cavity 5.
【００１５】さらに、ＦＥＴ等のパワーデバイスのドラ
イブ方式の一つ、ソースドライブを施すために、ＦＥＴ
ソース面にチップ部品等のコンデンサ１６を接合して実
現し、チップ部品を介して放熱を行うため、放熱あるい
は強度等の上で問題点があった。Further, in order to perform a source drive, which is one of the drive systems for power devices such as FET,
Since the capacitor 16 such as a chip component is bonded to the source surface to radiate the heat through the chip component, there is a problem in heat radiation or strength.
【００１６】本発明は、上記のような問題点を解決する
ためになされたもので、マイクロ波回路の実装基板を小
型・軽量化し、更に多層構造により表層の実装密度及
び、ＲＦ整合回路のパターン製作の自由度をあげ、下層
パターンの配置を簡単にし、高周波体特性の劣化を少な
くし、また高熱伝導基板の誘電率を利用してＦＥＴ等の
パワーデバイスのソースドライブ方式を構成できるマイ
クロ波回路基板を得ることを目的とする。The present invention has been made in order to solve the above-mentioned problems. The mounting substrate for microwave circuits is made smaller and lighter, and the mounting density of the surface layer and the pattern of the RF matching circuit are further formed by the multilayer structure. Microwave circuit that increases the degree of freedom in manufacturing, simplifies the placement of the lower layer pattern, reduces the deterioration of high-frequency body characteristics, and uses the dielectric constant of the high thermal conductive substrate to configure the source drive method for power devices such as FETs. The purpose is to obtain a substrate.
【００１７】[0017]
【課題を解決するための手段】請求項１の発明に係るマ
イクロ波回路基板は、多層の高熱伝導基板層と多層の導
体回路層とを交互に積層して構成された多層回路基板
と、この多層回路基板の最上層の高熱伝導基板層に貫通
して設けられた複数のキャビティと、このキャビティ周
辺部における前記最上層の高熱伝導基板層に形成された
ＲＦパターンと、前記ＲＦパターンの近傍に形成された
コプレナー線路と、前記複数のキャビティ内にそれぞれ
配置され、前記ＲＦパターンと接続される複数の半導体
デバイスと、前記最上層の高熱伝導基板層に隣接する導
体回路層によって構成された前記複数の半導体デバイス
及び前記ＲＦパターンのグランド面と、前記キャビティ
周辺部における前記ＲＦパターンのグランド面と前記コ
プレナー線路との間に設けられ、前記ＲＦパターンのグ
ランド面と前記コプレナー線路とを電気的に接続するス
ルーホールとを備えたものである。Microwave circuit board according to the invention of claim 1 Means for Solving the Problems] includes a multilayer circuit board constructed by laminating a multilayer of the high thermal conductive substrate layer and the multilayer conductive circuit layers alternately, the Penetrates to the top layer of high thermal conductivity board of multilayer circuit board
Multiple cavities that are provided in the
An RF pattern formed on the uppermost high-thermal-conductivity substrate layer at a side portion, and formed in the vicinity of the RF pattern
The coplanar line and each of the multiple cavities
A plurality of semiconductor devices arranged and connected to the RF pattern, and a conductor adjacent to the uppermost high thermal conductive substrate layer.
Said plurality of semiconductor devices constituted by body circuit layers
And the co and ground plane of the RF pattern, the ground plane of the RF pattern before Symbol cavity periphery
It is installed between the planar line and the RF pattern.
The land surface and the coplanar line is obtained a electrically connected to Luz <br/> Ruhoru.
【００１８】請求項２の発明に係るマイクロ波回路基板
は、多層の高熱伝導基板層と多層の導体回路層とを交互
に積層して構成された多層回路基板と、この多層回路基
板の最上層の高熱伝導基板層に貫通して設けられたキャ
ビティと、このキャビティの周縁部における前記最上層
の高熱伝導基板層に形成されたＲＦパターンと、前記Ｒ
Ｆパターンの近傍に形成されたコプレナー線路と、前記
キャビティ内にそれぞれ配置され、前記ＲＦパターンと
接続される半導体デバイスと、前記最上層の高熱伝導基
板層に隣接する導体回路層によって構成された前記半導
体デバイス及び前記ＲＦパターンのグランド面と、前記
半導体デバイスのグランド面により構成され、前記ＲＦ
パターンのグランド面から独立した第１の独立パター
ン、この第１の独立パターンの直下の導体回路層により
構成された第２の独立パターン及びこれら第１の及び第
２の独立パターンに挟まれた高熱伝導基板層により形成
された平行平板コンデンサと、前記第２の独立パターン
と前記多層回路基板の最下層の高熱伝導基板層に設けら
れた接地面との間に複数個設けられ、前記第２の独立パ
ターンと前記接地面とを電気的に接続する第１のスルー
ホールと、前記キャビティ周辺部における前記ＲＦパタ
ーンのグランド面と前記コプレナー線路との間に設けら
れ、前記ＲＦパターンのグランド面と前記コプレナー線
路とを電気的に接続する第２のスルーホールとを備えた
ものである。In a microwave circuit board according to a second aspect of the present invention, a multi-layered high thermal conductive board layer and a multi-layered conductor circuit layer are alternately arranged.
And a multi-layer circuit board formed by stacking
A cap provided through the high thermal conductive substrate layer on the top of the plate.
Vity and the top layer at the periphery of this cavity
The RF pattern formed on the high thermal conductive substrate layer of
A coplanar line formed in the vicinity of the F pattern, and
The RF patterns are respectively arranged in the cavities.
The semiconductor device to be connected and the high thermal conductive group of the uppermost layer.
Said semi-conductor constituted by a conductor circuit layer adjacent to a plate layer
A body device and a ground plane of the RF pattern;
The RF is constituted by the ground plane of a semiconductor device.
First independent putter independent from the ground plane of the pattern
The conductor circuit layer immediately below the first independent pattern
The constructed second independent pattern and the first and the second
Formed by high thermal conductive substrate layer sandwiched between 2 independent patterns
Parallel plate capacitor and the second independent pattern
And a high thermal conductive substrate layer at the bottom of the multilayer circuit board.
A plurality of second independent pads are provided between the two independent ground planes.
A first through for electrically connecting a turn and the ground plane
A hole and the RF pattern around the cavity.
Provided between the ground plane of the cord and the coplanar line.
The RF pattern ground plane and the coplanar line
And a second through hole for electrically connecting to the road .
【００１９】請求項３の発明に係るマイクロ波回路基板
は、前記高熱伝導基板層を窒化アルミニウムとしたもの
である。In a microwave circuit board according to a third aspect of the present invention, the high thermal conductive substrate layer is aluminum nitride .
【００２０】[0020]
【００２１】[0021]
【発明の実施の形態】実施の形態１．以下、本発明の一
実施の形態について図１及び図２を参照しながら説明す
る。図１は、この発明の実施の形態１に係るマイクロ波
回路基板の実装状態の平面を示す図である。図２（ａ）
及び（ｂ）は、図１のＡ−Ａ’線の断面図及び断面斜視
図である。なお、各図中、同一符号は同一又は相当部分
を示す。BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. 1 is a plan view showing a mounted state of a microwave circuit board according to a first embodiment of the present invention. Figure 2 (a)
1A and 1B are a sectional view and a sectional perspective view taken along the line AA 'in FIG. In each figure, the same reference numerals indicate the same or corresponding parts.
【００２２】図１において、１Ａは窒化アルミニウム
（ＡｌＮ）等からなる高熱伝導基板、２はＲＦパター
ン、３はデバイス電源用パターン、４は実装された高電
力高周波の半導体デバイス、５Ａは半導体デバイス４の
厚みと同等の深さを有しその表面にメタライズを施した
キャビティ、９は半導体デバイス４と表面パターン２、
３とを接続するワイヤーもしくはリボンである。In FIG. 1, 1A is a high thermal conductive substrate made of aluminum nitride (AlN), 2 is an RF pattern, 3 is a device power source pattern, 4 is a high power and high frequency semiconductor device mounted, and 5A is a semiconductor device 4. A cavity having a depth equal to the thickness of the metallized surface, 9 is the semiconductor device 4 and the surface pattern 2,
It is a wire or a ribbon that connects with 3.
【００２３】図２において、２０は全面メタライズされ
た接地面、２１はキャビティ５Ａのメタライズ面と接地
面２０のメタライズ面をつなぐスルーホールである。こ
のスルーホール２１は、内側面をメタライズするなどし
て両面を電気的に接続している状態であり、その間隔は
動作周波数帯域の最少波長に比べ十分小さい。In FIG. 2, reference numeral 20 is a grounded surface which is metallized on the entire surface, and 21 is a through hole which connects the metallized surface of the cavity 5A and the metallized surface of the grounding surface 20. The through holes 21 are in a state in which both surfaces are electrically connected by metalizing the inner surface, and the distance between them is sufficiently smaller than the minimum wavelength of the operating frequency band.
【００２４】図２に示すように、高熱伝導基板１Ａは、
基板表面にパターン（マイクロストリップ２及び電源線
路３）と裏面全面にメタライズが施され、表面をメタラ
イズしたキャビティ５Ａを設け、このキャビティ５Ａに
実装する高電力高周波の半導体デバイス４の表層と基板
表面パターンとの高さを同一にし、キャビティ５Ａのメ
タライズと接地面２０のメタライズとを接続するスルー
ホール２１を設けたものである。As shown in FIG. 2, the high thermal conductive substrate 1A is
The pattern (microstrip 2 and power supply line 3) on the front surface of the substrate and the entire back surface are metallized to provide a cavity 5A with the front surface metallized, and the surface layer and the substrate surface pattern of the high-power high-frequency semiconductor device 4 mounted in this cavity 5A. And the through holes 21 for connecting the metallization of the cavity 5A and the metallization of the ground plane 20 are provided.
【００２５】図２（ｂ）は、キャビティ５Ａに高電力高
周波の半導体デバイス４を半田付け等で接合し、そのＲ
Ｆ入出力部及び制御電源部と表面パターン２、３とがワ
イヤーボンディングもしくはリボンボンディングにより
接続された実装状態であり、高電力高周波の半導体デバ
イス４の接地面と基板接地面２０とがスルーホール２１
により接続されている。In FIG. 2B, the semiconductor device 4 of high power and high frequency is joined to the cavity 5A by soldering or the like, and R
The F input / output unit and the control power supply unit are connected to the surface patterns 2 and 3 by wire bonding or ribbon bonding, and the ground plane of the high power and high frequency semiconductor device 4 and the substrate ground plane 20 are through holes 21.
Connected by.
【００２６】高電力高周波の半導体デバイス４は、高熱
伝導基板１Ａに接合されているため、基板自体が高電力
高周波の半導体デバイス４の放熱用ヒートシンク部材と
して機能する。従って、従来例のように別途に放熱用ヒ
ートシンク部材を必要としないため、軽量、及び小型化
が可能である。さらに、半導体デバイス４とのギャップ
がデバイス自身の厚み程度であるため、高周波特性の劣
化を防ぐことができる。スルーホール２１の間隔は動作
周波数帯域の最少波長に比べ十分小さいため周波数遮断
モード共振を防ぐことができる。Since the high power and high frequency semiconductor device 4 is bonded to the high heat conductive substrate 1A, the substrate itself functions as a heat sink member for heat dissipation of the high power and high frequency semiconductor device 4. Therefore, unlike the conventional example, a separate heat sink member for heat dissipation is not required, and thus the weight and size can be reduced. Furthermore, since the gap with the semiconductor device 4 is about the thickness of the device itself, it is possible to prevent deterioration of high frequency characteristics. Since the distance between the through holes 21 is sufficiently smaller than the minimum wavelength of the operating frequency band, frequency cutoff mode resonance can be prevented.
【００２７】すなわち、この実施の形態１は、窒化アル
ミニウム等からなる高熱伝導基板１Ａを用いるため、そ
れ自体が放熱用ヒートシンク部材となり、高電力半導体
デバイス４に必要な放熱用ヒートシンク部材及び基板に
必要な放熱用ヒートシンク部材を不要とし、実装回路基
板が軽量化、及び小型化される。また、デバイス配置の
ための貫通穴を有しないため半導体デバイスと基板間の
ギャップを少なくし高周波特性の劣化を防ぎ、スルーホ
ール２１の間隔を使用周波数帯域の最少波長に比べ十分
小さくするため周波数遮断モード共振を防ぐことが可能
である。That is, in the first embodiment, since the high thermal conductive substrate 1A made of aluminum nitride or the like is used, it itself serves as a heat sink member for heat dissipation, and is required for the heat sink member for heat dissipation and the substrate necessary for the high power semiconductor device 4. The heat sink member for heat dissipation is unnecessary, and the mounted circuit board is lightened and miniaturized. In addition, since there is no through hole for arranging the device, the gap between the semiconductor device and the substrate is reduced to prevent the deterioration of high frequency characteristics, and the interval of the through hole 21 is made sufficiently smaller than the minimum wavelength of the frequency band used. It is possible to prevent mode resonance.
【００２８】実施の形態２．この発明の実施の形態２に
ついて図３及び図４を参照しながら説明する。図３は、
この発明の実施の形態２に係るマイクロ波回路基板の実
装状態の平面を示す図である。また、図４（ａ）及び
（ｂ）は、図３のＢ−Ｂ’線の断面図及び断面斜視図で
ある。Embodiment 2. The second embodiment of the present invention will be described with reference to FIGS. Figure 3
It is a figure which shows the plane of the mounted state of the microwave circuit board which concerns on Embodiment 2 of this invention. 4A and 4B are a cross-sectional view and a cross-sectional perspective view taken along the line BB ′ of FIG.
【００２９】図３において、１Ａは窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板、２はＲＦパ
ターン、１２ａ、１２ｂはデバイス電源供給パターン、
４は実装された高電力高周波の半導体デバイス、５Ａは
半導体デバイス４の厚みと同等の深さを有しその表面に
メタライズを施したキャビティ、９は半導体デバイス４
と表面パターンとを接続するワイヤーもしくはリボンで
ある。In FIG. 3, 1A is a high thermal conductive substrate made of aluminum nitride (AlN) or the like, 2 is an RF pattern, 12a and 12b are device power supply patterns,
Reference numeral 4 is a mounted high-power high-frequency semiconductor device, 5A is a cavity having a depth equivalent to the thickness of the semiconductor device 4 and metallized on its surface, 9 is the semiconductor device 4
A wire or ribbon that connects the surface pattern with the surface pattern.
【００３０】また、同図において、１１ａ、１１ｂは下
層給電のためのパターン、１５ａは後述する第２導体回
路層１０ｂとデバイス電源供給パターン１２ｂ又はパタ
ーン１１ａとをつなぐスルーホールで、内側面をメタラ
イズするなどして電気的に接続された状態である。１５
ｂは第３導体回路層１０ｃとデバイス電源供給パターン
１２ａ又はパターン１１ｂとをつなぐスルーホールで、
内側面をメタライズするなどして電気的に接続された状
態である。In the figure, 11a and 11b are patterns for lower layer power feeding, 15a is a through hole connecting a second conductor circuit layer 10b described later and a device power supply pattern 12b or pattern 11a, and the inner surface is metallized. It is in a state of being electrically connected by doing, for example. 15
b is a through hole that connects the third conductor circuit layer 10c and the device power supply pattern 12a or the pattern 11b,
It is in a state of being electrically connected by metallizing the inner surface.
【００３１】図４において、１Ａ〜１Ｄは多層に積層さ
れ窒化アルミニウム（ＡｌＮ）等から構成される高熱伝
導基板、１０ａ〜１０ｃは高熱伝導基板間に施された導
体回路層、２０は全面メタライズされた接地面であり、
図４に示すように、キャビティ５Ａは高熱伝導基板の最
上位層、すなわち第一層１Ａを貫通している。また、２
１はキャビティ５Ａのメタライズ面と接地面２０をつな
ぐスルーホールで、内側面をメタライズするなどして電
気的に接続された状態であり、その間隔は動作周波数帯
域の最少波長に比べ十分小さい。さらに、１４はキャビ
ティ５Ａの周辺部であってＲＦグランドパターン（導体
回路層）１０ａと接地面２０とをつなぐスルーホール
で、内側面をメタライズするなどして電気的に接続され
た状態であり、その間隔は動作周波数帯域の最少波長に
比べ十分小さい。In FIG. 4, 1A to 1D are high heat conductive substrates laminated in multiple layers and made of aluminum nitride (AlN) or the like, 10a to 10c are conductor circuit layers provided between the high heat conductive substrates, and 20 is entirely metallized. Is a ground plane,
As shown in FIG. 4, the cavity 5A penetrates the uppermost layer of the high thermal conductive substrate, that is, the first layer 1A. Also, 2
Reference numeral 1 is a through hole that connects the metallized surface of the cavity 5A and the grounding surface 20, and is a state in which they are electrically connected by metallizing the inner surface, and the spacing is sufficiently smaller than the minimum wavelength of the operating frequency band. Further, 14 is a peripheral portion of the cavity 5A, which is a through hole that connects the RF ground pattern (conductor circuit layer) 10a and the ground plane 20, and is in a state of being electrically connected by metalizing the inner side surface, The interval is sufficiently smaller than the minimum wavelength in the operating frequency band.
【００３２】なお、この実施の形態２は、複数の高熱伝
導基板１Ａ〜１Ｄと、導体回路層（パターン）１０ａ〜
１０ｃとを交互に積層した多層回路基板であり、ここで
はパターンを５層に構成した多層回路基板の例を示して
いる。デバイス制御用の電源パターンを内装することに
より表面層のＲＦパターン製作の自由度が向上し、単層
構造に比べデバイス実装密度が向上する。図１に示すマ
イクロ波回路基板と比較した場合、第一層における電源
配線パターン、すなわちデバイス電源供給パターン１２
ａ，１２ｂが図４に示すように省略されており、またＲ
Ｆパターン、整合回路及び制御回路作製の自由度も向上
している。In the second embodiment, a plurality of high thermal conductive substrates 1A-1D and conductor circuit layers (patterns) 10a-
10c is a multilayer circuit board in which 10c and 10c are alternately laminated. Here, an example of the multilayer circuit board in which the pattern is configured in five layers is shown. By incorporating the power supply pattern for device control, the degree of freedom in manufacturing the RF pattern of the surface layer is improved, and the device mounting density is improved as compared with the single layer structure. When compared with the microwave circuit board shown in FIG. 1, the power supply wiring pattern in the first layer, that is, the device power supply pattern 12
a and 12b are omitted as shown in FIG.
The degree of freedom in manufacturing the F pattern, the matching circuit, and the control circuit is also improved.
【００３３】この実施の形態２においては、窒化アルミ
ニウム（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜
１Ｄを用いるため、それ自体が放熱用ヒートシンク部材
となり、高電力半導体デバイス４に必要な放熱用ヒート
シンク部材と、基板に必要な放熱用ベース部材とを不要
とし、多層構造の実装回路基板が軽量化、及び小型化さ
れる。また、デバイス配置のための貫通穴を有しないた
め半導体デバイス４と基板間のギャップを少なくし高周
波特性の劣化を防ぎ、スルーホール２１の間隔を使用周
波数帯域の最少波長に比べ十分小さくするため周波数遮
断モード共振を防ぐことができる。In the second embodiment, the high thermal conductive substrates 1A to 1N made of aluminum nitride (AlN) or the like are used.
Since 1D is used, it itself serves as a heat dissipation heat sink member, eliminating the need for a heat dissipation heat sink member required for the high-power semiconductor device 4 and a heat dissipation base member required for the substrate, and thus the mounting circuit board having a multi-layer structure is lightweight. , And miniaturized. Further, since there is no through hole for arranging the device, the gap between the semiconductor device 4 and the substrate is reduced to prevent deterioration of high frequency characteristics, and the distance between the through holes 21 is sufficiently smaller than the minimum wavelength of the frequency band used. It is possible to prevent cutoff mode resonance.
【００３４】さらに、多層構造によりデバイス制御用電
源パターンを下層に内装することにより第一層での電源
配線パターンを省略でき、ＲＦパターン、整合回路及び
制御回路作製の自由度が向上し、またＲＦパターンをま
たぐなど高周波特性に影響するような不要なワイヤー及
びリボンボンディングを削減できる。Further, by incorporating the device control power supply pattern in the lower layer by the multi-layer structure, the power supply wiring pattern in the first layer can be omitted, and the RF pattern, the matching circuit and the control circuit can be more freely manufactured, and the RF can be improved. It is possible to reduce unnecessary wires and ribbon bonding that affect high frequency characteristics such as straddling patterns.
【００３５】実施の形態３．この発明の実施の形態３に
ついて図５及び図６を参照しながら説明する。図５は、
この発明の実施の形態３に係るマイクロ波回路基板の実
装状態を示す斜視図である。また、図６は、図５のＣ−
Ｃ’線の断面図である。Embodiment 3. A third embodiment of the present invention will be described with reference to FIGS. Figure 5
It is a perspective view which shows the mounting state of the microwave circuit board which concerns on Embodiment 3 of this invention. Further, FIG. 6 shows C- of FIG.
It is sectional drawing of a C'line.
【００３６】図５及び図６は、複数の高熱伝導基板と、
パターンとを交互に積層した多層回路基板であり、ここ
ではパターンを６層に構成した多層回路基板の例を示し
ている。5 and 6 show a plurality of high thermal conductive substrates,
This is a multilayer circuit board in which patterns and patterns are alternately laminated. Here, an example of a multilayer circuit board in which patterns are configured in 6 layers is shown.
【００３７】図５及び図６において、１Ａ〜１Ｅは多層
に積層され窒化アルミニウム（ＡｌＮ）等から構成され
る高熱伝導基板であって、基板１Ａは後述する半導体デ
バイスの厚みとほぼ同等の基板厚である。また、１０ａ
〜１０ｄは高熱伝導基板１Ａ〜１Ｅ間に施されたパター
ン（導体回路層）であって、パターン１０ａはＲＦグラ
ンドパターンである。In FIGS. 5 and 6, 1A to 1E are high thermal conductive substrates which are laminated in multiple layers and are made of aluminum nitride (AlN) or the like, and the substrate 1A has a substrate thickness almost equal to the thickness of a semiconductor device described later. Is. Also, 10a
10d are patterns (conductor circuit layers) provided between the high thermal conductive substrates 1A to 1E, and the pattern 10a is an RF ground pattern.
【００３８】また、同図において、１１ａ〜１１ｃは下
層パターン給電のためのパターン、１２ａ〜１２ｆは下
層パターンから半導体デバイスへの電源供給パターンで
ある。２はＲＦパターン（マイクロストリップ）、５Ａ
〜５Ｃは基板１Ａに施された半導体デバイス設置用びキ
ャビティ、４Ａ〜４Ｃはキャビティ５Ａ〜５Ｃ下のパタ
ーン１０ａに半田等で接合された高電力高周波の半導体
デバイスである。In the figure, 11a to 11c are patterns for feeding the lower layer pattern, and 12a to 12f are power supply patterns from the lower layer pattern to the semiconductor device. 2 is RF pattern (microstrip), 5A
5C are semiconductor device mounting cavities formed on the substrate 1A, and 4A to 4C are high power high frequency semiconductor devices joined to the pattern 10a under the cavities 5A to 5C by soldering or the like.
【００３９】さらに、同図において、２０は全面メタラ
イズされた接地面、１４はＲＦグランドパターン１０ａ
と接地面２０をつなぐスルーホールで、内側面をメタラ
イズするなどして電気的に接続された状態であり、その
間隔は動作周波数帯域の最少波長に比べ十分小さい。ま
た、１５ａ〜１５ｃは内装パターン１０ｂ〜１０ｄと表
層のパターン１１ａ〜１１ｃ、またはパターン１２ａ〜
１２ｆとをつなぐスルーホールで、内側面をメタライズ
するなどして電気的に接続された状態である。９は半導
体デバイス４Ａ〜４Ｃと表面パターン２、１１ａ〜１１
ｃ、１２ａ〜１２ｆとを接続するワイヤー、もしくはリ
ボンである。Further, in the figure, 20 is a ground plane which is entirely metallized, and 14 is an RF ground pattern 10a.
The inner surface is electrically connected by a through hole that connects the ground surface 20 with the ground surface 20, and the distance is sufficiently smaller than the minimum wavelength of the operating frequency band. Further, 15a to 15c are interior patterns 10b to 10d and surface patterns 11a to 11c, or patterns 12a to.
It is a through hole connecting 12f and is electrically connected by metalizing the inner surface. Reference numeral 9 denotes semiconductor devices 4A to 4C and surface patterns 2, 11a to 11
It is a wire or a ribbon for connecting the c and 12a to 12f.
【００４０】図６に示すように、キャビティ５Ａ等は高
熱伝導基板の最上位層、すなわち第一層１Ａを貫通して
おり、また、基板の第一層１Ａを半導体デバイス４Ａ〜
４Ｃとほぼ同等の高さとし、ＲＦグランド面１０ａと半
導体デバイスグランド面とを同一にすることにより、高
周波特性の劣化をさらに防ぐことができる。As shown in FIG. 6, the cavities 5A and the like penetrate the uppermost layer of the high thermal conductive substrate, that is, the first layer 1A, and the first layer 1A of the substrate is connected to the semiconductor devices 4A to 4A.
By making the height substantially equal to that of 4C and making the RF ground surface 10a and the semiconductor device ground surface the same, it is possible to further prevent deterioration of high frequency characteristics.
【００４１】この実施の形態３においては、窒化アルミ
ニウム（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜
１Ｅを用いるため、それ自体が放熱用ヒートシンク部材
となり高電力半導体デバイス４Ａ〜４Ｃに必要な放熱用
ヒートシンク部材及び基板に必要な放熱用ヒートシンク
部材を不要とし、多層構造の実装回路基板が軽量化、及
び小型化される。また、デバイス配置のための貫通穴を
有せず、半導体デバイスと多層構造の第一層との厚みが
同等であることから半導体デバイスと基板間のギャップ
を少なくし、またデバイス接地面とＲＦ回路接地面とを
同一にすることから多層回路基板の高周波特性の劣化を
防ぐことができる。さらに、スルーホール１４の間隔を
使用周波数帯域の最少波長に比べ十分小さくするため周
波数遮断モード共振を防ぐことができる。In the third embodiment, the high thermal conductive substrates 1A to 1A made of aluminum nitride (AlN) or the like are used.
Since 1E is used, the heat dissipation heat sink member itself becomes unnecessary, and the heat dissipation heat sink member necessary for the high-power semiconductor devices 4A to 4C and the heat dissipation heat sink member necessary for the substrate are not required, and the mounting circuit board having a multilayer structure is reduced in weight, And miniaturized. Further, since there is no through hole for device arrangement and the thickness of the semiconductor device is equal to that of the first layer of the multilayer structure, the gap between the semiconductor device and the substrate is reduced, and the device ground plane and the RF circuit. Since the ground plane is the same, deterioration of the high frequency characteristics of the multilayer circuit board can be prevented. Furthermore, since the distance between the through holes 14 is made sufficiently smaller than the minimum wavelength of the frequency band used, frequency cutoff mode resonance can be prevented.
【００４２】さらに、多層構造によりデバイス制御用電
源パターンを下層に内装することにより第一層での電源
配線パターンを省略でき、ＲＦパターン、整合回路、及
び制御回路作製の自由度が向上し、またＲＦパターンを
またぐなど高周波特性に影響するような不要なワイヤ
ー、及びリボンボンディングを削減できる。Further, by incorporating the device control power supply pattern in the lower layer by the multi-layer structure, the power supply wiring pattern in the first layer can be omitted, and the flexibility of the RF pattern, the matching circuit, and the control circuit can be improved. It is possible to reduce unnecessary wires and ribbon bonding that affect the high frequency characteristics such as straddling the RF pattern.
【００４３】実施の形態４．この発明の実施の形態４に
ついて図７及び図８を参照しながら説明する。図７は、
この発明の実施の形態４に係るマイクロ波回路基板の実
装状態を示す斜視図である。また、図８は、図７のＤ−
Ｄ’線の断面図である。これらの図において図５及び図
６と共通する部分には同一の符号を付してある。Fourth Embodiment A fourth embodiment of the present invention will be described with reference to FIGS. 7 and 8. Figure 7
It is a perspective view which shows the mounting state of the microwave circuit board which concerns on Embodiment 4 of this invention. In addition, FIG. 8 shows D- of FIG.
It is sectional drawing of a D'line. In these figures, parts common to those in FIGS. 5 and 6 are designated by the same reference numerals.
【００４４】図７及び図８は、複数の窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜１Ｅ
と、パターン１０ａ〜１０ｄとを交互に積層した多層回
路基板であり、ここではパターンを６層に構成した多層
回路基板の例を示している。7 and 8 show high thermal conductive substrates 1A to 1E composed of a plurality of aluminum nitrides (AlN) or the like.
And the patterns 10a to 10d are alternately laminated. Here, an example of the multilayer circuit board in which the patterns are configured in 6 layers is shown.
【００４５】図７及び図８において、２２はマイクロス
トリップにおけるコプレナー線路を形成するパターンで
ある。また、２３はＲＦグランドパターン１０ａと上記
パターン２２をつなぐスルーホールで、内側面をメタラ
イズするなどして電気的に接続され状態である。２０は
全面メタライズされた接地面である。これはこのマイク
ロ波回路の設置状況または条件によって特に必要としな
い。In FIGS. 7 and 8, 22 is a pattern for forming a coplanar line in the microstrip. Reference numeral 23 is a through hole that connects the RF ground pattern 10a and the pattern 22 and is in a state of being electrically connected by metalizing the inner surface. Reference numeral 20 is a ground plane which is metallized over the entire surface. This is not particularly necessary depending on the installation conditions or conditions of this microwave circuit.
【００４６】この実施の形態４は、ＲＦの接地面をコプ
レナーパターン２２を介してとることにより、ＲＦグラ
ンドパターン１０ａと接地面２０をつなぐ貫通したスル
ーホールを必要とせず、以下の層に施されるパターンが
そのスルーホールによる制限を受けずパターン構成や作
成を容易にする。In the fourth embodiment, the RF ground plane is provided via the coplanar pattern 22, so that a through hole for connecting the RF ground pattern 10a and the ground plane 20 is not required, and the following layers are formed. The pattern to be formed is not limited by the through hole and facilitates pattern configuration and creation.
【００４７】すなわち、この実施の形態４においては、
窒化アルミニウム（ＡｌＮ）等から構成される高熱伝導
基板１Ａ〜１Ｅを用いるため、それ自体が放熱用ヒート
シンク部材となり高電力半導体デバイスに必要な放熱用
ヒートシンク部材及び、基板に必要な放熱用ヒートシン
ク部材を不要とし、多層構造の実装回路基板が軽量化、
及び小型化される。また、デバイス配置のための貫通穴
を有せず、半導体デバイスと多層構造の第一層との厚み
が同等であることから半導体デバイスと基板間のギャッ
プを少なくし、またデバイス接地面とＲＦ回路接地面と
を同一にすることから多層回路基板の高周波特性の劣化
を防ぐことができる。また、多層構造によりデバイス制
御用電源パターンを下層に内装することにより第一層で
の電源配線パターンを省略でき、ＲＦパターン、整合回
路、及び制御回路作製の自由度が向上し、またＲＦパタ
ーンをまたぐなど高周波特性に影響するような不要ワイ
ヤー、及びリボンボンディングを削減できる。さらに、
ＲＦ接地面のための貫通のスルーホールを必要としない
ため下層に施される電源パターン回路製作の自由度が向
上する。That is, in the fourth embodiment,
Since the high thermal conductive substrates 1A to 1E made of aluminum nitride (AlN) or the like are used, they themselves serve as a heat sink for heat dissipation, and a heat sink member for heat dissipation necessary for a high power semiconductor device and a heat sink member for heat dissipation necessary for a substrate are provided. Eliminating the need for a multi-layered mounting circuit board that is lightweight,
And miniaturized. Further, since there is no through hole for device arrangement and the thickness of the semiconductor device is equal to that of the first layer of the multilayer structure, the gap between the semiconductor device and the substrate is reduced, and the device ground plane and the RF circuit. Since the ground plane is the same, deterioration of the high frequency characteristics of the multilayer circuit board can be prevented. In addition, since the power supply pattern for device control is provided in the lower layer by the multi-layer structure, the power supply wiring pattern in the first layer can be omitted, and the freedom of manufacturing the RF pattern, the matching circuit, and the control circuit is improved, and the RF pattern is It is possible to reduce unnecessary wires and ribbon bonding that may affect high frequency characteristics such as straddling. further,
Since the through hole for the RF ground plane is not required, the degree of freedom in manufacturing the power supply pattern circuit provided in the lower layer is improved.
【００４８】実施の形態５．この発明の実施の形態５に
ついて図９を参照しながら説明する。図９は、この発明
の実施の形態５に係るマイクロ波回路基板の実装状態を
示す部分断面図である。この図において図５及び図６と
共通する部分には同一の符号を付してある。Embodiment 5. The fifth embodiment of the present invention will be described with reference to FIG. FIG. 9 is a partial cross-sectional view showing a mounted state of the microwave circuit board according to the fifth embodiment of the present invention. In this figure, the same parts as those in FIGS. 5 and 6 are designated by the same reference numerals.
【００４９】図９（ａ）は、複数の窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜１Ｅ
と、パターン１０ａ〜１０ｄとを交互に積層した多層回
路基板とＦＥＴのソースドライブ回路の構成図であり、
パターンを６層に構成した多層回路基板の例を示してい
る。FIG. 9A shows high thermal conductive substrates 1A to 1E composed of a plurality of aluminum nitrides (AlN) or the like.
FIG. 3 is a configuration diagram of a multi-layer circuit board in which patterns 10a to 10d are alternately laminated and a source drive circuit of an FET,
The example of the multilayer circuit board which comprised the pattern in 6 layers is shown.
【００５０】図９において、２４はＦＥＴ等の半導体デ
バイスが配置されるキャビティ部のパターンであって、
同一層のパターンとは独立している。また、パターン２
５はパターン２４直下にあって、パターン２４と同様に
同一層のパターンとは独立している。２６はパターン２
５と接地面２０をつなぐスルーホールで、内側面をメタ
ライズするなどして電気的に接続された状態であり、そ
の間隔は動作周波数帯域の最少波長に比べ十分小さい。
さらに、２８はパターン２４とパターン２７とをつなぐ
スルーホールで、内側面をメタライズするなどして電気
的に接続された状態である。In FIG. 9, reference numeral 24 denotes a pattern of a cavity in which semiconductor devices such as FETs are arranged,
It is independent of the pattern in the same layer. Also, pattern 2
Reference numeral 5 is immediately below the pattern 24, and like the pattern 24, is independent of the pattern of the same layer. 26 is pattern 2
The inner surface is metalized by a through hole that connects 5 and the ground plane 20, and the distance between them is sufficiently smaller than the minimum wavelength of the operating frequency band.
Further, 28 is a through hole connecting the pattern 24 and the pattern 27, which is in a state of being electrically connected by metallizing the inner surface.
【００５１】この実施の形態５は、上記実施の形態３に
おける多層回路基板において、半導体デバイスのキャビ
ティ部のパターン２４とその直下のパターン２５が独立
して施され、それらパターンに高熱伝導基板１Ｂが挟ま
れることによって、高熱伝導基板１Ｂの誘電率を利用し
て点線で囲まれる部分で平行平板コンデンサ２９を構成
し、図９（ｂ）の様なＦＥＴのソースドライブを行うた
めの回路構成が可能になる。In the fifth embodiment, in the multilayer circuit board according to the third embodiment, the pattern 24 of the cavity portion of the semiconductor device and the pattern 25 immediately below the pattern are independently provided, and the high thermal conductive substrate 1B is provided in these patterns. By being sandwiched, the parallel plate capacitor 29 is configured in the portion surrounded by the dotted line by utilizing the dielectric constant of the high thermal conductive substrate 1B, and the circuit configuration for performing the source drive of the FET as shown in FIG. 9B is possible. become.
【００５２】すなわち、この実施の形態５においては、
窒化アルミニウム（ＡｌＮ）等から構成される高熱伝導
基板１Ａ〜１Ｅを用いるため、それ自体が放熱用ヒート
シンク部材となり高電力半導体デバイスに必要な放熱用
ヒートシンク部材及び、基板に必要な放熱用ヒートシン
ク部材を不要とし、実装回路基板が軽量化、及び小型化
される。また、デバイス配置のための貫通穴を有しない
ため半導体デバイスと基板間のギャップを少なくし高周
波特性の劣化を防ぎ、スルーホール１４の間隔を使用周
波数帯域の最少波長に比べ十分小さくするため周波数遮
断モード共振を防ぐことができる。That is, in the fifth embodiment,
Since the high thermal conductive substrates 1A to 1E made of aluminum nitride (AlN) or the like are used, they themselves serve as a heat sink for heat dissipation, and a heat sink member for heat dissipation necessary for a high power semiconductor device and a heat sink member for heat dissipation necessary for a substrate are provided. It is not necessary, and the mounting circuit board is lightweight and compact. Further, since there is no through hole for arranging the device, the gap between the semiconductor device and the substrate is reduced to prevent deterioration of high frequency characteristics, and the interval of the through hole 14 is sufficiently smaller than the minimum wavelength of the frequency band used, so that the frequency cutoff is performed. Mode resonance can be prevented.
【００５３】さらに、ＦＥＴ等の接地面（ソース）パタ
ーンを独立して施し高熱伝導基板１Ｂの誘電率を利用し
平行平板コンデンサ２９を形成出来る。それによってソ
ースドライブ回路を構成することができる。Further, the parallel plate capacitor 29 can be formed by independently providing the ground plane (source) pattern of the FET or the like and utilizing the dielectric constant of the high thermal conductive substrate 1B. Thereby, the source drive circuit can be configured.
【００５４】実施の形態６．この発明の実施の形態６に
ついて図１０を参照しながら説明する。図１０は、この
発明の実施の形態１０に係るマイクロ波回路基板の実装
状態を示す部分断面図である。この図において上記実施
の形態４及び実施の形態５と共通する部分には同一の符
号を付してある。Sixth Embodiment A sixth embodiment of the present invention will be described with reference to FIG. FIG. 10 is a partial cross-sectional view showing a mounted state of the microwave circuit board according to the tenth embodiment of the present invention. In this figure, the same parts as those in the fourth and fifth embodiments are designated by the same reference numerals.
【００５５】図１０（ａ）は、複数の窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜１Ｅ
と、パターン１０ａ〜１０ｄとを交互に積層した多層回
路基板とＦＥＴのソースドライブ回路の構成図であり、
パターンを６層に構成した多層回路基板の例を示してい
る。FIG. 10A shows high thermal conductive substrates 1A to 1E composed of a plurality of aluminum nitrides (AlN) or the like.
FIG. 3 is a configuration diagram of a multi-layer circuit board in which patterns 10a to 10d are alternately laminated and a source drive circuit of an FET,
The example of the multilayer circuit board which comprised the pattern in 6 layers is shown.
【００５６】図１０において、２４はＦＥＴ等の半導体
デバイスが配置されるキャビティ部のパターンであっ
て、同一層のパターンとは独立している。また、パター
ン２５はパターン２４直下にあって、パターン２４と同
様に同一層のパターンとは独立している。２０は全面メ
タライズされた接地面である。２６はパターン２５と接
地面２０をつなぐスルーホールで、内側面をメタライズ
するなどして電気的に接続された状態であり、その間隔
は動作周波数帯域の最少波長に比べ十分小さい。In FIG. 10, reference numeral 24 denotes a pattern of a cavity in which a semiconductor device such as an FET is arranged, which is independent of the pattern of the same layer. The pattern 25 is directly below the pattern 24 and is independent of the pattern of the same layer as the pattern 24. Reference numeral 20 is a ground plane which is metallized over the entire surface. Reference numeral 26 is a through hole that connects the pattern 25 and the ground plane 20, and is a state in which they are electrically connected by metalizing the inner side surface, and the spacing thereof is sufficiently smaller than the minimum wavelength of the operating frequency band.
【００５７】この実施の形態６は、上記実施の形態４に
おける多層回路基板において、半導体デバイスのキャビ
ティ部のパターン２４とその直下のパターン２５が独立
して施され、それらパターンに高熱伝導基板１Ｂが挟ま
れることによって、高熱伝導基板１Ｂの誘電率を利用し
て点線で囲まれる部分で平行平板コンデンサ２９を構成
し、図１０（ｂ）のようなＦＥＴのソースドライブを行
うための回路構成が可能になる。In the sixth embodiment, in the multilayer circuit board according to the fourth embodiment, the pattern 24 of the cavity portion of the semiconductor device and the pattern 25 immediately thereunder are independently provided, and the high thermal conductive substrate 1B is provided in these patterns. By being sandwiched, the parallel plate capacitor 29 is configured in the portion surrounded by the dotted line by utilizing the dielectric constant of the high thermal conductive substrate 1B, and the circuit configuration for performing the source drive of the FET as shown in FIG. 10B is possible. become.
【００５８】[0058]
【発明の効果】以上のように、この発明によれば、高周
波特性の劣化を防止することができると共に、マイクロ
波回路基板の表層における実装密度及びＲＦ整合回路の
パターン製作の自由度が向上し、高周波特性に影響する
ような不要なワイヤー及びリボンボンディングを削除す
ることができる。また、ＲＦパターンのグランド面より
下層に施されるパターンがスルーホールによって制限を
受けず、パターン構成や作成を容易にすることができ
る。 As described above, according to the present invention, the high frequency
It is possible to prevent the deterioration of wave characteristics and
Of the mounting density and RF matching circuit on the surface layer of the wave circuit board
The degree of freedom in pattern fabrication is improved, which affects high frequency characteristics.
Remove unnecessary wires and ribbon bonding such as
You can Also, from the ground plane of the RF pattern
The pattern applied to the lower layer is restricted by the through hole
Pattern configuration and creation easily
It
【００５９】また、他の発明によれば、前記高熱伝導基
板層を窒化アルミニウムとしたので、高熱伝導基板の誘
電率を利用して平行平板コンデンサを構成でき、ＦＥＴ
のソースドライブを行うための回路を容易に構成するこ
とができる。 According to another invention, the high thermal conductive group is
Since the plate layer is made of aluminum nitride, it is an attractive choice for high thermal conductivity substrates.
A parallel plate capacitor can be constructed by using the electric power, and FET
It is possible to easily configure a circuit for
You can
【００６０】[0060]
【００６１】[0061]
【図１】 この発明の実施の形態１の表面を示す図であ
る。FIG. 1 is a diagram showing a surface of a first embodiment of the present invention.
【図２】 図１のＡ−Ａ’線の断面を示す図である。FIG. 2 is a view showing a cross section taken along line A-A ′ of FIG.
【図３】 この発明の実施の形態２の正面を示す図であ
る。FIG. 3 is a diagram showing a front surface of a second embodiment of the present invention.
【図４】 図３のＢ−Ｂ’線の断面を示す図である。FIG. 4 is a diagram showing a cross section taken along line B-B ′ of FIG. 3;
【図５】 この発明の実施の形態３を示す斜視図であ
る。FIG. 5 is a perspective view showing a third embodiment of the present invention.
【図６】 図５のＣ−Ｃ’線の断面を示す図である。6 is a view showing a cross section taken along line C-C ′ of FIG.
【図７】 この発明の実施の形態４を示す斜視図であ
る。FIG. 7 is a perspective view showing a fourth embodiment of the present invention.
【図８】 図７のＤ−Ｄ’線の断面を示す図である。FIG. 8 is a view showing a cross section taken along line D-D ′ of FIG. 7.
【図９】 この発明の実施の形態５の部分断面を示す図
である。FIG. 9 is a diagram showing a partial cross section of a fifth embodiment of the present invention.
【図１０】 この発明の実施の形態６の部分断面を示す
図である。FIG. 10 is a diagram showing a partial cross section of a sixth embodiment of the present invention.
【図１１】 従来のマイクロ波回路基板を示す斜視図で
ある。FIG. 11 is a perspective view showing a conventional microwave circuit board.
【図１２】 従来の他のマイクロ波回路基板（多層回路
基板）を示す斜視図である。FIG. 12 is a perspective view showing another conventional microwave circuit board (multilayer circuit board).
【図１３】 ＦＥＴのソースドライブ方式の簡単な説明
図である。FIG. 13 is a simple explanatory diagram of a source drive system of an FET.
１Ａ 高熱伝導基板、２ ＲＦパターン（マイクロスト
リップ線路）、３ デバイス電源用パターン、４ 高電
力高周波の半導体デバイス、５Ａ キャビティ、９ ワ
イヤーまたはリボン、２０ 接地面、２１ スルーホー
ル。1A high thermal conductive substrate, 2 RF pattern (microstrip line), 3 device power supply pattern, 4 high power and high frequency semiconductor device, 5A cavity, 9 wire or ribbon, 20 ground plane, 21 through hole.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｃ (56)参考文献 特開 平５−74970（ＪＰ，Ａ) 特開 平５−291347（ＪＰ，Ａ) 特開 平３−276745（ＪＰ，Ａ) 特開 平６−85108（ＪＰ，Ａ) 特開 平６−334341（ＪＰ，Ａ) 特開 平６−342853（ＪＰ，Ａ) 特開 平６−188329（ＪＰ，Ａ) 特開 平６−232287（ＪＰ，Ａ) 特開 平７−122681（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/13 H05K 3/46 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI H05K 3/46 H01L 23/12 C (56) Reference JP-A-5-74970 (JP, A) JP-A-5-291347 ( JP, A) JP 3-276745 (JP, A) JP 6-85108 (JP, A) JP 6-334341 (JP, A) JP 6-342853 (JP, A) JP HEI 6-188329 (JP, A) JP 6-232287 (JP, A) JP 7-122681 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 23 / 12 H01L 23/13 H05K 3/46
Claims (3)
層とを交互に積層して構成された多層回路基板と、この
多層回路基板の最上層の高熱伝導基板層に貫通して設け
られた複数のキャビティと、このキャビティ周辺部にお
ける前記最上層の高熱伝導基板層に形成されたＲＦパタ
ーンと、前記ＲＦパターンの近傍に形成されたコプレナ
ー線路と、前記複数のキャビティ内にそれぞれ配置さ
れ、前記ＲＦパターンと接続される複数の半導体デバイ
スと、前記最上層の高熱伝導基板層に隣接する導体回路
層によって構成された前記複数の半導体デバイス及び前
記ＲＦパターンのグランド面と、前記キャビティ周辺部
における前記ＲＦパターンのグランド面と前記コプレナ
ー線路との間に設けられ、前記ＲＦパターンのグランド
面と前記コプレナー線路とを電気的に接続するスルーホ
ールとを備えたことを特徴とするマイクロ波回路基板。1. A and the multilayer circuit board constructed by laminating a multilayer of the high thermal conductive substrate layer and the multilayer conductive circuit layers alternately, the
Provided through the highest thermal conductive board layer of the multilayer circuit board
Multiple cavities and the surrounding cavities
The RF pattern formed on the uppermost high thermal conductive substrate layer, and the coplanar formed near the RF pattern
-The track and the cavities
Is, a plurality of semiconductor devices to be connected to the RF pattern, wherein the conductor circuits neighboring the uppermost layer of the high thermal conductive substrate layer
The plurality of semiconductor devices constituted by layers and
Wherein the ground plane of the serial RF pattern, the ground plane of the RF pattern before Symbol cavity periphery coplanar
-It is installed between the track and the ground of the RF pattern.
Microwave circuit board, characterized in that a electrically connected to Luz Ruhoru the surface and the coplanar line.
層とを交互に積層して構成された多層回路基板と、この
多層回路基板の最上層の高熱伝導基板層に貫通して設け
られたキャビティと、このキャビティの周縁部における
前記最上層の高熱伝導基板層に形成されたＲＦパターン
と、前記ＲＦパターンの近傍に形成されたコプレナー線
路と、前記キャビティ内にそれぞれ配置され、前記ＲＦ
パターンと接続される半導体デバイスと、前記最上層の
高熱伝導基板層に隣接する導体回路層によって構成され
た前記半導体デバイス及び前記ＲＦパターンのグランド
面と、前記半導体デバイスのグランド面により構成さ
れ、前記ＲＦパターンのグランド面から独立した第１の
独立パターン、この第１の独立パターンの直下の導体回
路層により構成された第２の独立パターン及びこれら第
１の及び第２の独立パターンに挟まれた高熱伝導基板層
により形成された平行平板コンデンサと、前記第２の独
立パターンと前記多層回路基板の最下層の高熱伝導基板
層に設けられた接地面との間に複数個設けられ、前記第
２の独立パターンと前記接地面とを電気的に接続する第
１のスルーホールと、前記キャビティ周辺部における前
記ＲＦパターンのグランド面と前記コプレナー線路との
間に設けられ、前記ＲＦパターンのグランド面と前記コ
プレナー線路とを電気的に接続する第２のスルーホール
とを備えたことを特徴とするマイクロ波回路基板。2. A multi-layer high thermal conductivity substrate layer and the multilayer of the multilayer circuit board and a conductor circuit layer formed by laminating alternately, the
Provided through the highest thermal conductive board layer of the multilayer circuit board
The cavity and the rim of this cavity
An RF pattern formed on the uppermost high thermal conductive substrate layer, and a coplanar wire formed in the vicinity of the RF pattern
And a RF path disposed in the cavity and the RF path, respectively.
A semiconductor device connected to the pattern, and the top layer
Composed of a conductor circuit layer adjacent to the high thermal conductivity substrate layer
The semiconductor device and the RF pattern ground
Surface and the ground plane of the semiconductor device.
Is, first independent pattern that is independent of the ground plane of the RF pattern, the second independent pattern and these first and second independent pattern constituted by a conductor circuit layer immediately below the first independent pattern a parallel-plate capacitor formed by the high thermally conductive substrate layer pinched, said second Germany
Standing pattern and high thermal conductive substrate at the bottom of the multilayer circuit board
A plurality of layers are provided between the ground plane and the ground plane,
A second electrically connecting the two independent patterns to the ground plane
1 through hole and the front of the cavity periphery
Between the ground plane of the RF pattern and the coplanar line
It is provided between the ground plane of the RF pattern and the ground plane.
Second through hole for electrically connecting to the planar line
And a microwave circuit board.
ムとしたことを特徴とする請求項２に記載のマイクロ波
回路基板。3. The microwave circuit board according to claim 2, wherein the high thermal conductive substrate layer is made of aluminum nitride.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338831A JP3438715B2 (en) | 2000-11-07 | 2000-11-07 | Microwave circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338831A JP3438715B2 (en) | 2000-11-07 | 2000-11-07 | Microwave circuit board |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7169915A Division JPH0922964A (en) | 1995-07-05 | 1995-07-05 | Microwave circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196501A JP2001196501A (en) | 2001-07-19 |
| JP3438715B2 true JP3438715B2 (en) | 2003-08-18 |
Family
ID=18813984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338831A Expired - Fee Related JP3438715B2 (en) | 2000-11-07 | 2000-11-07 | Microwave circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438715B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004063664A (en) | 2002-07-26 | 2004-02-26 | Murata Mfg Co Ltd | Multilayer ceramic substrate with cavity |
| CA2550776C (en) | 2003-12-30 | 2011-07-05 | Telefonaktiebolaget L M Ericsson (Publ) | Tunable microwave arrangements |
| JP2009200119A (en) * | 2008-02-19 | 2009-09-03 | Hitachi Kokusai Electric Inc | High-frequency module |
| JP6413887B2 (en) * | 2015-03-30 | 2018-10-31 | 三菱電機株式会社 | High frequency matching circuit board and microwave semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276745A (en) * | 1990-03-27 | 1991-12-06 | Mitsubishi Electric Corp | Semiconductor device |
| JPH0574970A (en) * | 1991-09-17 | 1993-03-26 | Oki Electric Ind Co Ltd | High-frequency integrated circuit device |
| JPH05291347A (en) * | 1992-04-14 | 1993-11-05 | Oki Electric Ind Co Ltd | Packaging structure of tab-ic for high frequency |
| JPH0685108A (en) * | 1992-08-31 | 1994-03-25 | Kyocera Corp | Semiconductor device |
| JPH06188329A (en) * | 1992-12-17 | 1994-07-08 | Shinko Electric Ind Co Ltd | Package for semiconductor device |
| JPH0810739B2 (en) * | 1993-02-08 | 1996-01-31 | 日本電気株式会社 | Hybrid IC |
| JPH06342853A (en) * | 1993-04-06 | 1994-12-13 | Tokuyama Soda Co Ltd | Package for semiconductor element |
| JP3215545B2 (en) * | 1993-05-27 | 2001-10-09 | イビデン株式会社 | Thin film multilayer wiring board and method of manufacturing the same |
| JP2735776B2 (en) * | 1993-10-28 | 1998-04-02 | 京セラ株式会社 | Multilayer alumina wiring board and package for housing semiconductor element |
-
2000
- 2000-11-07 JP JP2000338831A patent/JP3438715B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196501A (en) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367936B1 (en) | High frequency integrated circuit device with laminated body | |
| KR100197187B1 (en) | High frequency power amplifier circuit device | |
| JP3973402B2 (en) | High frequency circuit module | |
| KR100839067B1 (en) | Electronic circuit module and manufacturing method thereof | |
| EP1085594B1 (en) | High frequency circuit apparatus | |
| JP2005311230A (en) | Circuit module and circuit device using the same | |
| JP3515854B2 (en) | High frequency power amplifier circuit device | |
| JP3438715B2 (en) | Microwave circuit board | |
| JP2012209527A (en) | Component built-in substrate and manufacturing method of the same | |
| JP2616698B2 (en) | Composite high frequency circuit module | |
| US20220021102A1 (en) | Wireless communication module | |
| WO2022014066A1 (en) | Wireless communication module | |
| JP2798070B2 (en) | Composite microwave integrated circuit | |
| JPH0922964A (en) | Microwave circuit board | |
| CN114078792A (en) | Semiconductor package, semiconductor device, semiconductor package mounting apparatus, and semiconductor device mounting apparatus | |
| JP2000216307A (en) | Amplifying device | |
| JP2005340713A (en) | Multichip module | |
| US11257734B2 (en) | Thermal management package and method | |
| JP2001244375A (en) | High frequency circuit substrate | |
| JPH05121589A (en) | Thick film hybrid integrated circuit | |
| US11984380B2 (en) | Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus | |
| JPH0851171A (en) | Semiconductor ceramic package | |
| JP2000312103A (en) | Microwave circuit package and manufacture thereof | |
| JP7005111B2 (en) | Electronic component mounting product | |
| WO2023053228A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |