JP2003232831A - Wiring board for inspection and its manufacturing method - Google Patents

Wiring board for inspection and its manufacturing method

Info

Publication number
JP2003232831A
JP2003232831A JP2002034868A JP2002034868A JP2003232831A JP 2003232831 A JP2003232831 A JP 2003232831A JP 2002034868 A JP2002034868 A JP 2002034868A JP 2002034868 A JP2002034868 A JP 2002034868A JP 2003232831 A JP2003232831 A JP 2003232831A
Authority
JP
Japan
Prior art keywords
inspection
wiring board
semiconductor device
conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002034868A
Other languages
Japanese (ja)
Inventor
Akira Matsuura
亮 松浦
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002034868A priority Critical patent/JP2003232831A/en
Publication of JP2003232831A publication Critical patent/JP2003232831A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a scar (impression) of a projecting conductor formed on an external terminal of a device which is an inspection object on a wiring board for inspection having the projecting conductors provided on wiring, and to prevent exfoliation of the projecting conductors from the wiring. <P>SOLUTION: This wiring board for inspection is formed by providing the wiring having a prescribed pattern on the surface of an insulating substrate, and by providing the projecting conductors on prescribed positions on the wiring, and is used for inspection of a semiconductor device by bringing the external terminals of the semiconductor device into contact with the projecting conductors. In the board, the projecting conductor comprises an anchor part having a prescribed area of base and a needle-shaped corner part projecting from the anchor part, and the corner parts and the external terminals of the semiconductor device are set so as to be brought into contact with each other. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、検査用配線基板及
びその製造方法に関し、特に、外部端子が小さい半導体
装置の検査用配線基板に適用して有効な技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection wiring board and a method for manufacturing the same, and more particularly to a technique effectively applied to an inspection wiring board for a semiconductor device having small external terminals.

【0002】[0002]

【従来の技術】従来、BGA(Ball Grid Array)やC
SP(Chip Size Package)などの半導体装置は、製造
工程において各種の検査が行われており、例えば、出荷
前には、バーンインテストが行われている。
2. Description of the Related Art Conventionally, BGA (Ball Grid Array) and C
Semiconductor devices such as SPs (Chip Size Packages) are subjected to various inspections in the manufacturing process, and for example, a burn-in test is performed before shipment.

【0003】前記バーンインテストは、前記半導体装置
の初期不良を除去するために行われるテストであり、前
記半導体装置の故障因子を加速させるため、前記半導体
装置を高温度下に置き、通常より高い電圧を印加して、
活性化エネルギーを高めて行われる。
The burn-in test is a test performed to remove an initial defect of the semiconductor device. To accelerate a failure factor of the semiconductor device, the semiconductor device is placed under a high temperature and a voltage higher than usual is applied. By applying
It is performed by increasing the activation energy.

【0004】また、前記バーンインテストは、従来、ピ
ン状の検査端子(プローブ端子)を半導体装置の外部端
子に接触させた状態で行われてきた。しかしながら、近
年の半導体装置の小型化、高機能化に伴う半導体装置の
外部端子の狭ピッチ化、多ピン化、小面積化により、前
記ピン状のプローブ端子を用いたテストが困難になって
きている。
Further, the burn-in test has hitherto been carried out with a pin-shaped inspection terminal (probe terminal) in contact with an external terminal of a semiconductor device. However, due to the recent trend toward miniaturization and high functionality of semiconductor devices, narrowing the pitch of external terminals of semiconductor devices, increasing the number of pins, and reducing the area have made it difficult to perform tests using the pin-shaped probe terminals. There is.

【0005】そこで、近年では、例えば、図6に示すよ
うに、ボール状の外部端子(ボール状端子)4が設けら
れた半導体装置PKGを、絶縁基板1の表面に配線2が
設けられた検査用配線基板(プローブ基板)PBに載せ
て行われるようになってきている。このとき、前記検査
用配線基板PBは、エラストマー8が設けられたマザー
ソケット9上に配置されており、外周部がチップガイド
10で固定されている。
Therefore, in recent years, for example, as shown in FIG. 6, a semiconductor device PKG provided with ball-shaped external terminals (ball-shaped terminals) 4 is inspected in which wiring 2 is provided on the surface of an insulating substrate 1. It has come to be mounted on a wiring board (probe board) PB for use. At this time, the inspection wiring board PB is arranged on the mother socket 9 provided with the elastomer 8, and the outer peripheral portion is fixed by the chip guide 10.

【0006】またこのとき、前記検査用配線基板PBの
配線2には、図7に示すように、前記外部端子4と接触
する第1端子(プローブ端子)201と、検査用の制御
装置と接続するための第2端子202が設けられてい
る。また、前記第1端子201上には、例えば、図7に
示したような、扇状の突起導体11が設けられている。
At this time, the wiring 2 of the inspection wiring board PB is connected to a first terminal (probe terminal) 201 which is in contact with the external terminal 4 and a control device for inspection, as shown in FIG. A second terminal 202 is provided for this purpose. Further, a fan-shaped protruding conductor 11 as shown in FIG. 7, for example, is provided on the first terminal 201.

【0007】前記扇状の突起導体11は、図8(a)及
び図8(b)に示すように、頂角θ1がほぼ90度であ
り、前記突起導体11の頂角部分が前記外部端子4と接
触し、かつ、1つの外部端子4に対して、4個の突起導
体11が接触するように設けられている。ここで、図8
(a)は図7の領域L1の拡大図、図8(b)は図8
(a)のE−E’線での断面図である。
As shown in FIGS. 8A and 8B, the fan-shaped protruding conductor 11 has an apex angle θ1 of about 90 degrees, and the apex angle portion of the protruding conductor 11 is the external terminal 4. In addition, the four protruding conductors 11 are provided so as to be in contact with the external terminals 4 and one external terminal 4. Here, FIG.
8A is an enlarged view of the region L1 in FIG. 7, and FIG. 8B is FIG.
It is sectional drawing in the EE 'line of (a).

【0008】また、前記検査用配線基板PBでは、図8
(b)に示したように、前記配線2及び前記突起導体1
1の表面に、検査精度の低下を防ぐための金めっき5が
設けられている。
The inspection wiring board PB shown in FIG.
As shown in (b), the wiring 2 and the protruding conductor 1
Gold plating 5 is provided on the surface of No. 1 to prevent deterioration of inspection accuracy.

【0009】また、前記半導体装置PKGは、一般に、
図9に示すように、絶縁層12の表面に配線13が設け
られ、その周囲にはんだ保護膜14が設けられており、
前記外部端子4は前記配線13の所定位置に接続されて
いる。
Further, the semiconductor device PKG is generally
As shown in FIG. 9, wiring 13 is provided on the surface of insulating layer 12, and solder protective film 14 is provided around it.
The external terminal 4 is connected to a predetermined position of the wiring 13.

【0010】前記検査用配線基板PBを用いたバーンイ
ンテストは、前記半導体装置PKGを前記検査用配線基
板PBに載せた後、前記半導体装置PKG上からカバー
(図示しない)をして荷重をかけ、図9に示したよう
に、前記突起導体11を前記半導体装置PKGの外部端
子4に食い込ませた状態で測定する。
In the burn-in test using the inspection wiring board PB, after mounting the semiconductor device PKG on the inspection wiring board PB, a cover (not shown) is applied from above the semiconductor device PKG to apply a load, As shown in FIG. 9, the protruding conductor 11 is measured in a state of being bitten into the external terminal 4 of the semiconductor device PKG.

【0011】このとき、前記突起導体11を前記半導体
装置PKGの外部端子4に食い込ませることにより、図
10(a)及び図10(b)に示すように、前記突起導
体11と前記外部端子4の接触面積6を確保することが
でき、接触抵抗を低くすることができる。また、前記突
起導体11を前記外部端子4に食い込ませることによ
り、前記突起導体11と前記外部端子4の接続が確実に
なり、テストを行いやすくなる。
At this time, the projecting conductor 11 is made to bite into the external terminal 4 of the semiconductor device PKG, so that the projecting conductor 11 and the external terminal 4 as shown in FIGS. 10 (a) and 10 (b). The contact area 6 can be secured, and the contact resistance can be reduced. Further, by making the protruding conductor 11 bite into the external terminal 4, the connection between the protruding conductor 11 and the external terminal 4 becomes reliable, and the test becomes easy.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、前記従
来の技術では、図9、図10(a)及び図10(b)に
示したように、前記半導体装置PKGの外部端子4に、
前記検査用配線基板PBの突起導体11が食い込んだ状
態で検査を行うため、検査終了後、前記半導体装置PK
Gを前記検査用配線基板PBから外したときに、前記半
導体装置の外部端子4に、前記突起導体11が食い込ん
だ痕(圧痕)が残る。
However, in the conventional technique, as shown in FIGS. 9, 10A and 10B, the external terminal 4 of the semiconductor device PKG is
Since the inspection is performed in a state where the protruding conductor 11 of the inspection wiring board PB bites in, the semiconductor device PK is
When G is removed from the inspection wiring board PB, a mark (an indentation) in which the protruding conductor 11 bites remains on the external terminal 4 of the semiconductor device.

【0013】このとき、前記外部端子4の表面積に対す
る前記圧痕の面積の比が大きいと、例えば、前記半導体
装置PKGを実装基板に実装する際に、前記外部端子4
の認識が難しくなり、位置決めの精度が低下するという
問題があった。
At this time, if the ratio of the area of the indentation to the surface area of the external terminal 4 is large, the external terminal 4 is mounted when the semiconductor device PKG is mounted on a mounting board, for example.
However, there is a problem that the recognition accuracy becomes difficult and the positioning accuracy decreases.

【0014】また、近年の前記半導体装置PKGの小型
化や高機能化により、前記半導体装置の外部端子4も小
型化しているため、前記突起導体11が大きいと、前記
外部端子4の表面積に対する前記圧痕の面積の比が大き
くなる。そのため、位置決めが更に難しくなる。また、
前記突起導体11が大きいと、前記外部端子4が変形し
て、前記半導体装置PKGを実装する際に、接続不良の
原因になったりするという問題があった。
Further, since the external terminal 4 of the semiconductor device is also downsized due to the recent miniaturization and high functionality of the semiconductor device PKG, if the protruding conductor 11 is large, the external surface area of the external terminal 4 is reduced. The area ratio of the indentation increases. Therefore, positioning becomes more difficult. Also,
If the protruding conductor 11 is large, there is a problem that the external terminal 4 is deformed and causes a connection failure when the semiconductor device PKG is mounted.

【0015】また、前記外部端子4の小型化により、前
記半導体装置PBの配線13と前記外部端子4の接続面
積Sも小さくなる。このとき、前記外部端子4と突起導
体11の接触面積6が大きいと、前記外部端子4と前記
配線12の密着強度に対して、前記外部端子4と前記突
起導体11の密着強度が大きくなることがある。その場
合、前記バーンインテスト終了後、前記半導体装置PK
Gを前記検査用配線基板PBから外す際に、図11に示
すように、前記外部端子4が前記半導体装置PKGの配
線13から剥がれてしまうという問題があった。
Further, due to the miniaturization of the external terminal 4, the connection area S between the wiring 13 of the semiconductor device PB and the external terminal 4 is also reduced. At this time, if the contact area 6 between the external terminal 4 and the protruding conductor 11 is large, the adhesion strength between the external terminal 4 and the protruding conductor 11 is larger than the adhesion strength between the external terminal 4 and the wiring 12. There is. In that case, after completion of the burn-in test, the semiconductor device PK
When G is removed from the inspection wiring board PB, the external terminal 4 is peeled off from the wiring 13 of the semiconductor device PKG as shown in FIG.

【0016】以上のような問題を防ぐために、前記検査
用配線基板PBでは、前記外部端子4の小型化に合わせ
て、前記突起導体11も小さくし、前記外部端子4への
食い込み量を少なくし、前記外部端子4にできる圧痕を
小さくしなければならない。
In order to prevent the above problems, in the inspection wiring board PB, the protruding conductors 11 are also made smaller in accordance with the miniaturization of the external terminals 4 to reduce the amount of bite into the external terminals 4. The indentation formed on the external terminal 4 must be reduced.

【0017】前記突起導体11の食い込み量を少なくす
る方法としては、図12に示すように、前記突起導体1
1の頂角θ1を小さくする方法が考えられる。しかしな
がら、前記突起導体11の頂角θ1を小さくすると、前
記突起導体11の底面積、すなわち、前記突起導体11
と前記プローブ端子201との密着面積が小さくなり、
密着強度が低下する。そのため、前記突起導体11が前
記プローブ端子201から剥がれやすくなるという問題
があった。
As a method of reducing the biting amount of the protruding conductor 11, as shown in FIG.
A method of reducing the apex angle θ1 of 1 can be considered. However, when the apex angle θ1 of the protruding conductor 11 is reduced, the bottom area of the protruding conductor 11, that is, the protruding conductor 11 is reduced.
And the contact area between the probe terminal 201 and
Adhesion strength decreases. Therefore, there is a problem that the protruding conductor 11 is easily peeled off from the probe terminal 201.

【0018】また、前記従来の検査用配線基板PBは、
図13(a)及び図13(b)に示すように、前記絶縁
基板1上に形成した、銅箔などの導体膜2’上にマスク
(めっきレジスト)7を形成し、電気銅めっきや銅ペー
スト印刷などで、前記マスク7の開口部7A内に導体を
埋め込み、前記突起導体11を形成している。そのた
め、前記突起導体11を小型化するためには、前記マス
クの開口部7Aを小さくしなければならないので、開口
部7Aの形成が難しいという問題があった。
Further, the conventional inspection wiring board PB is
As shown in FIGS. 13 (a) and 13 (b), a mask (plating resist) 7 is formed on a conductor film 2 ′ such as a copper foil formed on the insulating substrate 1 to perform electrolytic copper plating or copper. A conductor is embedded in the opening 7A of the mask 7 by paste printing or the like to form the protruding conductor 11. Therefore, in order to reduce the size of the projecting conductor 11, the opening 7A of the mask must be made small, which makes it difficult to form the opening 7A.

【0019】また、前記マスクの開口部7Aが小さい
と、前記開口部7A内にめっき液や導電性の材料が入り
にくいため、前記突起導体11の形成が難しくなるとい
う問題があった。
If the opening 7A of the mask is small, it is difficult for the plating solution or the conductive material to enter the opening 7A, which makes it difficult to form the protruding conductor 11.

【0020】本発明の目的は、配線上に突起導体を設け
た検査用配線基板において、検査対象となる装置の外部
端子に付く突起導体の痕(圧痕)を小さくするととも
に、前記突起導体が前記配線から剥がれにくくすること
が可能な技術を提供することにある。本発明の他の目的
は、配線上に突起導体を設けた検査用配線基板におい
て、検査対象となる装置の外部端子が装置から剥がれる
のを防ぐことが可能な技術を提供することにある。本発
明の前記ならびにその他の目的と新規な特徴は、本明細
書の記述および添付図面によって明らかになるであろ
う。
An object of the present invention is to reduce the trace (indentation) of the protrusion conductor on the external terminal of the device to be inspected in the inspection wiring board having the protrusion conductor provided on the wiring, and the protrusion conductor is It is an object of the present invention to provide a technique capable of making it difficult to separate from the wiring. Another object of the present invention is to provide a technique capable of preventing an external terminal of a device to be inspected from being peeled off from the device, in an inspection wiring board having a protruding conductor provided on the wiring. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0021】[0021]

【課題を解決するための手段】本願において開示される
発明の概要を説明すれば、以下のとおりである。 (1)絶縁基板の表面に所定パターンの配線を設け、前
記配線の所定位置に突起導体を設けてなり、半導体装置
の外部端子と前記突起導体とを接触させて前記半導体装
置の検査を行う検査用配線基板において、前記突起導体
は、所定の底面積のアンカー部と、前記アンカー部から
突出した針状のコーナー部からなり、前記コーナー部と
前記半導体装置の外部端子が接触するように設けられて
いる検査用配線基板である。
The outline of the invention disclosed in the present application is as follows. (1) An inspection in which a wiring having a predetermined pattern is provided on the surface of an insulating substrate, and a protruding conductor is provided at a predetermined position of the wiring, and an external terminal of the semiconductor device is brought into contact with the protruding conductor to inspect the semiconductor device. In the wiring board for use, the protruding conductor includes an anchor portion having a predetermined bottom area and a needle-shaped corner portion protruding from the anchor portion, and is provided so that the corner portion and the external terminal of the semiconductor device are in contact with each other. It is a wiring board for inspection.

【0022】前記(1)の手段によれば、前記突起導体
に設けられた針状のコーナー部を前記半導体装置の外部
端子と接触させることにより、前記外部端子に残る痕
(圧痕)を小さくすることができる。
According to the above-mentioned means (1), the needle-shaped corner portion provided on the protruding conductor is brought into contact with the external terminal of the semiconductor device, so that the mark (indentation) left on the external terminal is reduced. be able to.

【0023】このとき、前記アンカー部及び前記コーナ
ー部は、前記配線と密着しており、前記アンカー部と前
記配線の密着面積が、前記コーナー部と前記配線の密着
面積に比べ、十分に広くなるようにすることで、前記コ
ーナー部と前記配線の密着面積が小さくても、前記突起
導体と前記配線の密着強度を確保することができる。そ
のため、前記コーナー部を小さく、細くすることが可能
になり、前記外部端子の圧痕をさらに小さくすることが
できる。
At this time, the anchor portion and the corner portion are in close contact with the wiring, and the contact area between the anchor portion and the wiring is sufficiently larger than the contact area between the corner portion and the wiring. By doing so, even if the contact area between the corner portion and the wiring is small, the contact strength between the protruding conductor and the wiring can be secured. Therefore, the corner portion can be made smaller and thinner, and the indentation of the external terminal can be further reduced.

【0024】また、前記コーナー部を小さくすることが
できるため、前記半導体装置の外部端子が小径化した場
合でも、前記外部端子の表面積に対する圧痕の面積の比
が大きくなるのを防げる。また、前記外部端子と前記半
導体装置の接着面積が小さい場合でも、検査後、前記半
導体装置を前記検査用配線基板から外す際に、前記外部
端子が前記半導体装置から剥がれるのを防ぐことができ
る。そのため、外部端子の変形や、外部端子の剥離等に
よる半導体装置の実装不良を低減することができる。
Further, since the corner portion can be made small, it is possible to prevent the ratio of the area of the indentation to the surface area of the external terminal from increasing even when the external terminal of the semiconductor device has a small diameter. Further, even when the adhesion area between the external terminal and the semiconductor device is small, it is possible to prevent the external terminal from peeling off from the semiconductor device when the semiconductor device is removed from the inspection wiring board after the inspection. Therefore, it is possible to reduce mounting defects of the semiconductor device due to deformation of the external terminals and peeling of the external terminals.

【0025】また、前記突起導体を、前記半導体装置の
1つの外部端子に対して、複数個の突起導体が接触する
ように設けることにより、前記外部端子と前記突起導体
の接続信頼性が向上する。
By providing the projecting conductor so that a plurality of projecting conductors contact one external terminal of the semiconductor device, the connection reliability between the external terminal and the projecting conductor is improved. .

【0026】(2)絶縁基板の表面に導体膜を形成する
工程と、前記導体膜の所定位置に突起導体を形成する工
程、前記導体膜をエッチングして配線を形成する工程と
を備え、半導体装置の外部端子と前記突起導体とを接触
させて前記半導体装置の検査を行う検査用配線基板の製
造方法において、前記突起導体を形成する工程は、前記
導体膜上に感光性レジストを形成する工程と、前記感光
性レジストの所定位置に、所定の底面積であり、かつ、
底面の一部が針状に突出した開口部を形成する工程と、
前記開口部内に導電性材料を充填する工程とを備える検
査用配線基板の製造方法である。
(2) The method includes a step of forming a conductor film on the surface of an insulating substrate, a step of forming a protruding conductor at a predetermined position of the conductor film, and a step of etching the conductor film to form wiring. In the method of manufacturing an inspection wiring board for inspecting the semiconductor device by bringing an external terminal of a device into contact with the protruding conductor, the step of forming the protruding conductor includes a step of forming a photosensitive resist on the conductor film. And a predetermined bottom area at a predetermined position of the photosensitive resist, and
A step of forming an opening in which a part of the bottom surface projects like a needle;
And a step of filling the inside of the opening with a conductive material.

【0027】前記(2)の手段によれば、底面の一部が
針状に突出した開口部を形成することにより、前記針状
に突出した部分が小さく、細い場合でも、前記開口部内
に前記導電性材料を充填することが容易にできる。
According to the above-mentioned means (2), since a part of the bottom surface forms an opening projecting like a needle, even if the needle projecting part is small and thin, the opening is formed inside the opening. The conductive material can be easily filled.

【0028】また、前記開口部を形成する工程におい
て、前記半導体装置の一つの外部端子に対して、複数個
の突起導体が接触するように前記突起導体を形成する場
合には、前記複数個の開口部の前記針状に突出した部分
が、互いに向かい合うように形成することにより、半導
体装置の外部端子を前記複数個の突起導体の中心に配置
したときに、前記外部端子と前記突起導体の針状の部分
を接触させることができる。
In the step of forming the opening, if the projecting conductors are formed so that the plurality of projecting conductors come into contact with one external terminal of the semiconductor device, the plurality of projecting conductors may be formed. By forming the needle-shaped protruding portions of the opening so as to face each other, when the external terminals of the semiconductor device are arranged at the centers of the plurality of protruding conductors, the needles of the external terminals and the protruding conductors are formed. The shaped parts can be brought into contact.

【0029】またこのとき、前記導電性材料を充填する
工程には、例えば、電気めっき法、あるいは導電性ペー
ストを印刷して埋め込む印刷法などを用いることがで
き、小さく、細い突起導体を容易に形成することができ
る。
At this time, in the step of filling the conductive material, for example, an electroplating method, a printing method in which a conductive paste is printed and embedded, or the like can be used, and a small and thin protruding conductor can be easily formed. Can be formed.

【0030】以下、本発明について、図面を参照して実
施の形態(実施例)とともに詳細に説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは、同一符号をつけ、その繰り返しの説明は省略す
る。
Hereinafter, the present invention will be described in detail with reference to the drawings together with the embodiments (embodiments). In all the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0031】[0031]

【発明の実施の形態】(実施例)図1及び図2は、本発
明による一実施例の検査用配線基板の概略構成を示す模
式図であり、図1は検査用配線基板全体の平面図、図2
(a)は図1に示した検査用配線基板の領域L1の拡大
平面図、図2(b)は図2(a)のA−A’線での断面
図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment) FIGS. 1 and 2 are schematic views showing a schematic structure of an inspection wiring board according to an embodiment of the present invention. FIG. 1 is a plan view of the entire inspection wiring board. , Fig. 2
2A is an enlarged plan view of a region L1 of the inspection wiring board shown in FIG. 1, and FIG. 2B is a sectional view taken along the line AA ′ of FIG.

【0032】図1において、PBは検査用配線基板、1
は絶縁基板、2は配線、201は第1端子(プローブ端
子)、202は第2端子、3は突起導体である。また、
図2(a)及び図2(b)において、301はアンカー
部、302はコーナー部、4はボール状端子(外部端
子)、5は金めっきである。
In FIG. 1, PB is an inspection wiring board, 1
Is an insulating substrate, 2 is wiring, 201 is a first terminal (probe terminal), 202 is a second terminal, and 3 is a protruding conductor. Also,
2A and 2B, 301 is an anchor portion, 302 is a corner portion, 4 is a ball-shaped terminal (external terminal), and 5 is gold plating.

【0033】本実施例の検査用配線基板PBは、例え
ば、BGAやCSP等の半導体装置のバーンインテスト
に用いられる配線基板であり、図1、図2(a)、及び
図2(b)に示すように、絶縁基板1の表面に配線2を
設け、前記配線2上の所定位置に突起導体3を設けたも
のである。このとき、前記配線2には、検査対象となる
半導体装置の外部端子4と接触させる第1端子(プロー
ブ端子)201と、検査の制御を行う装置と接続する第
2端子202が設けられており、前記突起導体3は、前
記プローブ端子201上に設ける。
The wiring board PB for inspection of this embodiment is a wiring board used for burn-in tests of semiconductor devices such as BGA and CSP, and is shown in FIGS. 1, 2A and 2B. As shown, the wiring 2 is provided on the surface of the insulating substrate 1, and the protruding conductor 3 is provided at a predetermined position on the wiring 2. At this time, the wiring 2 is provided with a first terminal (probe terminal) 201 which is brought into contact with the external terminal 4 of the semiconductor device to be inspected, and a second terminal 202 which is connected to a device which controls the inspection. The protruding conductor 3 is provided on the probe terminal 201.

【0034】また、前記突起導体3は、図2(a)に示
したように、所定の底面積のアンカー部301と、前記
アンカー部301から突出した針状のコーナー部302
からなる。このとき、前記突起導体3は、図2(a)及
び図2(b)に示したように、前記コーナー部302と
前記半導体装置の外部端子4が接触し、かつ、1つの外
部端子4に対して、4個の突起導体3が接触するように
設けられている。また、前記配線2及び前記突起導体3
の表面には、図2(b)に示したように、検査精度の低
下を防ぐための金めっき5が設けられている。
As shown in FIG. 2A, the protruding conductor 3 has an anchor portion 301 having a predetermined bottom area and a needle-shaped corner portion 302 protruding from the anchor portion 301.
Consists of. At this time, in the protruding conductor 3, as shown in FIGS. 2A and 2B, the corner portion 302 and the external terminal 4 of the semiconductor device are in contact with each other, and only one external terminal 4 is formed. On the other hand, four protruding conductors 3 are provided so as to be in contact with each other. In addition, the wiring 2 and the protruding conductor 3
As shown in FIG. 2B, a gold plating 5 for preventing a decrease in inspection accuracy is provided on the surface of the.

【0035】本実施例の検査用配線基板PBのように、
前記突起導体3にアンカー部301を設けることによ
り、前記外部端子4と接触するコーナー部302を小さ
く、細くした場合でも、前記配線2と前記突起導体3の
密着強度を確保することができ、前記突起導体3が前記
配線2(プローブ端子201)から剥がれるのを防ぐこ
とができる。
Like the inspection wiring board PB of this embodiment,
By providing the protruding portion 3 with the anchor portion 301, the adhesion strength between the wiring 2 and the protruding conductor 3 can be secured even when the corner portion 302 that comes into contact with the external terminal 4 is made small and thin. It is possible to prevent the protruding conductor 3 from peeling off from the wiring 2 (probe terminal 201).

【0036】図3は、本実施例の検査用配線基板を用い
た検査方法を説明するための模式図であり、図3(a)
は前記検査用配線基板のプローブ端子の状態を示す平面
図、図3(b)は図3(a)のB−B’線での断面図で
ある。
FIG. 3 is a schematic diagram for explaining an inspection method using the inspection wiring board of this embodiment, and FIG.
Is a plan view showing a state of the probe terminal of the inspection wiring board, and FIG. 3B is a sectional view taken along line BB ′ of FIG.

【0037】本実施例の検査用配線基板を用いた半導体
装置の検査方法は、従来の検査方法と同様であり、前記
図6に示したように、例えば、ボール状の外部端子4が
設けられた半導体装置PKGを前記検査用配線基板PB
上に載せて行う。
The method of inspecting a semiconductor device using the inspection wiring board of this embodiment is the same as the conventional inspection method. As shown in FIG. 6, for example, ball-shaped external terminals 4 are provided. The semiconductor device PKG and the inspection wiring board PB.
Place on top.

【0038】このとき、前記半導体装置PKGに荷重を
かけ、前記突起導体3を前記外部端子4に食い込ませる
が、本実施例の検査用配線基板PBのように、前記突起
導体3にコーナー部302を設けることにより、図3
(a)及び図3(b)に示すように、1つの突起導体3
と前記外部端子4との接触面積6を小さくすることがで
きる。そのため、前記外部端子4に付く、前記突起導体
3が食い込んだ痕(圧痕)を小さくすることができる。
At this time, a load is applied to the semiconductor device PKG to cause the protruding conductor 3 to bite into the external terminal 4, but like the inspection wiring board PB of this embodiment, the corner portion 302 is formed on the protruding conductor 3. By installing
As shown in FIGS. 3A and 3B, one protruding conductor 3
The contact area 6 between the external terminal 4 and the external terminal 4 can be reduced. Therefore, it is possible to reduce the marks (indentations) on the external terminals 4 that the protruding conductors 3 bite into.

【0039】また、1つの突起導体3と前記外部端子4
との接触面積6を小さくすることができるので、図3
(b)に示したような、前記外部端子4と前記半導体装
置PKGの配線(図示しない)との接続面積Sが小さい
場合でも、前記半導体装置PKGを前記検査用配線基板
PBから取り外すときに、前記外部端子4を前記半導体
装置PKGから剥がれにくくすることができる。
Further, one projecting conductor 3 and the external terminal 4 are provided.
Since the contact area 6 with
Even when the connection area S between the external terminal 4 and the wiring (not shown) of the semiconductor device PKG as shown in (b) is small, when the semiconductor device PKG is removed from the inspection wiring board PB, The external terminal 4 can be made difficult to peel off from the semiconductor device PKG.

【0040】図4及び図5は、本実施例の検査用配線基
板の製造方法を説明するための模式図であり、図4
(a)はマスクを形成する工程の平面図、図4(b)は
図4(a)のC−C’線での断面図、図5(a)は導電
性材料を充填する工程の平面図、図5(b)は図5
(a)のD−D’線での断面図である。
FIGS. 4 and 5 are schematic views for explaining the method of manufacturing the inspection wiring board of this embodiment.
4A is a plan view of a step of forming a mask, FIG. 4B is a cross-sectional view taken along line CC ′ of FIG. 4A, and FIG. 5A is a plan view of a step of filling a conductive material. Fig. 5 (b) is Fig. 5
It is sectional drawing in the DD 'line of (a).

【0041】本実施例の検査用配線基板は、従来の検査
用配線基板と同じ方法で製造され、まず、図4(a)及
び図4(b)に示すように、例えば、ポリイミドテープ
等の絶縁基板1の表面に銅箔などの導体膜2’を形成し
たテープ材料の、前記導体膜2’上に、所定位置に開口
部7Aが設けられたマスク(めっきレジスト)7を形成
する。前記マスク7は、例えば、感光性レジストを用い
て写真法により形成する。
The wiring board for inspection of this embodiment is manufactured by the same method as the conventional wiring board for inspection. First, as shown in FIGS. 4A and 4B, for example, a polyimide tape or the like is used. A mask (plating resist) 7 having an opening 7A at a predetermined position is formed on the conductor film 2'of a tape material having a conductor film 2'formed of copper foil on the surface of the insulating substrate 1. The mask 7 is formed by a photographic method using a photosensitive resist, for example.

【0042】このとき、前記開口部7Aは、例えば、図
4(a)に示したように、前記突起導体3のアンカー部
301に対応する円形の底面を有する開口領域701の
一部が突出して、前記突起導体3のコーナー部302に
対応する開口領域702になるように形成する。またこ
のとき、前記開口部7Aは、1つの前記プローブ端子2
01を形成する領域内に4個あり、かつ、それぞれの開
口部7Aの針状に突出した領域702が互いに向かい合
うように形成する。
At this time, in the opening 7A, for example, as shown in FIG. 4A, a part of an opening region 701 having a circular bottom surface corresponding to the anchor portion 301 of the projecting conductor 3 is projected. , The opening regions 702 corresponding to the corners 302 of the protruding conductor 3 are formed. Further, at this time, the opening 7A has one probe terminal 2
There are four regions in which 01 is formed, and the needle-shaped protruding regions 702 of the respective openings 7A are formed so as to face each other.

【0043】次に、図5(a)及び図5(b)に示すよ
うに、例えば、前記導体膜2’を電極とした電気銅めっ
きにより、前記マスクの開口部7A内に銅を析出させ、
前記突起導体3を形成する。
Next, as shown in FIGS. 5 (a) and 5 (b), copper is deposited in the opening 7A of the mask by electrolytic copper plating using the conductor film 2'as an electrode, for example. ,
The protruding conductor 3 is formed.

【0044】このとき、前記開口部7Aには、アンカー
部301に対応する底面積の広い開口領域701がある
ため、前記コーナー部302に対応する開口領域702
の底面積が狭い場合でも、前記底面積の広い開口領域7
01から前記底面積の狭い開口領域にめっき液が入って
いくため、前記突起導体3を容易に形成することができ
る。
At this time, since the opening 7A has an opening area 701 having a wide bottom area corresponding to the anchor portion 301, an opening area 702 corresponding to the corner portion 302 is formed.
Even when the bottom area of the
Since the plating solution enters from 01 to the opening area having a small bottom area, the protruding conductor 3 can be easily formed.

【0045】前記突起導体3を形成したあとは、前記マ
スク7を除去し、前記導体膜2’をエッチングして、図
1に示したようなパターンの配線2を形成し、前記配線
2及び前記突起導体3の表面に金めっき5を形成する
と、本実施例の検査用配線基板を得ることができる。
After forming the protruding conductor 3, the mask 7 is removed and the conductor film 2'is etched to form a wiring 2 having a pattern as shown in FIG. By forming the gold plating 5 on the surface of the protruding conductor 3, the inspection wiring board of this embodiment can be obtained.

【0046】以上説明したように、本実施例の検査用配
線基板によれば、前記突起導体3に配線2との密着強度
を確保するアンカー部301と、外部端子4と接触する
コーナー部302を設けることにより、前記外部端子4
に付く圧痕を小さくするとともに、前記突起導体3が前
記配線2から剥がれるのを防ぐことができる。
As described above, according to the inspection wiring board of the present embodiment, the anchor portion 301 that secures the adhesion strength of the protruding conductor 3 to the wiring 2 and the corner portion 302 that contacts the external terminal 4 are provided. By providing the external terminal 4
It is possible to reduce the indentation on the wire and to prevent the protruding conductor 3 from peeling off from the wiring 2.

【0047】また、1つの突起導体3と前記外部端子4
の接触面積を小さくでき、前記突起導体と前記外部端子
4の密着強度を小さくできる。そのため、前記外部端子
4が小型化して、前記外部端子4と前記半導体装置PK
Gの配線との密着面積が小さくなった場合でも、前記半
導体装置PKGを前記検査用配線基板PBから外すとき
に、前記外部端子4が前記半導体装置PKGから剥がれ
るのを防ぐことができる。また、所定の面積の前記アン
カー部301を設けることにより、前記コーナー部30
2が小さい場合でも、前記突起導体3を容易に形成する
ことができる。
Further, one protruding conductor 3 and the external terminal 4 are provided.
The contact area can be reduced, and the adhesion strength between the protruding conductor and the external terminal 4 can be reduced. Therefore, the external terminal 4 is downsized, and the external terminal 4 and the semiconductor device PK are
Even when the contact area of the G wiring with the wiring becomes small, the external terminal 4 can be prevented from peeling off from the semiconductor device PKG when the semiconductor device PKG is removed from the inspection wiring board PB. Further, by providing the anchor portion 301 having a predetermined area, the corner portion 30
Even if 2 is small, the protruding conductor 3 can be easily formed.

【0048】また、前記実施例では、前記マスク7を用
い、電解銅めっきにより前記突起導体3を形成したが、
これに限らず、例えば、前記マスク7と同様のマスクを
用い、例えば、銅ペーストや銀ペーストなどの導電性ペ
ーストを印刷して形成してもよい。
In the above embodiment, the mask 7 is used to form the protruding conductor 3 by electrolytic copper plating.
The present invention is not limited to this, and for example, a mask similar to the mask 7 may be used to print a conductive paste such as a copper paste or a silver paste.

【0049】また、前記実施例では、前記突起導体3の
アンカー部301が円形の底面であったが、これに限ら
ず、任意の底面形状であってもよい。また、1つの外部
端子に対して接触する突起導体3の数も、4個に限ら
ず、3個以下でもよいし、5個以上であってもよい。
Although the anchor portion 301 of the projecting conductor 3 has a circular bottom surface in the above embodiment, the present invention is not limited to this, and may have any bottom surface shape. Further, the number of the protruding conductors 3 in contact with one external terminal is not limited to four and may be three or less, or may be five or more.

【0050】また、前記実施例では、前記絶縁基板1の
一表面に前記第1端子201及び前記第2端子202が
設けられた配線基板を例にあげて説明したが、これに限
らず、例えば、前記第2端子202が前記絶縁基板1の
裏面に設け、前記第1端子201と前記第2端子202
をビアで接続した配線基板であってもよい。またこのと
き、前記配線2は、前記絶縁基板1の表面に限らず、前
記絶縁基板1の内部に複数の配線層が設けられていても
よい。
Further, in the embodiment, the wiring board in which the first terminal 201 and the second terminal 202 are provided on one surface of the insulating substrate 1 has been described as an example, but the present invention is not limited to this and, for example, , The second terminal 202 is provided on the back surface of the insulating substrate 1, and the first terminal 201 and the second terminal 202 are provided.
It may be a wiring board in which vias are connected. At this time, the wiring 2 is not limited to the surface of the insulating substrate 1, and a plurality of wiring layers may be provided inside the insulating substrate 1.

【0051】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
Although the present invention has been specifically described based on the above embodiment, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Of course.

【0052】[0052]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。 (1)配線上に突起導体を設けた検査用配線基板におい
て、検査対象となる装置の外部端子に付く突起導体の痕
(圧痕)を小さくするとともに、前記突起導体が前記配
線から剥がれにくくすることができる。 (2)配線上に突起導体を設けた検査用配線基板におい
て、検査対象となる装置の外部端子が装置から剥がれる
のを防ぐことができる。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows. (1) In an inspection wiring board in which a protruding conductor is provided on the wiring, a trace (indentation) of the protruding conductor attached to an external terminal of an apparatus to be inspected is made small and the protruding conductor is hardly peeled from the wiring. You can (2) In the inspection wiring board having the protruding conductors provided on the wiring, it is possible to prevent the external terminals of the device to be inspected from peeling off from the device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による一実施例の検査用配線基板の概略
構成を示す模式図であり、検査用配線基板の平面図であ
る。
FIG. 1 is a schematic diagram showing a schematic configuration of an inspection wiring board according to an embodiment of the present invention, and is a plan view of the inspection wiring board.

【図2】本発明による一実施例の検査用配線基板の概略
構成を示す模式図であり、図2(a)は図1に示した検
査用配線基板の領域L1の拡大平面図、図2(b)は図
2(a)のA−A’線での断面図である。
2 is a schematic diagram showing a schematic configuration of an inspection wiring board according to an embodiment of the present invention, and FIG. 2A is an enlarged plan view of a region L1 of the inspection wiring board shown in FIG. 2B is a sectional view taken along the line AA ′ of FIG.

【図3】本実施例の検査用配線基板を用いた検査方法を
説明するための模式図であり、図3(a)はプローブ端
子の状態を示す平面図、図3(b)は図3(a)のB−
B’線での断面図である。
3A and 3B are schematic diagrams for explaining an inspection method using the inspection wiring board of the present embodiment, FIG. 3A is a plan view showing a state of probe terminals, and FIG. B- in (a)
It is sectional drawing in a B'line.

【図4】本実施例の検査用配線基板の製造方法を説明す
るための模式図であり、図4(a)はマスクを形成する
工程の平面図、図4(b)は図4(a)のC−C’線で
の断面図である。
4A and 4B are schematic views for explaining the method for manufacturing the inspection wiring board according to the present embodiment. FIG. 4A is a plan view of a step of forming a mask, and FIG. 3 is a cross-sectional view taken along line CC ′ of FIG.

【図5】本実施例の検査用配線基板の製造方法を説明す
るための模式図であり、図5(a)は突起導体を形成す
る工程の平面図、図5(b)は図5(a)のD−D’線
での断面図である。
5A and 5B are schematic views for explaining the method for manufacturing the inspection wiring board of the present embodiment, FIG. 5A is a plan view of the step of forming the protruding conductor, and FIG. It is sectional drawing in the DD 'line of a).

【図6】従来の半導体装置のバーンインテストのテスト
方法を説明するための模式図である。
FIG. 6 is a schematic diagram for explaining a test method of a conventional burn-in test of a semiconductor device.

【図7】従来のバーンインテストに用いる検査用配線基
板の概略構成を示す模式平面図である。
FIG. 7 is a schematic plan view showing a schematic configuration of an inspection wiring board used in a conventional burn-in test.

【図8】従来のバーンインテストに用いる検査用配線基
板の概略構成を示す模式図であり、図8(a)は図7に
示した検査用配線基板の領域L1の拡大平面図、図8
(b)は図8(a)のE−E’線での断面図である。
8 is a schematic diagram showing a schematic configuration of an inspection wiring board used in a conventional burn-in test, and FIG. 8A is an enlarged plan view of a region L1 of the inspection wiring board shown in FIG. 7;
8B is a sectional view taken along line EE ′ of FIG.

【図9】従来の半導体装置のバーンインテストのテスト
方法を説明するための模式図であり、図6の部分拡大断
面図である。
9 is a schematic diagram for explaining a test method of a conventional semiconductor device burn-in test, and is a partially enlarged cross-sectional view of FIG. 6. FIG.

【図10】従来の検査用配線基板を用いたテスト方法を
説明するための模式図であり、図10(a)はプローブ
端子の状態を示す平面図、図10(b)は図10(a)
のF−F’線での断面図である。
FIG. 10 is a schematic diagram for explaining a test method using a conventional inspection wiring board, FIG. 10 (a) is a plan view showing a state of probe terminals, and FIG. 10 (b) is FIG. 10 (a). )
FIG. 6 is a sectional view taken along line FF ′ of FIG.

【図11】従来の検査用配線基板の課題を説明するため
の模式図である。
FIG. 11 is a schematic diagram for explaining a problem of the conventional inspection wiring board.

【図12】従来の突起導体が小さい検査用配線基板の概
略構成を示す模式図であり、プローブ端子の拡大平面図
である。
FIG. 12 is a schematic diagram showing a schematic configuration of a conventional inspection wiring board having a small protruding conductor, and is an enlarged plan view of a probe terminal.

【図13】従来の検査用配線基板の製造方法を説明する
ための模式図であり、図13(a)はマスクを形成する
工程の平面図、図13(b)は図13(a)のG−G’
線での断面図である。
13A and 13B are schematic views for explaining a conventional method for manufacturing a wiring board for inspection, FIG. 13A is a plan view of a step of forming a mask, and FIG. 13B is a plan view of FIG. 13A. GG '
It is sectional drawing in a line.

【符号の説明】[Explanation of symbols]

1…絶縁基板、2…配線、201…第1端子(プローブ
端子)、202…第2端子、2’…導体膜、3…突起導
体、301…アンカー部、302…コーナー部、4…外
部端子(ボール状端子)、5…金めっき、6…突起導体
と外部端子の接触面積、7…マスク(めっきレジス
ト)、7A…開口部、8…エラストマー、9…マザーソ
ケット、10…チップガイド、11…扇状の突起導体、
12…絶縁層、13…配線、14…はんだ保護膜、PB
…検査用配線基板、PKG…半導体装置。
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate, 2 ... Wiring, 201 ... 1st terminal (probe terminal), 202 ... 2nd terminal, 2 '... Conductive film, 3 ... Projection conductor, 301 ... Anchor part, 302 ... Corner part, 4 ... External terminal (Ball-shaped terminal), 5 ... Gold plating, 6 ... Contact area between protruding conductor and external terminal, 7 ... Mask (plating resist), 7A ... Opening, 8 ... Elastomer, 9 ... Mother socket, 10 ... Chip guide, 11 ... fan-shaped protruding conductors,
12 ... Insulating layer, 13 ... Wiring, 14 ... Solder protective film, PB
... inspection wiring board, PKG ... semiconductor device.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G003 AA07 AC01 AG03 AG08 AG12 AG16 AH05 AH07 2G011 AA04 AA10 AA16 AB01 AB07 AB08 AC00 AC06 AC14 AE22 AF07 2G132 AA00 AF02 AF07 AL00 AL03   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2G003 AA07 AC01 AG03 AG08 AG12                       AG16 AH05 AH07                 2G011 AA04 AA10 AA16 AB01 AB07                       AB08 AC00 AC06 AC14 AE22                       AF07                 2G132 AA00 AF02 AF07 AL00 AL03

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板の表面に所定パターンの配線を
設け、前記配線の所定位置に突起導体を設けてなり、半
導体装置の外部端子と前記突起導体とを接触させて前記
半導体装置の検査を行う検査用配線基板において、前記
突起導体は、所定の底面積のアンカー部と、前記アンカ
ー部から突出した針状のコーナー部からなり、前記コー
ナー部と前記半導体装置の外部端子が接触するように設
けられていることを特徴とする検査用配線基板。
1. An inspection method for a semiconductor device by providing a wiring of a predetermined pattern on a surface of an insulating substrate, and providing a protruding conductor at a predetermined position of the wiring, by contacting an external terminal of the semiconductor device with the protruding conductor. In the wiring board for inspection to be performed, the protruding conductor includes an anchor portion having a predetermined bottom area and a needle-shaped corner portion protruding from the anchor portion so that the corner portion and the external terminal of the semiconductor device are in contact with each other. A wiring board for inspection, which is provided.
【請求項2】 前記アンカー部及び前記コーナー部は、
前記配線と密着しており、前記アンカー部と前記配線の
密着面積が、前記コーナー部と前記配線の密着面積に比
べ、十分に広いことを特徴とする請求項1に記載の検査
用配線基板。
2. The anchor portion and the corner portion are
The inspection wiring board according to claim 1, wherein the inspection wiring board is in close contact with the wiring, and an adhesion area between the anchor portion and the wiring is sufficiently larger than an adhesion area between the corner portion and the wiring.
【請求項3】 前記突起導体は、前記半導体装置の1つ
の外部端子に対して、複数個の突起導体が接触するよう
に設けられていることを特徴とする請求項1または請求
項2に記載の検査用配線基板。
3. The projection conductor is provided so that a plurality of projection conductors are in contact with one external terminal of the semiconductor device. Inspection wiring board.
【請求項4】 絶縁基板の表面に導体膜を形成する工程
と、前記導体膜の所定位置に突起導体を形成する工程、
前記導体膜をエッチングして配線を形成する工程とを備
え、半導体装置の外部端子と前記突起導体とを接触させ
て前記半導体装置の検査を行う検査用配線基板の製造方
法において、前記突起導体を形成する工程は、前記導体
膜上に感光性レジストを形成する工程と、前記感光性レ
ジストの所定位置に、所定の底面積であり、かつ、底面
の一部が針状に突出した開口部を形成する工程と、前記
開口部内に導電性材料を充填する工程とを備えることを
特徴とする検査用配線基板の製造方法。
4. A step of forming a conductor film on the surface of an insulating substrate, and a step of forming a protruding conductor at a predetermined position of the conductor film,
And a step of forming a wiring by etching the conductor film, wherein a method for manufacturing an inspection wiring board for inspecting the semiconductor device by bringing an external terminal of a semiconductor device into contact with the protrusion conductor comprises: The step of forming includes a step of forming a photosensitive resist on the conductor film, and a predetermined bottom area at a predetermined position of the photosensitive resist, and an opening having a part of the bottom surface protruding like a needle. A method of manufacturing an inspection wiring board, comprising: a forming step; and a step of filling the opening with a conductive material.
【請求項5】 前記開口部を形成する工程は、複数個の
開口部の前記針状に突出した部分が、互いに向かい合う
ように形成することを特徴とする請求項4に記載の検査
用配線基板の製造方法。
5. The wiring board for inspection according to claim 4, wherein in the step of forming the opening, the needle-like protruding portions of the plurality of openings are formed so as to face each other. Manufacturing method.
【請求項6】 前記導電性材料を充填する工程は、電気
めっきで行うことを特徴とする請求項4または請求項5
に記載の検査用配線基板の製造方法。
6. The method according to claim 4 or 5, wherein the step of filling the conductive material is performed by electroplating.
A method of manufacturing a wiring board for inspection according to.
【請求項7】 前記導電性材料を充填する工程は、導電
性ペーストを印刷して埋め込むことを特徴とする請求項
4または請求項5に記載の検査用配線基板の製造方法。
7. The method for manufacturing a wiring board for inspection according to claim 4, wherein in the step of filling the conductive material, a conductive paste is printed and embedded.
JP2002034868A 2002-02-13 2002-02-13 Wiring board for inspection and its manufacturing method Pending JP2003232831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002034868A JP2003232831A (en) 2002-02-13 2002-02-13 Wiring board for inspection and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002034868A JP2003232831A (en) 2002-02-13 2002-02-13 Wiring board for inspection and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003232831A true JP2003232831A (en) 2003-08-22

Family

ID=27777220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002034868A Pending JP2003232831A (en) 2002-02-13 2002-02-13 Wiring board for inspection and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003232831A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534947A (en) * 2004-04-26 2007-11-29 フォームファクター, インコーポレイテッド How to create a robust mechanical structure on a substrate surface
CN103869235A (en) * 2012-12-17 2014-06-18 巨擘科技股份有限公司 Flexibility testing device and testing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534947A (en) * 2004-04-26 2007-11-29 フォームファクター, インコーポレイテッド How to create a robust mechanical structure on a substrate surface
CN103869235A (en) * 2012-12-17 2014-06-18 巨擘科技股份有限公司 Flexibility testing device and testing method thereof
US20140167803A1 (en) * 2012-12-17 2014-06-19 Princo Middle East Fze Testing device and testing method thereof
JP2014119450A (en) * 2012-12-17 2014-06-30 Princo Corp Test device and test method therefor
US9182443B2 (en) 2012-12-17 2015-11-10 Princo Middle East Fze Testing device and testing method thereof

Similar Documents

Publication Publication Date Title
KR100841499B1 (en) Semiconductor device and manufacturing method thereof
JP2003207523A (en) Contactor, manufacturing method thereof, and contact method
JP3210881B2 (en) BGA package board
JP2005322921A (en) Flip-chip semiconductor package for testing bumps and method of fabricating same
JP3757971B2 (en) Manufacturing method of semiconductor device
JPH1164425A (en) Method and device for continuity inspection in electronic part
JP2007115957A (en) Semiconductor device and manufacturing method thereof
JP2003232831A (en) Wiring board for inspection and its manufacturing method
KR20000052513A (en) Substrate for inspecting electronic device, method of manufacturing substrate, and method of inspecting electronic device
JP2842416B2 (en) Socket for semiconductor device
JP3482937B2 (en) Inspection probe substrate and method of manufacturing the same
JP2000180471A (en) Probe substrate for inspecting bare chip
JP4359193B2 (en) Spiral contactor and manufacturing method thereof
JP3589135B2 (en) Inspection probe board and manufacturing method thereof
JPH10260222A (en) Electrode contact member
JPH11295344A (en) Semiconductor inspecting jig and its manufacture
JP2003347482A (en) Semiconductor package, method for manufacturing semiconductor package and method for inspecting semiconductor package
KR19980019655A (en) Chip scale package
JP2001281298A (en) Probe substrate for inspection and its manufacturing method
JP2001242219A (en) Inspection probe board and its manufacturing method
JP3128200B2 (en) Electronic circuit board inspection method
JP2003232811A (en) Inspection probe substrate and its manufacturing method
KR20210050682A (en) Manufacturing Method of Socket Board for Semiconductor Test Using Fine Pitch Manufacturing Technology
JP2000223227A (en) Board for inspecting ic
JP2000162260A (en) Apparatus for inspecting disconnection of chip-size package substrate and its manufacture