JP2003223283A - タッチパネルの位置検出回路 - Google Patents
タッチパネルの位置検出回路Info
- Publication number
- JP2003223283A JP2003223283A JP2002021506A JP2002021506A JP2003223283A JP 2003223283 A JP2003223283 A JP 2003223283A JP 2002021506 A JP2002021506 A JP 2002021506A JP 2002021506 A JP2002021506 A JP 2002021506A JP 2003223283 A JP2003223283 A JP 2003223283A
- Authority
- JP
- Japan
- Prior art keywords
- touch panel
- voltage
- touch
- detection circuit
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Position Input By Displaying (AREA)
Abstract
(57)【要約】
【課題】手動によるキャリブレーション作業を排除す
る。 【解決手段】4線アナログ抵抗膜式タッチパネルTP
と、タッチパネルのX方向、Y方向の各電極X1、X
2、Y1、Y2と、X方向、Y方向の各電極に対して交
互に基準電圧Vcを印加するトランジスタTRX1、T
RX2、TRY1、TRY2と、トランジスタと、4線
アナログ抵抗膜式タッチパネルのタッチポイント50間
の電圧を検出してタッチパネルの位置検出する電圧検出
回路DCX1、DCX2、DCY1、DCY2とから構
成され、タッチパネル上で表示される2つ以上の特定ボ
タンの座標真値とそれらのボタンが押されたときのそれ
ぞれの座標値の偏差を算出・メモリし、それらの重み付
け平均値をとることにより任意のタッチポイントで接触
したときその座標値に逐次キャリブレーションするCP
U10を備えた。
る。 【解決手段】4線アナログ抵抗膜式タッチパネルTP
と、タッチパネルのX方向、Y方向の各電極X1、X
2、Y1、Y2と、X方向、Y方向の各電極に対して交
互に基準電圧Vcを印加するトランジスタTRX1、T
RX2、TRY1、TRY2と、トランジスタと、4線
アナログ抵抗膜式タッチパネルのタッチポイント50間
の電圧を検出してタッチパネルの位置検出する電圧検出
回路DCX1、DCX2、DCY1、DCY2とから構
成され、タッチパネル上で表示される2つ以上の特定ボ
タンの座標真値とそれらのボタンが押されたときのそれ
ぞれの座標値の偏差を算出・メモリし、それらの重み付
け平均値をとることにより任意のタッチポイントで接触
したときその座標値に逐次キャリブレーションするCP
U10を備えた。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、4線アナログ抵抗
膜式タッチパネルのキャリブレーション(補正)に係
り、特に2つ以上の特定ボタンに関して、それらボタン
が押された時のそれぞれの座標値から、補正値を算出・
メモリし、重み付け平均値をとることにより自動で逐次
キャリブレーションを行ない、手動によるキャリブレー
ション作業を排除できるタッチパネルの位置検出回路に
関する。 【0002】 【従来の技術】従来から、この種の4線アナログ抵抗膜
式タッチパネルの位置検出回路として、図4(a)、
(b)、図5に示すような構成のものが知られている。 【0003】この4線アナログ抵抗膜式タッチパネルの
位置検出回路は、一様に抵抗分布した2枚のフィルムT
P1、TP2が微少間隔をもって張り合わされタッチさ
れることにより2枚のフィルムTP1、TP2がタッチ
ポイント100で接触する4線アナログ抵抗膜式タッチ
パネルTP′と、タッチパネルTP′のX方向、Y方向
にそれぞれ対峙するように設けられる電極X1、X2お
よび電極Y1、Y2と、トランジスタあるいはFET等
で構成されX方向、Y方向の各電極X1、X2、Y1、
Y2に対して交互に基準電圧Vcを印加する電子スイッ
チSWX1、SWX2、SWY1、SWY2と、電子ス
イッチSWX1、SWX2、SWY1、SWY2とタッ
チポイント100間の電圧を検出してタッチパネルT
P′の位置検出する電圧検出回路DCX10、DCX2
0、DCY10、DCY20とから構成されている。な
お、電極X1、Y1は、それぞれ電子スイッチSWX
1、SWY1を介して基準電圧となる電源Vcに接続さ
れ、電極X2、Y2は、それぞれ電子スイッチSWX
2、SWY2を介して回路アースGNDに接続されてい
る。 【0004】このように構成された位置検出回路は、微
少間隔をもって張り合わされた2枚のフィルムTP1、
TP2がタッチされる(押される)ことによりタッチポ
イント100で接触すると、電極X1、X2間の抵抗値
はタッチポイント100を基点としてRX1、RX2に
分割され、また、電極Y1、Y2間の抵抗値は、RY
1、RY2に分割される。 【0005】この時、抵抗値の比は、下記のように物理
的な位置(長さ)の比に等しいという特性を持つ。 【0006】 Lx1:LX=RX2:(RX1+RX2)・・・(21) Ly1:LY=RY2:(RY1+RY2)・・・(22) ここで、LX、LYは、それぞれタッチパネルTP′の
有効エリアEAのX方向寸法、Y方向寸法であり、Lx
1、Ly1は、それぞれ有効エリアEA端からタッチポ
イント100までのX方向寸法、Y方向寸法である。 【0007】次に、理想的なタッチパネルにおける動作
原理について、図5、図6(a)、(b)、(c)に基
づき簡単に説明する。 【0008】いま、図5における電子スイッチSWX
1、SWX2がON状態、電子スイッチSWY1、SW
Y2がOFF状態とすると、図6(a)のように、電極
X1には電源Vcが、電極X2には回路アースGNDが
接続され、電極Y1、Y2には、電圧検出回路DCX1
0、DCX20が接続された状態となる。したがって、
電源Vcから電極X1、タッチポイント100で分割さ
れた抵抗値RX1、RX2および電極X2を介して回路
アースGNDに電流が流れる。即ち、電圧検出回路DC
X10、DCX20では、抵抗値RX1、RX2で分割
された次なる電圧値VX1、VX2を検出できる。 【0009】 VX1=VX2=Vc*RX2/(RX1+RX2)・・・(23) このように、抵抗値の比は、物理的な長さの比に等しい
ことから、式(21)、(23)より、タッチポイント
100のX方向位置Lx1は電圧値VX1を用いて、下
記のように記述できる。 【0010】 Lx1=LX*VX1/Vc・・・(24) 同様に、次の時間においては図6(b)のように、電子
スイッチSWY1、SWY2がON状態、電子スイッチ
SWX1、SWX2がOFF状態とすると、電極Y1、
Y2方向に電流が流れ、電圧検出回路DCY10、DC
Y20では、抵抗値RY1、RY2で分割された次なる
電圧値VY1、VY2を検出できる。 【0011】 VY1=VY2=Vc*RY2/(RY1+RY2)・・・(25) よって、式(22)、(25)より、タッチポイント1
00のY方向位置Ly1は、電圧値VY1を用いて、下
記のように記述できる。 【0012】 Ly1=LY*VY1/Vc・・・(26) したがって、以上のように理想的なタッチパネルの場合
には、上記の2つの状態を繰り返し変化させることによ
り、電圧値VX1、VY1から式(24)、(26)を
用いて、タッチポイント100の座標(Lx1、Ly
1)を算出・認識することができる。よって、図6
(c)のように、有効エリアEAの端における検出電圧
は、(0,0)(Vc,0)(0,Vc)(Vc,V
c)となる。また、式(24)、(26)から判断でき
るように、式中に環境・時間・個体間のバラツキに依存
するような不確定要素は含まれないために、キャリブレ
ーション(補正)の必要はない。 【0013】 【発明が解決しようとする課題】しかしながら、実際の
4線アナログ抵抗膜式タッチパネルは、上記のような理
想的なタッチパネルとは異なり、環境・時間・個体間の
バラツキに依存する不確定要素が存在するので、手動に
よるキャリブレーション(補正)作業を工場出荷時や初
期設定時のみならず定期的に行なわなければならないの
で、非常に煩雑であった。 【0014】本発明は、このような従来の難点を解決す
るためになされたもので、2つ以上の特定ボタンに関し
て、それらボタンが押された時のそれぞれの座標値か
ら、補正値(電圧)を算出・メモリし、重み付け平均値
をとることにより逐次キャリブレーション(補正)を行
ない、手動によるキャリブレーション作業を排除できる
タッチパネルの位置検出回路を提供することを目的とす
る。 【0015】 【課題を解決するための手段】上記目的を達成する本発
明のタッチパネルの位置検出回路は、一様に抵抗分布し
た2枚のフィルムが微少間隔をもって張り合わされタッ
チされることにより2枚のフィルムがタッチポイントで
接触する4線アナログ抵抗膜式タッチパネルと、タッチ
パネルのX方向、Y方向の各電極と、X方向、Y方向の
各電極に対して交互に基準電圧を印加する電子スイッチ
と、電子スイッチとタッチポイント間の電圧を検出して
タッチパネルの位置を検出する電圧検出回路とから構成
され、タッチパネル上で表示される2つ以上の特定ボタ
ンの座標真値とそれらのボタンが押されたときのそれぞ
れの座標値の偏差を算出・メモリし、それらの重み付け
平均値をとることにより任意のタッチポイントで接触し
たときその座標値に逐次キャリブレーションするCPU
を備えたものである。 【0016】このようなタッチパネルの位置検出回路に
よれば、4線アナログ抵抗膜式タッチパネル上の2つ以
上の特定ボタンが押されると、CPUはその押された2
つ以上の特定ボタンの座標値とそれらの特定ボタンが押
されたときの座標値の偏差を算出・メモリし、それらの
重み付け平均値をとるので、4線アナログ抵抗膜式タッ
チパネル上の任意のタッチポイントに接触したときに、
CPUはこれらの重み付け平均値に基づきその接触した
タッチポイントの座標値に対して逐次キャリブレーショ
ンすることができるようになる。 【0017】 【発明の実態の形態】以下、本発明のタッチパネルの位
置検出回路を4線アナログ抵抗膜式タッチパネルに適用
した好ましい実施の形態例について図面にしたがって説
明する。 【0018】本発明の4線アナログ抵抗膜式タッチパネ
ルの位置検出回路は図1(a)、(b)に示すように、
一様に抵抗分布した2枚のフィルムTP1、TP2(図
4)が微少間隔をもって張り合わされタッチされること
により2枚のフィルムTP1、TP2がタッチポイント
50で接触する4線アナログ抵抗膜式タッチパネルTP
と、このタッチパネルTPのX方向、Y方向にそれぞれ
対峙するよように設けられる電極X1、X2および電極
Y1、Y2と、X方向、Y方向の各電極X1、X2、Y
1、Y2に対して交互に基準電圧Vcを印加する電子ス
イッチであるPNP形トランジスタTRX1、NPN形
トランジスタTRX2、PNP形トランジスタTRY
1、NPN形トランジスタTRY2と、PNP形トラン
ジスタTRX1、NPN形トランジスタTRX2、PN
P形トランジスタTRY1、NPN形トランジスタTR
Y2とタッチポイント50間の電圧を検出してタッチパ
ネルTPの位置を検出する電圧検出回路DCX1、DC
X2、DCY1、DCY2とから構成され、さらに、タ
ッチパネルTP上で表示される2つ以上の特定ボタンB
1、B2の座標真値とそれらの特定ボタンB1、B2が
押されたときのそれぞれの座標値の偏差を算出・メモリ
し、それらの重み付け平均値をとることにより任意のタ
ッチポイント50で接触したときその座標値に逐次キャ
リブレーション(補正)するCPU10を備えている。
なお、Y1C、X1C、Y2C、X2Cは、それぞれ電
極Y1、X1、Y2、X2から引き出されたFPCコネ
クタ端子であり、これらFPCコネクタ端子Y1C、X
1C、Y2C、X2CからPNP形トランジスタTRY
1、TRX1およびNPN形トランジスタTRY2、T
RX2を介して本体基板に実装されたCPU10に接続
されている。 【0019】具体的には、電極Y1に接続されたFPC
コネクタ端子Y1CはPNP形トランジスタTRY1の
コレクタに、電極X1に接続されたFPCコネクタ端子
X1CはPNP形トランジスタTRX1のコレクタにそ
れぞれ接続され、これらPNP形トランジスタTRY
1、TRX1の各エミッタは基準電圧となる電源Vc
に、各ベースはCPU10の制御端子にそれぞれ接続さ
れている。また、電極Y2に接続されたFPCコネクタ
端子Y2CはNPN形トランジスタTRY2のコレクタ
に、電極X2に接続されたFPCコネクタ端子X2Cは
NPN形トランジスタTRX2のコレクタにそれぞれ接
続され、これらNPN形トランジスタTRY2、TRX
2の各エミッタは回路アースGNDに、各ベースはCP
U10の制御端子にそれぞれ接続されている。 【0020】なお、従来の技術において述べた理想的な
タッチパネルの動作原理説明では、各電極Y1、X1、
Y2、X2から各FPCコネクタ端子Y1C、X1C、
Y2C、X2Cまでの抵抗値は、当然ながら0(ゼロ)
Ωとして考えられているが、実際には異なり、それぞれ
rY1、rX1、rY2、rX2なるFPC線路抵抗値
を持つ。また、それらの実際の値としては、タッチパネ
ルの品種によっても異なるが、電極間(X1−X2間、
Y1−Y2間)の全抵抗値の10%以上を占める場合も
あるため、0(ゼロ)Ωには近似できない。 【0021】ここで、実際の回路構成を上記FPC線路
抵抗値rY1、rX1、rY2、rX2を含めた形で説
明すると、タッチパネルTPの有効エリアEA内の抵抗
値は、タッチポイント50を基点として、X方向はRX
1、RX2に、Y方向はRY1、RY2に分割されてい
る。したがって、X方向においては、電源Vcから回路
アースGNDに向けて、TRX1→rX1→RX1→R
X2→rX2→TRX2を介して電流が流れ、同様にY
方向においては、TRY1→rY1→RY1→RY2→
rY2→TRY2を介して電流が流れる。また、電圧検
出回路DCX1、DCX2、DCY1、DCY2はCP
U10に組み込まれ、それぞれTRY1−rY1間、r
Y2−TRY2間、TRX1−rX1間、rX2−TR
X2間の電圧を計測することになる。なお、理想的なタ
ッチパネルと大きく異なる点は、タッチパネルの電極間
全抵抗値に占めるFPC線路抵抗値の割合、およびトラ
ンジスタのコレクタ=エミッタ間飽和電圧が、環境・時
間・個体間のバラツキに依存する不確定要素であるとい
うことである。 【0022】いま、PNP形トランジスタTRX1、N
PN形トランジスタTRX2がON状態(PNP形トラ
ンジスタTRY1、NPN形トランジスタTRY2はO
FF状態)で、電極X2の電圧をVx0、電極X1の電
圧をVxsatとする。(前述したように、FPC線路
抵抗値・トランジスタのコレクタ=エミッタ間飽和電圧
が不確定要素となるため、このVx0、Vxsatが環
境・時間・個体間のバラツキに依存する不確定要素とな
る。)この時、VX1、VX2では、次なる電圧を検出
できる。 【0023】 VX1=VX2=RX2/(RX1+RX2)*(Vxsat−Vx0)+ Vx0・・・(1) また、タッチパネルTPの電極X1、X2間の有効エリ
アEAの物理的な位置(長さ)の比と、抵抗値の比との
関係は、上述した従来の技術において説明したように、 Lx1:LX=RX2:(RX1+RX2)・・・(21) となるので、式(21)、(1)より、タッチポイント
50のX方向位置Lx1は、検出電圧VX1を用いて、
下記のように記述できる。 【0024】 Lx1=LX*(VX1−Vx0)/(Vxsat−Vx0)・・・(2) 同様に、PNP形トランジスタTRY1、NPN形トラ
ンジスタTRY2がON状態(PNP形トランジスタT
RX1、NPN形トランジスタTRX2はOFF状態)
で、電極Y2の電圧をVy0、電極Y1の電圧をVys
atとした時のVY1、VY2は、 VY1=VY2=RY2/(RY1+RY2)*(Vysat−Vy0)+ Vy0・・・(3) で記述でき、また、タッチパネルTPの電極Y1、Y2
間の有効エリアEAの物理的な位置(長さ)の比と、抵
抗値の比との関係は、上述した従来の技術において説明
したように、 Ly1:LY=RY2:(RY1+RY2)・・・(22) となるので、式(22)、(3)より、タッチポイント
50のY方向位置Ly1は、検出電圧VY1を用いて、
下記のように記述できる。 【0025】 Ly1=LY*(VY1−Vy0)/(Vysat−Vy0)・・・(4) したがって、以上のように上記の2つの状態を繰り返し
変化させることにより、検出電圧VX1、VY1から式
(2)、(4)を用いて、タッチポイント50の座標
(Lx1、Ly1)を算出・認識することができるが、
式からも明らかなように、事前に、環境・時間・個体間
のバラツキに依存する不確定要素であるVx0、Vxs
atおよびVy0、Vysatの数値が必要となる。
(すなわち、FPC線路抵抗でのドロップ電圧・トラン
ジスタのコレクタ=エミッタ間飽和電圧を把握しておか
なければならない。)この補正電圧Vx0、Vxsat
およびVy0、Vysatの数値を把握する作業が、す
なわち、キャリブレーション(補正)作業である。式
(2)において、タッチパネルTPの有効エリアEAの
X方向寸法LXは、当然既知であり、Lx1、VX1が
数値で与えられれば、式(2)は、2つの変数(Vx
0、Vxsat)から成る1次式であると言える。した
がって、Lx1、VX1の数値の組み合わせが少なくと
も2つ判れば、変数(Vx0、Vxsat)の解(数
値)が算出できる。式(4)に関しても全く同様であ
る。(ちなみに、この時、図2のように、有効エリアE
Aの端における検出電圧は、 (Vx0,Vy0)(Vxsat,Vy0)(Vx0,
Vysat)(Vxsat,Vysat)となる。) このことから、CPU10に例えば図3に示すように、
タッチパネルTP上で表示される2つ以上の特定ボタン
B1、B2の座標真値とそれらの特定ボタンB1、B2
が押されたときのそれぞれの座標値の偏差を算出・メモ
リし、それらの重み付け平均値をとることにより任意の
タッチポイント50で接触したときその座標値に逐次キ
ャリブレーションする機能を持たせる。なお、これら特
定ボタンB1、B2は、通常のアプリケーション(キャ
リブレーションではない)動作をするために設けられて
いるものである。当然ながら、特定ボタンB1、B2の
センター座標は、既知であり、それぞれ(Lx1′、L
y1′)、(Lx1″、Ly1″)とする。通常使用に
おいて、例えば特定ボタンB1をタッチする際に、使用
者は特定ボタンB1のセンターを狙うものであり、ま
た、多少センターから外れた部分をタッチしたとして
も、これらの平均は特定ボタンB1のセンターになるも
のと予測される。 【0026】いま、これらの特定ボタンB1、B2がタ
ッチされ、それぞれ(VX1′、VY1′)、(VX
1″、VY1″)なる電圧を検出したとすると、式
(2)、(4)より、 Lx1′=LX*(VX1′−Vx0)/(Vxsat−Vx0)・・・( 5) Ly1′=LY*(VY1′−Vy0)/(Vysat−Vy0)・・・( 6) Lx1″=LX*(VX1″−Vx0)/(Vxsat−Vx0)・・・( 7) Ly1″=LY*(VY1″−Vy0)/(Vysat−Vy0)・・・( 8) を得られる。したがって、補正電圧Vx0、Vxsat
および補正電圧Vy0、Vysatは、以下のように算
出できる。 【0027】 Vx0=(Lx1″*VX1′−Lx1′*VX1″)/(Lx1″−Lx 1′)・・・(9) Vxsat=LX*{(VX1″−Vx0)/Lx1″}+Vx0・・・( 10) Vy0=(Ly1″*VY1′−Ly1′*VY1″)/(Ly1″−Ly 1′)・・・(11) Vysat=LY*{(VY1″−Vy0)/Ly1″}+Vy0・・・( 12) なお、上式にて算出した補正電圧Vx0、Vxsatお
よび補正電圧Vy0、Vysatは、特定ボタンB1、
B2のセンター座標(すなわち理論値)と、任意のタッ
チ時の検出電圧(すなわち実測値)から導かれたもので
あり、この時の実際のタッチ座標がボタンセンターから
外れていれば、意味を成さない。しかしながら、先に述
べたように、通常使用において、ボタンをタッチする際
に、使用者はボタンのセンターを狙うものであり、ま
た、多少センターから外れた部分をタッチしたとして
も、これらの平均はボタンのセンターになるものと予測
される。したがって、上式にて算出した補正電圧Vx
0、Vxsatおよび補正電圧Vy0、Vysatも、
ボタンがタッチされる度に算出・メモリし、適当な重み
付けされた平均値を算出することにより、逐次最適な補
正電圧Vx0、Vxsatおよび補正電圧Vy0、Vy
satを算出・把握することができるようになる。 【0028】 【発明の効果】以上、説明したように、本発明のタッチ
パネルの位置検出回路によれば、4線アナログ抵抗膜式
タッチパネルのキャリブレーション(補正)を行なうに
あたり、2つ以上の特定ボタンに関して、それらボタン
が押された時のそれぞれの座標値から、補正値を算出・
メモリし、重み付け平均値をとることにより逐次キャリ
ブレーション(補正)を行ない、手動によるキャリブレ
ーション作業を排除できる。
膜式タッチパネルのキャリブレーション(補正)に係
り、特に2つ以上の特定ボタンに関して、それらボタン
が押された時のそれぞれの座標値から、補正値を算出・
メモリし、重み付け平均値をとることにより自動で逐次
キャリブレーションを行ない、手動によるキャリブレー
ション作業を排除できるタッチパネルの位置検出回路に
関する。 【0002】 【従来の技術】従来から、この種の4線アナログ抵抗膜
式タッチパネルの位置検出回路として、図4(a)、
(b)、図5に示すような構成のものが知られている。 【0003】この4線アナログ抵抗膜式タッチパネルの
位置検出回路は、一様に抵抗分布した2枚のフィルムT
P1、TP2が微少間隔をもって張り合わされタッチさ
れることにより2枚のフィルムTP1、TP2がタッチ
ポイント100で接触する4線アナログ抵抗膜式タッチ
パネルTP′と、タッチパネルTP′のX方向、Y方向
にそれぞれ対峙するように設けられる電極X1、X2お
よび電極Y1、Y2と、トランジスタあるいはFET等
で構成されX方向、Y方向の各電極X1、X2、Y1、
Y2に対して交互に基準電圧Vcを印加する電子スイッ
チSWX1、SWX2、SWY1、SWY2と、電子ス
イッチSWX1、SWX2、SWY1、SWY2とタッ
チポイント100間の電圧を検出してタッチパネルT
P′の位置検出する電圧検出回路DCX10、DCX2
0、DCY10、DCY20とから構成されている。な
お、電極X1、Y1は、それぞれ電子スイッチSWX
1、SWY1を介して基準電圧となる電源Vcに接続さ
れ、電極X2、Y2は、それぞれ電子スイッチSWX
2、SWY2を介して回路アースGNDに接続されてい
る。 【0004】このように構成された位置検出回路は、微
少間隔をもって張り合わされた2枚のフィルムTP1、
TP2がタッチされる(押される)ことによりタッチポ
イント100で接触すると、電極X1、X2間の抵抗値
はタッチポイント100を基点としてRX1、RX2に
分割され、また、電極Y1、Y2間の抵抗値は、RY
1、RY2に分割される。 【0005】この時、抵抗値の比は、下記のように物理
的な位置(長さ)の比に等しいという特性を持つ。 【0006】 Lx1:LX=RX2:(RX1+RX2)・・・(21) Ly1:LY=RY2:(RY1+RY2)・・・(22) ここで、LX、LYは、それぞれタッチパネルTP′の
有効エリアEAのX方向寸法、Y方向寸法であり、Lx
1、Ly1は、それぞれ有効エリアEA端からタッチポ
イント100までのX方向寸法、Y方向寸法である。 【0007】次に、理想的なタッチパネルにおける動作
原理について、図5、図6(a)、(b)、(c)に基
づき簡単に説明する。 【0008】いま、図5における電子スイッチSWX
1、SWX2がON状態、電子スイッチSWY1、SW
Y2がOFF状態とすると、図6(a)のように、電極
X1には電源Vcが、電極X2には回路アースGNDが
接続され、電極Y1、Y2には、電圧検出回路DCX1
0、DCX20が接続された状態となる。したがって、
電源Vcから電極X1、タッチポイント100で分割さ
れた抵抗値RX1、RX2および電極X2を介して回路
アースGNDに電流が流れる。即ち、電圧検出回路DC
X10、DCX20では、抵抗値RX1、RX2で分割
された次なる電圧値VX1、VX2を検出できる。 【0009】 VX1=VX2=Vc*RX2/(RX1+RX2)・・・(23) このように、抵抗値の比は、物理的な長さの比に等しい
ことから、式(21)、(23)より、タッチポイント
100のX方向位置Lx1は電圧値VX1を用いて、下
記のように記述できる。 【0010】 Lx1=LX*VX1/Vc・・・(24) 同様に、次の時間においては図6(b)のように、電子
スイッチSWY1、SWY2がON状態、電子スイッチ
SWX1、SWX2がOFF状態とすると、電極Y1、
Y2方向に電流が流れ、電圧検出回路DCY10、DC
Y20では、抵抗値RY1、RY2で分割された次なる
電圧値VY1、VY2を検出できる。 【0011】 VY1=VY2=Vc*RY2/(RY1+RY2)・・・(25) よって、式(22)、(25)より、タッチポイント1
00のY方向位置Ly1は、電圧値VY1を用いて、下
記のように記述できる。 【0012】 Ly1=LY*VY1/Vc・・・(26) したがって、以上のように理想的なタッチパネルの場合
には、上記の2つの状態を繰り返し変化させることによ
り、電圧値VX1、VY1から式(24)、(26)を
用いて、タッチポイント100の座標(Lx1、Ly
1)を算出・認識することができる。よって、図6
(c)のように、有効エリアEAの端における検出電圧
は、(0,0)(Vc,0)(0,Vc)(Vc,V
c)となる。また、式(24)、(26)から判断でき
るように、式中に環境・時間・個体間のバラツキに依存
するような不確定要素は含まれないために、キャリブレ
ーション(補正)の必要はない。 【0013】 【発明が解決しようとする課題】しかしながら、実際の
4線アナログ抵抗膜式タッチパネルは、上記のような理
想的なタッチパネルとは異なり、環境・時間・個体間の
バラツキに依存する不確定要素が存在するので、手動に
よるキャリブレーション(補正)作業を工場出荷時や初
期設定時のみならず定期的に行なわなければならないの
で、非常に煩雑であった。 【0014】本発明は、このような従来の難点を解決す
るためになされたもので、2つ以上の特定ボタンに関し
て、それらボタンが押された時のそれぞれの座標値か
ら、補正値(電圧)を算出・メモリし、重み付け平均値
をとることにより逐次キャリブレーション(補正)を行
ない、手動によるキャリブレーション作業を排除できる
タッチパネルの位置検出回路を提供することを目的とす
る。 【0015】 【課題を解決するための手段】上記目的を達成する本発
明のタッチパネルの位置検出回路は、一様に抵抗分布し
た2枚のフィルムが微少間隔をもって張り合わされタッ
チされることにより2枚のフィルムがタッチポイントで
接触する4線アナログ抵抗膜式タッチパネルと、タッチ
パネルのX方向、Y方向の各電極と、X方向、Y方向の
各電極に対して交互に基準電圧を印加する電子スイッチ
と、電子スイッチとタッチポイント間の電圧を検出して
タッチパネルの位置を検出する電圧検出回路とから構成
され、タッチパネル上で表示される2つ以上の特定ボタ
ンの座標真値とそれらのボタンが押されたときのそれぞ
れの座標値の偏差を算出・メモリし、それらの重み付け
平均値をとることにより任意のタッチポイントで接触し
たときその座標値に逐次キャリブレーションするCPU
を備えたものである。 【0016】このようなタッチパネルの位置検出回路に
よれば、4線アナログ抵抗膜式タッチパネル上の2つ以
上の特定ボタンが押されると、CPUはその押された2
つ以上の特定ボタンの座標値とそれらの特定ボタンが押
されたときの座標値の偏差を算出・メモリし、それらの
重み付け平均値をとるので、4線アナログ抵抗膜式タッ
チパネル上の任意のタッチポイントに接触したときに、
CPUはこれらの重み付け平均値に基づきその接触した
タッチポイントの座標値に対して逐次キャリブレーショ
ンすることができるようになる。 【0017】 【発明の実態の形態】以下、本発明のタッチパネルの位
置検出回路を4線アナログ抵抗膜式タッチパネルに適用
した好ましい実施の形態例について図面にしたがって説
明する。 【0018】本発明の4線アナログ抵抗膜式タッチパネ
ルの位置検出回路は図1(a)、(b)に示すように、
一様に抵抗分布した2枚のフィルムTP1、TP2(図
4)が微少間隔をもって張り合わされタッチされること
により2枚のフィルムTP1、TP2がタッチポイント
50で接触する4線アナログ抵抗膜式タッチパネルTP
と、このタッチパネルTPのX方向、Y方向にそれぞれ
対峙するよように設けられる電極X1、X2および電極
Y1、Y2と、X方向、Y方向の各電極X1、X2、Y
1、Y2に対して交互に基準電圧Vcを印加する電子ス
イッチであるPNP形トランジスタTRX1、NPN形
トランジスタTRX2、PNP形トランジスタTRY
1、NPN形トランジスタTRY2と、PNP形トラン
ジスタTRX1、NPN形トランジスタTRX2、PN
P形トランジスタTRY1、NPN形トランジスタTR
Y2とタッチポイント50間の電圧を検出してタッチパ
ネルTPの位置を検出する電圧検出回路DCX1、DC
X2、DCY1、DCY2とから構成され、さらに、タ
ッチパネルTP上で表示される2つ以上の特定ボタンB
1、B2の座標真値とそれらの特定ボタンB1、B2が
押されたときのそれぞれの座標値の偏差を算出・メモリ
し、それらの重み付け平均値をとることにより任意のタ
ッチポイント50で接触したときその座標値に逐次キャ
リブレーション(補正)するCPU10を備えている。
なお、Y1C、X1C、Y2C、X2Cは、それぞれ電
極Y1、X1、Y2、X2から引き出されたFPCコネ
クタ端子であり、これらFPCコネクタ端子Y1C、X
1C、Y2C、X2CからPNP形トランジスタTRY
1、TRX1およびNPN形トランジスタTRY2、T
RX2を介して本体基板に実装されたCPU10に接続
されている。 【0019】具体的には、電極Y1に接続されたFPC
コネクタ端子Y1CはPNP形トランジスタTRY1の
コレクタに、電極X1に接続されたFPCコネクタ端子
X1CはPNP形トランジスタTRX1のコレクタにそ
れぞれ接続され、これらPNP形トランジスタTRY
1、TRX1の各エミッタは基準電圧となる電源Vc
に、各ベースはCPU10の制御端子にそれぞれ接続さ
れている。また、電極Y2に接続されたFPCコネクタ
端子Y2CはNPN形トランジスタTRY2のコレクタ
に、電極X2に接続されたFPCコネクタ端子X2Cは
NPN形トランジスタTRX2のコレクタにそれぞれ接
続され、これらNPN形トランジスタTRY2、TRX
2の各エミッタは回路アースGNDに、各ベースはCP
U10の制御端子にそれぞれ接続されている。 【0020】なお、従来の技術において述べた理想的な
タッチパネルの動作原理説明では、各電極Y1、X1、
Y2、X2から各FPCコネクタ端子Y1C、X1C、
Y2C、X2Cまでの抵抗値は、当然ながら0(ゼロ)
Ωとして考えられているが、実際には異なり、それぞれ
rY1、rX1、rY2、rX2なるFPC線路抵抗値
を持つ。また、それらの実際の値としては、タッチパネ
ルの品種によっても異なるが、電極間(X1−X2間、
Y1−Y2間)の全抵抗値の10%以上を占める場合も
あるため、0(ゼロ)Ωには近似できない。 【0021】ここで、実際の回路構成を上記FPC線路
抵抗値rY1、rX1、rY2、rX2を含めた形で説
明すると、タッチパネルTPの有効エリアEA内の抵抗
値は、タッチポイント50を基点として、X方向はRX
1、RX2に、Y方向はRY1、RY2に分割されてい
る。したがって、X方向においては、電源Vcから回路
アースGNDに向けて、TRX1→rX1→RX1→R
X2→rX2→TRX2を介して電流が流れ、同様にY
方向においては、TRY1→rY1→RY1→RY2→
rY2→TRY2を介して電流が流れる。また、電圧検
出回路DCX1、DCX2、DCY1、DCY2はCP
U10に組み込まれ、それぞれTRY1−rY1間、r
Y2−TRY2間、TRX1−rX1間、rX2−TR
X2間の電圧を計測することになる。なお、理想的なタ
ッチパネルと大きく異なる点は、タッチパネルの電極間
全抵抗値に占めるFPC線路抵抗値の割合、およびトラ
ンジスタのコレクタ=エミッタ間飽和電圧が、環境・時
間・個体間のバラツキに依存する不確定要素であるとい
うことである。 【0022】いま、PNP形トランジスタTRX1、N
PN形トランジスタTRX2がON状態(PNP形トラ
ンジスタTRY1、NPN形トランジスタTRY2はO
FF状態)で、電極X2の電圧をVx0、電極X1の電
圧をVxsatとする。(前述したように、FPC線路
抵抗値・トランジスタのコレクタ=エミッタ間飽和電圧
が不確定要素となるため、このVx0、Vxsatが環
境・時間・個体間のバラツキに依存する不確定要素とな
る。)この時、VX1、VX2では、次なる電圧を検出
できる。 【0023】 VX1=VX2=RX2/(RX1+RX2)*(Vxsat−Vx0)+ Vx0・・・(1) また、タッチパネルTPの電極X1、X2間の有効エリ
アEAの物理的な位置(長さ)の比と、抵抗値の比との
関係は、上述した従来の技術において説明したように、 Lx1:LX=RX2:(RX1+RX2)・・・(21) となるので、式(21)、(1)より、タッチポイント
50のX方向位置Lx1は、検出電圧VX1を用いて、
下記のように記述できる。 【0024】 Lx1=LX*(VX1−Vx0)/(Vxsat−Vx0)・・・(2) 同様に、PNP形トランジスタTRY1、NPN形トラ
ンジスタTRY2がON状態(PNP形トランジスタT
RX1、NPN形トランジスタTRX2はOFF状態)
で、電極Y2の電圧をVy0、電極Y1の電圧をVys
atとした時のVY1、VY2は、 VY1=VY2=RY2/(RY1+RY2)*(Vysat−Vy0)+ Vy0・・・(3) で記述でき、また、タッチパネルTPの電極Y1、Y2
間の有効エリアEAの物理的な位置(長さ)の比と、抵
抗値の比との関係は、上述した従来の技術において説明
したように、 Ly1:LY=RY2:(RY1+RY2)・・・(22) となるので、式(22)、(3)より、タッチポイント
50のY方向位置Ly1は、検出電圧VY1を用いて、
下記のように記述できる。 【0025】 Ly1=LY*(VY1−Vy0)/(Vysat−Vy0)・・・(4) したがって、以上のように上記の2つの状態を繰り返し
変化させることにより、検出電圧VX1、VY1から式
(2)、(4)を用いて、タッチポイント50の座標
(Lx1、Ly1)を算出・認識することができるが、
式からも明らかなように、事前に、環境・時間・個体間
のバラツキに依存する不確定要素であるVx0、Vxs
atおよびVy0、Vysatの数値が必要となる。
(すなわち、FPC線路抵抗でのドロップ電圧・トラン
ジスタのコレクタ=エミッタ間飽和電圧を把握しておか
なければならない。)この補正電圧Vx0、Vxsat
およびVy0、Vysatの数値を把握する作業が、す
なわち、キャリブレーション(補正)作業である。式
(2)において、タッチパネルTPの有効エリアEAの
X方向寸法LXは、当然既知であり、Lx1、VX1が
数値で与えられれば、式(2)は、2つの変数(Vx
0、Vxsat)から成る1次式であると言える。した
がって、Lx1、VX1の数値の組み合わせが少なくと
も2つ判れば、変数(Vx0、Vxsat)の解(数
値)が算出できる。式(4)に関しても全く同様であ
る。(ちなみに、この時、図2のように、有効エリアE
Aの端における検出電圧は、 (Vx0,Vy0)(Vxsat,Vy0)(Vx0,
Vysat)(Vxsat,Vysat)となる。) このことから、CPU10に例えば図3に示すように、
タッチパネルTP上で表示される2つ以上の特定ボタン
B1、B2の座標真値とそれらの特定ボタンB1、B2
が押されたときのそれぞれの座標値の偏差を算出・メモ
リし、それらの重み付け平均値をとることにより任意の
タッチポイント50で接触したときその座標値に逐次キ
ャリブレーションする機能を持たせる。なお、これら特
定ボタンB1、B2は、通常のアプリケーション(キャ
リブレーションではない)動作をするために設けられて
いるものである。当然ながら、特定ボタンB1、B2の
センター座標は、既知であり、それぞれ(Lx1′、L
y1′)、(Lx1″、Ly1″)とする。通常使用に
おいて、例えば特定ボタンB1をタッチする際に、使用
者は特定ボタンB1のセンターを狙うものであり、ま
た、多少センターから外れた部分をタッチしたとして
も、これらの平均は特定ボタンB1のセンターになるも
のと予測される。 【0026】いま、これらの特定ボタンB1、B2がタ
ッチされ、それぞれ(VX1′、VY1′)、(VX
1″、VY1″)なる電圧を検出したとすると、式
(2)、(4)より、 Lx1′=LX*(VX1′−Vx0)/(Vxsat−Vx0)・・・( 5) Ly1′=LY*(VY1′−Vy0)/(Vysat−Vy0)・・・( 6) Lx1″=LX*(VX1″−Vx0)/(Vxsat−Vx0)・・・( 7) Ly1″=LY*(VY1″−Vy0)/(Vysat−Vy0)・・・( 8) を得られる。したがって、補正電圧Vx0、Vxsat
および補正電圧Vy0、Vysatは、以下のように算
出できる。 【0027】 Vx0=(Lx1″*VX1′−Lx1′*VX1″)/(Lx1″−Lx 1′)・・・(9) Vxsat=LX*{(VX1″−Vx0)/Lx1″}+Vx0・・・( 10) Vy0=(Ly1″*VY1′−Ly1′*VY1″)/(Ly1″−Ly 1′)・・・(11) Vysat=LY*{(VY1″−Vy0)/Ly1″}+Vy0・・・( 12) なお、上式にて算出した補正電圧Vx0、Vxsatお
よび補正電圧Vy0、Vysatは、特定ボタンB1、
B2のセンター座標(すなわち理論値)と、任意のタッ
チ時の検出電圧(すなわち実測値)から導かれたもので
あり、この時の実際のタッチ座標がボタンセンターから
外れていれば、意味を成さない。しかしながら、先に述
べたように、通常使用において、ボタンをタッチする際
に、使用者はボタンのセンターを狙うものであり、ま
た、多少センターから外れた部分をタッチしたとして
も、これらの平均はボタンのセンターになるものと予測
される。したがって、上式にて算出した補正電圧Vx
0、Vxsatおよび補正電圧Vy0、Vysatも、
ボタンがタッチされる度に算出・メモリし、適当な重み
付けされた平均値を算出することにより、逐次最適な補
正電圧Vx0、Vxsatおよび補正電圧Vy0、Vy
satを算出・把握することができるようになる。 【0028】 【発明の効果】以上、説明したように、本発明のタッチ
パネルの位置検出回路によれば、4線アナログ抵抗膜式
タッチパネルのキャリブレーション(補正)を行なうに
あたり、2つ以上の特定ボタンに関して、それらボタン
が押された時のそれぞれの座標値から、補正値を算出・
メモリし、重み付け平均値をとることにより逐次キャリ
ブレーション(補正)を行ない、手動によるキャリブレ
ーション作業を排除できる。
【図面の簡単な説明】
【図1】本発明のタッチパネルの位置検出回路における
好ましい実施の形態例を示す図で、(a)は構造図、
(b)は概念図。 【図2】本発明のタッチパネルの位置検出回路による検
出電圧の状態を示す説明図。 【図3】本発明のタッチパネルの位置検出回路によるキ
ャリブレーション機能を示す説明図。 【図4】従来のタッチパネルの位置検出回路を示す図
で、(a)は構造図、(b)は概念図。 【図5】従来のタッチパネルの位置検出回路を示す概念
図。 【図6】従来のタッチパネルの位置検出回路の動作原理
を示す図で、(a)はタッチパネルのX方向における位
置検出の説明図、(b)はタッチパネルのY方向におけ
る位置検出の説明図、(c)は検出電圧の説明図。 【符号の説明】 TP・・・・・4線アナログ抵抗膜式タッチパネル X1、X2、Y1、Y2・・・・・4線アナログ抵抗膜式タ
ッチパネルの各電極 TRX1、TRY1・・・・・PNP形トランジスタ(電子
スイッチ) TRX2、TRY2・・・・・NPN形トランジスタ(電子
スイッチ) DCX1、DCX2、DCY1、DCY2・・・・・電圧検
出回路 B1、B2・・・・・特定ボタン 10・・・・・CPU 50・・・・・タッチポイント
好ましい実施の形態例を示す図で、(a)は構造図、
(b)は概念図。 【図2】本発明のタッチパネルの位置検出回路による検
出電圧の状態を示す説明図。 【図3】本発明のタッチパネルの位置検出回路によるキ
ャリブレーション機能を示す説明図。 【図4】従来のタッチパネルの位置検出回路を示す図
で、(a)は構造図、(b)は概念図。 【図5】従来のタッチパネルの位置検出回路を示す概念
図。 【図6】従来のタッチパネルの位置検出回路の動作原理
を示す図で、(a)はタッチパネルのX方向における位
置検出の説明図、(b)はタッチパネルのY方向におけ
る位置検出の説明図、(c)は検出電圧の説明図。 【符号の説明】 TP・・・・・4線アナログ抵抗膜式タッチパネル X1、X2、Y1、Y2・・・・・4線アナログ抵抗膜式タ
ッチパネルの各電極 TRX1、TRY1・・・・・PNP形トランジスタ(電子
スイッチ) TRX2、TRY2・・・・・NPN形トランジスタ(電子
スイッチ) DCX1、DCX2、DCY1、DCY2・・・・・電圧検
出回路 B1、B2・・・・・特定ボタン 10・・・・・CPU 50・・・・・タッチポイント
Claims (1)
- 【特許請求の範囲】 【請求項1】一様に抵抗分布した2枚のフィルムが微少
間隔をもって張り合わされタッチされることにより2枚
のフィルムがタッチポイント(50)で接触する4線ア
ナログ抵抗膜式タッチパネル(TP)と、前記タッチパ
ネルのX方向、Y方向の各電極(X1、X2、Y1、Y
2)と、前記X方向、Y方向の各電極に対して交互に基
準電圧(Vc)を印加する電子スイッチ(TRX1、T
RX2、TRY1、TRY2)と、前記電子スイッチと
前記タッチポイント間の電圧を検出してタッチパネルの
位置を検出する電圧検出回路(DCX1、DCX2、D
CY1、DCY2)とから構成され、 前記タッチパネル上で表示される2つ以上の特定ボタン
(B1、B2)の座標真値とそれらのボタンが押された
ときのそれぞれの座標値の偏差を算出・メモリし、それ
らの重み付け平均値をとることにより任意のタッチポイ
ントで接触したときその座標値に逐次キャリブレーショ
ンするCPU(10)を備えたことを特徴とするタッチ
パネルの位置検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002021506A JP2003223283A (ja) | 2002-01-30 | 2002-01-30 | タッチパネルの位置検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002021506A JP2003223283A (ja) | 2002-01-30 | 2002-01-30 | タッチパネルの位置検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003223283A true JP2003223283A (ja) | 2003-08-08 |
Family
ID=27744732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002021506A Pending JP2003223283A (ja) | 2002-01-30 | 2002-01-30 | タッチパネルの位置検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003223283A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005196248A (ja) * | 2003-12-26 | 2005-07-21 | Murata Mach Ltd | 表示入力装置 |
CN100350369C (zh) * | 2003-08-13 | 2007-11-21 | 胜华科技股份有限公司 | 触控面板 |
CN102402360A (zh) * | 2011-11-23 | 2012-04-04 | 段西京 | 手写显示屏、手写输入笔及手写输入方法 |
JP2012198879A (ja) * | 2011-03-08 | 2012-10-18 | Fujifilm Corp | 抵抗膜式マルチタッチパネル及び抵抗膜式マルチタッチパネルに用いる電極シート |
JP2013041521A (ja) * | 2011-08-19 | 2013-02-28 | Topre Corp | 座標検出装置 |
TWI450177B (zh) * | 2011-02-11 | 2014-08-21 | Wintek Corp | 電阻式觸控裝置及補償電壓測定方法 |
US8860668B2 (en) | 2008-01-07 | 2014-10-14 | Samsung Display Co., Ltd. | Display device and control method thereof |
-
2002
- 2002-01-30 JP JP2002021506A patent/JP2003223283A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100350369C (zh) * | 2003-08-13 | 2007-11-21 | 胜华科技股份有限公司 | 触控面板 |
JP2005196248A (ja) * | 2003-12-26 | 2005-07-21 | Murata Mach Ltd | 表示入力装置 |
US8860668B2 (en) | 2008-01-07 | 2014-10-14 | Samsung Display Co., Ltd. | Display device and control method thereof |
TWI450177B (zh) * | 2011-02-11 | 2014-08-21 | Wintek Corp | 電阻式觸控裝置及補償電壓測定方法 |
JP2012198879A (ja) * | 2011-03-08 | 2012-10-18 | Fujifilm Corp | 抵抗膜式マルチタッチパネル及び抵抗膜式マルチタッチパネルに用いる電極シート |
JP2013041521A (ja) * | 2011-08-19 | 2013-02-28 | Topre Corp | 座標検出装置 |
CN102402360A (zh) * | 2011-11-23 | 2012-04-04 | 段西京 | 手写显示屏、手写输入笔及手写输入方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011507123A5 (ja) | ||
JP2010118038A (ja) | タッチパネル及びタッチ検出方法 | |
JP2004206681A (ja) | タッチパネルの駆動方法 | |
JP2003223283A (ja) | タッチパネルの位置検出回路 | |
JP2010002949A (ja) | タッチパネル | |
US20100283761A1 (en) | Panel module and detecting method | |
JP2010092347A (ja) | タッチパネル装置 | |
US10289248B2 (en) | Control circuit and control method of touch panel, and touch panel input device and electronic device using the same | |
US9088255B2 (en) | Sensing devices and display devices using a plurality of differential amplifiers and sensing circuits to minimize the time to detect presence of an object | |
TW201802646A (zh) | 觸控面板及其感測方法 | |
TW201619800A (zh) | 觸控面板裝置及觸控面板裝置的位置偵測方法 | |
JP5071338B2 (ja) | タッチパネル装置 | |
TWI516774B (zh) | 絕緣檢測方法及絕緣檢測裝置 | |
JP2001265512A (ja) | 抵抗膜式タッチパネル装置 | |
JP6095854B2 (ja) | アナログタッチパネル装置 | |
CN100517375C (zh) | 输入装置和接触位置检测方法 | |
TWI671665B (zh) | 觸控感測裝置及其感測方法 | |
JP2009205562A (ja) | 座標入力装置 | |
JP2004295281A (ja) | アナログ抵抗膜式タッチパネルの異常入力検出装置 | |
CN211602194U (zh) | 一种三段式传感器检测电路及电子设备 | |
TWI714198B (zh) | 多點電阻式觸控面板 | |
JP3834194B2 (ja) | タッチパネル装置 | |
JPH07319608A (ja) | 座標入力装置 | |
JP2019139293A (ja) | タッチパネルのコントローラ、ならびにそれを用いたタッチ式入力装置、電子機器 | |
JP2583024Y2 (ja) | 抵抗測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |