JP2003218163A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003218163A JP2003218163A JP2002010255A JP2002010255A JP2003218163A JP 2003218163 A JP2003218163 A JP 2003218163A JP 2002010255 A JP2002010255 A JP 2002010255A JP 2002010255 A JP2002010255 A JP 2002010255A JP 2003218163 A JP2003218163 A JP 2003218163A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- semiconductor device
- region
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 239000003566 sealing material Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- CJRQAPHWCGEATR-UHFFFAOYSA-N n-methyl-n-prop-2-ynylbutan-2-amine Chemical compound CCC(C)N(C)CC#C CJRQAPHWCGEATR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＦ構造の半導体装置において、熱圧着す
る際の熱及び圧力により基板が変形し、基板上の配線と
半導体素子とが接触するエッジショートの発生を防止す
る。 【解決手段】 基板３及び配線４を被覆する絶縁膜５を
半導体素子１の下側にまで配置する。
る際の熱及び圧力により基板が変形し、基板上の配線と
半導体素子とが接触するエッジショートの発生を防止す
る。 【解決手段】 基板３及び配線４を被覆する絶縁膜５を
半導体素子１の下側にまで配置する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関するもので、特に基板と半導体素子とがフ
リップフロップ方式により接続するＣＯＦ（Chip On Fi
lm）構造と呼ばれる半導体パッケージに関するものであ
る。
製造方法に関するもので、特に基板と半導体素子とがフ
リップフロップ方式により接続するＣＯＦ（Chip On Fi
lm）構造と呼ばれる半導体パッケージに関するものであ
る。
【０００２】
【従来の技術】図６は従来例のＣＯＦ構造における半導
体素子の下面図で、図７（ａ）、（ｂ）は従来例のＣＯ
Ｆ構造における基板の上面図と、Ａ−Ａ´における断面
図である。図８は従来例における基板と半導体素子との
接続状態を示すＡ−Ａ´における断面図で、図９は従来
例のＣＯＦ構造における封止状態を示すＡ−Ａ´におけ
る断面図である。従来のＣＯＦ構造を以下に示す。
体素子の下面図で、図７（ａ）、（ｂ）は従来例のＣＯ
Ｆ構造における基板の上面図と、Ａ−Ａ´における断面
図である。図８は従来例における基板と半導体素子との
接続状態を示すＡ−Ａ´における断面図で、図９は従来
例のＣＯＦ構造における封止状態を示すＡ−Ａ´におけ
る断面図である。従来のＣＯＦ構造を以下に示す。
【０００３】図６に示すように、半導体素子１の下面に
はバンプ電極２が形成されている。通常、バンプ電極２
は半導体素子１内の周辺部に形成されている。
はバンプ電極２が形成されている。通常、バンプ電極２
は半導体素子１内の周辺部に形成されている。
【０００４】図７（ａ）、（ｂ）に示すように、基板３
上には複数の配線４が形成され、基板３及び配線４は絶
縁膜５により被覆されている。基板３には通常、２５μ
ｍ又は４０μｍ厚の可撓性を有するポリイミド系フィル
ムが使用されているが、ここで言う基板３の厚さは適
宜、設定できる。配線４は基板３表面にバリアメタル６
（ニッケル[Ｎｉ]及びクロム[Ｃｒ]、又はニッケル[Ｎ
ｉ]及び銅[Ｃｕ]）をスパッタリングし、バリアメタル
６上にメッキ法で銅を析出させ銅箔を形成し、フォトリ
ソ、エッチングすることにより複数形成される。また、
少なくともバンプ電極接続位置７の配線４はスズメッキ
されている。配線４は基板３の周囲から半導体素子搭載
領域８まで延在し、バンプ電極接続位置７の配線４は半
導体素子搭載領域８内で、半導体素子１のバンプ電極２
に対応するように位置している。絶縁膜５は少なくとも
半導体素子搭載領域８を露出するように形成されてい
る。これは図９に示すように、基板３と半導体素子１と
の間の空間を封止材料９を用いて封止する際、封止材料
９の注入口である基板３と半導体素子１の端部との間の
空間の広さを保ち、封止材料９の注入を容易にするため
である。
上には複数の配線４が形成され、基板３及び配線４は絶
縁膜５により被覆されている。基板３には通常、２５μ
ｍ又は４０μｍ厚の可撓性を有するポリイミド系フィル
ムが使用されているが、ここで言う基板３の厚さは適
宜、設定できる。配線４は基板３表面にバリアメタル６
（ニッケル[Ｎｉ]及びクロム[Ｃｒ]、又はニッケル[Ｎ
ｉ]及び銅[Ｃｕ]）をスパッタリングし、バリアメタル
６上にメッキ法で銅を析出させ銅箔を形成し、フォトリ
ソ、エッチングすることにより複数形成される。また、
少なくともバンプ電極接続位置７の配線４はスズメッキ
されている。配線４は基板３の周囲から半導体素子搭載
領域８まで延在し、バンプ電極接続位置７の配線４は半
導体素子搭載領域８内で、半導体素子１のバンプ電極２
に対応するように位置している。絶縁膜５は少なくとも
半導体素子搭載領域８を露出するように形成されてい
る。これは図９に示すように、基板３と半導体素子１と
の間の空間を封止材料９を用いて封止する際、封止材料
９の注入口である基板３と半導体素子１の端部との間の
空間の広さを保ち、封止材料９の注入を容易にするため
である。
【０００５】図８に示すように、基板３上のバンプ電極
接続位置７の配線４と半導体素子１に形成されたバンプ
電極２とは、ボンディング装置により位置合わせされ、
電気的に接続されている。接続の方法としては通常、熱
圧着方式等が用いられている。熱圧着方式とはバンプ電
極接続位置７の配線４とバンプ電極２に熱及び圧力を加
え、バンプ電極接続位置７の配線４上にメッキされてい
るスズを溶融させてバンプ電極２と接続する方式であ
る。
接続位置７の配線４と半導体素子１に形成されたバンプ
電極２とは、ボンディング装置により位置合わせされ、
電気的に接続されている。接続の方法としては通常、熱
圧着方式等が用いられている。熱圧着方式とはバンプ電
極接続位置７の配線４とバンプ電極２に熱及び圧力を加
え、バンプ電極接続位置７の配線４上にメッキされてい
るスズを溶融させてバンプ電極２と接続する方式であ
る。
【０００６】図９に示すように、基板３と半導体素子１
との間の空間は、基板３と半導体素子１の端部との間か
ら注入された封止材料９により封止されている。通常、
封止材料９には樹脂が用いられている。
との間の空間は、基板３と半導体素子１の端部との間か
ら注入された封止材料９により封止されている。通常、
封止材料９には樹脂が用いられている。
【０００７】
【発明が解決しようとする課題】図１０はエッジショー
トが発生した際の従来例におけるＣＯＦ構造のＡ−Ａ´
における断面図である。図１０に示すように、従来例に
おけるＣＯＦ構造では、配線４とバンプ電極２とを熱圧
着する際、熱や圧力により基板３が符号１０で示すよう
に変形する場合がある。この場合、半導体素子１の下側
や、その周囲に位置する配線４は、絶縁膜５で被覆され
ていないので、配線４は半導体素子１と符号１０で示さ
れた箇所で接触し、配線４と半導体素子１とがショート
するエッジショートという問題が起きる可能性がある。
トが発生した際の従来例におけるＣＯＦ構造のＡ−Ａ´
における断面図である。図１０に示すように、従来例に
おけるＣＯＦ構造では、配線４とバンプ電極２とを熱圧
着する際、熱や圧力により基板３が符号１０で示すよう
に変形する場合がある。この場合、半導体素子１の下側
や、その周囲に位置する配線４は、絶縁膜５で被覆され
ていないので、配線４は半導体素子１と符号１０で示さ
れた箇所で接触し、配線４と半導体素子１とがショート
するエッジショートという問題が起きる可能性がある。
【０００８】
【課題を解決するための手段】本発明においては、基板
上の配線を被覆する絶縁膜を半導体素子の下側にまで延
在させることにより、熱圧着によって基板が変形し、配
線が半導体素子とバンプ電極以外の部位で接触しても、
配線は絶縁膜で被覆されているのでエッジショートが発
生する可能性は低くなる。
上の配線を被覆する絶縁膜を半導体素子の下側にまで延
在させることにより、熱圧着によって基板が変形し、配
線が半導体素子とバンプ電極以外の部位で接触しても、
配線は絶縁膜で被覆されているのでエッジショートが発
生する可能性は低くなる。
【０００９】
【発明の実施の形態】本発明のＣＯＦ構造における第１
の実施の形態について以下に説明する。ＣＯＦ構造と
は、配線基板上に半導体素子が形成され、基板と半導体
素子とが導電体により電気的に接続され、導電体を保護
するために配線基板と半導体素子との間の空間が樹脂に
より封止されている構造を言う。
の実施の形態について以下に説明する。ＣＯＦ構造と
は、配線基板上に半導体素子が形成され、基板と半導体
素子とが導電体により電気的に接続され、導電体を保護
するために配線基板と半導体素子との間の空間が樹脂に
より封止されている構造を言う。
【００１０】図１は本発明の第１の実施の形態のＣＯＦ
構造における半導体素子の下面図で、図２（ａ）、
（ｂ）は本発明の第１の実施の形態のＣＯＦ構造におけ
る基板の上面図と、Ａ−Ａ´における断面図で、図３
（ａ）、（ｂ）は本発明の第１の実施の形態のＣＯＦ構
造において、基板と半導体素子とが接続され、封止され
た状態のＡ−Ａ´、Ｂ−Ｂ´における断面図で、図４は
本発明の第１の実施の形態のＣＯＦ構造において基板が
折れ曲がった際のＣＯＦ構造のＡ−Ａ´における断面図
である。
構造における半導体素子の下面図で、図２（ａ）、
（ｂ）は本発明の第１の実施の形態のＣＯＦ構造におけ
る基板の上面図と、Ａ−Ａ´における断面図で、図３
（ａ）、（ｂ）は本発明の第１の実施の形態のＣＯＦ構
造において、基板と半導体素子とが接続され、封止され
た状態のＡ−Ａ´、Ｂ−Ｂ´における断面図で、図４は
本発明の第１の実施の形態のＣＯＦ構造において基板が
折れ曲がった際のＣＯＦ構造のＡ−Ａ´における断面図
である。
【００１１】図１に示すように、半導体素子１の下面に
はバンプ電極２が形成されている。
はバンプ電極２が形成されている。
【００１２】次に基板３の説明をする前に、説明の都合
上、基板３を図２（ａ）、（ｂ）に示すように３つの領
域に分ける。半導体素子１が搭載される領域を第１の領
域８ａとし、その周囲を第２の領域８ｂとし、第１の領
域８ａの中央部を第３の領域８ｃ（この第３の領域８ｃ
は、以降に説明される通り、配線が露出される領域であ
るので、配線露出領域と称する場合もある。）と定義す
る。
上、基板３を図２（ａ）、（ｂ）に示すように３つの領
域に分ける。半導体素子１が搭載される領域を第１の領
域８ａとし、その周囲を第２の領域８ｂとし、第１の領
域８ａの中央部を第３の領域８ｃ（この第３の領域８ｃ
は、以降に説明される通り、配線が露出される領域であ
るので、配線露出領域と称する場合もある。）と定義す
る。
【００１３】図２（ａ）、（ｂ）に示すように、基板３
上には第２の領域８ｂから第３の領域８ｃまで延在し、
バンプ電極接続位置７の配線４が第３の領域８ｃに位置
するように、複数の配線４が形成される。基板３には例
えば、可撓性を有するポリイミドやポリエステル等のプ
ラスティック絶縁フィルムが用いられるが、基板３の厚
さ、材質は適宜、設定できる。配線４はバリアメタル６
層を介して基板３上に形成される。基板３表面にバリア
メタル６（ニッケル[Ｎｉ]及びクロム[Ｃｒ]、又はニッ
ケル［Ｎｉ］及び銅［Ｃｕ］）をスパッタリングし、バ
リアメタル６上にメッキ法で銅を析出させ銅箔を形成
し、フォトリソ、エッチングすることにより、複数の配
線４が所定のピッチで互いに近接して形成される。ま
た、少なくともバンプ電極接続位置７の配線４はスズメ
ッキされている。
上には第２の領域８ｂから第３の領域８ｃまで延在し、
バンプ電極接続位置７の配線４が第３の領域８ｃに位置
するように、複数の配線４が形成される。基板３には例
えば、可撓性を有するポリイミドやポリエステル等のプ
ラスティック絶縁フィルムが用いられるが、基板３の厚
さ、材質は適宜、設定できる。配線４はバリアメタル６
層を介して基板３上に形成される。基板３表面にバリア
メタル６（ニッケル[Ｎｉ]及びクロム[Ｃｒ]、又はニッ
ケル［Ｎｉ］及び銅［Ｃｕ］）をスパッタリングし、バ
リアメタル６上にメッキ法で銅を析出させ銅箔を形成
し、フォトリソ、エッチングすることにより、複数の配
線４が所定のピッチで互いに近接して形成される。ま
た、少なくともバンプ電極接続位置７の配線４はスズメ
ッキされている。
【００１４】基板３及び配線４は絶縁膜（例えばソルダ
ーレジスト、エポキシ樹脂）５により被覆されている。
絶縁膜５は、配線４に外部から異物が侵入する可能性を
低くする為と、配線４が半導体素子１等と、所定の部位
以外の場所で接触し、ショートする可能性を低くする為
に設けられている。また、基板３と半導体素子１との間
の空間を封止する際、封止材料の注入が容易となるよう
に、絶縁膜５の所定部には、封止材料を注入するための
切り欠き部１１が設けられている。
ーレジスト、エポキシ樹脂）５により被覆されている。
絶縁膜５は、配線４に外部から異物が侵入する可能性を
低くする為と、配線４が半導体素子１等と、所定の部位
以外の場所で接触し、ショートする可能性を低くする為
に設けられている。また、基板３と半導体素子１との間
の空間を封止する際、封止材料の注入が容易となるよう
に、絶縁膜５の所定部には、封止材料を注入するための
切り欠き部１１が設けられている。
【００１５】絶縁膜５は第３の領域８ｃ及び切り欠き部
１１を除いた第１の領域８ａ及び第２の領域８ｂに形成
されている。ここで、絶縁膜５は、上述したように、そ
の目的から、少なくとも配線４を被覆していれば良い
が、基板３の強度を向上させる為、第３の領域８ｃを除
いた配線４上を含む基板３上全域を覆うことが望まし
い。すなわち、この配線４を被覆する絶縁膜５は、配線
４を周囲から絶縁するという機能と同時に、基板３をサ
ポートする補強板としての機能も有する。さらに、この
場合、この絶縁膜５を従来の工程でも用いられているソ
ルダーレジストで構成すれば、従来のソルダーレジスト
の開口領域（第３の領域８ｃに相当する領域）の大きさ
を変えることのみで本実施の形態に適用することが可能
となる。従って、従来の工程を大幅に変更することな
く、すなわち、コストを大幅に増大させることなく本発
明を実現することができる。
１１を除いた第１の領域８ａ及び第２の領域８ｂに形成
されている。ここで、絶縁膜５は、上述したように、そ
の目的から、少なくとも配線４を被覆していれば良い
が、基板３の強度を向上させる為、第３の領域８ｃを除
いた配線４上を含む基板３上全域を覆うことが望まし
い。すなわち、この配線４を被覆する絶縁膜５は、配線
４を周囲から絶縁するという機能と同時に、基板３をサ
ポートする補強板としての機能も有する。さらに、この
場合、この絶縁膜５を従来の工程でも用いられているソ
ルダーレジストで構成すれば、従来のソルダーレジスト
の開口領域（第３の領域８ｃに相当する領域）の大きさ
を変えることのみで本実施の形態に適用することが可能
となる。従って、従来の工程を大幅に変更することな
く、すなわち、コストを大幅に増大させることなく本発
明を実現することができる。
【００１６】切り欠き部１１は第３の領域８ｃの境界線
８´ｃから第２の領域８ｂまで延在するように、絶縁膜
５の配線４上以外の領域に設けられている。切り欠き部
１１は基板３と半導体素子１との間の空間を封止するた
めに、封止材料を注入するための注入口、又は基板３と
半導体素子１との間の空気を排出するための排気口とし
て機能する。注入された封止材料の流れ易さを考慮する
と、封止材料が注入された際、基板３と半導体素子１と
の間の空間の空気が排出され易い構造が好ましいので、
切り欠き部１１は少なくとも２箇所以上で、注入口とな
る切り欠き部から、できるだけ離間した位置に排気口と
なる切り欠き部がくるように、それぞれの切り欠き部を
設けるのが好ましい。例えば、基板３の中心部に対して
対称となるように、基板３の長手方向に設けられた切り
欠き部１１、又は基板３の中心部に対して対角になるよ
うに設けられた切り欠き部１１等が好ましい。また、封
止材料の注入を円滑にするため、境界線８´ｃにおける
切り欠き部の幅は、配線４のピッチ内で、できるだけ長
い幅を有することが好ましい。すなわち、注入口の大き
さをできるだけ広くするということである。図２（ａ）
に示す切り欠き部１１は、好ましい位置、形状の切り欠
き部１１の一例である。
８´ｃから第２の領域８ｂまで延在するように、絶縁膜
５の配線４上以外の領域に設けられている。切り欠き部
１１は基板３と半導体素子１との間の空間を封止するた
めに、封止材料を注入するための注入口、又は基板３と
半導体素子１との間の空気を排出するための排気口とし
て機能する。注入された封止材料の流れ易さを考慮する
と、封止材料が注入された際、基板３と半導体素子１と
の間の空間の空気が排出され易い構造が好ましいので、
切り欠き部１１は少なくとも２箇所以上で、注入口とな
る切り欠き部から、できるだけ離間した位置に排気口と
なる切り欠き部がくるように、それぞれの切り欠き部を
設けるのが好ましい。例えば、基板３の中心部に対して
対称となるように、基板３の長手方向に設けられた切り
欠き部１１、又は基板３の中心部に対して対角になるよ
うに設けられた切り欠き部１１等が好ましい。また、封
止材料の注入を円滑にするため、境界線８´ｃにおける
切り欠き部の幅は、配線４のピッチ内で、できるだけ長
い幅を有することが好ましい。すなわち、注入口の大き
さをできるだけ広くするということである。図２（ａ）
に示す切り欠き部１１は、好ましい位置、形状の切り欠
き部１１の一例である。
【００１７】図３（ａ）、（ｂ）に示すように、基板３
上の第３領域８ｃ内の配線４と半導体素子１に形成され
たバンプ電極２とはボンディング装置により位置合わせ
され、熱圧着方式により電気的に接続され、半導体素子
１は基板３上の第１の領域８ａに搭載されている。基板
３と半導体素子１との間の空間は、切り欠き部１１から
注入された封止材料（例えばエポキシ樹脂、シリコーン
樹脂等）９により封止されている。
上の第３領域８ｃ内の配線４と半導体素子１に形成され
たバンプ電極２とはボンディング装置により位置合わせ
され、熱圧着方式により電気的に接続され、半導体素子
１は基板３上の第１の領域８ａに搭載されている。基板
３と半導体素子１との間の空間は、切り欠き部１１から
注入された封止材料（例えばエポキシ樹脂、シリコーン
樹脂等）９により封止されている。
【００１８】以上のように本発明の第１の実施の形態に
おいては、絶縁膜５が半導体素子１の下側まで延在して
いるので、配線４とバンプ電極２とを熱圧着する際の熱
及び圧力により基板３が、図４の符号１０に示すように
変形し、配線４が半導体素子１の端部と接触した場合で
も、配線４は絶縁膜５で被覆されているので、エッジシ
ョートの発生は減少し、品質の信頼性が向上する。ま
た、エッジショートの発生を防止するための構造とし
て、配線４が一本一本絶縁被覆されたものも考えられる
が、それに比べて第１の実施の形態では、絶縁膜５にソ
ルダーレジストを用いているので、基板３の強度が大き
く基板３が曲がり難い。また、従来の工程を大幅に変更
することなく絶縁膜５を形成することができるので、大
幅なコストアップを伴わずに実現できる。また、基板３
上面の第３の領域は、絶縁膜５で取り囲まれているた
め、基板３と半導体素子１との間の空間に注入された封
止材料９は、第３の領域の周囲の絶縁膜５によって堰き
止められ、基板３の周囲に流れ出難くなるため、適量の
封止材料で所定の箇所を封止することができる。
おいては、絶縁膜５が半導体素子１の下側まで延在して
いるので、配線４とバンプ電極２とを熱圧着する際の熱
及び圧力により基板３が、図４の符号１０に示すように
変形し、配線４が半導体素子１の端部と接触した場合で
も、配線４は絶縁膜５で被覆されているので、エッジシ
ョートの発生は減少し、品質の信頼性が向上する。ま
た、エッジショートの発生を防止するための構造とし
て、配線４が一本一本絶縁被覆されたものも考えられる
が、それに比べて第１の実施の形態では、絶縁膜５にソ
ルダーレジストを用いているので、基板３の強度が大き
く基板３が曲がり難い。また、従来の工程を大幅に変更
することなく絶縁膜５を形成することができるので、大
幅なコストアップを伴わずに実現できる。また、基板３
上面の第３の領域は、絶縁膜５で取り囲まれているた
め、基板３と半導体素子１との間の空間に注入された封
止材料９は、第３の領域の周囲の絶縁膜５によって堰き
止められ、基板３の周囲に流れ出難くなるため、適量の
封止材料で所定の箇所を封止することができる。
【００１９】更に、切り欠き部１１により基板３と半導
体素子１の端部との間が、図３（ｂ）の符号１２に示す
ように、絶縁膜５の厚さ分だけ広がり、封止材料９の注
入が容易となり、流動性の低い封止材料でも封止が可能
となるため、選択できる封止材料９の幅が広がり、設計
の自由度が高くなる。また、広がった間は、絶縁膜５の
厚さ分だけ厚く封止材料９で封止でき、その部位で基板
３は曲がり難くなるので、切り欠き部１１をエッジショ
ートが発生する可能性のある部位に設けることで、エッ
ジショートを防止することができる。
体素子１の端部との間が、図３（ｂ）の符号１２に示す
ように、絶縁膜５の厚さ分だけ広がり、封止材料９の注
入が容易となり、流動性の低い封止材料でも封止が可能
となるため、選択できる封止材料９の幅が広がり、設計
の自由度が高くなる。また、広がった間は、絶縁膜５の
厚さ分だけ厚く封止材料９で封止でき、その部位で基板
３は曲がり難くなるので、切り欠き部１１をエッジショ
ートが発生する可能性のある部位に設けることで、エッ
ジショートを防止することができる。
【００２０】本発明の第２の実施の形態は、ＣＯＦ構造
の半導体装置の他の製造方法に関するものである。図５
は本発明の第２の実施の形態における半導体装置の製造
方法の封止の際の工程を示した断面図である。
の半導体装置の他の製造方法に関するものである。図５
は本発明の第２の実施の形態における半導体装置の製造
方法の封止の際の工程を示した断面図である。
【００２１】第２の実施の形態では、基板３と半導体素
子１との間の空間を封止材料９を用いて封止する際、基
板３の周囲に応力を加えて基板３の周囲を下側に反ら
せ、基板３と半導体素子１の端部との間を広げる。
子１との間の空間を封止材料９を用いて封止する際、基
板３の周囲に応力を加えて基板３の周囲を下側に反ら
せ、基板３と半導体素子１の端部との間を広げる。
【００２２】基板３と半導体素子１の端部との間を広げ
る一つ目の方法は、中央部が周囲に比べ高さのある支持
台（例えば凸型の支持台等）１３に、基板３の下側の中
央部が支持台１３の中央部（あるいは頂部、又は凸部と
も呼ぶ）に位置するように半導体装置を載置し、押圧冶
具（例えばピン等）で基板３の周囲を支持台１３の周囲
に押さえ付けることにより、基板３と支持台１３を固定
して基板３を反らせ、基板３と半導体素子１の端部との
間を広げる方法である。
る一つ目の方法は、中央部が周囲に比べ高さのある支持
台（例えば凸型の支持台等）１３に、基板３の下側の中
央部が支持台１３の中央部（あるいは頂部、又は凸部と
も呼ぶ）に位置するように半導体装置を載置し、押圧冶
具（例えばピン等）で基板３の周囲を支持台１３の周囲
に押さえ付けることにより、基板３と支持台１３を固定
して基板３を反らせ、基板３と半導体素子１の端部との
間を広げる方法である。
【００２３】二つ目の方法は、可撓性を有する支持台１
３に、基板３を載置し、基板３の周囲に応力を加えるこ
とで、支持台１３を撓ませ基板３の周囲を下側に反ら
せ、基板３と半導体素子１の端部との間を広げる方法で
ある。
３に、基板３を載置し、基板３の周囲に応力を加えるこ
とで、支持台１３を撓ませ基板３の周囲を下側に反ら
せ、基板３と半導体素子１の端部との間を広げる方法で
ある。
【００２４】次に、この広がった間（図５の符号１４で
示す箇所）から封止材料９を注入し、基板３と半導体素
子１との間の空間を封止する。ここで、支持台１３の形
状によっては基板３の中央部が持ち上がり、基板３と半
導体素子１との間が多少狭まるが、基板３と半導体素子
１の端部との間から注入された封止材料９は基板３と半
導体素子１との間を毛細管現象で容易に広がり、所定の
領域を封止できるので、封止を妨げる要因とはならな
い。
示す箇所）から封止材料９を注入し、基板３と半導体素
子１との間の空間を封止する。ここで、支持台１３の形
状によっては基板３の中央部が持ち上がり、基板３と半
導体素子１との間が多少狭まるが、基板３と半導体素子
１の端部との間から注入された封止材料９は基板３と半
導体素子１との間を毛細管現象で容易に広がり、所定の
領域を封止できるので、封止を妨げる要因とはならな
い。
【００２５】以上のように本発明の第２の実施の形態で
は、封止の際、基板３と半導体素子１の端部との間を広
げることで、封止材料９の注入が容易となり、流動性の
低い封止材料９でも封止が可能となるため、選択できる
封止材料の幅が広がり、設計の自由度が高くなる。
は、封止の際、基板３と半導体素子１の端部との間を広
げることで、封止材料９の注入が容易となり、流動性の
低い封止材料９でも封止が可能となるため、選択できる
封止材料の幅が広がり、設計の自由度が高くなる。
【００２６】また、ここで示した封止の方法は、本発明
の第１の実施の形態におけるＣＯＦ構造の半導体装置に
も用いることができる。
の第１の実施の形態におけるＣＯＦ構造の半導体装置に
も用いることができる。
【００２７】
【発明の効果】絶縁膜を半導体素子の下側まで延在させ
ることにより、熱圧着時の熱及び圧力により基板が折れ
曲がり、配線が半導体素子の端部と接触しても、配線は
絶縁膜で被覆されているので、エッジショートの発生は
減少し、品質の信頼性が向上する。更に、絶縁膜に封止
材料注入のための切り欠き部を設けること、また、基板
と半導体素子との間を封止する際、基板を反らせ基板と
半導体素子の端部との間を広げることにより封止材料の
注入が容易となり、流動性の低い封止材料でも封止が可
能となるため、選択できる封止材料の幅が広がり設計の
自由度が高くなる。
ることにより、熱圧着時の熱及び圧力により基板が折れ
曲がり、配線が半導体素子の端部と接触しても、配線は
絶縁膜で被覆されているので、エッジショートの発生は
減少し、品質の信頼性が向上する。更に、絶縁膜に封止
材料注入のための切り欠き部を設けること、また、基板
と半導体素子との間を封止する際、基板を反らせ基板と
半導体素子の端部との間を広げることにより封止材料の
注入が容易となり、流動性の低い封止材料でも封止が可
能となるため、選択できる封止材料の幅が広がり設計の
自由度が高くなる。
【図１】本発明の第１の実施の形態における半導体素子
の下面図である。
の下面図である。
【図２】（ａ）、（ｂ）は、本発明の第１の実施の形態
における基板の上面図とＡ−Ａ´における断面図であ
る。
における基板の上面図とＡ−Ａ´における断面図であ
る。
【図３】（ａ）、（ｂ）は、本発明の第１の実施の形態
において、基板と半導体素子とが接続され封止された状
態のＡ−Ａ´、Ｂ−Ｂ´における断面図である。
において、基板と半導体素子とが接続され封止された状
態のＡ−Ａ´、Ｂ−Ｂ´における断面図である。
【図４】本発明の第１の実施の形態において、基板が折
れ曲がった際のＣＯＦ構造のＡ−Ａ´における断面図で
ある。
れ曲がった際のＣＯＦ構造のＡ−Ａ´における断面図で
ある。
【図５】本発明の第２の実施の形態における半導体装置
の製造方法の封止の際の工程を示した断面図である。
の製造方法の封止の際の工程を示した断面図である。
【図６】従来例における半導体装置の下面図である。
【図７】（ａ）、（ｂ）は、従来例における基板の上面
図と、Ａ−Ａ´における断面図である。
図と、Ａ−Ａ´における断面図である。
【図８】従来例における基板と半導体素子との接続状態
を示すＡ−Ａ´における断面図である。
を示すＡ−Ａ´における断面図である。
【図９】従来例の半導体装置における封止状態を示すＡ
−Ａ´における断面図である。
−Ａ´における断面図である。
【図１０】従来例の半導体装置において、エッジショー
トが発生した際のＡ−Ａ´における断面図である。
トが発生した際のＡ−Ａ´における断面図である。
１ 半導体素子
２ バンプ電極
３ 基板
４ 配線
５ 絶縁膜
６ バリアメタル
７ バンプ電極接続位置
８ 半導体素子搭載領域
８ａ 第１の領域
８ｂ 第２の領域
８ｃ 第３の領域
９ 封止材料
１１ 切り欠き部
１３ 支持台
Claims (20)
- 【請求項１】 半導体素子が搭載される第１の領域と、
前記第１の領域を包囲する第２の領域と、前記第１の領
域の中央部に位置する第３の領域とを備えた基板と、 前記第２の領域から前記第３の領域に延在し、前記基板
上に形成された配線と、 前記第３の領域を露出するように前記第１及び第２の領
域に形成され、前記基板及び前記配線を被覆する絶縁膜
と、 前記第３の領域内で前記配線に電気的に接続され、前記
第１の領域と等しい大きさを有し、前記絶縁膜と所定間
隔離間するように前記第１の領域上に搭載される半導体
素子とを有することを特徴とする半導体装置。 - 【請求項２】 前記基板は可撓性を有する基板であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記絶縁膜はソルダーレジストであるこ
とを特徴とする請求項１又は２記載の半導体装置。 - 【請求項４】 前記第３の領域の外周から前記第２の領
域まで延在するような切り欠き部が設けられた前記絶縁
膜を有することを特徴とする請求項１〜３いずれか記載
の半導体装置。 - 【請求項５】 前記配線は複数の配線から構成され、こ
れら複数の配線は所定のピッチで互いに近接して配置さ
れ、前記切り欠き部の幅は前記所定ピッチより狭いこと
を特徴とする請求項４記載の半導体装置。 - 【請求項６】 前記絶縁膜は前記第３の領域及び前記切
り欠き部を除いた残りの第１の領域及び第２の領域の全
域に形成されていることを特徴とする請求項４又は５記
載の半導体装置。 - 【請求項７】 前記基板と前記半導体素子との間に前記
所定間隔離間して形成された空間は、封止材料を用いて
封止されていることを特徴とする請求項１〜６いずれか
記載の半導体装置。 - 【請求項８】 請求項４〜６いずれか記載の半導体装置
の前記切り欠き部から封止材料を注入し、前記基板と前
記半導体素子との間に前記所定間隔離間して形成された
空間を封止する工程を有することを特徴とする半導体装
置の製造方法。 - 【請求項９】 複数の配線が周囲から半導体素子が搭載
される中央部まで延在して形成された基板と、前記基板
及び前記配線を被覆する絶縁膜と、前記中央部に載置さ
れた前記半導体素子とを備える半導体装置において、 前記配線の一端は前記中央部内の配線露出領域に位置
し、前記絶縁膜は前記半導体素子と所定間隔離間するよ
うに、前記周囲から前記半導体素子の下側にまで延在
し、前記配線露出領域内の前記配線と前記半導体素子と
は電気的に接続されていることを特徴とする半導体装
置。 - 【請求項１０】 前記基板は可撓性を有する基板である
ことを特徴とする請求項９記載の半導体装置。 - 【請求項１１】 前記絶縁膜はソルダーレジストである
ことを特徴とする請求項９又は１０記載の半導体装置。 - 【請求項１２】 前記配線露出領域から前記中央部の外
側まで延在するような切り欠き部が前記配線上以外の領
域に設けられた前記絶縁膜を有することを特徴とする請
求項９〜１１いずれか記載の半導体装置。 - 【請求項１３】 前記配線は所定のピッチで互いに近接
して配置され、前記切り欠き部の幅は前記所定ピッチよ
り狭いことを特徴とする請求項１２記載の半導体装置。 - 【請求項１４】 前記配線露出領域及び前記切り欠き部
を除いた残りの全領域に前記絶縁膜が形成されているこ
とを特徴とする請求項１２又は１３記載の半導体装置。 - 【請求項１５】 前記基板と前記半導体素子との間に前
記所定間隔離間して形成された空間は封止材料を用いて
封止されていることを特徴とする請求項９〜１４いずれ
か記載の半導体装置。 - 【請求項１６】 請求項１２〜１４いずれか記載の半導
体装置の前記切り欠き部から封止材料を注入し、前記基
板と前記半導体素子との間に前記所定間隔離間して形成
された空間を封止する工程を有することを特徴とする半
導体装置の製造方法。 - 【請求項１７】 表面に複数の配線が周囲から中央部ま
で延在して形成された可撓性を有する基板と、前記中央
部に載置された半導体素子と前記配線とを電気的に接続
し、前記半導体素子の下側に形成される導電体と、前記
基板及び前記配線を前記導電体を露出するように被覆
し、前記半導体素子と所定間隔離間する絶縁膜とを備え
る半導体装置の製造方法において、 前記基板の前記周囲を前記半導体素子が搭載された側と
は反対側に反らせ、前記基板と前記半導体素子の端との
間の空間を広げる工程と、 広がった前記空間から封止材料を注入し、前記基板と前
記半導体素子との間に前記所定間隔離間して形成された
空間を封止する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項１８】 前記基板の裏面において前記中央部と
対向する部分が、凸型の支持台の頂部上にくるように前
記基板を前記支持台上に載置する工程と、 前記基板の前記周囲に応力を加え前記周囲を前記半導体
素子が搭載された側とは反対側に反らせ、前記空間を広
げる工程とを有することを特徴とする請求項１７記載の
半導体装置の製造方法。 - 【請求項１９】 前記周囲を押圧冶具により固定して前
記支持台と前記基板とを密着させることにより、前記空
間を広げることを特徴とする請求項１８記載の半導体装
置の製造方法。 - 【請求項２０】 前記基板の裏面において前記周囲と対
向する部分が、可撓性を有する支持台の上面と接するよ
うに前記基板を前記支持台上に載置する工程と、 前記基板の前記周囲に応力を加え前記周囲を前記半導体
素子が搭載された側とは反対側に反らせ、前記空間を広
げる工程とを有することを特徴とする請求項１７記載の
半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010255A JP3727273B2 (ja) | 2002-01-18 | 2002-01-18 | 半導体装置及びその製造方法 |
| US10/345,319 US6873058B2 (en) | 2002-01-18 | 2003-01-16 | Semiconductor device with chip-on-film package having insulating film that resists edge shorts |
| US11/068,452 US7101732B2 (en) | 2002-01-18 | 2005-02-28 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010255A JP3727273B2 (ja) | 2002-01-18 | 2002-01-18 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005237761A Division JP4182963B2 (ja) | 2005-08-18 | 2005-08-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218163A true JP2003218163A (ja) | 2003-07-31 |
| JP3727273B2 JP3727273B2 (ja) | 2005-12-14 |
Family
ID=19191584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002010255A Expired - Lifetime JP3727273B2 (ja) | 2002-01-18 | 2002-01-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6873058B2 (ja) |
| JP (1) | JP3727273B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006030260A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器 |
| JP2010010693A (ja) * | 2009-07-31 | 2010-01-14 | Seiko Epson Corp | 実装装置、及び半導体素子実装基板の製造方法 |
| JP2010153495A (ja) * | 2008-12-24 | 2010-07-08 | Shinko Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4786976B2 (ja) * | 2005-09-13 | 2011-10-05 | パナソニック株式会社 | 配線基板及びその製造方法、並びに半導体装置 |
| JP5036614B2 (ja) * | 2008-04-08 | 2012-09-26 | 東京応化工業株式会社 | 基板用ステージ |
| CN104022098B (zh) * | 2014-05-29 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种覆晶薄膜及显示装置 |
| CN107463013A (zh) * | 2017-09-19 | 2017-12-12 | 武汉华星光电半导体显示技术有限公司 | 一种cof压着精度自动补偿方法及***、cof绑定机 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3501316B2 (ja) * | 1995-06-16 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP3026205B1 (ja) | 1998-09-25 | 2000-03-27 | セイコーインスツルメンツ株式会社 | 電子回路装置及び表示装置 |
| JP2001358170A (ja) | 2000-06-15 | 2001-12-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
| SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
-
2002
- 2002-01-18 JP JP2002010255A patent/JP3727273B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-16 US US10/345,319 patent/US6873058B2/en not_active Expired - Fee Related
-
2005
- 2005-02-28 US US11/068,452 patent/US7101732B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006030260A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器 |
| JP4613536B2 (ja) * | 2004-07-12 | 2011-01-19 | セイコーエプソン株式会社 | 半導体素子実装基板、電気光学装置、電子機器 |
| JP2010153495A (ja) * | 2008-12-24 | 2010-07-08 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JP2010010693A (ja) * | 2009-07-31 | 2010-01-14 | Seiko Epson Corp | 実装装置、及び半導体素子実装基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3727273B2 (ja) | 2005-12-14 |
| US7101732B2 (en) | 2006-09-05 |
| US6873058B2 (en) | 2005-03-29 |
| US20050151257A1 (en) | 2005-07-14 |
| US20030137034A1 (en) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100452903B1 (ko) | 칩 온 필름용 테이프와 이것을 이용하는 반도체 | |
| KR100475618B1 (ko) | 반도체 장치 | |
| JP3722209B2 (ja) | 半導体装置 | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| CN100424866C (zh) | 带式电路基板及使用该带式电路基板的半导体芯片封装 | |
| JP2002110898A (ja) | 半導体装置 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US20080067672A1 (en) | Semiconductor device and method for fabricating the same | |
| US20050224934A1 (en) | Circuit device | |
| US7101732B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4019251B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR19990045613A (ko) | 테이프 자동화 접착 필름 및 그 제조방법 | |
| US7247936B2 (en) | Tape circuit substrate having wavy beam leads and semiconductor chip package using the same | |
| JP4737995B2 (ja) | 半導体装置 | |
| JP4942452B2 (ja) | 回路装置 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP3743811B2 (ja) | 半導体装置の製造方法 | |
| JP4182963B2 (ja) | 半導体装置の製造方法 | |
| JP2012227320A (ja) | 半導体装置 | |
| JP3910937B2 (ja) | 半導体装置 | |
| JP3676590B2 (ja) | 半導体装置 | |
| JP2001313365A (ja) | 半導体装置 | |
| JP3568458B2 (ja) | 半導体装置 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP4263211B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |