JP2003217439A

JP2003217439A - Planar electron emitter device having improved emission area and its manufacturing method

Info

Publication number: JP2003217439A
Application number: JP2002376851A
Authority: JP
Inventors: Henryk Birecki; ヘンリク・ビレッキ; Vu Thien Binh; ヴ・ティエン・ビン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 2002-01-09
Filing date: 2002-12-26
Publication date: 2003-07-31
Also published as: US6914374B2; CN100385543C; US6976895B2; US20050156500A1; CN1433011A; US20050159071A1; EP1328000A2; US20030128647A1; US6989628B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field emission type electron emitter having higher efficiency than conventional technology in technical fields for the field emission type electron emitter, being formed more consistently at lower cost than the conventional technology, eliminating the need for consideration of having effect on environment and for high vacuum environment typically required for the conventional technology, and having superiority to the conventional technology and high emitting efficiency around the center region of a flat electron emitter element. <P>SOLUTION: The field emission type planar electron emitter element is disclosed which has an emission electrode, an extraction electrode and the planar emitter electron emission layer electrically connected to the emission electrode and the extraction electrode. The planer electron emitter is constructed so that the rate of electron emission is greater in the center region than in the outside region of the emission layer. Further, the planar emitter element contains a focusing electrode electrically connected to the planar electron emitter. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】【０００１】【発明の属する技術分野】本発明は全般に超高密度メモ
リ記憶システムにおいて用いられる放出器素子に関し、
より詳細には、本発明は集束精度を改善するために中央
位置において電子放出を最適化する、改善された固体放
出器に関する。【０００２】放出器素子の別の出願が同じ譲受人に譲渡
され、同時係属中の「IMPROVED ELECTRON EMITTER DEVI
CE FOR DATA STORAGE APPLICATIONS AND METHOD OF MAN
UFACTURE」というタイトルの米国特許出願第１０／０４
２，９２７号に記載される。【０００３】【従来の技術】【０００４】【特許文献１】米国特許第５，５５７，５９６号【特許文献２】米国特許第５，５８７，６２８号【特許文献３】ＷＯ００／７０６３８号【特許文献４】フランス国特許第ＦＲ９９０６２５４号【０００５】メモリ記憶システムは、最初に磁気テープ
を用いてから、磁気ハードドライブおよび現在の光ドラ
イブならびにＳＲＡＭおよびＤＲＡＭのような高度な高
速メモリまで長年にわたって多大な進歩を遂げてきた。
最近の開発では、超高密度記憶素子において電界放出型
電子放出器が利用されている。電界放出型電子放出器は
典型的には、先端部の先鋭な場所から電子のビームを放
出する先端構造体として製造されている。電子ビーム
は、電界放出器の近くに配置される記憶媒体に対して読
出しおよび書込みを行うために用いられる。記憶媒体上
の記憶位置にアクセスするために、電界放出器のアレイ
の位置と記憶媒体内の記憶エリアのアレイの位置とをと
一致させる場合があるか、あるいはより小型の電界放出
器のアレイが記憶媒体に対して動かされる場合がある。【０００６】電界放出器技術を用いる超高密度記憶素子
の一例が特許文献１に開示される。各電界放出器は典型
的には、ある記憶エリアによって束縛された電子ビーム
流を生成し、信号電流を生成する。各記憶エリアはいく
つかの異なる状態のうちの１つの状態をとることがで
き、最も典型的な場合には、ハイビットあるいはロービ
ットによって表される１あるいは０のいずれかの二値状
態をとる。記憶エリアに衝当するビーム流によって生成
される信号電流の大きさは記憶エリアの状態に依存す
る。したがって、そのエリアに格納される情報は信号電
流の大きさを測定することにより読み出すことができ
る。【０００７】また電子ビームは、記憶エリアに情報を書
き込むために用いられる場合もある。各電子ビームの電
力を増加して、電子ビームが衝当する記憶エリアの状態
を変更することができる。記憶エリアの状態を変更する
ことにより、そのビームの強度に応じて、その記憶エリ
アにおいて１ビットの情報が格納あるいは消去される。【０００８】情報が格納され、検索され、アクセスされ
る速度および精度は電界放出器の効率に大きく依存す
る。さらに、電界放出器先端構造体（field tip emitte
rs）を製造し、加工するために必要とされる製造工程は
非常に複雑である。さらに、記憶媒体はその情報の読出
しあるいは書込みを行うために用いられる電界放出器か
ら離隔して配置されるので、環境の影響から放出器先端
構造体およびメモリアレイの両方の繊細な表面を保護す
るために、それらの素子は約１０^−７Ｔｏｒｒ以下の高
真空状態の保護筐体内に配置される必要がある。高真空
はコストがかかり、達成するのが難しい。【０００９】さらに平坦型電子放出器技術では、均一な
半導体層が放出電極に適用されるとき、抽出電極構造に
起因する電界集中のために、電子放出が放出器の端部に
おいて行われる傾向がある。これは、その領域内の電気
力線が著しく湾曲し、ビームが主に平行にされるのでは
なく発散するようになるので望ましくない。放出が主と
して、抽出するための電気力線が主に直線である放出器
の中央において行われるようにすることが有利である。【００１０】【発明が解決しようとする課題】本発明の目的は、電界
放出型電子放出器の技術分野において、従来技術よりも
高い効率を提供し、従来技術よりも低コストでより一貫
して形成することができ、典型的に必要とされる高真空
環境の必要性を無くすのと同様に従来技術よりも環境の
影響を受けないで、従来技術よりも優れた、平坦型電子
放出素子の中央領域周囲における高い放出効率を有する
電界放出型電子放出器を提供することである。【００１１】【課題を解決するための手段】本発明によれば、超高密
度記憶システムにおいて用いるための改善された電界放
出素子が開示される。その電界放出素子は、放出電極
と、抽出電極と、放出電極および抽出電極に電気的に接
続される平坦な放出器電子放出層とを有する平坦型電子
放出器である。平坦型電子放出器は、放出層の外側領域
よりもその中央領域において電子放出の割合を大きくす
るように構成される。このように割合を大きくするため
の一例が、平坦型放出器放出層の外側周辺部が内側部分
よりも深さ方向において厚みがあるように平坦型放出器
電子放出層を形成することにより達成され、そのような
放出層は、放出電極と抽出電極との間に電界がかけられ
る際に外側周辺部において電子ビーム放出を低減する。
その電界は、外側周辺部よりも内側部分において高い割
合で、平坦型放出器電子放出層の表面から抽出電極に向
けて電子を引き寄せる。その平坦型放出器素子はさら
に、平坦型電子放出器に電気的に接続される集束電極も
含む。中央領域において改善された電子放出率を達成す
るために、その平坦型電子放出素子は概ね凹形の上側表
面を有する。【００１２】別の実施形態では、平坦型放出器放出層
は、金属の第１の層と、金属の第１の層上に堆積される
半導体の第２の層とを含む。金属層は、プラチナ、金、
銀あるいは金属半導体複合層から形成される場合があ
り、一方、半導体の第２の層はバンドギャップが広い半
導体を含み、典型的には非常に弱いｎ型の導電性を有す
る。さらに、請求項１に記載される平坦型電子放出素子
は、放出電極と抽出電極との間に配置される誘電体と、
抽出電極と集束電極との間にある別の誘電体とを組み込
む。【００１３】超高密度メモリ装置において用いられる平
坦型電子放出器を製造するための工程は、放出電極層を
形成するステップと、抽出電極層を形成するステップ
と、抽出電極層の少なくとも一部を除去することにより
放出電極層を露出させるステップと、堆積された半導体
材料の中央位置から堆積された半導体材料の外側周辺部
まで制御された厚みの勾配が延在するように放出電極上
に半導体材料を堆積するステップとを含む。その工程は
さらに、抽出電極層を形成する前に、放出電極層上に金
属層を形成するステップを含む場合があり、堆積ステッ
プでは金属層上に半導体材料が堆積される。先に記載さ
れた平坦型電子放出素子を達成することと合致する付加
的な処理ステップも考慮される。これらのステップは、
放出電極上に堆積される半導体材料が凹形の上側表面を
形成するように平坦型電子放出器を製造することと、必
要とされる絶縁性の誘電体層とともに集束電極を形成す
ることとを含むであろう。【００１４】平坦型電子放出素子は特に、記憶エリアを
備える記憶媒体を有する記憶装置において用いられるこ
とが意図されており、その記憶エリアは、その記憶エリ
アに格納される情報を表すための複数の状態のうちの１
つをとる。電界放出器は、記憶エリアに格納される情報
の読出しあるいは書込みを行うために用いられる電子ビ
ーム流を生成する。【００１５】【発明の実施の形態】本発明の特徴および利点は、図面
を参照して以下に記載される説明を読むことにより当業
者には明らかになるであろう。【００１６】超高密度記憶素子において典型的に用いら
れる改善された平坦型電界放出電子放出器構造が図１〜
図５に開示される。放出器構造１００は、ある固体機構
を用いて、特許文献１において以前に開示された超高密
度記憶素子のような構造において、および特許文献２に
開示されるタイプのような電界放出型ディスプレイシス
テムにおいて用いるために電子放出を高め、改善する。
またその構造は、２０００年１１月２３日に公表された
特許文献３および特許文献４に記載かつ図示される構造
にも基づく。【００１７】その固体機構は、平坦型電界放出電子放出
素子の放出電極上に配置される薄い金属層を利用する。
次に、バンドギャップが広い半導体材料の薄い層が金属
層上に配置され、その層はショットキー金属−半導体接
合を形成し、電子ビームの形成および放出を高める。電
子ビームの形成は環境から保護される境界面において生
じるので、放出器構造は汚染のような環境的な要因に影
響をより受けにくくなり、ショットキー金属−半導体接
合を欠く従来技術の放出器構造において一般的に見られ
る分子の脱離および吸着に起因する時間的および空間的
な放出されるビームの不安定性が最小限に抑えられる。
さらに、その固体機構は、放出のために必要とされる電
界を低減し、それにより平坦型放出器構造体を利用する
ことへの障害になっていたドライバ電圧要件を低減し
て、従来技術において必要とされた固有の低い仕事関数
の材料を不要にすることもできる。【００１８】障壁はさらに、放出器先端構造体に関連す
る強い電界勾配内で汚染物質が移動することを概ね防止
する。電界勾配は放出エリアの方向に低くされ、それに
より材料汚染物質の動きを低減する。さらに、平坦型放
出器構造体では、先端構造体内に設けられる場合よりも
大きな放出エリアにわたって電流が平均化されることに
起因して雑音が最小限に抑えられる。この平坦型放出器
構造体は再び、ショットキー金属−半導体接合を利用
し、かつ電子を放出するために必要とされる電界を低減
することにより実現可能になる。また、従来技術に悪影
響を及ぼしていた汚染物質がここではほとんど影響を与
えないので、仕上げ段階における保護障壁は、高真空の
必要性を低減する。これはさらに製造コストを削減し、
本発明の技術を組み込む素子の寿命を改善する。【００１９】各平坦型電界放出電子放出器構造はさら
に、電界放出電子放出器の表面から電子の抽出を実行す
るために用いられる付加的な電極を含む。抽出電極およ
び集束電極が典型的には互いに関連しながら動作し、放
出される電子ビームを最初に抽出し、その後、集束ある
いは制御するために必要とされる適当な電界を与える。
一般に、平坦型放出器構造は概ね平行なビームを与え、
一方、先端構造放出器形状は発散するビームを与える。【００２０】改善された平坦型電界放出電子放出器構造
は、当業者によって実施されるような周知の半導体製造
技術を用いて製造される。典型的には、一例としてのみ
で、上記の方法および構造はシリコン基板上で実行され
るが、シリコンの代わりにガリウムヒ素あるいはゲルマ
ニウムのような他の半導体材料を直ちに用いることがで
きるか、あるいは基板にガラスまたはサファイアのよう
な非導電性材料を用いることができる。ここで、平坦型
電界放出電子放出器の種々の段階および完了時の結果的
な構造を含む工程が図１〜図５に関連して与えられる。【００２１】図１は、基板１１０を用いて開始する平坦
型放出器素子１００の断面図を示しており、当業者によ
く知られている技術および手順にしたがって半導体材
料、金属材料あるいは酸化物の種々の層を用いて基板上
に放出器が製造される。最初に、第１の基板１１０上に
導電性材料からなる電極層１１２が形成される。基板の
上側表面は化学機械研磨（ＣＭＰ）のような広く受け入
れられている方法を用いて平坦化される場合がある。層
１１２は典型的には金属あるいはドープ多結晶シリコン
から構成され、本発明による平坦型電界放出電子放出素
子１００において用いる放出電極の第１の部分としての
役割を果たす。導電性層１１２は実施形態によってはオ
プションの場合がある。【００２２】次に図２に示されるように、当業者に知ら
れている従来の金属堆積技術を用いて、電極層１１２の
表面上に金属の薄い層１１４が堆積される。金属層１１
４は、ショットキー金属−半導体障壁を形成するために
半導体と結合することができる、高い導電性を有し、か
つ腐食に耐え得る材料（プラチナ、タングステン、モリ
ブデン、チタン、銅、金、銀、タンタル等、およびその
任意の合金あるいは多層化された薄膜）から形成される
場合がある。導電層１１２は０．１〜０．５μｍの範囲
の厚みを有し、金属層１１４は１０〜１００ｎｍの範囲
の厚みを有するが、２０ｎｍであることが好ましい。別
法では、層１１２および１１４は組み合わせられて、適
当な導電率を保証する厚みを有する材料構成層１１４か
ら形成することができる。【００２３】次に図３に示されるように、金属層１１４
上に第２の半導体層１１６が堆積される。半導体層１１
６は典型的には、酸化チタン（ＴｉＯ_２）のようなバン
ドギャップが広い半導体材料から構成される。他のタイ
プの広いバンドギャップの半導体材料が適している場合
もあり、それはシリコンカーバイド（ＳｉＣ）、ダイヤ
モンドライクカーボン、ＳｉＯ_２、Ａｌ_２Ｏ_３、五酸化
タンタル等を含むであろう。【００２４】金属−半導体境界は固体ショットキー金属
−半導体障壁を与える。電界がかけられるとき、電子
が、薄い半導体層１１６内の、電界によって制御される
低いあるいは負の電子親和力領域に注入される。放出器
素子１００は金属の層を用いて電子貯蔵体としての役割
を果たし、その上に、金属層を覆う半導体材料の非常に
薄い層を含む。半導体材料は、その構造に電界がかけら
れる際に誘発される負の電子親和力の表面エリアを与え
るように製造される。たとえば、半導体層１１６は、限
定はしないが、シリコン、アルミニウム、チタン、タン
タル、タングステン、ハフニウム、ジルコニウム、バナ
ジウム、ニオブ、モリブデン、クロム、イットリウム、
スカンジウムおよびその組み合わせの酸化物、窒化物お
よび酸窒化物のような材料から形成される場合がある。
金属層１１４からの電子はその表面付近の薄い半導体層
１１６を突き抜け、層１１６の上側から放出される。【００２５】絶縁性半導体層１１６の厚みは、電界をか
ける際に負の電子親和力条件を達成するように選択され
る。その厚みの下限値は、そのような領域を形成するた
めに必要とされる最小厚によって決定される。半導体層
１１６の厚みの上限値は、層１１６において電子輸送を
引き起こすために必要とされる電位によって決定され
る。半導体層１１６が厚いほど、必要とされる電位が高
くなる。それゆえ、半導体層１１６の厚みは２〜８ｎｍ
の範囲を有し、５ｎｍであることが好ましい。【００２６】ショットキー金属−半導体層障壁が形成さ
れた後、本発明にしたがって図４に示されるような付加
的な従来の処理ステップが実行される。これらのステッ
プは、放出器１００の表面上の平坦型電界放出電子放出
器表面付近に電極を設けることを含む。また、放出器の
表面からの、ならびに付加的な電極層間の分離および絶
縁を与えるために誘電体層も形成される。別法では、他
の構造が形成された後にショットキー金属−半導体障壁
が形成される。【００２７】絶縁性誘電体１１８が、当業者によく知ら
れている従来の酸化物成長および加工技術を用いて、放
出器１００の表面上に成長する。たとえば、誘電体１１
８は、限定はしないが、シリコン、アルミニウム、チタ
ン、タンタル、タングステン、ハフニウム、ジルコニウ
ム、バナジウム、ニオブ、モリブデン、クロム、イット
リウム、スカンジウムおよびその組み合わせの酸化物、
窒化物および酸窒化物のような材料から形成される場合
がある。誘電体１１８は、絶縁体が層１１２とコンフォ
ーマルになるように形成される場合がある。この層１１
８は０．５〜５μｍの範囲の厚みを有する。【００２８】次に、当業者によく知られている従来の処
理技術を用いて、酸化物層１１８上に導電層１２０が堆
積される。導電層１２０は、金属（アルミニウム、タン
グステン、モリブデン、チタン、銅、金、銀、タンタル
等およびその任意の合金あるいは多層化された薄膜）、
ドープポリシリコン、グラファイト等、あるいは金属と
非金属、たとえば炭素、薄膜との組み合わせから形成さ
れる場合がある。導電層１２０は典型的には放出器構造
１００において抽出電極として用いられる。【００２９】導電層１２０を形成した後、誘電体材料か
らなる分離および絶縁層が層１２２として塗布される。
層１２２は層１１８と同じであり、同じようにして形成
される場合があるか、あるいは電極金属層１２０と後続
の導電層１２４との間に誘電性の分離を与えるために類
似の物質からなる場合がある。【００３０】導電層１２４が、層１１４および１２０を
形成するために用いられた技術と類似のよく知られてい
る製造技術を用いて、誘電体層１２２の表面上に形成さ
れる。層１２４は、層１１４および１２０において用い
られる金属と同じ金属から形成される場合があるが、当
業者によって典型的に用いられる異なる導電性金属から
形成される場合もある。さらに導電層１２４は、一例で
は、動作中の放出器の表面からその近くの記憶媒体に放
出される電子を集束する際の集束電極としての役割を果
たす。【００３１】半導体層１１６上に穴を開け、放出器表面
を露出させるために、最終的なパターニングおよびエッ
チングが実行される。これらの技術は当業者にはよく知
られており、その機能的な設計において用いられる際
に、電子が通過するための開口部を設けるように導電層
１２０および１２４を貫通する開口部を形成し、かつ絶
縁性の誘電体層１１８および１２２をエッチバックする
ために用いられる。穴は典型的には約０．１〜１０μｍ
の直径を有する。【００３２】誘電体層１２２は、穴の直径の約半分の厚
みを有し、０．０５〜５μｍの範囲にある。金属層１２
０は約０．０５〜０．３μｍの厚みを有する。同様に、
導電層１２４は約０．０５〜０．３μｍの範囲の厚みを
有する。さらに、導電層１２０は抽出電極として機能
し、導電層１２４は集束電極として機能するものとして
示されてきたが、その動作は、それらの電極が電子を抽
出し、かつ集束するように協動するように組み合わせら
れる場合がある。別の実施形態では、バンドギャップが
広い半導体層１１６と、おそらく金属層１１４とは、抽
出電極１２０および１２４ならびに関連する誘電体層１
１８および１２２が堆積され、開口部が形成されるまで
形成されない。その後、層１１４および１１６が、これ
らの開口部を通して電極１１２上に直に堆積される。【００３３】さらに、一度に１つの放出器構造１００が
製造されるのではなく、一般にはそのような放出器素子
１００のアレイが製造されることが考慮される。たとえ
ば、１００×１００の放出器１００のアレイが、先に記
載された超高密度記憶システムにおいて読出しおよび書
込み動作を実行するように作られる場合がある。さら
に、そのような放出器素子の大きなアレイが電界放出デ
ィスプレイパネルにおいて用いられる場合もある。【００３４】放出器構造１００は１つの電極層１１２を
有するように示されてきたが、そのような層はオプショ
ンであり、半導体基板１１０が、その上に金属層１１４
を堆積された放出電極として機能するほど十分、かつ適
切にドープされる場合もある。さらに、その放出器は、
本発明にしたがって図１〜図５に示される製造技術およ
び結果的な構造に関して平坦な電子放出器であることが
示されてきたが、他の構造においてもショットキー金属
半導体障壁による手法を利用することができる。ショッ
トキー金属−半導体障壁を用いることにより、集束放出
電極および抽出電極に関してさらに小さい構造を形成す
ることもできる。図５に示される平坦型電子放出器は、
概ね２μｍの集束電極および抽出電極径を有する。それ
は１〜１０μｍの範囲をとることができる。集束電極
は、陽極上の小さな（１０〜５０ｎｍ）スポット内に電
子を収集する能力を提供する。集束電極を用いない場
合、放出器の角度は平坦型電子放出器の場合に約±１０
°である。【００３５】図６は本発明の一実施形態を示しており、
金属層２１４上に配置される半導体層２１６が、半導体
材料の外側縁部２１６ａがその内側部分２１６ｂより厚
くなるように形成される。具体的には、外側縁部２１６
ａは１０〜１５ｎｍの範囲の厚みを有し、一方、中央部
分２１６ｂは約５ｎｍの厚みを有する。外側縁部上の半
導体材料が厚いことにより、外側周辺部において電子ビ
ーム放出が抑制され、一方、中央領域内の半導体材料が
薄いことにより、外側周辺部の放出より高められた電子
放出が実現される。これも放出器放出効率を著しく改善
し、従来技術の能力以上に電子を集束する能力を改善す
ることができる。【００３６】半導体材料からなる、より厚みのある外側
周辺部は図７および図８に示される処理ステップにした
がって形成される。図７は半導体層を堆積する前の処理
ステップにおける本発明の別の態様による電子放出器の
第２の実施形態の断面図を示す。【００３７】その第２の実施形態は図１〜図５に関して
本明細書に記載されるのと同じ特徴を多く含む。この時
点では、先に図１に関して記載されたような半導体放出
電極２１２が製造され、電極層２１２上に金属層２１４
が供給される。次に、金属層２１４の表面上に、絶縁性
酸化物材料と金属層とが交互に形成される。その後、酸
化物および金属層の下側にある金属層２１４の直ぐ上に
ある領域を開口するために、マスクステップおよびパッ
シベーションステップが実行される。こうして、図７に
示されるように、ベースとなる基板層２１０が存在し、
その上に放出電極電子供給層２１２が形成され、その上
に金属層２１４が形成される。これらのステップは、図
１および図２において先に記載されたステップと一致す
る。次に、酸化物層２１８が形成されており、下側をな
す金属層２１４が見えるようにするために一部が除去さ
れている。次に、抽出電極２２０として機能する第２の
金属層が形成される。抽出電極２２０の上には、二酸化
シリコンあるいはその等価物からなる第２の絶縁層が形
成される。次に、最後の金属層２２４が半導体絶縁層２
２２上に形成される。再び、後続の処理ステップにおい
てこれらの各層が開口され、金属層２１４の表面が露出
される。層２１８〜２２４は順次、交互に堆積され、こ
れらの層を通って層２１４に至る穴が１つのステップに
おいて形成される。【００３８】次に、図７に示されるように、開口した金
属層２１４を除く全ての表面上に剥離（parting）層２
２６が形成される。典型的にはアルミニウムあるいは別
の適当な分割材料からなる剥離層２２６は、最初に基板
の表面に対して垂直な軸を中心に基板全体を回転させ、
その後、表面に対して垂直な軸に対してある角度に方向
付けられる分割材料の平行なビームを生成することによ
り供給される。剥離層２２６は、金属層２１４の表面を
除く、金属層に至る穴の構造によって陰になる表面全体
を覆う。【００３９】所定の場所に配置される剥離層２２６を用
いる場合、図８の断面図に示されるように、その後、半
導体材料２２８からなる、わずかに発散したビームが基
板に向けられ、剥離層２２６上と、金属層２１４の露出
した表面上とに二酸化チタンのような絶縁性半導体層が
成長し、絶縁性半導体層２１６が形成される。そのビー
ムは垂直な軸に対してある角度に方向付けられ、基板は
堆積中にその軸を中心に回転する。剥離層２２６によっ
て、残りの二酸化チタン、すなわち不要な半導体材料
が、当業者によく知られている除去ステップ中に除去さ
れるようになる。半導体材料は塗布材料からなる、わず
かに発散したビーム内で放散されるため、半導体基板の
回転およびビームが当てられる角度によって、層２１６
の外側周辺部は、中央部分よりも外側部分において厚く
成長する。【００４０】その後、ウェーハ全体が、そのウェーハに
塗布された余分な半導体材料あるいは二酸化チタンとと
もに剥離層を除去する剥離層溶剤内に浸漬される。半導
体層２１６は金属層２１４と物理的に結合するので、剥
離層溶剤に耐えることができ、結果として図６に示され
る構造になる。この結果、中央領域に対して厚みのある
外側領域を有する半導体層２１６が形成される。外側領
域において厚みが増すことにより、これらの領域からの
電子放出が抑制され、一方、半導体材料の厚みが薄いこ
とにより電子放出がより促進されるので、中央領域の効
率が高くなり、その結果、記憶媒体上へのビームの集束
が改善され、したがって、図５および図６の平坦型電界
放出電子放出素子で用いることが意図される大容量記憶
装置の読出しおよび書込み動作中の読出しおよび書込み
精度が高くなる。【００４１】本発明の他の実施形態は、本明細書に開示
される本発明の仕様あるいは実施を検討することから当
業者には明らかになるであろう。その仕様例は典型的な
ものにすぎず、本発明の真の範囲および精神は併記の特
許請求の範囲によって示されることが意図されている。【００４２】上記の構成は本発明の原理のための応用形
態の一例にすぎないことは理解されたい。本発明の精神
および範囲から逸脱することなく、当業者によって種々
の変更および代替構成が考案される場合があり、併記の
特許請求の範囲は、そのような変更および構成を網羅す
ることを意図している。したがって、本発明は、現時点
で本発明の最も実用的で、好ましい実施形態（複数可）
であると思われるものに関連して図示され、十分に説明
されてきたが、限定はしないが、サイズ、材料、形状、
形態、動作の機能および態様、アセンブリならびに用途
の変更を含む種々の変更が、特許請求の範囲に記載され
るような本発明の原理および概念から逸脱することなく
なされる場合があることは当業者には明らかであろう。
以下においては、本発明の種々の構成要件の組み合わせ
からなる例示的な実施態様を示す。１．平坦型電子放出素子であって、前記平坦型電子放
出素子は、放出電極と、抽出電極と、前記放出電極上に
形成され、前記抽出電極に電気的に接続されるショット
キー金属−半導体接合を有する固体電界制御式電子放出
器とを含み、前記放出電極と前記抽出電極との間に電位
をかけることにより、前記ショットキー金属−半導体接
合の露出された表面から電子の電界放出が生じ、前記シ
ョットキー金属−半導体接合の半導体層は前記半導体層
の内側部分よりも深さ方向において厚みのある外側周辺
部を含み、それにより前記外側周辺部において電子ビー
ム放出を低減し、また前記放出電極と前記抽出電極との
間にかけられる電界は、前記外側周辺部よりも前記内側
部分において高い割合で、前記平坦型電子放出器の表面
から前記抽出電極に向けて放出電子を引き寄せる平坦型
電子放出素子。２．前記平坦型電子放出器に電気的に接続される集束
電極をさらに含む上項１に記載の平坦型電子放出素子。３．前記平坦型電子放出器は、概ね凹形の上側表面を
有する上項１に記載の平坦型電子放出素子。４．前記平坦型電子放出器は、金属の第１の層と、前
記金属の第１の層上に堆積される半導体の第２の層とを
含む上項１に記載の平坦型電子放出素子。５．前記放出電極と前記抽出電極との間に配置される
誘電体をさらに含む上項１に記載の平坦型電子放出素
子。６．前記抽出電極と前記集束電極との間に配置される
第２の誘電体をさらに含む上項２に記載の平坦型電子放
出素子。７．前記半導体の第２の層は、バンドギャップが広い
半導体を含む上項４に記載の平坦型電子放出素子。８．平坦型電子放出器を製造するための工程であっ
て、放出電極層を形成すること、抽出電極層を形成する
こと、前記抽出電極層の少なくとも一部を除去すること
により前記放出電極層を露出させること、制御された厚
みの勾配が、堆積された半導体材料の中央位置から堆積
された前記半導体材料の外側周辺部まで延在するよう
に、前記放出電極上に前記半導体材料を堆積させること
を含む工程。９．記憶装置であって、少なくとも１つの記憶エリア
を有する記憶媒体であって、前記記憶エリアは前記記憶
エリアに格納される情報を表すために複数の状態のうち
の１つをとる、該記憶媒体と、前記記憶エリアに格納さ
れる前記情報の読出しおよび書込みを行うために用いら
れる電子ビーム流を生成するための少なくとも１つの平
坦型電子放出素子とを含み、前記平坦型電子放出素子
は、放出電極と、抽出電極と、前記放出電極と前記抽出
電極とに電気的に接続され、前記平坦型電子放出器の内
側部分よりも、深さ方向において厚みを有する外側周辺
部を有する、記憶装置。１０．平坦型電界放出電子放出素子であって、前記電
界放出電子放出素子は、放出電極と、抽出電極と、その
表面からの放出電子を引き寄せるための電界を与えるた
めに前記放出電極と前記抽出電極とに電気的に接続され
る平坦型電子放出器であって、前記平坦型電子放出器
は、外側領域よりも中央領域において電子放出の割合が
大きくなるように構成される、該平坦型電子放出器とを
含む平坦型電界放出電子放出素子。【００４３】【発明の効果】本発明によれば、電界放出型電子放出器
の技術分野において、従来技術よりも高い効率を提供
し、従来技術よりも低コストでより一貫して形成される
ことができ、環境の影響への配慮および従来技術におい
て典型的に必要とされる高真空環境の必要性をなくし、
従来技術よりも優れた、平坦型電子放出素子の中央領域
周囲における高い放出効率を有する電界放出型電子放出
器を実現することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention
For an emitter element used in a re-storage system,
More specifically, the present invention employs a center to improve focusing accuracy.
Improved solid state emission to optimize electron emission in position
Regarding the dispatcher. Another application for emitter element assigned to same assignee
And the co-pending “IMPROVED ELECTRON EMITTER DEVI
CE FOR DATA STORAGE APPLICATIONS AND METHOD OF MAN
US Patent Application No. 10/04 titled "UFACTURE"
No. 2,927. [0003] [Patent Document 1] US Patent No. 5,557,596 [Patent Document 2] US Patent No. 5,587,628 [Patent Document 3] WO 00/70638 [ [0005] A memory storage system was first developed using magnetic tape.
Before using magnetic hard drives and current optical drives.
Eve and advanced heights like SRAM and DRAM
Great progress has been made over the years into fast memory.
In recent developments, the field emission type
Electron emitters are used. Field emission type electron emitters
Typically, an electron beam is emitted from a sharp point at the tip.
It is manufactured as a protruding tip structure. Electron beam
Read from storage media located near the field emitter.
Used for writing and writing. On storage media
Array of field emitters to access memory locations
And the position of the array of storage areas in the storage medium.
May be matched or smaller field emission
The array of instruments may be moved relative to the storage medium. [0006] Ultra-high density storage elements using field emission technology.
Is disclosed in Patent Document 1. Each field emitter is typical
Typically, an electron beam bound by a storage area
Current and generate a signal current. Go to each storage area
It can take one of several different states
And, most typically, high bit or low bit
A binary value of either 1 or 0 represented by a bit
Take a state. Generated by a beam stream striking a storage area
The magnitude of the signal current depends on the state of the storage area
You. Therefore, the information stored in that area is
Can be read out by measuring the magnitude of the flow
You. [0007] The electron beam writes information to a storage area.
In some cases, it is used to cut in. The power of each electron beam
Increasing the force, the state of the storage area hit by the electron beam
Can be changed. Change the status of the storage area
The memory area according to the intensity of the beam.
In step (a), 1-bit information is stored or erased. [0008] Information is stored, retrieved and accessed.
Speed and accuracy are highly dependent on field emitter efficiency
You. Furthermore, a field tip emitte structure (field tip emitte
rs) The manufacturing processes required to manufacture and process
Very complicated. Further, the storage medium can read the information.
Or field emitter used to perform writing
Since it is located away from the emitter,
Protect sensitive surfaces of both structures and memory arrays
In order for these elements to be approximately 10 ^-7 High below Torr
It must be placed in a protective housing in a vacuum state. High vacuum
Are costly and difficult to achieve. Further, in the flat electron emitter technology, a uniform
When a semiconductor layer is applied to the emission electrode, the extraction electrode structure
Due to the resulting electric field concentration, electron emission is
Tend to be done in This is the electricity in that area
If the field lines are significantly curved and the beam is mainly collimated
It is not desirable because it diverges without being emitted. Release mainly
The emitter whose electric line of force for extraction is mainly straight
Advantageously takes place in the center of the [0010] An object of the present invention is to provide an electric field.
In the field of emission electron emitters,
Offers high efficiency, lower cost and more consistency than conventional technology
The high vacuum typically required
As well as eliminating the need for the environment,
Flat, unaffected and superior to prior art
High emission efficiency around the central area of the emission element
An object of the present invention is to provide a field emission type electron emitter. According to the present invention, an ultra-high density
Field Discharge for Use in Degree Storage Systems
An output element is disclosed. The field emission device has an emission electrode
And the extraction electrode and the extraction electrode and the extraction electrode.
Flat electron with flat emitter electron emission layer followed
It is an emitter. Flat electron emitters are located outside the emission layer.
Increase the rate of electron emission in the central region
It is configured to be. To increase the ratio in this way
An example is that the outer periphery of the flat emitter release layer is the inner part
Flat emitter so that there is more thickness in the depth direction than
Achieved by forming an electron emitting layer, such an
The emission layer is exposed to an electric field between the emission electrode and the extraction electrode.
In this case, the electron beam emission is reduced in the outer peripheral portion.
The electric field is higher at the inner part than at the outer periphery.
From the surface of the flat emitter electron emission layer to the extraction electrode.
Attracts electrons. The flat emitter element is
In addition, a focusing electrode electrically connected to the flat electron emitter
Including. Achieve improved electron emission rate in the central region
Therefore, the flat type electron-emitting device has a generally concave upper surface
Having a surface. [0012] In another embodiment, a flat emitter emission layer
Is deposited on the first layer of metal and on the first layer of metal
A second layer of semiconductor. The metal layer is platinum, gold,
May be formed from silver or metal-semiconductor composite layers
On the other hand, the second layer of the semiconductor has a half band with a wide band gap.
Contains conductors and typically has very weak n-type conductivity
You. Further, the flat type electron-emitting device according to claim 1.
Is a dielectric disposed between the emission electrode and the extraction electrode,
Incorporates another dielectric between the extraction and focusing electrodes
No. [0013] The flatness used in ultra-high density memory devices
The process for manufacturing a planar electron emitter involves removing the emission electrode layer.
Forming and forming an extraction electrode layer
And removing at least a part of the extraction electrode layer
Exposing the emission electrode layer and the deposited semiconductor
Outer perimeter of semiconductor material deposited from the center of the material
On the emission electrode so that a controlled thickness gradient extends
Depositing a semiconductor material thereon. The process is
In addition, before forming the extraction electrode layer, gold
May include the step of forming
A semiconductor material is deposited on the metal layer in the step. Mentioned earlier
Additions consistent with achieving a flat electron emission device
Typical processing steps are also taken into account. These steps are
The semiconductor material deposited on the emission electrode has a concave upper surface.
Manufacturing a flat electron emitter to form
Form a focusing electrode with the required insulating dielectric layer
And will include: In particular, a flat type electron-emitting device has a storage area.
Used in a storage device having a storage medium
The storage area is intended to be
One of a plurality of states for representing information stored in the
Take one. Field emitter emits information stored in a storage area
The electronic browser used to read or write data
Generate a stream. BRIEF DESCRIPTION OF THE DRAWINGS The features and advantages of the present invention are illustrated in the drawings, in which:
Read the description below and refer to
Will be obvious to those. Typically used in ultra-high density storage elements
An improved flat field emission electron emitter structure is shown in FIGS.
It is disclosed in FIG. The emitter structure 100 has a solid state mechanism.
Using the ultra-high density previously disclosed in US Pat.
In a structure like a memory element, and in Patent Document 2
Field emission display systems of the type disclosed
Enhance and improve electron emission for use in systems.
Its structure was announced on November 23, 2000
Structures described and illustrated in Patent Documents 3 and 4
Based on The solid-state mechanism is a flat field emission electron emission.
Utilizes a thin metal layer located on the emission electrode of the device.
Next, a thin layer of semiconductor material with a wide bandgap
Disposed on a layer, the layer being a Schottky metal-semiconductor contact.
To form a bond and enhance the formation and emission of the electron beam. Electric
Child beam formation occurs at environmentally protected interfaces
The emitter structure affects environmental factors such as contamination.
And the Schottky metal-semiconductor interface
Commonly found in prior art emitter structures lacking mating
Temporal and spatial due to desorption and adsorption of molecules
The instability of the emitted beam is minimized.
In addition, the solid-state mechanism requires the electrical current required for release.
Reduce the field, thereby utilizing a flat emitter structure
Reduced driver voltage requirements that were an obstacle to
And the inherent low work function required in the prior art
Can be unnecessary. The barrier may further be associated with an emitter tip structure.
Prevents migration of contaminants within strong electric field gradients
I do. The electric field gradient is reduced in the direction of the emission area,
Reduce the movement of material contaminants more. In addition, flat
In the output structure, compared to the case where it is provided in the tip structure,
The current is averaged over a large emission area
Due to the noise is minimized. This flat emitter
Structures again use Schottky metal-semiconductor junctions
And reduce the electric field required to emit electrons
It becomes feasible. In addition, the conventional technology
The pollutants that were affecting them had little effect here.
Therefore, the protective barrier at the finishing stage
Reduce the need. This further reduces manufacturing costs,
Improve the lifetime of devices incorporating the techniques of the present invention. Each flat field emission electron emitter structure is further
First, extraction of electrons from the surface of the field emission electron emitter is performed.
Includes additional electrodes used to Extraction electrode and
And focusing electrodes typically operate in conjunction with each other
The emitted electron beam is first extracted and then focused
Or the appropriate electric field needed to control it.
In general, a flat emitter structure gives a generally parallel beam,
On the other hand, a tip-structured emitter configuration provides a diverging beam. Improved flat field emission electron emitter structure
Is a well-known semiconductor manufacturing as implemented by those skilled in the art.
Manufactured using technology. Typically, only as an example
Wherein the above method and structure are performed on a silicon substrate
Gallium arsenide or germanium instead of silicon
Other semiconductor materials, such as nickel, can be used immediately.
Or glass or sapphire on the substrate
Any non-conductive material can be used. Where the flat type
Different stages of a field emission electron emitter and the consequences of completion.
The steps including the various structures are given in connection with FIGS. FIG. 1 shows a flat starting with substrate 110.
1 shows a cross-sectional view of a mold emitter element 100, which can be
Semiconductor materials according to well-known techniques and procedures
Using various layers of materials, metallic materials or oxides
The emitter is manufactured. First, on the first substrate 110
An electrode layer 112 made of a conductive material is formed. Board
Upper surface is widely accepted such as chemical mechanical polishing (CMP)
In some cases, the surface is planarized by using a known method. layer
112 is typically metal or doped polycrystalline silicon
And a flat field emission electron-emitting device according to the present invention.
As the first part of the emission electrode used in
Play a role. The conductive layer 112 may be
Option. Next, as shown in FIG.
Of the electrode layer 112 using conventional metal deposition techniques
A thin layer 114 of metal is deposited on the surface. Metal layer 11
4 to form a Schottky metal-semiconductor barrier
Has high conductivity, can be combined with semiconductor
Materials that can resist corrosion (platinum, tungsten, moly
Buden, titanium, copper, gold, silver, tantalum, etc.
Formed of any alloy or multilayered thin film)
There are cases. The conductive layer 112 is in the range of 0.1 to 0.5 μm
And the metal layer 114 has a thickness of 10 to 100 nm.
But preferably 20 nm. Another
In the method, layers 112 and 114 are combined and
Whether the material constituent layer 114 has a thickness that guarantees appropriate conductivity
Can be formed. Next, as shown in FIG.
A second semiconductor layer 116 is deposited thereon. Semiconductor layer 11
6 is typically titanium oxide (TiO 2). ₂ ) Like van
It is composed of a semiconductor material with a wide gap. Other Thailand
When a wide bandgap semiconductor material is suitable
There are also silicon carbide (SiC), diamond
Mondlike carbon, SiO ₂ , Al ₂ O ₃ Pentoxide
Will include tantalum and the like. The metal-semiconductor boundary is a solid Schottky metal
Providing a semiconductor barrier; When an electric field is applied, electrons
Is controlled by the electric field in the thin semiconductor layer 116
It is injected into the low or negative electron affinity region. Emitter
The device 100 functions as an electron storage using a metal layer.
And overlying the semiconductor material overlying the metal layer
Including a thin layer. Semiconductor materials are subject to electric fields
Gives the surface area of negative electron affinity induced when
It is manufactured as follows. For example, the semiconductor layer 116
Although not specified, silicon, aluminum, titanium, tan
Tall, tungsten, hafnium, zirconium, banana
Jium, niobium, molybdenum, chromium, yttrium,
Oxides, nitrides and scandium and their combinations
And materials such as oxynitrides.
Electrons from the metal layer 114 are thin semiconductor layers near the surface
It penetrates 116 and is released from above the layer 116. The thickness of the insulating semiconductor layer 116 depends on the electric field.
Selected to achieve a negative electron affinity condition when
You. The lower limit of its thickness is such that it forms such an area.
Determined by the minimum thickness required. Semiconductor layer
The upper limit of the thickness of
Determined by the potential required to cause
You. The thicker the semiconductor layer 116 is, the higher the required potential is.
It becomes. Therefore, the thickness of the semiconductor layer 116 is 2 to 8 nm.
And preferably 5 nm. A Schottky metal-semiconductor layer barrier is formed.
After being added, an addition as shown in FIG.
Conventional processing steps are performed. These steps
Is a flat field emission electron emitter on the surface of the emitter 100
Including providing electrodes near the vessel surface. Also, the emitter
Separation and isolation from the surface and between additional electrode layers
A dielectric layer is also formed to provide an edge. Alternatively, other
Metal-semiconductor barrier after the structure is formed
Is formed. The insulating dielectric 118 is well known to those skilled in the art.
Using conventional oxide growth and processing techniques,
It grows on the surface of the dispenser 100. For example, the dielectric 11
8 includes, but is not limited to, silicon, aluminum, titanium
, Tantalum, tungsten, hafnium, zirconium
, Vanadium, niobium, molybdenum, chromium, it
Oxides of lium, scandium and combinations thereof,
When formed from materials such as nitrides and oxynitrides
There is. The dielectric 118 is formed by the insulator conforming to the layer 112.
It may be formed so as to be normal. This layer 11
8 has a thickness in the range of 0.5 to 5 μm. Next, conventional processes well known to those skilled in the art will be described.
The conductive layer 120 is deposited on the oxide layer 118 using
Be stacked. The conductive layer 120 is made of a metal (aluminum,
Gusten, molybdenum, titanium, copper, gold, silver, tantalum
Etc. and any alloys or multilayered thin films),
Doped polysilicon, graphite, etc. or metal
Formed from a combination of non-metallic, e.g. carbon, thin films
May be. The conductive layer 120 typically has an emitter structure
At 100, it is used as an extraction electrode. After forming the conductive layer 120, a dielectric material
A separate isolation and insulation layer is applied as layer 122.
Layer 122 is the same as layer 118 and is formed in a similar manner
Or may be followed by an electrode metal layer 120
To provide dielectric isolation between the conductive layer 124 and
It may consist of similar substances. A conductive layer 124 forms layers 114 and 120
Well-known similar to the technology used to form
Formed on the surface of the dielectric layer 122 using a manufacturing technique
It is. Layer 124 is used in layers 114 and 120
May be formed from the same metal as the
From different conductive metals typically used by contractors
It may be formed. Further, the conductive layer 124 may be
Releases from the surface of the active emitter to a nearby storage medium.
Acts as a focusing electrode when focusing emitted electrons.
Add A hole is formed in the semiconductor layer 116 and the surface of the emitter is opened.
Final patterning and etching to expose
Ching is performed. These techniques are well known to those skilled in the art.
Used in its functional design
The conductive layer is provided with an opening for passing electrons.
Forming openings through 120 and 124;
Etch back dielectric layers 118 and 122
Used for Holes are typically about 0.1-10 μm
Having a diameter of The thickness of the dielectric layer 122 is about half the diameter of the hole.
And it is in the range of 0.05 to 5 μm. Metal layer 12
0 has a thickness of about 0.05-0.3 μm. Similarly,
The conductive layer 124 has a thickness in the range of about 0.05 to 0.3 μm.
Have. Further, the conductive layer 120 functions as an extraction electrode
The conductive layer 124 functions as a focusing electrode.
As has been shown, the operation is that the electrodes extract electrons.
Out and cooperate to converge
May be. In another embodiment, the band gap is
The wide semiconductor layer 116 and possibly the metal layer 114
Outgoing electrodes 120 and 124 and associated dielectric layer 1
Until 18 and 122 are deposited and openings are formed
Not formed. Thereafter, layers 114 and 116
Deposited directly on the electrode 112 through these openings. Furthermore, one emitter structure 100 at a time
Rather than being manufactured, generally such emitter elements
It is contemplated that 100 arrays will be manufactured. for example
For example, an array of 100 × 100 emitters 100 is described earlier.
Read and write in onboard ultra-high density storage systems
May be made to perform an embedded operation. Further
In addition, large arrays of such emitter elements have
It may be used in a display panel. The emitter structure 100 includes one electrode layer 112.
Although such layers have been shown to be optional,
And a semiconductor substrate 110 having a metal layer 114 thereon.
Is sufficient and suitable to function as a deposited emission electrode.
In some cases, the doping may be carried out. In addition, the emitter
In accordance with the present invention, the fabrication techniques and
Be a flat electron emitter with respect to the resulting structure
Although shown, Schottky metal in other structures
A technique using a semiconductor barrier can be used. Show
Focused emission by using a Toky metal-semiconductor barrier
Form smaller structures for electrodes and extraction electrodes
You can also. The flat electron emitter shown in FIG.
It has a focusing and extraction electrode diameter of approximately 2 μm. It
Can range from 1 to 10 μm. Focusing electrode
Is charged in a small (10-50 nm) spot on the anode.
Provide the ability to collect children. Fields without focusing electrodes
In this case, the angle of the emitter is about ± 10 for a flat electron emitter.
°. FIG. 6 shows an embodiment of the present invention.
The semiconductor layer 216 disposed on the metal layer 214 includes a semiconductor
Outer edge 216a of the material is thicker than its inner portion 216b
It is formed so that it becomes. Specifically, the outer edge 216
a has a thickness in the range of 10 to 15 nm, while
Minute 216b has a thickness of about 5 nm. Half on outer edge
Due to the thick conductor material, electronic
Emission is suppressed while the semiconductor material in the central region is
Electrons that are higher than the outer peripheral emission due to their thinness
Release is achieved. This also significantly improves emitter emission efficiency
Improve the ability to focus electrons beyond the capabilities of the prior art.
Can be Thicker outside made of semiconductor material
The peripheral part was subjected to the processing steps shown in FIGS. 7 and 8.
Formed. FIG. 7 shows processing before depositing a semiconductor layer.
Of the electron emitter according to another aspect of the invention in steps
FIG. 4 shows a sectional view of the second embodiment. The second embodiment is described with reference to FIGS.
It includes many of the same features as described herein. At this time
In terms of semiconductor emission, as described above with respect to FIG.
The electrode 212 is manufactured, and the metal layer 214 is formed on the electrode layer 212.
Is supplied. Next, an insulating material is placed on the surface of the metal layer 214.
Oxide materials and metal layers are formed alternately. Then the acid
Immediately above the metal layer 214 below the halide and metal layer
To open an area, a mask step and a
A passivation step is performed. Thus, in FIG.
As shown, a base substrate layer 210 is present,
An emission electrode electron supply layer 212 is formed thereon, and
A metal layer 214 is formed. These steps are illustrated
1 and in accordance with the steps described earlier in FIG.
You. Next, an oxide layer 218 is formed,
The metal layer 214 was partially removed to make it visible.
Have been. Next, the second electrode functioning as the extraction electrode 220
A metal layer is formed. On top of the extraction electrode 220
The second insulating layer made of silicon or its equivalent is shaped
Is done. Next, the last metal layer 224 is the semiconductor insulating layer 2.
22 is formed. Again, in subsequent processing steps
Each of these layers is opened, and the surface of the metal layer 214 is exposed.
Is done. Layers 218-224 are sequentially and alternately deposited,
Holes through these layers to layer 214 in one step
Formed. Next, as shown in FIG.
Parting layer 2 on all surfaces except metal layer 214
26 are formed. Typically aluminum or another
A release layer 226 made of a suitable dividing material of
Rotate the entire substrate about an axis perpendicular to the surface of
Then at a certain angle to the axis perpendicular to the surface
By producing a parallel beam of split material to be applied
Supplied. The release layer 226 covers the surface of the metal layer 214.
Excluding the entire surface shaded by the structure of the hole leading to the metal layer
Cover. The release layer 226 disposed at a predetermined location is used.
If so, as shown in the sectional view of FIG.
Based on a slightly divergent beam of conductive material 228
Facing the plate, on the release layer 226 and the metal layer 214
An insulating semiconductor layer such as titanium dioxide
It grows and the insulating semiconductor layer 216 is formed. That bee
Is oriented at an angle to the vertical axis and the substrate is
Rotate around its axis during deposition. The release layer 226
And the remaining titanium dioxide, that is, unnecessary semiconductor material
Is removed during removal steps well known to those skilled in the art.
Will be able to Semiconductor material consists of coating material
Radiation in the divergent beam
Depending on the rotation and the angle at which the beam is directed, the layer 216
Outer periphery is thicker in the outer part than in the central part
grow up. Thereafter, the entire wafer is
With extra applied semiconductor material or titanium dioxide
First, it is immersed in a solvent for the release layer for removing the release layer. Semiconduct
Since the body layer 216 is physically bonded to the metal layer 214,
It can withstand delamination solvents and, as a result, shown in FIG.
Structure. As a result, the central region has a thickness
A semiconductor layer 216 having an outer region is formed. Outer territory
By increasing the thickness in these areas,
Electron emission is suppressed, while the thickness of the semiconductor material is small.
And the electron emission is further promoted by the
Efficiency and consequent focusing of the beam on the storage medium
And therefore the flat field of FIGS. 5 and 6
Mass storage intended for use in emission electron-emitting devices
Read and write during device read and write operations
Accuracy increases. [0041] Other embodiments of the present invention are disclosed herein.
Considering the specifications or implementation of the present invention
It will be clear to the traders. The specification example is typical
The true scope and spirit of the present invention is
It is intended to be indicated by the appended claims. The above arrangement is an applied form for the principle of the present invention.
It should be understood that this is only an example of a state. Spirit of the invention
And without departing from the scope, by those skilled in the art.
Changes and alternative configurations may be devised.
The claims are intended to cover such modifications and arrangements.
Intended to be. Therefore, the present invention
And the most practical and preferred embodiment of the invention (s)
Illustrated and fully described in connection with what appears to be
Has been, but is not limited to, size, material, shape,
Forms, functions and aspects of operation, assemblies and applications
Various modifications, including modifications of the claims, are set forth in the following claims.
Without departing from the principles and concepts of the invention
It will be apparent to those skilled in the art that this may be done.
In the following, a combination of various constituent elements of the present invention will be described.
2 shows an exemplary embodiment consisting of: 1. A flat electron emission device, wherein the flat electron emission device is
An output element comprises an emission electrode, an extraction electrode, and
A shot formed and electrically connected to the extraction electrode
Solid state field controlled electron emission with key metal-semiconductor junction
And a potential between the emission electrode and the extraction electrode.
The Schottky metal-semiconductor contact
Field emission of electrons from the exposed surface of the
The semiconductor layer of the Schottky metal-semiconductor junction is the semiconductor layer
The outer periphery that is thicker in the depth direction than the inner part
An electronic beam at the outer periphery.
System emission, and also reduces the communication between the emission electrode and the extraction electrode.
The electric field applied therebetween is more inward than the outer periphery.
A high percentage of the surface of the flat electron emitter
A flat type that attracts emitted electrons from the surface to the extraction electrode
Electron-emitting device. 2. Focusing electrically connected to the flat electron emitter
Item 2. The flat electron-emitting device according to Item 1, further comprising an electrode. 3. The flat electron emitter has a generally concave upper surface.
2. The flat type electron-emitting device according to the above item 1. 4. The flat electron emitter comprises a first layer of metal,
A second layer of semiconductor deposited on the first layer of metal.
Item 2. The flat-type electron-emitting device according to the above item 1. 5. Disposed between the emission electrode and the extraction electrode
Item 2. The flat electron-emitting device according to item 1, further comprising a dielectric.
Child. 6. Disposed between the extraction electrode and the focusing electrode
Item 3. The flat electron emission device according to Item 2, further comprising a second dielectric.
Output element. 7. The second layer of the semiconductor has a wide band gap
Item 5. The flat-type electron-emitting device according to Item 4, including a semiconductor. 8. This is a process for manufacturing a flat electron emitter.
Forming the emission electrode layer and forming the extraction electrode layer
Removing at least a part of the extraction electrode layer
Exposing the emission electrode layer with a controlled thickness
Only a gradient from the center of the deposited semiconductor material
Extending to the outer peripheral portion of the semiconductor material
Depositing the semiconductor material on the emission electrode
Steps including: 9. A storage device comprising at least one storage area
Wherein the storage area is the storage medium
Of several states to represent the information stored in the area
And the storage medium stored in the storage area.
Used to read and write the information
At least one plane for producing an electron beam current
A flat-type electron-emitting device, comprising:
Comprises an emission electrode, an extraction electrode, the emission electrode and the extraction
Electrically connected to the electrodes, and
Outer periphery with thickness in the depth direction than the side part
A storage device having a unit. 10. A flat field emission electron-emitting device, comprising:
The field emission electron-emitting device has an emission electrode, an extraction electrode,
Provides an electric field to attract electrons emitted from the surface
Electrically connected to the emission electrode and the extraction electrode
A flat electron emitter, wherein the flat electron emitter is
Indicates that the rate of electron emission is higher in the central region than in the outer region.
The flat-type electron emitter configured to be large;
A flat field emission electron-emitting device. According to the present invention, a field emission type electron emitter is provided.
Provides higher efficiency than conventional technologies
And more consistently formed at lower cost than the prior art
Environmental impact and prior art
And eliminates the need for the high vacuum environment typically required
Central region of flat electron-emitting device, superior to the prior art
Field emission type electron emission with high emission efficiency around
Vessel can be realized.

【図面の簡単な説明】【図１】平坦型電界放出電子放出素子基板と、そこに塗
布される多結晶層との断面図である。【図２】金属層が多結晶層上に堆積された、図１の平坦
型電界放出電子放出素子の断面図である。【図３】ショットキー金属−半導体障壁を形成するため
に金属層上に絶縁性半導体層が形成された、図２の平坦
型電界放出電子放出素子の断面図である。【図４】本発明による、付加的な絶縁層および金属層が
形成された、図３の平坦型電界放出電子放出素子の断面
図である。【図５】本発明による、半導体層の表面を露出させるた
めに開口部が形成された、完成した電界放出電子放出素
子の断面図である。【図６】本発明による、厚みが変化する半導体層を有す
る平坦型電界放出電子放出素子の断面処理図である。【図７】図６の平坦型電界放出電子放出素子の製造方法
および製造段階の断面処理図である。【図８】図６の平坦型電界放出電子放出素子の製造方法
および製造段階の断面処理図である。【符号の説明】 100 放出器 110 基板 112 電極層 114,214 金属層 116,216 半導体層 118 誘電体 120 導電層（抽出電極） 122 誘電体層 124 導電層（集束電極）BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a flat field emission electron-emitting device substrate and a polycrystalline layer applied thereto. FIG. 2 is a cross-sectional view of the flat field emission electron-emitting device of FIG. 1 in which a metal layer is deposited on a polycrystalline layer. 3 is a cross-sectional view of the flat field emission electron-emitting device of FIG. 2 with an insulating semiconductor layer formed on a metal layer to form a Schottky metal-semiconductor barrier. FIG. 4 is a cross-sectional view of the flat field emission electron-emitting device of FIG. 3 on which an additional insulating layer and a metal layer are formed according to the present invention. FIG. 5 is a cross-sectional view of a completed field emission electron-emitting device in which an opening is formed to expose a surface of a semiconductor layer according to the present invention. FIG. 6 is a cross-sectional processing diagram of a flat field emission electron-emitting device having a semiconductor layer having a variable thickness according to the present invention. FIG. 7 is a sectional view showing a method of manufacturing the flat field emission electron-emitting device of FIG. 6 and a manufacturing step. FIG. 8 is a sectional view illustrating a method of manufacturing the flat field emission electron-emitting device of FIG. 6 and a manufacturing step. [Description of Signs] 100 Emitter 110 Substrate 112 Electrode layer 114, 214 Metal layer 116, 216 Semiconductor layer 118 Dielectric 120 Conductive layer (extraction electrode) 122 Dielectric layer 124 Conductive layer (focusing electrode)

───────────────────────────────────────────────────── フロントページの続き (72)発明者ヴ・ティエン・ビンフランス国69007リヨン，リュ・デ・トロワ・ピアス・19 Ｆターム(参考） 5C135 AA09 AC03 DD18 EE11 GG09 HH08 HH20 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor V Thien Bin 69007 Lyon, Rue de Toro, France Wa Pierce 19 F-term (reference) 5C135 AA09 AC03 DD18 EE11 GG09 HH08 HH20

Claims

【特許請求の範囲】【請求項１】平坦型電子放出素子であって、前記平坦
型電子放出素子は、放出電極と、抽出電極と、前記放出電極上に形成され、前記抽出電極に電気的に接
続されるショットキー金属−半導体接合を有する固体電
界制御式電子放出器とを含み、前記放出電極と前記抽出
電極との間に電位をかけることにより、前記ショットキ
ー金属−半導体接合の露出された表面から電子の電界放
出が生じ、前記ショットキー金属−半導体接合の半導体
層は前記半導体層の内側部分よりも深さ方向において厚
みのある外側周辺部を含み、それにより前記外側周辺部
において電子ビーム放出を低減し、また前記放出電極と
前記抽出電極との間にかけられる電界は、前記外側周辺
部よりも前記内側部分において高い割合で、前記平坦型
電子放出器の表面から前記抽出電極に向けて放出電子を
引き寄せる平坦型電子放出素子。Claims 1. A flat-type electron-emitting device, wherein the flat-type electron-emitting device is formed on an emission electrode, an extraction electrode, and the emission electrode, and is electrically connected to the extraction electrode. A solid-state field-controlled electron emitter having a Schottky metal-semiconductor junction connected to the substrate and exposing the Schottky metal-semiconductor junction by applying a potential between the emission electrode and the extraction electrode. Field emission of electrons occurs from the surface, and the semiconductor layer of the Schottky metal-semiconductor junction includes an outer peripheral portion that is thicker in a depth direction than an inner portion of the semiconductor layer, so that electrons are generated at the outer peripheral portion. The electric field applied between the emission electrode and the extraction electrode, which reduces the beam emission, is higher in the flat electron Flat type electron-emitting device from the output unit of the surface attract the emitted electrons toward the extraction electrode.