JPH0697458A - Single-crystal field emission device - Google Patents

Abstract

PURPOSE: To provide an electric field releasing device which minimizes the problems of lack of sensitivity, stability and uniformity with respect to damages by a method, wherein a part or all of electrodes of devices are formed outside monocrystals with no grain boundaries, and its manufacturing method. CONSTITUTION: An electric field releasing device 100 uses monocrystal to exclude all or a part of grain boundaries of electrodes 103, 104, 205. By excluding the grain boundaries, sensitivity with respect to damages is reduced, stability of the device 100 is enhanced, and uniformity and reproducibility between the devices 100 are enhanced. In another preferred embodiment, an emitter electrode 103 and a gate electrode 104 are formed from a monocrystal thin film. In another embodiment, another structure is utilized in which one or more of electrodes 103, 104, 205 are formed of monocrystals.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、電界放出デバイスの分
野に関し、特にデバイス内の電極の全部またはその一部
が単結晶材料から形成されるものに関する。FIELD OF THE INVENTION This invention relates to the field of field emission devices, and more particularly to those in which all or part of the electrodes in the device are formed from a single crystal material.

【０００２】[0002]

【従来の技術】電界放出デバイスは、電子を選択的に放
出する極微小な電気的構成素子である。このようなデバ
イスが、図１および図２に参照符号１００で示されるよ
うに、一般的に２つの電極から成る。これら２つの電極
は、エミッタ電極１０３およびゲート電極１０４であ
り、エミッタ電極１０３は電子を放出するためのもので
あり、ゲート電極１０４はゲート電極１０４のところに
ある電荷に従ってエミッタ電極１０３からの電子の流れ
を制御するためのものである。これら電極は、典型的
に、基板１０１または１０５といったものの上にデバイ
スを補助するように取り付けられ、その電極間にギャッ
プがある。第３の電極であるアノード（図１および図２
に示されていない）は、あるデバイスではゲート電極１
０４がアノードとして働くけれども、放出された電子を
受けるために設けることもできる。2. Description of the Related Art A field emission device is an extremely minute electrical component that selectively emits electrons. Such a device generally consists of two electrodes, as shown at 100 in FIGS. These two electrodes are the emitter electrode 103 and the gate electrode 104, the emitter electrode 103 is for emitting electrons, and the gate electrode 104 is for emitting electrons from the emitter electrode 103 according to the charge at the gate electrode 104. It is for controlling the flow. The electrodes are typically mounted on a substrate such as the substrate 101 or 105 to assist the device with a gap between the electrodes. The third electrode, the anode (see FIGS. 1 and 2).
Gate electrode 1 in some devices).
Although 04 acts as an anode, it can also be provided to receive the emitted electrons.

【０００３】電界放出デバイスは、商業的および軍事的
産業において多く適用され得ることがここ数年の間に知
られてきた。例えば、高精細度テレビジョン、フラット
パネルビデオ表示装置、放射硬質熱不感度（radiation-
hard thermally insensitive)集積回路、マイクロセン
サー、真空管用高速電子源および電子顕微鏡である。し
かし、このようなデバイスに関連した実用的困難が多々
あり、これらデバイスの広範囲にわたる利用が妨げられ
てきた。これには３つの問題点があり、１）ダメージに
対してデバイスが極めて敏感であること、２）利用にと
もなう極小構造化で明らかになったデバイスの不安定性
と、３）有効な一様性および再生産性を備えたデバイス
を製作することが困難であることである。次にあげる参
考文献が、これらの問題点について詳しく述べ、放出デ
バイスの製造においての従来技術の状態を説明してい
る。It has been known in the last few years that field emission devices have many applications in the commercial and military industries. For example, high-definition televisions, flat panel video displays, radiated hard thermal insensitivity (radiation-
hard integrated insensitive) integrated circuits, microsensors, fast electron sources for vacuum tubes and electron microscopes. However, there are many practical difficulties associated with such devices that have hampered their widespread use. This has three problems, 1) the device is extremely sensitive to damage, 2) the instability of the device revealed by the miniaturization with use, and 3) effective uniformity. And it is difficult to fabricate devices with reproducibility. The following references detail these issues and describe the state of the art in the manufacture of emitting devices.

【０００４】米国特許第３９４７７１６号には、金属吸
着物が、低減された稼働機能を有する放出平坦面と増大
された稼働機能を有する非放出平坦面とを有する選択さ
れた小面チップを創作するためにチップ上に選択的に堆
積されるところの電界放出チップおよびプロセスが開示
されている。改善された性能を呈する。この特許は、単
結晶の利用を放出先端製作のために開示しているが、放
出先端において単結晶を利用するという根拠は、歴史的
に円錐状エミッタの製作を容易にするということであっ
た。この特許は、デバイスの他の電極に単結晶を利用す
るということを記載していないし、薄状フィルムエミッ
タまたは安定性およびアーク損傷抵抗に関連して単結晶
の利用を示唆していない。In US Pat. No. 3,947,716, a metal adsorbate creates selected facet tips having a release flat surface with reduced operating function and a non-emission flat surface with increased operating function. Field emission chips and processes have been disclosed for selective deposition on the chip. Exhibits improved performance. Although this patent discloses the use of a single crystal for emitting tip fabrication, the rationale for utilizing a single crystal at the emitting tip has historically been to facilitate the fabrication of conical emitters. . This patent does not describe the use of single crystals for the other electrodes of the device and does not suggest the use of single crystals in relation to thin film emitters or stability and arc damage resistance.

【０００５】エス・エム・スピッツァおよびエス・シュ
ワルツ共著“従来技術の簡単な説明と最近の集積回路ア
ルミニウム金属被覆法のエレクトロミグレーション結
果”ジャーナル・オブ・エレクトロケミカル・ソサエテ
ィ第１１６巻１３６９ページ（１９６９年）において、
集積回路デバイスのエレクトロミグレーションに関係す
る諸問題点が論じられている。エレクトロミグレーショ
ン現象は、不安定性および妨害感受性が放出デバイスに
ダメージを与えるということが認められた。この論文に
は、単結晶材料の利用がエレクトロミグレーションの問
題を低減するためのものであるということは記載されて
いない。S. M. Spitzer and S. Schwartz, "Simple Description of the Prior Art and Recent Electromigration Results of Integrated Circuit Aluminum Metallization" Journal of Electrochemical Society
In Volume 116, page 1369 (1969),
Problems associated with electromigration of integrated circuit devices have been discussed. It has been found that the electromigration phenomenon causes instability and susceptibility to damage the emitting device. The article does not mention that the use of single crystal materials is intended to reduce the problems of electromigration.

【０００６】ジェイ・エー・ウォルフェ著“酸化ジリコ
ニウムＴ−Ｆエミッタの作動試験”ジャーナル・オブ・
バキューム・サイエンス・テクノロジー第１６巻１７０
４ページ（１９７９年）において、針状カソードを有す
るカソードフィラメント構造を利用した電子銃の特徴が
論じられている。これには性能を改善しデバイスの寿命
を延ばすための技術が論じられているが、利得限界また
は単結晶構造についての記載がない。[0006] J. A. Wolfe, "Operational Testing of Zirconium Oxide TF Emitters," Journal of.
Vacuum Science Technology Vol. 16 170
On page 4 (1979), the characteristics of electron guns utilizing a cathode filament structure with a needle cathode are discussed. It discusses techniques for improving performance and extending device lifetime, but does not mention gain limits or single crystal structures.

【０００７】ジー・ダブリュ・ジョーンズ、シー・ティ
ー・サンおよびエッチ・エフ・グレイ発表“リフトオフ
法を使用して製作された自己整合垂直電界エミッタデバ
イス”第３回国際真空ミクロエレクトロニクス会議（１
９９０年７月２３−２５日カリフォルニア州モンタレ
イ）のポスター１−２において、リフトオフプロセスお
よび異方性シリコンエッチングを利用する垂直自己整合
電界エミッタカソードおよび抽出電極系の製造方法が発
表された。この技術は、多量にドーピングされたＮ＋シ
リコン上に二酸化シリコンアイランドを高速形成し、キ
ャップ上を覆っている二酸化シリコンを頂上が平坦なピ
ラミッド形状にするためにエッチマスクとしてこれらの
アイランドを使用することを含んでいる。G. W. Jones, C. T. Sun and H. F. Gray presented "Self-aligned vertical field emitter device fabricated using lift-off method" 3rd International Vacuum Microelectronics Conference (1)
In Poster 1-2, July 25-25, 990, Monterrey, Calif., A method of making a vertical self-aligned field emitter cathode and extraction electrode system utilizing a lift-off process and anisotropic silicon etching was presented. This technique involves the rapid formation of silicon dioxide islands on heavily doped N + silicon and the use of these islands as etch masks to make the silicon dioxide overlying the cap into a flat-topped pyramid shape. Is included.

【０００８】アール・ビー・マルコス等発表“シャープ
なシリコンおよびタングステンの先端の形成”第３回国
際真空ミクロエレクトロニクス会議（１９９０年７月２
３−２５日カリフォルニア州モンタレイ）のペーパー１
−２において、シリコンの先端の大きい曲率領域にあっ
ての酸化抑制を利用することによる１０°と１５°との
間の半分の角度の原子的にシャープなシリコンの先端を
形成するための周知の方法における変形例について説明
されている。この変形例は、タングステンの外に同様の
先端を形成するための化学蒸気プロセスを利用してい
る。RB Marcos et al. "Sharp tip formation of silicon and tungsten" 3rd country
Vacuum Vacuum Microelectronics Conference (July 2, 1990)
3-25, Montaray, CA) Paper 1
-2, a well-known method for forming an atomically sharp silicon tip of half an angle between 10 ° and 15 ° by utilizing oxidation inhibition in the large curvature region of the silicon tip. Variations on the method are described. This variation utilizes a chemical vapor process to form a similar tip on top of tungsten.

【０００９】ケー・ワーナー、エヌ・エム・マックグル
アーおよびシー・チャン発表“酸化シャープゲート電界
エミッタ・アレイ・プロセス”第３回国際真空ミクロエ
レクトロニクス会議（１９９０年７月２３−２５日カリ
フォルニア州モンタレイ）のポスターＰ−２５におい
て、酸化によるシャープな先端を有するゲート電界放出
カソードを製造するためのプロセスが論じられている。K-Warner, N.M. McGlur and Si-Chan "Oxidized Sharp Gate Field Emitter Array Process" 3rd International Vacuum Microe
The process for making a gate field emission cathode with a sharp tip by oxidation is discussed in poster P-25 of the Lectronics Conference (July 23-25, 1990 Monterrey, Calif.).

【００１０】ディー・ダブリュー・ブランストンおよび
ディー・ステファニ発表“金属がコーティングされたシ
リコンの先端からの電界放出”第３回国際真空ミクロエ
レクトロニクス会議（１９９０年７月２３−２５日カリ
フォルニア州モンタレイ）のペーパー５−４において、
物理的蒸発堆積技術による多種の耐熱合金をコーティン
グされたシリコンの先端アレイとして形成されるエミッ
タの多種分類の放出属性が論じられている。Announced by Dee W. Brunston and Dee Stefani "Field emission from the tip of silicon coated with metal" 3rd International Vacuum Microe
In Paper 5-4 of the Lectronics Conference (July 23-25, 1990 Montaray, Calif.),
A wide variety of emission attributes of emitters formed as tip arrays of silicon coated with various refractory alloys by physical vapor deposition techniques are discussed.

【００１１】上記の論文に説明された方法は、放出デバ
イスにおける製造技術での従来技術の状態を表してい
る。The method described in the above article represents a state of the art in manufacturing technology in emissive devices.

【００１２】エス・バンディ、シー・ニシモト、アール
・ラルー、ダブリュー・アンダーソンおよびジー・ザシ
ュク共著“薄状フィルムエミッタの開発”ＩＶＭＣ９１
のテクニカル・ダイジェスト編（１９９１年８月、本願
の１年以内に発表された）１１８ページに、薄状フィル
ムを使用する放出デバイス製造方法が説明されている。
在来の円錐状のシャープなエミッタと比較して薄状フィ
ルムエミッタの属性と利点について述べている。放出デ
バイスにおけるこれら２つの構造は、本願の図１および
２に示されている。図１は、周知の円錐状エミッタの構
造を示し、円錐状のシャープなエミッタ電極１０３が周
知の円錐状エミッタの伝導基板１０１上（“薄状フィル
ムエミッタの開発”と“伝導基板を使用する科学文献に
報告されている仮想的全構造”に述べられているもの）
に取り付けられている。この種のデバイスは、エッチン
グまたは金属閉鎖技術を利用して一般的に製造される。
図２は、“薄状フィルムエミッタの開発”で論じられた
一層新規な“エッジエミッタ”構造を示し、エミッタ１
０３のエッジが絶縁体１０２と金属オーバーレイ１０６
との間から突き出ている。この構造は、一般的に絶縁基
板１０５を使用する。エッジエミッタは、再生産性およ
び一様性の改善、高電流密度および高周波性能を含み、
円錐状エミッタに多くの可能的利点を与える。しかし、
これらの利点を有してさえも前述した３つの問題が残
る。S Bandi, C. Nishimoto, Earl LaRue, W. Anderson and G. Zashk "Development of Thin Film Emitters" IVMC91
118 , Technical Digest , published by August 1991, within a year of the present application, describes a method of making an emission device using a thin film.
It describes the attributes and advantages of thin film emitters as compared to conventional cone-shaped sharp emitters. These two structures in the emission device are shown in Figures 1 and 2 of the present application. FIG. 1 shows the structure of a known conical emitter, with a conical sharp emitter electrode 103 on a known conical emitter conductive substrate 101 ("Development of Thin Film Emitters" and "Science Using Conductive Substrates"). (All of the virtual structures reported in the literature ”)
Is attached to. Devices of this type are commonly manufactured using etching or metal closure techniques.
FIG. 2 shows the more novel "edge emitter" structure discussed in "Development of Thin Film Emitters".
03 edge is insulator 102 and metal overlay 106
It sticks out from between. This structure generally uses an insulating substrate 105. Edge emitters include improved reproducibility and uniformity, high current density and high frequency performance,
The conical emitter offers many possible advantages. But,
Even with these advantages, the three problems mentioned above remain.

【００１３】単結晶を使用することが円錐状エミッタの
製造を容易にすることは、当業者において知られてきた
が、安定性および一様性の向上と損傷の低減とにおいて
の単結晶の恩恵は、最近まで知られていなかった。従っ
て、それらが、デバイスの他の電極（すなわち、ゲート
とアノード）に使用されたことも非円錐状エミッタに使
用されたこともない。従来技術のどれも、一様性、再生
産性、安定性および損傷に対する敏感性を緩和するため
に、単結晶がデバイスの電極の一部分または全てを形成
するために使用されるような本発明の新規性ある特徴に
暗示を与えるものではない。It has been known to those skilled in the art that the use of single crystals facilitates the manufacture of conical emitters, but the benefits of single crystals in improving stability and uniformity and reducing damage. Was unknown until recently. Therefore, they have not been used for the other electrodes of the device (ie gate and anode) or for non-conical emitters. None of the prior art methods of the present invention, in which a single crystal is used to form part or all of the electrodes of the device in order to reduce uniformity, reproducibility, stability and sensitivity to damage. It does not imply novel features.

【００１４】[0014]

【課題を解決するための手段】本発明は、電界放出デバ
イス（１００）と、そして、粒界の無い単結晶の外側に
デバイスの電極の一部分または全てを形成することによ
って、損傷に対する感受性、不安定性および一様性の欠
如という問題を最小限にする製造方法とを詳細に説明す
る。SUMMARY OF THE INVENTION The present invention provides a field emission device (100) and, by forming some or all of the device's electrodes outside of a grain-free single crystal, susceptibility to damage. Manufacturing methods that minimize the problems of qualitative and lack of uniformity are described in detail.

【００１５】本発明の進歩性に関係して行われた調査研
究は、電界放出デバイス（１００）の電極（１０３、１
０４および２０５）内の粒界が上記の３つの問題全てに
影響しているということを示していた。電極（１０３、
１０４および２０５）内の粒界を除去する１つの有効な
手段は、単結晶から電極（１０３、１０４および２０
５）を製造するということである。必然的に、本発明
は、電極（１０３、１０４および２０５）内の粒界の存
在を避けるために単結晶電極を使用する電界放出デバイ
ス（１００）について詳細に説明し、したがって、アー
ク損傷を最小限にし、安定性、再生産性および一様性が
改善される。単結晶は、デバイス（１００）の電極（１
０３、１０４および２０５）の全てに使用され得る。The research carried out in connection with the inventive step of the present invention is that the electrodes (103, 1) of the field emission device (100).
It has been shown that the grain boundaries in (04 and 205) affect all three of the above problems. Electrodes (103,
One effective means of removing grain boundaries in (104 and 205) is from a single crystal to electrodes (103, 104 and 20).
5) is to be manufactured. Inevitably, the present invention describes in detail a field emission device (100) that uses single crystal electrodes to avoid the presence of grain boundaries within the electrodes (103, 104 and 205), thus minimizing arc damage. In addition, stability, reproducibility and uniformity are improved. The single crystal is the electrode (1) of the device (100).
03, 104 and 205).

【００１６】好適実施例において、エミッタ電極（１０
３）およびゲート電極（１０４）は、２つの電極（１０
３および１０４）を形成するために結晶にギャップ（２
０３）をエッチング（食刻）する方法で、同一の単結晶
薄状フィルムから形成される。変形例として、エミッタ
電極（１０３）およびゲート電極（１０４）は、２つの
独立した単結晶薄状フィルムから形成されてもよいし、
これら電極（１０３および１０４）が、例えば在来の円
錐状エミッタ構造を含む他の放出デバイスの構造を使用
して形成されてもよい。これら変形例全てにおいて、ゲ
ート電極（１０４）、エミッタ電極（１０３）または両
方の電極が単結晶であってもよい。選択的に、単結晶ア
ノード電極（２０５）が前述された問題点を一層低減す
るために使用されてもよい。In the preferred embodiment, the emitter electrode (10
3) and the gate electrode (104) are two electrodes (10
3 and 104) to form a gap (2
03) is etched (etched) to form the same single crystal thin film. Alternatively, the emitter electrode (103) and the gate electrode (104) may be formed from two independent single crystal thin films,
The electrodes (103 and 104) may be formed using other emissive device structures including, for example, conventional conical emitter structures. In all of these variations, the gate electrode (104), the emitter electrode (103) or both electrodes may be single crystal. Alternatively, a single crystal anode electrode (205) may be used to further reduce the problems mentioned above.

【００１７】[0017]

【実施例】図３を参照すると、本発明に従った電界放出
デバイス１００の好適実施例の断面図が示されている。
例えばアルミニウムガリウムヒ素から作られた２つの絶
縁体１０２が、例えばガリウムヒ素から作られた絶縁体
１０５の上に堆積される。これら絶縁体１０２は、間隔
をあけて示されているが、そうされる必要は無い。エミ
ッタ電極１０３およびゲート電極１０４は、例えばガリ
ウムヒ素を多量にドーピングされた単結晶薄状フィルム
から形成され、これら２つの電極間にギャップ２０３が
形成されるように絶縁体１０２の上に置かれている。オ
ーム接触が、デバイスの電気的接触を容易にするために
エミッタおよびゲート電極に付けられている。デバイス
の他の成分から分離し、単結晶から形成されたアノード
電極２０５が、放出される電子を収集するために在って
もよく、変形的に、ゲート電極がアノード電極として機
能してもよい。DESCRIPTION OF THE PREFERRED EMBODIMENT Referring to FIG. 3, there is shown a cross-sectional view of a preferred embodiment of a field emission device 100 in accordance with the present invention.
Two insulators 102, made for example of aluminum gallium arsenide, are deposited on an insulator 105 made for example of gallium arsenide. The insulators 102 are shown spaced apart, but need not be. The emitter electrode 103 and the gate electrode 104 are formed of, for example, a single crystal thin film heavily doped with gallium arsenide, and are placed on the insulator 102 so that a gap 203 is formed between these two electrodes. There is. Ohmic contacts are attached to the emitter and gate electrodes to facilitate electrical contact of the device. An anode electrode 205, separate from the other components of the device and formed from a single crystal, may be present to collect the emitted electrons, and, alternatively, the gate electrode may act as the anode electrode. .

【００１８】図４から９を参照すると、本発明に従った
電界放出デバイス１００の好適製造方法が示されてい
る。この方法の変形例が、ここで説明される本発明の原
理から逸脱することなく為され得ることが、当業者にと
って明らかであろう。Referring to FIGS. 4-9, there is shown a preferred method of making a field emission device 100 in accordance with the present invention. It will be apparent to those skilled in the art that variations on this method can be made without departing from the principles of the invention described herein.

【００１９】図４において、プロセスを開始するときの
材料が示されている。ガリウムヒ素の絶縁基板１０５が
用意され、この基板上に約５ミクロンの厚さのアルミニ
ウムガリウムヒ素のバッファ層３０１が堆積される。バ
ッファ層３０１の上には、好適にガリウムヒ素を多量に
ドーピングした伝導材料層３０２の単結晶薄状フィルム
（約１０００オングストロームの厚さ）がある。その他
の材料および厚さが使用されてもよい。In FIG. 4, the materials at the beginning of the process are shown. An insulating substrate 105 of gallium arsenide is prepared, and a buffer layer 301 of aluminum gallium arsenide having a thickness of about 5 μm is deposited on the insulating substrate 105. On top of the buffer layer 301 is a monocrystalline thin film of conductive material layer 302 (approximately 1000 angstroms thick), preferably heavily gallium arsenide. Other materials and thicknesses may be used.

【００２０】図５において、フォトレジスト３０３の層
が、伝導層３０２の上に周知のデバイス製造技術に従っ
て適用されている。このフォトレジストは、あるパター
ンで適用され、このパターンが、伝導材料３０２が取り
除かれるところにギャップを残すことによって、最終的
にデバイス上に電極１０３および１０４のプレースメン
ト（場所）を画成する。In FIG. 5, a layer of photoresist 303 has been applied over conductive layer 302 according to well known device manufacturing techniques. The photoresist is applied in a pattern that leaves a gap where the conductive material 302 is removed, ultimately defining the placement of electrodes 103 and 104 on the device.

【００２１】図６において、伝導層３０２が、周知のデ
バイス製造技術に従ってエッチング（食刻）されてい
る。フォトレジスト３０３があるところは、伝導層３０
２は損なわれずに残っているが、フォトレジスト３０３
のギャップがあるところは、伝導層３０２がエッチング
される。このようにして、２つの電極１０３および１０
４が形成され、それら電極間にギャップ２０３を有する
ことになる。電極１０３は最終的にエミッタとなり、電
極１０４はゲートになる。In FIG. 6, conductive layer 302 has been etched according to well known device fabrication techniques. Where the photoresist 303 is present, the conductive layer 30
2 is left intact, but photoresist 303
Where there is a gap, the conductive layer 302 is etched. Thus, the two electrodes 103 and 10
4 will be formed and will have a gap 203 between the electrodes. The electrode 103 finally becomes an emitter, and the electrode 104 becomes a gate.

【００２２】図７において、フォトレジスト３０３が除
かれる。In FIG. 7, the photoresist 303 is removed.

【００２３】図８において、バッファ層がギャップ２０
３の下方でエッチングされ、電極１０３および１０４が
いくぶん突き出すようにしている。したがって、２つの
アルミニウムガリウムヒ素の絶縁体１０２になる。変形
例として、これら絶縁体１０２が接触しているように、
バッファ層がエッチングされなくてもよく、単に部分的
にエッチングされてもよい。In FIG. 8, the buffer layer has a gap 20.
3 underneath, leaving the electrodes 103 and 104 protruding somewhat. Therefore, it becomes two aluminum gallium arsenide insulators 102. As a modification, as if these insulators 102 are in contact with each other,
The buffer layer may not be etched, it may be only partially etched.

【００２４】図９において、オーム接触２０４が電極１
０３および１０４に付けられ、電気的接触がデバイス１
００になされるようにされている。アノード電極２０５
も示されているが、これは選択的なものである。つま
り、アノード２０５がないときは、ゲート電極１０４が
アノードとして働く。アノード２０５があるとき、この
アノード２０５は、ガリウムヒ素を多量にドーピングし
たもので作られてもよく、金または他の伝導材料で作ら
れたものでもよい。単結晶から形成されてもよいが、そ
の必要はない。薄状フィルムから形成されてもよいし、
そうでなくてもよい。そして、他の２つの電極（例え
ば、同一平面上に並んでいるもの）と同一のフィルムか
ら形成されてもよい。In FIG. 9, the ohmic contact 204 is the electrode 1
03 and 104, electrical contact to device 1
It is set to be 00. Anode electrode 205
Is also shown, but this is optional. That is, when there is no anode 205, the gate electrode 104 functions as an anode. When present, the anode 205 may be heavily doped with gallium arsenide and may be made of gold or other conductive material. It may, but need not, be formed of a single crystal. It may be formed from a thin film,
It doesn't have to be. Then, it may be formed from the same film as the other two electrodes (for example, those arranged on the same plane).

【００２５】上記の説明から、ここに開示された本発明
が、新規で利点のある電界放出デバイス１００およびそ
の製造方法を提供していることが明らかである。前述さ
れた説明は、本発明の典型的な方法および実施を説明し
たにすぎない。当業者によって理解されるように、本発
明が、その精神または本質的特徴から逸脱することなく
多くの他の特定の態様で実施され得る。例えば、他の材
料が、材料の記載箇所で使用され得る。さらに、エミッ
タ電極１０３およびゲート電極１０４が、１つの伝導層
３０２からではなく、２つの別々の単結晶薄状フィルム
から形成されてもよい。また、本発明は、図１の在来の
円錐状エミッタ構造のような、いろいろな形状の電極が
薄状フィルム電極の箇所に使用されるところの他のデバ
イス構造で実施されてもよい。最後に、本発明は、全て
の電極ではなく、一部の電極に単結晶を使用して実施さ
れてもよい。From the above description, it is apparent that the present invention disclosed herein provides a novel and advantageous field emission device 100 and method of making the same. The above description merely illustrates exemplary methods and implementations of the present invention. As will be appreciated by those skilled in the art, the present invention may be embodied in many other specific aspects without departing from its spirit or essential characteristics. For example, other materials may be used at the material's location. Furthermore, the emitter electrode 103 and the gate electrode 104 may be formed from two separate single crystal thin films rather than from one conductive layer 302. The present invention may also be practiced with other device structures where various shaped electrodes are used in place of thin film electrodes, such as the conventional conical emitter structure of FIG. Finally, the present invention may be practiced using single crystals for some, but not all, electrodes.

【００２６】したがって、本発明の開示が、好適実施例
を例示することを意図としたものであって、本発明の請
求の範囲を制限することを意味するものではない。本発
明の範囲は、特許請求の範囲によってのみ制限されるも
のである。Therefore, the disclosure of the present invention is intended to illustrate the preferred embodiments and is not meant to limit the scope of the claims of the present invention. The scope of the invention is limited only by the claims.

【図面の簡単な説明】[Brief description of drawings]

【図１】従来技術に従った円錐状エミッタ１０３を有す
る電界放出デバイス１００の断面図である。1 is a cross-sectional view of a field emission device 100 having a conical emitter 103 according to the prior art.

【図２】エッジエミッタ構造１０３を有する薄状フィル
ム電界放出デバイス１００の断面図である。FIG. 2 is a cross-sectional view of a thin film field emission device 100 having an edge emitter structure 103.

【図３】本発明の好適実施例に従った単結晶薄状フィル
ム放出デバイス１００の断面図である。FIG. 3 is a cross-sectional view of a single crystal thin film emitting device 100 according to a preferred embodiment of the present invention.

【図４】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第１段階におけるデバイス１００の断面図である。FIG. 4 is a cross-sectional view of device 100 in a preferred first step of a six-step preferred manufacturing process for a preferred method of manufacturing a single crystal thin film emitting device according to the present invention.

【図５】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第２段階におけるデバイス１００の断面図である。FIG. 5 is a cross-sectional view of device 100 at a second stage of a six stage preferred fabrication process in a preferred method of making a single crystal thin film emitting device according to the present invention.

【図６】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第３段階におけるデバイス１００の断面図である。FIG. 6 is a cross-sectional view of device 100 at a third stage of a six-step preferred manufacturing process in a preferred method of manufacturing a single crystal thin film emitting device according to the present invention.

【図７】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第４段階におけるデバイス１００の断面図である。FIG. 7 is a cross-sectional view of device 100 at a fourth stage of a six stage preferred fabrication process in a preferred method of making a single crystal thin film emitting device according to the present invention.

【図８】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第５段階におけるデバイス１００の断面図である。FIG. 8 is a cross-sectional view of device 100 at a fifth stage of a six stage preferred fabrication process for a preferred method of making a single crystal thin film emitting device according to the present invention.

【図９】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第６段階におけるデバイス１００の断面図である。FIG. 9 is a cross-sectional view of device 100 at a sixth stage of a six-step preferred manufacturing process in a preferred method of manufacturing a single crystal thin film emitting device according to the present invention.

【符号の説明】[Explanation of symbols]

１００ ．．． 電界放出デバイス １０２ ．．． 絶縁体 １０３ ．．． エミッタ電極 １０４ ．．． ゲート電極 １０５ ．．． 絶縁基板 １０６ ．．． 金属オーバーレイ 100. ． ． Field emission device 102. ． ． Insulator 103. ． ． Emitter electrode 104. ． ． Gate electrode 105. ． ． Insulating substrate 106. ． ． Metal overlay

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリフォード・ケー・ニシモト アメリカ合衆国カリフォルニア州サン・ジ ョセ、ハンティングトン・ドライブ 1143 (72)発明者 クリストファー・ウェブ アメリカ合衆国カリフォルニア州ロス・ア ルトス、スプリンガー・テラス 608 (72)発明者 ロス・エー・ラルー アメリカ合衆国カリフォルニア州ミルピタ ス、テリフィダ・レーン 11 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Clifford K. Nishimoto Huntington Drive, San Jose, California, USA 1143 (72) Inventor Christopher Web Los Altos, California, Springer Terrace 608 (72) Inventor, Ross A. LaRue, Terifida Lane, Milpitas, CA, USA 11

Claims (25)

【特許請求の範囲】[Claims] 【請求項１】 電界放出デバイスであって、 電子を放出するためのエミッタ電極と、 第１の単結晶から形成され、電子放出を制御するための
ゲート電極とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところの電界放出デバイス。1. A field emission device comprising: an emitter electrode for emitting electrons; and a gate electrode formed of a first single crystal for controlling electron emission, the emitter electrode and the gate. A field emission device, where there is a gap between the electrodes. 【請求項２】 請求項１に記載のデバイスであって、 前記エミッタ電極が、前記第１の単結晶から形成され
る、 ところのデバイス。2. The device of claim 1, wherein the emitter electrode is formed from the first single crystal. 【請求項３】 請求項２に記載のデバイスであって、 前記第１の単結晶が、薄状フィルムから成る、 ところのデバイス。3. The device of claim 2, wherein the first single crystal comprises a thin film. 【請求項４】 請求項３の記載のデバイスであって、 前記薄状フィルムが、ガリウムヒ化物から形成される、 ところのデバイス。4. The device of claim 3, wherein the thin film is formed from gallium arsenide. 【請求項５】 請求項３に記載のデバイスであって、 前記エミッタ電極からの前記電子を受けるように前記エ
ミッタ電極から離しておかれるアノード電極を、さらに
有するデバイス。5. The device of claim 3, further comprising an anode electrode spaced apart from the emitter electrode to receive the electrons from the emitter electrode. 【請求項６】 請求項５に記載のデバイスであって、 前記アノード電極が、前記第１の単結晶から形成され
る、 ところのデバイス。6. The device according to claim 5, wherein the anode electrode is formed from the first single crystal. 【請求項７】 請求項５に記載のデバイスであって、 前記アノードが、第３の単結晶から形成される、 ところのデバイス。7. The device according to claim 5, wherein the anode is formed from a third single crystal. 【請求項８】 請求項１に記載のデバイスであって、 前記エミッタ電極が、前記第１の単結晶とは別の第２の
単結晶から形成される、ところのデバイス。8. The device according to claim 1, wherein the emitter electrode is formed from a second single crystal different from the first single crystal. 【請求項９】 請求項８に記載のデバイスであって、 前記エミッタ電極が、第１の薄状フィルムから成り、 前記ゲート電極が、第２の薄状フィルムから成る、 ところのデバイス。9. The device according to claim 8, wherein the emitter electrode comprises a first thin film and the gate electrode comprises a second thin film. 【請求項１０】 請求項９に記載のデバイスであって、 前記第１の薄状フィルムおよび前記第２の薄状フィルム
が、ガリウムヒ素から形成される、 ところのデバイス。10. The device according to claim 9, wherein the first thin film and the second thin film are formed of gallium arsenide. 【請求項１１】 請求項９に記載のデバイスであって、 前記電子を受けるように前記エミッタ電極から離れた空
間におかれるアノード電極を、さらに有するデバイス。11. The device according to claim 9, further comprising an anode electrode placed in a space distant from the emitter electrode to receive the electrons. 【請求項１２】 請求項１１に記載のデバイスであっ
て、 前記アノードが、第３の単結晶から形成される、 ところのデバイス。12. The device according to claim 11, wherein the anode is formed from a third single crystal. 【請求項１３】 請求項８に記載のデバイスであって、 前記エミッタが、円錐状である、 ところのデバイス。13. The device according to claim 8, wherein the emitter is conical. 【請求項１４】 請求項１３に記載のデバイスであっ
て、 前記電子を受けるように前記エミッタ電極から離してお
かれるアノード、さらに有するデバイス。14. The device of claim 13, further comprising an anode spaced apart from the emitter electrode to receive the electrons. 【請求項１５】 請求項１４に記載のデバイスであっ
て、 前記アノード電極が、第３の単結晶から形成される、 ところのデバイス。15. The device according to claim 14, wherein the anode electrode is formed from a third single crystal. 【請求項１６】 電界放出デバイスであって、 第１の単結晶薄状フィルムから形成され、電子を放出す
るためのエミッタ電極と、 前記電子放出を制御するためのゲート電極とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところのデバイス。16. A field emission device comprising a first single crystal thin film, an emitter electrode for emitting electrons, and a gate electrode for controlling the electron emission. The device wherein there is a gap between the electrode and the gate electrode. 【請求項１７】 請求項１６に記載のデバイスであっ
て、 前記薄状フィルムが、ガリウムヒ素から形成される、 ところのデバイス。17. The device according to claim 16, wherein the thin film is formed of gallium arsenide. 【請求項１８】 請求項１７に記載のデバイスであっ
て、 前記電子を受けるように前記エミッタ電極から離してお
かれるアノード電極を、さらに有するデバイス。18. The device of claim 17, further comprising an anode electrode spaced from the emitter electrode to receive the electrons. 【請求項１９】 請求項１８に記載のデバイスであっ
て、 前記アノード電極が、第２の単結晶から形成される、 ところのデバイス。19. The device according to claim 18, wherein the anode electrode is formed of a second single crystal. 【請求項２０】 電界放出デバイスであって、 絶縁基板と、 前記基板上に取り付けられる第１の絶縁体と、 前記第１の絶縁体に隣接する前記基板上に取り付けられ
る第２の絶縁体と、 前記第１の絶縁体上に取り付けられ、単結晶ガリウムヒ
素の第１の薄状フィルムから形成されるエミッタ電極
と、 前記エミッタ電極上に取り付けられる金属オーバーレイ
であって、前記エミッタ電極が前記金属オーバーレイの
エッジを越えて張り出しているところの前記金属オーバ
ーレイと、 前記第２の絶縁体上に取り付けられ、単結晶ガリウムヒ
素の第２の薄状フィルムから形成されるゲート電極とか
ら成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところのデバイス。20. A field emission device, comprising: an insulating substrate, a first insulator mounted on the substrate, and a second insulator mounted on the substrate adjacent to the first insulator. An emitter electrode mounted on the first insulator and formed from a first thin film of single crystal gallium arsenide; and a metal overlay mounted on the emitter electrode, the emitter electrode being the metal. The emitter overlaying beyond the edge of the overlay; and a gate electrode mounted on the second insulator and formed from a second thin film of single crystal gallium arsenide, the emitter The device wherein there is a gap between the electrode and the gate electrode. 【請求項２１】 請求項２０に記載のデバイスであっ
て、 前記電子を受けるように前記エミッタ電極から離してお
かれるアノード電極を、さらに有するデバイス。21. The device of claim 20, further comprising an anode electrode spaced from the emitter electrode to receive the electrons. 【請求項２２】 請求項２１に記載のデバイスであっ
て、 前記アノード電極が、単結晶から形成される、 ところのデバイス。22. The device of claim 21, wherein the anode electrode is formed of a single crystal. 【請求項２３】 電界放出デバイスを製造するための方
法であって、 基板を用意する工程と、 前記基板上にエミッタ電極を形成する工程と、 単結晶から前記エミッタ電極に隣接する前記基板上にゲ
ート電極を形成する工程とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところの方法。23. A method for manufacturing a field emission device, comprising: providing a substrate; forming an emitter electrode on the substrate; and forming a single crystal on the substrate adjacent to the emitter electrode. Forming a gate electrode, wherein there is a gap between the emitter electrode and the gate electrode. 【請求項２４】 電界放出デバイスを製造するための方
法であって、 基板を用意する工程と、 前記基板上に単結晶薄状フィルムを形成する工程と、 前記薄状フィルムからゲート電極およびエミッタ電極を
形成する工程とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところの方法。24. A method for manufacturing a field emission device, comprising: providing a substrate; forming a single crystal thin film on the substrate; forming a gate electrode and an emitter electrode from the thin film. And a gap between the emitter electrode and the gate electrode. 【請求項２５】 電界放出デバイスを製造するための方
法であって、 基板を準備する工程と、 前記基板上に第１の単結晶の薄状フィルムを形成する工
程と、 前記基板上に第２の単結晶の薄状フィルムを形成する工
程と、 前記第１の薄状フィルムからゲート電極を形成する工程
と、 前記第２の薄状フィルムからエミッタ電極を形成する工
程とから成り、 前記ゲート電極と前記エミッタ電極との間にギャップが
ある、 ところの方法。25. A method for manufacturing a field emission device, comprising: preparing a substrate; forming a first single crystal thin film on the substrate; and secondly forming on the substrate. The step of forming a single crystal thin film, the step of forming a gate electrode from the first thin film, and the step of forming an emitter electrode from the second thin film, There is a gap between the emitter electrode and the emitter electrode.