JP2003209448A - テーパード相互コンダクタンスアーキテクチャを備える分布増幅器 - Google Patents
テーパード相互コンダクタンスアーキテクチャを備える分布増幅器Info
- Publication number
- JP2003209448A JP2003209448A JP2002373345A JP2002373345A JP2003209448A JP 2003209448 A JP2003209448 A JP 2003209448A JP 2002373345 A JP2002373345 A JP 2002373345A JP 2002373345 A JP2002373345 A JP 2002373345A JP 2003209448 A JP2003209448 A JP 2003209448A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transmission line
- output
- amplification
- distributed amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/18—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of distributed coupling, i.e. distributed amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
キテクチャを備える分布増幅器提供する。 【解決手段】本発明による改善されたトランス(伝達)
インピーダンスおよび/あるいは利得を持つ分布増幅器
は入力伝送ラインと出力伝送ラインを備え、入力伝送ラ
インはこの分布増幅器の入力を形成し、これと関連する
特性インピーダンスを持ち、出力伝送ラインはこの分布
増幅器の出力を形成し、これと関連する特性インピーダ
ンスを持つ。
Description
器、より詳細には、分布増幅器内の静止電流を比例して
増加させることなく、分布増幅器内の総合利得を増加さ
せるための技法に関する。
る。これら分布増幅器は通常は複数の基本増幅段を備
え、これらが入力伝送ラインと出力伝送ラインの間にこ
れら基本増幅段の出力が結果としての増幅された信号を
生成するようなやり方にて接続される。
ら増幅段の入力および出力インピーダンスに影響を及ぼ
す殆どは容量性のリアクタンスを含む。適正に設計され
た分布増幅器は、これらリアクタンスが電力の伝達に動
作の所望周波数レンジにおいて及ぼす影響を最小化する
ために、これらを補償する。従来は、これは、入力およ
び出力伝送ラインに結合された補償ネットワークを設け
ることで達成された。これら補償ネットワークは典型的
にはこれらの長手方向に沿ってインダクタンス(ind
uctances)と容量(capacitance
s)の両方を、特定の特性インピーダンスを持つ短な伝
送ラインにみえるようやり方にて、挿入することで達成
された。
型か分布型かに関係なく、各増幅段の入力容量は伝送ラ
イン全体の特性インピーダンスを決定する。従来の分布
増幅器アーキテクチャ(distibuted amp
lifier architectures)と関連す
る一つの問題は、信号が入力伝送ラインを下流方向に伝
搬するにつれてこれが減衰され、このため各一連の増幅
段に入力された電力が著しく低減されることである。こ
の問題は出力伝送ライン上でも発生するが、これはこれ
ら信号は各増幅段の相互コンダクタンスにて増幅される
ために通常はそれほど重大な問題とはならない。ある与
えられた数の増幅段に対して、入力電力の減衰は分布増
幅器から得られる総出力電力および利得を劣化させる。
するための従来の技法には、追加の増幅段を分布増幅器
に結合するやり方が含まれる。ただし、このアプローチ
には、入力信号の減衰のために、収益逓減点(poin
t of diminishing returns)
が存在する。さらに、追加の増幅段を使用すると、分布
増幅器のサイズおよび電力消費の両方が増加する。分布
増幅器の総利得を増加するためのもう一つの従来のアプ
ローチにおいては、伝送ライン上の最悪の場合の損失を
補償するために各増幅段の相互コンダクタンスが一様に
増加される。ただし、増幅段の相互コンダクタンスを一
様に増加するためには、通常は分布増幅器の各増幅段の
一つあるいは複数のトランジスタのサイズを増加するこ
とが必要となり、このアプローチでは周波数応答が著し
く劣化し、分布増幅器内の静止(零入力)電流が不当に
増加する。
の静止電流を比例して増加することおよび/あるいは周
波数応答に目立って劣化させることなく、分布増幅器内
の出力トランス(伝達)インピーダンス(transi
mpedance)を効率的に改善するためおよび/あ
るいは総合利得を効率的に増加させるための技法を提供
する。さらに、これら性能の向上は分布増幅器のサイズ
を大幅に増加することなく達成される。
ランス(伝達)インピーダンスを持つ分布増幅器は、入
力伝送ラインと出力伝送ラインの間に接続された複数の
増幅段を備える。これら増幅段の少なくともサブセット
の各々は、これと関連する相互コンダクタンスを持ち、
この相互コンダクタンスはその増幅段内に入力伝送ライ
ンおよび/あるいは出力伝送ライン上の入力信号の減衰
を実質的に補償する利得を生成するように構成(調節)
される。こうして、このサブセット内の各一連の増幅段
の相互コンダクタンスは、各増幅段の入力の所の入力ラ
インの損失に従って増加される。こうして、このサブセ
ットの各増幅段は、入力伝送ラインの損失を補償するよ
うに個別に構成される。本発明の一つの好ましい実施例
においては、分布増幅器内の各増幅段は、入力伝送ライ
ンおよび/あるいは出力伝送ライン上の対応する入力お
よび/あるいは出力の所の入力信号の減衰を実質的に補
償する相互コンダクタンスを持つように構成される。
を備える分布増幅器を形成するための方法が提供され
る。これら増幅段の各々は、それと関連する相互コンダ
クタンスを持ち、入力と出力を備え、これら複数の増幅
段の入力は入力伝送ラインに接続され、これら増幅段の
出力は出力伝送ラインに接続される。この方法は:これ
ら複数の増幅段の少なくともサブセットの各出力の所の
入力信号の減衰を決定するステップ;およびこのサブセ
ット内の各増幅段の相互コンダクタンスをこのサブセッ
ト内のこれら複数の増幅段の各々の利得がこれら増幅段
の対応する入力の所での入力伝送ライン上の入力信号の
減衰を実質的に補償するように選択するステップを含
む。
長所が本発明の実施例の以下の詳細な説明を付属の図面
との関連で読むことで一層明らかになるものである。
機前置用途に用いられる一例としての4段分布増幅器回
路との関連で説明される。ただし、本発明はこのあるい
は任意の特定の分布増幅器アーキテクチャもしくは用途
に制限されるものではなく、本発明はより一般的に、分
布増幅器内の静止(零入力)電流(quiescent
current)を比例して増加させることなく、分
布増幅器のトランス(伝達)インピーダンス(tran
simpedance)および/あるいは利得を改善す
ることが要望される任意の適当な分布増幅器アーキテク
チャに適用することができる。さらに、ここで説明され
る発明はある特定の半導体製造プロセスに制限されるも
のではなく、これらに限られるものではないが金属−酸
化物−半導体(MOS)、バイポーラおよび金属−半導
体電界効果トランジスタ(metal−semicon
ductor field−effect-trans
istor、MESFET)技術を含むプロセスにも適
用できるものである。ここで用いられる「増幅器(am
plifier)」なる用語は本質的に回路に加えられ
る入力信号に1以上の所定の利得を乗算するための回路
を指す。
例としての分布増幅器100を示す略図である。分布増
幅器100は、複数の増幅段120、130、140お
よび150を備え、各増幅器は入力と出力を持つ。説明
の分布増幅器100は4つの増幅段を持つように示され
るが、本発明の範囲内で、ここに説明される技法に従っ
て任意の数の増幅段を用いることができるものである。
号は分布増幅器の入力INを通じて受信される。分布増
幅器100は、入力INにおいて測定されたときの入力
インピーダンスZINを持ち、こうすることで分布増幅
器をインピーダンスZINと実質的に等しい特性インピ
ーダンスを持つ外部入力伝送ライン(図示せず)あるい
はインピーダンスZINと実質的に等しい出力インピー
ダンスを持つ先行する回路もしくは段(図示せず)と接
続することが可能にされる。入力インピーダンスは、例
えば、分布増幅器100を標準の50オーム伝送ライン
と接続できるようにするために50オームのオーダとさ
れるが、ただし、入力インピーダンスZ INは、分布増
幅器100に接続される伝送ラインもしくは回路によっ
て要求される任意の値とすることができる。
て、出力信号が分布増幅器100の出力OUTの所に生
成される。分布増幅器100は、これと関連して出力O
UTの所で測定されたときの出力インピーダンスZ
OUTを持ち、こうすることで分布増幅器をインピーダ
ンスZOUTと実質的に等しい特性インピーダンスを持
つ外部出力伝送ライン(図示せず)あるいはインピーダ
ンスZOUTと実質的に等しい入力インピーダンスを持
つ後続の回路もしくは段(図示せず)と接続できるよう
にされる。出力インピーダンスは、例えば、分布増幅器
100を標準の50オーム伝送ラインと接続できるよう
にするために50オームのオーダとされるが、ただし、
出力インピーダンスZOUTは、分布増幅器100に接
続される伝送ラインもしくは回路によって要求される任
意の値に構成できる。
0、140、150は、入力伝送ライン102上の各ノ
ードあるいはタップと出力伝送ライン104上の対応す
るノードとの間に接続される。例えば、説明の分布増幅
器100においては、増幅段120の入力はノードTA
P1の所で入力伝送ラインに接続され、増幅段120の
出力はノード122の所で出力伝送ラインに接続され
る。同様にして、増幅段130の入力はノードTAP2
の所で入力伝送ラインに接続され、増幅段130の出力
はノード124の所で出力伝送ラインに接続され、増幅
段140の入力はノードTAP3の所で入力伝送ライン
に接続され、増幅段140の出力はノード126の所で
出力伝送ラインに接続され、そして、増幅段150の入
力はノードTAP4の所で入力伝送ラインに接続され、
増幅段150の出力はノード128の所で出力伝送ライ
ンに接続される。
04は、好ましくは、高周波動作(例えば、75ギガヘ
ルツ(GHz)に適する同一平面構造(co−plan
arstructures)として形成される。入力伝
送ライン102と出力伝送ライン104は、両方とも、
それと関連する各々のラインインピーダンスを持つ。本
発明から逸脱することなく、伝送ラインを実現するため
の代替構造、例えば、各々が必要に応じて選択的に調節
することができる関連するある特性インピーダンスを持
つら旋コイルおよび導体バスなどを用いることもでき
る。図1から明らかなように、伝送ライン102、10
4は、これら複数の増幅段の対応する入力あるいは対応
する出力間に接続された分布直列コイルを備え、コイル
L1、L2およびL3は出力伝送ライン104に対応
し、コイルL4、L5およびL6は入力伝送ライン10
2に対応する。より詳細には、説明の分布増幅器におい
ては、コイルL4は増幅段120と130の入力の間
に、それぞれ、ノードTAP1とTAP2の所で接続さ
れ、コイルL1は増幅段120と130の出力の間に、そ
れぞれ、ノード122と124の所で接続される。同様
にして、コイルL5は増幅段130と140の入力の間
に、それぞれ、ノードTAP2とTAP3の所で接続さ
れ、コイルL2は、それぞれ、増幅段130と140の
出力の間にノード124と126の所で接続される。コ
イルL6は増幅段140と150の入力の間に、それぞ
れ、ノードTAP3とTAP4の所で接続され、コイル
L3は増幅段140と150の出力の間に、それぞれ、
ノード126と128の所で接続される。
性のインピーダンスとして示されるが、これらインピー
ダンスの各々はより正確には対応するコイルLと直列に
接続されたライン抵抗R(図示せず)、およびコイルと
アースとの間に接続された分路容量C(図示せず)を含
み、これらも伝送ライン102、104に沿っての信号
の減衰に寄与する。ただし、この分路ラインの容量は、
複数の増幅段の各々と関連する入力容量や出力容量と比
較すると、無視できるほど小さい。これら直列のR-L
と分路容量Cの表現は典型的な伝送ラインのモデルを良
く近似し、このため本発明の目的に対してはそのように
扱われる。これらラインの特性インピーダンスは、必要
に応じて、例えば、増幅段の入力および/あるいは出力
容量を補償するために、伝送ライン102、104内の
直列インダクタンスを変化させることで調節することが
できる。ただし、これら伝送ラインと関連する直列抵抗
は簡単には除去することができず、従って、分布増幅器
100はこの直列抵抗に対応する信号の損失を補償する
ように構成される必要がある。
力伝送ラインに接続された入力終端インピーダンス16
0を備える。より詳細には、入力終端インピーダンス1
60は、ノードTAP4の所の最終増幅段150への入
力とアースであり得る負の電圧源との間に接続される。
入力終端インピーダンス160の値は、好ましくは、入
力伝送ライン102のインピーダンス、典型的には約5
0オームと実質的に一致するように選択される。同様
に、出力伝送ライン104は、好ましくは、出力伝送ラ
インに接続されたバック終端インピーダンス110を備
える。より詳細には、バック終端インピーダンス110
は、ノード122の所の第一の増幅段の出力とアースと
の間に接続される。バック終端インピーダンスの値は、
好ましくは、出力伝送ライン104のインピーダンス、
これも典型的には約50オームと実質的に一致するよう
に選択される。当業者においては理解できるように、こ
れら入力およびバック終端インピーダンスは、各々の終
端点における各々の終端ラインの所望の特性インピーダ
ンスが達成されるように、必要に応じて、純粋にリアク
タンス性(誘導性および/あるいは容量性)のインピー
ダンスとすることも、純粋に抵抗性のインピーダンスと
することも、あるいは抵抗性とリアクタンス性のインピ
ーダンスを組合せて用いることもできる。さらに、図1
に示すように、分布増幅器100の出力OUTとアース
の間にはRLOADとして表される負荷インピーダンス
が接続される。
0、130、140、150は、好ましくは、相互コン
ダクタンス(transconductance)を用
いて実現され、各相互コンダクタンス段は、それらと関
連して、各々、gm1、gm2、gm3およびgm4な
る所定の相互コンダクタンスを持つ。本発明と共に用い
るのに適する増幅段の詳細については、例えば、Pau
al R.Grayらによるテキスト「Analysi
s and Design of AnalogInt
egrated Circuits(アナログ集積回路
の解析および設計)」,John Wiley & S
ons (2001)、およびAlanB.Grebe
neによるテキスト「Bipolar and MOS
Analog Integrated Circui
t Design(バイポーラおよびMOSアナログ集
積回路の設計)」,John Wiley & Son
s (1984)において詳しく説明されてる。このた
め、増幅段の詳細な説明はここでは割愛するが、詳しく
はこれらを参照されたい。
的には同一であり、このため理想的な分布増幅器内の各
増幅段と関連する相互コンダクタンス(gm)は同一と
なる。各増幅段に対する相互コンダクタンスは、好まし
くは、各増幅段の利得がその分布増幅器に対する所望の
利得Aを増幅段の数nで割った値と等しくなるように選
択される。ここで、nは1以上の整数を表す。こうし
て、従来の分布増幅器によって生成される出力信号は、
以下のように近似できる: 出力信号=gm×増幅段の数×負荷インピーダンス(R
LOAD)×入力信号
ライン102、104と関連し、分布信号損失(dis
tributed signal loss)が存在す
る。この損失は、入力信号が伝送ラインに沿って分布増
幅器の入力INから出力OUTに向かって伝搬するにつ
れて増加する。このため、各増幅段の実際の利得は、補
償が採用されない場合は、段当たりの理想的な利得A/
nより小さくなる。図2は、一例としての6段分布増幅
器に対する入力信号の減衰を示す。波形210は第一の
増幅段に入力されるタップT1の所の入力信号を表し、
波形220は第二の段に入力されるタップT2の所の入
力信号を表し、波形230は第三の段に入力されるタッ
プT3の所の入力信号を表し、波形240は第四の段に
入力されるタップT4の所の入力信号を表し、波形25
0は第五の段に入力されるタップT5の所の入力信号を
表し、波形260は第六の段に入力されるタップT6の
所の入力信号を表す。図2には、入力伝送ラインに沿っ
ての各タップT1〜T6の所の入力信号のタップT1に対
する相対的な振幅(大きさ)も示される。例えば、タッ
プT2の所では入力信号は0.8612に減衰され、タ
ップT6の所では入力信号はほとんど半分に、すなわ
ち、0.506に減衰される。
幅器100内の各増幅段120、130、140、15
0の相互コンダクタンスは、各損失を補償するために、
入力伝送ライン102上の入力信号の、各増幅段の入力
の所で測定されたときの減衰と実質的に整合される。こ
うして、分布増幅器100の入力INに対して、入力伝
送ラインを下る各増幅段は次々と、好ましくは、前の増
幅段の相互コンダクタンスより大きな相互コンダクタン
ス、つまり、gm1<gm2<gm3<gm4を持つ。
こうして、本発明による分布増幅器100はテーパード
相互コンダクタンスアーキテクチャ(tapered
transconductance architec
ture)を持つものとみなすことができる。
タンスを出力伝送ライン104上の信号減衰を補償する
ために調節することもできるが、出力伝送ラインと関連
する損失は、通常は、出力信号の損失は特定の増幅段の
入力に帰還されるときその増幅段の利得にて割られるた
めに、入力伝送ライン102と比較してかなり小さい。
このため、以下では、説明を簡単にするために、分布増
幅器100内の増幅段の相互コンダクタンスは入力信号
の減衰を補償するためにのみ調節されるものと想定され
る。
0、150に対応する相互コンダクタンスgm1、g
m2、gm3、gm4が互いに同一であることは考えに
くく、このため出力信号の利得はより適切には上述の式
の変形を用いて決定される。より具体的には、分布増幅
器100によって出力OUTの所に生成される出力信号
は、以下のように近似される: 出力信号=gm1×gm2×gm3×gm4×負荷イン
ピーダンス(RLOA D)×入力信号
段が用いられる場合は、これら余分な段の相互コンダク
タンスは上述の式から省かれ、同様に、より多くの増幅
段が用いられる場合は、これら追加の段の相互コンダク
タンスが上述の式内に追加される。
ンスは、各増幅段内にその増幅段の入力の所で測定され
たときの入力信号の減衰を実質的に補償する利得を生成
するように選択される。好ましくは、分布増幅器100
の入力INに最も近い第一の増幅段120の相互コンダ
クタンスgm1が、続く増幅段130、140、150
の相互コンダクタンスgm2、gm3、gm4を計算す
るための基準として用いられる。第一の増幅段120の
相互コンダクタンスgm1は、好ましくは、第一の増幅
段の利得が実質的に所望の利得Aを説明の分布増幅器1
00では4とされる増幅段の総数にて割った値と実質的
に等しくなるように選択されるが、ただし、任意の所定
の相互コンダクタンスを選択することもできる。第一の
増幅段120への入力TAP1の所では本質的に入力信
号の損失は存在しないため、第一の段の相互コンダクタ
ンスは入力信号の損失を補償するための調節は必要とさ
れない。こうして、増幅段の利得は相互コンダクタンス
と正比例するために、第一の増幅段120の相互コンダ
クタンスは以下のように決定される:
入力信号の減衰は、ノードTAP2の所の信号の大きさ
をノードTAP1の所の信号の大きさで割った比として
決定される。この減衰値は1より小さい。入力伝送ライ
ン102に沿っての各々のノードの所の入力信号の相対
的な大きさは、例えば、当業者において周知の従来のネ
ットワーク解析技法あるいはネットワークシミュレーシ
ョン結果を用いて決定することができる。解は典型的な
電圧分割問題と一貫したやり方にて決定することができ
る。いったんこの減衰値が決定されると、第二の増幅段
130の相互コンダクタンスが、これに従って、好まし
くは、入力信号の減衰が実質的に補償されるように増加
される。こうして、分布増幅器100内の第二の増幅段
130の相互コンダクタンスgm2は好ましくは以下の
ように決定される:
表す。残りの増幅段140、150の相互コンダクタン
スも類似に以下のように決定される:
AP4の所の入力信号の減衰を表す。
体(MOS)デバイスが採用されるものと想定すると、
ある特定の増幅段の相互コンダクタンスは、例えば、そ
の増幅段を構成する一つあるいは複数の入力トランジス
タの幅Wを、それら入力トランジスタの長さLは一定に
保ちながら、変化させ、これによって特定のトランジス
タのW/L比を増加させることで選択的に調節すること
ができる。こうして、ある与えられた増幅段内の入力ト
ランジスタの幅を増加させると、その段の相互コンダク
タンスは比例的に増加する。増幅段の相互コンダクタン
スは、他の適当な技法を用いて、例えば、その増幅段を
構成する入力トランジスタ内の静止電流を変化させるこ
とによっても調節することができる。前述のように、本
発明の技法はMOS製造プロセスに制限されるものでは
なく、本発明は、これに限定されるものではないが、例
えば、バイポーラおよびMESFETプロセス技術を含
む他の半導体プロセスにおいて用いることもできる。例
えば、バイポーラプロセスにおいては、入力トランジス
タの相互コンダクタンスは概ねIc/Vtにて近似する
ことができ、ここでIcはトランジスタ内のコレクタ電
流を表し、Vtはトランジスタの熱電圧を表し、後者は
典型的には300度ケルビン(K)において約26ミリ
ボルト(mV)である。従って、バイポーラプロセスに
おいては、相互コンダクタンスは、例えば、当業者にお
いては理解できるように、トランジスタ内のコレクタ電
流Icあるいはトランジスタのエミッタ領域を変化させ
ることで選択的に調節することができる。
相互コンダクタンスは、好ましくは、各増幅段への入力
の所の入力信号の相対的な減衰量に比例するように定め
られる。前述のように、入力信号の相対的な減衰量は信
号が入力伝送ライン102に沿って入力INから分布増
幅器100の出力OUTに向かって伝搬するにつれて増
加するために、入力伝送ラインに沿っての一連の増幅段
の相互コンダクタンスは、各々の信号損失を補償するた
めに、各増幅段の出力の所の有効利得が伝送ラインの損
失がなかった場合は理想的な利得A/nと実質的に一致
するように次第に増加 される。ここで、Aは分布増幅
器の所望の利得を表し、nは分布増幅器内の増幅段の数
を表す。
上述のように構成される必要はなく、代替として、分布
増幅器内の一つあるいは複数の増幅段から成るサブセッ
トのみを説明のやり方にて構成することで、本発明の少
なくとも幾つかの目的および長所を達成することもでき
る。
いて説明されたが、本発明はこれら具体的な実施例に制
限されるものではなく、当業者においては理解できるよ
うに、本発明の範囲あるいは精神から逸脱することな
く、他の様々な変更および修正が可能である。
幅器を示す略図である。
沿っての各入力タップの所の入力信号の減衰を示すグラ
フである。
Claims (10)
- 【請求項1】 入力伝送ライン、出力伝送ライン、およ
び複数の増幅段を備える分布増幅器であって:前記入力
伝送ラインがこの分布増幅器の入力を形成し、これと関
連する特性インピーダンスを持ち;前記出力伝送ライン
がこの分布増幅器の出力を形成し、これと関連する特性
インピーダンスを持ち;前記複数の増幅段の少なくとも
一つのサブセットの各々が入力と出力を備え、このサブ
セット内の各増幅段の入力が入力伝送ラインに結合さ
れ、このサブセット内の各増幅段の出力が出力伝送ライ
ンに結合され、このサブセット内の各増幅段がそれと関
連する相互コンダクタンスを持ち、この相互コンダクタ
ンスが各増幅段内に各増幅段の対応する入力の所の入力
信号の減衰を実質的に補償する利得を生成するように構
成(調節)されることを特徴とする分布増幅器。 - 【請求項2】 分布増幅器内の個々の増幅段がそれと関
連する相互コンダクタンスを持ち、この相互コンダクタ
ンスがその増幅段内にその増幅段の対応する入力の所の
入力信号の減衰を実質的に補償する利得を生成するよう
に構成されることを特徴とする請求項1記載の分布増幅
器。 - 【請求項3】 さらに複数のコイルを備え、各コイルが
2つの隣接する増幅段の入力の間で入力伝送ラインと直
列に結合され、さらに2つの隣接する増幅段の出力の間
で出力伝送ラインと直列に結合されることを特徴とする
請求項1記載の分布増幅器。 - 【請求項4】 前記複数のコイルの少なくとも一つが、
(i)対応する増幅段の入力容量或いは;(ii)対応
する増幅段の出力容量の少なくとも一つに実質的に整合
されたインダクタンスを持つように構成されることを特
徴とする請求項3記載の分布増幅器。 - 【請求項5】 前記サブセット内の各増幅段の相互コン
ダクタンスが、(i)対応する増幅段内の少なくとも一つ
のトランジスタの幅対長さ(W/L)比;(ii)対応す
る増幅段内の少なくとも一つのトランジスタのエミッタ
エリア;或いは(iii)対応する増幅段内の少なくと
も一つのトランジスタ内の電流を選択的に調節すること
で構成(調節)されることを特徴とする請求項1記載の
分布増幅器。 - 【請求項6】 前記複数の増幅段の少なくとも一つの増
幅段がこの少なくとも一つの増幅段の利得がこの少なく
とも一つの増幅段の出力の所の出力伝送ライン上の出力
信号の減衰を実質的に補償するように構成されることを
特徴とする請求項1記載の分布増幅器。 - 【請求項7】 複数の増幅段を含む分布増幅器を形成す
る方法であって、これら増幅段の少なくともあるサブセ
ットの各々がこれと関連する相互コンダクタンスを持
ち、このサブセット内の各増幅段の入力が入力伝送ライ
ンに結合され、このサブセット内の各増幅段の出力が出
力伝送ラインに結合され、この方法が:このサブセット
内の各増幅段の対応する入力の所の入力信号の減衰を決
定するステップ;およびこのサブセット内の増幅段の相
互コンダクタンスをこのサブセット内の各増幅段の利得
がその増幅段の対応する入力の所の入力伝送ライン上の
入力信号の減衰を実質的に補償するように選択するステ
ップを含むことを特徴とする方法。 - 【請求項8】 さらに、前記複数の増幅段の少なくとも
一つの増幅段の相互コンダクタンスをこの少なくとも一
つの増幅段の利得がこの少なくとも一つの増幅段の対応
する出力の所の出力伝送ライン上の出力信号の減衰を実
質的に補償するように選択するステップを含むことを特
徴とする請求項7記載の方法。 - 【請求項9】 さらに:前記入力伝送ラインをこの入力
伝送ラインの特性インピーダンスが前記複数の増幅段の
少なくとも一つと関連する入力容量を実質的に補償する
ように構成するステップを含むことを特徴とする請求項
7記載の方法。 - 【請求項10】 少なくとも一つの分布増幅器を備える
集積回路であって、この少なくとも一つの分布増幅器が
入力伝送ライン、出力伝送ライン、および複数の増幅段
を備え:前記入力伝送ラインがこの分布増幅器の入力を
形成し、これと関連する特性インピーダンスを持ち;前
記出力伝送ラインがこの分布増幅器の出力を形成し、こ
れと関連する特性インピーダンスを持ち;前記複数の増
幅段の各々が入力と出力を持ち、各増幅段の入力が入力
伝送ラインに結合され、各増幅段の出力が出力伝送ライ
ンに結合され、これら複数の増幅段の少なくともあるサ
ブセット内の各増幅段がそれと関連する相互コンダクタ
ンスを持ち、この相互コンダクタンスがその増幅段内に
その増幅段の対応する入力の所の入力信号の減衰を実質
的に補償する利得を生成するように構成されることを特
徴とする集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/039,682 US6597243B1 (en) | 2001-12-31 | 2001-12-31 | Distributed amplifier having a tapered transconductance architecture |
US10/039682 | 2001-12-31 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003209448A true JP2003209448A (ja) | 2003-07-25 |
JP2003209448A5 JP2003209448A5 (ja) | 2005-10-27 |
JP4422402B2 JP4422402B2 (ja) | 2010-02-24 |
Family
ID=21906810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002373345A Expired - Fee Related JP4422402B2 (ja) | 2001-12-31 | 2002-12-25 | テーパード相互コンダクタンスアーキテクチャを備える分布増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6597243B1 (ja) |
JP (1) | JP4422402B2 (ja) |
FR (1) | FR2834394A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7215196B2 (en) | 2003-03-19 | 2007-05-08 | Sanyo Electric Co., Ltd. | Variable impedance circuit, variable gain differential amplifier, multiplier, high-frequency circuit and differential distributed amplifier |
CN106103576A (zh) * | 2014-03-10 | 2016-11-09 | 普瑞曼聚合物株式会社 | 丙烯系树脂组合物及由其形成的拉伸容器 |
JP2018532340A (ja) * | 2015-10-27 | 2018-11-01 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | 分散型電力増幅器 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7129783B2 (en) * | 2004-10-25 | 2006-10-31 | The Aerospace Corporation | Hybrid active combiner and circulator |
US7279980B2 (en) * | 2005-04-28 | 2007-10-09 | Regents Of The University Of California | Non-uniform distributed multi-stage circuits |
WO2009025008A1 (ja) * | 2007-08-21 | 2009-02-26 | Fujitsu Limited | 増幅器 |
KR101484056B1 (ko) * | 2007-10-01 | 2015-01-19 | 노스-웨스트 유니버시티 | 분포 저잡음 증폭기 |
EP2051373B1 (en) * | 2007-10-15 | 2010-04-07 | Saab Ab | Matrix balun |
US7579913B1 (en) * | 2008-02-27 | 2009-08-25 | United Microelectronics Corp. | Low power comsumption, low noise and high power gain distributed amplifiers for communication systems |
US7843268B2 (en) * | 2008-04-17 | 2010-11-30 | Hittite Microwave Corporation | Modified distributed amplifier to improve low frequency efficiency and noise figure |
US8786368B2 (en) * | 2011-03-09 | 2014-07-22 | Hittite Microwave Corporation | Distributed amplifier with improved stabilization |
US9306499B2 (en) * | 2013-09-27 | 2016-04-05 | Keysight Technologies, Inc. | Traveling wave mixer, sampler, and synthetic sampler |
US9300246B2 (en) | 2014-02-25 | 2016-03-29 | International Business Machines Corporation | Resonator having distributed transconductance elements |
EP3507924A4 (en) * | 2016-08-30 | 2020-04-08 | MACOM Technology Solutions Holdings, Inc. | DRIVER WITH DISTRIBUTED ARCHITECTURE |
US9929707B1 (en) * | 2016-12-20 | 2018-03-27 | Nxp Usa, Inc. | Distributed amplifiers with impedance compensation circuits |
CN109450392A (zh) * | 2018-12-27 | 2019-03-08 | 苏州英诺迅科技股份有限公司 | 一种分布式射随放大器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5028879A (en) * | 1984-05-24 | 1991-07-02 | Texas Instruments Incorporated | Compensation of the gate loading loss for travelling wave power amplifiers |
US5046155A (en) * | 1990-04-06 | 1991-09-03 | Wisconsin Alumni Research Foundation | Highly directive, broadband, bidirectional distributed amplifier |
US5055795A (en) * | 1990-05-29 | 1991-10-08 | At&T Bell Laboratories | Traveling wave type transversal equalizer |
US5208547A (en) * | 1991-06-06 | 1993-05-04 | Raytheon Company | Distributed amplifier having negative feedback |
DE4213357C1 (en) * | 1992-04-23 | 1993-09-16 | Rohde & Schwarz Gmbh & Co Kg, 81671 Muenchen, De | Wideband power amplifier using parallel transistors - has input circuit between successive input line sections and respective transistors for distributing input load |
US5274339A (en) * | 1992-08-27 | 1993-12-28 | Raytheon Company | Gain compensation circuit |
US5361038A (en) * | 1993-03-11 | 1994-11-01 | Trw Inc. | Active load applications for distributed circuits |
US5365197A (en) * | 1993-06-30 | 1994-11-15 | Texas Instruments Incorporated | Low-noise distributed amplifier |
US5751190A (en) * | 1996-08-22 | 1998-05-12 | Northern Telecom Limited | Gain-controlled amplifier and distributed amplifier |
US5920230A (en) * | 1997-10-21 | 1999-07-06 | Trw Inc. | HEMT-HBT cascode distributed amplifier |
US6049250A (en) * | 1998-04-03 | 2000-04-11 | Trw Inc. | Dittributed feed back distributed amplifier |
US6094099A (en) * | 1998-10-20 | 2000-07-25 | Trw Inc. | High dynamic range variable gain distributed amplifier |
-
2001
- 2001-12-31 US US10/039,682 patent/US6597243B1/en not_active Expired - Fee Related
-
2002
- 2002-05-31 FR FR0206703A patent/FR2834394A1/fr active Pending
- 2002-12-25 JP JP2002373345A patent/JP4422402B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7215196B2 (en) | 2003-03-19 | 2007-05-08 | Sanyo Electric Co., Ltd. | Variable impedance circuit, variable gain differential amplifier, multiplier, high-frequency circuit and differential distributed amplifier |
CN106103576A (zh) * | 2014-03-10 | 2016-11-09 | 普瑞曼聚合物株式会社 | 丙烯系树脂组合物及由其形成的拉伸容器 |
JP2018532340A (ja) * | 2015-10-27 | 2018-11-01 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | 分散型電力増幅器 |
Also Published As
Publication number | Publication date |
---|---|
FR2834394A1 (fr) | 2003-07-04 |
US20030122616A1 (en) | 2003-07-03 |
JP4422402B2 (ja) | 2010-02-24 |
US6597243B1 (en) | 2003-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003209448A (ja) | テーパード相互コンダクタンスアーキテクチャを備える分布増幅器 | |
US6624699B2 (en) | Current-controlled CMOS wideband data amplifier circuits | |
US8044716B1 (en) | Adjustable segmented power amplifier | |
JP4305472B2 (ja) | 差動増幅器 | |
JPH08501674A (ja) | 適応出力インピーダンスを備えたラインドライバ | |
US20070001769A1 (en) | Ultra-wideband constant gain cmos amplifier | |
US7605655B2 (en) | Highly linear differential amplifier with a novel resistive source degeneration network | |
US20140306737A1 (en) | Low-power voltage mode high speed driver | |
US8040188B2 (en) | Low noise cascode amplifier | |
JP2003516690A (ja) | 電力増幅コア | |
JPH03503468A (ja) | プッシュプル分布増幅器 | |
JP2003209448A5 (ja) | ||
JPH08162859A (ja) | 多段増幅器 | |
CN110445469A (zh) | 放大设备及可变增益控制方法 | |
JP3657079B2 (ja) | エンハンスメント型トランジスタ回路のバイアス回路を有する集積回路装置 | |
US7190226B2 (en) | Analog delay chain having more uniformly distributed capacitive loads and analog delay cell for use in chain | |
JP2000323936A (ja) | 増幅器 | |
CN216016845U (zh) | 一种缓冲器电路和一种电子设备 | |
US6472942B1 (en) | Parasitically compensated resistor for integrated circuits | |
US6670847B1 (en) | Inductive amplifier with a feed forward boost | |
CN113489465A (zh) | 一种放大器电路 | |
JPH07106907A (ja) | 高周波帯域増幅器 | |
CN112968684A (zh) | 基于跨导切换技术的宽频可编程增益放大器 | |
JPS5847305A (ja) | 多段差動増幅回路 | |
JP2004201313A (ja) | ソースフォロワ構造の伝送インピーダンス増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090408 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090708 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |