JP2003195972A - クロック信号発生デバイス - Google Patents

Abstract

(57)【要約】 【課題】 スマートカードリーダのマイクロプロセッサ
により伝達されたクロック信号が停止した場合でも、出
力クロック信号を継続して発生させるデバイスを提供す
る。 【解決手段】 デジタル処理回路２０４のタイミング制
御を行うための出力クロック信号２１３を発生させ、第
１クロック信号２０９を受信するデバイス２１２は、前
記出力クロック信号を構成する第２クロック信号を発生
させる発振器を備え、前記発振器は前記第１クロック信
号の立ち上り及び立ち下がりエッジの制御の下では強制
モードで機能し、前記発振器は前記第１クロック信号の
立ち上り又は立ち下がりエッジの不在時には自由モード
で機能し、前記発振器の固有周波数は前記第１クロック
信号の周波数より低いことを特徴とする。用途：クロッ
ク信号発生器

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル処理回路
のタイミング制御を行うための出力クロック信号発生デ
バイス、特に第１クロック信号を受信するデバイスに関
するものである。

【０００２】本発明は、多数の分野に応用され、特にス
マートカードリーダに応用される。

【０００３】

【従来の技術】スマートカードは、個人の身元に関する
情報（例えば姓名、住所等）又は個人の行政上のデータ
に関する情報（例えば社会保障番号、銀行信用照会書
等）のような情報を保存するためのメモリ素子を含む。
スマートカードはまた、スマートカードリーダにより電
送されたデータと結合し、前記メモリ素子に記憶された
データに対する動作を実行する処理回路を含む。これは
特に、スマートカードが別個のデータ処理ユニットとな
る銀行取引形態における特定の動作において当てはま
る。スマートカードリーダとスマートカードとの間で並
行してデータの処理が行われるように、スマートカード
リーダはスマートカードにクロック信号を供給する。こ
のクロック信号の目的は、スマートカードに配置された
デジタル処理回路のタイミング制御を行うためのもので
ある。

【０００４】周知の方法として、図１は、出力クロック
信号１０２を発生させるデバイス１０１を示している。
この発生デバイス１０１は、スマートカードリーダ１０
３に配置される。前記出力クロック信号１０２は、スマ
ートカード１０４がスマートカードリーダとのダイアロ
グ１０５を許容している読み取り又は書き込み状態にあ
るときに、スマートカード１０４に割り当てられる。

【０００５】本発生デバイス１０１は、マイクロプロセ
ッサ１０７の内部クロックにより伝達され、スマートカ
ードリーダ上の各種処理動作を担当する入力クロック信
号１０６を受信する。出力クロック信号１０２の周波数
をスマートカード１０４の処理特性に適応させるため
に、周波数分割器１０８はその入力端で入力クロック信
号１０６を受信し、周波数分割された、第１クロック信
号と呼ばれるクロック信号１０９を伝達する。このよう
にして、入力クロック信号１０６の周波数は制御信号１
１０の値に基づき、１、２、４又は８のファクターによ
り分割される。信号１０９は、前記出力クロック信号１
０２を伝達するステージ１１１により増幅される。

【０００６】

【発明が解決しようとする課題】図１に図示されたデバ
イスは、特に発生デバイス１０１により受信された前記
第１クロック信号が停止したときに、多くの機能的制限
を有する。

【０００７】実際に、そのような発生デバイスは、マイ
クロプロセッサ１０７により伝達される入力クロック信
号１０６が停止したときは、出力クロック信号１０２の
伝達を可能としない。マイクロプロセッサにより伝達さ
れる入力クロック信号１０６の停止は、特に前記マイク
ロプロセッサへの供給電圧の低下に続いて発生させるこ
とが可能である。これが発生したとき、入力クロック信
号１０６は高バイナリレベル又は低バイナリレベルに維
持される。その結果として、第１クロック信号１０９と
出力クロック信号１０２とはそれぞれ高バイナリレベル
又は低バイナリレベルに維持され、出力クロック信号１
０２によりタイミングが制御されるスマートカードの処
理回路に損傷を与える危険が生じる。加えて、スマート
カードで実行される処理動作が突然停止し、スマートカ
ードのメモリ素子にエラーのあるデータが保存されるこ
ともある。

【０００８】本発明の目的は、スマートカードリーダの
マイクロプロセッサにより伝達されたクロック信号が停
止した場合においても、出力クロック信号を継続して発
生させるデバイスを提案することによって、このような
制限を改善することにある。

【０００９】

【課題を解決するための手段】この目的のため、本発明
は、出力クロック信号発生デバイスが、前記出力クロッ
ク信号を構成する第２クロック信号を発生させる発振器
を備え、前記発振器は前記第１クロック信号の立ち上り
及び立ち下がりエッジの制御の下では強制モードで機能
し、前記第１クロック信号において立ち上り又は立ち下
がりエッジの不在時には自由モードで機能し、前記発振
器の固有周波数は前記第１クロック信号の周波数より低
いことを特徴としている。

【００１０】発振器は２つの独立したモード、即ち、前
記第１クロック信号が実際に存在するときの強制モード
と、前記第１クロック信号が停止したときの自由モード
により機能する特性を持っている。前記第１クロック信
号は特に、可能であれば１、２、４又は８のファクター
により周波数分割された後、マイクロプロセッサにより
伝達されたクロック信号に対応する。第１クロック信号
が停止すると直ちに行われる強制モードから自由モード
への自動的な即座の転換は、断続なしの出力クロック信
号の発生を可能にする。従って、出力クロック信号を受
信するスマートカードの回路は継続してタイミング制御
され、ゆえにスマートカードで実行されている現在の処
理動作を継続することが可能である。

【００１１】本発明の別の実施形態は、出力クロック信
号発生デバイスが、第２クロック信号を発生し、第１ク
ロック信号の立ち上り及び立ち下がりエッジの制御の下
では強制モードで機能し、前記第１クロック信号におい
て立ち上り又は立ち下がりエッジの不在時には自由モー
ドで機能し、前記第１クロック信号の周波数より低い固
有周波数を有する発振器と、２つの論理レベル、即ち、
前記第１クロック信号において立ち上り又は立ち下がり
エッジの存在を表す第１論理レベルと、前記第１クロッ
ク信号において立ち上り又は立ち下がりエッジの不在を
表す第２論理レベルとを有する制御信号を発生させるた
めに、前記第１クロック信号において立ち上り又は立ち
下がりエッジの有無を検出する検出手段と、入力として
の前記第１クロック信号と前記第２クロック信号とを受
信し、出力端で前記出力クロック信号を発生し、前記制
御信号が第１論理レベルにあるときは前記第１クロック
信号を出力端にスイッチングし、前記制御信号が第２論
理レベルにあるときは前記第２クロック信号を出力端に
スイッチングするように前記制御信号により制御される
マルチプレクサと、を備えていることを特徴としてい
る。

【００１２】第１実施形態と同様に、発振器は２つの別
個のモード、即ち、前記第１クロック信号が実際に存在
するときの強制モードと、前記第１クロック信号が停止
したときの自由モードにより機能する特性を持ってい
る。前記第１クロック信号は特に、１、２、４又は８の
ファクターにより周波数分割された後、マイクロプロセ
ッサにより伝達されたクロック信号に対応する。前記第
１クロック信号が停止すると直ちに行われる強制モード
から自由モードへの自動的な即座の転換は、断続なしの
出力クロック信号の発生を可能にする。従って、出力ク
ロック信号を受信するスマートカードの回路は継続的に
タイミングが制御され、ゆえにスマートカードにおいて
実行されている現在の処理を継続することができる。

【００１３】加えて、マルチプレクサの使用は、マイク
ロプロセッサにより伝達された前記第１クロック信号が
実際に存在するときは、前記第１クロック信号に比べて
非常に小さな時間変位を持つ出力クロック信号を発生さ
せる利点を持つ。従って、出力クロック信号によりタイ
ミングが制御された処理回路と、前記第１クロック信号
によりタイミングが制御された処理回路とは、同期して
タイミング制御され、これによって多様な処理回路間に
おける処理及びデータ交換の信頼性がより高くなる。

【００１４】制御信号がマルチプレクサのスイッチング
をトリガするという事実に加えて、有利には、この制御
信号はマイクロプロセッサにより伝達された入力クロッ
ク信号が停止したことをスマートカードリーダ及びスマ
ートカードに通知するのに役立つ。従って、この制御信
号の作用の下でスマートカードリーダ又はスマートカー
ドにおいて実行されている処理を迅速かつ的確に終える
ためのプロシージャがトリガされることが可能である。

【００１５】マイクロプロセッサにより伝達された入力
クロック信号が実際に存在するときは、本発明に係るデ
バイスにより発生した出力クロック信号の周波数は、前
記第１クロック信号の周波数と同一である。一方、前記
第１クロック信号が停止したときは、出力クロック信号
の周波数は前記発振器の固有周波数となる。

【００１６】本発明に係る発生デバイスの機能の遂行
は、発振器の固有周波数が前記第１クロック信号の周波
数より低い場合に保証される。これは、たとえ固有周波
数が時間によって変化を経るとしても、前記第１クロッ
ク信号の周波数より低い固有周波数を持つ、高い品質の
発振器が選択できるため、安価な解決策をもたらす。

【００１７】強制モードと自由モードとの間での出力ク
ロック信号の周波数差は、クロック信号の周波数精密度
に影響を受けないスマートカードに配置された処理回路
にはいかなる影響も与えない。しかし、このような処理
回路が時間経過に対し安定した周波数を持つクロック信
号を必要とするなら、本発明は付加的な特徴を持つ。

【００１８】これは、本発明に係る発生デバイスが、前
記発振器固有周波数を数パーセント程度だけ前記第１ク
ロック信号の周波数より低い周波数にスレーブさせるた
めのスレーブ手段を備えることを特徴としているためで
ある。

【００１９】従って、出力クロック信号は、デバイスが
強制モードで機能する期間の間、デバイスが自由モード
で機能する期間の間と同じ周波数を維持する。

【００２０】本発明はまた、上述の出力クロック信号発
生デバイスを備えているスマートカードリーダに関する
ものである。

【００２１】本発明はまた、スマートカードリーダを備
え、前記スマートカードリーダが、前述した出力クロッ
ク信号発生デバイスを備えている携帯電話に関するもの
である。

【００２２】本発明は、図面に図示された実施形態の例
を挙げて参照し、より詳細に説明されているが、本発明
はこれに限定されるものではない。

【００２３】

【発明の実施の形態】図２は、本発明に係るクロック信
号発生デバイスの機能図である。この発生デバイス２０
１はスマートカードリーダ２０３に配置される。前記出
力クロック信号２０２は、スマートカード２０４がスマ
ートカードリーダとのダイアログ２０５を許容している
読み取り又は書き込み状態にあるとき、スマートカード
２０４に割り当てられる。

【００２４】発生デバイス２０１は、スマートカードリ
ーダ上の各種処理動作を担当するマイクロプロセッサ２
０７の内部クロックにより伝達された入力クロック信号
２０６を受信する。出力クロック信号２０２の周波数を
スマートカード２０４の処理特性に適応させるために、
周波数分割器２０８は入力端で入力クロック信号２０６
を受信し、周波数分割された第１クロック信号２０９を
伝達する。このようにして、入力クロック信号２０６の
周波数は制御信号２１０の値に基づいて１、２、４又は
８のファクターにより分割される。

【００２５】本発明は、機能性ユニット２１２が周波数
分割器２０８の出力端で縦属接続されているという点で
従来の技術とは区別される。従って、機能性ユニット２
１２は、入力としての第１クロック信号２０９を受信
し、出力において第２クロック信号と呼ばれる新しいク
ロック信号２１３を伝達する。可能な場合、クロック信
号２１３はクロック信号２０２を受信する回路によって
要求されるインピーダンス及びレベル特性に基づき、前
記出力クロック信号２０２を伝達する増幅ステージ２１
１につながる。

【００２６】機能性ユニット２１２の機能は、前記第２
クロック信号２１３の連続的な発生を保障し、その結果
として、前記第１クロック信号２０９が停止した場合も
出力クロック信号２０２の連続的な発生を保障すること
にある。このような目的のために、２つの実施形態が図
３及び図４と関連して説明される。

【００２７】図３は、図２に図示された機能性ユニット
２１２の第１実施形態に係るクロック信号２１３を発生
させるデバイスの機能図である。機能性ユニット２１２
は、増幅ステージ２１１による増幅前に前記第２クロッ
ク信号２１３を発生させる発振器３０１を含む。

【００２８】発振器３０１は、前記第１クロック信号２
０９の状態によって２つの異なるモード、即ち、強制モ
ード又は自由モードで機能することができることを特徴
としている。

【００２９】前記第１クロック信号２０９が実際に存在
するとき、即ち、信号２０９が時間により立ち上り及び
立ち下がりエッジの規則的な連続からなるとき、発振器
３０１は強制モードで機能する。このような目的のた
め、信号２０９のそれぞれの立ち上りエッジで出力パル
ス３０３を発振器３０１に伝達する立ち上りエッジ検出
器３０２が提供される。同様に、信号２０９のそれぞれ
の立ち下がりエッジで出力パルス３０５を発振器３０１
で伝達する立ち下がりエッジ検出器３０１が提供され
る。パルス３０３、３０５は、以下のように、発振器３
０１が強制モードでセットされることを可能とする。

【００３０】パルス３０３は、前記第２クロック信号２
１３に立ち上りエッジを発生させるように発振器３０１
に作用し、パルス３０５は、前記第２クロック信号２１
３に立ち下がりエッジを発生させるように発振器３０１
に作用する。

【００３１】パルス３０３、３０５は、発振器３０１の
サイクルスタートを再初期化させる。これは、発振器３
０１が信号２０９の立ち上り及び立ち下がりエッジの制
御の下にあるということになる。その理由は次の通りで
ある。

【００３２】前記第１クロック信号２０９の立ち上りエ
ッジが前記第２クロック信号２１３における立ち上りエ
ッジをトリガし、前記第１クロック信号２０９の立ち下
がりエッジが前記第２クロック信号２１３における立ち
下がりエッジをトリガする。

【００３３】結果的に、前記第１クロック信号２０９が
実際に存在するとき、発振器３０１により発生したクロ
ック信号２１３はクロック信号２０９と同じ周波数を持
つ。

【００３４】発振器３０１の固有周波数は、前記第１ク
ロック信号２０９が実際に存在するとき、クロック信号
２０９の立ち上り及び立ち下がりエッジだけがパルス３
０３、３０５の発生を通じて前記第２クロック信号２１
３の論理レベルを変化させることができるように前記第
１クロック信号２０９の周波数より低くなっている。言
い換えれば、発振器３０１の固有周波数は、信号２１３
の論理レベルの変化を招く信号２０９のエッジの作用に
追従して、信号２１３のレベルが、続いて来る信号２０
９のエッジの作用前に自由に変化する時間を持たないよ
うに信号２０９の周波数より低くなっている。

【００３５】前記第１クロック信号２０９がもはや存在
しないとき、即ち、信号２０９が時間経過によって同じ
値を持つ論理レベル（高又は低）からなるとき、発振器
３０１は自由モードで機能する。従って、発振器３０１
により発生したクロック信号２１３の周波数は、発振器
３０１の固有周波数となる。

【００３６】強制モードから自由モードへの転換は自動
的に起こる。信号２０９が停止する前に信号２０９によ
り伝達された最終エッジについて考察してみる。このエ
ッジは、信号２１３の論理レベルの変化を招く。クロッ
ク信号２０９においてこれ以上の立ち上り又は立ち下が
りエッジが存在しないため、発振器３０１は、もはや再
初期化されず、その結果クロック信号２１３の論理レベ
ルは発振器の固有周波数に対応する周波数に変化する。
従って、発振器は自由モードで機能する。

【００３７】図４は、図２に図示された機能性ユニット
２１２の第２実施形態に係るクロック信号２１３を発生
させるデバイスの機能図である。

【００３８】この機能性ユニット２１２は、図３と同じ
方法で配置された素子３０１、３０２、３０３からな
り、これにより発振器３０１によるクロック信号４０１
の発生が行われている。機能性ユニット２１２はまた、
２つの論理レベルを持つ制御信号４０３を発生させるた
め、前記第１クロック信号２０９において立ち上り又は
立ち下がりエッジの有無を検出するための検出器４０２
を有している。そのため、検出器４０２はその入力端で
受信するクロック信号２０９、４０１の同時分析を遂行
する。

【００３９】前述のように、前記第１クロック信号２０
９の立ち上りエッジは前記第２クロック信号４０１にお
ける立ち上りエッジをトリガし、前記第１クロック信号
２０９の立ち下がりエッジは前記第２クロック信号４０
１における立ち下がりエッジをトリガする。検出器３０
２、３０３を構成する回路における避けることのできな
い処理遅延のため、発振器３０１が強制動作状態にある
とき、前記第２クロック信号４０１は前記第１クロック
信号２０９に比べて遅い。従って、クロック信号２０９
の効率的な存在は、次の２つの状況によって反映され
る。最初の状況では、信号４０１のそれぞれの立ち上り
エッジにおいて信号２０９が論理高レベルにある。２番
目の状況では、信号４０１のそれぞれの立ち下がりエッ
ジで信号２０９が論理低レベルにある。検出器４０２
は、これらの２つの状況の検出を担当する。

【００４０】これら２つの状況のうちのひとつが検出器
４０２によって実際に検出される限り、信号４０１のそ
れぞれのエッジでは検出器４０２によって発生した前記
制御信号４０３の論理レベルが第１論理レベルとなる。
従って、制御信号４０３の第１論理レベルは、前記第１
クロック信号２０９において立ち上り又は立ち下がりエ
ッジの存在を示し、制御信号４０３のレベルは発振器が
強制モードにあるとき、前記第１論理レベルとなる。こ
れら２つの状況のうちのひとつがもはや検出器４０２に
より検出されないときは、信号４０１のそれぞれのエッ
ジでは検出器４０２によって発生した前記制御信号４０
３の論理レベルが第２論理レベルとなる。従って、制御
信号４０３の第２論理レベルは、前記第１クロック信号
において立ち上り又は立ち下がりエッジの不在を示し、
制御信号４０３のレベルは発振器が自由モードにあると
き、前記第２論理レベルとなる。

【００４１】機能性ユニット２１２はまた、入力として
クロック信号２０９とクロック信号４０１とを受信する
マルチプレクサ４０４を有する。マルチプレクサ４０４
はその出力端で前記クロック信号２１３を発生させる。
マルチプレクサ４０４は、前記制御信号が第１論理レベ
ルにある場合はクロック信号２０９を出力端にスイッチ
ングし、又は、前記制御信号が第２論理レベルにある場
合は前記クロック信号４０１を出力端にスイッチングす
るために、前記制御信号４０３により制御される。マル
チプレクサ４０４は、入力端と出力端との間のデジタル
信号の伝達時間が非常に短いか、さらにはほとんどゼロ
になるように選択される。発振器３０１が強制モードで
機能するとき、マルチプレクサにより伝達されたクロッ
ク信号２１３はクロック信号２０９と同相である。発振
器３０１が自由モードで機能するとき、マルチプレクサ
により伝達されたクロック信号２１３は発振器３０１に
より発生したクロック信号４０１に対応する。

【００４２】制御信号４０３がマルチプレクサのスイッ
チングをトリガするという事実に加え、有利には、この
制御信号４０３は、例えばマイクロプロセッサにより伝
達されたクロック信号２０９が停止したことをスマート
カードリーダ及びスマートカードに通知するのに役立
つ。従って、この制御信号の作用の下でスマートカード
リーダ又はスマートカードにおいて現在実行されている
処理を迅速かつ的確に終えるためのプロシージャがトリ
ガされることが可能である。

【００４３】図５は、本発明に係るクロック信号発生デ
バイスの実現についての図解を示している。この図解
は、図２及び図３に図示された機能性ユニット２１２の
一実施形態を示している。

【００４４】立ち上りエッジ検出器は、フリップフロッ
プ５０１、キャパシタ５０２、抵抗器５０３及びトリガ
５０４からなる。フリップフロップ５０１は、その入力
端ＣＰでクロック信号２０９を受信する。クロック信号
２０９のそれぞれの立ち上りエッジにおいて、その出力
端Ｑでフリップフロップ５０１により伝達された信号３
０３は論理高レベルに移る。次に、キャパシタ５０２は
抵抗器５０３を通じて充電され、その電圧をトリガ５０
４の入力端に印加する。キャパシタ５０２の端子におけ
る電圧は、トリガのトリガリング閾値に達するまで増加
する。前記閾値に達したとき、トリガ５０４の出力信号
はフリップフロップ５０１のゼロ点調整入力端ＣＬに接
続されているため、前記出力信号はフリップフロップ５
０１を初期化する論理高レベルに移る。その結果、信号
３０３は、再び論理低レベルに移る。このような方法に
より、クロック信号２０９のそれぞれの立ち上りエッジ
上で信号３０３によりパルスが発生する。

【００４５】立ち下がりエッジ検出器はフリップフロッ
プ５０４、キャパシタ５０６、抵抗器５０７、トリガ５
０８及びインバータ５０９からなる。素子５０５から５
０８は、フリップフロップがその入力端ＣＰでインバー
タ５０９により反転された信号２０９を受信するという
点を除いて、素子５０１から５０４と同じ役割を遂行す
る。このような方法により、クロック信号２０９のそれ
ぞれの立ち下がりエッジ上において信号３０５によりパ
ルスが発生する。

【００４６】発振器３０１は、信号３０３、３０５によ
り制御されるスイッチ５１０、５１１と、キャパシタ５
１２と、電流源５１３、５１４と、反転トリガ５１５
と、前記反転トリガ５１５の出力信号により制御される
スイッチ５１６と、インバータ５１７とから構成され
る。

【００４７】発振器３０１が自由モードで機能すると
き、スイッチ５１０、５１１が開いた状態を維持するよ
うに、パルス３０３、３０５は発生しない。キャパシタ
５１２は最初に放電されているため、反転トリガ５１５
の出力信号は、スイッチ５１６を閉じる高レベルにあ
る。次にキャパシタ５１２は、電流源５１３を通じて値
Ｉの電流で充電される。これは電流源５１３により伝達
された値２Ｉの電流が、電流源５１４を通過する値Ｉの
電流と、キャパシタ５１２を通過する値Ｉの電流に分割
されるためである。キャパシタ５１２の端子における電
圧が、反転トリガ５１５の立ち上りエッジトリガリング
閾値に達したとき、反転トリガ５１５の出力は論理低レ
ベルに移る。次に、スイッチ５１６は開いた位置に戻
り、これにより、値Ｉの電流を持つ電流源によりキャパ
シタ５１２が充電される。キャパシタ５１２の端子にお
ける電圧が、反転トリガ５１５の立ち下がりエッジトリ
ガリング閾値に達したとき、反転トリガ５１５の出力は
再び論理高レベルに移り、これにより、スイッチ５１６
が閉じられる。再び、キャパシタ５１２は新しい発信サ
イクルを開始するために電流源５１３を通じて値Ｉの電
流で充電される。

【００４８】インバータ５１７は、反転トリガ５１５に
より発生した信号を反転させて、低インピーダンス出力
でクロック信号５１８を伝達する。クロック信号５１８
は、図３に図示されたデバイスにより発生したクロック
信号２１３に対応する。

【００４９】クロック信号５１８の固有周波数は、電流
源５１３、５１４により発生した電流の値、キャパシタ
５１２の値、及び、反転トリガ５１５のトリガリング閾
値により決められる。

【００５０】発振器３０１は、スイッチ５１０、５１１
からの指示に対してパルス３０３、３０５を受信すると
き、強制モードで機能する。パルス３０３は短期の持続
期間でスイッチ５１０が閉じられるようにすることによ
って、キャパシタ５１２を充電する。類似の方法で、パ
ルス５０３は短期の持続期間でスイッチ５１１が閉じら
れるようにすることによって、キャパシタ５１２を放電
する。そうして、強制モードでキャパシタ５１２の充電
サイクルは、それぞれのパルス３０３又は３０５、即
ち、クロック信号２０９のそれぞれのエッジで再初期化
される。それぞれの再初期化間で、キャパシタ５１２
は、反転トリガ５１５により伝達された信号のレベルに
基づいて、電流源５１３又は電流源５１４により発生し
た電流によって充電される。

【００５１】検出器４０２は、インバータ５１９、５２
０、Ｄフリップフロップ５２１、５２２、ＲＳフリップ
フロップ５２５、及び、論理ＮＡＮＤゲート５２３を含
む。検出器４０２は、論理ゲート５２３の出力として制
御信号４０３を伝達するため、入力としての入力クロッ
ク信号２０９を、及び、インバータ５１７により発生し
たクロック信号５１８を受信する。

【００５２】マルチプレクサ４０４は、その２つの入力
においてクロック信号２０９とクロック信号５１８とを
受信する。立ち上り又は立ち下がりエッジがクロック信
号２０９に実際に存在する限り、論理ゲート５２３によ
って伝達された信号は低レベルである。クロック信号が
停止するや否や論理ゲート５２３によって伝達された信
号は高ステージに移り、これはまた制御信号４０３が高
ステージに移る原因となる。２つの入力中、１つをマル
チプレクサ４０４の出力端にスイッチングすることは、
制御信号４０３により提供される。制御信号４０３が論
理低レベルを有するときは、出力信号５２４はクロック
信号５１８に対応し、一方、制御信号が論理高レベルを
有するときは、出力信号５２４はクロック信号２０９に
対応する。出力信号５２４は、図４において信号２１３
に対応する。

【００５３】信号４０３は、有利には、特別なプロシー
ジャ、例えば現在の処理動作を終わらせるプロシージ
ャ、又は、待機状態を取るプロシージャを初期化するた
め、スマートカードリーダに信号２０９が停止したこと
を通知するために送信されることが可能である。このプ
ロシージャによると、かつての信号２０９がもう一度存
在するようになり、マルチプレクサがその出力端で信号
２０９を伝達するようにフリップフロップ５２５を初期
化するために、スマートカードリーダによってリセット
信号５２６が発せられる。

【００５４】改善された実施形態においては、発振器３
０１の固有周波数をクロック信号２０９の周波数にスレ
ーブさせるためのスレーブ手段が提供される。このよう
な目的のため、位相同期ループ形態の従来の技術による
周知の手段が使用され得る。従って、発振器３０１の固
有周波数は、数パーセント程度だけ信号２０９の周波数
より低くスレーブしている。

【００５５】図６は、図５に図示されたデバイスによる
時間経過によって発生した信号２０９−５１８−５２４
−４０３−６０１の振幅Ａの変化を示している。

【００５６】期間ｔ０及びｔ２の間において、クロック
信号２０９は有効に存在する。そうすると、発振器３０
１は強制動作状態で機能し、クロック信号５１８を伝達
する。信号５１８は信号２０９と同じ周波数を持ち、信
号２０９に関して（ｔ１−ｔ０）分だけ遅れる。期間ｔ
２から、例えば信号２０９を発生させるマイクロプロセ
ッサへの供給電圧の低下に続いて信号２０９が停止す
る。期間ｔ３において、信号２０９により発生した最終
エッジにより信号５１８でのレベル変化がもたらされ
る。発振器３０１は、信号２０９のエッジ上ではもはや
再初期化されず、キャパシタ５１２は、時刻ｔ４におい
て低状態への信号５１８のレベル変化をもたらすときま
で、即ち、発振器３０１の半周期に対応する期間（ｔ４
−ｔ３）の間、充電される。期間ｔ３から、発振器は自
由モードで機能する。

【００５７】前述したように、検出器４０２及びマルチ
プレクサ４０４を使用することによって、発振器が強制
モードで機能しているときは、信号２０９と信号５１８
との間の時間変位を減少させることができる。発振器３
０１が強制モードで機能しているときは、制御信号４０
３は低レベルにあって、その結果、マルチプレクサは信
号２０９に関してほとんどゼロの時間変位を有する信号
５２４を伝達する。期間ｔ４での信号５１８の立ち下が
りエッジにおいて、信号２０９が実際に存在する場合と
同じように、信号２０９は低レベルでなく、これにより
制御信号４０３は高レベルに移る。その後、マルチプレ
クサは、自由モードで機能している発振器３０１によっ
て発せられた信号を伝達する。

【００５８】発振器３０１の固有周波数が信号２０９の
周波数にスレーブするとき、信号６０１は信号５２４に
対応する。

【００５９】本発明に係るデバイスは、スマートカード
に伝送されるクロック信号を発生させるためのスマート
カードリーダでの使用という形態において記述された。
しかし、本発明に係るデバイスはまた、時間経過に伴う
干渉無しに、クロック信号を発生させるためのいかなる
デバイスにも使用され実現され得る。

【００６０】特に、本デバイスは、スマートカードリー
ダを備えている移動電話又は個人用の補助装備のような
携帯用デバイスにおいて実現され得る。

【図面の簡単な説明】

【図１】従来の技術より知られているクロック信号発生
デバイスの機能図である。

【図２】本発明に係るクロック信号発生デバイスの機能
図である。

【図３】本発明の第１の実施形態に係るクロック信号発
生デバイスの機能図である。

【図４】本発明の第２の実施形態に係るクロック信号発
生デバイスの機能図である。

【図５】本発明に係るクロック信号発生デバイスを実現
するダイアグラムである。

【図６】本発明に係るクロック信号発生デバイスにより
時間経過によって発生した多様な信号における変化を示
す図である。

【符号の説明】

１０１ 発生デバイス １０２ 出力クロック信号 １０３ スマートカードリーダ １０４ スマートカード １０５ ダイアログ １０６ 入力クロック信号 １０７ マイクロプロセッサ １０８ 周波数分割器 １０９ クロック信号 １１０ 周波数は制御信号 １１１ ステージ ２０１ 発生デバイス ２０２ 出力クロック信号 ２０３ スマートカードリーダ ２０４ スマートカード ２０５ ダイアログ ２０６ 入力クロック信号 ２０７ マイクロプロセッサ ２０８ 周波数分割器 ２０９ 第１クロック信号 ２１０ 制御信号 ２１１ 増幅ステージ ２１２ 機能性ユニット ２１３ 新しいクロック信号 ３０１ 発振器 ３０２ 立ち上りエッジ検出器 ３０３，３０５ 出力パルス ３０４ 立ち下がりエッジ検出器 ４０１ クロック信号 ４０２ 検出器 ４０３ 制御信号 ４０４ マルチプレクサ ５０１ フリップフロップ ５０２ キャパシタ ５０３ 抵抗器 ５０４ トリガ ５０５ フリップフロップ ５０６ キャパシタ ５０７ 抵抗器 ５０８ トリガ ５０９ インバータ ５１０，５１１ スイッチ ５１２ キャパシタ ５１３，５１４ 電流源 ５１５ 反転トリガ ５１６ スイッチ ５１７ インバータ ５１８，５２４ 信号 ５１９，５２０ インバータ ５２１，５２２ Ｄフリップフロップ ５２３ 論理ＮＡＮＤゲート ５２４ 出力信号 ５２５ ＲＳフリップフロップ ５２６ リセット信号 ６０１ 信号 Ａ 振幅 Ｉ 値 ｔ０，ｔ１，ｔ２，ｔ４ 時刻

───────────────────────────────────────────────────── フロントページの続き (72)発明者 エメリック、ウガン フランス国ラ、フレスナイエ、オ、ソバジ ュ、ル、グラン、ジャルダン Ｆターム(参考） 5B079 BB04 DD02 DD17 DD20 5J039 AB05 KK09 KK10 KK14 KK21 MM12 NN06 5J106 AA03 CC52 DD05 DD10 DD11 DD26 DD48 GG14 KK34

Claims (5)

【特許請求の範囲】
1. 【請求項１】デジタル処理回路のタイミング制御を行う
   ための出力クロック信号を発生させ、第１クロック信号
   を受信するデバイスであって、前記出力クロック信号を
   構成する第２クロック信号を発生させる発振器を備え、
   前記発振器は前記第１クロック信号の立ち上り及び立ち
   下がりエッジの制御の下では強制モードで機能し、前記
   発振器は前記第１クロック信号における立ち上り又は立
   ち下がりエッジの不在時には自由モードで機能し、前記
   発振器の固有周波数は前記第１クロック信号の周波数よ
   り低いことを特徴とするクロック信号発生デバイス。
2. 【請求項２】デジタル処理回路のタイミング制御を行う
   ための出力クロック信号を発生させ、第１クロック信号
   を受信するデバイスであって、 第２クロック信号を発生し、前記第１クロック信号の立
   ち上り及び立ち下がりエッジの制御の下では強制モード
   で機能し、前記第１クロック信号における立ち上り又は
   立ち下がりエッジの不在時には自由モードで機能し、前
   記第１クロック信号の周波数より低い固有周波数を有す
   る発振器と、 ２つの論理レベル、即ち、前記第１クロック信号におけ
   る立ち上り又は立ち下がりエッジの存在を表す第１論理
   レベルと、前記第１クロック信号における立ち上り又は
   立ち下がりエッジの不在を表す第２論理レベルを有する
   制御信号を発生させるために、前記第１クロック信号に
   おける立ち上り又は立ち下がりエッジの有無を検出する
   検出手段と、 入力としての前記第１クロック信号及び前記第２クロッ
   ク信号を受信し、出力端において前記出力クロック信号
   を発生し、前記制御信号が第１論理レベルにあるときは
   前記第１クロック信号を出力端にスイッチングし、前記
   制御信号が第２論理レベルにあるときは前記第２クロッ
   ク信号を出力端にスイッチングするように前記制御信号
   により制御されるマルチプレクサと、を備えていること
   を特徴とする出力クロック信号発生デバイス。
3. 【請求項３】前記発振器の固有周波数を数パーセント程
   度だけ前記第１クロック信号の周波数より低い周波数に
   スレーブさせるためのスレーブ手段を備えていることを
   特徴とする請求項１又は２に記載のクロック信号発生デ
   バイス。
4. 【請求項４】請求項１に記載の出力クロック信号発生デ
   バイスを備えていることを特徴とするスマートカードリ
   ーダ。
5. 【請求項５】スマートカードリーダを備え、前記スマー
   トカードリーダは請求項１に記載の出力クロック信号発
   生デバイスを備えていることを特徴とする携帯電話。