JP2003195808A - 有機ｅｌ素子を用いた表示装置及びその駆動方法と携帯情報端末 - Google Patents

Abstract

(57)【要約】 【課題】 ＥＬ素子などを用いた表示装置において、長
時間駆動を行うと輝度の低下及びＥＬ素子の端子間電圧
の上昇が起きる。 【解決手段】 ＥＬ素子２６６に逆バイアス電圧を印加
するために、ＥＬ素子２６６と電流値を制御する駆動ト
ランジスタ２６７ａの間にスイッチングトランジスタ２
６７ｄを設け、逆バイアス印加期間では非導通状態とす
る。更に逆バイアスをＥＬ素子２６６に印加する逆バイ
アス信号線２６９に逆バイアス電源３３２の他に別の電
圧値を印加できるようにし、逆バイアス印加の選択はス
イッチング素子３３１を用いて行い、逆バイアス信号線
２６９電圧により逆バイアスを印加するかどうかを決め
るようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、有機電界発光素子
など、電流量により階調表示を行う表示装置に関する。

【０００２】

【従来の技術】有機発光素子は、自発光素子であるた
め、液晶表示装置で必要とされるバックライトが不要で
あり、視野角が広いなどの利点から、次世代表示装置と
して期待されている。

【０００３】

【発明が解決しようとする課題】有機発光素子のよう
に、素子の発光強度と素子に印加される電界が比例関係
とならず、素子の発光強度と素子を流れる電流密度が比
例関係にあるため、素子の膜厚のばらつき及び入力信号
値のばらつきに対し、発光強度のばらつきは電流制御に
より階調表示を行う方が小さくすることができる。

【０００４】携帯情報端末などに用いる場合、電源の容
量が限られるため低電力駆動が求められる。一般に、キ
ー入力操作、通話などの期間に比べて外部入力がない期
間（待ち受け期間）の方が長いことから、待ち受け期間
での低電力化の方法を考案することが、駆動時間を延ば
すために有効であるといえる。

【０００５】そのための方法として、液晶表示装置では
画面の一部分のみを表示させる部分表示モードと言われ
るモードがあり、図５に示すように表示部５２のうちの
一部の行が常に非点灯状態（非表示領域５５ｂ）とな
り、待ち受け時に最低必要な情報のみを表示領域５５
ａ、５５ｃのように表示状態とする方法がある。

【０００６】また、折畳式の端末においても、閉じた状
態においてメールの受信などがわかるような小さな表示
部を設けてある場合がある。そこで図２２のように小さ
な表示部の代わりに穴６１を設け、表示部６０の表示を
穴６１を通して見る方法もある。この場合、表示部６０
は領域６０ｂのみの部分表示を行えばよい。この様に、
携帯情報端末における部分表示は限られた電源を有効に
使うための必須条件である。

【０００７】有機発光素子を用いた表示装置においても
同様に、非表示部を設けることにより低電力化を図るこ
とを考え、有機発光素子の特性を生かし、非表示状態で
は消費電力がほとんど０という利点を用いたシステム構
成にすることを考案する。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明のアクティブマトリクス型表示装置は、待ち受
け時に表示部、非表示部とも電源電圧もしくは画素に流
れる電流を小さくしたことを特徴とする。

【０００９】有機発光素子を用いた表示装置において、
キャリアの有機層内への注入による有機分子の酸化還元
の化学反応ならびに空間電荷形成による輝度劣化及び駆
動電圧上昇を防ぐために、有機発光素子に逆バイアスを
印加して寿命及び駆動電圧の上昇を抑える構成とした。

【００１０】また、透過型液晶表示装置において携帯情
報端末を作成したときに、キー操作などを一定期間行わ
ないとバックライトを消して低電力化する方法がある
が、有機発光素子を用いた表示装置においても同様に、
一定期間後には輝度を低下させ、低電力化させるように
した。

【００１１】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明を行う。

【００１２】（実施の形態１）図２は本発明の第１の実
施の形態における表示装置のブロック図である。表示領
域記憶手段１２を設け、表示部１６の表示領域の大きさ
及び位置を変更できるようにし、パーシャル切り替え部
１３により、全画面表示モードか部分表示モードかを選
択できるようにした。

【００１３】表示領域記憶手段１２はコントローラ１１
により指定された表示領域の大きさ及び開始行を記憶す
る。パーシャル切り替え部１３の出力は表示行の数によ
り水平走査期間を変化させるようにソースドライバ１５
及びゲートドライバ１７に入力され、表示領域の情報が
送信される。また、ゲートドライバ１７では非表示行と
表示行で異なる出力となる。表示部１６は例えば図４１
に示すように、画素がマトリクス状に配置され、画素ご
との構成は例えば図３、７、８、１０、１３に示すよう
な画素構成のうちの１つが形成されている。

【００１４】非表示行において各画素のトランジスタの
うち、ＥＬ素子に接続されているトランジスタを常に非
導通状態とすることで、ＥＬ素子に電流が流れず非発光
状態とすることができる。以下に５つの画素構成を例に
して動作説明を行う。

【００１５】図３は１フレームの１水平走査期間でゲー
ト信号線１（２２）に導通状態を示す信号を印加し、駆
動トランジスタ２７ａにソース信号線２１を流れる電流
と同じ電流を流すようにプログラムする。残りの期間で
ゲート信号線１（２２）を非導通状態とし、ゲート信号
線２（２３）を導通状態として、駆動トランジスタ２７
ａに流れた電流をＥＬ素子２６に流す。このように、ソ
ース信号線に流れる電流値を変化させることで階調制御
を行う。

【００１６】図４に示すように画面の一部のみを表示さ
せる部分表示時において、上記の走査で非表示部に黒を
表す電流を流してもよいが、簡単に非表示部を形成する
には非表示領域において１フレームの全ての期間にゲー
ト信号線２（２３）を非導通状態として、ＥＬ素子２６
に電流を流さないようにすればよい。ゲート信号線１
（２２）も同様に非導通状態とする。これにより、ゲー
ト信号線１及び２には常に非導通信号が流れるため、ゲ
ート信号線に存在する浮遊容量の充放電による電力がな
くなる。

【００１７】また、非表示部に黒を書きこむとした場
合、黒書き込みにおいてソース信号線２１に流れる電流
が少なく駆動トランジスタ２７ａの見かけの抵抗が大き
くなることから、ソース信号線２１の寄生する容量と積
による波形なまりの影響のために十分に黒を示す電流が
書きこめないという問題を回避することができ、黒表示
時の輝度が低い表示が可能となる。

【００１８】液晶表示装置において発生するトランジス
タのオフリーク電流による輝度変化においても、ＥＬ素
子２６にはトランジスタ２７ｄに流れる電流が多くても
数ｎＡ程度であり、ＥＬ素子２６が発光する電流値より
も小さいため、オフリーク電流に対して輝度変化しない
という利点がある。

【００１９】このような表示を行うために本発明のゲー
トドライバ１７は、部分表示時において図５に示すよう
な出力ができるようにしたことが特徴である。この図５
ではｉ＋１行目からｊ行目までが非表示行であり、この
期間はゲート信号線１、２とも非導通信号を流し、その
他の表示行においては順次走査している。

【００２０】なお、この例ではｉ行目の次の表示行であ
るｊ＋１行目を選択する間は全行が選択されていないよ
うになっているが、水平走査期間を変化させ、ｉ行目の
次にすぐｊ＋１行目を選択するようにしてもよい。

【００２１】このようなゲート信号線を発生する一例の
回路を図６に示す。図６（ａ）はトランスファーゲート
を用いたラッチ部２２７であり、図６（ｂ）に各ゲート
信号線を出力するためのブロック図を示す。

【００２２】クロックの周期は１水平走査期間の長さと
同じであり、クロックＡ２２１ａとクロックＢ２２１ｂ
は互いに反転した出力となる。イネーブル信号２２２は
ハイアクティブであり、非表示行にハイレベル、表示行
にローレベルが入力される。

【００２３】選択部２２８はゲート信号線出力をラッチ
部の出力か、イネーブル信号に基づく出力をするか選択
し、表示行ではラッチ部の出力を、非表示行ではイネー
ブル信号に基づく出力を選択する。なお、イネーブル信
号に基づく出力はゲート信号線１及びゲート信号線２が
非導通となるレベルを出力する。図６（ｂ）の構成は１
画素に存在するゲート信号線の数だけあれば、図５の波
形を実現することが可能となる。図５の波形では、イネ
ーブル信号２２２が選択部２２８にのみ入力され、ラッ
チ部２２７のイネーブル信号は必要ない。一方、ｉ行目
の次の水平走査期間でｊ＋１行目を走査する場合には、
ラッチ部２２７のイネーブル信号２２２を用いて、非表
示部のラッチ部２２７をラッチなしでデータを受け渡す
ようにすればよい。

【００２４】なお、図６に示した回路は一例であり、こ
のような波形を出力できる回路であれば本発明を実施す
ることができる。

【００２５】図７は駆動トランジスタ４７ａからＥＬ素
子４６への電流の接続を制御するスイッチングトランジ
スタ４７ｄと並列にスイッチングトランジスタ４７ｅを
配置し、スイッチングトランジスタ４７ｅを介してＥＬ
素子４６に逆バイアス電源線４８から供給される電圧を
印加できるようにした画素構成を示す。

【００２６】スイッチングトランジスタ４７ｄがｐ型ト
ランジスタである場合、スイッチングトランジスタ４７
ｅをｎ型トランジスタとすることでゲート信号線２（４
３）がローレベルのときには駆動トランジスタ４７ａを
流れる電流をＥＬ素子４６に流し、ハイレベルの時には
逆バイアス電圧を印加できる。

【００２７】図５と同様な波形をゲート信号線に印加し
た場合、非表示行ではスイッチングトランジスタ４７ｄ
が非導通、スイッチングトランジスタ４７ｅが導通状態
となるため、逆バイアス電源線４８にＥＬ素子４６のカ
ソード電位よりも低い電圧を印加することで逆方向電圧
を印加することができ、寿命を長くすることができる。
なお、逆方向電圧を印加することで寿命が伸びることは
文献（ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒ
ｓ， Ｖｏｌ．６９， Ｎｏ．１５， Ｐ．２１６０〜
２１６２， １９９６）などで知られている。

【００２８】従って、図７の構成を用いることは図３の
構成の場合における電力低下、非表示部の輝度減少に加
え、寿命を長くすることができるという利点がある。

【００２９】図８は図３と同様にソース信号線８１に流
れる電流によって蓄積容量８４の電荷を制御し、駆動ト
ランジスタ８７ａ及び８７ｃに流れる電流を制御するこ
とで、ＥＬ素子８６の輝度を変化させ、階調表示を行う
回路である。

【００３０】表示行においては各ゲート信号線１（８
２）、２（８３）、３（８８）は図９（ａ）のようにな
り、１水平走査期間でゲート信号線１及び２に導通状態
を示す信号を出し、ソース信号線８１から電流を蓄積容
量８４へ流す（選択期間）。次に、非導通状態として、
蓄積容量８４に蓄えた電荷を保持し、ゲート信号線３
（８８）に導通状態を示す信号を出し、トランジスタ８
７ｅを介してＥＬ素子８６に電流を流す。

【００３１】一方で、非表示行においては、３本のゲー
ト信号線に図９（ｂ）に示すように非導通状態を示す信
号を出力し、ＥＬ素子８６に流れる電流をほぼなくし、
非表示状態とする。

【００３２】この方法においても、非表示部を表示部と
同様にゲート信号線に出力しソース信号線に黒表示電流
を流す場合、駆動トランジスタ８７ａの見かけの抵抗が
大きく、この抵抗とソース信号線の浮遊容量との積によ
る波形のなまりが白信号よりも大きくなるため、１水平
走査期間内に所定の電流値に変化せず蓄積容量８４に誤
った値の電荷が蓄積されることで、輝度が上昇するとい
う問題がある。

【００３３】これに対し、本発明によるゲート信号線３
（８８）及びトランジスタ８７ｅを付加し、非表示時に
はトランジスタ８７ｅを非導通状態とすることが、上記
問題点を解消し、黒がしまった表示を可能とする。ま
た、図７と同様に逆バイアス電源をＥＬ素子８６のアノ
ード電極に接続できるようにすることで、非表示行では
常に逆バイアスを印加でき、寿命を長くすることが出来
る効果も得られる。

【００３４】図１０はソース信号線１２１の電圧を蓄積
容量１２４に蓄え、蓄えられた電荷量により駆動トラン
ジスタ１２７ａに流れる電流が変化し、ＥＬ素子１２６
の輝度を変化させることで階調表示を行う場合の画素構
成を示したものである。本発明ではスイッチングトラン
ジスタ１２７ｃを設けたことが特徴である。

【００３５】従来の構成で非表示行を形成するにはフレ
ームごと、少なくとも１０フレームごとに黒を表示する
信号電圧を蓄積容量１２４に記憶させる必要があった。
これは例えば一度、蓄積容量１２４に黒を示す電圧を蓄
積させ、トランジスタ１２７ｂを非導通状態としたとし
ても、トランジスタ１２７ｂには非導通時にもリーク電
流（オフリーク電流）が流れるため、蓄積容量１２４に
かかる電圧（＝駆動トランジスタ１２７ａのゲート電
圧）がソース信号線１２１の電圧と等しくなるように変
化してしまうためである。従って、ソース信号線１２１
に白を示す電圧が印加された場合、トランジスタ１２７
ｂのリーク電流により徐々に駆動トランジスタ１２７ａ
のゲート電位が白を示す電圧値に変化し、ＥＬ素子１２
６に白と同一階調の電流が流れることで、非表示部の輝
度が表示部の映像信号に合わせて変化してしまう問題が
発生する。

【００３６】本発明においてはゲート信号線２（１２
３）及びスイッチングトランジスタ１２７ｃを駆動トラ
ンジスタ１２７ａとＥＬ素子１２６の電流経路上に挿入
し、非表示行において、スイッチングトランジスタ１２
７ｃを非導通状態とすることでトランジスタ１２７ｂの
オフリーク電流による駆動トランジスタ１２７ａの電流
値の変化の影響を受けずに黒表示が可能となる効果があ
る。図１１に表示領域行及び非表示領域の行でのゲート
信号線波形を示す。

【００３７】また、仮にスイッチングトランジスタ１２
７ｃにオフリーク電流が発生しても、その値は数ｎＡ程
度であるため黒表示可能となる。この様に、スイッチン
グトランジスタ１２７ｃを付加することでオフリーク電
流による表示品位の低下を防ぐことが可能となる。

【００３８】また、この画素構成においても図１２に示
すように、スイッチングトランジスタ１２７ｃが非導通
時にＥＬ素子１２６に逆方向電圧が印加できるようにス
イッチングトランジスタ２３７と逆バイアス電源線２３
８を配置して、ＥＬ素子１２６に逆方向電圧を印加する
ことで寿命を延ばすことが可能である。なお、本構成で
は簡単にスイッチングトランジスタ２３７と１２７ｃを
それぞれｎ型とｐ型で構成したが、逆でもよく、また両
方ともｎ型もしくはｐ型として、一方のスイッチングト
ランジスタのゲート入力に他方の反転信号を入れてもよ
い。

【００３９】図１３は駆動トランジスタ１０７ａの導通
閾値電圧が画素間でばらついたとしても、同一のドレイ
ン電流が流れるように容量１０８を設けて補正できるよ
うにした構成である。表示行については図１４（ａ）に
示す。蓄積容量１０４に蓄えられた電荷に応じてＥＬ素
子１０６に電流が流れる。

【００４０】非表示行では図１４（ｂ）に示すように、
ゲート信号線３（１０９）によりトランジスタ１０７ｄ
を非導通状態としてＥＬ素子１０６に電流を流さないよ
うにすることで非表示部で黒表示させることができる。

【００４１】また、この画素構成においてもトランジス
タ１０７ｄと排他的に動作するトランジスタをＥＬ素子
１０６と逆バイアス電源との間に設けることで非表示行
のＥＬ素子１０６に逆方向電圧を印加することができ、
寿命を延ばすことが可能となる。

【００４２】（実施の形態２）図１５は部分表示時にお
ける低電力化を実現する回路構成を示したものである。

【００４３】ソースドライバ１４６及びゲートドライバ
１４７に全画面表示を行わせるか、表示領域記憶手段１
４３で記憶された行を表示させるかを選択するパーシャ
ル切り替え部１４４の出力をＥＬ電源部１４５に出力
し、全画面表示時と部分表示時でＥＬ電源の電圧値を変
化させるようにした。このＥＬ電源部１４５は各画素に
接続されたＥＬ電源線に接続され、ＥＬ素子に印加され
る電圧は駆動トランジスタを介してこのＥＬ電源部１４
５より供給される。駆動トランジスタでの電圧降下を除
くと、図１６（ｂ）に示すようにＥＬ素子１５２に電圧
が印加され、ＥＬ電源部１４５の出力を変化させること
により電源電圧Ｖｄｄ１５１が変化する。

【００４４】図１６（ａ）は典型的なＥＬ素子の電流−
輝度（１５３（ａ））、電流−電圧（１５４）特性であ
る。必要な輝度が最大Ｌｗまでいるとすると、そのとき
にＥＬ素子１５２に流れる電流は１５３（ａ）の直線か
らＩｗとなり、そのときにＥＬ素子１５２にかかる電圧
はＶｗとなる。従って、電源電圧Ｖｄｄに必要な電圧は
少なくともＶｗ、ＥＬ素子のばらつきなどのマージンを
見ればＶｄｄ１程度である。

【００４５】ここで電源電圧ＶｄｄをＶｄｄ２に下げた
とすると、ＥＬ素子にかかる電圧がＶｄｄ２以上となる
輝度は発生せず、１５３（ｂ）の一点鎖線に示すように
ある輝度以上は電流値を上げても上昇しない。つまり、
白付近の階調はほとんど同じ輝度となる。

【００４６】部分表示時においては必要最低限の情報の
みを表示することが多いため、表示階調数は２から８階
調であり、最大表示可能階調数６４階調に比べて少ない
ため１階調あたりの輝度変化が大きく、Ｖｄｄ２を調整
することで１５３（ｂ）の一点鎖線のような電流−輝度
特性となっても表示に影響がなくなる。また、部分表示
時に必要な階調のとり方を調整することで、表示に影響
しないＶｄｄ２の範囲を大きくすることが可能である。
このように、電源電圧の低下により低電力駆動を実現す
ることができる。

【００４７】（実施の形態３）部分表示時において全画
面表示時よりも表示階調数が少ない場合、階調間の輝度
変化量は大きくなる。これは図１６（ａ）において電源
電圧ＶｄｄをＶｄｄ２とした場合でも、一定輝度となる
電流値をとる階調数が少なくなる。例えば、表示階調数
が４分の１になれば、４分の１の階調のみが同一輝度と
なる。それゆえ、色数が少なくなるにつれ低くとっても
１５３（ｂ）の一点鎖線の特性による表示劣化が少なく
なるため、電源電圧を低くすることができる。

【００４８】一般に、表示装置の各電源はある基準とな
る電圧値の数倍昇圧もしくは降下により生成している。
ＥＬ電源値の値は、基準となる電圧値の整数倍であれ
ば、表示装置全体の電力を有効に使うことができる。そ
こで、電源電圧Ｖｄｄ１５１の電圧値は基準電源の整数
倍のうちの１つとし、部分表示時では全画面表示に比べ
て倍率が小さい電圧を使うようにすれば、電源電圧を生
成するために余分に必要となる電力が小さくなり、かつ
ＥＬ素子１５２で消費される電力も小さくすることがで
きる。

【００４９】（実施の形態４）図１７は本発明の第４の
実施の形態を示すブロック図と１画素回路を示したもの
である。

【００５０】ソース信号線２０１には入力データに応じ
てデジタルアナログ変換機（Ｄ／Ａコンバーター）２０
９及び出力バッファ２０３を通してデータに応じた電圧
値が印加される。この時、ソース信号線に印加される最
大電圧値は電圧生成部２０４で出力されたＶｒｅｆによ
り決められる。ＥＬ電源線２０８には電圧生成部２０４
で出力されたＶｄｄが印加される。

【００５１】部分表示時においては、必要最低限の情報
がなるべく少ない電力で表示される必要があるため、白
表示時の輝度は全画面表示時に比べ低くてもよい。

【００５２】輝度を下げる際、ＥＬ電源線２０８の電圧
が等しいならば、ソース信号線電圧は高くする必要があ
る。一方で、ＥＬ電源線２０８とＶｒｅｆを同じ電圧値
だけ低下させても同一輝度を得ることは可能である。輝
度が低下すればＥＬ素子２０６にかかる電圧も小さくな
り、表示可能である。全電源の電圧を低下させるには電
圧生成部に入力される基準電圧Ｖ１を低下させればよ
い。基準電圧の制御信号入力として、パーシャル切り替
え部２００ａ、データ形式検出手段２００ｂの出力を用
いれば、表示領域の大きさ及び色数などで、電源電圧を
変化させることができ、部分表示で色数が少ない場合に
最も基準電圧Ｖ１を低くするようにできる。これによ
り、画質優先、電力優先を切り替えて表示できる表示装
置を実現できる。

【００５３】なお、データ形式検出手段２００ｂでは入
力データに対し、制御ビットもしくはパケットを検出
し、例えば図１８のようにデータが送られてきたとする
と、色数の情報が入った１８３の内容を判定することで
色数を識別することが可能である。

【００５４】（実施の形態５）図１９は本発明の第５の
実施の形態におけるブロック図を表したものである。複
数の発振器１６１とその複数の発振器１６１のうちの１
出力を選択する切り替え回路１６２及び分周回路１６３
を持つことが本発明の特徴である。

【００５５】切り替え回路１６２及び分周回路１６３は
パーシャル切り替え部１６７により出力を制御され、全
画面表示時と部分表示時において発振周波数を変化させ
ることができ、フレーム周波数や水平走査期間を可変さ
せることができる。

【００５６】ここでのフレーム周波数を下げるというこ
とは各信号線の充放電電力を低下させることができると
いうことを示す。また、フレーム周波数を同一とし、表
示行数が変化に応じて水平走査期間を長くすることがで
きる。これは特にソース信号線の電流値に応じてＥＬ素
子の階調表示を行う場合において、例えば図３の画素構
成を持つ表示装置において駆動トランジスタ２７ａの見
かけの抵抗が大きくソース信号線２１の容量との積によ
る時定数も大きくなり水平走査期間内に立ち上がりにく
いことに対し、本発明により発振周波数を変化させるこ
とで水平走査期間を長くすることは、所定の輝度を表示
させやすくすることに対し有効となる。図８の画素構成
においても、駆動トランジスタ８７ａの見かけの抵抗値
が高いため、同様に本発明の効果を得ることができる。

【００５７】一般に、全画面表示時に比べて部分表示時
では表示色数が少なくなる。この場合、階調表示方式と
して、フレームレートコントロール法（ＦＲＣ）を用い
た場合において、全画面表示と部分表示時ではフリッカ
のない表示が可能な最低フレーム周波数が異なり、部分
表示時には１５Ｈｚ、４０９６色全画面表示においては
８０Ｈｚである（全画面表示時での表示色が増加すれば
当然フレーム周波数も高くなる）。本発明において発振
器１（１６１ａ）を全画面表示時の発振器とし、発振器
２（１６１ｂ）を部分表示時の発振器とし、最適発振周
波数とすることで、部分表示時のフレーム周波数を低下
させることができる。

【００５８】（実施の形態６）ソース信号線の電流値に
より階調制御を行う場合、例えば図３のような画素構成
が考えられる。ゲート信号線１の操作によりある１水平
走査期間にソース信号線に流れる電流と同一電流が駆動
トランジスタ２７ａに流れるように、接点２８Ａの電位
を変化させる。この時、接点２８Ａの電位を変化させる
ための電荷は駆動トランジスタ２７ａを通して供給され
る。ソース信号線に流れる電流が数μＡ以下の場合、駆
動トランジスタ２７ａの電流−電圧特性から出される見
掛けの抵抗値は非常に大きく、浮遊容量との積も大きく
なるので変化に要する時間が２５０μ秒以上となる。そ
のため、２２０行でフレーム周波数６０Ｈｚでは入力デ
ータに対し、階調表示ができないという問題点があっ
た。

【００５９】これを解決するための方法として、所定階
調のＸ倍（ここでのＸは２以上の自然数）の電流を流
し、駆動トランジスタ２７ａの見かけの抵抗値を下げ、
ソース信号線電流の変化を速くするようにした。所定輝
度への調整はゲート信号線２に印加されるパルス幅を調
整し、ＥＬ素子２６に電流が流れる期間を制御すること
で行った。この時のソース信号線及びゲート信号線の波
形を図２０（ａ）に示す。

【００６０】部分表示時に水平走査期間を長くできるよ
うにした実施の形態５においては、ソース信号線の電流
値の変化に要する時間が遅くなってもよい。フレーム周
波数を一定とした場合、表示行が半分であれば水平走査
期間はおよそ倍となる。

【００６１】部分表示行がおよそ全画面の３分の１以下
であるなら、仮にフレーム周波数が６０Ｈｚであって
も、１水平走査期間は２３０μ秒以上あることから、全
画面表示時に比べて書き込み電流の倍率を下げることが
できる。１水平走査期間が２５０μ秒以上あれば、所定
電流通り書き込めばよい。この方法を用いれば、書き込
み時に必要な電流値が低下すること、ある時間において
ＥＬ素子を流れる電流値が少なくなればＥＬ素子にかか
る電圧も低下することから、ＥＬ電源線２５に印加する
電圧値も低下させることができ、消費電力を小さくする
ことができる。例えば、１０倍電流で書き込んでいたの
を所定電流で書き込んだ場合、ＥＬ電源電圧は３０％程
度減少し、これにより消費電力は３０％低下した。

【００６２】（実施の形態７）図２１は本発明の第７の
形態を実施するための入力データ処理部及びソース信号
線出力部を示したものである。

【００６３】本発明の特徴として、データＲＡＭ１７４
から送られてきたデータに対し、ソース信号線へ送る電
流値の設定を変換テーブル１７６で変更できるように
し、変換テーブル１７６の動作はタイマー１７５及び、
データ形式検出手段１７３、パーシャル切り替え部１７
２の出力により変化できるようにしたことである。

【００６４】例えば、タイマー１７５においては、図４
及び図２２の情報端末などでボタン操作を行ったときに
信号を検知し、ボタン操作後には所定輝度で表示を行う
が、一定時間後には変換テーブル１７６の値を変化さ
せ、所定輝度の１０％以上６０％以下に絞るように表示
データ値に対する電流源１７７の選択の仕方を変化させ
ることができる。これによりユーザにより操作が行われ
ているときには表示優先で階調表示を行い、一定時間後
には輝度を低下させ、電流値の低下により低電力駆動を
行えるようにして、限られた電源を有効に使えるように
する。

【００６５】なお、この方法は携帯情報機器以外でも、
モニターなどに用いて省電力モードとして適用すること
もでき、消費電力が下がることから地球環境保全にも役
立つ。

【００６６】また、データ形式検出手段１７３では入力
される表示データを検出し、色数、動画静止画などの判
定を行う。これは例えば図１８のようにデータが送信さ
れるとすれば、各パケットの開始を示すフラグ部１８１
の検出、更にヘッダ部１８２、色数１８３や制御信号１
８４の値を検出することで、判定可能である。

【００６７】この様にして判定した結果をデータＲＡＭ
１７４及び変換テーブル１７６へ出力する。データＲＡ
Ｍ１７４ではデータ形式検出手段１７３の出力をもと
に、色数などに応じてＲＡＭに格納する方法を選択し、
限られた容量を有効に使用することが可能となる。

【００６８】一方、変換テーブル１７６ではデータ形式
検出手段１７３で検出した表示階調数に応じて、階調−
輝度特性を変化させることができる。これにより表示階
調ごとに最適な階調特性を得ることが可能となる。

【００６９】また、タイマー１７５とデータ形式検出手
段１７３を組み合わせることで、表示階調数が少ない場
合には、キー操作時などユーザが表示画面を見る場合
と、一定時間後での表示輝度を変化させることが可能で
ある。例えば、図２３のように１６階調表示可能な表示
装置において４階調表示を行う場合、階調０、１５の他
に２階調をとることが多い。キー操作中やキー操作後の
一定期間ではこの様に階調をとり、タイマー１７５によ
り一定期間後には例えば階調０から３の４階調表示を行
うようにする。この操作を行えば、ＥＬ素子に流れる最
大の電流値がＩ１５からＩ３まで低下できるため低電力
駆動が可能となる。なお、輝度と電力はトレードオフの
関係にあるため、電力と必要輝度に応じて、４階調のと
り方を変化させてもよい。

【００７０】低電力化の方法として他に、電流源１７７
の各電流値を小さくすることでも実現可能である。電流
値を小さくするかの判定手段としてタイマー１７５、デ
ータ形式検出手段１７３を用いる。この場合、表示階調
数に関わらず最大輝度を低下できるので、低電力化でき
る。

【００７１】（実施の形態８）図２１の構成において、
パーシャル切り替え部１７２の出力を図２のようにソー
スドライバ、ゲートドライバに送るとともに、データＲ
ＡＭ１７４及び変換テーブル１７６に送ることで、部分
表示時におけるデータＲＡＭ１７４領域の有効活用を図
ることができる。例えば、データＲＡＭ１７４には１画
面分のデータが格納できるとすると、部分表示時には全
画面に対する表示割合に応じて、複数画面分のデータを
蓄積できる。これにより外部より表示データをデータＲ
ＡＭ１７４に転送する必要がなくなり、低電力化を図る
ことができる。

【００７２】また、変換テーブル１７６においても、全
画面表示時と部分表示時で表示階調数が同じで同一階調
データに対し、選択する電流源１７７を変化させること
ができるようになるため、全画面表示時には画質優先、
部分表示時には電力優先で表示させるといった設定が可
能となる。

【００７３】図２１には示していないが外部調整手段を
設け、タイマー１７５の時間設定、変換テーブル１７６
の設定を外部から調整できるようにしてもよい。

【００７４】（実施の形態９）図２４は本発明の第９の
実施の形態を示した図である。図３と違う点は図２４
（ａ）に示すようにカレントコピアの画素構成のスイッ
チングトランジスタとＥＬ素子間に逆バイアス電圧印加
用のトランジスタ２６７ｅを設け、ＥＬ素子２６６に逆
方向電圧を印加できるようにした点である。

【００７５】図２４（ａ）の回路の動作を説明する。表
示領域の行においては、図２４（ｂ）に示すように１フ
レームに１回ゲート信号線１（２６１）によりトランジ
スタ２６７ｂ及び２６７ｃを導通状態とする（第１の期
間）。この時、ゲート信号線２（２６２）によりトラン
ジスタ２６７ｄを非導通状態とし、ソース信号線２６０
に流れる電流が駆動トランジスタ２６７ａに流れる。蓄
積容量２６４はこの時の駆動トランジスタ２６７ａのゲ
ート電位に対応する電荷を蓄積する。また、ＥＬ素子２
６６のアノード電極の電位はカソード電位以上である。
そのため、トランジスタ２６７ｅが導通状態となるか非
導通状態となるかは逆バイアス信号線２６９の電位によ
り決められる。

【００７６】逆バイアス電源Ｖａ２６８はＥＬ素子の長
寿命化及び端子電圧の上昇を防ぐ目的があるため、ＥＬ
素子２６６のアノード電位よりも５Ｖ以上１５Ｖ以下の
値だけ低い電圧である必要がある。ＥＬ素子２６６の発
光時の駆動電圧以上の逆方向電圧がかかることが望まし
く、図２４ではおよそ−１５Ｖ以上−５Ｖ以下の電圧値
をとる。そのため、逆バイアス制御線２５９により逆バ
イアス信号線２６９に逆バイアス電圧Ｖａが印加された
場合、トランジスタ２６７ｅは導通状態となり、ＥＬ素
子２６６には逆バイアス電圧が印加される。

【００７７】一方、ゲートオフ電源Ｖｂ２５８の電圧値
にトランジスタ２６７ｅのゲート信号線３（２６３）以
上の電圧を印加する。印加する電圧値はトランジスタ２
６７ｅのしきい値電圧によるが０Ｖ以上３Ｖ以下の電圧
を印加すればよい。特に０Ｖを印加する場合、電源を新
たに作成する必要がなくなるため回路構成が簡単化でき
る。これにより逆バイアス信号線２６９にゲートオフ電
圧Ｖｂが印加されるとトランジスタ２６７ｅは非導通状
態となる。

【００７８】第１の期間はトランジスタ２６７ｄが非導
通状態となっていることからＥＬ素子２６６に電流が流
れず発光しない期間であるので、図２４（ｂ）に示すよ
うに、逆バイアス信号線２６９の電位はＶａ、Ｖｂのい
ずれをとってもよい。長寿命化及び端子電圧の上昇を防
ぐためには逆バイアス信号線２６９には逆バイアス電源
２６８の電位Ｖａを印加することが望ましい。

【００７９】蓄積容量２６４に所定の電荷が蓄積されて
第１の期間が終了すると、ゲート信号線１（２６１）及
びゲート信号線２（２６２）を図２４（ｂ）の第２の期
間に示すような電位に変化させ、トランジスタ２６７ｂ
及び２６７ｃを非導通状態、トランジスタ２６７ｄを導
通状態とする。

【００８０】これにより、駆動トランジスタ２６７ａの
ゲート電圧に応じてＥＬ電源線２６５より電流が供給さ
れ、ＥＬ素子２６６が点灯する。

【００８１】この時、駆動トランジスタ２６７ａを流れ
る電流とＥＬ素子２６６を流れる電流がほぼ等しくなら
ないと輝度低下を引き起こすため、トランジスタ２６７
ｅは非導通状態でなければならない。ＥＬ素子２６６の
アノード電位はトランジスタ２６７ｅのゲート電位より
も高いことから逆バイアス信号線２６９の電位をゲート
オフ電源Ｖｂ２５８と等しくすれば、トランジスタ２６
７ｅを非導通状態とすることが可能である。そのため、
第２の期間での逆バイアス信号線２６９の電位はＶｂで
ある。

【００８２】このように、第１の期間および第２の期間
を１フレームとすることで、所定輝度の点灯及び非点灯
時のＥＬ素子２６６に対する逆バイアス電圧印加を実現
できる。

【００８３】一方、非点灯領域の行においては黒表示を
行うため、ゲート信号線２（２６２）によりトランジス
タ２６７ｄを常に非導通状態とする。これにより蓄積容
量２６４に黒表示に対応する電荷を蓄える必要がないた
め、ソース信号線から黒表示電流をとりこむ必要がなく
なりゲート信号線１（２６１）も常に非導通状態とな
る。

【００８４】また、逆バイアス信号線２６９に逆バイア
ス電源Ｖａ２６８を印加することでトランジスタ２６７
ｅが導通状態となり、逆バイアス電圧ＶａがＥＬ素子２
６６に印加される。これにより、表示領域のＥＬ素子２
６６の点灯期間のみに所定電流値が流れ、非点灯期間に
は逆バイアス電圧が印加される。

【００８５】図２４（ａ）に示した画素構成の利点とし
てゲート信号線３（２６３）の電位が常に一定であるた
め、ソース信号線などへカップリングによるノイズの影
響を出さないこと、またゲート信号線３（２６３）の電
位がＥＬ素子２６６のカソード電極と同電位であること
から、画素ごとにゲート信号線３（２６３）とＥＬ素子
２６６のカソード電極をスルーホールなどを用いて接続
し、図２５に示すように画素外部への引き出し線をなく
すことで、ゲートドライバ３２８の出力端子数を削減
し、額縁を小さくすることができる。画素内の各トラン
ジスタ２６７のかかる電圧も最大で１０Ｖから１２Ｖで
あるため、耐圧の低いトランジスタを用いることも可能
である。

【００８６】更に、逆バイアス電圧を複数ラインを同時
タイミングで印加する場合は、逆バイアス制御線２５９
及び逆バイアス信号線２６９の数は同時選択ライン数の
増加により減らすことができ、ゲートドライバ３２８部
の回路規模を小さくすることが可能となる。例えば、逆
バイアス印加を１フレーム内のブランキング期間内に全
画素同時に印加する場合、逆バイアス制御線２５９及び
逆バイアス信号線２６９は１本で済むこととなる。

【００８７】トランジスタ２６７ｅの導通・非導通状態
をゲート信号線３（２６３）の電圧を変化させて制御す
るのではなく、ソースもしくはドレイン電極の電位を変
化させて制御することで、ゲート信号線１（２６１）及
びゲート信号線２（２６２）のゲート電圧と異なる電圧
が必要であったゲート信号線３（２６３）の電圧値をオ
ンオフ２値から一定の１値とすることで、ゲートドライ
バ３２８に必要であった電圧値の数を減らすことができ
た。また、ゲート信号線３（２６３）の電位をカソード
電位と等しい電圧値とすることで、さらに電圧源の数を
減少させることができた。

【００８８】なお、カレントコピアを形成するトランジ
スタ２６７ａから２６７ｄの４つのトランジスタのう
ち、少なくともＥＬ電源線２６５から供給される電流を
制御するトランジスタ２６７ａがｎ型トランジスタの場
合は、逆バイアスを印加するかを決めるトランジスタ２
６７ｅを図２６に示すようにｐ型トランジスタ２６７ｊ
とすればよい。

【００８９】これは駆動トランジスタをｐ型からｎ型に
変更することで画素内を流れる電流の向きが変化し、逆
バイアス印加を決めるトランジスタが接続されるＥＬ素
子２６６とＥＬ素子２６６に電流を流すかを決めるトラ
ンジスタ間の接点２５７において、ＥＬ素子２６６の発
光時電位と非発光時電位の高低が反転するためである。

【００９０】ｐ型駆動トランジスタ２６７ａを用いた場
合、接点２５７の電位は（発光時）＞（非発光時）とな
り、ｎ型駆動トランジスタ２６７ｉを用いた場合、接点
２５７の電位は（非発光時）＞（発光時）となる。逆バ
イアス印加を決めるトランジスタは非発光時に導通状
態、発光時に非導通状態となる必要がある。ゲート信号
線３（２６３）の電圧値を一定として、ソースもしくは
ドレイン電圧を変化させることで実現しようとすると、
ｐ型駆動トランジスタ２６７ａでは発光時には（ソース
もしくはドレイン電圧）＞（ゲート電圧）で非導通状
態、非発光時には（ゲート電圧）＞（ソースもしくはド
レイン電圧）で導通状態となる必要があるのでｎ型トラ
ンジスタ２６７ｅを用い、ｎ型駆動トランジスタ２６７
ｆでは発光時には（ゲート電圧）＞（ソースもしくはド
レイン電圧）で非導通状態、非発光時には（ソースもし
くはドレイン電圧）＞（ゲート電圧）で導通状態となる
必要があるのでｐ型トランジスタ２６７ｊを用いる。

【００９１】なお、ｐ型トランジスタ２６７ｊのゲート
信号線３（２６３）の電位は逆バイアス電源Ｖｃ２６８
よりも低く（６Ｖから１５Ｖ程度）、ＥＬ電源線２６５
からＥＬ素子２６６内で低下した電圧値以上であれば、
どの値でもよいが、ゲート信号線３（２６３）をＥＬ電
源線２６５と接続することで画素外部に引き出す信号線
数を減らすことが可能であるため、ＥＬ電源線２６５と
接続することが望ましい。この時、ゲートオフ電源Ｖｄ
２５８はＥＬ電源線２６５と同電位以下で同電位から３
Ｖ程度低下した電位以上であればよい。また、逆バイア
ス電源Ｖｃ２６８はＥＬ電源線２６５より５Ｖ以上１５
Ｖ以下の高い電圧を出力するようにすればよい。望まし
くは発光時のＥＬ素子２６６にかかる電圧値よりも、逆
方向に大きな電圧値がかかる値とすればよい。

【００９２】表示領域の行における駆動波形を図２６
（ｂ）に、非表示領域の行における駆動波形を図２６
（ｃ）に示す。

【００９３】このように、逆バイアスを印加するための
スイッチング素子のゲート電位を固定し、逆バイアス電
圧を制御することで、スイッチング素子のオンオフを制
御し、ＥＬ素子２６６に逆バイアスを印加するかを決め
る方法は、図２４及び図２６に示したカレントコピア型
の画素構成ばかりでなく、図２７（ａ）に示すようなカ
レントミラー型の画素構成や、図２８（ａ）に示すよう
にソース信号線２６０の電圧値に応じてトランジスタ２
６７ａに流れる電流を制御し、階調表示を行う画素構成
でも実施可能である。

【００９４】図２７（ａ）の画素構成において、表示領
域の行においては図２７（ｂ）に示すように１フレーム
に１回トランジスタ２６７ｄ及び２６７ｂを導通状態と
してソース信号線２６０の電流をトランジスタ２６７ａ
に流す。トランジスタ２６７ａのゲート電位はドレイン
電流値に応じて変化し、これによりゲート電極が共通配
線となっているトランジスタ２６７ｃのドレインにはソ
ース信号線電流と同一の電流が流れる。

【００９５】この時、ゲート信号線３（３０３）はハイ
レベル、ローレベルどちらでもよいが、長寿命化及びＥ
Ｌ端子電圧の上昇を防ぐにはハイレベルとしてトランジ
スタ２６７ｇを非導通状態とし、ＥＬ素子２６６のカソ
ード電位よりも低い逆バイアス電源Ｖａ２６８を逆バイ
アス信号線２６９に印加することで、トランジスタ２６
７ｅのゲート電位よりもソースもしくはドレイン電位が
十分低くなることからトランジスタ２６７ｅが導通状態
となり、ＥＬ素子２６６に逆バイアス電圧が印加され
る。

【００９６】行選択期間が終了すると、ゲート信号線１
（３０１）及びゲート信号線２（３０２）を操作し、ト
ランジスタ２６７ｂ及び２６７ｄを非導通状態とする。
行選択期間に蓄積容量２６４に蓄えられた電荷に応じて
トランジスタ２６７ｃに電流が流れる。この時の電流値
はおよそ行選択期間にソース信号線２６０を流れていた
電流値と等しい。トランジスタ２６７ｇを導通状態と
し、ＥＬ素子２６６に電流を流すことで所定輝度を表示
する。この時、トランジスタ２６７ｅを非導通状態とす
るために逆バイアス信号線２６９にはゲート信号線４
（３０４）以上の電位を印加するようにする。このため
には逆バイアス制御線２５９を操作し、ゲートオフ電源
Ｖｂ２５８を選択し、Ｖｂの値を０Ｖ以上３Ｖ以下の値
に設定する。

【００９７】これによりトランジスタ２６７ｃを流れる
電流がトランジスタ２６７ｅを介して電流がリークし、
ＥＬ素子２６６に流れる電流が減少することで輝度低下
する問題を回避することができる。

【００９８】一方、非表示領域の行では図２７（ｃ）に
示すように、ゲート信号線３（３０３）によりトランジ
スタ２６７ｇを非導通状態とし、ＥＬ素子２６６の順方
向電流をカットする。同時に逆バイアスを印加するため
に逆バイアス電源Ｖａ２６８を逆バイアス信号線２６９
に出力しトランジスタ２６７ｅを導通状態として逆バイ
アス電圧をＥＬ素子２６６に印加する。

【００９９】図２８（ａ）はソース信号線の電圧値に応
じて駆動トランジスタ２６７ａのドレイン電流を制御
し、ＥＬ素子２６６の輝度を制御する画素構成である。

【０１００】表示領域の行においては図２８（ｂ）に示
すように、１フレームに１回ソース信号線の電圧を画素
内に取り込む。ゲート信号線２（３１２）にはトランジ
スタ２６７ｇが導通状態となる信号を印加し、ＥＬ素子
２６６に電流が流れることで所定輝度を出力する。この
時、逆バイアス信号線２６９にはゲートオフ電源Ｖｂ２
５８を印加してトランジスタ２６７ｅを非導通状態とし
ておく。

【０１０１】非表示領域の行においては図２８（ｃ）に
示すようにゲート信号線１（３１１）及びゲート信号線
２（３１２）にトランジスタが非導通状態となる信号を
印加することでＥＬ素子２６６に順方向電流を流さない
ようにする。さらに、逆バイアスを印加するために逆バ
イアス電源Ｖａ２６８を逆バイアス信号線２６９に印加
することでトランジスタ２６７ｅが導通状態となり、逆
バイアスがＥＬ素子２６６に印加される。

【０１０２】ゲートオフ電源Ｖｂ２５８の電圧はトラン
ジスタ２６７ｅのゲート電圧値より高い電位（０Ｖ以上
３Ｖ以下）を印加し、逆バイアス電源Ｖａの値はＥＬ素
子２６６に印加される順方向電圧よりも絶対値が高いこ
とがよいため、ＥＬ素子２６６のカソード電位よりも５
Ｖ以上１５Ｖ以下の範囲で低い電圧を印加するようにす
ればよい。これはｐ型のトランジスタによりＥＬ素子２
６６に流れる電流値を制御する場合において画素構成に
よらず共通である。

【０１０３】また、図２７及び図２８においてもトラン
ジスタ２６７ａ及び２６７ｃをｎ型トランジスタとして
も実現可能である。この時は図２６と同様に逆バイアス
電圧を印加するかを決めるトランジスタ２６７ｅをｐ型
トランジスタとし、電流が流れる方向が逆になるのにあ
わせてＥＬ素子２６６の接続向き及び電源電圧を変化さ
せることで実現可能である。図２６の点線内をカレント
ミラー型回路及びソース電圧に応じて階調制御を行う回
路に変更すればよい。

【０１０４】以上の発明において、スイッチングトラン
ジスタ２６７ｂ、２６７ｃ、２６７ｄ、２６７ｇ、２６
７ｈ、２６７ｉはｐ型トランジスタでもｎ型トランジス
タでもどちらの場合でも逆バイアスを印加することが実
施可能である。ゲート信号線の極性を反転させること、
電圧値の調整を行うという変更が必要となるだけである
ためで、接点２５７の電位及びＥＬ電源線２６５、逆バ
イアス電源２６８の値に変化がないため、トランジスタ
２６７ｅもしくは２６７ｊの動作に変更が生じないため
である。

【０１０５】（実施の形態１０）図２９（ａ）は本発明
の第１０の実施の形態を実現するための回路構成を示し
たものである。第９の実施の形態と異なる点は逆バイア
ス信号線２６９がハイインピーダンス状態を取り得るこ
と、ゲート信号線３（２６３）の電位が逆バイアス印加
時と非印加時で変化することである。

【０１０６】表示領域の行では図２９（ｂ）に示すよう
に、１フレームに１回表示階調に対応した電流値をＥＬ
素子２６６に流すためにソース信号線２６０を流れる電
流を画素内に取り込む。この時、トランジスタ２６７ｂ
及び２６７ｃを導通状態とし、トランジスタ２６７ｄを
非導通状態として駆動トランジスタ２６７ａにソース信
号線２６０を流れる電流と同一電流を流す。この時、Ｅ
Ｌ素子２６６は非発光状態となるので逆バイアス電圧を
印加するようにする。逆バイアス電源Ｖａ２６８を逆バ
イアス信号線２６９に印加し、ゲート信号線３（２６
３）を逆バイアス電源Ｖａに比べて高い電位としてトラ
ンジスタ２６７ｅを導通状態とし逆バイアスを印加す
る。逆バイアス電源Ｖａの値は図２４と同様にＥＬ素子
に応じて長寿命化及び端子電圧上昇の防止に効果のある
値とすればよい。

【０１０７】トランジスタ２６７ｄを導通状態としてＥ
Ｌ素子２６６が所定輝度を出力している期間はトランジ
スタ２６７ｅを非導通状態とする必要がある。そのため
にゲート信号線３（２６３）をソースドレイン電圧に比
べて低くする。ここで逆バイアス制御線２５９を操作
し、逆バイアス信号線２６９を逆バイアス電源２６８か
ら切り離すことで、ソースドレイン電圧が上昇し、ゲー
ト信号線３（２６３）に印加する電圧値を高くすること
ができる。これは逆バイアス信号線２６９に逆バイアス
電源２６８が印加された場合（−１５Ｖ程度）に比べ、
ハイインピーダンス状態となることで０Ｖから３Ｖ程度
にすることができる。そのため、トランジスタの耐圧を
低く設計することができる。

【０１０８】非表示領域の行では図２９（ｃ）に示すよ
うに、逆バイアス信号線２６９に逆バイアス電源２６８
を印加し、ゲート信号線３（２６３）には逆バイアス電
圧よりも高い電圧を印加し、トランジスタ２６７ｅを導
通状態として逆バイアスをＥＬ素子２６６に印加する。
この時、ＥＬ電源線２６５からの電流を遮断するためト
ランジスタ２６７ｄは非導通状態とする必要がある。

【０１０９】なお、この構成は駆動トランジスタ２６７
ａがｎチャネルであっても同様に実現可能である。電源
電圧を変化させること、電流の向きが変わるのでＥＬ素
子２６６の接続方向を反転させるだけでよい。

【０１１０】また、このようにゲート信号線３（２６
３）の電位を変化させる方法では逆バイアスを入れるか
どうかを選択するトランジスタを駆動トランジスタと同
一のキャリア輸送を持つトランジスタとして用いること
ができる点で、製膜プロセスを簡単にすることができる
ため有利である。この時の回路構成を図３０（ａ）に示
す。

【０１１１】ゲート信号線１（２６１）及びゲート信号
線２（２６２）の波形は図２９の画素構成と同様であ
る。逆バイアス信号線２６９と接続させるトランジスタ
２６７ｆがｐ型トランジスタとなることでゲート信号線
３（２６３）の信号極性が反転するだけである。また、
ゲート信号線３（２６３）の電位は、トランジスタ２６
７ｆが非導通時にソースもしくはドレイン電極よりも高
い電位（ＥＬ素子２６６の駆動電圧以上駆動電圧＋３Ｖ
以下程度）、トランジスタ２６７ｆが導通時にソースも
しくはドレイン電極よりも低い電位（逆バイアス電源２
６８の電圧値Ｖａから５Ｖから１５Ｖ程度低い値）を印
加する。このゲート信号線３（２６３）の信号極性及び
電圧値が異なること以外は図２９と同様に実現可能であ
る。非表示領域の行は図３０（ｃ）でも同様である。

【０１１２】また、カレントコピアの画素構成ばかりで
なく、カレントミラーやソース信号線電圧により階調表
示を行う方法などでも同様に実現可能である。

【０１１３】ｐ型駆動トランジスタばかりでなく、ｎ型
駆動トランジスタでも同様に実現できる。

【０１１４】（実施の形態１１）図１、図３１から図３
３は本発明の第１１の実施の形態を示した図である。

【０１１５】電源からＥＬ素子２６６に流れる電流経路
とは別にして、ＥＬ素子２６６の電源と接続される端子
とは逆の端子側にスイッチング素子を接続し、スイッチ
ング素子の他端には逆バイアス信号線２６９を接続す
る。

【０１１６】逆バイアス信号線２６９に印加する電圧値
を変化させることでスイッチング素子のオンオフを制御
し、オフ期間には駆動トランジスタにより制御された電
流がＥＬ素子２６６に流れ、オン期間には逆バイアス信
号線２６９に印加された電圧値がＥＬ素子に印加され、
ＥＬ素子２６６に逆方向電圧を印加することができる。

【０１１７】例えば、図１（ａ）に示す画素構成におい
ては図１（ｂ）に示すように、１フレームの間に第１と
第２の期間が存在し、第１の期間ではゲート信号線１
（２６１）によりソース信号線２６０を流れる電流が駆
動トランジスタ２６７ａに流れる。このときの駆動トラ
ンジスタ２６７ａのゲート電圧を蓄積容量２６４に蓄積
する。ＥＬ素子２６６に電流を供給するトランジスタ２
６７ｄは非導通状態となるためＥＬ素子２６６は非発光
である。ＥＬ素子２６６に逆方向電圧を印加するために
逆バイアス信号線２６９に逆バイアス電圧を印加する。
逆バイアス電圧値の変化は逆バイアス制御線２５９の制
御及び逆バイアス電源３３２の値を変化させることでで
きる。この時、スイッチング素子３３１の両端の電圧が
接点３３４に比べ、逆バイアス信号線２６９の方が低く
なっていることからスイッチング素子３３１は導通状態
となり、逆バイアス電源３３２の電圧値からスイッチン
グ素子３３１の閾値電圧分上昇した電圧値が接点３３４
に印加され、ＥＬ素子２６６に逆方向電圧が印加され
る。

【０１１８】次に、第２の期間においては、ゲート信号
線１（２６１）及び２（２６２）により駆動トランジス
タ２６７ａを流れる電流がＥＬ素子２６６に流れる。駆
動トランジスタ２６７ａからは階調に応じた電流値をＥ
Ｌ素子２６６に流す必要があるため、スイッチング素子
３３１はオフしておく必要がある。そのために接点３３
４に比べて逆バイアス信号線２６９に印加する電圧値を
高くする。逆バイアス制御線２５９によりオフ電源３３
３の電圧値を逆バイアス信号線２６９に印加し、オフ電
源３３３の値Ｖａによりスイッチング素子３３１をオフ
とする。なお、オフ電源Ｖａ３３３の値は接点３３４よ
りも高ければよいが、好ましくは電源の数を減らす観点
からＥＬ電源線２６５と同一とし、ＥＬ電源を接続す
る。これによりＥＬ素子２６６に逆方向電圧を印加する
ことで発光時にＥＬ素子２６６内部に蓄積された空間電
荷を放出することができ、空間電荷による分子の化学劣
化のために生じる輝度の低下を低減させることができ、
寿命を延ばす効果が得られる。

【０１１９】なお、図１では画素内のトランジスタが全
てｐ型トランジスタで形成された例で説明を行ったが、
図３１に示すようにｎ型トランジスタを用いても同様に
実施可能である。

【０１２０】ｎ型トランジスタを用いると流れる電流の
向きが反対となることから、電源及びＥＬ素子、スイッ
チング素子の向きを反対とする必要がある。逆バイアス
電源３４２ではＥＬ電源線２６５よりも高い電圧を印加
し、オフ電源３４３ではＥＬ素子２６６の点灯時に接点
３４４よりも低い電圧を印加すればよい。好ましくはこ
の回路図においてグランド電位を印加することがよい。
回路に必要な電源数が減少するためである。

【０１２１】このようにすれば、ＥＬ素子２６６が発光
しているときには逆バイアス信号線２６９にオフ電源３
４３の出力を印加することでスイッチング素子３４１が
非導通状態となり、ＥＬ素子２６６が非発光の場合には
逆バイアス信号線２６９に逆バイアス電源３４２を出力
することでスイッチング素子３４１が導通状態となって
ＥＬ素子２６６に逆方向電圧を印加することができ、Ｅ
Ｌ素子２６６内部に蓄積された空間電荷を放出すること
により寿命を延ばすことが可能となる。

【０１２２】さらに、本発明は図３２、図３３に示した
画素回路を持つ表示素子にも適用可能である。逆バイア
ス信号線に印加される電圧値と、各トランジスタのゲー
ト信号線の波形をぞれぞれ図３２（ｂ）及び図３３
（ｂ）に示す。

【０１２３】また、各図においてスイッチング素子はダ
イオードなどの素子を用いて実現することが望ましい。

【０１２４】図３４に示すように、逆バイアス信号線を
画素外部に引き出すのではなく、ソース信号線からの電
流経路を形成するためのトランジスタの制御線にスイッ
チング素子３９２の一端を接続し、ゲート信号線１（３
９１）の電圧値によりＥＬ素子２６６に逆バイアスを印
加するかどうかを設定してもよい。これにより逆バイア
ス信号線がなくなるため開口率を上昇させることが可能
である。

【０１２５】ゲート信号線２（２６２）によりトランジ
スタ２６７ｄが導通状態となる期間では、スイッチング
素子３９２がオフとなる必要がある。このとき、ゲート
信号線１（３９１）はソース信号線２６０からの電流を
遮断するためにトランジスタ２６７ｃ及び２６７ｂを非
導通状態とする電圧値を印加している（第２の期間）。
このときの電圧値はｐ型トランジスタを用いていること
からほぼＥＬ電源線２６５と同じ値となり、接点３９７
に比べてゲート信号線１（３９１）の電位が高くなりス
イッチング素子３９２はオフ状態となる。

【０１２６】一方、ゲート信号線２（２６２）によりト
ランジスタ２６７ｄが非導通状態となる期間では、スイ
ッチング素子３９２をオンとしてＥＬ素子２６６に逆バ
イアス電圧を印加する（これによりＥＬ素子２６６の寿
命を長くさせることができる）。ゲート信号線１（３９
１）の電位を接点３９７に比べて充分低い電位とするこ
とでスイッチング素子３９２がオンとなり、さらにＥＬ
素子２６６に逆バイアス電圧が印加される。このときに
はソース信号線２６０の電流を駆動トランジスタ２６７
ａに流すためにトランジスタ２６７ｃ及び２６７ｂを導
通状態とするためゲート信号線１（３９１）が低い電位
となり、スイッチング素子をオンすることが可能であ
る。

【０１２７】（実施の形態１２）図３５は本発明の第１
２の実施の形態を示す図である。図１におけるスイッチ
ング素子３３１の代わりにトランジスタ３７１を用いて
実現したことが異なる点である。

【０１２８】トランジスタ３７１をオフにするには逆バ
イアス信号線２６９にオフ電源３３３を出力する。オフ
電源の電圧値はＥＬ素子２６６の発光時での接点２５７
の電圧値に比べて高い電圧を印加することで実現でき
る。好ましくはＥＬ電源線２６５と一致させることが望
ましい。

【０１２９】トランジスタ３７１をオンにするには逆バ
イアス信号線２６９の電圧値を逆バイアス電源３３２に
接続し、接点２５７に比べて充分低い電圧値を印加すれ
ばよい。ＥＬ素子２６６に逆方向電圧を印加する目的で
トランジスタ３７１を導通状態とすることから、逆バイ
アス電源３３２の値は接点２５７に比べて充分低い電圧
値となり、図３５（ａ）に示す構成において、ＥＬ素子
２６６に逆方向電圧を印加することが可能となる。

【０１３０】図３５（ｂ）にはゲート信号線及び逆バイ
アス信号線２６９の波形を示す。ＥＬ素子が非発光状態
となる第１の期間では逆バイアス信号線２６９の電圧値
を逆バイアス電圧値ＶｂとしてＥＬ素子に逆方向電圧を
印加し、ＥＬ素子が発光状態となる第２の期間では逆バ
イアス信号線２６９の電圧値をオフ電源Ｖａの値とし
て、トランジスタ３７１を非導通状態とすることで、駆
動トランジスタ２６７ａから供給される電流をＥＬ素子
２６６に流して階調表示を行う。これにより、非表示期
間において逆バイアス電圧をＥＬ素子に印加することで
寿命を延ばすことが可能となった。

【０１３１】また、本発明の特徴として、トランジスタ
は全てｐ型で形成することができること、さらに逆バイ
アスを印加する経路を形成するトランジスタのゲート電
極がソースもしくはドレイン電極と接続されるため、ゲ
ート信号線数を増加させることなく有機ＥＬ素子に逆バ
イアスを印加できる利点があるということである。

【０１３２】ｎ型トランジスタで駆動トランジスタを形
成した場合でも同様にｎ型トランジスタのみでの実現が
可能である。これを図３６（ａ）に示す。また、その時
の駆動波形を図３６（ｂ）に示す。電位の高低の関係及
び電流の向き及びＥＬ素子の接続の向きが変化しただけ
で、同様にＥＬ素子に逆方向電圧を印加することが可能
である。

【０１３３】また、実施の形態１１と同様に他の画素構
成でも同様に実施可能であり、図３２及び図３３に示す
画素回路を持つ場合、スイッチング素子３３１をトラン
ジスタに置き換え、２つの電源の値をｐ型の場合には図
３５、ｎ型の場合には図３６に示すように設定すればよ
い。

【０１３４】（実施の形態１３）図３５の逆バイアスト
ランジスタ３７１を用いることでカレントコピアの画素
構成におけるＥＬ素子２６６に電流を流すＥＬ接続トラ
ンジスタ２６７ｄの検査を行うことが可能となる。ＥＬ
素子２６６を形成する前に逆バイアス制御線２５９を操
作し、逆バイアス電源３３２を印加して逆バイアストラ
ンジスタ３７１を導通状態とし、逆バイアス電源に流れ
る電流値を測定する。ソース信号線２６０に白から黒を
示す電流値を流して逆バイアス電源に流れる電流が変化
しているかどうか観測し、常に電流がほとんど流れない
場合はＥＬ接続トランジスタ２６７ｄは導通状態になら
ないという不良状態であることが分かる。

【０１３５】このように、ＥＬ素子を形成する前にトラ
ンジスタ２６７ｄの検査を実施することが可能となる。

【０１３６】また、図３７（ａ）に示すように、カレン
トミラーの画素構成においても同様に、電流を制御する
駆動トランジスタ２６７ｃ及びＥＬ素子２６６に電流を
供給するトランジスタ２６７ｇの検査を行うことができ
る。

【０１３７】図３７（ｂ）に各信号線に印加する信号波
形を示す。ゲート信号線１から３はこれまでと同様に１
フレーム間でオンオフ変化をさせる。行選択期間ではゲ
ート信号線１及び２を操作してトランジスタを導通状態
とし、ゲート信号線３につながるトランジスタを非導通
状態としてトランジスタ２６７ａに所定電流を流すよう
に蓄積容量２６４に電荷を蓄える。次に、非選択期間で
はゲート信号線１及び２につながるトランジスタを非導
通状態とし、ゲート信号線３につながるトランジスタを
導通状態とすることで、ＥＬ素子２６６に所定電流値が
流れる。

【０１３８】本発明ではスイッチング素子３３１を挿入
することで、ＥＬ素子２６６をつなげなくても、駆動ト
ランジスタ２６７ｃに流れる電流をスイッチング素子３
３１を介して外部に取り出し、電流測定手段４３１によ
り、電流値を測定することで、ＥＬ素子を形成しなくて
もトランジスタ２６７ｃ及び２６７ｇが動作するかを検
査することが可能となる。

【０１３９】このように、ＥＬ素子を形成する前にＴＦ
Ｔを形成したアレイ基板の検査を行うことができるのが
本発明の特徴である。

【０１４０】（実施の形態１４）図３８は本発明の第１
４の実施の形態を示した図である。

【０１４１】ソース信号線２６０に流れる電流値により
階調表示を行う表示装置においては、低電流領域におい
て、ソース信号線に寄生する浮遊容量の電荷の充放電が
難しくなることから電流値が所定の電流値に変化するま
でに時間がかかり、１水平走査期間内でトランジスタ２
６７ｃを介して駆動トランジスタ２６７ａに所定の電流
値を流せなくなるという問題がある。また、駆動トラン
ジスタ２６７ａの見かけの抵抗値も流れる電流が小さく
なるにつれて大きくなるため、容量と抵抗の積である時
定数が大きくなり波形変化に時間がかかる。

【０１４２】そこで所定電流値に対し、数倍（Ｘ倍）の
電流値をソース信号線２６０に流し、図３８（ｂ）に示
す第１の期間で駆動トランジスタに記録する。第２の期
間においてトランジスタ２６７ｄを導通状態とし、ＥＬ
素子２６６に電流を流す。所定電流のＸ倍の電流が流れ
ることから、所定の輝度とするために要したこれまでの
トランジスタ２６７ｄのオン期間に比べて１／Ｘ倍のオ
ン期間とすることで輝度を調整できる。

【０１４３】１フレームの残りの期間（第３の期間）で
はトランジスタ２６７ｄは非導通状態となりＥＬ素子２
６６は非発光状態となる。

【０１４４】そこで、本発明では従来の第１の期間に加
え、ソース信号線２６０に接続されたトランジスタ２６
７ｃ及びＥＬ素子２６６に接続されたトランジスタ２６
７ｄが非導通状態となる第３の期間においても、ＥＬ素
子２６６に逆バイアス電圧を印加するようにして、さら
なる長寿命化を図った。その時の逆バイアス信号線２６
９に印加する電圧値の変化、及びゲート信号線の波形を
図３８（ｂ）に示している。上記のようにソース信号線
に所定電流のＸ倍の電流を流し、ＥＬ素子２６６に電流
を流す期間を１／Ｘ倍とすることで、ＥＬ素子に逆バイ
アス電圧を印加する期間を長くすることができる。

【０１４５】そこで図３９に示すように、複数の行（こ
の例では３行）の逆バイアス信号線２６９を共通化し、
逆バイアス制御線２５９により電圧を選択する選択部の
数を減らすことを考えた。

【０１４６】逆バイアス制御線は通常ゲート信号線と同
様に、１水平走査期間ずつずれた信号を各行の選択部に
出力していることからシフトレジスタ等で逆バイアス制
御線２５９に出力する信号を生成している。このよう
に、本発明により複数行の逆バイアス制御線をまとめる
ことでシフトレジスタの数を減らすことが可能となる。

【０１４７】また、全画面を一括して制御する場合には
シフトレジスタ自身が不要となるという利点がある。３
行分をまとめた場合の各行のゲート信号線及び逆バイア
ス信号線の波形を図４０に示す。ＥＬ素子２６６に逆バ
イアスを印加するための逆バイアス信号線２６９の電圧
Ｖｂは、３行のゲート信号線２が全てオフの場合に印加
される（期間Ａ）。１行でも点灯している場合は、逆バ
イアスを印加できないため、逆バイアス信号線２６９の
電圧はＶａとなる。

【０１４８】同一の逆バイアス信号線で同時に制御する
行数は多い方が望ましい。

【０１４９】また、この例でゲート信号線Ｇ２１、Ｇ２
２、Ｇ２３はそれぞれ１水平走査期間ずつずらしている
が、３本の信号線を全てＧ２３と同一タイミングで動作
させてもよい。各ゲート信号線Ｇ１１とＧ２１、Ｇ１２
とＧ２２、Ｇ１３とＧ２３のオンとなる期間がそれぞれ
重ならなければ、各ゲート信号線Ｇ２１、Ｇ２２、Ｇ２
３のオンの期間はどのようなタイミングであってもよ
い。これにより期間Ａの長さをさらに２水平走査期間だ
け長くすることも可能であるし、さらにゲート信号線２
のシフトレジスタの段数を削減できる効果がある。

【０１５０】また、本発明のいずれの形態においても、
図４１のソースドライバ７１及びゲートドライバ７０を
低温ポリシリコンを用いて表示装置のガラス基板に形成
してもよい。もしくはソースドライバ７１及びゲートド
ライバ７０を半導体回路として作成し、表示パネルと組
み合わせてもよい。また、一方のドライバを低温ポリシ
リコンで表示装置のガラス基板に形成し、他方を半導体
回路として形成し、表示パネルと組み合わせる方法でも
よい。

【０１５１】また、図４２のようにドライバＩＣを一方
向に搭載してもよい。この様に搭載することは、図４も
しくは図２２に示した携帯情報端末においてＸ−Ｙの２
方向におくことに比べ、機器に対し左右対称に表示部を
配置できるという利点がある。

【０１５２】この例ではスイッチング素子として、Ｐチ
ャネルのスイッチング素子を例にして説明を行ったが、
Ｎチャネルのスイッチング素子、もしくはその組み合わ
せによっても、同様に実現可能である。例えば、図３に
示した画素構成の場合、ゲート信号線１（２２）及びゲ
ート信号線２（２３）に印加させる電圧値をＮチャネル
スイッチング素子を用いた場合は、ロジックレベルで考
えるとＰチャネルスイッチング素子の信号の反転信号を
入れればよく、ソース信号線２１を流れる電流について
は電流を流す向きを逆にし、ＥＬ電源線２５から供給さ
れる電圧は画素回路上、最も低い電位とする。これを図
４３（ａ）に示し、非表示行でのゲート信号線波形を図
４３（ｂ）に示す。なお、図３の他の図８、図１０及び
図１３の構成においても同様にＮチャネルトランジスタ
を用いても実現可能である。

【０１５３】本発明においてスイッチング素子として用
いたトランジスタは薄膜トランジスタを例にして説明を
行ったが、薄膜トランジスタに限らず、バリスタ、サイ
リスタ、リングダイオード、薄膜ダイオード（ＴＦＤ、
ＭＩＭ）などを用いても同様な効果が得られる。

【０１５４】また、表示素子としてＥＬ素子で説明を行
ったが、有機電界発光素子や無機エレクトロルミネッセ
ンス素子、発光ダイオードなどを用いてもよい。

【０１５５】

【発明の効果】以上のように本発明は、ＥＬ電源線から
の電流を調整する駆動トランジスタとＥＬ素子との間に
電流遮断手段を設け、駆動トランジスタの電流変化に対
し、非表示部の輝度が上昇しないようにし、非表示行に
黒書き込みを行わなくても黒表示が可能となった。これ
により、非表示部におけるクロストークを防止できた。

【０１５６】また、駆動トランジスタとＥＬ素子の間の
電流経路を遮断している間にＥＬ素子に逆方向電圧を印
加できる構成としたことで、寿命を長くすることができ
た。

【０１５７】表示色数が少ない場合には階調のとり方を
変化させたり、電源電圧を下げることにより低電力化を
図り、タイマーによりある期間後には輝度を低下させ、
複数の発振器を搭載し、表示色、表示領域により異なる
発振器を用いて駆動周波数を変化させることで低電力化
できるようになった。

【０１５８】このように、本発明により非表示部の黒輝
度上昇の防止、長寿命化、低電力化が実現できた。

【図面の簡単な説明】

【図１】スイッチング素子を逆バイアス信号線に用いて
ＥＬ素子に逆バイアスを印加するための画素構成を示し
た図

【図２】本発明の第１の実施の形態による全画面もしく
は部分表示切り替えに必要な制御信号ブロックを示した
図

【図３】本発明に適用できる画素構成の一形態を示した
図

【図４】携帯情報端末における部分表示を適用した例を
示した図

【図５】図３に示す画素構成と本発明の形態を用いて部
分表示を行った時のゲート信号線の波形を示した図

【図６】本発明の第１の実施の形態によるゲート信号線
生成部を実現する１つの例のブロック図

【図７】ＥＬ素子に逆バイアスを印加できる画素構成の
例を示した図

【図８】カレントミラー画素構成における本発明を実施
するための画素構成を示した図

【図９】カレントミラー画素構成での表示行及び非表示
行のゲート信号線の波形を示した図

【図１０】ソース信号線電圧により階調制御を行う画素
構成の場合に、駆動トランジスタとＥＬ素子の間に電流
切断手段を設けた例を示した図

【図１１】本発明の第１の実施の形態を用い、図１０の
画素構成の場合におけるゲート信号線波形を示した図

【図１２】ソース信号線に流れる電圧に応じて階調表示
を行う場合に、ＥＬ素子に逆方向電圧を印加できるよう
にした画素構成を示した図

【図１３】ソース信号線電圧により階調制御を行い、駆
動トランジスタの閾値電圧のばらつきを補正する機能を
入れた画素構成の例を示した図

【図１４】図１３の回路構成において本発明の第１の実
施の形態による表示行及び非表示行のゲート信号線波形
を示した図

【図１５】表示領域の大きさによりＥＬ電源電圧を変化
させることができるようにするためのブロック図

【図１６】ＥＬ素子の電流−電圧−輝度特性を示した図

【図１７】基準電圧と電圧生成部及び電圧出力とソース
信号線及び画素の関係を示した図

【図１８】表示データ入力の形式の一例を示した図

【図１９】本発明の第５の実施の形態である発振周波数
を可変できるようにしたブロック図

【図２０】本発明の第６の実施の形態において全画面表
示時と部分表示時におけるソース及びゲート信号線の印
加パターンを示した図

【図２１】階調数、表示領域の大きさ、及び時間により
同一入力データに対して異なる電流出力を選択できるよ
うにした図

【図２２】折りたたみ型の携帯情報端末における部分表
示を行う例を示した図

【図２３】階調と電流値の関係を示した図

【図２４】本発明の第９の実施の形態におけるｐ型駆動
トランジスタを用いたときの画素構成及び駆動波形を示
した図

【図２５】本発明の第９の実施の形態における表示装置
の構成を示した図

【図２６】本発明の第９の実施の形態におけるｎ型駆動
トランジスタを用いたときの画素構成及び駆動波形を示
した図

【図２７】本発明の第９の実施の形態におけるカレント
ミラー型の画素構成及び駆動波形を示した図

【図２８】本発明の第９の実施の形態におけるソース信
号線電圧値に応じて電流を制御する画素構成としたとき
の回路及び駆動波形を示した図

【図２９】本発明の第１０の実施の形態におけるｎ型ト
ランジスタを用いた逆バイアス印加回路及び駆動波形を
示した図

【図３０】本発明の第１０の実施の形態におけるｐ型ト
ランジスタを用いた逆バイアス印加回路及び駆動波形を
示した図

【図３１】駆動トランジスタとしてｎ型トランジスタを
用いた場合、ＥＬ素子に逆バイアスを印加するための画
素構成を示した図

【図３２】カレントミラーの画素構成においてＥＬ素子
に逆バイアスを印加するための画素構成を示した図

【図３３】ソース信号線に印加される電圧値に応じて階
調表示を行う場合の画素構成におけるＥＬ素子に逆バイ
アス印加を行うための回路構成を示した図

【図３４】逆バイアス信号線をゲート信号線のうちの１
つと共有化した場合の画素構成を示した図

【図３５】スイッチング素子としてトランジスタを用い
た場合のＥＬ素子に逆バイアス電圧を印加するための画
素構成を示した図

【図３６】ｎ型駆動トランジスタの場合に、スイッチン
グ素子をトランジスタを用いて実現する場合のＥＬ素子
に逆バイアス電圧を印加するための画素構成及び波形を
示した図

【図３７】カレントミラーの画素構成におけるトランジ
スタを検査する回路を組み込んだ画素構成を示した図

【図３８】スイッチング素子としてトランジスタを用
い、ＥＬ素子に所定電流の数倍の電流を流した場合のＥ
Ｌ素子に逆バイアス電圧を印加するための画素構成及び
各ゲート信号線波形を示した図

【図３９】複数行の逆バイアス信号線を同時に制御する
場合の画素構成を３行同時の場合について示した図

【図４０】複数行の逆バイアス信号線を同時に制御する
ようにした場合における各行のゲート信号線及び逆バイ
アス信号線電圧の波形の例を示した図

【図４１】本発明の表示装置の構成を示した図

【図４２】表示装置に駆動用半導体回路を配置した例を
示した図

【図４３】ｎチャネルトランジスタで構成した場合の図

【符号の説明】

１１ コントローラ １２ 表示領域記憶手段 １３ パーシャル切り替え部 １４ データＲＡＭ １５ ソースドライバ １６ 表示部 １７ ゲートドライバ ２１ ソース信号線 ２２ ゲート信号線１ ２３ ゲート信号線２ ２４ 蓄積容量 ２５ ＥＬ電源線 ２６ ＥＬ素子 ２７ トランジスタ ２８ 接点 ２５１ 表示部 ２５２ ゲートドライバ ２５３ ソースドライバ ２５４ 基板 ２５７ 接点 ２５８ ゲートオフ電源 ２５９ 逆バイアス制御線 ２６０ ソース信号線 ２６１ ゲート信号線１ ２６２ ゲート信号線２ ２６３ ゲート信号線３ ２６４ 蓄積容量 ２６５ ＥＬ電源線 ２６６ ＥＬ素子 ２６７ トランジスタ ２６８ 逆バイアス電源 ２６９ 逆バイアス信号線 ３０１，３１１，３９１ ゲート信号線１ ３０２，３１２ ゲート信号線２ ３０３，３１３ ゲート信号線３ ３０４ ゲート信号線４ ３３１，３４１，３９２ スイッチング素子 ３３２，３４２ 逆バイアス電源 ３３３，３４３ オフ電源 ３３４，３４４，３５４，３９７，４２４ 接点 ３７１，４２１ トランジスタ ４３１ 電流測定手段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ ６４１ ６４１Ｄ ６８０ ６８０Ｔ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB11 AB17 DB03 GA04 5C080 AA06 BB06 CC03 DD03 DD05 DD10 DD23 DD24 DD25 DD26 DD29 EE17 EE29 EE30 FF03 FF11 HH09 HH13 JJ02 JJ03 JJ04 JJ05 JJ06 KK07

Claims (12)

【特許請求の範囲】
1. 【請求項１】 有機ＥＬ素子を用いた表示装置であっ
   て、 前記有機ＥＬ素子に発光する向きとは逆向きの電圧を印
   加する電圧経路を形成するスイッチング素子と、 前記有機ＥＬ素子と前記スイッチング素子を介して接続
   された逆バイアス信号線と、 複数の電圧源と、 前記複数の電圧源のうち１つを選択し前記逆バイアス信
   号線に出力する電圧選択部を具備し、 前記電圧選択部の操作により前記スイッチング素子にか
   かる電圧を変化させることで前記ＥＬ素子に発光とは逆
   向きに電圧を印加できるようにしたことを特徴とする有
   機ＥＬ素子を用いた表示装置。
2. 【請求項２】 有機ＥＬ素子を用いた表示装置の駆動方
   法であって、 前記有機ＥＬ素子の一端に階調表示を行う経路とは異な
   る電圧印加経路がスイッチング素子を介して形成され、 前記スイッチング素子の前記有機ＥＬ素子とは異なる端
   子に、 階調表示を行う場合には前記有機ＥＬ素子と前記スイッ
   チング素子間の端子電圧以上の電圧を印加し、 非発光の状態では前記有機ＥＬ素子と前記スイッチング
   素子間の端子電圧から前記スイッチング素子のしきい値
   電圧をひいた電圧以下の電圧を印加することを特徴とす
   る有機ＥＬ素子を用いた表示装置の駆動方法。
3. 【請求項３】 前記スイッチング素子がダイオードで形
   成されたことを特徴とする請求項１記載の有機ＥＬ素子
   を用いた表示装置。
4. 【請求項４】 有機ＥＬ素子を用いた表示装置の駆動方
   法であって、前記有機ＥＬ素子の一端に階調表示を行う
   経路とは異なる電圧印加経路を形成するための逆バイア
   ストランジスタが形成され、 前記逆バイアストランジスタのゲート電極とソースもし
   くはドレイン電極が逆バイアス信号線に接続され、 前記逆バイアス信号線電圧を第１の期間と第２の期間で
   異ならせ、 前記第１の期間では前記有機ＥＬ素子が発光し、 前記第２の期間では前記有機ＥＬ素子に発光時とは逆方
   向に電圧を印加させるようにしたことを特徴とする有機
   ＥＬ素子を用いた表示装置の駆動方法。
5. 【請求項５】 駆動用トランジスタに対し、第１の期間
   においては、前記駆動用トランジスタを通してソース信
   号線に電流を流し、逆バイアストランジスタを通じて表
   示素子に発光する向きとは逆向きに電圧を印加し、 第２の期間においては、前記駆動用トランジスタを通し
   て前記表示素子に電流を流し、第３の期間においては、
   前記逆バイアストランジスタを通じて表示素子に発光す
   る向きとは逆向きに電圧を印加する表示装置の駆動方法
   であって、 前記逆バイアストランジスタはゲート電極とソースもし
   くはドレイン電極が逆バイアス信号線に接続され、前記
   逆バイアス信号線は前記第１及び第３の期間では、前記
   発光素子に逆方向に印加する電圧値とし、前記第２の期
   間では、前記表示素子と前記逆バイアストランジスタが
   接続された電位よりも高い電圧値を印加することを特徴
   とする有機ＥＬ素子を用いた表示装置の駆動方法。
6. 【請求項６】 有機ＥＬ素子を用いた表示装置であっ
   て、電源から供給される電流を制御する駆動用トランジ
   スタと、ソース信号線から前記駆動用トランジスタに電
   流経路を形成する信号線接続トランジスタと、前記駆動
   用トランジスタの電流を表示素子に供給する経路を形成
   するＥＬ接続トランジスタと、前記表示素子に発光する
   ときに印加される電圧と逆方向に電圧を印加する経路を
   形成する逆バイアス用スイッチング素子を具備し、 前記逆バイアス用スイッチング素子の前記表示素子と接
   続された端子とは異なる端子には前記信号線接続トラン
   ジスタの制御信号を接続したことを特徴とする有機ＥＬ
   素子を用いた表示装置。
7. 【請求項７】 電源から供給される電流を制御する駆動
   用トランジスタと、ソース信号線から前記駆動用トラン
   ジスタに電流経路を形成する信号線接続トランジスタ
   と、前記駆動用トランジスタの電流を表示素子に供給す
   る経路を形成するＥＬ接続トランジスタと、前記ＥＬ接
   続トランジスタと前記表示素子をつなぐ信号線にソース
   もしくはドレイン電極を接続した逆バイアストランジス
   タが形成され、前記逆バイアストランジスタのドレイン
   もしくはソース電極のうち前記表示素子と接続されてい
   ない電極とゲート電極が接続され、前記逆バイアストラ
   ンジスタのゲート電極に負荷を接続し、前記負荷の電流
   値もしくは電圧値を測定することを特徴とする前記ＥＬ
   接続トランジスタの検査方法。
8. 【請求項８】 電源から供給される電流を制御する駆動
   用トランジスタと、 ソース信号線から前記駆動用トランジスタに電流経路を
   形成する信号線接続トランジスタと、 前記駆動用トランジスタの電流を表示素子に供給する経
   路を形成するＥＬ接続トランジスタと、 前記ＥＬ接続トランジスタと前記表示素子をつなぐ信号
   線にソースもしくはドレイン電極を接続した逆バイアス
   トランジスタとを具備し、 前記逆バイアストランジスタのドレインもしくはソース
   電極のうち前記表示素子と接続されていない電極とゲー
   ト電極が接続され、 前記逆バイアストランジスタのゲート電極に負荷を接続
   し、 前記負荷の電流値もしくは電圧値を測定することを特徴
   とする前記ＥＬ接続トランジスタの検査装置。
9. 【請求項９】 有機ＥＬ素子を用いた表示装置であっ
   て、 電源から供給される電流を制御する駆動用トランジスタ
   と、 ソース信号線から前記駆動用トランジスタに電流経路を
   形成する信号線接続トランジスタと、 前記駆動用トランジスタの電流を表示素子に供給する経
   路を形成するＥＬ接続トランジスタと、 一端が前記ＥＬ接続トランジスタと前記表示素子をつな
   ぐ信号線に接続され、他端が逆バイアス信号線に接続さ
   れたスイッチング素子と、 複数の電圧源と、 前記複数の電圧源のうちの１つを前記逆バイアス信号線
   に接続する選択部を具備し、 前記複数の電圧源のうち１つには前記表示素子に逆方向
   電圧を印加する電圧値が設定され、 別の１つには前記ＥＬ素子に電流を供給するための電源
   が接続され、 前記ＥＬ接続トランジスタが導通時には、前記逆バイア
   ス信号線に前記ＥＬ素子に電流を供給するための電源が
   印加され、前記ＥＬ接続トランジスタが非導通時には前
   記逆バイアス信号線に前記逆方向電圧を印加する電圧値
   が印加されたことを特徴とする有機ＥＬ素子を用いた表
   示装置。
10. 【請求項１０】 駆動用トランジスタに対し、第１の期
    間においては、前記駆動用トランジスタを通してソース
    信号線に電流を流し、第２の期間においては、前記駆動
    用トランジスタを通して有機ＥＬ素子に電流を流し、第
    ３の期間においては、前記有機ＥＬ素子に電流を流さな
    い表示装置の駆動方法であって、 ゲート電極とソースもしくはドレイン電極が逆バイアス
    信号線に接続された逆バイアストランジスタは、前記逆
    バイアス信号線と接続されていない端子が前記有機ＥＬ
    素子に接続され、前記逆バイアス信号線は、さらに複数
    の前記逆バイアストランジスタと接続され、前記逆バイ
    アス信号線の電圧値は接続された前記複数の逆バイアス
    トランジスタに対応する前記駆動用トランジスタが全て
    第１の期間もしくは第３の期間である場合に、前記有機
    ＥＬ素子に逆方向電圧をかけるための電圧値を印加し、
    接続された前記複数の逆バイアストランジスタに対応す
    る前記駆動用トランジスタが全て第１の期間もしくは第
    ３の期間でない場合には、１つの前記逆バイアス信号線
    に接続された複数の前記逆バイアストランジスタが全て
    非導通状態となる電圧値を印加することを特徴とする有
    機ＥＬ表示装置の駆動方法。
11. 【請求項１１】 電源から供給される電流を制御する複
    数の駆動用トランジスタと、ソース信号線から前記複数
    の駆動用トランジスタのうち少なくとも１つの駆動用ト
    ランジスタに電流経路を形成する信号線接続トランジス
    タと、 前記複数の駆動用トランジスタのうち前記信号線接続ト
    ランジスタと接続されていない少なくとも１つの駆動用
    トランジスタの電流を表示素子に供給する経路を形成す
    るＥＬ接続トランジスタと、 前記ＥＬ接続トランジスタと前記表示素子をつなぐ信号
    線にソースもしくはドレイン電極を接続した逆バイアス
    トランジスタとを具備し、 前記逆バイアストランジスタのドレインもしくはソース
    電極のうち前記表示素子と接続されていない電極とゲー
    ト電極が接続され、 前記逆バイアストランジスタのゲート電極に負荷を接続
    し、 前記負荷の電流値もしくは電圧値を測定することを特徴
    とする前記ＥＬ接続トランジスタ及び前記ＥＬ接続トラ
    ンジスタと接続された少なくとも１つの駆動用トランジ
    スタの検査装置。
12. 【請求項１２】 請求項１を用いた表示装置にアンテナ
    と、復調装置とボタンを取り付けたことを特徴とする携
    帯情報端末。