JP2003192473A - Method for flattening ceramic substrate by using porous material - Google Patents
Method for flattening ceramic substrate by using porous materialInfo
- Publication number
- JP2003192473A JP2003192473A JP2002319825A JP2002319825A JP2003192473A JP 2003192473 A JP2003192473 A JP 2003192473A JP 2002319825 A JP2002319825 A JP 2002319825A JP 2002319825 A JP2002319825 A JP 2002319825A JP 2003192473 A JP2003192473 A JP 2003192473A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- porous
- layer
- planarizing
- porous material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は一種の後続の膜層付
着力の要求に対応するための多孔性材料を利用したセラ
ミック基板の平坦化方法に係り、特に、現在の電子情報
通信、光電、ディスプレイ産業中の基板の平坦化処理に
応用される平坦化方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of planarizing a ceramic substrate using a porous material to meet a requirement of adhesion of a subsequent film layer. The present invention relates to a planarization method applied to the planarization processing of a substrate in the display industry.
【０００２】[0002]
【従来の技術】現在の薄膜装置製造工程中、表面平坦度
の要求は相当に重要であり、特に、ウエハ或いはガラス
を基板とする製造業は、基板表面平坦化の処理に相当な
コストを支払っている。このほか、集積回路製造工程
中、金属化モジュールの平坦化技術もまた、製造の成功
の科技を握る。2. Description of the Related Art In the current thin film device manufacturing process, the requirement of surface flatness is quite important, and particularly, the manufacturing industry using a wafer or glass as a substrate pays a considerable cost for processing the surface of the substrate. ing. In addition, during the integrated circuit manufacturing process, metallization module planarization technology is also a key to successful manufacturing.
【０００３】現在、表面平坦化の処理方法として、一般
には機械研磨法、化学機械研磨法（ＣＭＰ）、ケミカル
エッチング法、ＢＰＳＧ（ボロン・リン・ガラス）の高
温グラスフロー、或いはＳＯＧ法が採用され、これらの
方式を利用して処理した後の表面平坦度或いは薄膜の付
着力（ａｄｈｅｓｉｏｎ）にはいずれも一定の制限があ
り、且つ工程が複雑で、製造コストがかかり過ぎる。図
１は周知の技術の平坦化方法比較表である。At present, mechanical polishing, chemical mechanical polishing (CMP), chemical etching, high temperature glass flow of BPSG (boron / phosphorus / glass), or SOG is generally used as a surface flattening treatment method. However, there is a certain limitation on the surface flatness or the adhesion of the thin film after processing using these methods, and the process is complicated and the manufacturing cost is too high. FIG. 1 is a comparative table of a flattening method according to a known technique.
【０００４】[0004]
【発明が解決しようとする課題】本発明の主要な目的
は、上述の欠点を解決し、上述の欠点の存在を無くすこ
とにあり、本発明は一種の多孔性材料を利用したセラミ
ック基板の平坦化方法を提供し、後続の膜層付着力の要
求に対応し、多孔性材料を利用してセラミック基板表面
を平坦化し並びに膜層の付着力を増進し、周知の平坦化
工程を簡易化し、製造コストを下げる。SUMMARY OF THE INVENTION The main object of the present invention is to solve the above-mentioned drawbacks and eliminate the existence of the above-mentioned drawbacks, and the present invention is to flatten a ceramic substrate using a kind of porous material. In order to meet the requirement of the subsequent film layer adhesion force, a porous material is used to planarize the surface of the ceramic substrate and enhance the adhesion of the film layer, simplifying the well-known planarization process, Lower manufacturing costs.
【０００５】上述の目的を達成するため、本発明は一種
の多孔性材料を利用したセラミック基板の平坦化方法を
提供し、後続の膜層付着力の要求に対応し、本発明の方
法は、基板（３０）に順にバッファ層（２０）と多孔ナ
ノメータ構造層（１０）を形成し、この多孔ナノメータ
構造層（１０）が薄膜工程技術に必要な平坦な表面及び
必要な接着効果を提供し、後続のメタライズと電子材料
の付着力と導熱、電気的絶縁、誘電及びその他の電子装
置整合に必要な特性に符合するようにする。In order to achieve the above object, the present invention provides a method of planarizing a ceramic substrate using a kind of porous material, and responds to the requirement of subsequent film layer adhesion. A buffer layer (20) and a porous nanometer-structured layer (10) are sequentially formed on a substrate (30), and the porous nanometer-structured layer (10) provides a flat surface and a necessary adhesive effect required for a thin film process technology. Subsequent metallization and electronic material adhesion and heat transfer, electrical isolation, dielectric and other properties required for electronic device matching are met.
【０００６】[0006]
【課題を解決するための手段】請求項１の発明は、後続
の膜層付着力の要求に符合する多孔性材料を利用したセ
ラミック基板の平坦化方法において、基板（３０）の上
に順にバッファ層（２０）及び多孔ナノメータ構造層
（１０）を形成することを特徴とする、多孔性材料を利
用したセラミック基板の平坦化方法としている。請求項
２の発明は、多孔ナノメータ構造層（１０）の材質が、
沸石、沸石類似物、多孔体、多孔複合体とされたことを
特徴とする、請求項１記載の多孔性材料を利用したセラ
ミック基板の平坦化方法としている。請求項３の発明
は、バッファ層（２０）の材質が、釉薬、ガラス、セラ
ミック、多孔物質、多孔複合材より選択され、且つ該バ
ッファ層（２０）が多孔ナノメータ構造層（１０）と同
一層とされるか多層で組成されたことを特徴とする、請
求項１記載の多孔性材料を利用したセラミック基板の平
坦化方法としている。請求項４の発明は、多孔ナノメー
タ構造層（１０）を制御して基板（３０）に、導熱、電
気的絶縁、誘電及びその他の電子装置を整合させるのに
必要な特性を具備させて、抵抗、インダクタ、コンデン
サその他の受動装置及びその整合型受動装置の基板（３
０）となすことを特徴とする、請求項１記載の多孔性材
料を利用したセラミック基板の平坦化方法としている。
請求項５の発明は、多孔ナノメータ構造層（１０）を制
御して基板（３０）に、導熱、電気的絶縁、誘電及びそ
の他の電子装置を整合させるのに必要な特性を具備させ
て、トランジスタ、ダイオード、メモリ装置その他のの
主動装置及びその整合型主動装置の基板（３０）となす
ことを特徴とする、請求項１記載の多孔性材料を利用し
たセラミック基板の平坦化方法としている。請求項６の
発明は、多孔ナノメータ構造層（１０）を制御して基板
（３０）に、導熱、電気的絶縁、誘電及びその他の電子
装置を整合させるのに必要な特性を具備させて、レーザ
ーダイオード、発光ダイオード、フィールドエミッタそ
の他の発光装置の基板（３０）となすことを特徴とす
る、請求項１記載の多孔性材料を利用したセラミック基
板の平坦化方法としている。請求項７の発明は、多孔ナ
ノメータ構造層（１０）を制御して基板（３０）に、導
熱、電気的絶縁、誘電及びその他の電子装置を整合させ
るのに必要な特性を具備させて、光波導、光検出器その
他の光受動装置及びその整合型光受動装置の基板（３
０）となすことを特徴とする、請求項１記載の多孔性材
料を利用したセラミック基板の平坦化方法としている。
請求項８の発明は、多孔ナノメータ構造層（１０）を制
御して基板（３０）に、導熱、電気的絶縁、誘電及びそ
の他の電子装置を整合させるのに必要な特性を具備させ
て、光増幅器、光スイッチ、光調節器その他の光主動装
置及びその整合型光主動装置の基板（３０）となすこと
を特徴とする、請求項１記載の多孔性材料を利用したセ
ラミック基板の平坦化方法としている。請求項９の発明
は、多孔ナノメータ構造層（１０）を制御して基板（３
０）に、導熱、電気的絶縁、誘電及びその他の電子装置
を整合させるのに必要な特性を具備させて、受動装置、
主動装置、発光装置、光受動装置及び光主動装置の任意
の組合せを整合させてなる集積装置の基板（３０）とな
すことを特徴とする、請求項１記載の多孔性材料を利用
したセラミック基板の平坦化方法としている。請求項１
０の発明は、多孔ナノメータ構造層（１０）を制御して
基板（３０）に、導熱、電気的絶縁、誘電及びその他の
電子装置を整合させるのに必要な特性を具備させて、チ
ップキャリアとなして、受動装置、主動装置、発光装
置、光受動装置及び光主動装置の基板或いはその任意の
組合せを整合させてなる集積装置の基板と整合させたこ
とを特徴とする、請求項１記載の多孔性材料を利用した
セラミック基板の平坦化方法としている。請求項１１の
発明は、多孔ナノメータ構造層（１０）を制御して基板
（３０）に、導熱、電気的絶縁、誘電及びその他の電子
装置を整合させるのに必要な特性を具備させて、低温セ
ラミック共焼上面にあって、基板（３０）の上に順にバ
ッファ層（２０）及び多孔ナノメータ構造層（１０）を
形成することを特徴とする、請求項４から請求項１０の
いずれかに記載の多孔性材料を利用したセラミック基板
の平坦化方法としている。According to a first aspect of the present invention, there is provided a method of planarizing a ceramic substrate using a porous material which meets a requirement for a subsequent film layer adhesion, and a buffer is sequentially provided on the substrate (30). A method of planarizing a ceramic substrate using a porous material is characterized in that a layer (20) and a porous nanometer structure layer (10) are formed. In the invention of claim 2, the material of the porous nanometer structure layer (10) is
The method for flattening a ceramic substrate using a porous material according to claim 1, wherein the method is a zeolite, a zeolite analogue, a porous body, or a porous composite. In the invention of claim 3, the material of the buffer layer (20) is selected from glaze, glass, ceramic, porous material, and porous composite material, and the buffer layer (20) is the same layer as the porous nanometer structure layer (10). The method for flattening a ceramic substrate using a porous material according to claim 1, characterized in that the ceramic substrate is formed into a multilayer structure. The invention according to claim 4 provides the substrate (30) with the properties required for controlling heat conduction, electrical insulation, dielectrics and other electronic devices by controlling the porous nanometer structure layer (10) to provide resistance. , Inductors, capacitors and other passive devices and their matching passive device substrates (3
0) is set, and the method for planarizing a ceramic substrate using the porous material according to claim 1 is provided.
The invention of claim 5 provides a substrate (30) with controlled properties of the porous nanometer-structured layer (10) to provide heat transfer, electrical insulation, dielectric and other properties necessary for electronic devices to provide a transistor. A method of planarizing a ceramic substrate using a porous material according to claim 1, wherein the substrate is used as a substrate for a driving device such as a diode, a memory device or the like and its matching type driving device. The invention of claim 6 provides a laser to control the porous nanometer-structured layer (10) to provide the substrate (30) with heat conduction, electrical insulation, dielectric and other properties necessary for matching electronic devices. The method for planarizing a ceramic substrate using a porous material according to claim 1, wherein the method is used as a substrate (30) for a light emitting device such as a diode, a light emitting diode, a field emitter. The invention according to claim 7 provides a substrate (30) having the properties necessary for controlling heat conduction, electrical insulation, dielectric and other electronic devices by controlling the porous nanometer structure layer (10), Waveguides, photodetectors and other optical passive devices and their matching type optical passive device substrates (3
0) is set, and the method for planarizing a ceramic substrate using the porous material according to claim 1 is provided.
The invention according to claim 8 provides the substrate (30) with the properties necessary for controlling heat conduction, electrical insulation, dielectrics and other electronic devices by controlling the porous nanometer structure layer (10), A method of planarizing a ceramic substrate using a porous material according to claim 1, which is used as a substrate (30) for an optical main unit such as an amplifier, an optical switch, an optical regulator, and its matching type optical main unit. I am trying. The invention of claim 9 controls the porous nanometer-structured layer (10) to control the substrate (3).
0) with the properties required to match heat transfer, electrical insulation, dielectrics and other electronic devices to passive devices,
The ceramic substrate using a porous material according to claim 1, wherein the substrate (30) of an integrated device is formed by aligning any combination of a driving device, a light emitting device, an optical passive device and an optical driving device. Is used as the flattening method. Claim 1
The invention of No. 0 provides a chip carrier with controlled properties of the porous nanometer structure layer (10) to the substrate (30) to match heat conduction, electrical insulation, dielectric and other electronic devices. The substrate of the passive device, the driving device, the light emitting device, the optical passive device and the optical driving device, or any combination thereof, is matched with the substrate of the integrated device. This is a method for planarizing a ceramic substrate using a porous material. The invention of claim 11 provides the substrate (30) with the properties necessary for controlling heat transfer, electrical insulation, dielectrics and other electronic devices by controlling the porous nanometer structure layer (10) to achieve low temperature. The buffer layer (20) and the porous nanometer structure layer (10) are sequentially formed on the substrate (30) on the ceramic co-firing top surface, and the buffer nano layer (10) is formed according to any one of claims 4 to 10. In this method, the ceramic substrate is flattened using the above porous material.
【０００７】[0007]
【発明の実施の形態】本発明は一種の多孔性材料を利用
したセラミック基板の平坦化方法を提供し、本発明の方
法は、後続膜層付着力の要求に対して、多孔性材料を利
用してセラミック基板を平坦化して後続膜層付着力の要
求に符合するようにする。本発明の方法の応用は、基板
（３０）、バッファ層（２０）、多孔ナノメータ構造層
（１０）を具えている。多孔ナノメータ構造層（１０）
は、薄膜工程技術の必要とする平坦な表面と必要な接着
効果を提供し、後続メタライズと電子材料の付着力と導
熱、電気的絶縁、誘電、及びその他の電子装置整合に必
要な特性に符合するようにし、その材料は、沸石、沸石
類似物、多孔物質、多孔複合材その他の多孔性材料で組
成されたグループより選択されるか、或いはこのグルー
プ中の少なくとも一種類の材料で組成される。基板（３
０）は構造強度とその表面固着力を提供し、バッファ層
（２０）は多孔ナノメータ構造層（１０）と同一層とさ
れるか或いは多層で組成される。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method of planarizing a ceramic substrate using a kind of porous material, and the method of the present invention utilizes a porous material to meet the requirement of adhesion of a subsequent film layer. The ceramic substrate is then planarized to meet the requirements for adhesion of subsequent film layers. An application of the method of the invention comprises a substrate (30), a buffer layer (20), a porous nanometer structure layer (10). Porous nanometer structure layer (10)
Provides the flat surface required by thin-film process technology and the required adhesion effect, and meets the properties required for subsequent metallization and electronic material adhesion and heat transfer, electrical insulation, dielectric, and other electronic device matching. The material is selected from the group consisting of zeolite, zeolite analogues, porous materials, porous composites and other porous materials, or is composed of at least one material in this group. . Board (3
0) provides structural strength and its surface adhesion, and the buffer layer (20) is the same layer as the porous nanometer structure layer (10) or is composed of multiple layers.
【０００８】[0008]
【実施例】実施例１：平坦度試験
図２に示されるのは本発明の多孔ナノメータ構造層の基
板平坦化メカニズムに対する構造表示図である。基板
（３０）の上に順に、バッファ層（２０）及び多孔ナノ
メータ構造層（１０）が形成され、基板（３０）は酸化
アルミニウム材質とされ、バッファ層（２０）は釉薬、
多孔ナノメータ構造層（１０）は沸石類似物とされる。
図３は本実施例のＸ光回折（ＸＲＤ）観察で得られたス
ペクトルであり、そのうち、Ｘ光回折スペクトルのピー
クは沸石類似物が組成構造周期性配列により形成する。
図４に示されるのは、本実施例を走査式電子顕微鏡（Ｓ
ＥＭ）で観察して得られた写真であり、ＳＥＭで拡大後
に明らかに該基板（３０）、バッファ層（２０）、及び
多孔ナノメータ構造層（１０）の構造が観察できる。図
５は表面平坦度測定で得られた結果を示し、そのグラフ
中の曲線の上下の起伏の最大落差量がグラフ中に示さ
れ、この測量結果により本発明が基板表面平坦化に対し
て、１Åサイズレベルの表面平坦度を有することが証明
される。EXAMPLES Example 1 Flatness Test FIG. 2 is a structural diagram showing the substrate flattening mechanism of the porous nanometer structure layer of the present invention. A buffer layer (20) and a porous nanometer structure layer (10) are sequentially formed on the substrate (30), the substrate (30) is made of aluminum oxide, and the buffer layer (20) is a glaze.
The porous nanometer structure layer (10) is assumed to be a zeolite analogue.
FIG. 3 is a spectrum obtained by X-ray diffraction (XRD) observation of this example, in which the peak of the X-ray diffraction spectrum is formed by a zeolite-like structure due to the periodic structure arrangement.
FIG. 4 shows that this embodiment is a scanning electron microscope (S
It is a photograph obtained by observing with an EM), and the structures of the substrate (30), the buffer layer (20), and the porous nanometer structure layer (10) can be clearly observed after enlarging with the SEM. FIG. 5 shows the results obtained by the surface flatness measurement, and the maximum amount of relief of the undulations above and below the curve in the graph is shown in the graph. It is proved to have a surface flatness of 1Å size level.
【０００９】実施例２：付着力試験
図６は本発明の実施例１の平坦化基板に６．５μｍアル
ミ膜を成膜してホトマスクエッチング方式で形成したア
ルミ線表示図と、その付着力試験測定結果グラフであ
り、図７は本発明の実施例の平坦化基板に６．５μｍア
ルミ膜を成膜してホトマスクエッチング方式で形成した
アルミ線の光学図である。α−ステップ測定結果はこの
サンプルがアルミ膜厚を６．５μｍとした時極めて良好
な付着力を有することを示す。Example 2: Adhesion test FIG. 6 is a diagram showing an aluminum wire formed by a photomask etching method by depositing a 6.5 μm aluminum film on the flattened substrate of Example 1 of the present invention, and its adhesion test. FIG. 7 is a measurement result graph, and FIG. 7 is an optical diagram of an aluminum wire formed by a photomask etching method by depositing a 6.5 μm aluminum film on the flattened substrate of the embodiment of the present invention. The α-step measurement results show that this sample has extremely good adhesion when the aluminum film thickness is 6.5 μm.
【００１０】実施例３：実施可能性試験
図８は本発明の実施例の平坦化基板上にダイオードを形
成したものの電性特性図であり、図９は本発明の実施例
の平坦化基板上にＲＬＣＤ集積回路を形成したものの電
性特性図であり、平坦化基板上にダイオードとＲＬＣＤ
を具えた集積回路を形成できることを表示し、本実施例
の平坦化後の基板が実施可能性を有することを証明す
る。Example 3: Feasibility test FIG. 8 is a graph showing the electrical characteristics of a diode formed on a flattened substrate according to the embodiment of the present invention, and FIG. 9 is a flattened substrate according to the embodiment of the present invention. FIG. 6 is a graph showing the electrical characteristics of an RLCD integrated circuit formed on a flat substrate with a diode and an RLCD.
It is shown that an integrated circuit including the above can be formed, and the substrate after planarization of this example has a possibility of being implemented.
【００１１】[0011]
【発明の効果】本発明は一種の後続の膜層付着力の要求
に対応するための多孔性材料を利用したセラミック基板
の平坦化方法を提供し、特に、現在の電子情報通信、光
電、ディスプレイ産業中の基板の平坦化処理に応用され
る平坦化方法を提供している。The present invention provides a method of planarizing a ceramic substrate using a porous material to meet the requirement of adhesion force of a subsequent film layer, and more particularly, the present invention provides a method for planarizing a ceramic substrate. Provided is a planarization method applied to a substrate planarization process in industry.
【図１】周知の平坦化技術比較表である。FIG. 1 is a comparison table of known flattening techniques.
【図２】本発明の多孔ナノメータ構造層の基板平坦化メ
カニズムに対する構造表示図である。FIG. 2 is a structural view showing a substrate planarization mechanism of a porous nanometer structure layer of the present invention.
【図３】本発明の実施例のｘ光回折観察で得られたスペ
クトルである。FIG. 3 is a spectrum obtained by x-ray diffraction observation of an example of the present invention.
【図４】本発明の実施例のＳＥＭ観察で得られた写真で
ある。FIG. 4 is a photograph obtained by SEM observation of an example of the present invention.
【図５】本発明の実施例の表面平坦度測定で得られた結
果である。FIG. 5 is a result obtained by measuring the surface flatness of the example of the present invention.
【図６】本発明の実施例の平坦化基板に６．５μｍアル
ミ膜を成膜してホトマスクエッチング方式で形成したア
ルミ線表示図と、その付着力試験測定結果グラフであ
る。FIG. 6 is a diagram showing an aluminum wire formed by a photomask etching method by depositing a 6.5 μm aluminum film on a flattened substrate of an example of the present invention, and an adhesion test measurement result graph thereof.
【図７】本発明の実施例の平坦化基板に６．５μｍアル
ミ膜を成膜してホトマスクエッチング方式で形成したア
ルミ線の光学図である。FIG. 7 is an optical diagram of an aluminum wire formed by a photomask etching method by depositing a 6.5 μm aluminum film on the flattened substrate of the example of the present invention.
【図８】本発明の実施例の平坦化基板上にダイオードを
形成したものの電性特性図である。FIG. 8 is an electrical characteristic diagram of a diode formed on a flattened substrate according to an example of the present invention.
【図９】本発明の実施例の平坦化基板上にＲＬＣＤ集積
回路を形成したものの電性特性図である。FIG. 9 is an electrical characteristic diagram of an RLCD integrated circuit formed on a flattened substrate according to an example of the present invention.
（３０）基板 （２０）バッファ層 （１０）多孔ナノメータ構造層 (30) Substrate (20) Buffer layer (10) Porous nanometer structure layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 張 懷祿 台湾台北縣中和市景平路589號４樓 (72)発明者 洪 松慰 台湾彰化縣二林鎮東和里尚仁街37號 (72)発明者 黄 瑞呈 台湾台中市東區大智路92號１樓 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Zhang Yin 4th floor, 589, Jingping Road, Zhonghe City, Taipei, Taiwan (72) Inventor Hong Song No. 37, Naohito Street, Dongwari Town, Changhua District, Changhua Town, Taiwan (72) Inventor Huang Zui Taichung City, Taiwan Dachi Road, No. 92 No. 1 Tower
Claims (11)
性材料を利用したセラミック基板の平坦化方法におい
て、基板（３０）の上に順にバッファ層（２０）及び多
孔ナノメータ構造層（１０）を形成することを特徴とす
る、多孔性材料を利用したセラミック基板の平坦化方
法。1. A method of planarizing a ceramic substrate using a porous material that meets the requirements of subsequent film layer adhesion, wherein a buffer layer (20) and a porous nanometer structure layer (10) are provided on the substrate (30) in sequence. ) Is formed, a method of planarizing a ceramic substrate using a porous material.
が、沸石、沸石類似物、多孔体、多孔複合体とされたこ
とを特徴とする、請求項１記載の多孔性材料を利用した
セラミック基板の平坦化方法。2. The ceramic substrate using a porous material according to claim 1, wherein the material of the porous nanometer-structured layer (10) is zeolite, zeolite analogue, porous body, or porous composite. Flattening method.
ラス、セラミック、多孔物質、多孔複合材より選択さ
れ、且つ該バッファ層（２０）が多孔ナノメータ構造層
（１０）と同一層とされるか多層で組成されたことを特
徴とする、請求項１記載の多孔性材料を利用したセラミ
ック基板の平坦化方法。3. The material of the buffer layer (20) is selected from glaze, glass, ceramic, porous material and porous composite material, and the buffer layer (20) is the same layer as the porous nanometer structure layer (10). The method for planarizing a ceramic substrate using a porous material according to claim 1, wherein the method is a multi-layer composition.
て基板（３０）に、導熱、電気的絶縁、誘電及びその他
の電子装置を整合させるのに必要な特性を具備させて、
抵抗、インダクタ、コンデンサその他の受動装置及びそ
の整合型受動装置の基板（３０）となすことを特徴とす
る、請求項１記載の多孔性材料を利用したセラミック基
板の平坦化方法。4. The porous nanometer-structured layer (10) is controlled to provide a substrate (30) with the properties required to match heat transfer, electrical insulation, dielectrics and other electronic devices,
The method for planarizing a ceramic substrate using a porous material according to claim 1, which is used as a substrate (30) of a passive device such as a resistor, an inductor, a capacitor, or a matching type passive device thereof.
て基板（３０）に、導熱、電気的絶縁、誘電及びその他
の電子装置を整合させるのに必要な特性を具備させて、
トランジスタ、ダイオード、メモリ装置その他の主動装
置及びその整合型主動装置の基板（３０）となすことを
特徴とする、請求項１記載の多孔性材料を利用したセラ
ミック基板の平坦化方法。5. A porous nanometer-structured layer (10) is controlled to provide a substrate (30) with the properties necessary to match heat transfer, electrical insulation, dielectrics and other electronic devices,
The method for planarizing a ceramic substrate using a porous material according to claim 1, which is used as a substrate (30) of a transistor, a diode, a memory device or other driving device and its matching driving device.
て基板（３０）に、導熱、電気的絶縁、誘電及びその他
の電子装置を整合させるのに必要な特性を具備させて、
レーザーダイオード、発光ダイオード、フィールドエミ
ッタその他の発光装置の基板（３０）となすことを特徴
とする、請求項１記載の多孔性材料を利用したセラミッ
ク基板の平坦化方法。6. A porous nanometer-structured layer (10) is controlled to provide a substrate (30) with the properties required to match heat transfer, electrical insulation, dielectrics and other electronic devices,
The method for planarizing a ceramic substrate using a porous material according to claim 1, which is used as a substrate (30) for a laser diode, a light emitting diode, a field emitter, or another light emitting device.
て基板（３０）に、導熱、電気的絶縁、誘電及びその他
の電子装置を整合させるのに必要な特性を具備させて、
光波導、光検出器その他の光受動装置及びその整合型光
受動装置の基板（３０）となすことを特徴とする、請求
項１記載の多孔性材料を利用したセラミック基板の平坦
化方法。7. A porous nanometer-structured layer (10) is controlled to provide a substrate (30) with the properties required to match heat transfer, electrical insulation, dielectric and other electronic devices,
The method for planarizing a ceramic substrate using a porous material according to claim 1, which is used as a substrate (30) of an optical passive device such as an optical waveguide, a photodetector or the like and its matching type optical passive device.
て基板（３０）に、導熱、電気的絶縁、誘電及びその他
の電子装置を整合させるのに必要な特性を具備させて、
光増幅器、光スイッチ、光調節器その他の光主動装置及
びその整合型光主動装置の基板（３０）となすことを特
徴とする、請求項１記載の多孔性材料を利用したセラミ
ック基板の平坦化方法。8. A porous nanometer-structured layer (10) is controlled to provide a substrate (30) with the properties necessary to match heat transfer, electrical insulation, dielectrics and other electronic devices,
The planarization of a ceramic substrate using a porous material according to claim 1, which is used as a substrate (30) of an optical amplifier, an optical switch, an optical regulator, or other optical prime mover and its matching type optical prime mover. Method.
て基板（３０）に、導熱、電気的絶縁、誘電及びその他
の電子装置を整合させるのに必要な特性を具備させて、
受動装置、主動装置、発光装置、光受動装置及び光主動
装置の任意の組合せを整合させてなる集積装置の基板
（３０）となすことを特徴とする、請求項１記載の多孔
性材料を利用したセラミック基板の平坦化方法。9. A porous nanometer-structured layer (10) is controlled to provide a substrate (30) with the properties required to match heat transfer, electrical insulation, dielectrics and other electronic devices,
Use of a porous material according to claim 1, characterized in that it forms a substrate (30) of an integrated device in which any combination of a passive device, a driving device, a light emitting device, an optical passive device and an optical driving device is aligned. For planarizing a ceramic substrate.
して基板（３０）に、導熱、電気的絶縁、誘電及びその
他の電子装置を整合させるのに必要な特性を具備させ
て、チップキャリアとなして、受動装置、主動装置、発
光装置、光受動装置及び光主動装置の基板或いはその任
意の組合せを整合させてなる集積装置の基板と整合させ
たことを特徴とする、請求項１記載の多孔性材料を利用
したセラミック基板の平坦化方法。10. A chip carrier comprising a porous nanometer-structured layer (10) controlled to provide a substrate (30) with the properties necessary to match heat transfer, electrical insulation, dielectrics and other electronic devices. The substrate of the passive device, the driving device, the light emitting device, the optical passive device and the optical driving device or any combination thereof is aligned with the substrate of the integrated device. A method for planarizing a ceramic substrate using a porous material.
して基板（３０）に、導熱、電気的絶縁、誘電及びその
他の電子装置を整合させるのに必要な特性を具備させ
て、低温セラミック共焼上面にあって、基板（３０）の
上に順にバッファ層（２０）及び多孔ナノメータ構造層
（１０）を形成することを特徴とする、請求項４から請
求項１０のいずれかに記載の多孔性材料を利用したセラ
ミック基板の平坦化方法。11. A low temperature ceramic co-inclusion layer comprising controlled properties of a porous nanometer structure layer (10) for heat transfer, electrical insulation, dielectric and other electronic devices to a substrate (30). The porous layer according to any one of claims 4 to 10, wherein a buffer layer (20) and a porous nanometer structure layer (10) are sequentially formed on the substrate (30) on the baked surface. For planarizing ceramic substrates using flexible materials.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090130728 | 2001-12-10 | ||
| TW90130728A TWI262907B (en) | 2001-12-10 | 2001-12-10 | A planarize ceramic substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003192473A true JP2003192473A (en) | 2003-07-09 |
Family
ID=27607966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002319825A Pending JP2003192473A (en) | 2001-12-10 | 2002-11-01 | Method for flattening ceramic substrate by using porous material |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2003192473A (en) |
| TW (1) | TWI262907B (en) |
-
2001
- 2001-12-10 TW TW90130728A patent/TWI262907B/en not_active IP Right Cessation
-
2002
- 2002-11-01 JP JP2002319825A patent/JP2003192473A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI262907B (en) | 2006-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100754757B1 (en) | Method for multilevel copper interconnects for ultra large scale integration | |
| Heo et al. | Enhanced heat transfer by room temperature deposition of AlN film on aluminum for a light emitting diode package | |
| JP6208646B2 (en) | Bonded substrate, manufacturing method thereof, and supporting substrate for bonding | |
| TWI323034B (en) | Electronic devices with hybrid high-k dielectric and fabrication methods thereof | |
| WO2013145043A1 (en) | Built-up substrate, method for manufacturing same, and semiconductor integrated circuit package | |
| TW200832504A (en) | Flexible substrate with electronic devices and traces | |
| CN106132688A (en) | Goods and method for thin slice and the controlled bonding of carrier | |
| TWI254412B (en) | Imprinting-damascene process for metal interconnection | |
| CN109982834A (en) | The manufacturing method of multilayer board and electronic device | |
| JP2005210090A (en) | Thin film capacitor on ceramic | |
| US6667072B2 (en) | Planarization of ceramic substrates using porous materials | |
| TW200819003A (en) | Device carrying an integrated circuit/components and method of producing the same | |
| JP2002111210A (en) | Wiring board and its manufacturing method | |
| US7332231B2 (en) | Ceramic substrate for thin film electronic component, production method for the same and thin film electronic component using the same | |
| Balachandran et al. | Development of PLZT dielectrics on base metal foils for embedded capacitors | |
| JP2003192473A (en) | Method for flattening ceramic substrate by using porous material | |
| JP2002289604A (en) | Circuit board and its manufacturing method | |
| Yu et al. | Sol-gel derived mesoporous silica films used as low dielectric constant materials | |
| TW479319B (en) | Method and structure of high and low K buried oxide for SOI technology | |
| US10109554B2 (en) | Mechanically stable, thermally conductive and electrically insulating stack forming a mounting device for electronic components | |
| CN1196174C (en) | Method for making ceramic base plate form flat surface by using porous material | |
| JP6087046B2 (en) | Thin film element transfer method and circuit board manufacturing method | |
| KR20100044227A (en) | Interlayer insulation film and wiring structure, and their manufacturing method | |
| JPH0745786A (en) | Composite integrated circuit parts | |
| JPH0236529A (en) | Method of flattening interlayer insulating film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20060829 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |