JP2003188315A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003188315A JP2003188315A JP2003005231A JP2003005231A JP2003188315A JP 2003188315 A JP2003188315 A JP 2003188315A JP 2003005231 A JP2003005231 A JP 2003005231A JP 2003005231 A JP2003005231 A JP 2003005231A JP 2003188315 A JP2003188315 A JP 2003188315A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- chip
- molding
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
び製造方法を提供することを目的とする。 【構成】 ICチップ1,基板2等の半導体部品を、支
持フレーム5他を用いて固定支持する。これをレジン1
4で封止した構成とする。成形金型16他は、分割部品
60、ゴム系樹脂硬化物付きの突起部22を具備した構
造、あるいは、電極表面66に離型剤を付着させた離型
材付き基板71を用いる。 【効果】 レジン封止することで、信頼性が向上する。
放熱効率の高いパッケージが得られる。多ピン化にも容
易に対応可能。成形工程の自動化,省人化が容易である
ため、生産効率の向上,安定生産が可能。低価格で高信
頼のレジン封止型BGAパッケージが得られる。本発明
の成形金型構造であれば、ボイド、基板電極表面のレジ
ンバリ発生を防止できる。
Description
ッケージの製造において、特に、BGAパッケージの構
成部品の固定支持方式及び製造方法に関するものであ
る。 【0002】 【従来の技術】半導体パッケージの構造は、高密度実装
化を図るために小型・薄型化する方向に進んでいる。ま
た、1チップ当りの情報処理量も増大する傾向にあり、
1パッケージ当りの入出力用のピン数が増加する傾向に
ある。しかし、パッケージのサイズを余り大きくするこ
とはできないため、ピン数の増加に伴って、各リードピ
ン間隔が非常に狭くなる傾向にある。このため、回路基
板上に実装する上で高度な実装技術が求められているの
が現状である。この実装を容易にすべく、近年、パッケ
ージの外部接続形態が従来の構造とは違うPGA(ピン
グリッド アレイ)やBGA(ボール グリッド ア
レイ)といった外部接続構造をもつパッケージが見られ
るようになってきた。 【0003】このBGAパッケージには、フェースアッ
プタイプと、フェースダウンタイプとがある。 【0004】フェースアップタイプのBGAパッケージ
の例として、米国特許5,216,278号に開示され
ているBGAの構造概略を図49〜図51を用いて説明
する。 【0005】図49に、BGAパッケージの断面図を示
す。ICチップ1と基板2は、接着剤等により固定され
ている。この基板材質としては、有機物(例えばBTレ
ジン)を用いている。ICチップ1と基板上のパッド1
2とは、ワイヤボンディング13によって電気的に接続
されている。 【0006】図50に、図49を上方より見たときの平
面図を示す。ワイヤボンディング13で接続された基板
上のパッド12からは、電極3と連絡するための配線1
05が設けられており、それぞれスルーホール106を
通じて基板裏面との導通している。 【0007】図51に、図49を下方より見たときの平
面図を示す。この電極3は、格子状に配置されておりこ
こへ金属バンプ4を接合し電気配線は完了する。この構
成品のICチップ1を搭載した基板面をレジン14で蓋
うことで保護しパッケージ形状の完成となっている。 【0008】半導体パッケージを成形するときに生産性
の面から見ると成形金型内に複数個のキャビティを設置
してレジン充填を行うことが通常である。このため、こ
の構造では金型内での位置決めが困難になること、成形
品の取り出し工程が非常に複雑になる等の問題がある。
これら要因により生産コストの上昇が考えられ高額品と
なる問題がある。 【0009】また、フェースダウンタイプのBGAパッ
ケージの例を、米国特許5,148,265号に開示さ
れているBGAの構造概略を、図52〜図53を用いて
説明する。 【0010】図52に、BGAパッケージの斜視図を示
す。構成としては、ICチップ1の回路面上にシリコー
ンゴムなどの挿入物32を置きその上に配線パターンの
ある配線フィルム31を置いたものから構成されてい
る。ICチップ1と配線フィルム31はワイヤボンディ
ング13にて結線している。 【0011】図53に、接続部の拡大断面図を示す。挿
入物32は、柔軟性のある例えばシリコーンレジン等を
用いている。この構成品のICチップ1と配線フィルム
上の電極33を除いた部分をシリコーンレジン等の柔軟
なレジン14で蓋うことで保護しパッケージ形状の完成
となっている。この時、先のフェースアップタイプで述
べたものと同様の問題点が考えられる。すなわち、生産
性の面から見てみると成形をするときに金型内に複数個
のキャビティを設置してレジン充填を行うことが通常で
ある。このため、この構造では金型内での位置決めが困
難になること、成形品の取り出し工程が非常に複雑にな
る等の問題がある。これらの要因により生産コストの上
昇も考えられ高額品となる問題がある。 【0012】一方、基板を含んだ形での成形方式につい
ては、通常、上型と下型の間に基板を設置しその間に設
けたキャビティ内にレジンを充填することが行われてい
る。このため、基板上にレジンを充填するための流路で
あるランナやゲート部を設けなければならず電気回路を
設計する上での制約となる。さらに、不必要となるラン
ナ、ゲートを除去する工程において、基板にダメージを
与えるなど信頼性の低下にもつながる恐れがある。 【0013】また、基板上にレジンを充填するための流
路であるランナやゲート部のない成形方式としては、特
公昭61−46049号公報、特開平4−184944
号公報他多数の例が見られる。特公昭61−46049
号公報では、キャビティ内にレジンを充填するための流
路であるランナやゲート部を成形金型に作り、キャビテ
ィ部分を別の板部品(キャビティプレートと称す)で作
り、基板とともに金型内に設置して成形する方式となっ
ている。この方式においては、基板の電気回路を設計す
る上での制約はないが、薄型の製品を作るときは、キャ
ビティプレートも薄くなるためプレート自体の変形や基
板上に発生するレジンバリの除去など別の問題が生じる
恐れがある。さらに、1回の成形毎にキャビティプレー
トを交換しなければならず成形工程の自動化が難しい等
の問題点がある。 【0014】特開平4−184944号公報では、レジ
ンを充填するための流路であるランナやゲート部を金型
内に組み込んでこの部分が金型を開いたときに摺動する
金型構造を記載している。しかしながら、摺動部上をレ
ジンが流動するためこの摺動部にレジンが流入しやす
く、レジンバリとなって摺動抵抗となり動作不良を起こ
しやすい欠点がある。また、この動作不良は生産上重大
な問題となり得る。 【0015】 【発明が解決しようとする課題】上記従来技術は、レジ
ン成形に用いる成形金型内での上記部品の位置決めが困
難である問題があった。また、成形工程が複雑になるな
ど自動化、省人化を図りにくいという問題があった。こ
れらの要因により、製品が高価格化するという問題があ
った。 【0016】基板を含む成形では、金型内のレジン流路
に摺動部がありこの部分にレジンが侵入してレジンバリ
となり動作不良を起こしやすく生産効率が低下するとい
う問題があった。そして、レジン流路であるランナやゲ
ート部を成形金型に作りキャビティ部分を別の板部品
(キャビティプレート)とし基板と共に金型内に設置し
て成形する方式では、薄型の製品を作るときは、キャビ
ティプレートも薄くなるためプレート自体が変形すると
いう問題があった。さらに、成形毎にキャビティプレー
トを交換する必要があり成形工程の自動化が難しく成形
効率が低下し製品が高価格化するという問題があった。 【0017】本発明は、上記欠点をなくし、生産性が高
く低価格となりえるBGAパッケージ構造並びに製造法
を提供することを目的とする。 【0018】 【課題を解決するための手段】本発明は、上記目的を達
成するために、ICチップ、基板又は配線フィルムを固
定支持する支持フレームを用いたBGAパッケージ構造
とする。ICチップ、基板又は配線フィルムをレジンで
覆うBGAパッケージ構造とする。 【0019】本発明のより具体的に述べれば以下のとお
りとなる。 【0020】本発明の第1の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームを有し、電極部以外の少なくとも一部を有
機物で封止したことを特徴とする半導体装置が提供され
る。 【0021】この場合、上記支持フレームを金属材料で
構成することが好ましい。 【0022】上記支持フレームは、ICチップ、基板又
は、配線フィルムのいずれかを固定支持することが好ま
しい。 【0023】本発明の第2の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームを放熱板とすることを特徴とする半導体装
置が提供される。 【0024】本発明の第3の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームの外枠を取外したことを特徴とした半導体
装置が提供される。 【0025】上記各態様においては、ICチップと基板
を固定支持し、ICチップと基板はボンディングワイヤ
で接続することが好ましい。 【0026】また、ICチップと配線フィルムを固定支
持し、ICチップと配線フィルムはボンディングワイ
ヤ、金属バンプでの接合あるいは導電性樹脂による接着
接合で接続することが好ましい。 【0027】上記第1の態様においては、有機物で封止
する形態は、ICチップと基板をボンディングワイヤで
接続したチップ搭載面並びに基板上の外部と接続する電
極部を除く全ての構成部品を封止あるいはチップ搭載面
並びに基板側面までの封止あるいはチップ搭載面のみを
封止してもよい。 【0028】上記第1の態様においては、有機物で封止
する形態は、ICチップと配線フィルムを金属接合ある
いは導電性樹脂で接続して構成したICチップと配線フ
ィルムの搭載面並びに配線フィルム上の外部電極部を除
いた部分の封止あるいはICチップと配線フィルムの接
合面までの封止あるいは構成品の全てを封止するもので
あってもよい。 【0029】本発明の第4の態様としては、積層回路基
板(以降、”基板”と略す)または絶縁性基材上に配線
パターンを形成した配線フィルムと、ICチップと、を
支持フレーム上に搭載し、ICチップと、上記基板また
は配線フィルムと、を電気的に接続し、上記ICチップ
と、上記基板または上記配線フィルムと、上記支持フレ
ームと、のうちの少なくとも一つについて、少なくとも
その一部を有機材料で、充填封止し、その後、はんだバ
ンプを形成することを特徴とする半導体装置の製造方法
が提供される。 【0030】この場合、上記有機材料の充填封止は、成
形金型を用いて行うことが好ましい。 【0031】さらには、上記成形金型は、上型と、上記
はんだバンプの形成位置に対応して設けられ、上記はん
だバンプを形成する部分の形状を成形するための突起物
を有する下型と、からなるものであって、上記有機材料
の充填封止は、上記互いに電気的に接続された、ICチ
ップと、基板または配線フィルムと、を搭載した支持フ
レームを、上記上型と上記下型との間に挟持し、該成形
金型内に樹脂を押圧することで行うものであってもよ
い。 【0032】本発明の第5の態様としては、半導体装置
の樹脂成形に用いられる成形金型において、上型と、キ
ャビティを備えた下型と、からなり、上記下型は、上記
半導体装置の外部に露出される電極部の配置パターンと
同一のパターンで配置された突起物を、上記キャビティ
に有するものであること、を特徴とする成形金型が提供
される。 【0033】この場合、上記下型は、上記突起物の設け
られた面に、エアベントを有することが好ましい。 【0034】上記エアベントは、上記上記突起物の設け
られている領域の略中央に設けられていることが好まし
い。 【0035】上記下型は、複数の部品から構成されたも
のであり、上記エアベントは、該部品と部品との境界に
おける隙間として形成されていることが好ましい。さら
には、一部の上記部品は、上記キャビティ内へ突き出し
可能に構成されていることが好ましい。 【0036】また、上記突起物の登頂部を被覆した、弾
性を備えた柔軟物をさらに有することが好ましい。 【0037】上記柔軟物は、ゴム系樹脂であってもよ
い。 【0038】上記柔軟物は、シリコンゴム系、または、
ポリ4フッ化エチレン系の、樹脂であってもよい。 【0039】上記突起物の設けられている面は、上記キ
ャビティの底面であることが好ましい。 【0040】本発明の第6の態様としては、積層回路基
板(以下、”基板”と略す)、または、絶縁性基材上に
配線パターンを形成した配線フィルムと、上記基板また
は上記配線フィルムと、電気的に接続されたICチップ
と、上記ICチップと、上記基板または配線フィルムと
を搭載した、支持フレームと、上記ICチップと、上記
基板または上記配線フィルムと、上記支持フレームとの
うちの少なくとも一つについて、少なくともその一部を
封止した封止材と、上記基板または配線フィルムを通じ
て、上記ICチップと電気的に接続され、且つ、外部に
露出した複数の電極部と、を有することを特徴とする半
導体装置が提供される。 【0041】上記電極部は、格子状に配置されていても
よい。 【0042】 【作用】上述の第1〜第3の態様について説明する。 【0043】上記した手段を用いれば、成形金型キャビ
ティ内での位置決めが容易となり成形工程での多数個取
りができる。支持フレームに放熱板としての作用を持た
せること、基板強度を補強し反りを低減できる。また、
ICチップ、基板又は配線フィルムをレジンで封止する
ことによる耐湿信頼性の向上やBGAパッケージの反り
の低減が図れる。併せて、支持フレームを用いることで
各工程の自動化が容易となり生産性の効率向上ができ
る。 【0044】第4、第5、第6の態様についてまとめて
説明する。 【0045】まず、基板または配線フィルムと、ICチ
ップと、を支持フレーム上に搭載し、電気的に接続す
る。そして、これらのうちの少なくとも一つについて、
少なくともその一部を有機材料で、充填封止する。該封
止は、ICチップ等を搭載した支持フレームを、成形金
型の上型と下型との間に挟持し、該成形金型内に樹脂を
押圧することで行う。 【0046】この場合、上記有機材料の充填封止は、成
形金型(上型/下型)を用いて行う。製作しようとして
いる半導体装置がBGAタイプのものであるのならば、
下型のキャビティ底面には、半導体装置の電極部配置パ
ターンと同一のパターンで配置された突起物を設けてお
く。該突起物によって、電極パッド部の周辺の形状を形
作る。 【0047】このような突起物を設けると、下型のキャ
ビティ(特に、突起物が設けられている領域)では、上
型のキャビティに比べて有機材料の流れが悪くなり、該
突起物を設けている領域には空気(ボイド)が残りがち
となる。そのため、上記突起物の設けられた面にエアベ
ントを設けることで、このようなボイトの残留を防止す
る。該エアベントは、下型を構成する複数の部品間の隙
間として実現すれば、技術的に容易に実現可能である
(下型を一つの部品で構成し、これに単独の孔を設ける
ことで実現しても当然構わない)。BGAタイプでは、
半導体装置の下側面の全体に電極パッドが配置されるた
め、最終的には、ボイドも該下側面の中央に集まってく
る。従って、エアベントも、該下側面の中央(すなわ
ち、突起物の設けられている領域の略中央)とすること
で、最後まで確実に空気(ボイド)を排出できる。 【0048】上述したとおり、有機材料の流れは、上型
のキャビティの方がよい。そのため、成形途中、支持フ
レーム等は、上型のキャビティを充填した有機材料によ
って、突起物の側に押された状態となる。これにより、
突起物の登頂部に設けた柔軟物(例えば、ゴム系樹脂、
特に、シリコンゴム系、ポリ4フッ化エチレン系)が弾
性変形し、電極パッド部と該突起物の登頂部との間の隙
間を埋める。これにより、該隙間でのバリの発生を防止
できる。 【0049】下型を構成する部品のうちの一部を、キャ
ビティ内へ突出可能にしておけば、成形品の離型を助け
る突出しピンの役割をも果たさせることができる。 【0050】以上の様に有機材料で封止した後、電極パ
ッド部にはんだバンプを形成することで、第6の態様と
して述べた半導体装置が完成する。 【0051】 【実施例】本発明の実施例を、図1〜図37を用いて説
明する。図1は、第1の実施例のBGAパッケージ構造
の概略を表す斜視図である。フェースアップタイプのB
GAパッケージの構成は、ICチップ1、積層回路基板
2、基板実装面上にある外部導通用の電極3とそれに接
合して外部の電極となる金属バンプ4及びそれらを固定
するための支持フレーム(i)5より成り立っている。
すなわち、支持フレーム(i)5は、外枠6と基板固定
用枠吊りリード7と基板固定用枠8とタブ吊りリード9
とタブ10より構成されている。このタブ10を中心と
してICチップ1並びに基板2が上下から接着剤などに
より固定された状態となる。基板2の基材としては絶縁
物であれば良い。配線は、ICチップ1のパッド11部
と基板2の配線パッド部12とは金線13等によるワイ
ヤボンディングにて電気的に接続されている。ワイヤボ
ンディングで接続された基板2表面のパッド12からは
基板2裏面にある電極3と導通を得るための配線(図示
せず)がされている。これら電気配線は絶縁物(図示せ
ず)で保護されていることは云うまでもない。基板2裏
面へと導通したものはそれぞれの電極3へと配線されて
いる。この状態で成形金型へ設置され基板2実装面にあ
る電極3を除いた部分全体をレジン14により封止して
保護しパッケージ形状の完成となる。レジン封止後、こ
の電極3へ金属バンプ例えばはんだボール等を接合し電
気配線が完了となり製品となる。 【0052】図2〜図4に製造プロセスの概略とそれぞ
れの概略図を併せて示す。レジン成形は、多数個取りの
成形が通常行われており、この場合の製造プロセスにつ
いて以降説明する。図2は、構成部品であるICチップ
1、基板2、支持フレーム(i)5を組み立てるときの
工程の概略(a)を示したものである。すなわち、支持
フレーム(i)5は複数個の成形ができるように多連と
なり(c)に示すような構造となる。この多連支持フレ
ーム(i)5(c)上の各々のタブ10部にICチップ
1(b)を搭載し接着剤などにより固定する。次に、基
板2(d)を多連支持フレーム(i)5(c)裏側より
タブ10裏側並びに基板固定用枠8部へ接着剤などによ
り固定しタブ10部を間に挟んだ三層構造を製造する。
この多連支持フレーム(i)5(c)の外枠上には各製
造プロセスを自動的に行うためのガイド穴(図示せず)
を設けている。その後、ICチップ1上のパッド部(図
示せず)と基板2上のパット部(図示せず)を金線13
等によるワイヤボンディングを行い基板2との導通を取
りチップ/基板搭載多連支持フレーム15(e)を完成
する。 【0053】図3に、チップ/基板搭載多連支持フレー
ム15を用いてレジン成形する工程の概略(a)を示
す。ここでは、熱硬化型樹脂であるエポキシレジンを用
いてトランスファ成形する場合について説明する。成形
金型(i)16(c)内に設けられたキャビティ17内
にチップ/基板搭載多連支持フレーム15(b)を設置
する。この時、成形金型(i)16は、エポキシレジン
が硬化する温度に加熱した状態にある。次に、成型加工
されたレジンタブレット(図示せず)を金型内のポット
部(図示せず)に投入しプランジャ(図示せず)にて押
圧する。プランジャ(図示せず)にて押圧されたレジン
14は加熱溶融し金型内のランナ18→ゲート19を流
動しキャビティ17内へと流入し硬化反応により硬化し
成形品となる。キャビティ17内の状態を拡大図(d)
にて説明する。すなわち、上型20と下型21の間に多
連支持フレーム15を挟みキャビティ17内にチップ/
基板を搭載したタブ10部を設置する。この時、チップ
/基板搭載多連支持フレーム15の位置は、支持フレー
ム上に設けた位置決め穴(図示せず)と金型内の位置決
めピン(図示せず)によりキャビティ17内での位置決
めをすることは云うまでもない。このように、キャビテ
ィ17内に設置した状態でレジンを流入させ電極部以外
を全て蓋いレジン封止を完成する。この時、下型21の
キャビティ部に設けた突起部22により基板2実装面側
にある電極3部へのレジン14の侵入を阻止し電極3部
のみを露出した状態でレジン成形を完了する。 【0054】図4に、成形品〜完成品までの工程の概略
(a)を示す。レジン封止した成形品23(b)は、レ
ジン成形後不用となる支持フレーム外枠6部分並びにゲ
ート19、ランナ18部分は、切断金型24(c)にて
切断され成形品23から分離される。分離された切断成
形品25(d)は次に、外部電極部を形成するための工
程(e)へと進む。すなわち、先に露出させておいた基
板実装面の電極3部へ例えばボール状のはんだ4を供給
し加熱接合し最終的な外部電極部26を完成させて全て
の工程を完了しレジン封止型のBGAパッケージ(f)
を完成する。このように、チップ/基板搭載多連支持フ
レーム15を用いることでレジン封止工程は、現状行わ
れている一般的なトランスファ成形手法でできるため生
産コストの低減、生産効率の向上が図れる。また、チッ
プ/基板をレジン封止することで有機物で構成された基
板の場合は、基板からの吸湿も防止できるため大幅な耐
湿信頼性の向上が図れるものと考える。さらに、稼働時
にチップ発熱が多く冷却する必要がある製品の場合に
は、チップ下のタブ部並びに基板固定枠部分を通して放
熱効果が向上する特徴がある。さらに、高放熱性が必要
となる場合は、先に切断した支持フレーム外枠6部分を
切断せずに放熱板として用いることもできる特徴があ
る。 【0055】本発明の第2の実施例を図5に示す。図5
は、支持フレーム構成部の中でタブ吊りリード部及びタ
ブ部のない支持フレーム(ii)27で構成したBGAパ
ッケージ構造の斜視図である。すなわち、ICチップ1
と基板2を直接接着し支持フレーム(ii)27との接着
は、基板2と基板固定用枠8部分で行ったものである。
このような構造とするとパッケージ厚さを薄くできるな
どの効果がある。また、基板2上のパッド12の配置は
自由に設計できる特徴がある。さらに、チップと基板を
接続するワイヤボンディング工程も容易となる特徴があ
る。また、レジン成形は、図3の(c)、(d)に示す
成形金型16を図26に示す成形金型(ii)40構造の
物と入れ替えて行えば良い。また、図4の(c)に示す
切断金型24は成形品形状により入れ替えることは云う
までもない。 【0056】本発明の第3の実施例を図6に示す。これ
は、基板固定用枠吊りリード7を曲げて基板固定用枠部
分8を基板2の電極3がある実装面側で固定接着する支
持フレーム(iii)28で構成したBGAパッケージ構
造の斜視図である。このような構造にすると基板2上の
パッド配置は自由となり数が多い場合でも対応ができる
特徴がある。さらに、チップと基板を接続するワイヤボ
ンディング工程も容易となる特徴がある。また、レジン
成形は、図3の(c)、(d)に示す成形金型16を図
27に示す成形金型(iii)41構造の物と入れ替えて
行えば良い。また、図4の(c)に示す切断金型24は
成形品形状により入れ替えることは云うまでもない。 【0057】以上第1〜3の実施例は、基板2の電極3
部以外を全てレジンで封止した構造であり高い耐湿信頼
性を確保できる効果がある。この封止は、無機物による
密封方式を用いても同様の効果があることは云うまでも
ない。 【0058】次に、基板側面までレジン封止したパッケ
ージ構造を説明する。この構造の第4の実施例を図7に
示す。支持フレームの構造は、第1の実施例と同様のも
のである。第5の実施例を図8に示す。支持フレーム構
造は、第2の実施例と同様なものである。 【0059】第4、5の実施例は、基板の電極3数が多
くレジン封止が困難となる場合に容易に対応できる特徴
がある。レジン成形は、図3の(c)、(d)に示す成
形金型16を第4の実施例では図28に示す成形金型
(iv)42構造、第5の実施例では図29に示す成形金
型(v)43構造の物と入れ替えて行えば良い。また、
図4の(c)に示す切断金型24は成形品形状により入
れ替えることは云うまでもない。そして、成形金型のキ
ャビティ部の製作(下型キャビティ部の突起部不用)も
容易になり生産コストも低減できる特徴がある。 【0060】次に、チップ/基板搭載面をレジン封止し
たパッケージ構造を説明する。この構造の第6の実施例
を図9に示す。支持フレームの構造は、第1の実施例と
同様のものである。第7の実施例を図10に示す。支持
フレーム構造は、第2の実施例と同様なものである。成
形金型の製作も容易になり生産コストも低減できる特徴
がある。 【0061】第6、7の実施例は、基板の電極3数が多
くレジン封止が困難となる場合に容易に対応できる特徴
がある。レジン成形は、図3の(c)、(d)に示す成
形金型16を第6の実施例では図30に示す成形金型
(vi)46構造、第7の実施例では図31に示す成形金
型(vii)47構造の物と入れ替えて行えば良い。ま
た、図4の(c)に示す切断金型24は成形品形状によ
り入れ替えることは云うまでもない。そして、成形金型
のキャビティ部の製作(下型キャビティ部の突起部不
用)も容易になり生産コストも低減できる特徴がある。 【0062】以上述べた第1〜7の実施例で使用した基
板材質は有機物で構成されたものを中心に説明したが、
目的に応じて無機物を用いてもなんら支障のないことは
云うまでもない。さらに、第1〜7の実施例で共通して
いえることは、支持フレームを用いることで成形後不用
となるランナ、ゲートの切断時にも基板へのダメージを
なくすことができる。すなわち、レジン封止品は、支持
フレーム外枠とは基板固定用枠吊りリードのみでつなが
っているので切断時に基板に加わる応力をなくすことが
でき信頼性を向上できる効果がある。さらに、稼働時に
チップ発熱が多く高放熱性が必要となる場合は、先に切
断した支持フレーム外枠6部分を切断せずに放熱板とし
て用いることができる特徴がある。 【0063】第1〜7の実施例で用いた支持フレームの
1成形品部分のパターンを図11〜図16に示す。図1
1は、第1、4、6の実施例に用いた支持フレームを示
したものである。外枠6と基板固定用枠8は、基板固定
用枠吊りリード7により連結され、タブ10は、タブ吊
りリード9により基板固定用枠8と連結された構造とな
っている。図12は、第2、5、7の実施例に用いた支
持フレームを示したものである。外枠6と基板固定用枠
8は、基板固定用枠吊りリード7により連結された構造
となっている。図13は、第3の実施例に用いた支持フ
レームを示したものである。外枠6と基板固定用枠8
は、基板固定用枠吊りリード7により連結された構造と
なっている。その基板固定用枠吊りリード7は折り曲げ
られ、基板固定用枠8は外枠6より下の位置にある構造
となっている。ここでは、各要素の連結を4ヶ所で行っ
たものについて述べたが必要に応じて連結するリード数
を増減しても良い。 【0064】図14〜図16は、基板固定用枠8の形態
でなく4点で接着するような基板固定用リード30形状
としたときの支持フレームの1成形品部分を示したもの
である。このような支持フレームを用いても先に述べた
ことと同様の効果があることは云うまでもない。これら
図11〜図16の支持フレームは、例えば、Fe−Ni
合金、Cu合金等金属材料を用いても良い。また、各要
素の連結を4ヶ所で行ったものについて述べたが必要に
応じて連結するリード数を増減しても良い。 【0065】そして、図14〜図16で説明した支持フ
レームの外枠6には、各製造プロセスでの位置決めをす
るためのガイド穴29を設けた構造となっている。 【0066】次に、本発明の第8の実施例であるフェー
スダウンタイプのBGAパッケージ構造の斜視図を図1
7に示す。BGAパッケージの構成は、ICチップ1、
耐熱絶縁性基材上に配線パターンを形成した配線フィル
ム31(以降、配線フィルムと略す)、絶縁性の挿入物
32、配線フィルム31上にある電極33とそれに接合
して外部への電極となる金属バンプ4及びそれらを固定
するための支持フレーム(iv)34より成り立ってい
る。すなわち、支持フレーム(iv)34は、外枠部6と
タブ吊りリード9部とタブ部10より構成されている。
このタブ部10にICチップ1の裏面側を接着剤などに
より固定する。配線は、ICチップ1のパッド部(図示
せず)と配線フィルム31の配線パッド部(図示せず)
を金属接合し電気的に接続されている。このフィルム3
1上のパッドから各々の外部電極33へと配線がつなが
っている。この状態で成形金型へ設置され外部電極33
部分、タブ10の裏面側を除いた部分をレジン14によ
り封止して保護しパッケージ形状の完成となる。レジン
封止後、この電極部33へ金属バンプ4例えばはんだボ
ール等を接合し電気配線が完了となり製品となる。 【0067】製造プロセスは、第1の実施例で説明した
ものと構成部材が異なるので図18にその概略を示す。
レジン成形は、多数個取りの成形が通常行われているの
でこの場合について説明する。図18は、構成部品であ
るICチップ1、配線フィルム31、挿入物32、支持
フレーム(iv)34を組み立てるときの工程の概略
(a)を示したものである。すなわち、支持フレーム
(iv)34は複数個の成形ができるように多連となり
(e)に示すような構造となる。この多連支持フレーム
(iv)34(e)上のタブ部10にICチップ1(d)
を搭載接着する。次に、ICチップ1のパッド部以外の
部分に絶縁性の挿入物32(c)を置き接着する。最後
に、配線フィルム31(b)のパッド部(図示せず)と
チップパッド部(図示せず)の位置合わせをし、挿入物
32(c)と接着する。この多連支持フレーム(iv)3
4(e)の外枠上には各製造プロセスを自動的に行うた
めのガイド穴(図示せず)を設けている。ICチップ1
と配線フィルム31の導通は、例えば、Au、はんだ合
金他の金属材料を加熱接合あるいは導電性樹脂例えば金
属粉入りのエポキシ樹脂他を用いて接着接合する。これ
により、チップ/配線フィルム搭載多連フレーム35
(f)の完成となる。その後は、第1の実施例で説明し
た図3〜図4で示す工程と同様の経過を経る。この工程
の中で、レジン成形は、図3の(c)、(d)に示す成
形金型16を図32に示す成形金型(viii)48の構造
の物と入れ替えて行えば良い。また、図4(c)に示す
切断金型24は成形品形状に合わせて入れ替えることは
云うまでもない。このような構造にするとタブ10裏面
が露出していることより高放熱性を得られる特徴があ
る。さらに、冷却フィン等の強制冷却機構を容易に取り
付けられる特徴がある。また、配線フィルム31上の外
部電極33以外はレジンで封止されるので耐湿信頼性が
向上する特徴がある。 【0068】次に、配線フィルム31上の外部電極33
以外は全てレジン14で封止した第9の実施例を図19
に示す。レジン成形は、図3の(c)、(d)に示す成
形金型16を図33に示す成形金型(ix)49の構造の
物と入れ替えて行えば良い。また、図4(c)に示す切
断金型24は成形品形状に合わせて入れ替えることは云
うまでもない。このような構造にすると高い耐湿信頼性
を要求されるものに適した特徴を有したものとなる。 【0069】次に、第10の実施例を図20に示す。こ
れは、チップ/配線フィルムパッド部接合部分のみレジ
ン封止したものである。レジン成形は、図3の(c)、
(d)に示す成形金型16を図34に示す成形金型
(x)50の構造の物と入れ替えて行えば良い。また、
図4(c)に示す切断金型24は成形品形状に合わせて
入れ替えることは云うまでもない。このような構造にす
るとパッケージの薄型化に適した特徴を有するものとな
る。 【0070】本構造において、外部電極数が多くなりチ
ップサイズ内で配置しきれない場合のBGAパッケージ
構造を第11の実施例として図21に示す。支持フレー
ム(v)36は、タブ部10の4辺より拡張タブ37を
必要に応じて張り出させチップ外側電極設置用として用
いる。この拡張タブ37並びにタブ吊りリード9を折り
曲げることでICチップ1上に配される拡張配線フィル
ム38上の電極部39と同じ高さになるように予め高さ
調整をしておく。これにより、拡張配線フィルム38を
接着固定した時の平面度を保持するようにする。この状
態で、レジン封止を行いBGAパッケージとする。製造
プロセスは、図18で説明した各構成部品の組立て工程
を経て第1の実施例で説明した図3〜図4で示す工程と
同様の経過を経る。この工程の中で、レジン成形は、図
3(c)、(d)に示す成形金型16を図35に示す成
形金型(xi)51の構造の物と入れ替えて行えば良い。
また、図4(c)に示す切断金型24は成形品形状に合
わせて入れ替えることは云うまでもない。このように、
支持フレーム(v)36の拡張タブ部37の形状を変更
することで多数の電極数に容易に対応できる特徴があ
る。また、拡張配線フィルム38の平面度も容易に確保
できる特徴がある。そして、タブ部10は露出した状態
であるため、冷却機構を取付けも容易になる特徴があ
る。さらに、拡張タブ部37を通しての放熱効果が大き
い特徴もある。また、レジン封止による耐湿信頼性の向
上は云うまでもない。 【0071】第12の実施例を図22に、第13の実施
例を図23に示す。これは、製品の必要度に応じてレジ
ン14封止部分を変えたものである。レジン成形は、図
3(c)、(d)に示す成形金型16を第12の実施例
では図36に示す成形金型(xii)52の構造の物と、
第13の実施例では図37に示す成形金型(Xiii)53
の構造の物と入れ替えて行えば良い。また、図4(c)
に示す切断金型24は成形品形状に合わせて入れ替える
ことは云うまでもない。これら、パッケージ構造も第1
1の実施例で述べたと同様の特徴を備えていることは云
うまでもない。 【0072】第8〜13の実施例で共通していえること
は、支持フレームを用いることで成形後不用となるラン
ナ、ゲートの切断時にも基板へのダメージをなくすこと
ができる。すなわち、レジン封止品は、支持フレーム外
枠とはタブ吊りリードのみでつながっているので切断時
にチップ,配線フィルムに加わる応力をなくすことがで
き信頼性を向上できる効果がある。さらに、稼働時にチ
ップ発熱が多く高放熱性が必要となる場合は、拡張タブ
部が放熱板となり冷却効率が高くなる特徴がある。そし
て、先に切断した支持フレーム外枠6部分を切断せずに
放熱板として用いることもできる特徴がある。 【0073】第8〜13の実施例で用いた支持フレーム
の1成形品部分のパターンを図24、図25にまとめ
た。図24は、第8〜10の実施例に用いた支持フレー
ムを示したものである。外枠6とタブ10はタブ吊りリ
ード9で連結された構造となっている。図25は、第1
1〜13の実施例に用いた支持フレームを示したもので
ある。外枠6とタブ10はタブ吊りリード9で連結さ
れ、タブ10の4辺からは拡張タブ37が張り出した構
造となっている。その拡張タブ37とタブ吊りリード9
は折り曲げられ、拡張配線フィルム38上の電極部39
が全て同じ高さになるように予め高さ調整された構造と
なっている。ここでは、各要素の連結を4ヶ所で行った
ものについて述べたが必要に応じて連結するリードの数
を増減しても良い。また、図24、図25の支持フレー
ムは、例えば、Fe−Ni合金、Cu合金他の金属材料
を用いても良い。そして、図24、図25の支持フレー
ムはの外枠6には、各製造プロセスでの位置決めをする
ためのガイド穴29を設けた構造となっている。 【0074】第1、2、3、8、9、11、12の実施
例を成形する上では、成形品にボイド等が発生する外
観不良をなくすこと、はんだバンプ等を接合する上で
基板電極表面にレジンバリの発生がないこと、の2つの
課題を解決することが必要である。そこで、以下におい
て、該2つの問題を解決する方法をそれぞれ説明する。 【0075】の問題を解決するための方法について説
明する。 【0076】まず、上記実施例のパッケージを成形した
ときのレジン充填状態を、模式的に図38〜図40を用
いて説明する。これは、課題のボイド発生過程とそれ
を防ぐための方式を示したものである。 【0077】図38は、成形時のレジン充填状態を模式
的に表したものである。 【0078】図38(a)はゲート19を通過したレジ
ン14がキャビティ内を充填する過程を示す。図38
(b)は、図38(a)のI−I線断面図である。図3
9(a)、図39(b)は、その後のレジン充填状態を
示したものである。 【0079】実線54は上型キャビティ部のレジン流動
先端を、また、破線54は、同時刻の下型キャビティ部
のレジン流動先端を、模式的に示したものである。 【0080】図39からわかるように、上型キャビティ
56部と下型キャビティ57部とではレジン流路の形状
が大きく異なる。このため、レジン流動時には上型キャ
ビティ部56の方が下型キャビティ57部に比べ大幅に
早く充填が完了する。流路が複雑である下型キャビティ
57部は、これに遅れて充填される。上型キャビティ5
6部の充填が完了した後、下型キャビティ57部では、
4辺周囲より中央部に向かってレジンの充填が進んでい
く。このため、図39に示されているように、下型キャ
ビティ57部では、下型キャビティ内の空気(ボイド)
58が逃げ場を失い閉じ込められた状態となる。 【0081】そして、最終的にレジン充填が完了した状
態でも、図40に示すとおり、下型キャビティ57の中
央部に空気(ボイド)58が残ったままとなり、成形不
良となる。 【0082】本発明では成形金型の下型キャビティ部に
エアベントを設けることで、ボイド58を無くして成形
不良を防いでいる。以下、該成形金型を、第14の実施
例として図41〜図42を用いて説明する。 【0083】図41は、下型キャビティ部57の中央部
分を拡大したものである。本実施例では、ボイドとなる
空気を逃がすための通路(以降、エアベントと呼ぶ)5
9を、下型キャビティ部57に設けている。 【0084】エアベントは、空気のみを逃し、レジンは
侵入できないような大きさとしなければならない。この
ような大きさの孔を直接形成することは技術的に困難で
あるため、本発明では、下型を複数の部品に分割し、こ
れら部品同士の境界においてエアベントを形成してい
る。具体的には、下型キャビティ部57にある程度の大
きさを孔を設け、該孔に、分割部品60を栓のごとく嵌
合させている。そして、両者の境界面61に所定のすき
まを残すことで、該すきまをエアベント59としてい
る。従って、ボイドは、該エアベント59をとおって、
下型キャビティ57の厚さ方向へと逃げることになる。 【0085】下型キャビティ部57には、既に述べたと
おり、電極部を残すための突起部22が格子状に設けら
れている。分割部品60の上面にも、同様に、突起部2
2を設けている。 【0086】さらに、本実施例では、この分割部品60
に突出しピンも兼ねさせている。つまり、該分割部品6
0を必要に応じてキャビティ57の内側方向へ突き出す
ようにすることで、成形品23の離型を助ける。該分割
部品60の突出し動作は、分割部品60の外側端部を、
上下方向に移動可能に構成された固定板63に取り付け
ることで実現している。これにより、固定板63の上下
方向への移動に伴って、分割部品60はキャビティ内へ
突出可能となっている。 【0087】このような金型を用いた場合の一連の成形
工程を図42を用いて説明する。 【0088】図42(a)は、金型キャビティ内に設置
した支持フレーム5(ここでは、実施例1を例に取
る。)、基板2、ICチップ1のキャビティ中央部を拡
大した断面を示したものである。 【0089】図42(b)はレジン14の充填過程を示
したものである。閉じ込められたボイド58は、エアベ
ント59を通じて、下型キャビティの厚さ方向に流れ
て、キャビティの外へと排出される。図中、該ボイト5
8の流れを矢印で示した。 【0090】図42(c)は、レジン14の充填および
加熱硬化完了後に成形品を離型する際の様子を示したも
のである。固定板63を金型に接近するように移動させ
ると、分割部品60はキャビティ内部へ突出した状態と
なる。これにより成形品23は金型から離型される。ま
た、エアベント59にわずかにレジンが侵入することで
生じたレジンバリ64も、分割部品60の該摺動動作に
伴って剥がれ落ちる。従って、次の成形時にはエアベン
ト59は再び正常な状態に戻る。 【0091】ここでは下型キャビティ部を2分割した場
合について述べたが必要に応じて複数個の分割をしても
なんら差し支えないことは云うまでもない。 【0092】さらに、分割部品60の形状は矩形であっ
たが他の形状(長方形、円形他)でもなんら差し支えな
いことは云うまでもない。 【0093】また、レジンバリの除去を容易にするため
の表面処理、例えば、ポリ4フッ化エチレンコーティン
グ他の処理を行ってもなんら差し支えないことは云うま
でもない。 【0094】このように下型キャビティ部にエアベント
を設けることによりボイドをなくすことができる。さら
に、エアベントを設けるための構成部品(ここでは、分
割部品60)に突出しピンを兼ねさせることで、エアベ
ント部に付着したレジンバリを自動的に除去できる。そ
のため、モールド工程の自動化が容易である。 【0095】次に、上記課題の基板電極表面上のレジ
ンバリ発生過程とそれを防ぐための方法を説明する。 【0096】その前に、レジンバリの発生過程について
図43を用いて説明する。 【0097】図43(a)は、基板電極部と下型キャビ
ティ突起部を拡大した断面を示したものである。 【0098】基板2の電極3の周辺や配線(図示せず)
は、絶縁物65で覆われている。キャビティ内では、基
板2の電極表面66と、下型キャビティの突起部22の
登頂部67と、が接した状態となっている。つまり、固
体表面同士が接している。該接触部分をさらに拡大し模
式的に描いたのが図43(b)である。電極表面66お
よび登頂部67は、共にその表面に微細な凹凸がある。
そのため、両者の接触部には、隙間68が存在する。こ
のような隙間68のある状態でレジン成形を行うと、図
43(c)のように、この隙間68へレジン14が侵入
し、レジンバリ64として電極表面66に残ることにな
る。 【0099】さらに、基板全体から見ると、基板自体の
反り変形や厚さバラツキに起因したレジンバリの発生も
考えられる。 【0100】これら要因に起因したレジンバリの発生を
防止する方法としては、基板を下型キャビティの突起部
に強制的に押し付けることで隙間を無くす方法が考えら
れる。しかし、この方法では、押し付ける力によって基
板が損傷すること等が考えられる。そのため、本発明で
は、離型剤あるいはゴム系樹脂を用いてこの隙間を埋め
ることで、レジンバリを防ぐ方法を提案する。以下、離
型剤を用いる方法を第15の実施例として、また、ゴム
系樹脂を用いる方法を第16の実施例として説明する。 【0101】第15の実施例を図44〜図45を用いて
説明する。 【0102】まず、基板2の電極3と同一のパターンで
配置されたダミー突起物69を備えた、ダミーの型71
を用意する。そして、該ダミー突起物69の登頂部に離
型剤70を塗布する(図44(a)参照)。ダミー突起
物69への離型剤の塗布は、例えば、離型剤を塗布した
板等に、該ダミー突起物69を当てることで容易に可能
である。離型剤としては、例えば、溶剤に分散させた、
シリコーン樹脂系のものあるいはポリ4フッ化エチレン
樹脂系のものがよい。また、成形温度付近で液状に近い
状態となるものであれば、ワックス系のものでも良い。 【0103】次に、基板2を、ダミーの型71に乗せる
(図44(b)参照)。この場合、ダミー突起物69
と、電極3との位置あわせを行っておく。これにより、
電極3の表面(電極表面66)へ離型剤70を転写する
ことができる(図44(c)参照)。 【0104】このようにして電極表面66に離型剤70
を転写された基板2を、レジン成形用の金型にいれる。
すると、基板2の電極表面66と、下型キャビティの突
起部22の登頂部67とは、離型剤70を介して接触し
た状態となる(図45(a)参照)。 【0105】電極表面66と突起部22の表面との間の
隙間は、離型剤70によって埋めらる。これにより、成
形時に該隙間にレジンが侵入することは妨げられ、レジ
ンバリの発生を防ぐことができる(図45(b)参
照)。 【0106】成形後、電極表面66並びに登頂部67に
は離型剤70が付着している(図45(c)参照)。従
って、これを除去した後、電極表面66にはんだバンプ
他の外部電極を形成することで、パッケージが完成す
る。 【0107】第16の実施例を図46〜図47を用いて
説明する。 【0108】該方法では、予め特別の金型を準備してお
く必要がある。先ず、金型の準備段階を説明する。 【0109】先ず、基板2の電極3に、熱硬化型のゴム
系樹脂72を塗布する(図46(a))。熱硬化型のゴ
ム系樹脂としては、例えば、シリコーン樹脂系やポリ4
フッ化エチレン系のものが良い。該ゴム系樹脂72の塗
布は、実施例15における離型剤の塗布方法と同様の方
法を適用可能である。 【0110】続いて、該基板2を成形用の金型に載せる
(図46(b)参照)ことで、下型キャビティの突起部
22にゴム系樹脂72を転写する(図46(c)参
照)。この後、所定の硬化条件にてゴム系樹脂72を硬
化させる。 【0111】このようにして突起部22にゴム系樹脂7
2を備えた金型を作製することができる。次に、この金
型を用いてのレジン成形の様子を図47を用いて説明す
る。 【0112】基板2を先の金型にいれると、基板2の電
極表面66と、下型キャビティの突起部22とは、ゴム
系樹脂硬化物73を介して接触した状態となる(図47
(a)参照))。先に述べたとおり、レジン成形時に
は、下型キャビティ部よりも早い時期に上型キャビティ
の方にレジンが充填される(図38〜図40参照)。従
って、下型キャビティ部へのレジン充填が起こっている
時、上型キャビティ部に充填されているレジンによっ
て、基板2は、下型キャビティの突起部22側へ押し付
けられている。このように基板2が下側に押しつけられ
ることで、電極表面66とゴム系樹脂硬化物73とは密
着する。さらに、これに伴って該ゴム系樹脂硬化物73
が突起物22の表面凹凸に倣って弾性変形することで、
電極表面66と、ゴム系樹脂硬化物73との隙間は埋め
られる(図47(b)参照)。これにより成形時に両者
の間にレジンが侵入し、レジンバリが発生するのを防ぐ
ことができる。 【0113】成形終了後に成形品23を離型すれば、弾
性変形していたゴム系樹脂硬化物73は元の状態に復元
する(図47(c)参照)。従って、該金型は、そのま
ま次回の成形に用いることができる。 【0114】この後、基板2の電極3上にはんだバンプ
他の外部電極を形成することで、パッケージは完成す
る。 【0115】第15の実施例および第16の実施例の効
果を説明する。 【0116】電極表面66にレジンバリができている
と、当該電極表面にははんだバンプを形成することがで
きない。従って、ここでははんだバンプの形成時の歩留
まりに基づいて効果を検討する。はんだバンプ形成可能
率を図48に示した。ここに示したデータは、ここで
は、電極数が400ヶの場合の例である。 【0117】基板電極表面と金型突起部との間に柔軟物
がない方式においては、はんだバンプ形成率は、約50
%であった。これに対して柔軟物(上述の離型剤70あ
るいはゴム系樹脂硬化物72)を金型突起部に設けた第
15、16の実施例では、ほぼ100%の値となってい
た。従って、第15、16の実施例のように基板電極表
面と金型突起部との間に柔軟物を介在させることで、基
板の反りや厚さのバラツキを吸収し、また、両表面の密
着性も向上させて、レジンバリの発生を防止できる。 【0118】ここでは、離型剤、ゴム系硬化物について
述べたが成形温度にて変形する柔軟物であれば同様の効
果があることは云うまでもない。 【0119】 【発明の効果】本発明によれば、支持フレームを用いる
ことで生産性の向上、低価格化を図ることが容易とな
る。また、BGA素子をレジン封止することで耐湿信頼
性等の大幅な向上が図れる。また、第11〜13の実施
例のように電極数が多くチップ外側にも電極を配置する
ような構造においても、支持フレームの構造の中でタブ
の形状を変更した拡張タブ形状とすることで容易に対応
できる。これら、支持フレームを用いることで、通常行
われている成形手法を取り入れることで成形工程の自動
化、省人化が容易であり、生産効率の向上、安定生産が
可能となる。 【0120】レジン成形時に発生するボイドや基板電極
表面のレジンバリを防止する成形金型構造により生産効
率の向上、安定生産が可能となる。
である。 【図2】チップ/基板搭載多連フレーム完成までの工程
図である。 【図3】レジン成形するまでの工程図である。 【図4】成形品から完成までの工程図である。 【図5】第2の実施例のBGAパッケージ構造の斜視図
である。 【図6】第3の実施例のBGAパッケージ構造の斜視図
である。 【図7】第4の実施例のBGAパッケージ構造の斜視図
である。 【図8】第5の実施例のBGAパッケージ構造の斜視図
である。 【図9】第6の実施例のBGAパッケージ構造の斜視図
である。 【図10】第7の実施例のBGAパッケージ構造の斜視
図である。 【図11】第1、4、6の実施例で用いた支持フレーム
の形状図である。 【図12】第2、5、7の実施例で用いた支持フレーム
の形状図である。 【図13】第3の実施例で用いた支持フレームの形状図
である。 【図14】支持フレームの形状を変えたときの形状図で
ある。 【図15】支持フレームの形状を変えたときの形状図で
ある。 【図16】支持フレームの形状を変えたときの形状図で
ある。 【図17】第8の実施例のBGAパッケージ構造の斜視
図である。 【図18】チップ/配線フィルム搭載多連フレーム完成
までの工程図である。 【図19】第9の実施例のBGAパッケージ構造の斜視
図である。 【図20】第10の実施例のBGAパッケージ構造の斜
視図である。 【図21】第11の実施例のBGAパッケージ構造の斜
視図である。 【図22】第12の実施例のBGAパッケージ構造の斜
視図である。 【図23】第13の実施例のBGAパッケージ構造の斜
視図である。 【図24】第8、9、10の実施例で用いた支持フレー
ムの形状図である。 【図25】第11、12、13の実施例で用いた支持フ
レームの形状図である。 【図26】第2の実施例を成形するときの成形金型の斜
視図である。 【図27】第3の実施例の成形するときの成形金型の斜
視図である。 【図28】第4の実施例の成形するときの成形金型の斜
視図である。 【図29】第5の実施例の成形するときの成形金型の斜
視図である。 【図30】第6の実施例の成形するときの成形金型の斜
視図である。 【図31】第7の実施例の成形するときの成形金型の斜
視図である。 【図32】第8の実施例の成形するときの成形金型の斜
視図である。 【図33】第9の実施例の成形するときの成形金型の斜
視図である。 【図34】第10の実施例の成形するときの成形金型の
斜視図である。 【図35】第11の実施例の成形するときの成形金型の
斜視図である。 【図36】第12の実施例の成形するときの成形金型の
斜視図である。 【図37】第13の実施例の成形するときの成形金型の
斜視図である。 【図38】レジン充填過程の状態模式図である。 【図39】レジン充填過程の状態模式図である。 【図40】レジン充填過程終了時の状態模式図である。 【図41】本発明の実施例14の下型キャビティ中央部
の拡大図である。 【図42】本発明の実施例14の作用を示す金型キャビ
ティ中央部の模式図である。 【図43】基板電極部と下型キャビティ突起部との接触
状態を模式的に示した図である。 【図44】本発明の実施例15の基板電極表面に離型剤
を塗布する工程を示す図である。 【図45】離型剤付き基板の成形過程を表す図である。 【図46】本発明の実施例16の突起物22に熱硬化型
ゴム系樹脂を付着させる工程を示す図である。 【図47】ゴム系樹脂硬化物73の付着された突起物2
2を備えた金型を用いて成形する過程を表す図である。 【図48】はんだバンプ形成率の比較図である。 【図49】従来のフェースアップタイプのBGAパッケ
ージの断面図である。 【図50】図49を上側から見た平面図である。 【図51】図49を下側から見た平面図である。 【図52】従来のフェースダウンタイプのBGAパッケ
ージの斜視図である。 【図53】図41の接続部分を拡大した断面図である。 【符号の説明】 1・・・ICチップ、2・・・積層回路基板、4・・・
金属バンプ、5・・・支持フレーム(i)、7・・・基
板固定用枠、15・・・チップ/板搭載多連支持フレー
ム、27・・・支持フレーム(ii)、28・・・支持フ
レーム(iii)、29・・・ガイド穴、30・・・基板
固定用リード、31・・・配線フィルム、32・・・絶
縁性挿入物、34・・・支持フレーム(iv)、35・・
・チップ/配線フィルム搭載支持フレーム、36・・・
支持フレーム(v)、37・・・拡張タブ、38・・・
拡張配線フィルム、58・・・ボイド、60・・・分割
部品、62・・・突出しピン、64・・・レジンバリ、
66・・・電極表面、69・・・ダミー突起物、70・
・・離型剤、71・・・離型剤付き基板、72・・・熱
硬化型のゴム系樹脂、73・・・ゴム系樹脂硬化物
【手続補正書】 【提出日】平成15年2月10日(2003.2.1
0) 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】特許請求の範囲 【補正方法】変更 【補正内容】 【特許請求の範囲】 【請求項1】 半導体装置の製造方法であって、配線基
板又は配線フィルムである基体部材とフレームを接着す
る工程と、半導体チップと該基体部材を電気的に接続す
る工程と、金型を用いて該半導体チップを樹脂封止する
工程を有し、該樹脂封止工程では、該フレームを用いて
該金型内で位置決めを行い該半導体チップを樹脂封止す
ることを特徴とする半導体装置の製造方法。 【請求項2】 請求項1に記載の半導体装置の製造方法
であって、さらに、前記樹脂封止された半導体チップに
半田バンプを形成する工程を有することを特徴とする半
導体装置の製造方法。 【請求項3】 請求項1に記載の半導体装置の製造方法
であって、前記基体部材は絶縁基材と該絶縁基材の両面
上に形成された配線パターンを有し、該基材の両面では
電気的に接続されており、該基体部材の一方の面に前記
半導体チップを搭載し、該半導体チップを搭載した面の
反対側にバンプを形成することを特徴とする半導体装置
の製造方法。 【請求項4】 請求項1に記載の半導体装置の製造方法
であって、前記フレームは複数の半導体チップを支持し
ていることを特徴とする半導体装置の製造方法。 【請求項5】 請求項4に記載の半導体装置の製造方法
であって、さらに、前記複数の半導体チップを支持する
フレームから半導体チップを個別化する工程を有するこ
とを特徴とする半導体装置の製造方法。 【請求項6】 請求項4に記載の半導体装置の製造方法
であって、前記樹脂封止工程において、前記フレームに
固定された複数の半導体チップはトランスファーモール
ドされることを特徴とする半導体装置の製造方法。 【請求項7】 請求項1に記載の半導体装置の製造方法
であって、前記フレームの材料はFe−Ni合金であること
を特徴とする半導体装置の製造方法。 【請求項8】 請求項1に記載の半導体装置の製造方法
であって、前記フレームの材料はCu合金であることを特
徴とする半導体装置の製造方法。 【請求項9】 請求項1に記載の半導体装置の製造方法
であって、前記半導体チップと前記基体部材を電気的に
接続する工程において前記半導体チップと前記基体部材
はワイヤボンディングにより接続し、かつ前記フレーム
は該半導体チップおよび該基体部材と電気的に接続され
ていないことを特徴とする半導体装置の製造方法。 【請求項10】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材と半導体チップを
フレームに固定する工程と、該半導体チップと該基体部
材を電気的に接続する工程と、該半導体チップを金型を
用いて樹脂封止する工程を有し、該樹脂封止工程では、
該複数の半導体チップが固定するフレームを用いて該金
型内で位置決めを行い該半導体チップを樹脂封止するこ
とを特徴とする半導体装置の製造方法。 【請求項11】 請求項10に記載の半導体装置の製造
方法であって、さらに、前記樹脂封止された半導体チッ
プに半田バンプを形成する工程を有することを特徴とす
る半導体装置の製造方法。 【請求項12】 請求項10に記載の半導体装置の製造
方法であって、前記基体部材は絶縁基材の上に配線パタ
ーンが形成され、該基材の両面で電気的に接続されてお
り、該基体部材の一方の面に前記半導体チップを搭載
し、該半導体チップを搭載した面の反対側にバンプを形
成することを特徴とする半導体装置の製造方法。 【請求項13】 請求項10に記載の半導体装置の製造
方法であって、前記フレームは複数の半導体チップを支
持していることを特徴とする半導体装置の製造方法。 【請求項14】 請求項10に記載の半導体装置の製造
方法であって、さらに、前記複数の半導体チップを支持
するフレームから半導体チップを個別化する工程を有す
ることを特徴とする半導体装置の製造方法。 【請求項15】 請求項10に記載の半導体装置の製造
方法であって、前記樹脂封止工程において、前記フレー
ムに固定された複数の半導体チップはトランスファーモ
ールドされることを特徴とする半導体装置の製造方法。 【請求項16】 請求項10に記載の半導体装置の製造
方法であって、前記半導体チップと前記基体部材を電気
的に接続する工程において前記半導体チップと前記基体
部材はワイヤボンディングにより接続し、かつ前記フレ
ームは該半導体チップおよび該基体部材と電気的に接続
されていないことを特徴とする半導体装置の製造方法。 【請求項17】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材と半導体チップを
フレームに固定する工程と、該半導体チップと該基体部
材とを電気的に接続する工程と、該半導体チップを樹脂
封止する工程と、該樹脂封止された半導体チップに半田
バンプを形成する工程を有することを特徴とする半導体
装置の製造方法。 【請求項18】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材に半導体チップを
搭載する工程と、該半導体チップと該基体部材を電気的
に接続する工程と、該基体部材を該基体部材を固定する
フレームに接着する工程と、該半導体チップを樹脂封止
する工程と、該樹脂封止された半導体チップに半田バン
プを形成する工程を有することを特徴とする半導体装置
の製造方法。 【請求項19】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材と該基体部材を固
定するフレームを接着する工程と、半導体チップを該基
体部材に搭載する工程と、該半導体チップと該基体部材
を電気的に接続する工程と、該半導体チップを樹脂封止
する工程と、該樹脂封止された半導体チップに半田バン
プを形成する工程を有することを特徴とする半導体装置
の製造方法。 【請求項20】 請求項17に記載の半導体装置の製造
方法であって、該封止工程において、前記フレームに形
成された位置決め穴により、金型で該フレームを位置決
し樹脂封止することを特徴とする半導体装置の製造方
法。 【請求項21】 請求項17に記載の半導体装置の製造
方法であって、該封止工程において、前記複数の半導体
チップを固定したフレームを金型に配置し、該複数の半
導体チップのいくつかをまとめて樹脂封止することを特
徴とする半導体装置の製造方法。 【請求項22】 請求項1に記載の半導体装置の製造方
法であって、前記基体部材は積層回路基板であることを
特徴とする半導体装置の製造方法。
Claims (1)
- 【特許請求の範囲】 【請求項1】ICチップとそれを搭載・接続する積層回
路基板(以降、基板と略す)あるいは絶縁性基材上に配
線パターンを形成した配線フィルム(以降、配線フィル
ムと略す)とそれらの電気回路部品を外部と接続する電
極部を設け、その電極部に金属性バンプを形成してなる
半導体装置において、前記ICチップ、基板あるいは配
線フィルムを固定支持する支持フレームを有し、電極部
以外の少なくとも一部を有機物で封止したことを特徴と
する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005231A JP3839408B2 (ja) | 1994-02-10 | 2003-01-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1610594 | 1994-02-10 | ||
JP6-16105 | 1994-02-10 | ||
JP2003005231A JP3839408B2 (ja) | 1994-02-10 | 2003-01-14 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2209795A Division JP3404438B2 (ja) | 1994-02-10 | 1995-02-09 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156286A Division JP4065889B2 (ja) | 1994-02-10 | 2006-06-05 | Bgaパッケージ構造を有する半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188315A true JP2003188315A (ja) | 2003-07-04 |
JP3839408B2 JP3839408B2 (ja) | 2006-11-01 |
Family
ID=27614959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005231A Expired - Lifetime JP3839408B2 (ja) | 1994-02-10 | 2003-01-14 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3839408B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010274495A (ja) * | 2009-05-28 | 2010-12-09 | Towa Corp | 電子部品の樹脂封止用の成形型及び樹脂封止方法 |
-
2003
- 2003-01-14 JP JP2003005231A patent/JP3839408B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010274495A (ja) * | 2009-05-28 | 2010-12-09 | Towa Corp | 電子部品の樹脂封止用の成形型及び樹脂封止方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3839408B2 (ja) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169187B1 (ko) | 반도체장치 및 그 제조방법 | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
US6692987B2 (en) | BOC BGA package for die with I-shaped bond pad layout | |
US6001672A (en) | Method for transfer molding encapsulation of a semiconductor die with attached heat sink | |
CN102683221B (zh) | 半导体装置及其组装方法 | |
JP2000294673A (ja) | 半導体装置の製造方法 | |
JP3173459B2 (ja) | 半導体装置の製造方法 | |
JP2004349316A (ja) | 半導体装置及びその製造方法 | |
JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP2003188315A (ja) | 半導体装置及びその製造方法 | |
US20040063272A1 (en) | Semiconductor devices and methods of making the devices | |
JP4313407B2 (ja) | 半導体装置の製造方法 | |
JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
JP4065889B2 (ja) | Bgaパッケージ構造を有する半導体装置の製造方法 | |
JPH10256455A (ja) | ダイ・パッドをオフセットさせた半導体パッケージ及びその製造方法 | |
JPH10112519A (ja) | 熱放散手段を有する集積回路装置及びその製造方法 | |
JPH09312372A (ja) | 半導体装置の製造方法 | |
CN217334014U (zh) | 半导体器件 | |
JP2555931B2 (ja) | 半導体装置の製造方法 | |
JP2004015015A (ja) | 半導体装置及びその製造方法 | |
JP4688647B2 (ja) | 半導体装置とその製造方法 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
US20030214019A1 (en) | Packaging system for semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |