JP2003186457A - Liquid crystal display device and its driving device - Google Patents
Liquid crystal display device and its driving deviceInfo
- Publication number
- JP2003186457A JP2003186457A JP2002321608A JP2002321608A JP2003186457A JP 2003186457 A JP2003186457 A JP 2003186457A JP 2002321608 A JP2002321608 A JP 2002321608A JP 2002321608 A JP2002321608 A JP 2002321608A JP 2003186457 A JP2003186457 A JP 2003186457A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- gamma reference
- reference voltage
- polarity
- gamma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は液晶表示装置及びそ
の駆動装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and its driving device.
【０００２】[0002]
【従来の技術】通常の液晶表示装置（LCD、liquid crys
tal display）は共通電極と色フィルターアレイなどが
備えられている上部表示板と複数の薄膜トランジスタ
（TFT、thin film transistor）と複数の画素電極が備
えられている下部表示板を含む。上部表示板及び下部表
示板には配向膜が塗布されており、配向膜の間には液晶
層が挿入されている。画素電極と共通電極に電圧を印加
すると二つの電極の間に電位差が生じて電場が生成さ
れ、この電場を調節することによって液晶層の液晶分子
の配列を変える。液晶分子の配列が変化すると、液晶層
を通過する光の透過率が変わるので所望の画像を得るこ
とができる。2. Description of the Related Art Conventional liquid crystal display devices (LCD, liquid crys
tal display) includes an upper display panel having a common electrode and a color filter array, a lower display panel having a plurality of thin film transistors (TFTs), and a plurality of pixel electrodes. An alignment film is applied to the upper display panel and the lower display panel, and a liquid crystal layer is inserted between the alignment films. When a voltage is applied to the pixel electrode and the common electrode, a potential difference is generated between the two electrodes to generate an electric field, and by adjusting this electric field, the arrangement of liquid crystal molecules in the liquid crystal layer is changed. When the arrangement of the liquid crystal molecules changes, the transmittance of light passing through the liquid crystal layer changes, so that a desired image can be obtained.
【０００３】このような液晶表示装置において、一般的
にデータドライバは、シフトレジスタ、データレジス
タ、データラッチ、Ｄ/Ａコンバータ及び出力バッファ
を含む。データドライバは、タイミング制御部からドッ
トクロックに合せて順次に入るＲＧＢ各々のデータをラ
ッチし、点順次方式のタイミング体系を線順次方式に変
更して液晶パネルのデータ線にデータ電圧を出力する。
この時、Ｄ/Ａコンバータは外部から入力されるガンマ
基準電圧（ＶＧＭＡ１，．．．，ＶＧＭＡ１８）を基準
にしてデータラッチから入力されるＲＧＢデータをアナ
ログ電圧に変換する。In such a liquid crystal display device, a data driver generally includes a shift register, a data register, a data latch, a D / A converter and an output buffer. The data driver latches each RGB data that is sequentially input from the timing control unit according to the dot clock, changes the dot-sequential timing system to the line-sequential system, and outputs the data voltage to the data line of the liquid crystal panel.
At this time, the D / A converter converts the RGB data input from the data latch into an analog voltage based on the gamma reference voltage (VGMA1, ..., VGMA18) input from the outside.
【０００４】[0004]
【発明が解決しようとする課題】しかし、通常の液晶表
示装置では、Ｒ、Ｇ、Ｂ各々の画素の電気光学的特性が
異なるにもかかわらず、電気光学的特性が同一であると
いう仮定下で同一な信号を使用している。このような結
果により、階調別色感が一定でなかったり、一方に激し
く偏る場合が生ずる。However, in a normal liquid crystal display device, it is assumed that the electro-optical characteristics of the R, G, and B pixels are the same, even though the pixels have different electro-optical characteristics. They are using the same signal. Due to such a result, the color appearance for each gradation may not be constant or may be strongly biased to one side.
【０００５】前記のような問題点を解決するために、デ
ータドライバにＲ、Ｇ、Ｂ別に独立したガンマ基準電圧
を提供することができる。しかし、このような方法はデ
ータドライバのピン数を既存より３６個も増加させ、デ
ータドライバのサイズが増加するという問題点が生じ
る。また、Ｒ、Ｇ、Ｂ別に独立したガンマ基準電圧を生
成するためにガンマ基準電圧を生成する部分が３つのブ
ロックに増え、外部回路の増加と共にデータドライバが
実装されるＰＣＢの面積増加によって液晶表示装置の製
造単価が増加するという問題点がある。In order to solve the above problems, it is possible to provide the data driver with independent gamma reference voltages for R, G, and B. However, such a method causes a problem that the number of pins of the data driver is increased by 36 as compared with the existing one and the size of the data driver is increased. Further, in order to generate an independent gamma reference voltage for each of R, G, and B, the number of parts that generate the gamma reference voltage is increased to three blocks. Due to an increase in external circuits and an increase in the area of the PCB on which the data driver is mounted, the liquid crystal display There is a problem that the manufacturing unit price of the device increases.
【０００６】本発明が目的とする技術的課題は、Ｒ、
Ｇ、Ｂ別に独立したガンマ基準電圧を生成して液晶表示
装置の画質を改善することである。The technical problem that the present invention aims to solve is R,
It is to improve the image quality of the liquid crystal display device by generating independent gamma reference voltages for G and B.
【０００７】[0007]
【課題を解決するための手段】このような課題を解決す
るために本発明は、本発明の第１の特徴による液晶表示
装置はＲ、Ｇ、Ｂ別デジタルガンマデータを出力するタ
イミング制御部とデータドライバを含む。データドライ
バはデジタルガンマ保存部、ガンマ基準電圧生成部及び
デジタル−アナログ変換器を含む。デジタルガンマ保存
部はタイミング制御部からのデジタルガンマデータを保
存し、ガンマ基準電圧生成部は保存されたデジタルガン
マデータに基づいて画像データをアナログ電圧に変換す
る時に用いられるガンマ基準電圧をＲ、Ｇ、Ｂ別に独立
してに生成する。デジタル−アナログ変換器は生成され
たガンマ基準電圧に基づいてＲ、Ｇ、Ｂ各々の画像デー
タをアナログ電圧に変換して出力する。In order to solve such a problem, the present invention provides a liquid crystal display device according to the first feature of the present invention with a timing control section for outputting R, G, B digital gamma data. Includes data driver. The data driver includes a digital gamma storage unit, a gamma reference voltage generation unit and a digital-analog converter. The digital gamma storage unit stores the digital gamma data from the timing control unit, and the gamma reference voltage generation unit sets the gamma reference voltages R and G used when converting the image data to the analog voltage based on the stored digital gamma data. , And B are independently generated. The digital-analog converter converts the R, G, and B image data into analog voltages based on the generated gamma reference voltage and outputs the analog voltages.
【０００８】この時、ガンマ基準電圧生成部はＲ、Ｇ、
Ｂ別デジタルガンマデータの提供を各々受けてアナログ
変換する多数のＤＡＣを含むのが好ましい。At this time, the gamma reference voltage generator is operated by R, G,
It is preferable to include a large number of DACs that receive the digital gamma data for each B and perform analog conversion.
【０００９】本発明の第２の特徴による液晶表示装置は
タイミング制御部、ガンマ基準電圧生成部及びデータド
ライバを含む。タイミング制御部はＲ、Ｇ、Ｂ別デジタ
ルガンマデータを出力し、ガンマ基準電圧生成部はタイ
ミング制御部からのデジタルガンマデータをアナログに
変換してガンマ基準電圧を生成する。データドライバは
ガンマ基準電圧生成部からのガンマ基準電圧をサンプル
/ホールディング処理した後、サンプルされたガンマ基
準電圧を出力するサンプル/ホールディング部、及びサ
ンプルされたガンマ基準電圧に基づいてＲ、Ｇ、Ｂ各々
の画像データをアナログ電圧に変換して出力するデジタ
ル−アナログ変換器を含む。The liquid crystal display device according to the second aspect of the present invention includes a timing controller, a gamma reference voltage generator, and a data driver. The timing control unit outputs R, G, and B digital gamma data, and the gamma reference voltage generation unit converts the digital gamma data from the timing control unit into an analog to generate a gamma reference voltage. The data driver samples the gamma reference voltage from the gamma reference voltage generator
A sample / holding unit that outputs a sampled gamma reference voltage after the holding process, and a digital that converts and outputs each of R, G, and B image data into an analog voltage based on the sampled gamma reference voltage. Includes analog converter.
【００１０】[0010]
【発明の実施の形態】以下、添付した図面を参考として
本発明の実施例について本発明の属する技術分野におけ
る通常の知識を有する者が容易に実施できるように詳細
に説明する。しかし、本発明は多様に相異した形態で具
現することができ、ここで説明する実施例に限るもので
はない。また、明細書全体において類似した部分につい
ては同一の図面符号を使用した。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described in detail with reference to the accompanying drawings so that those skilled in the art to which the present invention pertains can easily carry out the embodiments. However, the present invention can be embodied in various different forms and is not limited to the embodiments described herein. Further, the same reference numerals are used for similar parts throughout the specification.
【００１１】次に、本発明の実施例による液晶表示装置
及びその駆動装置について図面を参考として詳細に説明
する。Next, a liquid crystal display device and its driving device according to an embodiment of the present invention will be described in detail with reference to the drawings.
【００１２】まず、図１及び図２を参照して本発明の実
施例によるデータドライバ及びガンマ基準電圧生成部に
ついて説明する。First, a data driver and a gamma reference voltage generator according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2.
【００１３】図１は本発明の実施例によるデータドライ
バの概略的な平面図であり、図２は本発明の実施例によ
るガンマ基準電圧生成部を示す図面である。FIG. 1 is a schematic plan view of a data driver according to an embodiment of the present invention, and FIG. 2 is a diagram showing a gamma reference voltage generator according to an embodiment of the present invention.
【００１４】図１に示すように、本発明の実施例による
データドライバ１０はガンマレジスタ１００、ガンマ基
準電圧生成部２００、シフトレジスタ３００、データレ
ジスタ４００、データラッチ５００、デジタル−アナロ
グ変換部６００及び出力バッファ７００を含む。シフト
レジスタ３００はタイミングコントローラ（図示せず）
から伝送されるＲ、Ｇ、Ｂデータ（Ｄ０[７:０]−Ｄ５
[７:０]）をシフトしながらデータレジスタ４００に保
存する。デジタル−アナログ変換部６００はデータレジ
スタ４００に保存されたデータ信号をデータラッチ５０
０を経て受信し、これをアナログ階調電圧値に変換す
る。出力バッファ７００はデジタル−アナログ変換部６
００から出力されるアナログ階調電圧を保存し、ロッド
信号を受信するとアナログ階調電圧を複数のデータ線に
印加する。そして、ガンマレジスタ１００はＲ、Ｇ、Ｂ
別デジタルガンマデータを保存し、ガンマ基準電圧生成
部２００はガンマレジスタ１００に保存された値に基づ
いてＲ、Ｇ、Ｂ各々のガンマ基準電圧を生成してデジタ
ル−アナログ変換部６００に出力する。As shown in FIG. 1, the data driver 10 according to the embodiment of the present invention includes a gamma register 100, a gamma reference voltage generator 200, a shift register 300, a data register 400, a data latch 500, a digital-analog converter 600, and a digital-analog converter 600. It includes an output buffer 700. The shift register 300 is a timing controller (not shown)
R, G, B data transmitted from (D0 [7: 0] -D5
[7: 0]) is stored in the data register 400 while being shifted. The digital-analog converter 600 converts the data signal stored in the data register 400 into the data latch 50.
It is received via 0 and converted into an analog gradation voltage value. The output buffer 700 is a digital-analog converter 6
The analog gradation voltage output from 00 is stored, and when the rod signal is received, the analog gradation voltage is applied to the plurality of data lines. Then, the gamma register 100 has R, G, B
The separate digital gamma data is stored, and the gamma reference voltage generation unit 200 generates R, G, and B gamma reference voltages based on the values stored in the gamma register 100 and outputs the gamma reference voltages to the digital-analog conversion unit 600.
【００１５】図２に示すように、ガンマレジスタ１００
はタイミング制御部（図示せず）からデータバスを通じ
てデジタルガンマデータを受信し、ガンマロード（ＧＭ
Ａ＿ｌｏａｄ）信号によってこのデジタルガンマデータ
を保存する。ガンマ基準電圧生成部２００は外部の二つ
の電源（ＡＶＤＤ、ＧＮＤ）に連結されており、ガンマ
レジスタ１００を通じて入力されたカラー別及び極性別
デジタルガンマデータをアナログ値に変換して正/負極
性ガンマ基準電圧をデジタル−アナログ変換部６００に
出力する。As shown in FIG. 2, the gamma register 100
Receives the digital gamma data from the timing controller (not shown) through the data bus, and the gamma load (GM
This digital gamma data is stored by the A_load) signal. The gamma reference voltage generator 200 is connected to two external power supplies (AVDD and GND) and converts the digital gamma data for each color and polarity input through the gamma register 100 into an analog value to obtain a positive / negative gamma. The reference voltage is output to the digital-analog conversion unit 600.
【００１６】以下、本発明の実施例によるガンマ基準電
圧生成部について図面を参照して詳しく説明する。本発
明の実施例では、ガンマ基準電圧生成部２００が提供を
受けるデジタルガンマデータを、例えば９×２×３つ、
つまり、正極性のＲ、Ｇ、Ｂデジタルガンマデータ（Ｄ
V1R−ＤV9R、ＤV1G−ＤV9G、ＤV1B−ＤV9B）及び負極性
のＲ、Ｇ、Ｂデジタルガンマデータ（ＤV10R−ＤV18R、
ＤV10G−ＤV18G、ＤV1 0B−ＤV18B）であると仮定して説
明するが、これに限らずいくつかのデジタルガンマデー
タの提供を受ける場合にも適用できる。Hereinafter, a gamma reference voltage generator according to an embodiment of the present invention will be described in detail with reference to the drawings. In the embodiment of the present invention, the digital gamma data provided by the gamma reference voltage generator 200 is, for example, 9 × 2 × 3,
That is, positive polarity R, G, B digital gamma data (D
V1R -D V9R, D V1G -D V9G , D V1B -D V9B) and negative R, G, B digital gamma data (D V10R -D V18R,
D V10G -D V18G, description will be made assuming a D V1 0B -D V18B), but can also be applied to a case to be provided for some of the digital gamma data is not limited thereto.
【００１７】まず、図３を参照して本発明の第１実施例
によるガンマ基準電圧生成部について説明する。First, the gamma reference voltage generator according to the first embodiment of the present invention will be described with reference to FIG.
【００１８】図３は本発明の第１実施例によるガンマ基
準電圧生成部を示す図面である。FIG. 3 is a diagram showing a gamma reference voltage generator according to the first embodiment of the present invention.
【００１９】図３に示したように、本発明の第１実施例
によるガンマ基準電圧生成部２００は各々正極性及び負
極性ガンマ電圧出力のための正極性及び負極性ガンマ基
準電圧生成部２１０、２４０を含む。As shown in FIG. 3, the gamma reference voltage generator 200 according to the first embodiment of the present invention includes a positive and negative gamma reference voltage generator 210 for outputting positive and negative gamma voltage, respectively. Including 240.
【００２０】この時、ガンマ基準電圧生成部２００はガ
ンマレジスタ１００からＲ、Ｇ、Ｂ各々のデジタルガン
マデータを同時に受信し、各々のＤＡＣ（２２１−２２
３、２５１−２５３）が該当するガンマ基準電圧を生成
する。この時、ガンマ基準電圧生成部２００がＲ、Ｇ、
Ｂガンマ基準電圧を生成するためには、Ｒ、Ｇ、Ｂデジ
タルガンマデータに一対一で対応する個数のＤＡＣ（２
２１−２２３、２５１−２５３）がガンマ基準電圧生成
部２００に形成されなければならない。例えば、本発明
の第１実施例によるガンマ基準電圧生成部２００は９×
２×３つのＤＡＣを含むのが好ましい。At this time, the gamma reference voltage generator 200 receives the digital gamma data of each of R, G and B from the gamma register 100 at the same time, and each DAC (221-22).
3, 251-253) generates the corresponding gamma reference voltage. At this time, the gamma reference voltage generation unit 200 causes the R, G,
In order to generate the B gamma reference voltage, the number of DACs (2
21-223, 251-253) must be formed in the gamma reference voltage generator 200. For example, the gamma reference voltage generator 200 according to the first exemplary embodiment of the present invention is 9 ×.
It is preferable to include 2 × 3 DACs.
【００２１】詳しく説明すると、正極性ガンマ基準電圧
生成部２１０はＲ、Ｇ、Ｂに対して各々９つのデジタル
−アナログ変換器（以下、ＤＡＣとする）（２２１−２
２３）を含み、ＤＡＣ（２２１−２２３）は各々正極性
のＲ、Ｇ、Ｂデジタルガンマデータ（ＤV1R−ＤV9R、Ｄ
V1G−ＤV9G、ＤV1B−ＤV9B）をアナログに変換して正極
性のＲ、Ｇ、Ｂガンマ基準電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ
9G、Ｖ1B−Ｖ9B）を生成する。同様に負極性ガンマ基準
電圧生成部２４０もＲ、Ｇ、Ｂに対して各々９つのＤＡ
Ｃ（２５１−２５３）を含み、負極性のＲ、Ｇ、Ｂデジ
タルガンマデータ（ＤV10R−ＤV18R、ＤV10G−ＤV18G、
ＤV10B−ＤV18B）を負極性のＲ、Ｇ、Ｂガンマ基準電圧
（Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）に変換
する。More specifically, the positive gamma reference voltage generator 210 has nine digital-analog converters (hereinafter referred to as DACs) (221-2) for R, G and B (221-2).
23), and the DACs (221-223) each have positive polarity R, G, B digital gamma data (D V1R -D V9R , D).
V1G -D V9G, D V1B -D V9B ) of positive polarity to an analog R, G, B gamma reference voltage (V 1R -V 9R, V 1G -V
9G, to produce a V 1B -V 9B). Similarly, the negative gamma reference voltage generator 240 has nine DAs for R, G, and B, respectively.
Negative polarity R, G, B digital gamma data (D V10R -D V18R , D V10G -D V18G , including C (251-253),
D V10B- D V18B ) is converted to a negative R, G, B gamma reference voltage (V 10R -V 18R , V 10G -V 18G , V 10B -V 18B ).
【００２２】ＤＡＣ（２２１−２２３、２５１−２５
３）で生成された正極性及び負極性のＲ、Ｇ、Ｂガンマ
基準電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B、Ｖ
10R−Ｖ1 8R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）はデジタル
−アナログ変換部６００に出力され、デジタル−アナロ
グ変換部６００は正極性及び負極性のＲ、Ｇ、Ｂガンマ
基準電圧に基づいてデータラッチ５００で入力される各
々のＲ、Ｇ、Ｂ画像データ（Ｒ０、Ｇ０、Ｂ０、Ｒ１、
Ｇ１、Ｂ１、．．．）をアナログ電圧に変換する。DAC (221-223, 251-25
Positive and negative generated in 3) R, G, B gamma reference voltage (V 1R -V 9R, V 1G -V 9G, V 1B -V 9B, V
10R -V 1 8R, V 10G -V 18G, V 10B -V 18B) is digital - are output to the analog converter unit 600, a digital - analogue converter unit 600 is a positive polarity and negative polarity of R, G, B gamma reference voltages The R, G, B image data (R0, G0, B0, R1,
G1, B1 ,. ． ． ) To an analog voltage.
【００２３】しかし、このようなガンマ基準電圧生成部
２００に含まれるＤＡＣの個数を本発明の第１実施例よ
り減らすことができ、次にこのような実施例について図
４乃至図１２を参照して説明する。However, the number of DACs included in the gamma reference voltage generator 200 can be reduced as compared with the first embodiment of the present invention. Next, referring to FIGS. Explain.
【００２４】まず、図４及び図５を参照して本発明の第
２実施例によるガンマ基準電圧生成部について説明す
る。First, a gamma reference voltage generator according to the second embodiment of the present invention will be described with reference to FIGS. 4 and 5.
【００２５】図４は本発明の第２実施例によるガンマ基
準電圧生成部を示す図面であり、図５は本発明の第２実
施例によるガンマ基準電圧生成部に含まれるサンプル/
ホールド回路部を示す図面である。FIG. 4 is a diagram showing a gamma reference voltage generator according to a second embodiment of the present invention, and FIG. 5 is a sample / sample included in the gamma reference voltage generator according to the second embodiment of the present invention.
6 is a view showing a hold circuit unit.
【００２６】図４に示したように、本発明の第２実施例
によるガンマ基準電圧生成部２００も第１実施例でのよ
うに正極性及び負極性ガンマ基準電圧生成部２１０、２
４０を含み、正極性及び負極性ガンマ基準電圧生成部２
１０は各々ＤＡＣ部２２０、２５０及びサンプル/ホー
ルディング部２３０、２６０を含む。As shown in FIG. 4, the gamma reference voltage generator 200 according to the second embodiment of the present invention also has the positive and negative gamma reference voltage generators 210 and 2 as in the first embodiment.
40 including the positive and negative gamma reference voltage generators 2
10 includes DAC units 220 and 250 and sample / holding units 230 and 260, respectively.
【００２７】ＤＡＣ部２２０はＲ、Ｇ、Ｂ別に時分割さ
れて入力される正極性のデジタルガンマデータ（ＤV1R
−ＤV9R、ＤV1G−ＤV9G、ＤV1B−ＤV9B）を各々アナロ
グに変換して正極性のＲ、Ｇ、Ｂガンマ基準電圧（Ｖ1R
−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ 9B）を生成する９つのＤ
ＡＣを含む。サンプル/ホールディング部２３０はＤＡ
Ｃ部２２０で生成された正極性のＲ、Ｇ、Ｂガンマ基準
電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B）を各々サ
ンプリングするためのサンプル/ホールド回路部（Ｓ/Ｈ
Ｉ）（２３１−２３３）を含む。同様にＤＡＣ部２５０
はＲ、Ｇ、Ｂ別に時分割されて入力される負極性のデジ
タルガンマデータ（ＤV10R−ＤV18R、Ｄ V10G−ＤV18G、
ＤV10B−ＤV18B）を各々アナログに変換して負極性の
Ｒ、Ｇ、Ｂガンマ基準電圧（Ｖ10R−Ｖ18R、Ｖ10G−Ｖ
18G、Ｖ10B−Ｖ18B）を生成する９つのＤＡＣを含む。
サンプル/ホールディング部２６０はＤＡＣ部２５０で
生成された負極性のＲ、Ｇ、Ｂガンマ基準電圧（Ｖ10R
−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）を各々サンプ
リングするためのサンプル/ホールド回路部（Ｓ/ＨＩ）
（２６１−２６３）を含む。The DAC unit 220 is time-divided for each of R, G, and B.
Positively input digital gamma data (DV1R
-DV9R, DV1G-DV9G, DV1B-DV9B) Each
R, G, B gamma reference voltage (V1R
-V9R, V1G-V9G, V1B-V 9B) Generating 9 D
Including AC. Sample / holding unit 230 is DA
Positive R, G, B gamma reference generated in the C section 220
Voltage (V1R-V9R, V1G-V9G, V1B-V9B)
Sample / hold circuit (S / H)
I) (231-233). Similarly, the DAC unit 250
Is a negative polarity digital input that is time-divided by R, G, and B.
Targamma data (DV10R-DV18R, D V10G-DV18G,
DV10B-DV18B) Are converted into analog and negative polarity
R, G, B gamma reference voltage (V10R-V18R, V10G-V
18G, V10B-V18B) Generating 9 DACs.
The sample / holding unit 260 is the DAC unit 250.
Generated negative polarity R, G, B gamma reference voltages (V10R
-V18R, V10G-V18G, V10B-V18B) Each sump
Sample / hold circuit (S / HI) for ringing
(261-263) is included.
【００２８】詳しく説明すると、Ｒサンプル/ホールド
回路部２３１はアナログ変換されて入力される正極性の
Ｒガンマ基準電圧（Ｖ1R−Ｖ9R）をサンプリングしてデ
ジタル−アナログ変換部６００に出力する。デジタル−
アナログ変換部６００はサンプリングされた正極性のＲ
ガンマ基準電圧（Ｖ1R−Ｖ9R）に基づいてデータラッチ
５００で入力される各々のＲ画像データ（Ｒ０、Ｒ
１、．．．）をアナログ電圧に変換する。同様に、Ｇ及
びＢサンプル/ホールド回路部２３２、２３３は各々正
極性のＧ及びＢガンマ基準電圧（Ｖ1G−Ｖ9G、Ｖ1B−Ｖ
9B）をサンプリングしてデジタル−アナログ変換部６０
０に出力する。そして、負極性のガンマ基準電圧生成部
２４０のＤＡＣ部２５０及びサンプル/ホールディング
部２６０は負極性のＲ、Ｇ、Ｂデジタルガンマデータ
（ＤV10R−ＤV18R、ＤV10G−ＤV18G、Ｄ V10B−ＤV18B）
をアナログ変換して負極性のＲ、Ｇ、Ｂガンマ基準電圧
（Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）を生成
し、これをサンプリングしてデジタル−アナログ変換部
６００に出力するという点を除けば正極性のガンマ出力
部２１０のＤＡＣ部２２０及びサンプル/ホールディン
グ部２３０と同一に機能する。Explaining in detail, R sample / hold
The circuit portion 231 has a positive polarity that is input after being converted into analog.
R gamma reference voltage (V1R-V9R) Is sampled
It is output to the digital-analog conversion unit 600. Digital-
The analog converter 600 is a positive polarity R sampled.
Gamma reference voltage (V1R-V9RData latch based on
Each R image data (R0, R
1 ,. ． ． ) To an analog voltage. Similarly, G and
And B sample / hold circuit sections 232 and 233 are positive.
Polarity G and B gamma reference voltage (V1G-V9G, V1B-V
9B) Is sampled and the digital-analog converter 60 is sampled.
Output to 0. And a negative gamma reference voltage generator
240 DAC section 250 and sample / holding
Part 260 is negative polarity R, G, B digital gamma data
(DV10R-DV18R, DV10G-DV18G, D V10B-DV18B)
Analog conversion to negative polarity R, G, B gamma reference voltage
(V10R-V18R, V10G-V18G, V10B-V18B)Generate a
And sample this to digital-analog converter
Positive gamma output except output to 600
DAC part 220 and sample / holding part of part 210
It functions in the same way as the plug unit 230.
【００２９】そして、サンプル/ホールディング部２３
０、２６０のサンプル/ホールド回路部２３１−２３
３、２６１−２６３のうちの1つのサンプル/ホールド回
路部２３１について図５を参照して詳しく説明する。サ
ンプル/ホールド回路部２３１はＤＡＣ部２２０の９つ
のＤＡＣから入力される正極性のＲガンマ基準電圧を各
々サンプリングする９つのサンプル/ホールド回路を含
む。各サンプル/ホールド回路はスイッチ（ＳＷ）、キ
ャパシタ（Ｃ１）及びバッファ（ｂｕｆ）からなる。サ
ンプル開始信号によってスイッチ（ＳＷ）が点灯される
と、ＤＡＣから入力されるガンマ基準電圧はキャパシタ
（Ｃ１）に保存されながらサンプリングされ、サンプリ
ングされたガンマ基準電圧はアナログバッファを通じて
デジタル−アナログ変換部６００に出力される。The sample / holding unit 23
0/260 sample / hold circuit units 231-23
The sample / hold circuit unit 231 out of 3, 261-263 will be described in detail with reference to FIG. The sample / hold circuit unit 231 includes nine sample / hold circuits that respectively sample the positive R gamma reference voltage input from the nine DACs of the DAC unit 220. Each sample / hold circuit includes a switch (SW), a capacitor (C1) and a buffer (buf). When the switch (SW) is turned on by the sample start signal, the gamma reference voltage input from the DAC is sampled while being stored in the capacitor (C1), and the sampled gamma reference voltage is passed through the analog buffer to the digital-analog converter 600. Is output to.
【００３０】以上で説明したように、本発明の第２実施
例によるとガンマ基準電圧生成部２００に備わるＤＡＣ
の個数は９+９、つまり、１８個であるので、本発明の
第１実施例に比べて１/３に減少する。As described above, the DAC included in the gamma reference voltage generator 200 according to the second embodiment of the present invention.
Is 9 + 9, that is, 18, which is 1/3 of that of the first embodiment of the present invention.
【００３１】本発明の第２実施例では正極性及び負極性
について別途のＤＡＣ部を使用したが、正極性及び負極
性を全て支援するＤＡＣ部を用いることができる。以下
このような実施例について図６を参照して説明する。In the second embodiment of the present invention, the separate DAC section is used for positive and negative polarities, but a DAC section for supporting both positive and negative polarities may be used. Hereinafter, such an embodiment will be described with reference to FIG.
【００３２】図６は本発明の第３実施例によるガンマ基
準電圧生成部を示す図面である。FIG. 6 is a diagram showing a gamma reference voltage generator according to a third embodiment of the present invention.
【００３３】図６に示したように、本発明の第３実施例
によるガンマ基準電圧生成部２００は正極性及び負極性
のデジタルガンマデータに対して同一なＤＡＣ部２２０
を使用するという点を除けば第２実施例と同一である。As shown in FIG. 6, the gamma reference voltage generator 200 according to the third embodiment of the present invention uses the same DAC unit 220 for positive and negative digital gamma data.
The second embodiment is the same as the second embodiment except that is used.
【００３４】詳しく説明すると、ＤＡＣ部２２０は９つ
のＤＡＣからなっており、Ｒ、Ｇ、Ｂ及び極性別に時分
割されて順次に入力される正極性のＲ、Ｇ、Ｂデジタル
ガンマデータ（ＤV1R−ＤV9R、ＤV1G−ＤV9G、ＤV1B−
ＤV9B）と負極性のＲ、Ｇ、Ｂデジタルガンマデータ
（ＤV10R−ＤV18R、ＤV10G−ＤV18G、ＤV10B−ＤV18B）
をアナログ変換して正極性及び負極性のＲ、Ｇ、Ｂガン
マ基準電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B、Ｖ
10R−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）を生成す
る。また、ＤＡＣ部２２０は正極性及び負極性のＲ、
Ｇ、Ｂガンマ基準電圧を各々サンプル/ホールディング
部２３０及びサンプル/ホールディング部２６０に出力
する。そして、このようなサンプル/ホールディング部
２３０、２６０は各々本発明の第２実施例で説明したサ
ンプル/ホールディング部２３０、２６０と同一であ
る。More specifically, the DAC unit 220 is composed of nine DACs. R, G, B and positive polarity R, G, B digital gamma data (D V1R) which are sequentially input by time division are input. -D V9R , D V1G- D V9G , D V1B-
D V9B ) and negative polarity R, G, B digital gamma data (D V10R- D V18R , D V10G- D V18G , D V10B- D V18B )
Analog conversion to the positive and negative R, G, B gamma reference voltage (V 1R -V 9R, V 1G -V 9G, V 1B -V 9B, V
10R - V18R , V10G - V18G , V10B - V18B ). In addition, the DAC unit 220 has positive and negative R,
The G and B gamma reference voltages are output to the sample / holding unit 230 and the sample / holding unit 260, respectively. The sample / holding parts 230 and 260 are the same as the sample / holding parts 230 and 260 described in the second embodiment of the present invention.
【００３５】このように本発明の第３実施例によると、
ガンマ基準電圧生成部２００に備わるＤＡＣの個数は９
つであるので、本発明の第１実施例に比べて１/６に減
少する。Thus, according to the third embodiment of the present invention,
The number of DACs included in the gamma reference voltage generation unit 200 is 9
Therefore, it is reduced to 1/6 as compared with the first embodiment of the present invention.
【００３６】本発明の第２及び第３実施例において、タ
イミング制御部（図示せず）がＲ、Ｇ、Ｂデジタルガン
マデータをＲ、Ｇ、Ｂ別に時分割して順次に入力するの
で、ＤＡＣ部にはデジタルガンマデータに一対一で対応
するＤＡＣが形成される。しかし、Ｒ、Ｇ、Ｂ各々の１
８個のデジタルガンマデータを順次に入力させることが
できる。以下このような実施例について図面を参照して
詳しく説明する。In the second and third embodiments of the present invention, the timing controller (not shown) inputs the R, G, B digital gamma data for each R, G, B in a time-division manner and sequentially inputs them. A DAC corresponding to the digital gamma data one-to-one is formed in the unit. However, 1 for each of R, G, B
Eight pieces of digital gamma data can be sequentially input. Hereinafter, such an embodiment will be described in detail with reference to the drawings.
【００３７】まず、図７及び図８を参照して本発明の第
４実施例によるガンマ基準電圧生成部について説明す
る。First, a gamma reference voltage generator according to the fourth embodiment of the present invention will be described with reference to FIGS. 7 and 8.
【００３８】図７は本発明の第４実施例によるガンマ基
準電圧生成部を示す図面であり、図８は本発明の第４実
施例によるガンマ基準電圧生成部に含まれるサンプル/
ホールド回路部を示す図面である。FIG. 7 is a diagram showing a gamma reference voltage generator according to a fourth embodiment of the present invention, and FIG. 8 is a sample / sample included in the gamma reference voltage generator according to the fourth embodiment of the present invention.
6 is a view showing a hold circuit unit.
【００３９】図７に示したように、本発明の第４実施例
によるガンマ基準電圧生成部２００も第１実施例でのよ
うに正極性及び負極性ガンマ基準電圧生成部２１０、２
４０を含む。正極性ガンマ基準電圧生成部２１０は正極
性のＲ、Ｇ、Ｂデジタルガンマデータ（ＤV1R−ＤV9R、
ＤV1G−ＤV9G、ＤV1B−ＤV9B）に各々対応する３つのＤ
ＡＣ（２２１−２２３）及び各ＤＡＣ（２２１−２２
３）に連結されたサンプル/ホールド回路部（Ｓ/ＨII）
（２３１−２３３）を含む。同様に、負極性ガンマ基準
電圧生成部２４０は負極性のＲ、Ｇ、Ｂデジタルガンマ
データ（ＤV10R−ＤV18R、ＤV10G−ＤV18G、ＤV10B−Ｄ
V18B）に各々対応する３つのＤＡＣ（２５１−２５３）
及び３つのサンプル/ホールド回路部（Ｓ/ＨII）（２６
１−２６３）を含む。As shown in FIG. 7, the gamma reference voltage generator 200 according to the fourth embodiment of the present invention also has the positive and negative gamma reference voltage generators 210 and 2 as in the first embodiment.
Including 40. The positive polarity gamma reference voltage generation unit 210 uses the positive polarity R, G, B digital gamma data (D V1R −D V9R ,
D V1G -D V9G, D V1B -D V9B) respectively corresponding to the three D
AC (221-223) and each DAC (221-22)
Sample / hold circuit (S / HII) connected to 3)
(231-233). Similarly, the negative gamma reference voltage generator 240 generates negative R, G, B digital gamma data (D V10R- D V18R , D V10G- D V18G , D V10B- D).
3 DACs (251-253) corresponding to V18B )
And three sample / hold circuits (S / HII) (26
1-263).
【００４０】この時、図７に示したように正極性及び負
極性のＲ、Ｇ、Ｂデジタルガンマデータ（ＤV1R−
ＤV9R、ＤV1G−ＤV9G、ＤV1B−ＤV9B、ＤV10R−
ＤV18R、ＤV10G−ＤV18G、ＤV10B−ＤV18B）はタイミン
グ制御部からＲ、Ｇ、Ｂ及び極性別に直列化されて、各
々のＤＡＣ（２２１−２２３）、（２５１−２５３）に
入力される。ＤＡＣ（２２１−２２３）、（２５１−２
５３）はこのデジタルガンマデータを各々アナログに変
換し、アナログ変換された正極性及び負極性のガンマ基
準電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B、Ｖ10R
−Ｖ18R、Ｖ10G−Ｖ18B、Ｖ10 B−Ｖ18B）を各々サンプ
ル/ホールド回路部２３１−２３３、２６１−２６３に
直列に出力する。サンプル/ホールド回路部２３１−２
３３、２６１−２６３は正極性及び負極性のガンマ基準
電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B、Ｖ 10R−
Ｖ18R、Ｖ10G−Ｖ18B、Ｖ10B−Ｖ18B）を各々サンプリ
ングしてデジタル−アナログ変換部６００に出力する。At this time, as shown in FIG.
Polarity R, G, B digital gamma data (DV1R−
DV9R, DV1G-DV9G, DV1B-DV9B, DV10R−
DV18R, DV10G-DV18G, DV10B-DV18B) Is thymin
Serialized by R, G, B and polarity from each control unit.
For each DAC (221-223), (251-253)
Is entered. DAC (221-223), (251-2
53) converts this digital gamma data to analog.
Converted and analog-converted positive and negative gamma groups
Sub-voltage (V1R-V9R, V1G-V9G, V1B-V9B, V10R
-V18R, V10G-V18B, VTen B-V18B) Each sump
In the rule / hold circuit sections 231-233 and 261-263.
Output in series. Sample / hold circuit section 231-2
33, 261-263 are gamma standards of positive polarity and negative polarity
Voltage (V1R-V9R, V1G-V9G, V1B-V9B, V 10R−
V18R, V10G-V18B, V10B-V18B) Each sample
Output to the digital-analog converter 600.
【００４１】図５で説明した本発明の第２及び第３実施
例によるサンプル/ホールド回路部２３１−２３３、２
６１−２６３は９つのガンマ基準電圧を同時にサンプリ
ングして出力したが、本発明の第４実施例によるサンプ
ル/ホールド回路部２３１−２３３、２６１−２６３は
直列に入力されるガンマ基準電圧を順次にサンプリング
して出力する。詳しくは、図８に示したように1つのサ
ンプル/ホールド回路部２３１はＤＡＣ２２１の出力に
連結された９つのサンプル/ホールド回路を含む。サン
プル/ホールド回路はＤＡＣから入力されるガンマ基準
電圧の出力をオン／オフスイッチングするスイッチ（Ｓ
Ｗ）、スイッチ（ＳＷ）を経由して入力されるガンマ基
準電圧を保存するキャパシタ（Ｃ１）、キャパシタ（Ｃ
１）に保存されたガンマ基準電圧をデジタル−アナログ
変換部６００に出力するアナログバッファ（ｂｕｆ）、
及びスイッチのオン／オフを制御するサンプル開始信号
を次のサンプル/ホールド回路に伝達するシフトレジス
タ（Ｓ/Ｒ）からなる。Sample / hold circuit sections 231-233, 2 according to the second and third embodiments of the present invention described with reference to FIG.
Although 61-263 simultaneously sample and output nine gamma reference voltages, the sample / hold circuit units 231-233 and 261-263 according to the fourth embodiment of the present invention sequentially input gamma reference voltages in series. Sample and output. In detail, as shown in FIG. 8, one sample / hold circuit unit 231 includes nine sample / hold circuits connected to the output of the DAC 221. The sample / hold circuit is a switch (S that switches on / off the output of the gamma reference voltage input from the DAC).
W), a capacitor (C1) for storing the gamma reference voltage input via the switch (SW), and a capacitor (C
An analog buffer (buf) for outputting the gamma reference voltage stored in 1) to the digital-analog converter 600;
And a shift register (S / R) for transmitting a sample start signal for controlling ON / OFF of the switch to the next sample / hold circuit.
【００４２】このようなサンプル/ホールド回路部２３
１では、シフトレジスタ（Ｓ/Ｒ）を通じてサンプル開
始信号がシフトされることにより、ＤＡＣ２２１から入
力されるガンマ基準電圧が順次に出力される。Such a sample / hold circuit section 23
In No. 1, the gamma reference voltage input from the DAC 221 is sequentially output by shifting the sample start signal through the shift register (S / R).
【００４３】このように本発明の第４実施例ではガンマ
基準電圧生成部２００は正極性及び負極性のＲ、Ｇ、Ｂ
に対してＤＡＣを一つずつ使用して合計６つのＤＡＣを
使用するので、本発明の第２実施例に比べてＤＡＣの個
数が１/３に減る。As described above, in the fourth embodiment of the present invention, the gamma reference voltage generator 200 has positive and negative R, G and B polarities.
On the other hand, since one DAC is used and six DACs are used in total, the number of DACs is reduced to 1/3 as compared with the second embodiment of the present invention.
【００４４】本発明の第４実施例ではＲ、Ｇ、Ｂ及び極
性別に1つのＤＡＣを使用したが、極性に関係なくＤＡ
Ｃを使用することができる。以下ではこのような実施例
について図９を参照して説明する。In the fourth embodiment of the present invention, one DAC is used for each of R, G, B and polarity, but DA is used regardless of polarity.
C can be used. Hereinafter, such an embodiment will be described with reference to FIG.
【００４５】図９は本発明の第５実施例によるガンマ基
準電圧生成部を示す図面である。FIG. 9 is a diagram showing a gamma reference voltage generator according to a fifth embodiment of the present invention.
【００４６】図９に示したように、本発明の第５実施例
によるガンマ基準電圧生成部２００は各々Ｒ、Ｇ、Ｂガ
ンマ基準電圧を出力するためのＲ、Ｇ及びＢガンマ基準
電圧生成部２１０ｒ、２１０ｇ、２１０ｂを含む。Ｒ、
Ｇ、Ｂガンマ基準電圧生成部２１０ｒ、２１０ｇ、２１
０ｂは各々ＤＡＣ２２０ｒ、２２０ｇ、２２０ｂとサン
プル/ホールディング部２３０ｒ、２３０ｇ、２３０ｂ
を含み、サンプル/ホールディング部２３０ｒ、２３０
ｇ、２３０ｂには各々２つのサンプル/ホールド回路部
（Ｓ/ＨII'）[（２３１ｒ、２３２ｒ）、（２３１ｇ、
２３２ｇ）、（２３１ｂ、２３２ｂ）]が形成されてい
る。ＤＡＣ２２０ｒ、２２０ｇ、２２０ｂはタイミング
制御部から直列に受信したＲ、Ｇ、Ｂデジタルガンマデ
ータ（ＤV1 R−ＤV18R、ＤV1G−ＤV18G、ＤV1B−
ＤV18B）を各々アナログに変換し、アナログ変換された
Ｒ、Ｇ、Ｂガンマ基準電圧（Ｖ1R−Ｖ18R、Ｖ1G−
Ｖ18G、Ｖ1B−Ｖ 18B）をサンプル/ホールディング部２
３０ｒ、２３０ｇ、２３０ｂに各々出力する。サンプル
/ホールディング部２３０ｒ、２３０ｇ、２３０ｂで、
サンプル/ホールド回路部[（２３１ｒ、２３２ｒ）、
（２３１ｇ、２３２ｇ）、（２３１ｂ、２３２ｂ）]は
サンプル/ホールド回路部２３１ｒ、２３１ｇ、２３１
ｂの最終シフトレジスタ（Ｓ/Ｒ）の出力がサンプル/ホ
ールド回路部２３２ｒ、２３２ｇ、２３２ｂのサンプル
開始信号になるという点を除くと図８で説明したサンプ
ル/ホールド回路部と同一である。As shown in FIG. 9, a fifth embodiment of the present invention.
The gamma reference voltage generator 200 according to
R, G, and B gamma references for outputting comma reference voltages
The voltage generators 210r, 210g, and 210b are included. R,
G, B gamma reference voltage generators 210r, 210g, 21
0b is DAC 220r, 220g, 220b and sun, respectively.
Pull / holding parts 230r, 230g, 230b
Including sample / holding parts 230r, 230
g and 230b each have two sample / hold circuits
(S / HII ') [(231r, 232r), (231g,
232g), (231b, 232b)] are formed.
It DAC 220r, 220g, 220b timing
R, G, B digital gamma data received serially from the control unit
Data (DV1 R-DV18R, DV1G-DV18G, DV1B−
DV18B) Is converted into analog, and converted into analog
R, G, B gamma reference voltage (V1R-V18R, V1G−
V18G, V1B-V 18B) Sample / holding part 2
Output to 30r, 230g and 230b respectively. sample
/ In the holding parts 230r, 230g, 230b,
Sample / hold circuit section [(231r, 232r),
(231g, 232g), (231b, 232b)] is
Sample / hold circuit section 231r, 231g, 231
The output of the final shift register (S / R) of b is sample / ho
Samples of field circuits 232r, 232g, 232b
Except that it becomes the start signal, the sump described in FIG.
It is the same as the rule / hold circuit section.
【００４７】詳しく説明すると、サンプル/ホールド回
路部２３１ｒはＤＡＣ２２０ｒから直列に出力されるＲ
ガンマ基準電圧（Ｖ1R−Ｖ18R）のうち正極性のＲガン
マ基準電圧（Ｖ1R−Ｖ9R）をサンプル開始信号によって
順次にサンプリングしてデジタル−アナログ変換部６０
０に出力し、サンプル/ホールド回路部２３２ｒは負極
性のＲガンマ基準電圧（Ｖ10R−Ｖ18R）をサンプル/ホ
ールド回路部２３１ｒの最終シフトレジスタ（Ｓ/Ｒ）
の出力によって順次にサンプリングしてデジタル−アナ
ログ変換部６００に出力する。同様に、サンプル/ホー
ルド回路部２３１ｇ、２３１ｂは各々正極性のＧ、Ｂガ
ンマ基準電圧（Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B）をサンプル開
始信号によって順次にサンプリングし、サンプル/ホー
ルド回路部２３２ｇ、２３２ｂは各々負極性のＧ、Ｂガ
ンマ基準電圧（Ｖ10G−Ｖ18B、Ｖ 10B−Ｖ18B）をサンプ
ル/ホールド回路部２３１ｇ、２３１ｂの最終シフトレ
ジスタ（Ｓ/Ｒ）の出力によって順次にサンプリングす
る。More specifically, sample / hold times
The road portion 231r is an R output from the DAC 220r in series.
Gamma reference voltage (V1R-V18R) Out of positive R gun
Standard voltage (V1R-V9R) By sample start signal
Sequential sampling and digital-analog conversion unit 60
0, and the sample / hold circuit section 232r has a negative polarity.
R gamma reference voltage (V10R-V18R) Sample / ho
Final shift register (S / R) of the field circuit unit 231r
The digital-analog
It is output to the log conversion unit 600. Similarly, sample / ho
Field circuits 231g and 231b are of positive polarity G and B, respectively.
Reference voltage (V1G-V9G, V1B-V9B) Open the sample
Sampling is performed sequentially according to the start signal
The negative circuit portions 232g and 232b are of negative polarity G and B, respectively.
Reference voltage (V10G-V18B, V 10B-V18B) To sump
The final shift of the rule / hold circuit units 231g and 231b.
Sampling is performed sequentially by the output of the register (S / R)
It
【００４８】このように本発明の第５実施例によると、
第４実施例に比べてＤＡＣの個数が半分に減る。そし
て、本発明の第５実施例ではＤＡＣをＲ、Ｇ、Ｂ別に具
備したが、ＤＡＣを極性別に使用することもできる。以
下ではこのような実施例について図１０を参照して説明
する。Thus, according to the fifth embodiment of the present invention,
The number of DACs is reduced by half compared to the fourth embodiment. In addition, although the DAC is provided for each of R, G, and B in the fifth embodiment of the present invention, the DAC may be used for each polarity. Hereinafter, such an embodiment will be described with reference to FIG.
【００４９】図１０は本発明の第６実施例によるガンマ
基準電圧生成部を示す図面である。FIG. 10 is a diagram showing a gamma reference voltage generator according to a sixth embodiment of the present invention.
【００５０】図１０に示したように、本発明の第６実施
例によるガンマ基準電圧生成部は本発明の第１実施例で
のように正極性及び負極性ガンマ基準電圧生成部２１
０、２４０を含む。正極性ガンマ基準電圧生成部２１０
は1つのＤＡＣ２２０及びサンプル/ホールディング部２
３０及び３つのサンプル/ホールド回路部２３１−２３
３を含み、負極性ガンマ基準電圧生成部２４０は1つの
ＤＡＣ２５０及びサンプル/ホールディング部２６０を
含む。サンプル/ホールディング部２３０、２６０は各
々３つのサンプル/ホールド回路部２３１−２３３、２
６１−２６３を含む。As shown in FIG. 10, the gamma reference voltage generator according to the sixth embodiment of the present invention has a positive and negative gamma reference voltage generator 21 as in the first embodiment of the present invention.
Including 0 and 240. Positive gamma reference voltage generator 210
Is one DAC 220 and sample / holding unit 2
30 and three sample / hold circuit units 231-23
3, the negative gamma reference voltage generator 240 includes one DAC 250 and a sample / holding unit 260. The sample / holding units 230 and 260 have three sample / hold circuit units 231-233 and 2 respectively.
61-263 are included.
【００５１】ＤＡＣ２２０は正極性のＲ、Ｇ、Ｂデジタ
ルガンマデータ（ＤV1R−ＤV9R、Ｄ V1G−ＤV9G、ＤV1B
−ＤV9B）を直列に受信してガンマ基準電圧（Ｖ1R−Ｖ
9R、Ｖ 1G−Ｖ9G、Ｖ1B−Ｖ9B）に変換してサンプル/ホ
ールディング部２３０に出力する。同様にＤＡＣ２５０
は負極性のＲ、Ｇ、Ｂデジタルガンマデータ（ＤV10R−
ＤV10R、ＤV10G−ＤV18G、ＤV10B−ＤV18B）を直列に受
信してガンマ基準電圧（Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、
Ｖ10B−Ｖ18B）に変換してサンプル/ホールディング部
２６０に出力する。The DAC 220 is a positive polarity R, G, B digitizer.
Lugamma data (DV1R-DV9R, D V1G-DV9G, DV1B
-DV9B) Are received in series and the gamma reference voltage (V1R-V
9R, V 1G-V9G, V1B-V9B) And convert to sample / ho
It is output to the folding unit 230. Similarly, DAC250
Is negative polarity R, G, B digital gamma data (DV10R−
DV10R, DV10G-DV18G, DV10B-DV18B) In series
Gamma reference voltage (V10R-V18R, V10G-V18G,
V10B-V18B) Convert to sample / holding part
Output to 260.
【００５２】サンプル/ホールディング部２３０のサン
プル/ホールド回路部２３１−２３３は各々正極性の
Ｒ、Ｇ、Ｂガンマ基準電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、
Ｖ1B−Ｖ 9B）をサンプリングするが、第５実施例で説明
したようにサンプル/ホールド回路部２３１、２３２の
最終シフトレジスタ（Ｓ/Ｒ）の出力が各々サンプル/ホ
ールド回路部２３２、２３３のサンプル開始信号になる
という点を除けば図８で説明したサンプル/ホールド回
路部と同一である。同様にサンプル/ホールディング部
２６０のサンプル/ホールド回路部２６１−２６３は各
々負極性のＲ、Ｇ、Ｂガンマ基準電圧（Ｖ10R−Ｖ18R、
Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）をサンプリングする。Sample / holding unit 230
Each of the pull / hold circuit units 231-233 has a positive polarity.
R, G, B gamma reference voltage (V1R-V9R, V1G-V9G,
V1B-V 9B) Is sampled, but described in the fifth embodiment.
As described above, the sample / hold circuit units 231 and 232
The output of the final shift register (S / R) is sample / ho
It becomes the sampling start signal of the field circuit units 232, 233.
Except for this point, the sample / hold times explained in FIG.
It is the same as the road. Similarly sample / holding section
Each of the 260 sample / hold circuit units 261-263 has
Negative polarity R, G, B gamma reference voltage (V10R-V18R,
V10G-V18G, V10B-V18B) Is sampled.
【００５３】このように本発明の第６実施例によるガン
マ基準電圧生成部によると、２つのＤＡＣだけを使用す
ることができる。As described above, according to the gamma reference voltage generator according to the sixth embodiment of the present invention, only two DACs can be used.
【００５４】一方、ガンマ基準電圧の極性とは関係なく
Ｒ、Ｇ、Ｂ別ガンマ基準電圧発生のために1つのＤＡＣ
だけを使用することもできる。これについて図１１を参
照して説明する。On the other hand, one DAC is used to generate the gamma reference voltage for each of R, G and B regardless of the polarity of the gamma reference voltage.
It is also possible to use only. This will be described with reference to FIG.
【００５５】図１１は本発明の第７実施例によるガンマ
基準電圧生成部を示す図面である。FIG. 11 is a diagram showing a gamma reference voltage generator according to a seventh embodiment of the present invention.
【００５６】図１１に示したように、本発明の第７実施
例によるガンマ基準電圧生成部２００は1つのＤＡＣ２
２０及びサンプル/ホールディング部２３０を含み、サ
ンプル/ホールディング部２３０は６つのサンプル/ホー
ルド回路部２３１−２３３、２６１−２６３からなる。
ＤＡＣ２２０は正極性及び負極性のＲ、Ｇ、Ｂデジタル
ガンマデータ（ＤV1R−ＤV9R、ＤV1G−ＤV9G、ＤV1B−
ＤV9B、ＤV10R−ＤV18R、ＤV10G−ＤV18G、ＤV10B−Ｄ
V18B）の提供を直列に受けて正極性及び負極性のＲ、
Ｇ、Ｂガンマ基準電圧（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B
−Ｖ9B、Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）
に変換してサンプル/ホールディング部２３０に出力す
る。サンプル/ホールディング部２３０のサンプル/ホー
ルド回路部２３１−２３３は第６実施例での説明と同様
に、正極性のＲ、Ｇ、Ｂガンマ基準電圧（Ｖ1R−Ｖ9R、
Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B）をサンプリングして、サンプ
ル/ホールド回路部２３３の最終シフトレジスタの出力
がサンプル/ホールド回路部２６１のサンプル開始信号
となる。その後、サンプル/ホールド回路部２６１−２
６３はこのサンプル開始信号によって負極性のＲ、Ｇ、
Ｂガンマ基準電圧（Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ
10B−Ｖ18B）をサンプリングする。As shown in FIG. 11, the gamma reference voltage generator 200 according to the seventh embodiment of the present invention includes one DAC2.
20 and the sample / holding unit 230, the sample / holding unit 230 includes six sample / hold circuit units 231-233 and 261-263.
The DAC 220 has positive and negative R, G, and B digital gamma data (D V1R −D V9R , D V1G −D V9G , D V1B −).
D V9B, D V10R -D V18R, D V10G -D V18G, D V10B -D
V18B ) provided in series, positive and negative R,
G, B gamma reference voltage (V 1R -V 9R , V 1G -V 9G , V 1B
-V 9B , V 10R -V 18R , V 10G -V 18G , V 10B -V 18B )
And outputs to the sample / holding unit 230. The sample / hold circuit units 231-233 of the sample / holding unit 230 have positive polarity R, G, B gamma reference voltages (V 1R -V 9R ,
V 1G −V 9G , V 1B −V 9B ) is sampled, and the output of the final shift register of the sample / hold circuit unit 233 becomes the sample start signal of the sample / hold circuit unit 261. After that, the sample / hold circuit unit 261-2
63 is a negative polarity R, G,
B gamma reference voltage ( V10R - V18R , V10G - V18G , V
10B- V 18B ) is sampled.
【００５７】このように本発明の第７実施例によると、
ガンマ基準電圧の発生のために1つのＤＡＣだけを使用
することができる。As described above, according to the seventh embodiment of the present invention,
Only one DAC can be used to generate the gamma reference voltage.
【００５８】一方、第２及び第３実施例でガンマ基準電
圧を生成するのにかかる時間は第１実施例に比べて各々
３倍及び６倍長く、第４及び第５実施例は第１実施例に
比べて各々９倍及び１８倍長い。第７実施例では第１実
施例に比べて５４倍の時間がかかる。On the other hand, the time taken to generate the gamma reference voltage in the second and third embodiments is 3 times and 6 times longer than that in the first embodiment, and the fourth and fifth embodiments are the first embodiment. They are 9 times and 18 times longer, respectively, than the example. The seventh embodiment takes 54 times as long as the first embodiment.
【００５９】1つのＤＡＣがガンマ基準電圧を生成する
のに１μｓ程度かかるとする時、図５は変換するのに１
μｓかかる反面、図１３の場合は５４μｓかかる。この
程度の時間は映像信号のフレーム間のデータがないブラ
ンク（ｂｌａｎｋ）期間より短い時間であるので画面を
表示するのには問題がない。Assuming that one DAC takes about 1 μs to generate the gamma reference voltage, FIG.
While it takes μs, it takes 54 μs in the case of FIG. Since this time is shorter than the blank period in which there is no data between frames of the video signal, there is no problem in displaying the screen.
【００６０】しかし、このような時間が問題になる場合
には、図１２に示したサンプル/ホールド回路部（Ｓ/Ｈ
III）を用いることで時間を短縮することができる。However, if such a time becomes a problem, the sample / hold circuit (S / H) shown in FIG.
It is possible to shorten the time by using III).
【００６１】図１２は本発明の他の実施例によるサンプ
ル/ホールド回路部（Ｓ/ＨIII）を示す図面である。FIG. 12 is a diagram showing a sample / hold circuit unit (S / HIII) according to another embodiment of the present invention.
【００６２】図１２に示したように、サンプル/ホール
ド回路部（Ｓ/ＨIII）はＤＡＣの出力端に連結された９
つのサンプル/ホールド回路からなり、サンプル/ホール
ド回路はスイッチ（ＳＷ）、シフトレジスタ（Ｓ/
Ｒ）、キャパシタ（Ｃ１、Ｃ２）、アナログバッファ
（ｂｕｆ）、入力及び出力スイッチ（Ｓ１、Ｓ２）を含
む。スイッチ（ＳＷ）はサンプル開始信号によってＤＡ
Ｃから入力されるガンマ基準電圧が伝達されるように動
作し、シフトレジスタ（Ｓ/Ｒ）はサンプル開始信号を
次のサンプル/ホールド回路に伝達する。キャパシタ
（Ｃ１、Ｃ２）は第１及び第２経路に連結されて第１及
び第２経路に沿って伝達されたガンマ基準電圧を充電
し、アナログバッファ（ｂｕｆ）はキャパシタ（Ｃ１、
Ｃ２）に充電されたガンマ基準電圧をデジタル−アナロ
グ変換部６００に出力する。この時、入力スイッチ（Ｓ
１）はスイッチ（ＳＷ）と第１及び第２経路の間に連結
されて選択信号によって第１及び第２経路の間を転換
し、出力スイッチ（Ｓ２）は第１及び第２経路とアナロ
グバッファの間に連結されて選択信号によって第１及び
第２経路の間を切換する。As shown in FIG. 12, the sample / hold circuit section (S / HIII) is connected to the output terminal of the DAC.
It consists of two sample / hold circuits. The sample / hold circuit consists of a switch (SW) and a shift register (S /
R), capacitors (C1, C2), analog buffer (buf), and input and output switches (S1, S2). The switch (SW) is set to DA by the sample start signal.
The gamma reference voltage input from C operates so as to be transmitted, and the shift register (S / R) transmits the sample start signal to the next sample / hold circuit. The capacitors C1 and C2 are connected to the first and second paths to charge the gamma reference voltage transmitted along the first and second paths, and the analog buffer buf is a capacitor C1 and C2.
The gamma reference voltage charged in C2) is output to the digital-analog conversion unit 600. At this time, input switch (S
1) is connected between the switch (SW) and the first and second paths and switches between the first and second paths according to a selection signal, and the output switch (S2) is connected to the first and second paths and the analog buffer. And the first and second paths are switched by a selection signal.
【００６３】このようなサンプル/ホールド回路部（Ｓ/
ＨIII）ではシフトレジスタ（Ｓ/Ｒ）を通じてサンプル
開始信号が伝えられることによって、1つの端子から入
力されるガンマ基準電圧が順次に出力される。Such a sample / hold circuit section (S /
In HIII), the gamma reference voltage input from one terminal is sequentially output by transmitting the sample start signal through the shift register (S / R).
【００６４】このようなサンプル/ホールド回路部（Ｓ/
ＨIII）の動作を説明する。Such a sample / hold circuit section (S /
The operation of HIII) will be described.
【００６５】現在のガンマ電圧がキャパシタ（Ｃ２）に
保存されている時、変更されるガンマ基準電圧をキャパ
シタ（Ｃ１）に保存し全ての変更されたガンマ基準電圧
がキャパシタ（Ｃ１）に該当する停電容量に保存された
後、選択信号を変えてキャパシタ（Ｃ１）のガンマ基準
電圧を出力すると、ガンマ基準電圧は非常に短時間に変
わる。この状態を維持して、ガンマ基準電圧が変わると
新たなガンマ基準電圧をキャパシタ（Ｃ２）に保存し、
保存終了後にキャパシタ（Ｃ２）に充電されたガンマ基
準電圧を出力すればよい。When the current gamma voltage is stored in the capacitor (C2), the changed gamma reference voltage is stored in the capacitor (C1), and all the changed gamma reference voltages correspond to the capacitor (C1). When the gamma reference voltage of the capacitor C1 is output by changing the selection signal after being stored in the capacitor, the gamma reference voltage changes in a very short time. Maintaining this state, when the gamma reference voltage changes, a new gamma reference voltage is stored in the capacitor (C2),
After the storage is completed, the gamma reference voltage charged in the capacitor (C2) may be output.
【００６６】そして、このようなサンプル/ホールド回
路（Ｓ/ＨIII）は前述した実施例及び後述する実施例で
のサンプル/ホールド回路（Ｓ/ＨII、Ｓ/ＨII'）の代り
に使用することができる。Such a sample / hold circuit (S / HIII) can be used in place of the sample / hold circuits (S / HII, S / HII ') in the above-mentioned embodiments and the embodiments to be described later. it can.
【００６７】以上ではガンマ基準電圧をデータドライバ
１０内部で生成して、ガンマ基準電圧生成のためのＤＡ
Ｃが占める面積を減らすための様々な実施例について説
明した。In the above, the gamma reference voltage is generated inside the data driver 10, and the DA for generating the gamma reference voltage is generated.
Various examples for reducing the area occupied by C have been described.
【００６８】一方、ガンマ基準電圧生成のためのＤＡＣ
をデータドライバ１０から離隔して具現することもで
き、これについては図１３乃至図１８を参照して簡略に
説明する。On the other hand, a DAC for generating the gamma reference voltage
Can be implemented separately from the data driver 10, which will be briefly described with reference to FIGS.
【００６９】図１３は本発明の第８実施例によるガンマ
基準電圧生成部を示す図面である。FIG. 13 is a diagram showing a gamma reference voltage generator according to the eighth embodiment of the present invention.
【００７０】図１３を参照すると、本発明の第８実施例
はタイミング制御部から各々正極性及び負極性のデジタ
ルガンマデータ[（ＤV1R−ＤV9R、ＤV1G−ＤV9G、ＤV1B
−Ｄ V9B）、（ＤV10R−ＤV18R、ＤV10G−ＤV18G、Ｄ
V10B−ＤV18B）]を受信して正極性及び負極性のガンマ
基準電圧[（Ｖ1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B）、
（Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）]を生
成する正極性及び負極性ガンマ基準電圧出力部２２０、
２５０がデータドライバ１０外部に形成されているとい
う点を除くと第２実施例と同一である。Referring to FIG. 13, the eighth embodiment of the present invention.
From the timing controller to the positive and negative digitizers, respectively.
Lugamma data [(DV1R-DV9R, DV1G-DV9G, DV1B
-D V9B), (DV10R-DV18R, DV10G-DV18G, D
V10B-DV18B)] To receive positive and negative gamma
Reference voltage [(V1R-V9R, V1G-V9G, V1B-V9B),
(V10R-V18R, V10G-V18G, V10B-V18B)] Raw
Positive and negative gamma reference voltage output section 220,
250 is formed outside the data driver 10.
The second embodiment is the same as the second embodiment except for the points.
【００７１】このような正極性及び負極性ガンマ基準電
圧出力部２２０、２５０は各々多重チャンネル方式のデ
ジタル−アナログ変換器からなり、各々正極性及び負極
性のＲ、Ｇ、Ｂガンマ基準電圧[（Ｖ1R−Ｖ9R、Ｖ1G−
Ｖ9G、Ｖ1B−Ｖ9B）、（Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、
Ｖ10B−Ｖ18B）]をＲ、Ｇ、Ｂ別に時分割して出力す
る。そして、正極性及び負極性ガンマ基準電圧出力部２
２０、２５０から各々正極性及び負極性のＲ、Ｇ、Ｂガ
ンマ基準電圧を受信してサンプリングするサンプル/ホ
ールディング部２３０、２６０がデータドライバ１０内
に形成されている。このようなサンプル/ホールディン
グ部２３０、２６０は第１実施例のサンプル/ホールデ
ィング部２３０、２６０と同一である。The positive and negative gamma reference voltage output units 220 and 250 each include a multi-channel digital-analog converter, and have positive and negative R, G, and B gamma reference voltages [( V 1R -V 9R, V 1G -
V 9G, V 1B -V 9B) , (V 10R -V 18R, V 10G -V 18G,
V10B - V18B )] is time-divided and output for each of R, G, and B. The positive and negative gamma reference voltage output unit 2
Sample / holding units 230 and 260 for receiving and sampling positive and negative R, G, and B gamma reference voltages from 20 and 250, respectively, are formed in the data driver 10. The sample / holding parts 230 and 260 are the same as the sample / holding parts 230 and 260 of the first embodiment.
【００７２】本発明の第８実施例では、データドライバ
１０の外部に極性別に分離された多重チャンネル方式の
デジタル−アナログ変換器を２つを備えるが、図１４に
示したように極性と関係なく1つのデジタル−アナログ
変換器を使用することもできる。In the eighth embodiment of the present invention, two multi-channel type digital-analog converters separated according to polarity are provided outside the data driver 10, but as shown in FIG. It is also possible to use one digital-to-analog converter.
【００７３】図１４は本発明の第９実施例によるガンマ
基準電圧生成部を示す図面である。FIG. 14 is a view showing a gamma reference voltage generator according to the ninth embodiment of the present invention.
【００７４】図１４に示したように、本発明の第９実施
例はタイミング制御部からデジタルガンマデータ（Ｄ
V1R−ＤV9R、ＤV1G−ＤV9G、ＤV1B−ＤV9B、ＤV10R−Ｄ
V18R、ＤV10G−ＤV18G、ＤV10B−ＤV18B）を受信してガ
ンマ基準電圧（Ｖ1R−Ｖ9R、Ｖ 1G−Ｖ9G、Ｖ1B−Ｖ9B、
Ｖ10R−Ｖ18R、Ｖ10G−Ｖ18G、Ｖ10B−Ｖ18B）を生成す
るガンマ基準電圧出力部２２０がデータドライバ１０外
部に形成されているという点を除くと第３実施例と同一
である。As shown in FIG. 14, the ninth embodiment of the present invention
An example is the digital gamma data (D
V1R-DV9R, DV1G-DV9G, DV1B-DV9B, DV10R-D
V18R, DV10G-DV18G, DV10B-DV18B)
Reference voltage (V1R-V9R, V 1G-V9G, V1B-V9B,
V10R-V18R, V10G-V18G, V10B-V18B) Is generated
The gamma reference voltage output unit 220 is outside the data driver 10.
Same as the third embodiment except that it is formed in the portion
Is.
【００７５】このようなガンマ基準電圧出力部２２０は
多重チャンネル方式のデジタル−アナログ変換器からな
り、正極性及び負極性のＲ、Ｇ、Ｂガンマ基準電圧（Ｖ
1R−Ｖ9R、Ｖ1G−Ｖ9G、Ｖ1B−Ｖ9B、Ｖ10R−Ｖ18R、Ｖ
10G−Ｖ18G、Ｖ10B−Ｖ18B）を各々Ｒ、Ｇ、Ｂ別に時分
割してサンプル/ホールド回路部２３１−２３３、２６
１−２６３に出力する。そして、正極性及び負極性の
Ｒ、Ｇ、Ｂガンマ基準電圧を各々受信してサンプリング
するサンプル/ホールド回路部２３１−２３３、２６１
−２６３がデータドライバ１０内に形成されている。こ
のようなサンプル/ホールド回路部２３１−２３３、２
６１−２６３は第２実施例のサンプル/ホールド回路部
２３１−２３３、２６１−２６３と同一である。The gamma reference voltage output unit 220 is composed of a multi-channel type digital-analog converter and has positive and negative R, G and B gamma reference voltages (V).
1R- V 9R , V 1G- V 9G , V 1B- V 9B , V 10R- V 18R , V
10G -V 18G, V 10B -V 18B ) respectively R, G, B is divided at separate sample / hold circuit unit 231-233,26
It outputs to 1-263. Then, sample / hold circuit units 231-233, 261 for receiving and sampling the positive and negative R, G, B gamma reference voltages, respectively.
-263 is formed in the data driver 10. Such sample / hold circuit units 231-233, 2
61-263 are the same as the sample / hold circuit units 231-233 and 261-263 of the second embodiment.
【００７６】図１５を見ると、本発明の第１０実施例は
タイミング制御部とデジタルインターフェースを通じて
正極性及び負極性のデジタルガンマデータを各々受信し
て正極性及び負極性のガンマ基準電圧を各々生成する正
極性及び負極性ガンマ基準電圧出力部２２０、２５０を
除けば第４実施例と同一である。Referring to FIG. 15, the tenth embodiment of the present invention receives positive and negative digital gamma data through a timing controller and a digital interface to generate positive and negative gamma reference voltages, respectively. This is the same as the fourth embodiment except the positive and negative gamma reference voltage output units 220 and 250.
【００７７】正極性及び負極性ガンマ基準電圧出力部２
２０、２５０は各々正極性及び負極性のＲ、Ｇ、Ｂガン
マ基準電圧をＲ、Ｇ、Ｂ別に直列化してデータドライバ
１０内のサンプル/ホールディング部２３０、２６０に
提供する。このようなサンプル/ホールディング部２３
０、２６０は第４実施例のサンプル/ホールディング部
２３０、２６０と同一である。Positive and negative gamma reference voltage output section 2
Reference numerals 20 and 250 serialize positive and negative R, G, and B gamma reference voltages for R, G, and B and provide them to the sample / holding units 230 and 260 in the data driver 10. Such sample / holding part 23
0 and 260 are the same as the sample / holding portions 230 and 260 of the fourth embodiment.
【００７８】図１６を見ると、本発明の第１１実施例は
タイミング制御部とデジタルインターフェースを通じて
デジタルガンマデータを受信してガンマ基準電圧を生成
するガンマ基準電圧出力部２２０を除けば第５実施例と
同一である。ガンマ基準電圧出力部２２０はガンマ基準
電圧をＲ、Ｇ、Ｂ別に各々直列化してデータドライバ１
０内のサンプル/ホールディング部２３０ｒ、２３０
ｇ、２３０ｂに出力する。このようなサンプル/ホール
ディング部２３０ｒ、２３０ｇ、２３０ｂは第５実施例
のサンプル/ホールディング部２３０ｒ、２３０ｇ、２
３０ｂと同一である。Referring to FIG. 16, the eleventh embodiment of the present invention is the fifth embodiment except for the gamma reference voltage output unit 220 which receives the digital gamma data through the timing controller and the digital interface to generate the gamma reference voltage. Is the same as The gamma reference voltage output unit 220 serializes the gamma reference voltage for each of R, G, and B and outputs the data to the data driver 1.
Sample / holding parts 230r, 230 in 0
output to g, 230b. The sample / holding portions 230r, 230g and 230b are the sample / holding portions 230r, 230g and 2g of the fifth embodiment.
It is the same as 30b.
【００７９】図１７を見ると、本発明の第１２実施例は
タイミング制御部とデジタルインターフェースを通じて
正極性及び負極性のデジタルガンマデータを各々受信し
て正極性及び負極性ガンマ基準電圧を各々生成する正極
性及び負極性ガンマ基準電圧出力部２２０、２５０を除
けば第６実施例と同一である。正極性及び負極性ガンマ
基準電圧出力部２２０、２５０は各々正極性及び負極性
のＲ、Ｇ、Ｂガンマ基準電圧を直列化してデータドライ
バ１０内のサンプル/ホールディング部２３０、２６０
に出力する。このようなサンプル/ホールディング部２
３０、２６０は第６実施例のサンプル/ホールディング
部２３０、２６０と同一に各々３つのサンプル/ホール
ド回路部２３１−２３３、２６１−２６３を含む。Referring to FIG. 17, the twelfth embodiment of the present invention receives the positive and negative digital gamma data through the timing controller and the digital interface to generate the positive and negative gamma reference voltages, respectively. The sixth embodiment is the same as the sixth embodiment except for the positive and negative gamma reference voltage output units 220 and 250. The positive and negative gamma reference voltage output units 220 and 250 serialize the positive and negative R, G, and B gamma reference voltages, respectively, and serialize the positive and negative R, G, and B gamma reference voltages to sample / hold units 230 and 260 in the data driver 10.
Output to. Such a sample / holding part 2
Reference numerals 30 and 260 each include three sample / hold circuit sections 231-233 and 261-263, which are the same as the sample / holding sections 230 and 260 of the sixth embodiment.
【００８０】図１８を見ると、本発明の第１３実施例は
タイミング制御部とデジタルインターフェースを通じて
デジタルガンマデータを受信してガンマ基準電圧を生成
するガンマ基準電圧出力部２２０を除けば第７実施例と
同一である。ガンマ基準電圧出力部２２０は正極性及び
負極性のＲ、Ｇ、Ｂガンマ基準電圧を直列化して1つの
出力を通じてデータドライバ１０内のサンプル/ホール
ディング部２３０に出力する。このようなサンプル/ホ
ールディング部２３０は第７実施例と同一に６つのサン
プル/ホールド回路部２３１−２３３、２６１−２６３
を含む。Referring to FIG. 18, the thirteenth embodiment of the present invention is the seventh embodiment except the gamma reference voltage output unit 220 which receives the digital gamma data through the timing controller and the digital interface to generate the gamma reference voltage. Is the same as The gamma reference voltage output unit 220 serializes the positive and negative R, G, and B gamma reference voltages and outputs them to the sample / holding unit 230 in the data driver 10 through one output. The sample / holding unit 230 has six sample / hold circuit units 231-233, 261-263, as in the seventh embodiment.
including.
【００８１】前記には本発明の好ましい実施例を参照し
て説明したが、該当技術分野の熟練した当業者は前記の
特許請求の範囲に記載された本発明の思想及び領域から
逸脱しない範囲内で本発明を多様に修正及び変更するこ
とができることを理解できる。Although the foregoing description has been made with reference to the preferred embodiments of the present invention, those skilled in the art will be within the spirit and scope of the present invention as set forth in the appended claims. It can be understood that various modifications and changes can be made to the present invention.
【００８２】[0082]
【発明の効果】以上のように、本発明によってデータド
ライバが、Ｒ、Ｇ、Ｂ各々のガンマ基準電圧を利用して
Ｒ、Ｇ、Ｂ各々のガンマ電圧を有するように構成できる
ので色温度及び色座標などを所望の通り調整することが
できる。As described above, according to the present invention, the data driver can be configured to have the R, G, and B gamma voltages by using the R, G, and B gamma reference voltages. Color coordinates and the like can be adjusted as desired.
【００８３】また、このような色温度や色座標の調整を
通じて液晶の特性やカラーフィルターによって制限され
た色相表現をさらに多様に具現することができる。Further, through such adjustment of the color temperature and the color coordinate, the hue expression limited by the characteristics of the liquid crystal and the color filter can be realized in various ways.
【００８４】また、タイミング制御部からデジタルガン
マ値の伝達を受けるのでフレーム別に新たなガンマを適
用することができるので、動映像でも動的輝度比を高め
て躍動的な画面を得ることができる。もちろん、このよ
うな駆動集積回路を適用するとタイミング制御部も変更
するのが好ましい。つまり、電源が入る時、データドラ
イバにＲ、Ｇ、Ｂ各々のガンマ値をデジタル形態で伝送
することが好ましく、また、躍動的な画面を見るために
は入力される画面のデータを分析してガンマ値を調整で
きるようにガンマ値を送るのが好ましい。Further, since the digital gamma value is transmitted from the timing controller, a new gamma can be applied for each frame, so that a dynamic screen can be obtained by increasing the dynamic luminance ratio even in a moving image. Of course, when such a drive integrated circuit is applied, it is preferable to change the timing control section. That is, when the power is turned on, it is preferable to transmit the R, G, and B gamma values to the data driver in digital form. Also, in order to see a dynamic screen, the input screen data is analyzed. It is preferable to send the gamma value so that the gamma value can be adjusted.
添付した図面を参考として本発明の実施例について詳細
に説明し本発明の多様な課題と効果を明らかにする。Embodiments of the present invention will be described in detail with reference to the accompanying drawings to clarify various problems and effects of the present invention.
【図１】本発明の実施例におけるデータドライバの概略
的な平面図である。FIG. 1 is a schematic plan view of a data driver according to an embodiment of the present invention.
【図２】図１のガンマ基準電圧生成部の内部構造を示す
図面である。FIG. 2 is a diagram showing an internal structure of a gamma reference voltage generator of FIG.
【図３】本発明の第１実施例によるデータドライバの一
部平面図である。FIG. 3 is a partial plan view of the data driver according to the first embodiment of the present invention.
【図４】本発明の第２実施例によるデータドライバの一
部平面図である。FIG. 4 is a partial plan view of a data driver according to a second embodiment of the present invention.
【図５】本発明の第２実施例によるガンマ基準電圧生成
部のサンプル/ホールド回路部を示す図面である。FIG. 5 is a diagram illustrating a sample / hold circuit unit of a gamma reference voltage generator according to a second embodiment of the present invention.
【図６】本発明の第３実施例によるデータドライバの一
部平面図である。FIG. 6 is a partial plan view of a data driver according to a third embodiment of the present invention.
【図７】本発明の第４実施例によるデータドライバの一
部平面図である。FIG. 7 is a partial plan view of a data driver according to a fourth embodiment of the present invention.
【図８】本発明の第４実施例によるガンマ基準電圧生成
部のサンプル/ホールド回路部を示す図面である。FIG. 8 is a diagram illustrating a sample / hold circuit unit of a gamma reference voltage generator according to a fourth exemplary embodiment of the present invention.
【図９】本発明の第５実施例によるデータドライバの一
部平面図である。FIG. 9 is a partial plan view of a data driver according to a fifth embodiment of the present invention.
【図１０】本発明の第６実施例によるデータドライバの
一部平面図である。FIG. 10 is a partial plan view of a data driver according to a sixth embodiment of the present invention.
【図１１】本発明の第７実施例によるデータドライバの
一部平面図である。FIG. 11 is a partial plan view of a data driver according to a seventh embodiment of the present invention.
【図１２】本発明の他の実施例によるガンマ基準電圧生
成部のサンプル/ホールド回路部を示す図面である。FIG. 12 is a diagram illustrating a sample / hold circuit unit of a gamma reference voltage generator according to another embodiment of the present invention.
【図１３】本発明の第８実施例によるデータドライバの
一部平面図である。FIG. 13 is a partial plan view of a data driver according to an eighth embodiment of the present invention.
【図１４】本発明の第９実施例によるデータドライバの
一部平面図である。FIG. 14 is a partial plan view of a data driver according to a ninth embodiment of the present invention.
【図１５】本発明の第１０実施例によるデータドライバ
の一部平面図である。FIG. 15 is a partial plan view of a data driver according to a tenth embodiment of the present invention.
【図１６】本発明の第１１実施例によるデータドライバ
の一部平面図である。FIG. 16 is a partial plan view of a data driver according to an eleventh embodiment of the present invention.
【図１７】本発明の第１２実施例によるデータドライバ
の一部平面図である。FIG. 17 is a partial plan view of a data driver according to a twelfth embodiment of the present invention.
【図１８】本発明の第１３実施例によるデータドライバ
の一部平面図である。FIG. 18 is a partial plan view of a data driver according to a thirteenth embodiment of the present invention.
１０ データドライバ １００ ガンマレジスタ ２００ ガンマ基準電圧生成部 ２１０ 正極性ガンマ基準電圧生成部 ２２０、２５０ ＤＡＣ部 ２３０、２６０ サンプル/ホールディング部 ２４０ 負極性ガンマ基準電圧生成部 ３００ シフトレジスタ ４００ データレジスタ ５００ データラッチ ６００ デジタル−アナログ変換部 ７００ 出力バッファ 10 Data driver 100 gamma register 200 Gamma reference voltage generator 210 Positive Gamma Reference Voltage Generator 220, 250 DAC section 230, 260 sample / holding part 240 Negative gamma reference voltage generator 300 shift register 400 data register 500 data latch 600 Digital-analog converter 700 output buffer
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｌ ６４１ ６４１Ｑ Ｆターム(参考） 2H093 NA06 NA64 NC14 NC15 NC16 NC22 NC23 NC24 NC26 ND17 ND24 NE06 5C006 AA22 AF46 AF82 AF85 BB11 BC12 BF03 BF11 BF37 BF43 FA41 FA51 5C080 AA10 BB05 CC03 DD22 DD27 EE28 FF09 JJ02 JJ03 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 G09G 3/20 623L 641 641Q F term (reference) 2H093 NA06 NA64 NC14 NC15 NC16 NC22 NC23 NC24 NC26 ND17 ND24 NE06 5C006 AA22 AF46 AF82 AF85 BB11 BC12 BF03 BF11 BF37 BF43 FA41 FA51 5C080 AA10 BB05 CC03 DD22 DD27 EE28 FF09 JJ02 JJ03
Claims (27)
するタイミング制御部と、 前記タイミング制御部からの前記デジタルガンマデータ
を保存するデジタルガンマ保存部と、 前記保存されたデジタルガンマデータに基づいて画像デ
ータをアナログ電圧に変換する時に用いられるガンマ基
準電圧をＲ、Ｇ、Ｂ別に独立して生成するガンマ基準電
圧生成部と、 前記生成されたガンマ基準電圧に基づいてＲ、Ｇ、Ｂの
各々の画像データをアナログ電圧に変換して出力するデ
ジタル−アナログ変換器を含むデータドライバと、 を含む液晶表示装置。1. A timing control unit for outputting digital gamma data for each of R, G, B, a digital gamma storage unit for storing the digital gamma data from the timing control unit, and based on the stored digital gamma data. Gamma reference voltage generator for independently generating gamma reference voltages used for converting image data into analog voltage for each of R, G, and B, and R, G, and B based on the generated gamma reference voltage. A liquid crystal display device comprising: a data driver including a digital-analog converter for converting each image data into an analog voltage and outputting the analog voltage.
Ｂ別のデジタルガンマデータの提供を各々受けてアナロ
グ変換する多数のＤＡＣを含むことを特徴とする請求項
１に記載の液晶表示装置。2. The gamma reference voltage generating section includes the R, G, and
The liquid crystal display device according to claim 1, further comprising a plurality of DACs, each of which receives the digital gamma data for each B and performs analog conversion.
別に順次に入力される第１極性のデジタルガンマデータ
をアナログ変換して第１極性のＲ、Ｇ、Ｂ各々のガンマ
基準電圧を生成する第１極性ガンマ基準電圧出力部と、
Ｒ、Ｇ、Ｂ別に順次に入力される第２極性のデジタルガ
ンマデータをアナログ変換して第２極性のＲ、Ｇ、Ｂ各
々のガンマ基準電圧を生成する第２極性ガンマ基準電圧
出力部とを含むことを特徴とする請求項１に記載の液晶
表示装置。3. The gamma reference voltage generator includes R, G, B
A first polarity gamma reference voltage output unit that separately converts sequentially input first polarity digital gamma data into analog to generate gamma reference voltages of the first polarity R, G, and B, respectively.
A second polarity gamma reference voltage output unit for converting the second polarity digital gamma data sequentially input for each of R, G, and B into an analog signal to generate a gamma reference voltage for each of the second polarity R, G, and B. The liquid crystal display device according to claim 1, comprising:
Ｒ、Ｇ、Ｂ別に順次に入力される前記第１極性のデジタ
ルガンマデータをアナログ変換してガンマ基準電圧を生
成して出力する多数のＤＡＣと、前記アナログ変換され
たＲ、Ｇ、Ｂガンマ基準電圧を各々サンプル/ホールデ
ィング処理してサンプルされたＲ、Ｇ、Ｂガンマ基準電
圧を出力する第１極性のサンプル/ホールディング部と
を含み、前記第２極性ガンマ基準電圧出力部は、Ｒ、
Ｇ、Ｂ別に順次に入力される前記第２極性のデジタルガ
ンマデータをアナログ変換してガンマ基準電圧を生成し
て出力する多数のＤＡＣと、前記アナログ変換された
Ｒ、Ｇ、Ｂガンマ基準電圧を各々サンプル/ホールディ
ング処理してサンプルされたＲ、Ｇ、Ｂガンマ基準電圧
を出力する第２極性のサンプル/ホールディング部とを
含むことを特徴とする請求項３に記載の液晶表示装置。4. The first polarity gamma reference voltage output section comprises:
A large number of DACs for analog-converting the first polarity digital gamma data sequentially input for R, G, and B to generate and outputting a gamma reference voltage, and the analog-converted R, G, B gamma references. A first polarity sample / holding unit for outputting R, G, and B gamma reference voltages sampled by holding / processing the voltages, and the second polarity gamma reference voltage output unit includes R,
A large number of DACs for analog-converting the second polarity digital gamma data that is sequentially input for each of G and B to generate and output a gamma reference voltage, and the analog-converted R, G, B gamma reference voltages. The liquid crystal display device according to claim 3, further comprising a second polarity sample / holding unit that outputs R, G, and B gamma reference voltages sampled by the sample / holding process.
２極性のデジタルガンマ電圧データをＲ、Ｇ、Ｂ別に順
次に提供を受けてアナログ電圧に変換して各々出力する
多数のＤＡＣと、前記アナログ電圧変換された第１極性
のＲ、Ｇ、Ｂの各々のガンマ基準電圧をサンプル/ホー
ルディング処理してサンプルされた第１極性のＲ、Ｇ、
Ｂガンマ基準電圧を出力する第１極性のサンプル/ホー
ルディング部と、前記アナログ電圧変換された第２極性
のＲ、Ｇ、Ｂの各々のガンマ基準電圧をサンプル/ホー
ルディング処理してサンプルされた第２極性のＲ、Ｇ、
Ｂガンマ基準電圧を出力する第２極性のサンプル/ホー
ルディング部とを含むことを特徴とする請求項1に記載
の液晶表示装置。5. The gamma reference voltage generator includes a plurality of DACs that sequentially receive digital gamma voltage data of the first and second polarities R, G, and B, convert the digital gamma voltage data into analog voltages, and output the analog voltages. , A first polarity R, G sampled by performing a sample / holding process on each gamma reference voltage of the first polarity R, G, B converted into the analog voltage.
A first polarity sample / holding unit that outputs a B gamma reference voltage, and a second sampled by performing a sample / holding process on the analog voltage-converted second polarity R, G, and B gamma reference voltages. Polar R, G,
The liquid crystal display device according to claim 1, further comprising a second polarity sample / holding unit that outputs a B gamma reference voltage.
ディング部の各々はＲ、Ｇ、Ｂ別に備えられている３つ
のサンプル/ホールド回路部を含み、前記サンプル/ホー
ルド回路部は前記多数のＤＡＣの出力端に各々連結され
る多数のサンプル/ホールド回路からなり、前記サンプ
ル/ホールド回路は所定のサンプル開始信号に応答して
ガンマ基準電圧の出力をオン／オフ制御するスイッチ
と、前記スイッチを経由して入力される前記ガンマ基準
電圧を保存するキャパシタと、前記キャパシタに保存さ
れサンプルされたガンマ基準電圧を出力するバッファと
を含むことを特徴とする請求項４または５に記載の液晶
表示装置。6. Each of the first and second polarity sample / holding units includes three sample / hold circuit units provided for each of R, G, and B, and the sample / hold circuit unit includes the plurality of sample / hold circuit units. The sample / hold circuit includes a plurality of sample / hold circuits each connected to an output terminal of the DAC, and the sample / hold circuit includes a switch for turning on / off the output of the gamma reference voltage in response to a predetermined sample start signal, and the switch. 6. The liquid crystal display device according to claim 4, further comprising a capacitor storing the gamma reference voltage input via the capacitor, and a buffer outputting the sampled gamma reference voltage stored in the capacitor. .
２極性の直列化されたデジタルガンマデータをＲ、Ｇ、
Ｂ別に提供を受けてアナログ変換して生成したガンマ基
準電圧を各々1つの出力ラインを通じて順次出力し、第
１及び第２極性のＲ、Ｇ、Ｂ別に各々備えられている多
対一方式の多数のＤＡＣと、前記多数のＤＡＣに各々対
応し、前記ＤＡＣから順次出力される前記ガンマ基準電
圧をサンプル/ホールディング処理した後、Ｒ、Ｇ、Ｂ
各々のサンプルされたガンマ基準電圧を出力する一対多
方式の多数のサンプル/ホールド回路部とを含むことを
特徴とする請求項１に記載の液晶表示装置。7. The gamma reference voltage generator generates R, G, serialized digital gamma data of first and second polarities.
A gamma reference voltage generated by analog conversion after being provided for each B is sequentially output through one output line, respectively, and a plurality of one-to-one schemes are provided for each of R, G, and B of the first and second polarities. Corresponding to the DAC and the plurality of DACs, and R / G / B after sample / holding processing of the gamma reference voltage sequentially output from the DAC.
The liquid crystal display device according to claim 1, further comprising a plurality of sample / hold circuit units of a one-to-many type for outputting each sampled gamma reference voltage.
直列化されたＲガンマデータと第２極性の直列化された
Ｒガンマデータの提供を順次に受けてアナログ変換して
生成したガンマ基準電圧をサンプル/ホールディング処
理した後、サンプルされたＲガンマ基準電圧を出力する
Ｒガンマ基準電圧出力部と、第１極性の直列Ｇガンマデ
ータと第２極性の直列Ｇガンマデータの提供を順次に受
けてアナログ変換して生成したガンマ基準電圧をサンプ
ル/ホールディング処理した後、サンプルされたＧガン
マ基準電圧を出力するＧガンマ基準電圧出力部と、第１
極性の直列Ｂガンマデータと第２極性の直列Ｂガンマデ
ータの提供を順次に受けてアナログ変換して生成したガ
ンマ基準電圧をサンプル/ホールディング処理した後、
サンプルされたＢガンマ基準電圧を出力するＢガンマ基
準電圧出力部とを含むことを特徴とする請求項１に記載
の液晶表示装置。8. The gamma generated by the gamma reference voltage generator, which is sequentially supplied with serialized R gamma data of the first polarity and serialized R gamma data of the second polarity and converted into analog. After the reference voltage is sampled / holded, an R gamma reference voltage output unit for outputting a sampled R gamma reference voltage, a first polarity serial G gamma data and a second polarity serial G gamma data are sequentially provided. A G gamma reference voltage output unit that outputs a sampled G gamma reference voltage after sampling / holding the gamma reference voltage generated by receiving and converting into analog.
After sequentially receiving the polarity serial B gamma data and the second polarity serial B gamma data and performing analog conversion, the sampled / holding processing is performed on the gamma reference voltage,
The liquid crystal display device of claim 1, further comprising a B gamma reference voltage output unit configured to output a sampled B gamma reference voltage.
々は、各々に該当する前記第１及び第２極性の直列デジ
タルガンマデータの提供を順次に受けてアナログ変換し
て出力する多対一方式のＤＡＣと、前記ＤＡＣから出力
される前記第１極性のガンマ基準電圧を順次にサンプル
/ホールディング処理して出力する第１極性のサンプル/
ホールド回路部と、前記第１極性のサンプル/ホールド
回路部でサンプル/ホールディング処理が終わった後、
前記第１極性のサンプル/ホールド回路部からサンプル
開始信号を受けて、前記ＤＡＣから出力される前記第２
極性のガンマ基準電圧を順次にサンプル/ホールディン
グ処理して出力する第２極性のサンプル/ホールド回路
部とを含むことを特徴とする請求項８に記載の液晶表示
装置。9. Each of the R, G, B gamma reference voltage output units sequentially receives the corresponding serial digital gamma data of the first and second polarities, converts the analog digital data into analog data, and outputs the analog digital data. One-to-one type DAC and the first polarity gamma reference voltage output from the DAC are sequentially sampled.
/ Sample of 1st polarity to output after holding processing /
After the sample / holding process is completed in the hold circuit section and the sample / hold circuit section of the first polarity,
The second signal output from the DAC upon receiving a sample start signal from the sample / hold circuit unit of the first polarity.
9. The liquid crystal display device according to claim 8, further comprising a second polarity sample / hold circuit unit that sequentially samples / holds and outputs a polarity gamma reference voltage.
直列化されたガンマデータの提供を順次に受けてアナロ
グ変換して生成したガンマ基準電圧をサンプル/ホール
ディング処理した後、サンプルされた第１極性のＲ、
Ｇ、Ｂガンマ基準電圧を出力する第１極性ガンマ基準電
圧出力部と、第２極性の直列ガンマデータの提供を順次
に受けてアナログ変換して生成したガンマ基準電圧をサ
ンプル/ホールディング処理した後、サンプルされた第
２極性のＲ、Ｇ、Ｂガンマ基準電圧を出力する第２極性
ガンマ基準電圧出力部とを含むことを特徴とする請求項
１に記載の液晶表示装置。10. The gamma reference voltage generator receives the serialized gamma data of the first polarity in sequence and performs analog / analog conversion to sample / hold the gamma reference voltage, and then samples the gamma reference voltage. R of 1 polarity,
After the first polarity gamma reference voltage output unit that outputs the G and B gamma reference voltages and the second polarity serial gamma data are sequentially provided and the analog-converted gamma reference voltage is sampled / holded, The liquid crystal display device according to claim 1, further comprising a second polarity gamma reference voltage output unit configured to output a sampled second polarity R, G, B gamma reference voltage.
力部の各々は前記直列化されたデジタルガンマデータの
提供を順次に受けてアナログ変換して生成したガンマ基
準電圧を1つのラインを通じて出力する多対一方式のＤ
ＡＣと、前記ＤＡＣから出力される前記ガンマ基準電圧
をＲ、Ｇ、Ｂ各々に対して順次にサンプル/ホールディ
ング処理して出力するサンプル/ホールディング部と、
前記サンプル/ホールディング部はＲ、Ｇ、Ｂ各々に対
応する３つのサンプル/ホールド回路部と、サンプル開
始信号によっていずれか1つのサンプル/ホールド回路部
がサンプル/ホールディング処理を開始して、前記いず
れか1つのサンプル/ホールド回路部のサンプル/ホール
ディング処理が終わると前記サンプル開始信号を他のサ
ンプル/ホールド回路部に伝達することを特徴とする請
求項１０に記載の液晶表示装置。11. The first and second polarity gamma reference voltage output units each sequentially receive the serialized digital gamma data and output a gamma reference voltage generated through analog conversion through one line. Many-to-one D
AC, and a sample / holding unit that sequentially samples and holds the gamma reference voltage output from the DAC for each of R, G, and B, and outputs the sample / holding unit.
In the sample / holding section, three sample / hold circuit sections corresponding to R, G, and B respectively, and any one of the sample / hold circuit sections starts the sample / holding process in response to the sample start signal, 11. The liquid crystal display device according to claim 10, wherein the sample start signal is transmitted to another sample / hold circuit unit when the sample / holding process of one sample / hold circuit unit is completed.
たデジタルガンマデータの提供を順次に受けてアナログ
変換して生成したガンマ基準電圧を1つのラインを通じ
て出力する多対一方式のＤＡＣと、前記ＤＡＣから出力
されるアナログガンマ基準電圧のうち第１極性のアナロ
グガンマ基準電圧を順次にサンプル/ホールディング処
理してＲ、Ｇ、Ｂ別に出力する第１極性のサンプル/ホ
ールディング部と、 前記第１極性のサンプル/ホールド回路部でサンプル/ホ
ールディング処理が終わった後、前記第１極性のサンプ
ル/ホールド回路部からサンプル開始信号を受けて、前
記ＤＡＣから出力されるアナログガンマ基準電圧のうち
第２極性のアナログガンマ基準電圧を順次にサンプル/
ホールディング処理してＲ、Ｇ、Ｂ別に出力する第２極
性のサンプル/ホールディング部を含むことを特徴とす
る請求項１に記載の液晶表示装置。12. The gamma reference voltage generator receives a serialized digital gamma data in sequence and converts it into an analog signal, and outputs a gamma reference voltage through one line. A first polarity sample / holding unit for sequentially sampling / holding an analog gamma reference voltage of a first polarity among the analog gamma reference voltages output from the DAC and outputting the sampled / holding signal for each of R, G, and B; The second polarity of the analog gamma reference voltage output from the DAC upon receiving a sample start signal from the first polarity sample / hold circuit section after the sample / hold circuit section of the polarity has completed the sample / holding process. Analog gamma reference voltage of /
The liquid crystal display device of claim 1, further comprising a second polarity sample / holding unit that performs a holding process and outputs the R / G / B signals.
ルディング部の各々はＲ、Ｇ、Ｂ各々に対応する３つの
サンプル/ホールド回路部を含み、サンプル開始信号に
よっていずれか1つのサンプル/ホールド回路部がサンプ
ル/ホールディング処理を開始し、前記いずれか1つのサ
ンプル/ホールド回路部のサンプル/ホールディング処理
が終わると前記サンプル開始信号を他のサンプル/ホー
ルド回路部に伝達することを特徴とする請求項１２に記
載の液晶表示装置。13. The first and second polarity sample / holding units each include three sample / hold circuit units corresponding to R, G, and B, and any one of the sample / hold circuits is operated according to a sample start signal. A circuit unit starts a sample / holding process, and when the sample / holding process of any one of the sample / holding circuit units is completed, the sample start signal is transmitted to another sample / holding circuit unit. Item 13. The liquid crystal display device according to item 12.
ＡＣの出力に並列に連結される多数のサンプル/ホール
ド回路を含み、前記サンプル/ホールド回路は、サンプ
ル開始信号を隣接するサンプル/ホールド回路に伝達す
るシフトレジスタと、前記サンプル開始信号に応答して
ガンマ基準電圧の出力をオン／オフ制御するスイッチ
と、前記スイッチを経由して入力されるガンマ基準電圧
を保存するキャパシタと、前記キャパシタに保存されサ
ンプルされたガンマ基準電圧を出力するバッファを含む
ことを特徴とする請求項７、９、１１及び１３のいずれ
かに記載の液晶表示装置。14. The sample / hold circuit unit comprises the D
The sample / hold circuit includes a plurality of sample / hold circuits connected in parallel to the output of the AC, the sample / hold circuit transmitting a sample start signal to an adjacent sample / hold circuit, and a sample register in response to the sample start signal. A switch for controlling on / off of the output of the gamma reference voltage; a capacitor for storing the gamma reference voltage input through the switch; and a buffer for outputting the sampled gamma reference voltage stored in the capacitor. The liquid crystal display device according to claim 7, 9, 11, or 13.
ＡＣの出力に並列に連結される多数のサンプル/ホール
ド回路を含み、前記サンプル/ホールド回路はサンプル
開始信号を隣接するサンプル/ホールド回路に伝達する
シフトレジスタと、前記サンプル開始信号に応答してガ
ンマ基準電圧の出力をオン／オフ制御するスイッチと、
前記ガンマ基準電圧を保存する第１及び第２キャパシタ
と、前記スイッチに連結され外部からの選択信号に応答
して前記スイッチを通過した前記ガンマ基準電圧を前記
第１または第２キャパシタに伝達する入力スイッチと、
前記第１または第２キャパシタに保存されたガンマ基準
電圧を出力するバッファと、前記第１及び第２キャパシ
タに連結され、前記選択信号に応答して前記第１または
第２キャパシタに保存されたガンマ基準電圧を前記バッ
ファに伝達する出力スイッチとを含むことを特徴とする
請求項７、９、１１及び１３のいずれかに記載の液晶表
示装置。15. The sample / hold circuit unit comprises the D
The sample / hold circuit includes a plurality of sample / hold circuits connected in parallel to the output of the AC, the sample / hold circuit transmitting a sample start signal to an adjacent sample / hold circuit and a gamma signal responsive to the sample start signal. A switch for controlling the output of the reference voltage on / off,
First and second capacitors storing the gamma reference voltage, and an input connected to the switch and transmitting the gamma reference voltage passed through the switch to the first or second capacitor in response to an external selection signal. Switch,
A buffer for outputting the gamma reference voltage stored in the first or second capacitor, and a gamma stored in the first or second capacitor in response to the selection signal. 14. The liquid crystal display device according to claim 7, further comprising an output switch for transmitting a reference voltage to the buffer.
力するタイミング制御部と、前記タイミング制御部から
の前記デジタルガンマデータをアナログに変換してガン
マ基準電圧を生成するガンマ基準電圧生成部と、前記ガ
ンマ基準電圧生成部からの前記ガンマ基準電圧をサンプ
ル/ホールディング処理した後、サンプルされたガンマ
基準電圧を出力するサンプル/ホールディング部と、前
記サンプルされたガンマ基準電圧に基づいてＲ、Ｇ、Ｂ
各々の画像データをアナログ電圧に変換して出力するデ
ジタル−アナログ変換器とを含むデータドライバを含む
液晶表示装置。16. A timing control unit for outputting digital gamma data for each of R, G, B, and a gamma reference voltage generation unit for converting the digital gamma data from the timing control unit into an analog to generate a gamma reference voltage. A sample / holding unit that outputs a sampled gamma reference voltage after sample / holding the gamma reference voltage from the gamma reference voltage generation unit, and R, G based on the sampled gamma reference voltage. B
A liquid crystal display device including a data driver including a digital-analog converter that converts each image data into an analog voltage and outputs the analog voltage.
力端を通じて第１及び第２極性のガンマ基準電圧をＲ、
Ｇ、Ｂ別に順次に各々出力する第１及び第２極性のガン
マ基準電圧生成部を含み、前記サンプル/ホールディン
グ部は、前記第１極性のガンマ基準電圧をサンプル/ホ
ールディング処理してサンプルされた第１極性のＲ、
Ｇ、Ｂ別ガンマ基準電圧を前記デジタル−アナログ変換
器に出力する第１極性のサンプル/ホールディング部
と、前記第２極性のガンマ基準電圧をサンプル/ホール
ディング処理してサンプルされた第２極性のＲ、Ｇ、Ｂ
別ガンマ基準電圧を前記デジタル−アナログ変換器に出
力する第２極性のサンプル/ホールディング部とを含む
ことを特徴とする請求項１６に記載の液晶表示装置。17. The gamma reference voltage generator outputs a gamma reference voltage of first and second polarities R, through a plurality of output terminals.
The sample / holding unit includes first and second polarity gamma reference voltage generators for sequentially outputting G and B respectively, and the sample / holding unit samples and holds the first polarity gamma reference voltage. R of 1 polarity,
A first polarity sample / holding unit that outputs G and B separate gamma reference voltages to the digital-analog converter, and a second polarity R sampled by performing a sample / holding process on the second polarity gamma reference voltage. , G, B
The liquid crystal display device according to claim 16, further comprising a second polarity sample / holding unit that outputs another gamma reference voltage to the digital-analog converter.
力端を通じて第１極性のガンマ基準電圧と第２極性のガ
ンマ基準電圧をＲ、Ｇ、Ｂ別に順次に出力し、前記サン
プル/ホールディング部は前記ガンマ基準電圧生成部か
らの第１極性のガンマ基準電圧に対してサンプル/ホー
ルディング処理してサンプルされた第１極性のＲ、Ｇ、
Ｂ別ガンマ基準電圧を前記デジタル−アナログ変換器に
出力する第１極性のサンプル/ホールディング部と、前
記ガンマ基準電圧生成部からの第２極性のガンマ基準電
圧に対してサンプル/ホールディング処理してサンプル
された第２極性のＲ、Ｇ、Ｂ別ガンマ基準電圧を前記デ
ジタル−アナログ変換器に出力する第２極性のサンプル
/ホールディング部とを含むことを特徴とする請求項１
６に記載の液晶表示装置。18. The sample / holding unit may sequentially output a gamma reference voltage having a first polarity and a gamma reference voltage having a second polarity for each of R, G, and B through a plurality of output terminals. Is a first polarity R, G sampled by performing a sample / holding process on the first polarity gamma reference voltage from the gamma reference voltage generator.
A sample / holding unit having a first polarity for outputting the B-specific gamma reference voltage to the digital-analog converter, and a sample by performing a sample / holding process on the second polarity gamma reference voltage from the gamma reference voltage generating unit. Second polarity sample for outputting the generated second polarity R, G, and B gamma reference voltages to the digital-analog converter
/ Holding part is included.
7. The liquid crystal display device according to item 6.
ルディング部各々はＲ、Ｇ、Ｂ別に備えられている３つ
のサンプル/ホールド回路部を含み、前記サンプル/ホー
ルド回路部は、前記ガンマ基準生成部の多数の出力端に
各々連結される多数のサンプル/ホールド回路からな
り、前記サンプル/ホールド回路は所定のサンプル開始
信号に応答してガンマ基準電圧の出力をオン／オフ制御
するスイッチと、前記スイッチを経由して入力される前
記ガンマ基準電圧を保存するキャパシタと、前記キャパ
シタに保存されサンプルされたガンマ基準電圧を出力す
るバッファとを含むことを特徴とする、請求項１７また
は１８に記載の液晶表示装置。19. The first and second polarity sample / holding units each include three sample / hold circuit units provided for each of R, G, and B, and the sample / hold circuit unit includes the gamma reference. And a switch for controlling the output of the gamma reference voltage in response to a predetermined sample start signal, the switch including a plurality of sample / hold circuits connected to a plurality of output terminals of the generator. 19. The capacitor according to claim 17, further comprising a capacitor storing the gamma reference voltage input via the switch, and a buffer storing the sampled gamma reference voltage stored in the capacitor. Liquid crystal display device.
のガンマ基準電圧をＲ、Ｇ、Ｂ別に直列化してＲ、Ｇ、
Ｂ各々1つの出力端を通じて出力する第１極性のガンマ
基準電圧生成部と、第２極性のガンマ基準電圧をＲ、
Ｇ、Ｂ別に直列化してＲ、Ｇ、Ｂ各々1つの出力端を通
じて出力する第２極性のガンマ基準電圧生成部を含み、
前記サンプル/ホールディング部は前記直列化された第
１極性のＲ、Ｇ、Ｂガンマ基準電圧各々に対してサンプ
ル/ホールディング処理してサンプルされた第１極性の
Ｒ、Ｇ、Ｂ別ガンマ基準電圧を前記デジタル−アナログ
変換器に出力する第１極性のサンプル/ホールディング
部と、前記直列化された第２極性のＲ、Ｇ、Ｂガンマ基
準電圧各々に対してサンプル/ホールディング処理して
サンプルされた第２極性のＲ、Ｇ、Ｂ別ガンマ基準電圧
を前記デジタル−アナログ変換器に出力する第２極性の
サンプル/ホールディング部を含み、前記第１及び第２
極性のサンプル/ホールディング部各々はＲ、Ｇ、Ｂガ
ンマ基準電圧各々に対してサンプル/ホールディング処
理する３つのサンプル/ホールド回路部を含むことを特
徴とする請求項１６に記載の液晶表示装置。20. The gamma reference voltage generation unit serializes the gamma reference voltage of the first polarity for each of R, G, and B to generate R, G, and
B, a gamma reference voltage generator of the first polarity, which outputs through one output terminal, and a gamma reference voltage of the second polarity, R,
And a second polarity gamma reference voltage generator that serializes G, B and outputs through one output terminal of each of R, G, B.
The sample / holding unit performs a sample / holding process on each of the serialized first polarity R, G, and B gamma reference voltages to sample the first polarity R, G, and B gamma reference voltages. The first polarity sample / holding unit for outputting to the digital-analog converter, and the second polarity R, G, B gamma reference voltage for each sampled / holding process. A first polarity and a second polarity including a second polarity sample / holding unit for outputting a two polarity R, G, and B gamma reference voltage to the digital-analog converter.
17. The liquid crystal display device of claim 16, wherein each of the polar sample / holding units includes three sample / hold circuit units for performing a sample / holding process on each of R, G and B gamma reference voltages.
２極性のガンマ基準電圧をＲ、Ｇ、Ｂ別に直列化して
Ｒ、Ｇ、Ｂ各々1つの出力端を通じて出力し、前記サン
プル/ホールディング部は前記直列化されたＲ、Ｇ、Ｂ
ガンマ基準電圧各々に対してサンプル/ホールディング
処理してサンプルされた第１及び第２極性各々のＲ、
Ｇ、Ｂガンマ基準電圧各々を前記デジタル−アナログ変
換器に出力するＲ、Ｇ、Ｂサンプル/ホールディング部
を含み、前記Ｒ、Ｇ、Ｂサンプル/ホールディング部各
々は第１極性のガンマ基準電圧を順次にサンプル/ホー
ルディング処理して出力する第１極性のサンプル/ホー
ルド回路部と、前記第１極性のサンプル/ホールド回路
部でサンプル/ホールディング処理が終わった後、前記
第１極性のサンプル/ホールド回路部からサンプル開始
信号を受けて、第２極性のガンマ基準電圧を順次にサン
プル/ホールディング処理して出力する第２極性のサン
プル/ホールド回路部とを含むことを特徴とする請求項
１６に記載の液晶表示装置。21. The gamma reference voltage generating unit serializes the gamma reference voltages of the first and second polarities for R, G, and B and outputs the gamma reference voltages through one output terminal of each of R, G, and B to output the sample / holding signal. The part is the serialized R, G, B
R of each of the first and second polarities sampled by the sampling / holding process for each gamma reference voltage,
The R / G / B sample / holding unit outputs G / B gamma reference voltages to the digital-analog converter, and each of the R, G, B sample / holding units sequentially outputs the gamma reference voltage of the first polarity. A sample / hold circuit unit of a first polarity for outputting after sample / holding process, and a sample / hold circuit unit of the first polarity after the sample / hold process is completed in the sample / hold circuit unit of the first polarity 17. The liquid crystal according to claim 16, further comprising a second polarity sample / hold circuit unit which receives a sample start signal from the second polarity and sequentially samples / holds and outputs the second polarity gamma reference voltage. Display device.
Ｒ、Ｇ、Ｂガンマ基準電圧を直列化して1つの出力端を
通じて出力する第１極性のガンマ基準電圧生成部と、第
２極性のＲ、Ｇ、Ｂガンマ基準電圧を直列化して1つの
出力端を通じて出力する第２極性のガンマ基準電圧生成
部を含み、前記サンプル/ホールディング部は、前記直
列化された第１極性のＲ、Ｇ、Ｂガンマ基準電圧に対し
てサンプル/ホールディング処理してサンプルされた第
１極性のＲ、Ｇ、Ｂ別ガンマ基準電圧を前記デジタル−
アナログ変換器に出力する第１極性のサンプル/ホール
ディング部と、前記直列化された第２極性のＲ、Ｇ、Ｂ
ガンマ基準電圧に対してサンプル/ホールディング処理
してサンプルされた第２極性のＲ、Ｇ、Ｂ別ガンマ基準
電圧を前記デジタル−アナログ変換器に出力する第２極
性のサンプル/ホールディング部とを含み、前記第１及
び第２極性のサンプル/ホールディング部各々はＲ、
Ｇ、Ｂ各々に対応する３つのサンプル/ホールド回路部
を含み、サンプル開始信号によっていずれか1つのサン
プル/ホールド回路部がサンプル/ホールディング処理を
開始し、前記いずれか1つのサンプル/ホールド回路部の
サンプル/ホールディング処理が終わると前記サンプル
開始信号を他のサンプル/ホールド回路部に伝達するこ
とを特徴とする請求項１６に記載の液晶表示装置。22. The gamma reference voltage generator generates a first polarity R, G, B gamma reference voltage in series and outputs the same through one output terminal, and a second polarity gamma reference voltage generator. The sampling / holding unit includes a second polarity gamma reference voltage generator that serializes the R, G, and B gamma reference voltages and outputs the serially output signals through one output terminal. The digital gamma reference voltages of the first polarity R, G, and B sampled by performing the sampling / holding processing on the gamma reference voltages of
A first polarity sample / holding section for outputting to an analog converter and the serialized second polarity R, G, B
A second polarity R / G / B gamma reference voltage sampled by performing a sample / holding process on the gamma reference voltage, and outputting the sample / holding unit to the digital-analog converter. Each of the first and second polarity sample / holding parts is R,
The sample / hold circuit section includes three sample / hold circuit sections corresponding to G and B, and any one of the sample / hold circuit sections starts a sample / holding process by a sample start signal. 17. The liquid crystal display device according to claim 16, wherein the sample start signal is transmitted to another sample / hold circuit unit when the sample / holding process is completed.
２極性のＲ、Ｇ、Ｂガンマ基準電圧を直列化して1つの
出力端を通じて出力し、前記サンプル/ホールディング
部は前記直列化された第１及び第２極性のガンマ基準電
圧のうち第１極性のＲ、Ｇ、Ｂガンマ基準電圧を順次に
サンプル/ホールディング処理してサンプルされた第１
極性のＲ、Ｇ、Ｂ別ガンマ基準電圧を出力する第１極性
のサンプル/ホールディング部と、前記第１極性のサン
プル/ホールディング部でサンプル/ホールディング処理
が終わった後、前記第１極性のサンプル/ホールディン
グ部からサンプル開始信号を受けて、前記直列化された
第１及び第２極性のガンマ基準電圧のうち第２極性の
Ｒ、Ｇ、Ｂガンマ基準電圧を順次にサンプル/ホールデ
ィング処理してサンプルされた第２極性のＲ、Ｇ、Ｂ別
ガンマ基準電圧を出力する第２極性のサンプル/ホール
ディング部とを含み、前記第１及び第２極性のサンプル
/ホールディング部各々はＲ、Ｇ、Ｂ各々に対応する３
つのサンプル/ホールド回路部を含み、サンプル開始信
号によっていずれか1つのサンプル/ホールド回路部がサ
ンプル/ホールディング処理を開始し、前記いずれか1つ
のサンプル/ホールド回路部のサンプル/ホールディング
処理が終わると前記サンプル開始信号を他のサンプル/
ホールド回路部に伝達することを特徴とする請求項１６
に記載の液晶表示装置。23. The gamma reference voltage generator serializes the R, G, and B gamma reference voltages of the first and second polarities and outputs the serial voltage through one output terminal, and the sample / holding unit serializes the serialized signals. The first polarity R, G, and B gamma reference voltages of the first and second polarity gamma reference voltages are sequentially sampled / holded and then sampled.
The first polarity sample / holding unit that outputs the R, G, and B gamma reference voltages of the polarity, and the first polarity sample / holding unit after the sample / holding process is completed in the first polarity sample / holding unit. The sampling start signal is received from the holding unit, and the R, G, and B gamma reference voltages of the second polarity among the serialized first and second polarity gamma reference voltages are sequentially sampled / holded and sampled. A second polarity sample / holding unit for outputting a second polarity R, G, B gamma reference voltage, and the first and second polarity samples.
/ Each holding part corresponds to R, G, B respectively 3
Including one sample / hold circuit section, any one of the sample / hold circuit section starts the sample / holding process by the sample start signal, and the sample / hold circuit section ends the sample / holding process. Sample start signal to another sample /
The signal is transmitted to a hold circuit section.
The liquid crystal display device according to item 1.
ンマ基準電圧生成部への1つの出力端に並列に連結され
る多数のサンプル/ホールド回路を含み、前記サンプル/
ホールド回路はサンプル開始信号を隣接するサンプル/
ホールド回路に伝達するシフトレジスタと、前記サンプ
ル開始信号に応答してガンマ基準電圧の出力をオン／オ
フ制御するスイッチと、前記スイッチを経由して入力さ
れるガンマ基準電圧を保存するキャパシタと、前記キャ
パシタに保存されサンプルされたガンマ基準電圧を出力
するバッファとを含むことを特徴とする請求項２０乃至
２３のいずれかに記載の液晶表示装置。24. The sample / hold circuit unit includes a plurality of sample / hold circuits connected in parallel to one output terminal to the gamma reference voltage generation unit.
The hold circuit sends the sample start signal to the adjacent sample /
A shift register for transmitting to a hold circuit; a switch for turning on / off the output of the gamma reference voltage in response to the sample start signal; a capacitor for storing the gamma reference voltage input via the switch; 24. The liquid crystal display device according to claim 20, further comprising a buffer that outputs a sampled gamma reference voltage stored in a capacitor.
ガンマ基準電圧生成部への1つの出力端に並列に連結さ
れる多数のサンプル/ホールド回路を含み、前記サンプ
ル/ホールド回路はサンプル開始信号を隣接するサンプ
ル/ホールド回路に伝達するシフトレジスタと、前記サ
ンプル開始信号に応答してガンマ基準電圧の出力をオン
／オフ制御するスイッチと、前記ガンマ基準電圧を保存
する第１及び第２キャパシタと、前記スイッチに連結さ
れ、外部からの選択信号に応答して前記スイッチを通過
した前記ガンマ基準電圧を前記第１または第２キャパシ
タに伝達する入力スイッチと、前記第１または第２キャ
パシタに保存されたガンマ基準電圧を出力するバッファ
と、前記第１及び第２キャパシタに連結され、前記選択
信号に応答して前記第１または第２キャパシタに保存さ
れたガンマ基準電圧を前記バッファに伝達する出力スイ
ッチとを含むことを特徴とする請求項２０乃至２３のい
ずれかに記載の液晶表示装置。25. The sample / hold circuit unit includes a plurality of sample / hold circuits connected in parallel to one output terminal to the gamma reference voltage generation unit, and the sample / hold circuit outputs a sample start signal. A shift register for transmitting to an adjacent sample / hold circuit, a switch for turning on / off the output of the gamma reference voltage in response to the sample start signal, first and second capacitors for storing the gamma reference voltage, An input switch connected to the switch and transmitting the gamma reference voltage passed through the switch to the first or second capacitor in response to a selection signal from the outside, and an input switch stored in the first or second capacitor. A buffer for outputting a gamma reference voltage and the first and second capacitors are connected to the first and second capacitors in response to the selection signal. Other liquid crystal display device according to any one of claims 20 to 23, characterized in that it comprises an output switch for transmitting the gamma reference voltage stored in the second capacitor to the buffer.
ータ電圧を出力する液晶表示装置の駆動装置において、
外部からのデジタルガンマデータを保存するデジタルガ
ンマ保存部と、前記保存されたデジタルガンマデータに
基づいて画像データをアナログ電圧に変換する時に用い
られるガンマ基準電圧をＲ、Ｇ、Ｂ別に独立して生成す
るガンマ基準電圧生成部と、前記生成されたガンマ基準
電圧に基づいてＲ、Ｇ、Ｂ各々の画像データをアナログ
電圧に変換して出力するデジタル−アナログ変換器とを
含むことを特徴とする液晶表示装置の駆動装置。26. A drive device for a liquid crystal display device, which outputs a data voltage for displaying an image on the liquid crystal display device,
A digital gamma storage unit that stores digital gamma data from the outside, and a gamma reference voltage used when converting image data into an analog voltage based on the stored digital gamma data are independently generated for R, G, and B. And a digital-analog converter that converts R, G, and B image data into analog voltages based on the generated gamma reference voltage and outputs the analog voltage. Driving device for display device.
ータ電圧を出力する液晶表示装置の駆動装置において、
外部で生成されたガンマ基準電圧をサンプル/ホールデ
ィング処理した後、サンプルされたガンマ基準電圧を出
力するサンプル/ホールディング部と、前記サンプルさ
れたガンマ基準電圧に基づいてＲ、Ｇ、Ｂ各々の画像デ
ータをアナログ電圧に変換して出力するデジタル−アナ
ログ変換器を含むことを特徴とする液晶表示装置の駆動
装置。27. A drive device for a liquid crystal display device, which outputs a data voltage for displaying an image on the liquid crystal display device,
A sample / holding unit that outputs a sampled gamma reference voltage after sampling / holding an externally generated gamma reference voltage, and R, G, and B image data based on the sampled gamma reference voltage. A drive device for a liquid crystal display device, which includes a digital-analog converter that converts an analog voltage into an analog voltage and outputs the analog voltage.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-068457 | 2001-11-05 | ||
| KR20010068457 | 2001-11-05 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011172671A Division JP5581279B2 (en) | 2001-11-05 | 2011-08-08 | Driving device for liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003186457A true JP2003186457A (en) | 2003-07-04 |
| JP4831916B2 JP4831916B2 (en) | 2011-12-07 |
Family
ID=27606976
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002321608A Expired - Fee Related JP4831916B2 (en) | 2001-11-05 | 2002-11-05 | Liquid crystal display device and driving device thereof |
| JP2011172671A Expired - Fee Related JP5581279B2 (en) | 2001-11-05 | 2011-08-08 | Driving device for liquid crystal display device |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011172671A Expired - Fee Related JP5581279B2 (en) | 2001-11-05 | 2011-08-08 | Driving device for liquid crystal display device |
Country Status (3)
| Country | Link |
|---|---|
| JP (2) | JP4831916B2 (en) |
| KR (1) | KR100859520B1 (en) |
| CN (1) | CN101178886B (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049813A (en) * | 2003-07-30 | 2005-02-24 | Ind Technol Res Inst | Driving circuit for solving color diffusion of display |
| JP2005234495A (en) * | 2004-02-23 | 2005-09-02 | Toshiba Matsushita Display Technology Co Ltd | Display signal processing apparatus and display device |
| JP2006243231A (en) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electro-optical device and electronic device |
| JP2006243232A (en) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electro-optic device and electronic device |
| JP2007025701A (en) * | 2005-07-20 | 2007-02-01 | Samsung Electronics Co Ltd | Driving apparatus for display device |
| JP2007041590A (en) * | 2005-08-03 | 2007-02-15 | Samsung Electronics Co Ltd | Display device, method of driving the same and driving apparatus |
| JP2007171997A (en) * | 2007-03-19 | 2007-07-05 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electrooptical device and electronic device |
| JP2007183670A (en) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | Reference voltage generating circuit, display driver, electric optical apparatus and electronic equipment |
| JP2007334061A (en) * | 2006-06-15 | 2007-12-27 | Sony Corp | Driving circuit for liquid crystal panel and liquid crystal display device |
| US7663616B2 (en) | 2004-12-24 | 2010-02-16 | Samsung Mobile Display Co., Ltd. | Data driving circuit, organic light emitting diode display using the same, and method of driving the organic light emitting diode display |
| US7852286B2 (en) | 2004-12-24 | 2010-12-14 | Samsung Mobile Display Co., Ltd. | Data driver and organic light emitting display device using the same |
| US8125421B2 (en) | 2004-12-24 | 2012-02-28 | Samsung Mobile Display Co., Ltd. | Data driver and organic light emitting display device including the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101117981B1 (en) | 2005-05-12 | 2012-03-06 | 엘지디스플레이 주식회사 | Data driver and liquid crystal display device using the same |
| KR101232162B1 (en) * | 2006-06-26 | 2013-02-12 | 엘지디스플레이 주식회사 | Driving circuit for data and method for driving the same |
| KR101407296B1 (en) * | 2007-10-30 | 2014-06-16 | 엘지디스플레이 주식회사 | Data driving device and liquid crystal display device using the same |
| CN101739995B (en) * | 2008-11-06 | 2012-07-18 | 瑞昱半导体股份有限公司 | Pin shared analog front end processing device and method for sharing pin |
| KR102198366B1 (en) * | 2013-12-13 | 2021-01-04 | 엘지디스플레이 주식회사 | Data Driver and Display Device Using the same |
| CN106297690A (en) | 2016-08-11 | 2017-01-04 | 深圳市华星光电技术有限公司 | Gamma reference voltage generator, production method and liquid crystal indicator |
| CN109410815B (en) * | 2018-11-01 | 2021-06-01 | 惠科股份有限公司 | Display panel, method for generating gray scale voltage of display panel and computer readable storage medium |
| KR102545589B1 (en) | 2018-12-28 | 2023-06-21 | 삼성디스플레이 주식회사 | Display system and method of generating gamma voltages for the same |
| CN112071280B (en) * | 2020-09-22 | 2022-05-31 | 禹创半导体(深圳)有限公司 | Fast gamma switching method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926765A (en) * | 1995-07-11 | 1997-01-28 | Texas Instr Japan Ltd | Signal line driving circuit for liquid crystal display |
| JPH10333648A (en) * | 1997-06-03 | 1998-12-18 | Mitsubishi Electric Corp | Liquid crystal display device |
| JPH1115442A (en) * | 1997-06-20 | 1999-01-22 | Hitachi Ltd | Liquid crystal display device and power circuit used therefor |
| JP2001042833A (en) * | 1999-07-29 | 2001-02-16 | Sharp Corp | Color display device |
| JP2001166751A (en) * | 1999-12-10 | 2001-06-22 | Sharp Corp | Reference voltage generation circuit for displaying gray scale and liquid crystal display device using the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738105B2 (en) * | 1990-08-20 | 1995-04-26 | 日本電信電話株式会社 | Active matrix liquid crystal display gradation display drive circuit |
| JP2994169B2 (en) * | 1993-04-09 | 1999-12-27 | 日本電気株式会社 | Active matrix type liquid crystal display |
| JP3202450B2 (en) * | 1993-10-20 | 2001-08-27 | 日本電気株式会社 | Liquid crystal display |
| JPH0895528A (en) * | 1994-09-22 | 1996-04-12 | Sony Corp | Video driver |
| US5739805A (en) * | 1994-12-15 | 1998-04-14 | David Sarnoff Research Center, Inc. | Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits |
| JPH11296149A (en) * | 1998-04-15 | 1999-10-29 | Seiko Epson Corp | Digital gamma correcting method and liquid crystal device using the same |
| JP4189062B2 (en) * | 1998-07-06 | 2008-12-03 | セイコーエプソン株式会社 | Electronics |
| JP2001005429A (en) * | 1999-06-18 | 2001-01-12 | Matsushita Electric Ind Co Ltd | Driving circuit of liquid crystal display device |
| JP3412583B2 (en) * | 1999-11-08 | 2003-06-03 | 日本電気株式会社 | Driving method and circuit of color liquid crystal display |
| JP4333023B2 (en) * | 2000-11-24 | 2009-09-16 | ソニー株式会社 | Digital signal processing circuit, display device using the same, and liquid crystal projector |
-
2002
- 2002-05-06 KR KR1020020024781A patent/KR100859520B1/en active IP Right Grant
- 2002-07-23 CN CN2007101961186A patent/CN101178886B/en not_active Expired - Fee Related
- 2002-11-05 JP JP2002321608A patent/JP4831916B2/en not_active Expired - Fee Related
-
2011
- 2011-08-08 JP JP2011172671A patent/JP5581279B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926765A (en) * | 1995-07-11 | 1997-01-28 | Texas Instr Japan Ltd | Signal line driving circuit for liquid crystal display |
| JPH10333648A (en) * | 1997-06-03 | 1998-12-18 | Mitsubishi Electric Corp | Liquid crystal display device |
| JPH1115442A (en) * | 1997-06-20 | 1999-01-22 | Hitachi Ltd | Liquid crystal display device and power circuit used therefor |
| JP2001042833A (en) * | 1999-07-29 | 2001-02-16 | Sharp Corp | Color display device |
| JP2001166751A (en) * | 1999-12-10 | 2001-06-22 | Sharp Corp | Reference voltage generation circuit for displaying gray scale and liquid crystal display device using the same |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049813A (en) * | 2003-07-30 | 2005-02-24 | Ind Technol Res Inst | Driving circuit for solving color diffusion of display |
| JP2005234495A (en) * | 2004-02-23 | 2005-09-02 | Toshiba Matsushita Display Technology Co Ltd | Display signal processing apparatus and display device |
| US7663616B2 (en) | 2004-12-24 | 2010-02-16 | Samsung Mobile Display Co., Ltd. | Data driving circuit, organic light emitting diode display using the same, and method of driving the organic light emitting diode display |
| US8125421B2 (en) | 2004-12-24 | 2012-02-28 | Samsung Mobile Display Co., Ltd. | Data driver and organic light emitting display device including the same |
| US7852286B2 (en) | 2004-12-24 | 2010-12-14 | Samsung Mobile Display Co., Ltd. | Data driver and organic light emitting display device using the same |
| JP2006243232A (en) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electro-optic device and electronic device |
| JP2006243231A (en) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electro-optical device and electronic device |
| JP2007025701A (en) * | 2005-07-20 | 2007-02-01 | Samsung Electronics Co Ltd | Driving apparatus for display device |
| US8264446B2 (en) | 2005-07-20 | 2012-09-11 | Samsung Electronics Co., Ltd. | Driving apparatus for display device |
| JP2007041590A (en) * | 2005-08-03 | 2007-02-15 | Samsung Electronics Co Ltd | Display device, method of driving the same and driving apparatus |
| JP2007334061A (en) * | 2006-06-15 | 2007-12-27 | Sony Corp | Driving circuit for liquid crystal panel and liquid crystal display device |
| JP2007171997A (en) * | 2007-03-19 | 2007-07-05 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electrooptical device and electronic device |
| JP2007183670A (en) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | Reference voltage generating circuit, display driver, electric optical apparatus and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101178886B (en) | 2010-09-29 |
| KR100859520B1 (en) | 2008-09-22 |
| KR20030038315A (en) | 2003-05-16 |
| CN101178886A (en) | 2008-05-14 |
| JP4831916B2 (en) | 2011-12-07 |
| JP2011232779A (en) | 2011-11-17 |
| JP5581279B2 (en) | 2014-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859524B2 (en) | Liquid crystal display and driving device thereof | |
| JP5581279B2 (en) | Driving device for liquid crystal display device | |
| JP2743683B2 (en) | Liquid crystal drive | |
| JP3495960B2 (en) | Gray scale display reference voltage generating circuit and liquid crystal driving device using the same | |
| US6806854B2 (en) | Display | |
| US6750839B1 (en) | Grayscale reference generator | |
| US8730223B2 (en) | Source driver and display device having the same | |
| US8139010B2 (en) | Gamma voltage generator and control method thereof and liquid crystal display device utilizing the same | |
| JP2003280596A (en) | Display driving apparatus and display apparatus using the same | |
| KR20030067578A (en) | Reference voltage generation circuit, display driver circuit, display device and reference voltage generation method | |
| KR20030067574A (en) | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method | |
| JPH11175028A (en) | Liquid crystal display device, driving circuit of the same and driving method of the same | |
| JP2005331709A (en) | Liquid crystal display driving apparatus and liquid crystal display system | |
| US6628261B1 (en) | Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line | |
| KR20060105490A (en) | Sample-hold circuit and semiconductor device | |
| US7659875B2 (en) | Gradation display reference voltage generating circuit and liquid crystal driving device | |
| JPH09138670A (en) | Driving circuit for liquid crystal display device | |
| JP4676183B2 (en) | Gradation voltage generator, liquid crystal drive, liquid crystal display | |
| KR101388350B1 (en) | Source driver integrated circuit and liquid crystal display using the same | |
| JPH07306660A (en) | Gradation driving circuit for liquid crystal display device and gradation driving method therefor | |
| JPH07244269A (en) | Display device | |
| WO1995020209A1 (en) | Liquid crystal display | |
| JPH04304495A (en) | Liquid crystal display driving circuit | |
| JP2000227585A (en) | Driving circuit integrated liquid crystal display device | |
| KR100438659B1 (en) | Column Driver Integrated Circuit And Column Driving Method For Pre_Driving Liquid Crystal Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081111 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100608 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100611 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |