JP2003185590A - ワーク検査方法および装置 - Google Patents
ワーク検査方法および装置Info
- Publication number
- JP2003185590A JP2003185590A JP2001384553A JP2001384553A JP2003185590A JP 2003185590 A JP2003185590 A JP 2003185590A JP 2001384553 A JP2001384553 A JP 2001384553A JP 2001384553 A JP2001384553 A JP 2001384553A JP 2003185590 A JP2003185590 A JP 2003185590A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- work
- image
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Wire Bonding (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路装置に生じたクラックを精度
よく検出する。 【解決手段】 所定のパターンが形成されたパターン形
成部材１４と、平坦に形成された半導体集積回路装置１
２の検査面１２ａにパターンを投影する光源１１と、パ
ターンが投影された検査面１２ａの画像を取得する撮像
部１３と、撮像部１３に取得された画像の濃淡分布デー
タを微分したときの不連続部分の有無から半導体集積回
路装置１２のクラックを検出する検出部１７とを有する
構成の検査装置とする。
よく検出する。 【解決手段】 所定のパターンが形成されたパターン形
成部材１４と、平坦に形成された半導体集積回路装置１
２の検査面１２ａにパターンを投影する光源１１と、パ
ターンが投影された検査面１２ａの画像を取得する撮像
部１３と、撮像部１３に取得された画像の濃淡分布デー
タを微分したときの不連続部分の有無から半導体集積回
路装置１２のクラックを検出する検出部１７とを有する
構成の検査装置とする。
Description
【０００１】
【発明の属する技術分野】本発明はワーク検査方法およ
び装置に関し、特にワークにおける割れ、亀裂などのク
ラックの検出に適用して有効な技術に関する。
び装置に関し、特にワークにおける割れ、亀裂などのク
ラックの検出に適用して有効な技術に関する。
【０００２】
【従来の技術】チップ上に微細な集積回路の形成された
半導体集積回路装置の実装形態として、リードフレーム
を用いたものが知られている。これは、図１２および図
１３に示すように、半導体集積回路装置２０をリードフ
レーム２１の所定位置に対して、当該半導体集積回路装
置２０における集積回路の形成された面（回路形成面）
と反対面がリードフレーム２１の実装面と対向するよう
にして接着し、ワイヤボンディング技術により、半導体
集積回路装置２０上に形成された電極とリード２１ａと
をワイヤ２２を用いて電気的に接続する実装形態であ
る。
半導体集積回路装置の実装形態として、リードフレーム
を用いたものが知られている。これは、図１２および図
１３に示すように、半導体集積回路装置２０をリードフ
レーム２１の所定位置に対して、当該半導体集積回路装
置２０における集積回路の形成された面（回路形成面）
と反対面がリードフレーム２１の実装面と対向するよう
にして接着し、ワイヤボンディング技術により、半導体
集積回路装置２０上に形成された電極とリード２１ａと
をワイヤ２２を用いて電気的に接続する実装形態であ
る。
【０００３】このような実装形態に加えて、高密度実装
化の要請から、図１４に示すように、半導体集積回路装
置１２を突起電極１９を介して実装基板１８上に搭載す
るフリップチップ方式の実装形態がある。
化の要請から、図１４に示すように、半導体集積回路装
置１２を突起電極１９を介して実装基板１８上に搭載す
るフリップチップ方式の実装形態がある。
【０００４】このフリップチップ方式は、半導体集積回
路装置１２の電極に対応して配置された突起電極１９を
有する実装基板１８の所定位置に、回路形成面を実装基
板１８に対向させて（図１４（ａ））、半導体集積回路
装置１２を直接搭載する（図１４（ｂ））実装形態であ
る。フリップチップ方式では、半導体集積回路装置１２
の回路形成面が実装基板１８と向き合う位置関係となる
ことから、集積回路の形成されていない面（回路非形成
面）である研磨面が外側に向くことになる。
路装置１２の電極に対応して配置された突起電極１９を
有する実装基板１８の所定位置に、回路形成面を実装基
板１８に対向させて（図１４（ａ））、半導体集積回路
装置１２を直接搭載する（図１４（ｂ））実装形態であ
る。フリップチップ方式では、半導体集積回路装置１２
の回路形成面が実装基板１８と向き合う位置関係となる
ことから、集積回路の形成されていない面（回路非形成
面）である研磨面が外側に向くことになる。
【０００５】なお、図示する場合には実装基板１８側に
突起電極１９が形成されているが、半導体集積回路装置
１２側に形成することもできる。
突起電極１９が形成されているが、半導体集積回路装置
１２側に形成することもできる。
【０００６】そして、フリップチップ接合では、ただ単
に半導体集積回路装置１２を実装基板１８に押圧するの
ではなく、超音波接合により突起電極１９を加熱・溶融
することにより、半導体集積回路装置１２と実装基板１
８との電気的および機械的な接合を確かなものにしてい
る。
に半導体集積回路装置１２を実装基板１８に押圧するの
ではなく、超音波接合により突起電極１９を加熱・溶融
することにより、半導体集積回路装置１２と実装基板１
８との電気的および機械的な接合を確かなものにしてい
る。
【０００７】
【発明が解決しようとする課題】ここで、フリップチッ
プ方式の超音波接合時において半導体集積回路装置を実
装基板へ押圧する力が強すぎたり片寄った場合、あるい
は突起電極の高さに不揃いがあった場合には、半導体集
積回路装置に局所的に過大な応力が加わって割れ、亀裂
など（本明細書では、これらを総称して「クラック」と
いう。）が生じる場合がある。
プ方式の超音波接合時において半導体集積回路装置を実
装基板へ押圧する力が強すぎたり片寄った場合、あるい
は突起電極の高さに不揃いがあった場合には、半導体集
積回路装置に局所的に過大な応力が加わって割れ、亀裂
など（本明細書では、これらを総称して「クラック」と
いう。）が生じる場合がある。
【０００８】クラックの生じた半導体集積回路装置は所
期の機能を奏することができずに著しく信頼性を損なう
ために、検査工程でこれを除去しなければならない。
期の機能を奏することができずに著しく信頼性を損なう
ために、検査工程でこれを除去しなければならない。
【０００９】しかしながら、半導体集積回路装置に生じ
るクラックは極めて微細なものであるため、従来の技術
では、当該クラックを精度よく安定して検出することが
できなかった。
るクラックは極めて微細なものであるため、従来の技術
では、当該クラックを精度よく安定して検出することが
できなかった。
【００１０】そして、このように微細なクラックを精度
よく検出することは、前述した半導体集積回路装置につ
いてのみならず、広く種々のワークについての要請でも
ある。
よく検出することは、前述した半導体集積回路装置につ
いてのみならず、広く種々のワークについての要請でも
ある。
【００１１】そこで、本発明は、ワークに生じたクラッ
クを精度よく検出することのできる技術を提供すること
を目的とする。
クを精度よく検出することのできる技術を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るワーク検査方法は、平坦に形成された
ワークの検査面に所定のパターンを投影し、パターンが
投影された検査面の画像を取得し、少なくとも取得され
た画像の濃淡分布データを用いてワークのクラックを検
出することを特徴とする。
め、本発明に係るワーク検査方法は、平坦に形成された
ワークの検査面に所定のパターンを投影し、パターンが
投影された検査面の画像を取得し、少なくとも取得され
た画像の濃淡分布データを用いてワークのクラックを検
出することを特徴とする。
【００１３】また、本発明に係るワーク検査装置は、所
定のパターンが形成されたパターン形成部材と、平坦に
形成されたワークの検査面にパターンを投影する投影手
段と、パターンが投影された検査面の画像を取得する撮
像手段と、少なくとも撮像手段に取得された画像の濃淡
分布データを用いてワークのクラックを検出する検出手
段とを有することを特徴とする。
定のパターンが形成されたパターン形成部材と、平坦に
形成されたワークの検査面にパターンを投影する投影手
段と、パターンが投影された検査面の画像を取得する撮
像手段と、少なくとも撮像手段に取得された画像の濃淡
分布データを用いてワークのクラックを検出する検出手
段とを有することを特徴とする。
【００１４】このような発明によれば、所定のパターン
をワークの検査面に投影した画像における濃淡分布デー
タでクラックを検出しているので、ワークに生じたクラ
ックを精度よく検出することが可能になる。
をワークの検査面に投影した画像における濃淡分布デー
タでクラックを検出しているので、ワークに生じたクラ
ックを精度よく検出することが可能になる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しつつさらに具体的に説明する。ここで、添付
図面において同一の部材には同一の符号を付しており、
また、重複した説明は省略されている。なお、発明の実
施の形態は、本発明が実施される特に有用な形態として
のものであり、本発明がその実施の形態に限定されるも
のではない。
面を参照しつつさらに具体的に説明する。ここで、添付
図面において同一の部材には同一の符号を付しており、
また、重複した説明は省略されている。なお、発明の実
施の形態は、本発明が実施される特に有用な形態として
のものであり、本発明がその実施の形態に限定されるも
のではない。
【００１６】図１は本発明の一実施の形態であるワーク
検査装置を示す概略図、図２は図１のワーク検査装置に
設けられたパターン形成部材を示す説明図、図３はパタ
ーン形成部材における濃淡分布の一例を示すグラフ、図
４はパターン形成部材における濃淡分布の他の一例を示
すグラフ、図５はパターン形成部材における濃淡分布の
さらに他の一例を示すグラフ、図６はパターン形成部材
における濃淡分布のさらに他の一例を示すグラフ、図７
はパターン形成部材における濃淡分布のさらに他の一例
を示すグラフ、図８は図１のワーク検査装置で検査され
る良品のワークの一例を示す断面図、図９は図１のワー
ク検査装置で検査される不良品のワークの一例を示す断
面図、図１０はパターン形成部材のパターンが良品のワ
ークの検査面に投影された画像の濃淡分布を示すグラ
フ、図１１はパターン形成部材のパターンが不良品のワ
ークの検査面に投影された画像の濃淡分布を示すグラフ
である。
検査装置を示す概略図、図２は図１のワーク検査装置に
設けられたパターン形成部材を示す説明図、図３はパタ
ーン形成部材における濃淡分布の一例を示すグラフ、図
４はパターン形成部材における濃淡分布の他の一例を示
すグラフ、図５はパターン形成部材における濃淡分布の
さらに他の一例を示すグラフ、図６はパターン形成部材
における濃淡分布のさらに他の一例を示すグラフ、図７
はパターン形成部材における濃淡分布のさらに他の一例
を示すグラフ、図８は図１のワーク検査装置で検査され
る良品のワークの一例を示す断面図、図９は図１のワー
ク検査装置で検査される不良品のワークの一例を示す断
面図、図１０はパターン形成部材のパターンが良品のワ
ークの検査面に投影された画像の濃淡分布を示すグラ
フ、図１１はパターン形成部材のパターンが不良品のワ
ークの検査面に投影された画像の濃淡分布を示すグラフ
である。
【００１７】図１に示すように、本実施の形態のワーク
検査装置は検査対象物におけるクラックの有無の検査を
行うものであり、光源（投影手段）１１と、この光源１
１から照射されて半導体集積回路装置（ワーク）の検査
面１２ａで反射した光が入射するＣＣＤカメラなどの撮
像部（撮像手段）１３とが設けられている。
検査装置は検査対象物におけるクラックの有無の検査を
行うものであり、光源（投影手段）１１と、この光源１
１から照射されて半導体集積回路装置（ワーク）の検査
面１２ａで反射した光が入射するＣＣＤカメラなどの撮
像部（撮像手段）１３とが設けられている。
【００１８】そして、光源１１から撮像部１３に至る光
路上には、たとえば図２に示すような市松模様が形成さ
れたパターン形成部材１４、光源１１により照射された
パターン形成部材１４のパターンを半導体集積回路装置
１２の検査面１２ａに結像するレンズ１５、レンズ１５
の透過光を半導体集積回路装置１２の検査面１２ａに向
けるハーフミラー１６が順次配置されている。
路上には、たとえば図２に示すような市松模様が形成さ
れたパターン形成部材１４、光源１１により照射された
パターン形成部材１４のパターンを半導体集積回路装置
１２の検査面１２ａに結像するレンズ１５、レンズ１５
の透過光を半導体集積回路装置１２の検査面１２ａに向
けるハーフミラー１６が順次配置されている。
【００１９】これにより、パターン形成部材１４のパタ
ーンは光源１１からの照射光によって半導体集積回路装
置１２の検査面１２ａに投影され、当該パターンが投影
された検査面１２ａの画像が撮像部１３で取得される。
ーンは光源１１からの照射光によって半導体集積回路装
置１２の検査面１２ａに投影され、当該パターンが投影
された検査面１２ａの画像が撮像部１３で取得される。
【００２０】撮像部１３には、撮像部１３に取得された
検査面１２ａの画像からその濃淡分布を抽出し、当該濃
淡分布とパターン形成部材１４に形成されたパターンの
濃淡分布とを用いて半導体集積回路装置１２のクラック
を検出する検出部（検出手段）１７が接続されている。
検査面１２ａの画像からその濃淡分布を抽出し、当該濃
淡分布とパターン形成部材１４に形成されたパターンの
濃淡分布とを用いて半導体集積回路装置１２のクラック
を検出する検出部（検出手段）１７が接続されている。
【００２１】ここで、パターン形成部材１４としては、
例えばスライドフィルムや液晶パネルなど、光源１１か
ら照射された光を透過し得る部材を適用することができ
る。また、パターン形成部材１４に形成されたパターン
は、パターン形成部材１４を透過した照明光に濃淡を生
じさせることのできるものであればよい。したがって、
図２に示すような市松模様に限定されるものではなく、
周期的に濃淡が変化するもの、たとえば一次元的には正
弦波（図３）や鋸波（図４）、方形波（図５）と捉えら
れるものを二次元的に展開したパターンを採用すること
ができる。
例えばスライドフィルムや液晶パネルなど、光源１１か
ら照射された光を透過し得る部材を適用することができ
る。また、パターン形成部材１４に形成されたパターン
は、パターン形成部材１４を透過した照明光に濃淡を生
じさせることのできるものであればよい。したがって、
図２に示すような市松模様に限定されるものではなく、
周期的に濃淡が変化するもの、たとえば一次元的には正
弦波（図３）や鋸波（図４）、方形波（図５）と捉えら
れるものを二次元的に展開したパターンを採用すること
ができる。
【００２２】ただし、本発明においては、このように周
期関数で表すことができるパターンのみでなく、非周期
関数となる波形を示すパターンであってもよい。すなわ
ち、図６に示すように振幅が不規則な波形を示すパター
ンや、図７に示すように周期が不規則な波形を示すパタ
ーンであってもよい。
期関数で表すことができるパターンのみでなく、非周期
関数となる波形を示すパターンであってもよい。すなわ
ち、図６に示すように振幅が不規則な波形を示すパター
ンや、図７に示すように周期が不規則な波形を示すパタ
ーンであってもよい。
【００２３】ここで、検査対象となる半導体集積回路装
置１２を図８に示す。
置１２を図８に示す。
【００２４】図示するように、本装置の検査対象となる
ものは、実装基板１８に対して突起電極１９を介してフ
リップチップで搭載された半導体集積回路装置１２のよ
うに、集積回路が形成されていないことにより平坦に形
成された回路非形成面にパターンが投影されるようにな
っているものを、つまりパターンの投影される検査面１
２ａが平坦に形成されたものを適用することができる。
ものは、実装基板１８に対して突起電極１９を介してフ
リップチップで搭載された半導体集積回路装置１２のよ
うに、集積回路が形成されていないことにより平坦に形
成された回路非形成面にパターンが投影されるようにな
っているものを、つまりパターンの投影される検査面１
２ａが平坦に形成されたものを適用することができる。
【００２５】したがって、本発明は、このようなフリッ
プチップ実装の半導体集積回路装置１２のみならず、検
査面が平坦に形成された種々のワークを検査対象とする
ことができる。
プチップ実装の半導体集積回路装置１２のみならず、検
査面が平坦に形成された種々のワークを検査対象とする
ことができる。
【００２６】次に、以上のような構造を有するワーク検
査装置におけるクラックの検出メカニズムについて説明
する。
査装置におけるクラックの検出メカニズムについて説明
する。
【００２７】図１において、光源１１から発した照明光
はパターン形成部材１４を透過し、パターン形成部材１
４に形成されたパターンはレンズ１５によって半導体集
積回路装置１２の検査面１２ａ上に結像される。そし
て、その画像が撮像部１３によって取得され、検出部１
７において以下の処理が行われる。
はパターン形成部材１４を透過し、パターン形成部材１
４に形成されたパターンはレンズ１５によって半導体集
積回路装置１２の検査面１２ａ上に結像される。そし
て、その画像が撮像部１３によって取得され、検出部１
７において以下の処理が行われる。
【００２８】すなわち、図８に示すように、クラックの
生じていない半導体集積回路装置１２の検査面１２ａは
平坦である。これに対して、図９に示すように、部分的
なモーメント力が加わってクラックの生じた半導体集積
回路装置１２の検査面１２ａは不連続に屈曲している。
生じていない半導体集積回路装置１２の検査面１２ａは
平坦である。これに対して、図９に示すように、部分的
なモーメント力が加わってクラックの生じた半導体集積
回路装置１２の検査面１２ａは不連続に屈曲している。
【００２９】したがって、パターン形成部材１４のパタ
ーンが一次元的には正弦波を示すものである場合、クラ
ックのない正常な半導体集積回路装置１２（図８）の検
査面１２ａに投影された照明光の濃淡分布はパターンに
よって生じた通りである（図１０（ａ））。これに対し
て、クラックのある半導体集積回路装置１２（図９）の
検査面１２ａに投影された照明光の濃淡分布では、たと
え微細なクラックであったとしても、クラックの部分で
は規則的な濃淡パターンが乱れるので、パターンとは異
なった不連続部分が生じる（図１１（ａ））。
ーンが一次元的には正弦波を示すものである場合、クラ
ックのない正常な半導体集積回路装置１２（図８）の検
査面１２ａに投影された照明光の濃淡分布はパターンに
よって生じた通りである（図１０（ａ））。これに対し
て、クラックのある半導体集積回路装置１２（図９）の
検査面１２ａに投影された照明光の濃淡分布では、たと
え微細なクラックであったとしても、クラックの部分で
は規則的な濃淡パターンが乱れるので、パターンとは異
なった不連続部分が生じる（図１１（ａ））。
【００３０】そして、パターン通りの濃淡分布である画
像（図１０（ａ））を一次微分しても特段に大きな微分
値は示さないが（図１０（ｂ））、濃淡分布に不連続が
生じた画像（図１１（ａ））を一次微分すると、クラッ
ク線に対応する不連続部分が大きな微分値を示すことに
なる（図１１（ｂ））。
像（図１０（ａ））を一次微分しても特段に大きな微分
値は示さないが（図１０（ｂ））、濃淡分布に不連続が
生じた画像（図１１（ａ））を一次微分すると、クラッ
ク線に対応する不連続部分が大きな微分値を示すことに
なる（図１１（ｂ））。
【００３１】したがって、微分データを認識することに
よってクラック線が抽出されるので、クラックの有無を
判定することが可能になる。これにより、半導体集積回
路装置１２に生じたクラックを精度よく検出することが
可能になる。
よってクラック線が抽出されるので、クラックの有無を
判定することが可能になる。これにより、半導体集積回
路装置１２に生じたクラックを精度よく検出することが
可能になる。
【００３２】なお、本実施の形態においては、撮像部１
３に取得された検査面１２ａの画像における濃淡分布デ
ータを微分し、当該微分データにおける不連続部分の有
無によりクラックを検出しているが、パターンの濃淡分
布データと撮像部１３に取得された検査面１２ａの画像
における濃淡分布データとを比較して検出するようにし
てもよい。
３に取得された検査面１２ａの画像における濃淡分布デ
ータを微分し、当該微分データにおける不連続部分の有
無によりクラックを検出しているが、パターンの濃淡分
布データと撮像部１３に取得された検査面１２ａの画像
における濃淡分布データとを比較して検出するようにし
てもよい。
【００３３】また、本実施の形態においては、パターン
形成部材１４から半導体集積回路装置１２に至る光路上
にはレンズ１５が配置されているが、パターン形成部材
１４と半導体集積回路装置１２との距離が短い場合には
レンズ１５を省略することができる。このとき、レンズ
１５を通さずに検査面１２ａに投影されるパターン形成
部材１４のパターンは不鮮明になり、たとえば一次元的
には方形波（図５）を示すパターンの投影画像は、この
ようなぼけの効果によりなめらかな正弦波として認識さ
れる。そして、この正弦波を用いてクラックの検出を行
うことができる。したがって、パターンの濃淡分布と取
得された画像の濃淡分布とを一次元的に捉えた波形は相
互に同種のもの（たとえば、共に正弦波、あるいは共に
方形波など）である必要はない。
形成部材１４から半導体集積回路装置１２に至る光路上
にはレンズ１５が配置されているが、パターン形成部材
１４と半導体集積回路装置１２との距離が短い場合には
レンズ１５を省略することができる。このとき、レンズ
１５を通さずに検査面１２ａに投影されるパターン形成
部材１４のパターンは不鮮明になり、たとえば一次元的
には方形波（図５）を示すパターンの投影画像は、この
ようなぼけの効果によりなめらかな正弦波として認識さ
れる。そして、この正弦波を用いてクラックの検出を行
うことができる。したがって、パターンの濃淡分布と取
得された画像の濃淡分布とを一次元的に捉えた波形は相
互に同種のもの（たとえば、共に正弦波、あるいは共に
方形波など）である必要はない。
【００３４】さらに、本実施の形態では、装置を落射照
明として検査対象である半導体集積回路装置１２との距
離（ワーキングディスタンス）を大きくとるようにし、
既設の装置に本ワーク検査装置を容易に追加できるよう
にしているが、他の照明形態を採用することもできる。
明として検査対象である半導体集積回路装置１２との距
離（ワーキングディスタンス）を大きくとるようにし、
既設の装置に本ワーク検査装置を容易に追加できるよう
にしているが、他の照明形態を採用することもできる。
【００３５】
【発明の効果】以上の説明から明らかなように、本発明
によれば以下の効果を奏することができる。
によれば以下の効果を奏することができる。
【００３６】すなわち、所定のパターンをワークの検査
面に投影した画像における濃淡分布データでクラックを
検出しているので、ワークに生じたクラックを精度よく
検出することが可能になる。
面に投影した画像における濃淡分布データでクラックを
検出しているので、ワークに生じたクラックを精度よく
検出することが可能になる。
【図１】本発明の一実施の形態であるワーク検査装置を
示す概略図である。
示す概略図である。
【図２】図１のワーク検査装置に設けられたパターン形
成部材を示す説明図である。
成部材を示す説明図である。
【図３】パターン形成部材における濃淡分布の一例を示
すグラフである。
すグラフである。
【図４】パターン形成部材における濃淡分布の他の一例
を示すグラフである。
を示すグラフである。
【図５】パターン形成部材における濃淡分布のさらに他
の一例を示すグラフである。
の一例を示すグラフである。
【図６】パターン形成部材における濃淡分布のさらに他
の一例を示すグラフである。
の一例を示すグラフである。
【図７】パターン形成部材における濃淡分布のさらに他
の一例を示すグラフである。
の一例を示すグラフである。
【図８】図１のワーク検査装置で検査される良品のワー
クの一例を示す断面図である。
クの一例を示す断面図である。
【図９】図１のワーク検査装置で検査される不良品のワ
ークの一例を示す断面図である。
ークの一例を示す断面図である。
【図１０】（ａ）はパターン形成部材のパターンが良品
のワークの検査面に投影された画像の濃淡分布データを
示すグラフ、（ｂ）は（ａ）を一次微分した微分データ
を示すグラフである。
のワークの検査面に投影された画像の濃淡分布データを
示すグラフ、（ｂ）は（ａ）を一次微分した微分データ
を示すグラフである。
【図１１】（ａ）はパターン形成部材のパターンが不良
品のワークの検査面に投影された画像の濃淡分布データ
を示すグラフ、（ｂ）は（ａ）を一次微分した微分デー
タを示すグラフである。
品のワークの検査面に投影された画像の濃淡分布データ
を示すグラフ、（ｂ）は（ａ）を一次微分した微分デー
タを示すグラフである。
【図１２】リードフレームに搭載された半導体集積回路
装置を示す平面図である。
装置を示す平面図である。
【図１３】リードフレームに搭載された半導体集積回路
装置を示す断面図である。
装置を示す断面図である。
【図１４】（ａ）はフリップチップ実装において実装基
板に搭載される前の半導体集積回路装置を示す断面図、
（ｂ）はフリップチップ実装において実装基板に搭載さ
れた状態の半導体集積回路装置を示す断面図である。
板に搭載される前の半導体集積回路装置を示す断面図、
（ｂ）はフリップチップ実装において実装基板に搭載さ
れた状態の半導体集積回路装置を示す断面図である。
１１ 光源（投影手段）
１２ 半導体集積回路装置（ワーク）
１２ａ 検査面
１３ 撮像部（撮像手段）
１４ パターン形成部材
１５ レンズ
１６ ハーフミラー
１７ 検出部（検出手段）
１８ 実装基板
１９ 突起電極
２０ 半導体集積回路装置
２１ リードフレーム
２１ａ リード
２２ ワイヤ
Claims (5)
- 【請求項１】 平坦に形成されたワークの検査面に所定
のパターンを投影し、 前記パターンが投影された前記検査面の画像を取得し、 少なくとも取得された前記画像の濃淡分布データを用い
て前記ワークのクラックを検出することを特徴とするワ
ーク検査方法。 - 【請求項２】 前記ワークのクラックは、前記画像の濃
淡分布データを微分したときの不連続部分の有無によ
り、または前記パターンの濃淡分布データと前記画像の
濃淡分布データとを比較することにより検出することを
特徴とする請求項１記載のワーク検査方法。 - 【請求項３】 所定のパターンが形成されたパターン形
成部材と、 平坦に形成されたワークの検査面に前記パターンを投影
する投影手段と、 前記パターンが投影された前記検査面の画像を取得する
撮像手段と、 少なくとも前記撮像手段に取得された前記画像の濃淡分
布データを用いて前記ワークのクラックを検出する検出
手段とを有することを特徴とするワーク検査装置。 - 【請求項４】 前記検出手段は、前記画像の濃淡分布デ
ータを微分したときの不連続部分の有無により、または
前記パターンの濃淡分布データと前記画像の濃淡分布デ
ータとを比較することにより前記ワークのクラックを検
出することを特徴とする請求項３記載のワーク検査装
置。 - 【請求項５】 前記ワークは実装基板上にフリップチッ
プで搭載された半導体集積回路装置であり、前記検査面
は前記半導体集積回路装置における集積回路の形成され
ていない面であることを特徴とする請求項３または４記
載のワーク検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384553A JP2003185590A (ja) | 2001-12-18 | 2001-12-18 | ワーク検査方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384553A JP2003185590A (ja) | 2001-12-18 | 2001-12-18 | ワーク検査方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003185590A true JP2003185590A (ja) | 2003-07-03 |
Family
ID=27594255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384553A Pending JP2003185590A (ja) | 2001-12-18 | 2001-12-18 | ワーク検査方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003185590A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014115359A1 (ja) * | 2013-01-23 | 2014-07-31 | 株式会社新川 | ボンディング装置およびボンディング装置による半導体ダイの破損検出方法 |
| JP2016109532A (ja) * | 2014-12-05 | 2016-06-20 | コマツＮｔｃ株式会社 | 面の評価方法および面の評価装置 |
| JP2021193744A (ja) * | 2017-05-18 | 2021-12-23 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
-
2001
- 2001-12-18 JP JP2001384553A patent/JP2003185590A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014115359A1 (ja) * | 2013-01-23 | 2014-07-31 | 株式会社新川 | ボンディング装置およびボンディング装置による半導体ダイの破損検出方法 |
| TWI512854B (zh) * | 2013-01-23 | 2015-12-11 | Shinkawa Kk | 黏晶裝置以及利用此裝置的半導體晶粒的破損檢測方法 |
| KR101732467B1 (ko) * | 2013-01-23 | 2017-05-24 | 가부시키가이샤 신가와 | 본딩 장치 및 본딩 장치에 의한 반도체 다이의 파손 검출 방법 |
| JP2016109532A (ja) * | 2014-12-05 | 2016-06-20 | コマツＮｔｃ株式会社 | 面の評価方法および面の評価装置 |
| JP2021193744A (ja) * | 2017-05-18 | 2021-12-23 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP7225337B2 (ja) | 2017-05-18 | 2023-02-20 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671241B2 (ja) | ガラス板の異物検出装置 | |
| KR100283834B1 (ko) | 반도체칩의 본딩방법 및 그 장치 | |
| KR20080015363A (ko) | 웨이퍼 및 반도체 소자의 검사 방법 및 장치 | |
| TW201842328A (zh) | 磊晶晶圓之裏面檢查方法、磊晶晶圓裏面檢查裝置、磊晶成長裝置之升降銷管理方法以及磊晶晶圓之製造方法 | |
| KR20120085916A (ko) | 본딩된 기판의 적외선 검사 | |
| CN103247548B (zh) | 一种晶圆缺陷检测装置及方法 | |
| WO2003044507A1 (fr) | Procede et dispositif de controle des faces d'extremite de substrats en materiau cassant | |
| CN112858325A (zh) | 晶圆检测***及检测方法 | |
| JPH06167322A (ja) | 立体電極外観検査装置 | |
| JP2003185590A (ja) | ワーク検査方法および装置 | |
| JP2011169816A (ja) | 半導体装置の接合傾き測定装置 | |
| JP2000074845A (ja) | バンプ検査方法及びバンプ検査装置 | |
| JP2004219119A (ja) | 欠陥検査方法および装置 | |
| JP2001298036A (ja) | バンプ高さ測定方法、バンプ位置測定方法およびバンプ高さ測定装置、バンプ位置測定装置ならびに半導体装置の製造方法、半導体装置の実装方法 | |
| US20040099710A1 (en) | Optical ball height measurement of ball grid arrays | |
| JP7455476B2 (ja) | ウエーハ検査装置、及びウエーハ検査方法 | |
| JP2000088542A (ja) | はんだ付検査装置及び検査方法 | |
| JPH09196625A (ja) | コプラナリティ検査装置 | |
| JP5927010B2 (ja) | 検査装置 | |
| JPH03108735A (ja) | 比較検査方法および装置 | |
| JP2002340537A (ja) | 表面評価方法 | |
| JP2004163240A (ja) | 表面評価装置 | |
| JPH06308040A (ja) | 異物検査装置 | |
| JPH08233532A (ja) | 透明電極の検査方法 | |
| JP3366211B2 (ja) | 鏡面対象物の撮像方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071102 |