JP2003179551A - Light receiving device and method therefor - Google Patents

Light receiving device and method therefor

Info

Publication number
JP2003179551A
JP2003179551A JP2001376197A JP2001376197A JP2003179551A JP 2003179551 A JP2003179551 A JP 2003179551A JP 2001376197 A JP2001376197 A JP 2001376197A JP 2001376197 A JP2001376197 A JP 2001376197A JP 2003179551 A JP2003179551 A JP 2003179551A
Authority
JP
Japan
Prior art keywords
bias
data signal
circuit
component
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001376197A
Other languages
Japanese (ja)
Inventor
Susumu Sato
晋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001376197A priority Critical patent/JP2003179551A/en
Publication of JP2003179551A publication Critical patent/JP2003179551A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Communication System (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a jitter characteristics of reproduced clock component and data component. <P>SOLUTION: A photo detector converts a light signal into the photoelectric current of a data signal, and a pre-amplifier 5 converts the current amplitude of the photoelectric current of the data signal into the voltage amplitude of the data signal, while a post amplifier 6a amplifies the voltage amplitude of the data signal so as to make an output amplitude constant. A peak detector circuit 15 detects the peak voltage of an AC component of the data signal from the post amplifier 6a, and a variable bias generating circuit 16 generates a DC bias in accordance with the peak voltage while a CDR 11 inputs the AC component of the data signal, to which the DC bias from the bias resistor 10 is added, to reproduce the clock component and the data component. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】この発明は光信号を受信しク
ロック成分及びデータ成分を再生する光受信装置及び光
受信方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical receiving apparatus and an optical receiving method for receiving an optical signal and reproducing a clock component and a data component.

【０００２】[0002]

【従来の技術】図１５は光ファイバ通信に使用される標
準的な従来の光受信装置の構成を示すブロック図であ
り、図１５において、１は光信号を伝送する光ファイ
バ、２は光ファイバ１より入力された光信号をデータ信
号の光電電流に変換するフォトディテクタ、３はフォト
ディテクタ２により変換されたデータ信号の光電電流を
監視するモニタ抵抗、４は電源、５はフォトディテクタ
２により変換されたデータ信号の光電電流の電流振幅を
データ信号の電圧振幅に変換するプリアンプ、６はプリ
アンプ５からのデータ信号の電圧振幅を増幅するポスト
アンプ、７はポストアンプ６からのデータ信号の直流成
分を遮断しデータ信号の交流成分を通過させるコンデン
サである。2. Description of the Related Art FIG. 15 is a block diagram showing the configuration of a standard conventional optical receiver used for optical fiber communication. In FIG. 15, 1 is an optical fiber for transmitting an optical signal, and 2 is an optical fiber. A photodetector for converting the optical signal input from 1 into a photoelectric current of the data signal, 3 is a monitor resistor for monitoring the photoelectric current of the data signal converted by the photodetector 2, 4 is a power source, and 5 is data converted by the photodetector 2. A pre-amplifier that converts the current amplitude of the photoelectric current of the signal into a voltage amplitude of the data signal, 6 is a post-amplifier that amplifies the voltage amplitude of the data signal from the pre-amplifier 5, and 7 is a block of the DC component of the data signal from the post-amplifier 6. It is a capacitor that passes the AC component of the data signal.

【０００３】また、図１５において、８は所定の直流電
圧を発生して直流バイアスとして出力するバイアス発生
回路、９はバイアス発生回路８からの直流バイアスを閾
値電圧としてＣＤＲ１１の逆相側に入力するバイアス抵
抗、１０はバイアス発生回路８からの直流バイアスをコ
ンデンサ７からのデータ信号の交流成分に付加してＣＤ
Ｒ１１の正相側に入力させるバイアス抵抗である。Further, in FIG. 15, 8 is a bias generation circuit for generating a predetermined DC voltage and outputting it as a DC bias, and 9 is a DC bias from the bias generation circuit 8 inputted as a threshold voltage to the opposite phase side of the CDR 11. The bias resistor 10 adds the DC bias from the bias generation circuit 8 to the AC component of the data signal from the capacitor 7
It is a bias resistor to be input to the positive phase side of R11.

【０００４】さらに、図１５において、１１は直流バイ
アスが付加されたコンデンサ７からのデータ信号の交流
成分を入力し、逆相側に供給されている閾値電圧により
データ信号の０レベルと１レベルを判別してクロック成
分とデータ成分を再生するＣＤＲ(Clock and Data Reco
very；クロック／データ再生回路）、１２はＣＤＲ１１
からのクロック成分を出力するクロック出力端子、１３
はＣＤＲ１１からのデータ成分を出力するデータ出力端
子である。Further, in FIG. 15, reference numeral 11 is an input of the AC component of the data signal from the capacitor 7 to which a DC bias is added, and the 0 level and the 1 level of the data signal are set by the threshold voltage supplied to the opposite phase side. CDR (Clock and Data Reco) that distinguishes and reproduces clock and data components
very; clock / data recovery circuit), 12 is CDR11
Clock output terminal for outputting the clock component from
Is a data output terminal for outputting the data component from the CDR 11.

【０００５】次に動作について説明する。フォトディテ
クタ２は光ファイバ１から受信した光信号を光電変換し
てデータ信号の光電電流を出力する。つまり、フォトデ
ィテクタ２はＯＮ／ＯＦＦを繰り返すデータ信号である
光信号をＯＮ／ＯＦＦを繰り返すデータ信号の光電電流
に変換する。また、フォトディテクタ２と電源４との間
に接続されたモニタ抵抗３は、必要に応じてフォトディ
テクタ２により変換されたデータ信号の光電電流を監視
する。Next, the operation will be described. The photodetector 2 photoelectrically converts the optical signal received from the optical fiber 1 and outputs a photoelectric current of the data signal. That is, the photodetector 2 converts an optical signal, which is a data signal that repeats ON / OFF, into a photoelectric current of a data signal that repeats ON / OFF. The monitor resistor 3 connected between the photodetector 2 and the power source 4 monitors the photoelectric current of the data signal converted by the photodetector 2 as needed.

【０００６】プリアンプ５はフォトディテクタ２により
変換されたデータ信号の光電電流の電流振幅をデータ信
号の電圧振幅に変換する。図１６はプリアンプ５の構成
を示す回路図であり、通常、プリアンプ５として、図１
６に示すように、帰還抵抗方式の増幅回路が用いられ、
この帰還抵抗値を変換係数として、データ信号の光電電
流の電流振幅をデータ信号の電圧振幅に変換する。フォ
トディテクタ２とプリアンプ５は近接して配置した方が
良好な特性が期待できるため、多くの場合、１個のモジ
ュールとして構成される。The preamplifier 5 converts the current amplitude of the photoelectric current of the data signal converted by the photodetector 2 into the voltage amplitude of the data signal. FIG. 16 is a circuit diagram showing the configuration of the preamplifier 5. Normally, as the preamplifier 5, FIG.
As shown in 6, a feedback resistance type amplifier circuit is used,
Using this feedback resistance value as a conversion coefficient, the current amplitude of the photoelectric current of the data signal is converted into the voltage amplitude of the data signal. Since the photodetector 2 and the preamplifier 5 can be expected to have good characteristics when they are arranged close to each other, they are often configured as one module.

【０００７】プリアンプ５から出力されるデータ信号の
電圧振幅が十分でない場合等には、必要に応じてポスト
アンプ６を挿入し、ポストアンプ６は、データ信号の所
定の電圧振幅がＣＤＲ１１に入力されるように、プリア
ンプ５からのデータ信号の電圧振幅を増幅する。コンデ
ンサ７は、ポストアンプ６から、又はポストアンプ６が
挿入されない場合はプリアンプ５から出力されるデータ
信号の直流成分を遮断して、データ信号の交流成分を通
過させる。When the voltage amplitude of the data signal output from the preamplifier 5 is not sufficient, the postamplifier 6 is inserted as necessary, and the postamplifier 6 inputs the predetermined voltage amplitude of the data signal to the CDR 11. Thus, the voltage amplitude of the data signal from the preamplifier 5 is amplified. The capacitor 7 blocks the DC component of the data signal output from the postamplifier 6 or the preamplifier 5 when the postamplifier 6 is not inserted, and passes the AC component of the data signal.

【０００８】コンデンサ７を通過したデータ信号の交流
成分は、バイアス発生回路８からバイアス抵抗１０を介
した直流バイアスが付加されてＣＤＲ１１の正相側に入
力される。また、ＣＤＲ１１の逆相側には、バイアス発
生回路８からバイアス抵抗９を介した直流バイアスが閾
値電圧として供給される。このように、ＣＤＲ１１の入
力回路は正相側及び逆相側の差動入力となっており、正
相側の直流バイアスと逆相側の直流バイアスとして同じ
直流電圧が供給されている。The AC component of the data signal that has passed through the capacitor 7 is added with a DC bias from the bias generation circuit 8 via the bias resistor 10 and input to the positive phase side of the CDR 11. Further, a DC bias via the bias resistor 9 is supplied as a threshold voltage from the bias generation circuit 8 to the opposite phase side of the CDR 11. As described above, the input circuit of the CDR 11 has differential inputs on the positive phase side and the negative phase side, and the same DC voltage is supplied as the DC bias on the positive phase side and the DC bias on the negative phase side.

【０００９】ここで、ポストアンプ６からのデータ信号
の電圧振幅の直流成分をコンデンサ７によって遮断し、
バイアス発生回路８により新たに所定の直流電圧による
直流バイアスを付加する理由は、ポストアンプ６の出力
が、必ずしもＣＤＲ１１の最適動作点とはならない場合
があるためである。Here, the DC component of the voltage amplitude of the data signal from the post amplifier 6 is cut off by the capacitor 7,
The reason for newly adding a DC bias based on a predetermined DC voltage by the bias generation circuit 8 is that the output of the post amplifier 6 may not always be the optimum operating point of the CDR 11.

【００１０】ＣＤＲ１１は直流バイアスが付加されたコ
ンデンサ７からのデータ信号の交流成分を正相側に入力
し、逆相側に供給されている闘値電圧によりデータ信号
の０レベルと１レベルを判別することでデータ成分を抽
出し、抽出したデータ成分によりクロック成分を再生
し、再生したクロック成分のタイミングに基づいて、抽
出したデータ成分のリタイミング及び波形整形を行いデ
ータ成分を再生する。再生されたクロック成分及びデー
タ成分は、それぞれクロック出力端子１２及びデータ出
力端子１３から光受信装置外に出力される。The CDR 11 inputs the AC component of the data signal from the capacitor 7 to which a DC bias is added to the positive phase side and discriminates the 0 level and the 1 level of the data signal by the threshold voltage supplied to the negative phase side. By doing so, the data component is extracted, the clock component is reproduced by the extracted data component, and the extracted data component is retimed and the waveform is shaped based on the timing of the reproduced clock component to reproduce the data component. The regenerated clock component and data component are output to the outside of the optical receiver from the clock output terminal 12 and the data output terminal 13, respectively.

【００１１】このように、従来の光受信装置では、ＣＤ
Ｒ１１の正相側に入力されるバイアス発生回路８からの
直流バイアスは固定されており、初期調整以外では調整
することができない。As described above, in the conventional optical receiver, the CD
The DC bias from the bias generation circuit 8 input to the positive phase side of R11 is fixed and cannot be adjusted except by the initial adjustment.

【００１２】図１７はＣＤＲ１１の正相側に入力される
データ信号のアイパターンとＣＤＲ１１から再生される
クロック成分を示す図である。図１７（ａ）はプリアン
プ５に入力されるデータ信号の光電電流が通常レベルの
場合を示し、図１７（ｂ）及び図１７（ｃ）はプリアン
プ５に入力されるデータ信号の光電電流が大きなレベル
で、プリアンプ５から出力されるデータ信号が波形歪み
を起こす場合を示している。FIG. 17 is a diagram showing an eye pattern of a data signal input to the positive phase side of the CDR 11 and a clock component reproduced from the CDR 11. 17A shows the case where the photoelectric current of the data signal input to the preamplifier 5 is at a normal level, and FIGS. 17B and 17C show the photoelectric current of the data signal input to the preamplifier 5 is large. The level shows the case where the data signal output from the preamplifier 5 causes waveform distortion.

【００１３】プリアンプ５に入力されるデータ信号の光
電電流が通常レベルの場合には、図１７（ａ）に示すと
おり、ＣＤＲ１１の正相側に入力されるデータ信号の立
ち上がりと立下りのクロス点は、データ信号の０レベル
と１レベルのほぼ中央のレベル（１／２レベル）に位置
している。また、ＣＤＲ１１の逆相側には、この中央の
レベルと同じ電圧の直流バイアスが闘値電圧として供給
されているので、データ信号のクロス点がＣＤＲ１１の
逆相側に供給されている闘値電圧と一致し、抽出された
データ成分が０レベルの場合と１レベルの場合でビット
間隔が等しくなり、周波数変動がほとんどないため、図
１７（ａ）に示すように、ジッタの少ない良好なクロッ
ク成分が再生される。When the photoelectric current of the data signal input to the preamplifier 5 is at a normal level, as shown in FIG. 17 (a), the rising and falling cross points of the data signal input to the positive phase side of the CDR 11 are crossed. Are located at a level (1/2 level) approximately at the center between the 0 level and the 1 level of the data signal. Further, since the DC bias of the same voltage as the center level is supplied to the anti-phase side of CDR11 as the threshold voltage, the cross point of the data signal is supplied to the anti-phase side of CDR11. And the extracted data component has the same bit interval when the level is 0 level and when the level is 1 level, and there is almost no frequency fluctuation. Therefore, as shown in FIG. Is played.

【００１４】ところが、プリアンプ５は、一般的に図１
６に示すような帰還抵抗型の回路構成となっているた
め、光信号の受光レベルが大きくなり、入力されるデー
タ信号の光電電流の振幅が所定以上に大きくなると、回
路が飽和して大きな振幅を出力することができず、出力
するデータ信号に波形歪みを発生させる。However, the preamplifier 5 is generally shown in FIG.
Because of the feedback resistance type circuit configuration as shown in FIG. 6, when the light receiving level of the optical signal increases and the amplitude of the photoelectric current of the input data signal becomes larger than a predetermined value, the circuit is saturated and the large amplitude is generated. Cannot be output, causing waveform distortion in the output data signal.

【００１５】従って、入力される光電電流が大きくなっ
た場合に、図１７（ｂ）や図１７（ｃ）のデータ信号に
示すように、クロス点がデータ信号の中央のレベルより
も上又は下にずれてしまい、クロス点がＣＤＲ１１の逆
相側に供給されている闘値電圧と一致しなくなり、抽出
されるデータ成分の０レベルのビット幅と１レベルのビ
ット幅が異なることになる。このとき、ＣＤＲ１１に入
力されたデータ信号が０レベルの場合と１レベルの場合
とでは、周波数が異なると判断されてしまい、図１７
（ｂ）や図１７（ｃ）のクロック成分に示すように、再
生されるクロック成分の周波数変動（ジッタ）が大きく
なりジッタ特性が劣化してしまう。Therefore, when the input photoelectric current becomes large, as shown in the data signals of FIGS. 17B and 17C, the cross point is above or below the central level of the data signal. , The cross point does not match the threshold voltage supplied to the opposite phase side of the CDR 11, and the 0-level bit width and the 1-level bit width of the extracted data component are different. At this time, it is determined that the frequency is different between the case where the data signal input to the CDR 11 is 0 level and the case where the data signal is 1 level.
As shown in the clock components of (b) and FIG. 17 (c), the frequency fluctuation (jitter) of the reproduced clock component increases and the jitter characteristic deteriorates.

【００１６】なお、クロス点がデータ信号の中央のレベ
ルよりも上にずれるか、又は下にずれるかは、プリアン
プ５の特性により決定される。また、図１７（ｂ）、図
１７（ｃ）では、ジッタの大きいクロック成分を示して
いるが、クロック成分と同様に、ＣＤＲ１１から再生さ
れるデータ成分のジッタも大きくなる。The characteristic of the preamplifier 5 determines whether the cross point is shifted above or below the center level of the data signal. 17B and 17C show clock components with large jitter, the jitter of the data component reproduced from the CDR 11 also becomes large like the clock components.

【００１７】[0017]

【発明が解決しようとする課題】従来の光受信装置は以
上のように構成されているので、光信号の受光レベルが
大きくなり、プリアンプ５から出力されるデータ信号が
波形歪みを起こして、ＣＤＲ１１に入力されるデータ信
号の立ち上がりと立下りのクロス点が、データ信号の０
レベルと１レベルの中央のレベルからずれた場合には、
ＣＤＲ１１により再生されるクロック成分及びデータ成
分の周波数変動が大きくなり、ジッタ特性が劣化すると
いう課題があった。Since the conventional optical receiving apparatus is constructed as described above, the light receiving level of the optical signal becomes high, the data signal output from the preamplifier 5 causes waveform distortion, and the CDR 11 The rising and falling cross points of the data signal input to the
If you are out of the center of the level and 1 level,
There is a problem that the frequency characteristics of the clock component and the data component reproduced by the CDR 11 become large and the jitter characteristic deteriorates.

【００１８】この発明は上記のような課題を解決するた
めになされたもので、光信号の受光レベルが大きい場合
にも、ＣＤＲ１１により再生されるクロック成分及びデ
ータ成分の周波数変動が少なく、ジッタ特性の良好な光
受信装置及び光受信方法を得ることを目的とする。The present invention has been made to solve the above problems. Even when the light receiving level of an optical signal is high, the frequency fluctuations of the clock component and the data component reproduced by the CDR 11 are small and the jitter characteristic is small. It is an object of the present invention to obtain an excellent optical receiving device and optical receiving method.

【００１９】[0019]

【課題を解決するための手段】この発明に係る光受信装
置は、入力された光信号をデータ信号の光電電流に変換
する光／電気変換回路と、データ信号の光電電流の電流
振幅を電圧振幅に変換する前置増幅回路と、この前置増
幅回路からのデータ信号の電圧振幅を出力振幅が一定と
なるように増幅する後置増幅回路と、第１の直流バイア
スを発生するバイアス発生回路と、後置増幅回路からの
データ信号の交流成分のピーク値を検出するピーク検出
回路と、検出されたピーク値に応じて第２の直流バイア
スを発生する可変バイアス発生回路と、第２の直流バイ
アスが付加された後置増幅回路からのデータ信号の交流
成分を入力し、第１の直流バイアスを闘値電圧としてデ
ータ信号の０レベルと１レベルを判別し、クロック成分
とデータ成分を再生するクロック／データ再生回路とを
備えたものである。An optical receiving apparatus according to the present invention includes an optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal, and a current amplitude of the photoelectric current of the data signal to a voltage amplitude. A preamplifier circuit for converting into a preamplifier circuit, a postamplifier circuit for amplifying the voltage amplitude of the data signal from the preamplifier circuit so that the output amplitude is constant, and a bias generation circuit for generating a first DC bias. A peak detection circuit for detecting the peak value of the AC component of the data signal from the post-amplification circuit, a variable bias generation circuit for generating a second DC bias according to the detected peak value, and a second DC bias Input the AC component of the data signal from the post-amplification circuit to which is added, determine the 0 level and 1 level of the data signal using the first DC bias as the threshold voltage, and re-create the clock component and the data component. It is obtained by a clock / data recovery circuit.

【００２０】この発明に係る光受信装置は、可変バイア
ス発生回路が、クロック／データ再生回路に入力される
データ信号の立ち上がりと立下りのクロス点がデータ信
号の０レベルと１レベルの中央のレベルにある場合に、
ピーク検出回路が検出したピーク値を記憶すると共に、
第１の直流バイアスと同じ直流電圧の第２の直流バイア
スを発生し、クロス点が中央のレベルより上にずれて、
ピーク検出回路が検出したピーク値が、可変バイアス発
生回路が記憶しているピーク値より減少した場合に、可
変バイアス発生回路は減少したピーク値に対応して第１
の直流バイアスより減少させた第２の直流バイアスを発
生し、クロス点が中央のレベルより下にずれて、ピーク
検出回路が検出したピーク値が、可変バイアス発生回路
が記憶しているピーク値より増加した場合に、可変バイ
アス発生回路は増加したピーク値に対応して第１の直流
バイアスより増加させた第２の直流バイアスを発生する
ものである。In the optical receiver according to the present invention, in the variable bias generation circuit, the rising and falling cross points of the data signal input to the clock / data recovery circuit are at the center level of 0 level and 1 level of the data signal. If
While storing the peak value detected by the peak detection circuit,
A second DC bias with the same DC voltage as the first DC bias is generated, and the cross point shifts above the central level,
When the peak value detected by the peak detection circuit is smaller than the peak value stored in the variable bias generation circuit, the variable bias generation circuit responds to the reduced peak value with the first value.
The second DC bias reduced from the DC bias of is generated, the cross point shifts below the central level, and the peak value detected by the peak detection circuit is greater than the peak value stored in the variable bias generation circuit. When increased, the variable bias generation circuit generates the second DC bias increased from the first DC bias in response to the increased peak value.

【００２１】この発明に係る光受信装置は、入力された
光信号をデータ信号の光電電流に変換する光／電気変換
回路と、データ信号の光電電流の電流振幅を電圧振幅に
変換する前置増幅回路と、この前置増幅回路からのデー
タ信号の電圧振幅を出力振幅が一定となるように増幅す
る後置増幅回路と、第１の直流バイアスを発生するバイ
アス発生回路と、後置増幅回路からのデータ信号の平均
値を検出する平均値検出回路と、検出された平均値に応
じて第２の直流バイアスを発生する可変バイアス発生回
路と、第２の直流バイアスが付加された後置増幅回路か
らのデータ信号の交流成分を入力し、第１の直流バイア
スを闘値電圧としてデータ信号の０レベルと１レベルを
判別し、クロック成分とデータ成分を再生するクロック
／データ再生回路とを備えたものである。The optical receiver according to the present invention comprises an optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal, and a preamplifier for converting a current amplitude of the photoelectric current of the data signal into a voltage amplitude. A circuit, a post-amplifier circuit that amplifies the voltage amplitude of the data signal from the pre-amplifier circuit so that the output amplitude is constant, a bias generation circuit that generates a first DC bias, and a post-amplifier circuit. Value detection circuit for detecting the average value of the data signal, a variable bias generation circuit for generating a second DC bias according to the detected average value, and a post-amplification circuit to which the second DC bias is added. A clock / data recovery circuit for inputting the AC component of the data signal from the device, determining the 0 level and the 1 level of the data signal using the first DC bias as the threshold voltage, and reproducing the clock component and the data component. It is those with a.

【００２２】この発明に係る光受信装置は、可変バイア
ス発生回路が、クロック／データ再生回路に入力される
データ信号の立ち上がりと立下りのクロス点がデータ信
号の０レベルと１レベルの中央のレベルにある場合に、
平均値検出回路が検出した平均値を記憶すると共に、第
１の直流バイアスと同じ直流電圧の第２の直流バイアス
を発生し、クロス点が中央のレベルより上にずれて、平
均値検出回路が検出した平均値が、可変バイアス発生回
路が記憶している平均値より増加した場合に、可変バイ
アス発生回路は増加した平均値に対応して第１の直流バ
イアスより減少させた第２の直流バイアスを発生し、ク
ロス点が中央のレベルより下にずれて、平均値検出回路
が検出した平均値が、可変バイアス発生回路が記憶して
いる平均値より減少した場合に、可変バイアス発生回路
は減少した平均値に対応して第１の直流バイアスより増
加させた第２の直流バイアスを発生するものである。In the optical receiver according to the present invention, the variable bias generation circuit has a crossing point of rising and falling edges of the data signal input to the clock / data recovery circuit at the center level of 0 level and 1 level of the data signal. If
While storing the average value detected by the average value detection circuit, the second DC bias having the same DC voltage as the first DC bias is generated, and the cross point is displaced above the central level, so that the average value detection circuit When the detected average value increases from the average value stored in the variable bias generation circuit, the variable bias generation circuit decreases the first direct current bias from the second direct current bias corresponding to the increased average value. Occurs, the cross point shifts below the center level, and the average value detected by the average value detection circuit decreases below the average value stored in the variable bias generation circuit, the variable bias generation circuit decreases. The second DC bias increased from the first DC bias corresponding to the average value is generated.

【００２３】この発明に係る光受信装置は、入力された
光信号をデータ信号の光電電流に変換する光／電気変換
回路と、データ信号の光電電流の電流振幅を電圧振幅に
変換する増幅回路と、第１の直流バイアスを発生するバ
イアス発生回路と、データ信号の光電電流を監視して光
信号の光強度を検出する光強度検出回路と、検出された
光信号の光強度に応じて第２の直流バイアスを発生する
可変バイアス発生回路と、第２の直流バイアスが付加さ
れた増幅回路からのデータ信号の交流成分を入力し、第
１の直流バイアスを闘値電圧としてデータ信号の０レベ
ルと１レベルを判別し、クロック成分とデータ成分を再
生するクロック／データ再生回路とを備えたものであ
る。The optical receiver according to the present invention comprises an optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal, and an amplifier circuit for converting a current amplitude of the photoelectric current of the data signal into a voltage amplitude. A bias generating circuit for generating a first direct current bias, a light intensity detecting circuit for monitoring a photoelectric current of a data signal to detect a light intensity of the optical signal, and a second intensity detecting circuit for detecting a light intensity of the optical signal. Inputting the AC component of the data signal from the variable bias generating circuit that generates the DC bias of the second data amplifier and the amplifier circuit to which the second DC bias is added, and setting the first DC bias as the threshold voltage to the 0 level of the data signal. It is provided with a clock / data reproduction circuit for discriminating one level and reproducing a clock component and a data component.

【００２４】この発明に係る光受信装置は、可変バイア
ス発生回路が、光強度検出回路が検出した光強度が所定
レベル以下の場合に、第１の直流バイアスと同じ直流電
圧の第２の直流バイアスを発生し、光強度検出回路が検
出した光強度が所定レベルを超えた場合に、第１の直流
バイアスより減少又は増加させた第２の直流バイアスを
発生するものである。In the optical receiver according to the present invention, the variable bias generation circuit causes the second DC bias of the same DC voltage as the first DC bias when the light intensity detected by the light intensity detection circuit is equal to or lower than a predetermined level. Is generated and the light intensity detected by the light intensity detection circuit exceeds a predetermined level, a second DC bias reduced or increased from the first DC bias is generated.

【００２５】この発明に係る光受信装置は、入力された
光信号をデータ信号の光電電流に変換する光／電気変換
回路と、データ信号の光電電流を監視して光信号の光強
度を検出する光強度検出回路と、光信号の光強度に応じ
てデータ信号の光電電流の電流振幅を制限する減衰器
と、光信号の光強度に応じてデータ信号の電流振幅が制
限された光電電流を電圧振幅に変換する増幅回路と、直
流バイアスを発生するバイアス発生回路と、直流バイア
スが付加された増幅回路からのデータ信号の交流成分を
入力し、直流バイアスを闘値電圧としてデータ信号の０
レベルと１レベルを判別し、クロック成分とデータ成分
を再生するクロック／データ再生回路とを備えたもので
ある。The optical receiver according to the present invention detects the light intensity of the optical signal by monitoring the photoelectric current of the data signal and the optical / electrical conversion circuit for converting the input optical signal into the photoelectric current of the data signal. A light intensity detection circuit, an attenuator that limits the current amplitude of the photoelectric current of the data signal according to the light intensity of the optical signal, and a voltage of the photoelectric current whose current amplitude of the data signal is limited according to the light intensity of the optical signal. The AC component of the data signal from the amplification circuit for converting into amplitude, the bias generation circuit for generating a DC bias, and the amplification circuit to which the DC bias is added is input, and the DC bias is used as a threshold voltage to reduce the data signal to 0.
It is provided with a clock / data reproduction circuit for discriminating between the level and the one level and reproducing the clock component and the data component.

【００２６】この発明に係る光受信装置は、光強度検出
回路が検出した光強度が所定レベルを超えた場合に、減
衰器がデータ信号の光電電流の電流振幅を制限するもの
である。In the optical receiver according to the present invention, the attenuator limits the current amplitude of the photoelectric current of the data signal when the light intensity detected by the light intensity detection circuit exceeds a predetermined level.

【００２７】この発明に係る光受信装置は、入力された
光信号をデータ信号の光電電流に変換する光／電気変換
回路と、データ信号の光電電流の電流振幅を電圧振幅に
変換する増幅回路と、第１の直流バイアスを発生するバ
イアス発生回路と、第２の直流バイアスを発生する可変
バイアス発生回路と、第２の直流バイアスが付加された
増幅回路からのデータ信号の交流成分を入力し、第１の
直流バイアスを闘値電圧としてデータ信号の０レベルと
１レベルを判別し、クロック成分とデータ成分を再生す
るクロック／データ再生回路と、このクロック／データ
再生回路からのデータ成分と位相が合うように、第２の
直流バイアスが付加された増幅回路からのデータ信号の
交流成分を遅延させる遅延回路と、この遅延回路からの
データ信号と、第１の直流バイアスが付加されたクロッ
ク／データ再生回路からのデータ成分の交流成分との差
分を検出し、データ信号の立ち上がりと立下りのクロス
点が、データ信号の０レベルと１レベルの中央のレベル
から下にずれていることを示す第１のパルス信号又は上
にずれていることを示す第２のパルス信号を出力する差
分検出回路と、第１のパルス信号を平滑する第１の平滑
化回路と、第２のパルス信号を平滑する第２の平滑化回
路とを備え、可変バイアス発生回路が、第１の平滑化回
路からの出力電圧又は第２の平滑化回路からの出力電圧
に応じて第２の直流バイアスを発生するものである。The optical receiver according to the present invention includes an optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal, and an amplifier circuit for converting a current amplitude of the photoelectric current of the data signal into a voltage amplitude. , A bias generating circuit for generating a first DC bias, a variable bias generating circuit for generating a second DC bias, and an AC component of a data signal from the amplifier circuit to which the second DC bias is added, The first DC bias is used as a threshold voltage to determine the 0 level and the 1 level of the data signal, and the clock / data recovery circuit for recovering the clock component and the data component and the data component and phase from this clock / data recovery circuit To match, a delay circuit for delaying the AC component of the data signal from the amplifier circuit to which the second DC bias is added, a data signal from this delay circuit, and The difference between the data component and the AC component from the clock / data recovery circuit to which the DC bias is added is detected, and the rising and falling cross points of the data signal are at the center level of 0 level and 1 level of the data signal. Difference detection circuit that outputs a first pulse signal that indicates a downward shift or a second pulse signal that indicates a upward shift, and a first smoothing circuit that smoothes the first pulse signal And a second smoothing circuit for smoothing the second pulse signal, wherein the variable bias generation circuit is responsive to the output voltage from the first smoothing circuit or the output voltage from the second smoothing circuit. A second DC bias is generated.

【００２８】この発明に係る光受信装置は、可変バイア
ス発生回路が、第１の平滑化回路からの出力電圧及び第
２の平滑化回路からの出力電圧が０の場合に、第１の直
流バイアスと同じ直流電圧の第２の直流バイアスを発生
し、第１の平滑化回路からの出力電圧がある場合には、
その出力電圧に応じて第１の直流バイアスより増加させ
た第２の直流バイアスを発生し、第２の平滑化回路から
の出力電圧がある場合には、その出力電圧に応じて第１
の直流バイアスより減少させた第２の直流バイアスを発
生するものである。In the optical receiver according to the present invention, the variable bias generation circuit outputs the first DC bias when the output voltage from the first smoothing circuit and the output voltage from the second smoothing circuit are zero. When a second DC bias of the same DC voltage as the above is generated and there is an output voltage from the first smoothing circuit,
A second DC bias increased from the first DC bias is generated according to the output voltage, and if there is an output voltage from the second smoothing circuit, the first DC bias is generated according to the output voltage.
The second DC bias reduced from the DC bias of is generated.

【００２９】この発明に係る光受信方法は、入力された
光信号をデータ信号の光電電流に変換し、データ信号の
光電電流の電流振幅を電圧振幅に変換し、データ信号の
電圧振幅を出力振幅が一定となるように増幅し、第１の
直流バイアスを発生し、出力振幅が一定のデータ信号の
交流成分のピーク値を検出し、検出されたピーク値に応
じて第２の直流バイアスを発生し、第２の直流バイアス
が付加された出力振幅が一定のデータ信号の交流成分を
入力し、第１の直流バイアスを闘値電圧としてデータ信
号の０レベルと１レベルを判別し、クロック成分とデー
タ成分を再生するものである。In the optical receiving method according to the present invention, the input optical signal is converted into a photoelectric current of the data signal, the current amplitude of the photoelectric current of the data signal is converted into a voltage amplitude, and the voltage amplitude of the data signal is output amplitude. Is amplified to generate a first DC bias, the peak value of the AC component of the data signal having a constant output amplitude is detected, and the second DC bias is generated according to the detected peak value. Then, the AC component of the data signal to which the second DC bias is added and the output amplitude is constant is input, the 0 level and the 1 level of the data signal are discriminated using the first DC bias as the threshold voltage, and the The data component is reproduced.

【００３０】この発明に係る光受信方法は、入力された
光信号をデータ信号の光電電流に変換し、データ信号の
光電電流の電流振幅を電圧振幅に変換し、データ信号の
電圧振幅を出力振幅が一定となるように増幅し、第１の
直流バイアスを発生し、出力振幅が一定のデータ信号の
平均値を検出し、検出された平均値に応じて第２の直流
バイアスを発生し、第２の直流バイアスが付加された出
力振幅が一定のデータ信号の交流成分を入力し、第１の
直流バイアスを闘値電圧としてデータ信号の０レベルと
１レベルを判別し、クロック成分とデータ成分を再生す
るものである。In the optical receiving method according to the present invention, the inputted optical signal is converted into the photoelectric current of the data signal, the current amplitude of the photoelectric current of the data signal is converted into the voltage amplitude, and the voltage amplitude of the data signal is converted into the output amplitude. Are amplified so as to be constant, a first DC bias is generated, an average value of a data signal having a constant output amplitude is detected, and a second DC bias is generated according to the detected average value. The AC component of the data signal having a constant output amplitude to which the DC bias of 2 is added is input, the 0 level and the 1 level of the data signal are discriminated using the first DC bias as the threshold voltage, and the clock component and the data component are It is something to play.

【００３１】この発明に係る光受信方法は、入力された
光信号をデータ信号の光電電流に変換し、データ信号の
光電電流の電流振幅を電圧振幅に変換し、第１の直流バ
イアスを発生し、データ信号の光電電流を監視して光信
号の光強度を検出し、検出された光信号の光強度に応じ
て第２の直流バイアスを発生し、第２の直流バイアスが
付加されたデータ信号の電圧振幅の交流成分を入力し、
第１の直流バイアスを闘値電圧としてデータ信号の０レ
ベルと１レベルを判別し、クロック成分とデータ成分を
再生するものである。In the optical receiving method according to the present invention, the input optical signal is converted into the photoelectric current of the data signal, the current amplitude of the photoelectric current of the data signal is converted into the voltage amplitude, and the first DC bias is generated. A data signal to which a second direct current bias is generated by detecting a light intensity of the optical signal by monitoring a photoelectric current of the data signal and generating a second direct current bias according to the detected light intensity of the optical signal. Input the AC component of the voltage amplitude of
The first DC bias is used as a threshold voltage to discriminate between 0 level and 1 level of the data signal and reproduce the clock component and the data component.

【００３２】この発明に係る光受信方法は、入力された
光信号をデータ信号の光電電流に変換し、データ信号の
光電電流を監視して光信号の光強度を検出し、光信号の
光強度に応じてデータ信号の光電電流の電流振幅を制限
し、光信号の光強度に応じてデータ信号の電流振幅が制
限された光電電流を電圧振幅に変換し、直流バイアスを
発生し、直流バイアスが付加されたデータ信号の電圧振
幅の交流成分を入力し、直流バイアスを闘値電圧として
データ信号の０レベルと１レベルを判別し、クロック成
分とデータ成分を再生するものである。In the optical receiving method according to the present invention, the input optical signal is converted into the photoelectric current of the data signal, the photoelectric current of the data signal is monitored to detect the optical intensity of the optical signal, and the optical intensity of the optical signal is detected. The current amplitude of the photoelectric current of the data signal is limited according to the, and the photoelectric current of which the current amplitude of the data signal is limited according to the light intensity of the optical signal is converted into the voltage amplitude, and the DC bias is generated. The AC component of the voltage amplitude of the added data signal is input, the 0 level and the 1 level of the data signal are discriminated using the DC bias as a threshold voltage, and the clock component and the data component are reproduced.

【００３３】この発明に係る光受信方法は、入力された
光信号をデータ信号の光電電流に変換し、データ信号の
光電電流の電流振幅を電圧振幅に変換し、第１の直流バ
イアスを発生し、第２の直流バイアスを発生し、第２の
直流バイアスが付加されたデータ信号の電圧振幅の交流
成分を入力し、第１の直流バイアスを闘値電圧としてデ
ータ信号の０レベルと１レベルを判別し、クロック成分
とデータ成分を再生する光受信方法であって、データ成
分と位相が合うように、第２の直流バイアスが付加され
たデータ信号の交流成分を遅延させ、この遅延させたデ
ータ信号と、第１の直流バイアスが付加されたデータ成
分の交流成分との差分を検出し、データ信号の立ち上が
りと立下りのクロス点が、データ信号の０レベルと１レ
ベルの中央のレベルから下にずれていることを示す第１
のパルス信号又は上にずれていることを示す第２のパル
ス信号を出力し、第１のパルス信号又は第２のパルス信
号を平滑し、第１のパルス信号又は第２のパルス信号を
平滑した電圧に応じて第２の直流バイアスを発生するも
のである。In the optical receiving method according to the present invention, the input optical signal is converted into the photoelectric current of the data signal, the current amplitude of the photoelectric current of the data signal is converted into the voltage amplitude, and the first DC bias is generated. , The second DC bias is generated, the AC component of the voltage amplitude of the data signal to which the second DC bias is added is input, and the 0 level and the 1 level of the data signal are set using the first DC bias as the threshold voltage. An optical receiving method of discriminating and reproducing a clock component and a data component, wherein the AC component of a data signal to which a second DC bias is added is delayed so that the data component and the data component are in phase, and the delayed data The difference between the signal and the AC component of the data component to which the first DC bias is added is detected, and the crossing points of the rising and falling edges of the data signal are the center level of the 0 level and 1 level of the data signal. The show that is deviated down from 1
Pulse signal or a second pulse signal indicating that there is a deviation above is output, the first pulse signal or the second pulse signal is smoothed, and the first pulse signal or the second pulse signal is smoothed. A second DC bias is generated according to the voltage.

【００３４】[0034]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による光
受信装置の構成を示すブロック図である。図１におい
て、６ａはプリアンプ（前置増幅回路）５からのデータ
信号の電圧振幅を出力振幅が一定となるように増幅する
ポストアンプ（後置増幅回路）であり、ここでは、差動
型のリミッティングアンプやＡＧＣ回路等が使用され
る。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below. Embodiment 1. 1 is a block diagram showing the configuration of an optical receiving apparatus according to Embodiment 1 of the present invention. In FIG. 1, 6a is a post-amplifier (post-amplifier circuit) that amplifies the voltage amplitude of the data signal from the pre-amplifier (pre-amplifier circuit) 5 so that the output amplitude becomes constant. A limiting amplifier or AGC circuit is used.

【００３５】また、図１において、９ａはバイアス発生
回路８からの直流バイアスを付加するバイアス抵抗、１
４はバイアス抵抗９ａによる直流バイアスが付加された
コンデンサ７からのデータ信号の交流成分を分岐する２
分岐回路、７ａは２分岐回路１４の一方の出力のデータ
信号の直流成分を遮断し、データ信号の交流成分を通過
させるコンデンサ、１５は２分岐回路１４の他方の出力
を入力しデータ信号のピーク電圧を検出するピーク検出
回路、１６はピーク検出回路１５が検出したピーク電圧
に応じて直流電圧を発生しバイアス抵抗１０を介して直
流バイアスとして出力する可変バイアス発生回路であ
る。その他の構成は従来の図１５に示す構成と同様であ
り、同じ符号を付してその説明を省略する。Further, in FIG. 1, reference numeral 9a denotes a bias resistor for adding a DC bias from the bias generating circuit 8 and 1
Reference numeral 4 branches the AC component of the data signal from the capacitor 7 to which the DC bias is added by the bias resistor 9a 2
A branch circuit, 7a is a capacitor that blocks the DC component of the data signal of one output of the two-branch circuit 14 and passes the AC component of the data signal, and 15 is the peak of the data signal when the other output of the two-branch circuit 14 is input A peak detection circuit that detects a voltage, and 16 is a variable bias generation circuit that generates a DC voltage according to the peak voltage detected by the peak detection circuit 15 and outputs it as a DC bias via the bias resistor 10. The other structure is the same as the structure shown in FIG. 15 of the related art, and the same reference numerals are given and the description thereof is omitted.

【００３６】図２はピーク検出回路１５の構成を示す回
路図であり、図２に示すように、ダイオード３１、コン
デンサ３２及び抵抗３３から構成される。FIG. 2 is a circuit diagram showing the structure of the peak detection circuit 15, which is composed of a diode 31, a capacitor 32 and a resistor 33 as shown in FIG.

【００３７】次に動作について説明する。フォトディテ
クタ（光／電気変換回路）２、プリアンプ５の動作は従
来の図１５に示すものと同様である。ポストアンプ６ａ
は大きな利得を持ち、光信号の受光レベルが小さい場合
にも、プリアンプ５からのデータ信号を出力振幅が一定
となるように増幅する。ポストアンプ６ａから出力され
るデータ信号は、コンデンサ７によって直流成分が遮断
されてデータ信号の交流成分のみが取り出され、バイア
ス発生回路８からバイアス抵抗９ａを介して直流バイア
スが付加されて２分岐回路１４に入力される。Next, the operation will be described. The operations of the photodetector (optical / electrical conversion circuit) 2 and the preamplifier 5 are similar to those shown in FIG. Post amplifier 6a
Has a large gain and amplifies the data signal from the preamplifier 5 so that the output amplitude becomes constant even when the light receiving level of the optical signal is low. The DC signal of the data signal output from the postamplifier 6a is cut off by the capacitor 7, only the AC component of the data signal is taken out, and the DC bias is added from the bias generation circuit 8 through the bias resistor 9a to form a two-branch circuit. 14 is input.

【００３８】２分岐回路１４で分岐されたデータ信号の
うち、一方はコンデンサ７ａを通過しＣＤＲ（クロック
／データ再生回路）１１に入力されて、従来と同様にク
ロック成分及びデータ成分が再生され、それぞれクロッ
ク出力端子１２及びデータ出力端子１３より光受信装置
外へ出力される。２分岐回路１４の他方の出力は、図２
に示す構成のピーク検出回路１５に入力され、ピーク検
出回路１５はデータ信号のピーク電圧を検出する。可変
バイアス発生回路１６は、ピーク検出回路１５が検出し
たピーク電圧に応じて直流電圧を発生し、バイアス抵抗
１０を介して直流バイアスとして出力する。バイアス抵
抗１０からの直流バイアスは、コンデンサ７ａからのデ
ータ信号の交流成分に付加される。One of the data signals branched by the two-branching circuit 14 passes through the capacitor 7a and is input to the CDR (clock / data regenerating circuit) 11, where the clock component and the data component are regenerated in the same manner as in the prior art. The signals are output from the optical output device through the clock output terminal 12 and the data output terminal 13, respectively. The other output of the two-branch circuit 14 is shown in FIG.
It is input to the peak detection circuit 15 having the configuration shown in (1), and the peak detection circuit 15 detects the peak voltage of the data signal. The variable bias generation circuit 16 generates a DC voltage according to the peak voltage detected by the peak detection circuit 15, and outputs it as a DC bias via the bias resistor 10. The DC bias from the bias resistor 10 is added to the AC component of the data signal from the capacitor 7a.

【００３９】次に直流バイアス制御動作の詳細について
説明する。コンデンサ７によってデータ信号の直流成分
が遮断される場合、データ信号の平均値が０Ｖとなるよ
うに遮断される。すなわち、０Ｖを中心にデータ信号の
正となる部分と負となる部分の平均値が０Ｖとなるよう
に直流成分が遮断されるために、コンデンサ７を通過し
たデータ信号は、０Ｖを基準として正となる部分と負と
なる部分の面積が等しくなる。Next, details of the DC bias control operation will be described. When the DC component of the data signal is blocked by the capacitor 7, it is blocked so that the average value of the data signal becomes 0V. That is, since the DC component is blocked so that the average value of the positive and negative portions of the data signal around 0V is 0V, the data signal passing through the capacitor 7 is positive with respect to 0V. The areas of the negative and negative areas are equal.

【００４０】図３はコンデンサ７を通過前のデータ信号
のアイパターンとコンデンサ７を通過後のデータ信号の
アイパターンを示す図であり、図３（ａ）はプリアンプ
５に入力されるデータ信号の光電電流が通常レベルの場
合を示し、図３（ｂ）及び図３（ｃ）はプリアンプ５に
入力されるデータ信号の光電電流が大きなレベルで、プ
リアンプ５から出力されるデータ信号が波形歪みを起こ
す場合を示している。なお、図３において、コンデンサ
７を通過した後のデータ信号については、説明を簡単に
するために、バイアス抵抗９ａからの直流バイアス分は
削除されて図示されている。FIG. 3 is a diagram showing an eye pattern of the data signal before passing through the capacitor 7 and an eye pattern of the data signal after passing through the capacitor 7, and FIG. 3 (a) shows the data signal input to the preamplifier 5. FIG. 3B and FIG. 3C show a case where the photoelectric current is at a normal level, and the photoelectric current of the data signal input to the preamplifier 5 is at a large level, and the data signal output from the preamplifier 5 has waveform distortion. It shows the case where it occurs. In FIG. 3, the data signal after passing through the capacitor 7 is shown with the DC bias component from the bias resistor 9a removed for the sake of simplicity.

【００４１】プリアンプ５に入力されるデータ信号の光
電電流が通常レベルの場合には、図３（ａ）に示すよう
に、データ信号の立ち上がりと立下りのクロス点は、デ
ータ信号の０レベルと１レベルのほぼ中央のレベルにあ
り、データ信号の正となる部分の面積１０１とデータ信
号の負となる部分の面積１０２が等しく、コンデンサ７
を通過したデータ信号の０Ｖとデータ信号の立ち上がり
と立下りのクロス点は一致する。このとき、コンデンサ
７を通過した後のデータ信号の正となる部分の面積１０
３とデータ信号の負となる部分の面積１０４は等しくな
る。When the photoelectric current of the data signal input to the preamplifier 5 is at the normal level, as shown in FIG. 3 (a), the rising and falling cross points of the data signal are at the 0 level of the data signal. Since the area 101 of the positive portion of the data signal is equal to the area 102 of the negative portion of the data signal at the level approximately at the center of one level, the capacitor 7
The cross points of 0V of the data signal that has passed through and the rising and falling points of the data signal coincide with each other. At this time, the area 10 of the positive portion of the data signal after passing through the capacitor 7
3 and the area 104 of the negative portion of the data signal are equal.

【００４２】ところが、プリアンプ５に入力されるデー
タ信号の光電電流が大きなレベルになり、プリアンプ５
の出力のデータ信号が歪み、図３（ｂ）及び図３（ｃ）
のコンデンサ７通過前のデータ信号に示すように、クロ
ス点が上又は下にずれると、データ信号の０レベルと１
レベルのほぼ中央のレベルを基準とすると、データ信号
の正となる部分の面積と負となる部分の面積が異なるよ
うになる。すなわち、図３（ｂ）におけるデータ信号の
正となる部分の面積１１１と負となる部分の面積１１２
が異なり、図３（ｃ）におけるデータ信号の正となる部
分の面積１２１と負となる部分の面積１２２が異なるよ
うになる。However, the photoelectric current of the data signal input to the preamplifier 5 becomes a large level, and the preamplifier 5
The data signal of the output of FIG. 3 is distorted, and FIG. 3B and FIG.
As shown in the data signal before passing through the capacitor 7, when the cross point shifts up or down, 0 level and 1 level of the data signal
When the level at the center of the level is used as a reference, the area of the positive part and the area of the negative part of the data signal are different. That is, the area 111 of the positive portion and the area 112 of the negative portion of the data signal in FIG.
3C, the area 121 of the positive part and the area 122 of the negative part of the data signal in FIG. 3C are different.

【００４３】このため、コンデンサ７を通過した後のデ
ータ信号は、データ信号の０Ｖを基準として正となる部
分と負となる部分の面積が等しくなるので、データ信号
の０Ｖの位置は、クロス点と、データ信号の０レベルと
１レベルのほぼ中央のレベルとの間のどこかの電位とな
る。すなわち、図３（ｂ）に示すように、クロス点が中
央のレベルより上にずれた場合には、コンデンサ７を通
過したデータ信号は、全体的に電圧が低い方にシフトし
た波形となり、データ信号の０Ｖを基準として正となる
部分の面積１１３と負となる部分の面積１１４が等しく
なる。Therefore, the data signal after passing through the capacitor 7 has the same area of the positive portion and the negative portion with reference to 0V of the data signal, so that the position of 0V of the data signal is at the cross point. And a potential somewhere between the 0 level and the almost center level of the 1 level of the data signal. That is, as shown in FIG. 3B, when the cross point is displaced above the center level, the data signal passing through the capacitor 7 has a waveform in which the voltage is shifted to the lower side as a whole. The area 113 of the positive portion and the area 114 of the negative portion are equal with respect to 0 V of the signal.

【００４４】一方、図３（ｃ）に示すように、クロス点
が中央のレベルより下にずれた場合には、コンデンサ７
を通過したデータ信号は、全体的に電圧が高い方にシフ
トした波形となり、データ信号の０Ｖを基準として正と
なる部分の面積１２３と負となる部分の面積１２４が等
しくなる。On the other hand, as shown in FIG. 3 (c), when the cross point is displaced below the central level, the capacitor 7
The data signal that has passed through has a waveform in which the voltage is shifted to the higher side as a whole, and the area 123 of the positive portion and the area 124 of the negative portion are equal with respect to 0 V of the data signal.

【００４５】従って、図３（ｂ）に示すようにクロス点
が上にずれた場合には、ピーク検出回路１５で検出され
るピーク値は図３（ａ）の場合よりも小さくなり、逆に
図３（ｃ）のようにクロス点が下にずれた場合には、ピ
ーク検出回路１５で検出されるピーク値は大きくなる。
このように、ピーク検出回路１５はプリアンプ５から出
力されるデータ信号の歪みに対応したピーク値を検出す
る。なお、光信号の入力レベルが小さい場合に、ピーク
検出回路１５が検出するピーク値が小さくならないよう
にするために、上述したように、ポストアンプ６ａは大
きな利得を持ち、プリアンプ５からのデータ信号の電圧
振幅を出力振幅が一定となるように増幅している。Therefore, when the cross point is shifted upward as shown in FIG. 3B, the peak value detected by the peak detection circuit 15 becomes smaller than that in the case of FIG. 3A, and conversely. When the cross point is shifted downward as shown in FIG. 3C, the peak value detected by the peak detection circuit 15 becomes large.
In this way, the peak detection circuit 15 detects the peak value corresponding to the distortion of the data signal output from the preamplifier 5. In order to prevent the peak value detected by the peak detection circuit 15 from decreasing when the input level of the optical signal is low, the postamplifier 6a has a large gain and the data signal from the preamplifier 5 as described above. The voltage amplitude of is amplified so that the output amplitude is constant.

【００４６】可変バイアス発生回路１６では、図３
（ａ）に示すように、クロス点が中央のレベルにある場
合のピーク値を記憶し、クロス点が中央のレベルにある
場合には、バイアス発生回路８から供給されている闘値
電圧と同じ直流電圧を出力して、データ信号のクロス点
を闘値電圧に一致させる。In the variable bias generation circuit 16, FIG.
As shown in (a), the peak value when the cross point is at the central level is stored, and when the cross point is at the central level, it is the same as the threshold voltage supplied from the bias generation circuit 8. A DC voltage is output so that the cross point of the data signal matches the threshold voltage.

【００４７】また、図３（ｂ）に示すように、ピーク値
が減少した場合には、可変バイアス発生回路１６は、ク
ロス点が中央のレベルにある場合の記憶しているピーク
値から減少したピーク値の電圧分に対応して、直流電圧
を減少させて出力し、データ信号のクロス点が闘値電圧
に概ね合うように、その差分を抑圧する。Further, as shown in FIG. 3B, when the peak value decreases, the variable bias generation circuit 16 decreases from the stored peak value when the cross point is at the center level. The DC voltage is reduced and output corresponding to the voltage value of the peak value, and the difference is suppressed so that the cross point of the data signal substantially matches the threshold voltage.

【００４８】さらに、図３（ｃ）に示すように、ピーク
値が増加した場合には、可変バイアス発生回路１６は、
クロス点が中央のレベルにある場合の記憶しているピー
ク値から増加したピーク値の電圧分に対応して、直流電
圧を増加させて出力し、データ信号のクロス点が闘値電
圧に概ね合うように、その差分を抑圧する。Further, as shown in FIG. 3C, when the peak value increases, the variable bias generating circuit 16
When the cross point is at the central level, the DC voltage is increased and output corresponding to the increased peak value voltage from the stored peak value, and the cross point of the data signal approximately matches the threshold voltage. Thus, the difference is suppressed.

【００４９】以上のように、この実施の形態１によれ
ば、ピーク検出回路１５が検出したピーク値に対応し
て、可変バイアス発生回路１６が出力する直流電圧を制
御して常にデータ信号のクロス点が闘値電圧に概ね合う
ように、その差分を抑圧することにより、光信号の受光
レベルが大きい場合にも、ＣＤＲ１１により再生される
クロック成分及びデータ成分の周波数変動が少なく、ジ
ッタ特性を良好にすることができるという効果が得られ
る。As described above, according to the first embodiment, the DC voltage output from the variable bias generation circuit 16 is controlled according to the peak value detected by the peak detection circuit 15 to constantly cross the data signal. By suppressing the difference so that the points substantially match the threshold voltage, the frequency characteristics of the clock component and the data component reproduced by the CDR 11 are small and the jitter characteristic is good even when the light receiving level of the optical signal is large. The effect that can be obtained is obtained.

【００５０】実施の形態２ 図４はこの発明の実施の形態２による光受信装置の構成
を示すブロック図である。図４において、１７はポスト
アンプ６ａからのデータ信号を入力し２分岐して一方の
出力をコンデンサ７に出力する２分岐回路、１８は２分
岐回路１７の他方の出力からのデータ信号の平均値の電
圧を検出する平均値検出回路、１６ａは平均値検出回路
１８が検出したデータ信号の平均値の電圧に応じて直流
電圧を発生し直流バイアスとして出力する可変バイアス
発生回路である。図４に示す構成は、実施の形態１の図
１と比較して、２分岐回路１４の代わりに２分岐回路１
７を備え、ピーク検出回路１５の代わりに平均値検出回
路１８を備え、可変バイアス発生回路１６の代わりに可
変バイアス発生回路１６ａを備えたもので、その他の構
成は図１と同様であり、同一符号を付してその説明を省
略する。Embodiment 2 FIG. 4 is a block diagram showing the structure of an optical receiver according to Embodiment 2 of the present invention. In FIG. 4, 17 is a two-branch circuit that inputs the data signal from the postamplifier 6a and branches it into two to output one output to the capacitor 7. 18 is the average value of the data signal from the other output of the two-branch circuit 17. 16a is a variable bias generation circuit for generating a DC voltage according to the voltage of the average value of the data signal detected by the average value detection circuit 18 and outputting it as a DC bias. Compared with FIG. 1 of the first embodiment, the configuration shown in FIG.
7, an average value detection circuit 18 is provided instead of the peak detection circuit 15, and a variable bias generation circuit 16a is provided instead of the variable bias generation circuit 16. Other configurations are the same as those in FIG. The reference numerals are given and the description thereof is omitted.

【００５１】図５は平均値検出回路１８の構成を示す回
路図であり、図に示すように、平均値検出回路１８は、
ポストアンプ６ａの差動出力からの正相側のデータ信号
と逆相側のデータ信号を入力して、ポストアンプ６ａか
らのデータ信号の直流電位を求める抵抗４１，４２と、
波形整形を行う積分回路である抵抗４３，４６，コンデ
ンサ４５及び抵抗４４，４８、コンデンサ４７と、正相
側のデータ信号と直流電位を入力して差分をとり正相側
のデータ信号の平均値の電圧を出力する増幅回路４９に
より構成されている。FIG. 5 is a circuit diagram showing the configuration of the average value detection circuit 18, and as shown in the figure, the average value detection circuit 18 is
Resistors 41 and 42 for inputting the positive-phase side data signal and the negative-phase side data signal from the differential output of the postamplifier 6a to obtain the DC potential of the data signal from the postamplifier 6a,
The average value of the data signals on the positive phase side is obtained by inputting the data signals on the positive phase side and the DC potential to the resistors 43 and 46, the capacitors 45 and the resistors 44 and 48, and the capacitor 47, which are integrating circuits that perform waveform shaping. It is composed of an amplifier circuit 49 that outputs the voltage of.

【００５２】次に動作について説明する。フォトディテ
クタ２、プリアンプ５、ポストアンプ６ａの動作は、実
施の形態１と同様である。２分岐回路１７はポストアン
プ６ａからのデータ信号の電圧成分を分岐し、一方をコ
ンデンサ７に出力し、他方を平均値検出回路１８に出力
する。コンデンサ７は２分岐回路１７からのデータ信号
の直流成分を遮断し、データ信号の交流成分を通過させ
る。コンデンサ７を通過したデータ信号の交流成分は、
可変バイアス発生回路１６ａからバイアス抵抗１０を介
した直流バイアスが付加されてＣＤＲ１１の正相側に入
力される。Next, the operation will be described. The operations of the photodetector 2, the preamplifier 5, and the postamplifier 6a are the same as those in the first embodiment. The two-branching circuit 17 branches the voltage component of the data signal from the post amplifier 6 a, outputs one to the capacitor 7, and outputs the other to the average value detection circuit 18. The capacitor 7 blocks the DC component of the data signal from the two-branch circuit 17 and allows the AC component of the data signal to pass. The AC component of the data signal that has passed through the capacitor 7 is
A DC bias is added from the variable bias generation circuit 16a via the bias resistor 10 and input to the positive phase side of the CDR 11.

【００５３】ＣＤＲ１１は直流バイアスが付加されたコ
ンデンサ７からの交流信号を入力して、実施の形態１と
同様にしてクロック成分とデータ成分を再生する。再生
されたクロック成分及びデータ成分は、それぞれクロッ
ク出力端子１２及びデータ出力端子１３から光受信装置
外に出力される。The CDR 11 inputs the AC signal from the capacitor 7 to which the DC bias is added, and reproduces the clock component and the data component as in the first embodiment. The regenerated clock component and data component are output to the outside of the optical receiver from the clock output terminal 12 and the data output terminal 13, respectively.

【００５４】平均値検出回路１８は２分岐回路１７から
の他方の出力を入力し、データ信号の平均値を検出す
る。図５に示す平均値検出回路１８において、ポストア
ンプ６の差動出力からの正相側のデータ信号と逆相側の
データ信号を入力して、同じ抵抗値を持つ抵抗４１，４
２により、正相側のデータ信号と逆相側のデータ信号の
中間値であるポストアンプ６ａからのデータ信号の直流
電位を求める。求められた直流電位は、抵抗４４，４
８、コンデンサ４７により波形整形されて増幅回路４９
に入力される。The average value detection circuit 18 receives the other output from the two-branch circuit 17 and detects the average value of the data signal. In the average value detection circuit 18 shown in FIG. 5, the positive phase data signal and the negative phase data signal from the differential output of the postamplifier 6 are input, and the resistors 41 and 4 having the same resistance value are input.
2, the DC potential of the data signal from the postamplifier 6a, which is an intermediate value between the data signal on the positive phase side and the data signal on the negative phase side, is obtained. The obtained DC potential is the resistance 44, 4
8, the waveform is shaped by the capacitor 47 and the amplification circuit 49
Entered in.

【００５５】また、正相側のデータ信号は抵抗４３，４
６，コンデンサ４５により波形整形されて増幅回路４９
に入力される。増幅回路４９は正相側のデータ信号と直
流電位を入力して差分をとり正相側のデータ信号の平均
値の電圧を検出して可変バイアス発生回路１６ａに出力
する。The data signals on the positive phase side are resistors 43, 4
6, the waveform is shaped by the capacitor 45 and the amplification circuit 49
Entered in. The amplifier circuit 49 inputs the data signal on the positive phase side and the DC potential, takes the difference, detects the voltage of the average value of the data signal on the positive phase side, and outputs it to the variable bias generation circuit 16a.

【００５６】図４において、可変バイアス発生回路１６
ａは平均値検出回路１８が検出した平均値の電圧に応じ
て直流電圧を発生し、バイアス抵抗１０を介して直流バ
イアスとして出力する。バイアス抵抗１０からの直流バ
イアスは、コンデンサ７からのデータ信号の交流成分に
付加される。In FIG. 4, the variable bias generation circuit 16
A generates a DC voltage according to the voltage of the average value detected by the average value detection circuit 18, and outputs it as a DC bias via the bias resistor 10. The DC bias from the bias resistor 10 is added to the AC component of the data signal from the capacitor 7.

【００５７】次に直流バイアス制御動作の詳細について
説明する。図６は平均値検出回路１８に入力されるデー
タ信号のアイパターンと平均値検出回路１８が検出した
平均値の電圧を示す図であり、図６（ａ）はプリアンプ
５に入力されるデータ信号の光電電流が通常レベルの場
合を示し、図６（ｂ）及び図６（ｃ）はプリアンプ５に
入力されるデータ信号の光電電流が大きなレベルで、プ
リアンプ５から出力されるデータ信号が波形歪みを起こ
す場合を示している。図６（ａ）に示すように、プリア
ンプ５に入力されるデータ信号の光電電流が通常レベル
で、データ信号の立ち上がりと立下りのクロス点がデー
タ信号のほぼ中央のレベルにある場合に、平均値検出回
路１８で検出される平均値の電圧は、データ信号の０レ
ベルと１レベルのほぼ中央のレベルの電圧となる。Next, details of the DC bias control operation will be described. FIG. 6 is a diagram showing the eye pattern of the data signal input to the average value detection circuit 18 and the voltage of the average value detected by the average value detection circuit 18. FIG. 6A shows the data signal input to the preamplifier 5. 6B and 6C show a case where the photoelectric current of the data signal input to the preamplifier 5 has a large level and the data signal output from the preamplifier 5 has waveform distortion. It shows the case of causing. As shown in FIG. 6A, when the photoelectric current of the data signal input to the preamplifier 5 is at the normal level and the crossing points of the rising and falling edges of the data signal are at the substantially central level of the data signal, the average value is obtained. The voltage of the average value detected by the value detection circuit 18 is a voltage at the level approximately at the center between the 0 level and the 1 level of the data signal.

【００５８】また、図６（ｂ）に示すように、プリアン
プ５に入力されるデータ信号の光電電流が大きなレベル
になり、プリアンプ５の出力のデータ信号が歪み、クロ
ス点が中央のレベルよりも上にずれた場合には、平均値
検出回路１８で検出される平均値の電圧はデータ信号の
中央のレベルよりも大きくなり、中央のレベルとクロス
点の間の電圧となる。また、図６（ｃ）に示すように、
逆にクロス点が中央のレベルよりも下にずれた場合に
は、平均値検出回路１８で検出される平均値の電圧はデ
ータ信号の中央のレベルよりも小さくなり、中央のレベ
ルとクロス点の間の電圧となる。Further, as shown in FIG. 6B, the photoelectric current of the data signal input to the preamplifier 5 becomes a large level, the data signal of the output of the preamplifier 5 is distorted, and the cross point is higher than the central level. If it shifts upward, the voltage of the average value detected by the average value detection circuit 18 becomes higher than the central level of the data signal, and becomes the voltage between the central level and the cross point. In addition, as shown in FIG.
On the contrary, when the cross point deviates below the center level, the voltage of the average value detected by the average value detection circuit 18 becomes smaller than the center level of the data signal, and the center level and the cross point It becomes the voltage between.

【００５９】このように、平均値検出回路１８はプリア
ンプ５から出力されるデータ信号の歪みに対応した平均
値の電圧を検出する。なお、光信号の入力レベルが小さ
い場合に、平均値検出回路１８が検出する平均値の電圧
が下がらないようにするために、実施の形態１と同様
に、ポストアンプ６ａは大きな利得を持ち、プリアンプ
５からのデータ信号の電圧振幅を出力振幅が一定となる
ように増幅している。In this way, the average value detection circuit 18 detects the average value voltage corresponding to the distortion of the data signal output from the preamplifier 5. Incidentally, in order to prevent the voltage of the average value detected by the average value detection circuit 18 from decreasing when the input level of the optical signal is small, the post amplifier 6a has a large gain, as in the first embodiment. The voltage amplitude of the data signal from the preamplifier 5 is amplified so that the output amplitude becomes constant.

【００６０】可変バイアス発生回路１６ａでは、図６
（ａ）に示すように、クロス点が中央のレベルにある場
合の平均値の電圧を記憶し、クロス点が中央のレベルに
ある場合には、バイアス発生回路８から供給されている
闘値電圧と同じ直流電圧を出力して、データ信号のクロ
ス点を闘値電圧に一致させる。In the variable bias generation circuit 16a, as shown in FIG.
As shown in (a), the average value voltage when the cross point is at the center level is stored, and when the cross point is at the center level, the threshold voltage supplied from the bias generation circuit 8 is stored. The same DC voltage as in is output to match the cross point of the data signal with the threshold voltage.

【００６１】また、図６（ｂ）に示すように、検出した
平均値の電圧が記憶している中央のレベルにある場合の
平均値の電圧より増加した場合には、可変バイアス発生
回路１６ａは、増加した電圧分に対応して直流電圧を減
少させて出力し、データ信号のクロス点を闘値電圧に一
致させる。Further, as shown in FIG. 6B, when the detected average value voltage is higher than the average value voltage at the stored central level, the variable bias generation circuit 16a operates as follows. The DC voltage is reduced and output corresponding to the increased voltage, and the cross point of the data signal is made to coincide with the threshold voltage.

【００６２】さらに、図６（ｃ）に示すように、検出し
た平均値の電圧が記憶している中央のレベルにある場合
の平均値の電圧より減少した場合には、可変バイアス発
生回路１６ａは、減少した電圧分に対応して直流電圧を
増加させて出力し、データ信号のクロス点を闘値電圧に
一致させる。Further, as shown in FIG. 6C, when the voltage of the detected average value is lower than the voltage of the average value at the stored central level, the variable bias generation circuit 16a is The DC voltage is increased and output corresponding to the reduced voltage, and the cross point of the data signal is matched with the threshold voltage.

【００６３】以上のように、この実施の形態２によれ
ば、平均値検出回路１８が検出した平均値の電圧に対応
して、可変バイアス発生回路１６ａが出力する直流電圧
を制御して常にデータ信号のクロス点を闘値電圧に一致
させることにより、光信号の受光レベルが大きい場合に
も、ＣＤＲ１１により再生されるクロック成分及びデー
タ成分の周波数変動が少なく、ジッタ特性を良好にする
ことができるという効果が得られる。As described above, according to the second embodiment, the DC voltage output from the variable bias generation circuit 16a is controlled in accordance with the average value voltage detected by the average value detection circuit 18 to constantly control the data. By making the cross point of the signal coincide with the threshold voltage, even when the light receiving level of the optical signal is high, the frequency characteristics of the clock component and the data component reproduced by the CDR 11 are small and the jitter characteristic can be improved. The effect is obtained.

【００６４】実施の形態３．図７はこの発明の実施の形
態３による光受信装置の構成を示すブロック図である。
図７において、１９はフォトディテクタ２のデータ信号
の光電電流をモニタ抵抗３により監視して、入力された
光信号の光強度を検出するレベルモニタ回路（光強度検
出回路）、１６ｂはレベルモニタ回路１９が検出した光
信号の光強度に応じて直流電圧を発生し直流バイアスと
して出力する可変バイアス発生回路である。その他の構
成は従来の図１５に示す構成と同様であり、同一符号を
付してその説明を省略する。なお、この実施の形態３で
は、プリアンプ（増幅回路）５からのデータ信号の電圧
振幅が十分大きな場合には、ポストアンプ６はなくても
良い。Third Embodiment FIG. 7 is a block diagram showing the structure of the optical receiving apparatus according to Embodiment 3 of the present invention.
In FIG. 7, 19 is a level monitor circuit (light intensity detection circuit) that monitors the photoelectric current of the data signal of the photodetector 2 by the monitor resistor 3 to detect the light intensity of the input optical signal, and 16b is the level monitor circuit 19 Is a variable bias generation circuit that generates a DC voltage according to the light intensity of the optical signal detected by and outputs it as a DC bias. Other configurations are the same as the configuration shown in FIG. 15 of the related art, and the same reference numerals are given and the description thereof is omitted. In the third embodiment, if the voltage amplitude of the data signal from the preamplifier (amplifier circuit) 5 is sufficiently large, the postamplifier 6 may be omitted.

【００６５】次に動作ついて説明する。光入力が大きく
なるとプリアンプ５の出力は徐々に飽和し、ある光入力
以上になると、プリアンプ５から出力されるデータ信号
の立ち上がりと立下りのクロス点は、実施の形態１と同
様に、その光入力に応じてデータ信号の０レベルと１レ
ベルのほぼ中央のレベルよりも高い方向又は低い方向に
ずれていく。従って、プリアンプ５が飽和し始める光入
力レベルを基準として、光入力がそれ以上に大きくなる
と可変バイアス発生回路１６ｂが発生する直流電圧を変
更するように制御することで、ＣＤＲ１１の正相側の直
流バイアスを適正に制御することが可能である。Next, the operation will be described. When the optical input becomes large, the output of the preamplifier 5 is gradually saturated. When the optical input exceeds a certain optical input, the rising and falling cross points of the data signal output from the preamplifier 5 are the same as those in the first embodiment. Depending on the input, the 0 level and the 1 level of the data signal deviate in a direction higher or lower than the level approximately at the center. Therefore, with reference to the optical input level at which the preamplifier 5 begins to saturate, the DC voltage generated by the variable bias generation circuit 16b is changed when the optical input becomes larger than that, so that the DC voltage on the positive phase side of the CDR 11 is changed. It is possible to properly control the bias.

【００６６】フォトディテクタ２に流れるデータ信号の
光電電流は、モニタ抵抗３の両端の電位差に反映され、
光入力が大きい場合は光電電流が大きいために電位差も
大きくなり、光入力が小さい場合は電位差も小さくな
る。レベルモニタ回路１９はこの電圧変動を検出して可
変バイアス発生回路１６ｂに出力する。The photoelectric current of the data signal flowing through the photodetector 2 is reflected in the potential difference across the monitor resistor 3,
When the light input is large, the photoelectric current is large, so the potential difference is large, and when the light input is small, the potential difference is small. The level monitor circuit 19 detects this voltage fluctuation and outputs it to the variable bias generation circuit 16b.

【００６７】レベルモニタ回路１９により検出された電
圧が所定の電圧を超えた場合に、クロス点が中央のレベ
ルより上にずれるようなプリアンプ５を使用していると
きには、可変バイアス発生回路１６ｂは、バイアス発生
回路８の出力電圧を基準として、出力する直流電圧を徐
々に下げる方向に制御し、データ信号のクロス点を闘値
電圧に一致させる。出力する直流電圧を下げる割合は、
クロック成分やデータ成分のジッタ特性を監視して決定
する。When the preamplifier 5 is used so that the cross point shifts above the central level when the voltage detected by the level monitor circuit 19 exceeds a predetermined voltage, the variable bias generation circuit 16b operates as follows. With the output voltage of the bias generation circuit 8 as a reference, the output DC voltage is controlled to be gradually decreased so that the cross point of the data signal matches the threshold voltage. The rate of reducing the output DC voltage is
Jitter characteristics of clock components and data components are monitored and determined.

【００６８】また、レベルモニタ回路１９により検出さ
れた電圧が所定の電圧を超えた場合に、クロス点が中央
のレベルより上にずれるようなプリアンプ５を使用して
いるときには、可変バイアス発生回路１６ｂは、バイア
ス発生回路８の出力電圧を基準として、出力する直流電
圧を徐々に上げる方向に制御して、データ信号のクロス
点を闘値電圧に一致させる。出力する直流電圧を上げる
割合は、クロック成分やデータ成分のジッタ特性を監視
して決定する。Further, when the preamplifier 5 is used so that the cross point shifts above the center level when the voltage detected by the level monitor circuit 19 exceeds a predetermined voltage, the variable bias generation circuit 16b is used. Controls the output DC voltage to gradually increase with the output voltage of the bias generation circuit 8 as a reference so that the cross point of the data signal matches the threshold voltage. The rate of increasing the output DC voltage is determined by monitoring the jitter characteristics of the clock component and the data component.

【００６９】以上のように、この実施の形態３によれ
ば、レベルモニタ回路１９が検出した電圧変動に対応し
て、可変バイアス発生回路１６ｂが出力する直流電圧を
制御して常にデータ信号のクロス点を闘値電圧に一致さ
せることにより、光信号の受光レベルが大きい場合に
も、ＣＤＲ１１により再生されるクロック成分及びデー
タ成分の周波数変動が少なく、ジッタ特性を良好にする
ことができるという効果が得られる。As described above, according to the third embodiment, the DC voltage output from the variable bias generation circuit 16b is controlled in accordance with the voltage fluctuation detected by the level monitor circuit 19 to constantly cross the data signal. By making the points coincide with the threshold voltage, even if the light receiving level of the optical signal is high, the frequency characteristic of the clock component and the data component reproduced by the CDR 11 is small, and the jitter characteristic can be improved. can get.

【００７０】実施の形態４．図８はこの発明の実施の形
態４による光受信装置の構成を示すブロック図である。
図において、１９は実施の形態３の図７に示すレベルモ
ニタ回路と同じで、２０はレベルモニタ回路１９が検出
した電圧変動に応じてフォトディテクタ２のデータ信号
の光電電流を制限する可変減衰器（減衰器）である。そ
の他の構成は従来の図１５に示す構成と同様であり、同
一符号を付してその説明を省略する。なお、この実施の
形態４でも、プリアンプ（増幅回路）５からのデータ信
号の電圧振幅が十分大きな場合には、ポストアンプ６は
なくても良い。Fourth Embodiment 8 is a block diagram showing a configuration of an optical receiving device according to Embodiment 4 of the present invention.
In the figure, 19 is the same as the level monitor circuit shown in FIG. 7 of the third embodiment, and 20 is a variable attenuator (which limits the photoelectric current of the data signal of the photodetector 2 according to the voltage fluctuation detected by the level monitor circuit 19 ( Attenuator). Other configurations are the same as the configuration shown in FIG. 15 of the related art, and the same reference numerals are given and the description thereof is omitted. Also in the fourth embodiment, the postamplifier 6 may be omitted if the voltage amplitude of the data signal from the preamplifier (amplifier circuit) 5 is sufficiently large.

【００７１】次に動作について説明する。データ信号の
立ち上がりと立ち下りのクロス点が中央のレベルよりず
れる要因は、上記実施の形態で説明したように、光信号
の受光レベルが大きくなった場合に、プリアンプ５の内
部振幅が大きくなり回路が飽和することである。従っ
て、プリアンプ５が飽和しないように、プリアンプ５の
入力レベルを制限する、又は利得を下げることによりク
ロス点のオフセットを軽減することが可能である。Next, the operation will be described. The reason why the rising and falling cross points of the data signal deviate from the central level is that the internal amplitude of the preamplifier 5 increases when the light receiving level of the optical signal increases, as described in the above embodiment. Is saturated. Therefore, it is possible to reduce the offset at the cross point by limiting the input level of the preamplifier 5 or reducing the gain so that the preamplifier 5 is not saturated.

【００７２】フォトディテクタ２に流れるデータ信号の
光電電流は、モニタ抵抗３の両端の電位差として反映さ
れる。レベルモニタ回路１９はモニタ抵抗３の両端の電
位差によりフォトディテクタ２に流れるデータ信号の光
電電流を検出し、光電電流が大きくなり、プリアンプ５
が飽和し始める入力を超えた場合に、可変減衰器２０は
フォトディテクタ２に流れる光電電流を減衰させてプリ
アンプ５に出力する。これにより、プリアンプ５では内
部振幅が適当なレベルに制限されるために飽和しにくく
なり、データ信号の立ち上がりと立ち下りのクロス点の
ずれを小さく抑えることが可能となる。The photoelectric current of the data signal flowing through the photodetector 2 is reflected as the potential difference across the monitor resistor 3. The level monitor circuit 19 detects the photoelectric current of the data signal flowing through the photodetector 2 due to the potential difference between both ends of the monitor resistor 3, and the photoelectric current becomes large, so that the preamplifier 5
When the input exceeds the saturation start point, the variable attenuator 20 attenuates the photoelectric current flowing in the photodetector 2 and outputs it to the preamplifier 5. As a result, the internal amplitude of the preamplifier 5 is limited to an appropriate level, so that the preamplifier 5 is less likely to be saturated, and the deviation between the rising and falling cross points of the data signal can be suppressed.

【００７３】以上のように、この実施の形態４によれ
ば、レベルモニタ回路１９が検出した電圧変動に対応し
て、フォトディテクタ２に流れる光電電流を制御して常
にデータ信号のクロス点を闘値電圧に一致させることに
より、光信号の受光レベルが大きい場合にも、ＣＤＲ１
１により再生されるクロック成分及びデータ成分の周波
数変動が少なく、ジッタ特性を良好にすることができる
という効果が得られる。As described above, according to the fourth embodiment, the photoelectric current flowing through the photodetector 2 is controlled in accordance with the voltage fluctuation detected by the level monitor circuit 19 to constantly set the threshold value at the cross point of the data signal. By matching the voltage, the CDR1
The frequency fluctuation of the clock component and the data component reproduced by 1 is small, and the effect that the jitter characteristic can be improved can be obtained.

【００７４】実施の形態５．図９はこの発明の実施の形
態５による光受信装置の構成を示すブロック図である。
図９において、１４は実施の形態１の図１に示すものと
同様の２分岐回路、２１はＣＤＲ１１で再生されたデー
タ成分を分岐して一方のデータ成分をデータ出力端子１
３に出力する２分岐回路、２２は２分岐回路２１からの
他方のデータ成分の交流成分を通過させるコンデンサ、
２３はバイアス発生回路８からの直流バイアスを、コン
デンサ２２を通過したデータ成分に付加するバイアス抵
抗、２４は２分岐回路１４の他方の出力からのデータ信
号を、コンデンサ２２を通過したデータ成分と位相が合
うように遅延させる遅延回路である。Embodiment 5. 9 is a block diagram showing the structure of an optical receiving apparatus according to Embodiment 5 of the present invention.
In FIG. 9, 14 is a two-branch circuit similar to that shown in FIG. 1 of the first embodiment, 21 is a branch of the data component reproduced by the CDR 11, and one of the data components is the data output terminal 1
2 branch circuit for outputting to 3, 3 is a capacitor for passing the AC component of the other data component from the 2 branch circuit 21,
Reference numeral 23 is a bias resistor for adding the DC bias from the bias generation circuit 8 to the data component passing through the capacitor 22, and 24 is the phase of the data signal from the other output of the two-branching circuit 14 with the data component passing through the capacitor 22. Is a delay circuit that delays so that

【００７５】また、図９において、２５は遅延回路２４
からのデータ信号とコンデンサ２２を通過したデータ成
分の排他的論理和をとり、遅延回路２４からのデータ信
号とコンデンサ２２を通過したデータ成分との差分を検
出して、データ信号のクロス点がデータ信号の中央のレ
ベルより下にずれていることを示す第１のパルス信号、
又はデータ信号のクロス点がデータ信号の中央のレベル
より上にずれていることを示す第２のパルス信号を出力
する差分検出回路である。In FIG. 9, 25 is a delay circuit 24.
From the data signal from the delay circuit 24 and the data component passing through the capacitor 22 are detected, and the cross point of the data signal is detected as a data point. A first pulse signal indicating a deviation below the central level of the signal,
Alternatively, it is a difference detection circuit that outputs a second pulse signal indicating that the cross point of the data signal is deviated above the center level of the data signal.

【００７６】さらに、図９において、２６は差分検出回
路２３が出力する第１のパルス信号を平滑する平滑化回
路（第１の平滑化回路）、２７は差分検出回路２３が出
力する第２のパルス信号を平滑する平滑化回路（第２の
平滑化回路）、１６ｃは平滑化回路２６からの平滑出力
又は平滑化回路２７からの平滑出力により直流電圧を発
生し直流バイアスとして出力する可変バイアス発生回路
である。その他の構成は、従来の図１５に示す構成と同
様であり、同一符号を付してその説明を省略する。この
実施の形態５でも、プリアンプ（増幅回路）５からのデ
ータ信号の電圧振幅が十分大きな場合には、ポストアン
プ６はなくても良い。Further, in FIG. 9, 26 is a smoothing circuit (first smoothing circuit) for smoothing the first pulse signal output from the difference detection circuit 23, and 27 is a second smoothing circuit output from the difference detection circuit 23. A smoothing circuit (second smoothing circuit) 16c for smoothing the pulse signal, a variable bias generator 16c generates a DC voltage by the smoothing output from the smoothing circuit 26 or the smoothing output from the smoothing circuit 27 and outputs it as a DC bias. Circuit. Other configurations are the same as the configuration shown in FIG. 15 of the related art, and the same reference numerals are given and the description thereof is omitted. Also in the fifth embodiment, if the voltage amplitude of the data signal from the preamplifier (amplifier circuit) 5 is sufficiently large, the postamplifier 6 may be omitted.

【００７７】図１０は差分検出回路２５の構成を示すブ
ロック図である。図１０において、５１は図９に示すコ
ンデンサ２２からのデータ成分を入力し一方の出力と他
方の出力に分岐する２分岐回路、５２は図９に示す遅延
回路２４からのデータ信号を入力し一方の出力と他方の
出力に分岐する２分岐回路、５３は２分岐回路５１から
の他方の出力と２分岐回路５２からの一方の出力との排
他的論理和をとり、コンデンサ２２からのデータ成分と
遅延回路２４からのデータ信号との差分を出力する排他
的論理和回路である。FIG. 10 is a block diagram showing the structure of the difference detection circuit 25. In FIG. 10, 51 is a two-branch circuit that inputs the data component from the capacitor 22 shown in FIG. 9 and branches it into one output and the other output, and 52 inputs the data signal from the delay circuit 24 shown in FIG. , And the other output, the reference numeral 53 denotes the exclusive OR of the other output from the two-branch circuit 51 and the one output from the two-branch circuit 52 to obtain the data component from the capacitor 22. It is an exclusive OR circuit that outputs the difference from the data signal from the delay circuit 24.

【００７８】また、図１０において、５４は排他的論理
和回路５３からの差分を入力し一方の差分と他方の差分
に分岐する２分岐回路、５５は２分岐回路５１からの一
方のデータ信号と２分岐回路５４からの一方の差分との
論理積をとり、データ信号のクロス点が下にずれている
ことを示す第１のパルス信号を出力する論理積回路、５
６は２分岐回路５２からの他方のデータ信号と２分岐回
路５４からの他方の差分との論理積をとり、データ信号
のクロス点が上にずれていることを示す第２のパルス信
号を出力する論理積回路である。In FIG. 10, reference numeral 54 is a two-branch circuit which inputs the difference from the exclusive OR circuit 53 and branches it into one difference and the other difference, and 55 is one data signal from the two-branch circuit 51. An AND circuit that outputs a first pulse signal indicating that the cross point of the data signal is shifted downward by taking a logical product with one difference from the two-branch circuit 54, 5
6 is a logical product of the other data signal from the two-branch circuit 52 and the other difference from the two-branch circuit 54, and outputs a second pulse signal indicating that the cross point of the data signal is shifted upward. It is a logical product circuit.

【００７９】次に動作について説明する。図１１はデー
タ信号の立ち上がりと立下りのクロス点が上にずれた場
合の各部の波形を示す図である。また、図１２は図１１
と同様にクロス点が上にずれた場合の各部の波形を示す
図であるが、論理演算の様子を明確にするために、デー
タ信号及びデータ成分を１つのパルス信号で表示した図
である。図９において、２分岐回路１４からの一方のデ
ータ信号はＣＤＲ１１に入力されてクロック成分とデー
タ成分が再生される。２分岐回路２１はＣＤＲ１１で再
生されたデータ成分を分岐し、一方のデータ成分をデー
タ出力端子１３に出力し、他方のデータ成分をコンデン
サ２２に出力する。Next, the operation will be described. FIG. 11 is a diagram showing the waveform of each part when the rising and falling cross points of the data signal are shifted upward. In addition, FIG.
It is a figure which shows the waveform of each part when a crossing point shifts up similarly to the above, but is a figure which displays a data signal and a data component by one pulse signal in order to clarify the state of the logical operation. In FIG. 9, one data signal from the two-branch circuit 14 is input to the CDR 11 to reproduce the clock component and the data component. The 2-branching circuit 21 branches the data component reproduced by the CDR 11, outputs one data component to the data output terminal 13, and outputs the other data component to the capacitor 22.

【００８０】コンデンサ２２は２分岐回路２１からの他
方のデータ成分の直流成分を遮断してデータ成分の交流
成分を通過させる。コンデンサ２２からのデータ成分の
交流成分は、バイアス抵抗２３によりバイアス発生回路
８からの直流バイアスが付加されて、図１１（ｂ）、図
１２（ｂ）に示すように差分検出回路２５に入力され
る。The capacitor 22 blocks the DC component of the other data component from the two-branch circuit 21 and passes the AC component of the data component. The AC component of the data component from the capacitor 22 is added with the DC bias from the bias generation circuit 8 by the bias resistor 23, and is input to the difference detection circuit 25 as shown in FIGS. 11B and 12B. It

【００８１】また、２分岐回路１４で分岐された他方の
データ信号は遅延回路２４に入力され、遅延回路２４
は、コンデンサ２２からのデータ成分と位相が合うよう
に、２分岐回路１４からの他方のデータ信号の遅延量を
調整する。遅延量が調整されたデータ信号は、バイアス
抵抗１０により可変バイアス発生回路１６ｃからの直流
バイアスが付加されており、図１１（ａ）、図１２
（ａ）に示すように差分検出回路２５に入力される。The other data signal branched by the two-branching circuit 14 is input to the delay circuit 24, and the delay circuit 24
Adjusts the delay amount of the other data signal from the two-branch circuit 14 so that the data component from the capacitor 22 is in phase. The data signal whose delay amount has been adjusted is added with the DC bias from the variable bias generation circuit 16c by the bias resistor 10, and the data signal shown in FIGS.
It is input to the difference detection circuit 25 as shown in FIG.

【００８２】ここで、図１２（ａ）に示す遅延回路２４
からのデータ信号と図１２（ｂ）に示すコンデンサ２２
からのデータ成分を比較すると、コンデンサ２２からの
データ成分のパルス幅は遅延回路２４からのデータ信号
のパルス幅より短くなっている。これは、ＣＤＲ１１に
内蔵されているＰＬＬ回路が、入力されるデータストリ
ームの平均周波数を検出し、出力するデータの平均周波
数の変動が少なくなるように制御動作を行うことで、コ
ンデンサ２２からのデータ成分のクロス点のずれが、Ｃ
ＤＲ１１によりある程度抑圧されているためである。Here, the delay circuit 24 shown in FIG.
Data signal from the capacitor 22 shown in FIG.
Comparing the data components from No. 1, the pulse width of the data component from the capacitor 22 is shorter than the pulse width of the data signal from the delay circuit 24. This is because the PLL circuit built in the CDR 11 detects the average frequency of the input data stream and performs a control operation so that the variation of the average frequency of the output data is reduced, so that the data from the capacitor 22 is The deviation of the cross point of the component is C
This is because it is suppressed to some extent by DR11.

【００８３】図１０において、２分岐回路５１はコンデ
ンサ２２からのデータ成分を入力し、一方のデータ成分
を論理積回路５５に出力し、他方のデータ成分を排他的
論理和回路５３に出力する。また、２分岐回路５２は遅
延回路２４からのデータ信号を入力し、一方のデータ信
号を排他的論理和回路５３に出力し、他方のデータ信号
を論理積回路５６に出力する。排他的論理和回路５３
は、バイアス発生回路８からの直流バイアスを闘値電圧
として、２分岐回路５１からの他方のデータ成分と２分
岐回路５２からの一方のデータ信号との排他的論理和を
とり、図１１（ｃ）、図１２（ｃ）に示すように、遅延
回路２４からのデータ信号とコンデンサ２２からのデー
タ成分との差分を出力する。In FIG. 10, the two-branching circuit 51 inputs the data component from the capacitor 22, outputs one data component to the AND circuit 55, and outputs the other data component to the exclusive OR circuit 53. Further, the two-branch circuit 52 inputs the data signal from the delay circuit 24, outputs one data signal to the exclusive OR circuit 53, and outputs the other data signal to the AND circuit 56. Exclusive OR circuit 53
11C, the DC bias from the bias generation circuit 8 is used as a threshold voltage, and the exclusive OR of the other data component from the two-branch circuit 51 and one data signal from the two-branch circuit 52 is obtained. ), As shown in FIG. 12C, the difference between the data signal from the delay circuit 24 and the data component from the capacitor 22 is output.

【００８４】２分岐回路５４は排他的論理和回路５３か
らの差分を入力し、一方の差分を論理積回路５５に出力
し、他方の差分を論理積回路５６に出力する。論理積回
路５５は２分岐回路５１からの一方のデータ成分と２分
岐回路５４からの一方の差分との論理積をとると、図１
１（ｄ）、図１２（ｄ）に示すように論理積は０とな
り、データ信号のクロス点が下にずれていることを示す
第１のパルス信号は出力されない。これは、図１２
（ｃ）の差分のパルス信号の出力期間における図１２
（ｂ）のデータ成分のバイアス発生回路８からの直流バ
イアスより高いレベルが存在しないからである。The two-branching circuit 54 inputs the difference from the exclusive OR circuit 53, outputs one difference to the AND circuit 55, and outputs the other difference to the AND circuit 56. When the logical product circuit 55 takes the logical product of one data component from the two-branch circuit 51 and one difference from the two-branch circuit 54,
1 (d), the logical product becomes 0 as shown in FIG. 12 (d), and the first pulse signal indicating that the cross point of the data signal is shifted downward is not output. This is shown in FIG.
FIG. 12 in the output period of the pulse signal of the difference in (c)
This is because there is no higher level than the DC bias from the bias generation circuit 8 of the data component of (b).

【００８５】また、論理積回路５６は２分岐回路５２か
らの他方のデータ信号と２分岐回路５４からの他方の差
分との論理積をとり、図１１（ｅ）、図１２（ｅ）に示
すように、データ信号のクロス点が上にずれていること
を示す第２のパルス信号を出力する。これは、図１２
（ｃ）の差分のパルス信号の出力期間における図１２
（ａ）のデータ信号の可変バイアス発生回路１６ｃから
の直流バイアスより高いレベルが存在するからである。Further, the logical product circuit 56 takes the logical product of the other data signal from the two-branch circuit 52 and the other difference from the two-branch circuit 54, and is shown in FIGS. 11 (e) and 12 (e). As described above, the second pulse signal indicating that the cross point of the data signal is shifted upward is output. This is shown in FIG.
FIG. 12 in the output period of the pulse signal of the difference in (c)
This is because there is a higher level than the DC bias from the variable bias generation circuit 16c of the data signal of (a).

【００８６】図１１（ｅ）、図１２（ｅ）に示すよう
な、データ信号のクロス点が上にずれていることを示す
第２のパルス信号の幅は、２分岐回路２１からのデータ
成分のクロス点のずれが、ＣＤＲ１１により抑圧されず
に残っている量を示している。As shown in FIGS. 11E and 12E, the width of the second pulse signal indicating that the cross point of the data signal is shifted upward is the width of the data component from the two-branch circuit 21. The deviation of the cross points of the points indicates the amount remaining without being suppressed by the CDR 11.

【００８７】図１３はデータ信号の立ち上がりと立下り
のクロス点が下にずれた場合の各部の波形を示す図であ
る。また、図１４は図１３と同様にクロス点が下にずれ
た場合の各部の波形を示す図であるが、論理演算の様子
を明確にするために、データ信号及びデータ成分を１つ
のパルス信号で表示した図である。クロス点が上にずれ
た場合と同様に、コンデンサ２２からのデータ成分の交
流成分は、バイアス抵抗２３によりバイアス発生回路８
からの直流バイアスが付加されて、図１３（ｂ）、図１
４（ｂ）に示すように差分検出回路２５に入力される。FIG. 13 is a diagram showing the waveform of each part when the rising and falling cross points of the data signal are shifted downward. Further, FIG. 14 is a diagram showing the waveforms of the respective parts when the cross point is shifted downward as in the case of FIG. 13, but in order to clarify the state of the logical operation, the data signal and the data component are combined into one pulse signal. It is the figure displayed by. As in the case where the cross point is shifted upward, the AC component of the data component from the capacitor 22 is applied to the bias generation circuit 8 by the bias resistor 23.
13 (b) and FIG.
4 (b), it is input to the difference detection circuit 25.

【００８８】また、遅延回路２４により遅延量が調整さ
れたデータ信号は、バイアス抵抗１０により可変バイア
ス発生回路１６ｃからの直流バイアスが付加されてお
り、図１３（ａ）、図１４（ａ）に示すように差分検出
回路２５に入力される。ここで、図１４（ａ）に示す遅
延回路２４からのデータ信号と図１４（ｂ）に示すコン
デンサ２２からのデータ成分を比較すると、コンデンサ
２２からのデータ成分のパルス幅は遅延回路２４からの
データ信号のパルス幅より長くなっている。これは、コ
ンデンサ２２からのデータ成分のクロス点のずれが、Ｃ
ＤＲ１１によりある程度抑圧されているからである。Further, the data signal whose delay amount is adjusted by the delay circuit 24 is added with the DC bias from the variable bias generation circuit 16c by the bias resistor 10, as shown in FIGS. 13 (a) and 14 (a). It is input to the difference detection circuit 25 as shown. Here, comparing the data signal from the delay circuit 24 shown in FIG. 14A with the data component from the capacitor 22 shown in FIG. 14B, the pulse width of the data component from the capacitor 22 is obtained from the delay circuit 24. It is longer than the pulse width of the data signal. This is because the deviation of the cross point of the data component from the capacitor 22 is C
This is because it is suppressed to some extent by DR11.

【００８９】図１０において、２分岐回路５１はコンデ
ンサ２２からのデータ成分を入力し、一方のデータ成分
を論理積回路５５に出力し、他方のデータ成分を排他的
論理和回路５３に出力する。また、２分岐回路５２は遅
延回路２４からのデータ信号を入力し一方のデータ信号
を排他的論理和回路５３に出力し、他方のデータ信号を
論理積回路５６に出力する。排他的論理和回路５３は、
バイアス発生回路８からの直流バイアスを闘値電圧とし
て、２分岐回路５１からの他方のデータ成分と２分岐回
路５２からの一方のデータ信号との排他的論理和をと
り、図１３（ｃ）、図１４（ｃ）に示すように、遅延回
路２４からのデータ信号とコンデンサ２２からのデータ
成分との差分を出力する。In FIG. 10, the two-branch circuit 51 inputs the data component from the capacitor 22, outputs one data component to the logical product circuit 55, and outputs the other data component to the exclusive OR circuit 53. Further, the two-branching circuit 52 inputs the data signal from the delay circuit 24, outputs one data signal to the exclusive OR circuit 53, and outputs the other data signal to the AND circuit 56. The exclusive OR circuit 53
With the DC bias from the bias generation circuit 8 as a threshold voltage, the exclusive OR of the other data component from the two-branch circuit 51 and one data signal from the two-branch circuit 52 is calculated, and FIG. As shown in FIG. 14C, the difference between the data signal from the delay circuit 24 and the data component from the capacitor 22 is output.

【００９０】２分岐回路５４は排他的論理和回路５３か
らの差分を入力し、一方の差分を論理積回路５５に出力
し、他方の差分を論理積回路５６に出力する。論理積回
路５５は２分岐回路５１からの一方のデータ成分と２分
岐回路５４からの一方の差分との論理積をとり、図１３
（ｄ）、図１４（ｄ）に示すように、データ信号のクロ
ス点が下にずれていることを示す第１のパルス信号を出
力する。これは、図１４（ｃ）の差分のパルス信号の出
力期間における図１４（ｂ）のデータ成分のバイアス発
生回路８からの直流バイアスより高いレベルが存在する
からである。The 2-branch circuit 54 inputs the difference from the exclusive OR circuit 53, outputs one difference to the AND circuit 55, and outputs the other difference to the AND circuit 56. The logical product circuit 55 calculates the logical product of one data component from the two-branch circuit 51 and one difference from the two-branch circuit 54, and FIG.
As shown in (d) and FIG. 14 (d), the first pulse signal indicating that the cross point of the data signal is shifted downward is output. This is because there is a higher level than the DC bias from the bias generation circuit 8 of the data component of FIG. 14B in the output period of the pulse signal of the difference of FIG. 14C.

【００９１】また、論理積回路５６は２分岐回路５２か
らの他方のデータ信号と２分岐回路５４からの他方の差
分との論理積をとると、図１３（ｅ）、図１４（ｅ）に
示すように論理積は０となり、データ信号のクロス点が
上にずれていることを示す第２のパルス信号は出力され
ない。これは、図１４（ｃ）の差分のパルス信号の出力
期間における図１４（ａ）のデータ信号の可変バイアス
発生回路８からの直流バイアスより高いレベルが存在し
ないからである。Further, when the logical product circuit 56 takes the logical product of the other data signal from the two-branch circuit 52 and the other difference from the two-branch circuit 54, it becomes as shown in FIGS. 13 (e) and 14 (e). As shown, the logical product becomes 0, and the second pulse signal indicating that the cross point of the data signal is shifted upward is not output. This is because there is no level higher than the DC bias from the variable bias generation circuit 8 of the data signal of FIG. 14A during the output period of the differential pulse signal of FIG. 14C.

【００９２】図１３（ｄ）、図１４（ｄ）に示すよう
な、データ信号のクロス点が下にずれていることを示す
第１のパルス信号の幅は、コンデンサ２２からのデータ
成分のクロス点のずれが、ＣＤＲ１１により抑圧されず
に残っている量を示している。As shown in FIGS. 13D and 14D, the width of the first pulse signal indicating that the cross point of the data signal is shifted downward is determined by the crossing of the data component from the capacitor 22. The deviation of the points indicates the amount remaining without being suppressed by the CDR 11.

【００９３】図９において、平滑化回路２６は差分検出
回路２５が出力する第１のパルス信号を平滑してその電
圧を可変バイアス発生回路１６ｃに出力し、平滑化回路
２７は差分検出回路２５が出力する第２のパルス信号を
平滑してその電圧を可変バイアス発生回路１６ｃに出力
する。可変バイアス発生回路１６ｃは平滑化回路２６又
は平滑化回路２７からの出力電圧に応じて直流電圧を発
生し直流バイアスを出力する。In FIG. 9, the smoothing circuit 26 smoothes the first pulse signal output from the difference detecting circuit 25 and outputs the voltage to the variable bias generating circuit 16c. The output second pulse signal is smoothed and the voltage is output to the variable bias generation circuit 16c. The variable bias generation circuit 16c generates a DC voltage according to the output voltage from the smoothing circuit 26 or the smoothing circuit 27 and outputs a DC bias.

【００９４】上記のように、差分検出回路２５により、
ＣＤＲ１１に入力されるデータ信号とＣＤＲ１１から再
生されるデータ成分との差分を検出し、検出した差分に
対応して、可変バイアス発生回路１６ｃが直流電圧を出
力する一連の制御を繰り返すことにより、図１１
（ｅ）、図１２（ｅ）に示すような、データ信号のクロ
ス点が上にずれていることを示す第２のパルス信号の幅
や、図１３（ｄ）、図１４（ｄ）に示すような、データ
信号のクロス点が下にずれていることを示す第１のパル
ス信号の幅は狭くなり、最終的には第１及び第２のパル
ス信号は出力されなくなる。As described above, by the difference detection circuit 25,
By detecting the difference between the data signal input to the CDR 11 and the data component reproduced from the CDR 11 and repeating a series of control in which the variable bias generation circuit 16c outputs a DC voltage according to the detected difference, 11
(E), as shown in FIG. 12 (e), the width of the second pulse signal indicating that the cross point of the data signal is shifted upward, and FIGS. 13 (d) and 14 (d). As described above, the width of the first pulse signal indicating that the cross point of the data signal is shifted downward becomes narrow, and finally the first and second pulse signals are not output.

【００９５】すなわち、可変バイアス発生回路１６ｃ
は、平滑化回路２６及び平滑化回路２７の出力電圧が０
の場合には、バイアス発生回路８が出力する直流電圧と
同じ直流電圧の直流バイアスを出力し、平滑化回路２６
から出力電圧がある場合には、その出力電圧に応じてバ
イアス発生回路８が出力する直流電圧より高い直流電圧
の直流バイアスを出力し、逆に平滑化回路２７から出力
電圧がある場合には、その出力電圧に応じてバイアス発
生回路８が出力する直流電圧より低い直流電圧の直流バ
イアスを出力するように、平滑化回路２６，２７の出力
がなくなる、すなわち、論理積回路５５，５６の両方に
パルス信号が出力されないようにフィードバック制御す
ることにより、データ信号の立ち上がりと立下りのクロ
ス点を闘値電圧に一致させる。That is, the variable bias generation circuit 16c
Output voltage of the smoothing circuit 26 and the smoothing circuit 27 is 0.
In the case of, the DC bias of the same DC voltage as the DC voltage output by the bias generation circuit 8 is output, and the smoothing circuit 26
If there is an output voltage from the smoothing circuit 27, a DC bias having a higher DC voltage than the DC voltage output from the bias generation circuit 8 is output according to the output voltage. The output of the smoothing circuits 26 and 27 is eliminated so that a DC bias having a DC voltage lower than the DC voltage output from the bias generation circuit 8 is output according to the output voltage, that is, to both the AND circuits 55 and 56. By performing feedback control so that the pulse signal is not output, the rising and falling cross points of the data signal are matched with the threshold voltage.

【００９６】以上のように、この実施の形態５によれ
ば、ＣＤＲ１１に入力されるデータ信号とＣＤＲ１１か
ら再生されるデータ成分との差分に対応して、可変バイ
アス発生回路１６ｃが出力する直流電圧を制御して常に
データ信号のクロス点を闘値電圧に一致させることによ
り、光信号の受光レベルが大きい場合にも、ＣＤＲ１１
により再生されるクロック成分及びデータ成分の周波数
変動が少なく、ジッタ特性を良好にすることができると
いう効果が得られる。As described above, according to the fifth embodiment, the DC voltage output from the variable bias generation circuit 16c corresponds to the difference between the data signal input to the CDR 11 and the data component reproduced from the CDR 11. Is controlled so that the cross point of the data signal always coincides with the threshold voltage, so that the CDR11
The frequency fluctuations of the clock component and the data component reproduced by are small and the jitter characteristics can be improved.

【００９７】[0097]

【発明の効果】以上のように、この発明によれば、光信
号の受光レベルが大きい場合にも、クロック／データ再
生回路により再生されるクロック成分及びデータ成分の
周波数変動が少なく、ジッタ特性を良好にすることがで
きるという効果がある。As described above, according to the present invention, even when the light receiving level of the optical signal is high, the frequency characteristics of the clock component and the data component reproduced by the clock / data reproducing circuit are small and the jitter characteristic is improved. There is an effect that it can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】 この発明の実施の形態１による光受信装置の
構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an optical receiving device according to a first embodiment of the present invention.

【図２】 この発明の実施の形態１による光受信装置に
おけるピーク検出回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a peak detection circuit in the optical receiving device according to the first embodiment of the present invention.

【図３】 この発明の実施の形態１による光受信装置に
おけるコンデンサを通過前のデータ信号のアイパターン
とコンデンサを通過後のデータ信号のアイパターンを示
す図である。FIG. 3 is a diagram showing an eye pattern of a data signal before passing through a capacitor and an eye pattern of a data signal after passing through a capacitor in the optical receiving device according to the first embodiment of the present invention.

【図４】 この発明の実施の形態２による光受信装置の
構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of an optical receiving device according to a second embodiment of the present invention.

【図５】 この発明の実施の形態２による光受信装置に
おける平均値検出回路の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of an average value detection circuit in an optical receiving device according to a second embodiment of the present invention.

【図６】 この発明の実施の形態２による光受信装置に
おける平均値検出回路に入力されるデータ信号のアイパ
ターンと平均値検出回路が検出した平均値を示す図であ
る。FIG. 6 is a diagram showing an eye pattern of a data signal input to an average value detection circuit and an average value detected by the average value detection circuit in the optical receiving device according to the second embodiment of the present invention.

【図７】 この発明の実施の形態３による光受信装置の
構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of an optical receiving device according to a third embodiment of the present invention.

【図８】 この発明の実施の形態４による光受信装置の
構成を示すブロック図である。FIG. 8 is a block diagram showing a configuration of an optical receiving apparatus according to Embodiment 4 of the present invention.

【図９】 この発明の実施の形態５による光受信装置の
構成を示すブロック図である。FIG. 9 is a block diagram showing a configuration of an optical receiving device according to a fifth embodiment of the present invention.

【図１０】 この発明の実施の形態５による光受信装置
における差分検出回路の構成を示すブロック図である。FIG. 10 is a block diagram showing a configuration of a difference detection circuit in an optical receiving device according to a fifth embodiment of the present invention.

【図１１】 この発明の実施の形態５による光受信装置
におけるデータ信号の立ち上がりと立下りのクロス点が
上に移動した場合の各部の波形を示す図である。FIG. 11 is a diagram showing waveforms of respective parts when the rising and falling cross points of the data signal in the optical receiving device according to the fifth embodiment of the present invention move upward.

【図１２】 この発明の実施の形態５による光受信装置
におけるデータ信号の立ち上がりと立下りのクロス点が
上に移動した場合の各部の波形を示す図である。FIG. 12 is a diagram showing waveforms of respective parts when the rising and falling cross points of the data signal move upward in the optical receiving device according to the fifth embodiment of the present invention.

【図１３】 この発明の実施の形態５による光受信装置
におけるデータ信号の立ち上がりと立下りのクロス点が
下に移動した場合の各部の波形を示す図である。FIG. 13 is a diagram showing a waveform of each part when the rising and falling cross points of the data signal move downward in the optical receiving device according to the fifth embodiment of the present invention.

【図１４】 この発明の実施の形態５による光受信装置
におけるデータ信号の立ち上がりと立下りのクロス点が
下に移動した場合の各部の波形を示す図である。FIG. 14 is a diagram showing waveforms of respective parts when the rising and falling cross points of the data signal in the optical receiving device according to the fifth embodiment of the present invention move downward.

【図１５】 従来の光受信装置の構成を示すブロック図
である。FIG. 15 is a block diagram showing a configuration of a conventional optical receiver.

【図１６】 従来の光受信装置におけるプリアンプの構
成を示す回路図である。FIG. 16 is a circuit diagram showing a configuration of a preamplifier in a conventional optical receiver.

【図１７】 従来の光受信装置におけるＣＤＲの正相側
に入力されるデータ信号のアイパターンとＣＤＲから再
生されるクロック成分を示す図である。FIG. 17 is a diagram showing an eye pattern of a data signal input to the positive phase side of a CDR and a clock component reproduced from the CDR in the conventional optical receiver.

【符号の説明】[Explanation of symbols]

１ 光ファイバ、２ フォトディテクタ、３ モニタ抵
抗、４ 電源、５ プリアンプ、６，６ａ ポストアン
プ、７，７ａ コンデンサ、８ バイアス発生回路、
９，９ａ バイアス抵抗、１０ バイアス抵抗、１１
ＣＤＲ、１２ クロック出力端子、１３ データ出力端
子、１４ ２分岐回路、１５ ピーク検出回路、１６，
１６ａ，１６ｂ，１６ｃ 可変バイアス発生回路、１７
２分岐回路、１８ 平均値検出回路、１９ レベルモ
ニタ回路、２０ 可変減衰器、２１２分岐回路、２２
コンデンサ、２３ バイアス抵抗、２４ 遅延回路、２
５差分検出回路、２６，２７ 平滑化回路、３１ ダイ
オード、３２ コンデンサ、３３ 抵抗、４１，４２，
４３，４４ 抵抗、４５ コンデンサ、４６ 抵抗、４
７ コンデンサ、４８ 抵抗、４９ 増幅回路、５１，
５２ ２分岐回路、５３ 排他的論理和回路、５４ ２
分岐回路、５５，５６ 論理積回路。1 optical fiber, 2 photodetector, 3 monitor resistor, 4 power supply, 5 preamplifier, 6,6a postamplifier, 7,7a capacitor, 8 bias generation circuit,
9,9a Bias resistor, 10 Bias resistor, 11
CDR, 12 clock output terminals, 13 data output terminals, 14 2 branch circuits, 15 peak detection circuits, 16,
16a, 16b, 16c variable bias generation circuit, 17
2 branch circuits, 18 average value detection circuit, 19 level monitor circuit, 20 variable attenuator, 212 branch circuit, 22
Capacitors, 23 bias resistors, 24 delay circuits, 2
5 difference detection circuit, 26, 27 smoothing circuit, 31 diode, 32 capacitor, 33 resistor, 41, 42,
43,44 resistance, 45 condenser, 46 resistance, 4
7 capacitors, 48 resistors, 49 amplifier circuits, 51,
52 2 branch circuit, 53 exclusive OR circuit, 54 2
Branch circuit, 55, 56 AND circuit.

Claims (15)

【特許請求の範囲】[Claims] 【請求項１】 入力された光信号をデータ信号の光電電
流に変換する光／電気変換回路と、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
する前置増幅回路と、 この前置増幅回路からのデータ信号の電圧振幅を出力振
幅が一定となるように増幅する後置増幅回路と、 第１の直流バイアスを発生するバイアス発生回路と、 上記後置増幅回路からのデータ信号の交流成分のピーク
値を検出するピーク検出回路と、 検出された上記ピーク値に応じて第２の直流バイアスを
発生する可変バイアス発生回路と、 上記第２の直流バイアスが付加された上記後置増幅回路
からのデータ信号の交流成分を入力し、上記第１の直流
バイアスを闘値電圧として上記データ信号の０レベルと
１レベルを判別し、クロック成分とデータ成分を再生す
るクロック／データ再生回路とを備えたことを特徴とす
る光受信装置。1. An optical / electrical conversion circuit for converting an inputted optical signal into a photoelectric current of a data signal, a preamplifier circuit for converting a current amplitude of the photoelectric current of the data signal into a voltage amplitude, and the preamplifier. A post-amplifier circuit that amplifies the voltage amplitude of the data signal from the amplifier circuit so that the output amplitude becomes constant, a bias generation circuit that generates a first DC bias, and an AC of the data signal from the post-amplifier circuit. A peak detection circuit that detects the peak value of the component, a variable bias generation circuit that generates a second DC bias according to the detected peak value, and the post-amplification circuit to which the second DC bias is added. A clock signal for reproducing the clock component and the data component by inputting the AC component of the data signal from the input signal, determining the 0 level and the 1 level of the data signal by using the first DC bias as the threshold voltage. An optical receiving device comprising a clock / data reproducing circuit. 【請求項２】 可変バイアス発生回路は、 クロック／データ再生回路に入力されるデータ信号の立
ち上がりと立下りのクロス点が上記データ信号の０レベ
ルと１レベルの中央のレベルにある場合に、ピーク検出
回路が検出したピーク値を記憶すると共に、第１の直流
バイアスと同じ直流電圧の第２の直流バイアスを発生
し、 上記クロス点が上記中央のレベルより上にずれて、上記
ピーク検出回路が検出したピーク値が、上記可変バイア
ス発生回路が記憶しているピーク値より減少した場合
に、上記可変バイアス発生回路は減少したピーク値に対
応して上記第１の直流バイアスより減少させた第２の直
流バイアスを発生し、 上記クロス点が上記中央のレベルより下にずれて、上記
ピーク検出回路が検出したピーク値が、上記可変バイア
ス発生回路が記憶しているピーク値より増加した場合
に、上記可変バイアス発生回路は増加したピーク値に対
応して上記第１の直流バイアスより増加させた第２の直
流バイアスを発生することを特徴とする請求項１記載の
光受信装置。2. The variable bias generator circuit is characterized in that a peak is generated when a cross point of rising and falling edges of a data signal input to a clock / data recovery circuit is at a center level between 0 level and 1 level of the data signal. The peak value detected by the detection circuit is stored, and the second DC bias having the same DC voltage as the first DC bias is generated, and the cross point is shifted above the center level, and the peak detection circuit When the detected peak value is lower than the peak value stored in the variable bias generation circuit, the variable bias generation circuit reduces the peak value from the first DC bias corresponding to the reduced peak value. DC bias is generated, the cross point is shifted below the center level, and the peak value detected by the peak detection circuit is changed to the variable bias generation frequency. The variable bias generating circuit generates a second DC bias increased from the first DC bias in response to the increased peak value when the path increases from the stored peak value. The optical receiver according to claim 1. 【請求項３】 入力された光信号をデータ信号の光電電
流に変換する光／電気変換回路と、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
する前置増幅回路と、 この前置増幅回路からのデータ信号の電圧振幅を出力振
幅が一定となるように増幅する後置増幅回路と、 第１の直流バイアスを発生するバイアス発生回路と、 上記後置増幅回路からのデータ信号の平均値を検出する
平均値検出回路と、 検出された上記平均値に応じて第２の直流バイアスを発
生する可変バイアス発生回路と、 上記第２の直流バイアスが付加された上記後置増幅回路
からのデータ信号の交流成分を入力し、上記第１の直流
バイアスを闘値電圧として上記データ信号の０レベルと
１レベルを判別し、クロック成分とデータ成分を再生す
るクロック／データ再生回路とを備えたことを特徴とす
る光受信装置。3. An optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal; a preamplifier circuit for converting a current amplitude of the photoelectric current of the data signal into a voltage amplitude; A post-amplifier circuit that amplifies the voltage amplitude of the data signal from the amplifier circuit so that the output amplitude is constant, a bias generation circuit that generates a first DC bias, and an average of the data signals from the post-amplifier circuit. An average value detection circuit for detecting a value; a variable bias generation circuit for generating a second DC bias in accordance with the detected average value; and a post-amplification circuit to which the second DC bias is added. Clock / data reproduction for inputting an AC component of a data signal, determining 0 level and 1 level of the data signal by using the first DC bias as a threshold voltage, and reproducing a clock component and a data component An optical receiver comprising a circuit. 【請求項４】 可変バイアス発生回路は、 クロック／データ再生回路に入力されるデータ信号の立
ち上がりと立下りのクロス点が上記データ信号の０レベ
ルと１レベルの中央のレベルにある場合に、平均値検出
回路が検出した平均値を記憶すると共に、第１の直流バ
イアスと同じ直流電圧の第２の直流バイアスを発生し、 上記クロス点が上記中央のレベルより上にずれて、上記
平均値検出回路が検出した平均値が、上記可変バイアス
発生回路が記憶している平均値より増加した場合に、上
記可変バイアス発生回路は増加した平均値に対応して上
記第１の直流バイアスより減少させた第２の直流バイア
スを発生し、 上記クロス点が上記中央のレベルより下にずれて、上記
平均値検出回路が検出した平均値が、上記可変バイアス
発生回路が記憶している平均値より減少した場合に、上
記可変バイアス発生回路は減少した平均値に対応して上
記第１の直流バイアスより増加させた第２の直流バイア
スを発生することを特徴とする請求項３記載の光受信装
置。4. The variable bias generation circuit averages when a crossing point of rising and falling edges of a data signal input to a clock / data recovery circuit is at a center level between 0 level and 1 level of the data signal. The average value detected by the value detection circuit is stored, and a second direct current bias having the same direct current voltage as the first direct current bias is generated, and the cross point is shifted above the central level to detect the average value. When the average value detected by the circuit increases above the average value stored in the variable bias generation circuit, the variable bias generation circuit decreases the first DC bias from the first DC bias corresponding to the increased average value. A second DC bias is generated, the cross point is shifted below the center level, and the average value detected by the average value detection circuit is stored in the variable bias generation circuit. 4. The variable bias generation circuit generates a second DC bias increased from the first DC bias in response to the decreased average value when the average DC value decreases. The optical receiver described. 【請求項５】 入力された光信号をデータ信号の光電電
流に変換する光／電気変換回路と、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
する増幅回路と、 第１の直流バイアスを発生するバイアス発生回路と、 上記データ信号の光電電流を監視して上記光信号の光強
度を検出する光強度検出回路と、 検出された上記光信号の光強度に応じて第２の直流バイ
アスを発生する可変バイアス発生回路と、 上記第２の直流バイアスが付加された上記増幅回路から
のデータ信号の交流成分を入力し、上記第１の直流バイ
アスを闘値電圧として上記データ信号の０レベルと１レ
ベルを判別し、クロック成分とデータ成分を再生するク
ロック／データ再生回路とを備えたことを特徴とする光
受信装置。5. An optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal, an amplifier circuit for converting a current amplitude of the photoelectric current of the data signal into a voltage amplitude, and a first DC bias. A bias generating circuit for generating a light intensity, a light intensity detecting circuit for detecting a light intensity of the optical signal by monitoring a photoelectric current of the data signal, and a second DC bias according to the detected light intensity of the optical signal. And an AC component of the data signal from the amplifier circuit to which the second DC bias is added, and the first DC bias is used as a threshold voltage to set the 0 level of the data signal. And a clock / data recovery circuit for recovering a clock component and a data component by discriminating 1 level from the optical receiving device. 【請求項６】 可変バイアス発生回路は、 光強度検出回路が検出した光強度が所定レベル以下の場
合に、第１の直流バイアスと同じ直流電圧の第２の直流
バイアスを発生し、 上記光強度検出回路が検出した光強度が所定レベルを超
えた場合に、上記第１の直流バイアスより減少又は増加
させた第２の直流バイアスを発生することを特徴とする
請求項５記載の光受信装置。6. The variable bias generation circuit generates a second DC bias of the same DC voltage as the first DC bias when the light intensity detected by the light intensity detection circuit is equal to or lower than a predetermined level. The optical receiving device according to claim 5, wherein when the light intensity detected by the detection circuit exceeds a predetermined level, a second DC bias which is decreased or increased from the first DC bias is generated. 【請求項７】 入力された光信号をデータ信号の光電電
流に変換する光／電気変換回路と、 上記データ信号の光電電流を監視して上記光信号の光強
度を検出する光強度検出回路と、 上記光信号の光強度に応じて上記データ信号の光電電流
の電流振幅を制限する減衰器と、 上記光信号の光強度に応じて上記データ信号の電流振幅
が制限された光電電流を電圧振幅に変換する増幅回路
と、 直流バイアスを発生するバイアス発生回路と、 上記直流バイアスが付加された上記増幅回路からのデー
タ信号の交流成分を入力し、上記直流バイアスを闘値電
圧として上記データ信号の０レベルと１レベルを判別
し、クロック成分とデータ成分を再生するクロック／デ
ータ再生回路とを備えたことを特徴とする光受信装置。7. An optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal, and a light intensity detection circuit for monitoring the photoelectric current of the data signal to detect the light intensity of the optical signal. An attenuator that limits the current amplitude of the photoelectric current of the data signal according to the light intensity of the optical signal, and a voltage amplitude of the photoelectric current in which the current amplitude of the data signal is limited according to the light intensity of the optical signal. The input of the AC component of the data signal from the amplifier circuit for converting into a bias circuit for generating a DC bias and the amplifier circuit to which the DC bias is added, and the DC bias as a threshold voltage of the data signal An optical receiving apparatus comprising a clock / data reproducing circuit for discriminating between 0 level and 1 level and reproducing a clock component and a data component. 【請求項８】 光強度検出回路が検出した光強度が所定
レベルを超えた場合に、減衰器はデータ信号の光電電流
の電流振幅を制限することを特徴とする請求項７記載の
光受信装置。8. The optical receiver according to claim 7, wherein the attenuator limits the current amplitude of the photoelectric current of the data signal when the light intensity detected by the light intensity detection circuit exceeds a predetermined level. . 【請求項９】 入力された光信号をデータ信号の光電電
流に変換する光／電気変換回路と、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
する増幅回路と、 第１の直流バイアスを発生するバイアス発生回路と、 第２の直流バイアスを発生する可変バイアス発生回路
と、 上記第２の直流バイアスが付加された上記増幅回路から
のデータ信号の交流成分を入力し、上記第１の直流バイ
アスを闘値電圧として上記データ信号の０レベルと１レ
ベルを判別し、クロック成分とデータ成分を再生するク
ロック／データ再生回路と、 このクロック／データ再生回路からのデータ成分と位相
が合うように、上記第２の直流バイアスが付加された上
記増幅回路からのデータ信号の交流成分を遅延させる遅
延回路と、 この遅延回路からのデータ信号と、上記第１の直流バイ
アスが付加された上記クロック／データ再生回路からの
データ成分の交流成分との差分を検出し、上記データ信
号の立ち上がりと立下りのクロス点が、上記データ信号
の０レベルと１レベルの中央のレベルから下にずれてい
ることを示す第１のパルス信号又は上にずれていること
を示す第２のパルス信号を出力する差分検出回路と、 上記第１のパルス信号を平滑する第１の平滑化回路と、 上記第２のパルス信号を平滑する第２の平滑化回路とを
備え、 上記可変バイアス発生回路が、上記第１の平滑化回路か
らの出力電圧又は上記第２の平滑化回路からの出力電圧
に応じて上記第２の直流バイアスを発生することを特徴
とする光受信装置。9. An optical / electrical conversion circuit for converting an input optical signal into a photoelectric current of a data signal, an amplifier circuit for converting a current amplitude of the photoelectric current of the data signal into a voltage amplitude, and a first DC bias. A bias generating circuit for generating a second DC bias, a variable bias generating circuit for generating a second DC bias, and the AC component of the data signal from the amplifier circuit to which the second DC bias is added are input to the first bias circuit. A DC / bias voltage is used as a threshold voltage to discriminate between 0 level and 1 level of the data signal, and a clock / data reproducing circuit for reproducing a clock component and a data component and a data component from the clock / data reproducing circuit are in phase with each other. And a delay circuit for delaying the AC component of the data signal from the amplifier circuit to which the second DC bias is added, and a data signal from the delay circuit. , The difference between the AC component of the data component from the clock / data recovery circuit to which the first DC bias is added is detected, and the crossing point of the rising and falling edges of the data signal is at the 0 level of the data signal. And a difference detection circuit that outputs a first pulse signal indicating a downward shift from the center level of 1 level or a second pulse signal indicating a upward shift, and the first pulse signal A first smoothing circuit for smoothing and a second smoothing circuit for smoothing the second pulse signal, wherein the variable bias generating circuit outputs the output voltage from the first smoothing circuit or the first smoothing circuit. 2. The optical receiving device, wherein the second DC bias is generated according to the output voltage from the smoothing circuit 2. 【請求項１０】 可変バイアス発生回路は、 第１の平滑化回路からの出力電圧及び第２の平滑化回路
からの出力電圧が０の場合に、第１の直流バイアスと同
じ直流電圧の第２の直流バイアスを発生し、 上記第１の平滑化回路からの出力電圧がある場合には、
その出力電圧に応じて上記第１の直流バイアスより増加
させた第２の直流バイアスを発生し、 上記第２の平滑化回路からの出力電圧がある場合には、
その出力電圧に応じて上記第１の直流バイアスより減少
させた第２の直流バイアスを発生することを特徴とする
請求項９記載の光受信装置。10. The variable bias generation circuit, when the output voltage from the first smoothing circuit and the output voltage from the second smoothing circuit are 0, a second DC voltage having the same DC voltage as the first DC bias. When the DC bias of is generated and the output voltage from the first smoothing circuit is present,
When a second DC bias increased from the first DC bias is generated according to the output voltage and there is an output voltage from the second smoothing circuit,
10. The optical receiver according to claim 9, wherein a second DC bias, which is smaller than the first DC bias, is generated according to the output voltage. 【請求項１１】 入力された光信号をデータ信号の光電
電流に変換し、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
し、 上記データ信号の電圧振幅を出力振幅が一定となるよう
に増幅し、 第１の直流バイアスを発生し、 出力振幅が一定の上記データ信号の交流成分のピーク値
を検出し、 検出された上記ピーク値に応じて第２の直流バイアスを
発生し、 上記第２の直流バイアスが付加された出力振幅が一定の
データ信号の交流成分を入力し、上記第１の直流バイア
スを闘値電圧として上記データ信号の０レベルと１レベ
ルを判別し、クロック成分とデータ成分を再生すること
を特徴とする光受信方法。11. The input optical signal is converted into a photoelectric current of a data signal, the current amplitude of the photoelectric current of the data signal is converted into a voltage amplitude, and the voltage amplitude of the data signal is kept constant. To generate a first DC bias, detect a peak value of an AC component of the data signal having a constant output amplitude, and generate a second DC bias according to the detected peak value, The AC component of the data signal having a constant output amplitude to which the second DC bias is added is input, and the first DC bias is used as a threshold voltage to determine the 0 level and the 1 level of the data signal, and to determine the clock component. An optical receiving method characterized by reproducing a data component. 【請求項１２】 入力された光信号をデータ信号の光電
電流に変換し、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
し、 上記データ信号の電圧振幅を出力振幅が一定となるよう
に増幅し、 第１の直流バイアスを発生し、 出力振幅が一定の上記データ信号の平均値を検出し、 検出された上記平均値に応じて第２の直流バイアスを発
生し、 上記第２の直流バイアスが付加された出力振幅が一定の
上記データ信号の交流成分を入力し、上記第１の直流バ
イアスを闘値電圧として上記データ信号の０レベルと１
レベルを判別し、クロック成分とデータ成分を再生する
ことを特徴とする光受信方法。12. The input optical signal is converted into a photoelectric current of a data signal, the current amplitude of the photoelectric current of the data signal is converted into a voltage amplitude, and the voltage amplitude of the data signal is kept constant. To generate a first DC bias, detect an average value of the data signal having a constant output amplitude, generate a second DC bias according to the detected average value, and output the second DC bias. An AC component of the data signal, to which a DC bias is added and having a constant output amplitude, is input, and the first DC bias is used as a threshold voltage to set the 0 level and 1 level of the data signal.
An optical receiving method characterized by discriminating a level and reproducing a clock component and a data component. 【請求項１３】 入力された光信号をデータ信号の光電
電流に変換し、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
し、 第１の直流バイアスを発生し、 上記データ信号の光電電流を監視して上記光信号の光強
度を検出し、 検出された上記光信号の光強度に応じて第２の直流バイ
アスを発生し、 上記第２の直流バイアスが付加された上記データ信号の
電圧振幅の交流成分を入力し、上記第１の直流バイアス
を闘値電圧として上記データ信号の０レベルと１レベル
を判別し、クロック成分とデータ成分を再生することを
特徴とする光受信方法。13. An optical signal inputted is converted into a photoelectric current of a data signal, a current amplitude of the photoelectric current of the data signal is converted into a voltage amplitude, and a first DC bias is generated to generate a photoelectric current of the data signal. A current is monitored to detect the light intensity of the optical signal, a second DC bias is generated in accordance with the detected light intensity of the optical signal, and the second DC bias is applied to the data signal. An optical receiving method comprising inputting an AC component of voltage amplitude, discriminating between 0 level and 1 level of the data signal using the first DC bias as a threshold voltage, and reproducing a clock component and a data component. 【請求項１４】 入力された光信号をデータ信号の光電
電流に変換し、 上記データ信号の光電電流を監視して上記光信号の光強
度を検出し、 上記光信号の光強度に応じて上記データ信号の光電電流
の電流振幅を制限し、 上記光信号の光強度に応じて上記データ信号の電流振幅
が制限された光電電流を電圧振幅に変換し、 直流バイアスを発生し、 上記直流バイアスが付加された上記データ信号の電圧振
幅の交流成分を入力し、上記直流バイアスを闘値電圧と
して上記データ信号の０レベルと１レベルを判別し、ク
ロック成分とデータ成分を再生することを特徴とする光
受信方法。14. The input optical signal is converted into a photoelectric current of a data signal, the photoelectric current of the data signal is monitored to detect the optical intensity of the optical signal, and the optical intensity of the optical signal is detected according to the optical intensity of the optical signal. The current amplitude of the photoelectric current of the data signal is limited, and the photoelectric current of which the current amplitude of the data signal is limited is converted into a voltage amplitude according to the light intensity of the optical signal to generate a DC bias. An AC component of the added voltage amplitude of the data signal is input, the 0 level and the 1 level of the data signal are discriminated using the DC bias as a threshold voltage, and the clock component and the data component are reproduced. Optical reception method. 【請求項１５】 入力された光信号をデータ信号の光電
電流に変換し、 上記データ信号の光電電流の電流振幅を電圧振幅に変換
し、 第１の直流バイアスを発生し、 第２の直流バイアスを発生し、 上記第２の直流バイアスが付加された上記データ信号の
電圧振幅の交流成分を入力し、上記第１の直流バイアス
を闘値電圧として上記データ信号の０レベルと１レベル
を判別し、クロック成分とデータ成分を再生する光受信
方法であって、 上記データ成分と位相が合うように、上記第２の直流バ
イアスが付加された上記データ信号の交流成分を遅延さ
せ、 この遅延させたデータ信号と、上記第１の直流バイアス
が付加された上記データ成分の交流成分との差分を検出
し、上記データ信号の立ち上がりと立下りのクロス点
が、上記データ信号の０レベルと１レベルの中央のレベ
ルから下にずれていることを示す第１のパルス信号又は
上にずれていることを示す第２のパルス信号を出力し、 上記第１のパルス信号又は上記第２のパルス信号を平滑
し、 上記第１のパルス信号又は上記第２のパルス信号を平滑
した電圧に応じて上記第２の直流バイアスを発生するこ
とを特徴とする光受信方法。15. The input optical signal is converted into a photoelectric current of a data signal, the current amplitude of the photoelectric current of the data signal is converted into a voltage amplitude, a first DC bias is generated, and a second DC bias is generated. Is generated and the AC component of the voltage amplitude of the data signal to which the second DC bias is added is input, and the 0 level and 1 level of the data signal are discriminated using the first DC bias as a threshold voltage. And an optical receiving method for regenerating a clock component and a data component, wherein the AC component of the data signal to which the second DC bias is added is delayed so that the data component and the data component are in phase with each other. The difference between the data signal and the AC component of the data component to which the first DC bias is added is detected, and the crossing points of the rising and falling edges of the data signal are 0 level of the data signal. Outputting a first pulse signal indicating a downward shift from the center level of the bell and one level or a second pulse signal indicating a upward shift, and outputting the first pulse signal or the second pulse signal. The optical receiving method, wherein the pulse signal is smoothed, and the second DC bias is generated according to a voltage obtained by smoothing the first pulse signal or the second pulse signal.
JP2001376197A 2001-12-10 2001-12-10 Light receiving device and method therefor Pending JP2003179551A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001376197A JP2003179551A (en) 2001-12-10 2001-12-10 Light receiving device and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001376197A JP2003179551A (en) 2001-12-10 2001-12-10 Light receiving device and method therefor

Publications (1)

Publication Number Publication Date
JP2003179551A true JP2003179551A (en) 2003-06-27

Family

ID=19184441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001376197A Pending JP2003179551A (en) 2001-12-10 2001-12-10 Light receiving device and method therefor

Country Status (1)

Country Link
JP (1) JP2003179551A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260715A (en) * 2008-04-17 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> Cross-point detection circuit of receiving optical signal and optical receiving apparatus using the same
JP2016518753A (en) * 2013-03-17 2016-06-23 フィニサー コーポレイション Pluggable optical host and network input / output optoelectric module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260715A (en) * 2008-04-17 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> Cross-point detection circuit of receiving optical signal and optical receiving apparatus using the same
JP2016518753A (en) * 2013-03-17 2016-06-23 フィニサー コーポレイション Pluggable optical host and network input / output optoelectric module

Similar Documents

Publication Publication Date Title
KR100342521B1 (en) Bit-rate detection device of optical receiver and method thereof
JP5564509B2 (en) Automatic calibration in high-speed serial interface receiver circuits.
JPH11127142A (en) Timing circuit
CN101383595B (en) Electronic volume ajuster and audio device using thereof and abnormity detection method
JP2010093353A (en) Optical receiver
US9300250B2 (en) Signal level adjusting device and high-frequency apparatus
JP2005117464A (en) Discrimination level control method and light receiving device
JP3526852B2 (en) Identification threshold setting circuit and DC level shift circuit
JP4754388B2 (en) Optical transmission system
JP3881891B2 (en) Phase-locked loop circuit and optical repeater, optical terminal device, and optical communication system including the circuit
KR100419423B1 (en) Bit rate independent optical receiver
JP2003179551A (en) Light receiving device and method therefor
US7389056B2 (en) Preamplifier circuit, clock switching circuit, and optical receiver
JP2000040960A (en) Bit rate variable optical receiver and variable optical transmission and reception system
KR100535311B1 (en) An apparatus for controlling decision threshold voltage of optical receiver
US7151814B1 (en) Hogge phase detector with adjustable phase output
US6738444B1 (en) Apparatus and method of generating clock signal
JP4179869B2 (en) AM detector
JP3912626B2 (en) Optical receiver circuit
JP2002135214A (en) Optical receiver
JP4144083B2 (en) Clock extraction circuit
KR200147519Y1 (en) High frequency stabilization circuit
JPH0416028A (en) Digital optical receiver
KR0139126B1 (en) Synchronous clock stabilizing apparatus of digital vcr
JP2001217880A (en) Identification level control circuit of receiver