JP2003174595A - Image signal processor - Google Patents
Image signal processorInfo
- Publication number
- JP2003174595A JP2003174595A JP2001372872A JP2001372872A JP2003174595A JP 2003174595 A JP2003174595 A JP 2003174595A JP 2001372872 A JP2001372872 A JP 2001372872A JP 2001372872 A JP2001372872 A JP 2001372872A JP 2003174595 A JP2003174595 A JP 2003174595A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- pixel
- image signal
- defective pixel
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、固体撮像素子から
出力される画像信号に各種の信号処理を行い、その画像
信号を所定の出力手段に出力する画像信号処理装置に関
し、特に多画素化された固体撮像素子から画像信号を読
み出すための装置に適用して有効なものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing apparatus for performing various signal processing on an image signal output from a solid-state image pickup device and outputting the image signal to a predetermined output means, and particularly to a multi-pixel configuration. The present invention relates to a device effectively applied to a device for reading an image signal from a solid-state image sensor.
【０００２】[0002]
【従来の技術】従来より、各種イメージセンサやデジタ
ルカメラ等に用いられる固体撮像素子としては、いわゆ
るＣＣＤ型とＣＭＯＳ型の２種類の撮像素子とが実用さ
れている。ＣＣＤ型撮像素子は、それぞれ撮像画素を構
成するフォトセンサからの信号電荷をＣＣＤシフトレジ
スタを用いて順次に転送して出力するものであり、ＣＭ
ＯＳ型撮像素子は、各フォトセンサ毎にＭＯＳトランジ
スタによって構成した画素選択用のゲート回路を設け、
各ゲート回路をスキャナ回路によって駆動することによ
り、各フォトセンサからの信号電荷をゲート回路によっ
て順次に読み出し出力するものである。2. Description of the Related Art Conventionally, two types of so-called CCD type and CMOS type image pickup devices have been put into practical use as solid-state image pickup devices used in various image sensors and digital cameras. The CCD type image pickup device is for sequentially transferring and outputting the signal charges from the photosensors constituting the image pickup pixels by using the CCD shift register.
The OS type image sensor is provided with a gate circuit for pixel selection, which is configured by MOS transistors for each photo sensor,
By driving each gate circuit by the scanner circuit, the signal charge from each photosensor is sequentially read and output by the gate circuit.
【０００３】そして、このような撮像素子では、各撮像
画素のなかに一定の欠陥画素を含む場合が多く、この欠
陥画素の出力については、欠陥の程度に応じた補正を後
段の信号処理回路において実行し、欠陥を修復するとに
より、画質劣化を防止することが行われている。例え
ば、固体撮像素子の各画素毎に欠陥の有無および欠陥量
を示す情報をメモリに格納しておき、このメモリ情報に
基づいて欠陥画素からの出力を補正する。すなわち、欠
陥画素の出力レベルに欠陥量に相当するレベル信号を重
畳し、欠陥を埋め合わせた状態で出力するようにしたも
のが知られている（例えば特開平１−１０８８７９号公
報）。In such an image pickup device, a fixed defective pixel is often included in each image pickup pixel, and the output of this defective pixel is corrected in accordance with the degree of the defect in the signal processing circuit in the subsequent stage. Image quality deterioration is prevented by executing and repairing defects. For example, information indicating the presence or absence of a defect and the defect amount is stored in a memory for each pixel of the solid-state image sensor, and the output from the defective pixel is corrected based on this memory information. That is, there is known a device in which a level signal corresponding to the defect amount is superimposed on the output level of the defective pixel and the defect signal is output in a state of being filled (for example, Japanese Patent Laid-Open No. 1-108879).
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来技術では、固体撮像素子の各画素に対応して欠陥の有
無と欠陥レベルを示す情報をメモリに格納する方法であ
るため、固体撮像素子が多画素化し、画素数が大きくな
るに伴って、それぞれの欠陥情報を格納するためのメモ
リとその周辺論理回路の変更が必要となる。すなわち、
従来の画像信号処理回路では、固体撮像素子の画素数の
増加や減少に伴って、欠陥情報を格納するメモリの増減
や周辺論理回路の構成変更を図ることが必要となり、そ
の対応が容易でないという問題がある。However, in the above-mentioned conventional technique, since the information indicating the presence / absence of a defect and the defect level corresponding to each pixel of the solid-state imaging device is stored in the memory, many solid-state imaging devices are used. As the number of pixels is increased and the number of pixels is increased, it is necessary to change the memory for storing each defect information and its peripheral logic circuit. That is,
In the conventional image signal processing circuit, it is necessary to increase or decrease the memory for storing defect information and change the configuration of the peripheral logic circuit as the number of pixels of the solid-state image sensor increases or decreases, which is not easy to handle. There's a problem.
【０００５】そこで本発明の目的は、固体撮像素子の画
素数の増減に対して欠陥画素を補正するためのシステム
構成を容易に変更することが可能な画像信号処理装置を
提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an image signal processing device capable of easily changing the system configuration for correcting defective pixels as the number of pixels of the solid-state image pickup device increases or decreases.
【０００６】[0006]
【課題を解決するための手段】本発明は前記目的を達成
するため、固体撮像素子から出力される画像信号に所定
の信号処理を行い、その画像信号を所定の出力手段に出
力する画像信号処理装置において、前記固体撮像素子に
含まれる欠陥画素を検出し、各欠陥画素毎の欠陥情報を
作成する欠陥画素検出手段と、前記欠陥画素検出手段に
よって作成された各欠陥画素毎の欠陥情報を欠陥番号に
対応して記憶する欠陥情報記憶手段と、前記固体撮像素
子によって撮影した画像信号を出力する場合に、前記固
体撮像素子から読み出される各撮像画素の画素信号を前
記欠陥情報記憶手段に記憶されている欠陥情報を用いて
補正する欠陥補正手段とを有することを特徴とする。In order to achieve the above object, the present invention performs an image signal processing for performing a predetermined signal processing on an image signal output from a solid-state image pickup device and outputting the image signal to a predetermined output means. In the apparatus, defective pixel detection means for detecting defective pixels included in the solid-state image sensor and creating defect information for each defective pixel, and defect information for each defective pixel created by the defective pixel detection means are defective. Defect information storage means for storing the number corresponding to the number, and when outputting the image signal captured by the solid-state image sensor, the pixel information of each imaging pixel read from the solid-state image sensor is stored in the defect information storage means. Defect correction means for correcting the defect information using the defect information.
【０００７】本発明の画像信号処理装置では、固体撮像
素子に含まれる欠陥画素を検出し、各欠陥画素毎の欠陥
情報を欠陥番号を付して欠陥情報記憶手段に記憶してお
き、画像出力時に、この欠陥情報記憶手段を用いて欠陥
画素の補正を行うようにしたことから、欠陥情報をある
固定の論理回路のみで、記憶手段に記憶して用いること
が可能となる。したがって、固体撮像素子の画素数の増
減に対して記憶手段の容量の変更だけで対応でき、シス
テム構成の変更を容易に実現することが可能となる。In the image signal processing apparatus of the present invention, a defective pixel included in the solid-state image pickup device is detected, defect information for each defective pixel is assigned a defect number and stored in the defect information storage means, and an image is output. At this time, since the defective pixel is corrected by using the defect information storage means, the defect information can be stored in the storage means and used only by a fixed logic circuit. Therefore, it is possible to deal with an increase or decrease in the number of pixels of the solid-state image pickup element only by changing the capacity of the storage means, and it is possible to easily realize the change of the system configuration.
【０００８】[0008]
【発明の実施の形態】以下、本発明による画像信号処理
装置の実施の形態例について説明する。なお、以下に説
明する実施の形態は、本発明の好適な具体例であり、技
術的に好ましい種々の限定が付されているが、本発明の
範囲は、以下の説明において、特に本発明を限定する旨
の記載がない限り、これらの態様に限定されないものと
する。本実施の形態による画像信号処理装置は、例えば
ＣＭＯＳ型撮像素子を搭載したイメージセンサやデジタ
ルカメラ等において、撮像素子の欠陥画素からの出力信
号を補正するための信号処理回路に設けられたものであ
り、撮像素子の多画素化が進んだ場合にも、ロジック回
路等の増加なしに、補正点数に相当するメモリ容量の変
更だけで、多数の欠陥の補正を容易に実現するシステム
を提供するものである。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of an image signal processing apparatus according to the present invention will be described below. The embodiments described below are preferred specific examples of the present invention, and various technically preferable limitations are given. However, the scope of the present invention is not limited to the present invention in the following description. Unless otherwise stated, the present invention is not limited to these embodiments. The image signal processing device according to the present embodiment is provided in a signal processing circuit for correcting an output signal from a defective pixel of an image sensor in, for example, an image sensor or a digital camera equipped with a CMOS image sensor. Even if the number of pixels of the image pickup device is increased, a system that easily corrects many defects by simply changing the memory capacity corresponding to the number of correction points without increasing the number of logic circuits is provided. Is.
【０００９】図１は、本実施の形態による画像信号処理
装置の概略構成を示すブロック図である。図示のよう
に、この画像信号処理装置は、メモリ空間ブロック１０
と、欠陥番号格納レジスタ２０と、欠陥情報格納レジス
タ３０と、補正回路ブロック４０と、欠陥検出ブロック
５０と、マイコンブロック６０とを有している。メモリ
空間ブロック（欠陥情報記憶手段）１０は、欠陥情報を
格納するための記憶手段であり、補正点数（最大で総画
素数）に相当するメモリ空間を有するものである。FIG. 1 is a block diagram showing a schematic configuration of an image signal processing apparatus according to this embodiment. As shown in the figure, this image signal processing device is provided with a memory space block 10
It has a defect number storage register 20, a defect information storage register 30, a correction circuit block 40, a defect detection block 50, and a microcomputer block 60. The memory space block (defect information storage means) 10 is a storage means for storing the defect information, and has a memory space corresponding to the number of correction points (the maximum number of total pixels).
【００１０】なお、このメモリ空間ブロック１０へのデ
ータの書き込み、読み出しは、書き込み制御信号および
アクセス許可信号を用いて行う。すなわち、メモリ空間
ブロック１０へのアクセス時には、アクセス許可信号を
オンとし、メモリ空間ブロック１０のＣＥＮ端子に供給
する。そして、データの書き込み時には書き込み制御信
号をオンし、メモリ空間ブロック１０のＷＥＮ端子に供
給することにより、メモリ空間ブロック１０内でＣＥＮ
端子とＷＥＮ端子とのアンドをとってメモリ空間ブロッ
ク１０へのデータ書き込み動作を行う。また、データの
読み出し時には書き込み制御信号をオフし、アンド回路
１２によって書き込み制御信号の反転信号とアクセス許
可信号のアンドをとってメモリ空間ブロック１０のＲＥ
Ｎ端子に供給することにより、メモリ空間ブロック１０
内でＣＥＮ端子とＲＥＮ端子とのアンドをとってメモリ
空間ブロック１０へのデータ読み出し動作を行う。The writing and reading of data to and from the memory space block 10 are performed using a write control signal and an access permission signal. That is, when accessing the memory space block 10, the access permission signal is turned on and supplied to the CEN terminal of the memory space block 10. Then, at the time of writing data, the write control signal is turned on and supplied to the WEN terminal of the memory space block 10, so that the CEN in the memory space block 10 is
A data write operation to the memory space block 10 is performed by taking the AND of the terminal and the WEN terminal. Further, the write control signal is turned off at the time of reading data, and the AND circuit 12 takes the inverted signal of the write control signal and the AND of the access permission signal to obtain the RE of the memory space block 10.
By supplying to the N terminal, the memory space block 10
The AND operation of the CEN terminal and the REN terminal is taken in the data read operation to the memory space block 10.
【００１１】欠陥番号格納レジスタ（欠陥番号付与手
段）２０は、メモリ空間ブロック１０のアドレスを欠陥
番号として一時的に格納するレジスタである。すなわ
ち、本実施例では、後述する欠陥検出ブロック５０によ
って検出された欠陥画素について順番に欠陥番号を付与
していき、この欠陥番号を用いて各欠陥画素に関する情
報を管理していく。この欠陥番号は例えば連続番号であ
り、メモリ空間ブロック１０のアドレスに対応したもの
である。このように、各欠陥画素に対してメモリ空間ブ
ロック１０のアドレスに対応する欠陥番号を付与し、こ
の欠陥番号によって欠陥画素および欠陥情報を管理する
ことで、メモリ周辺の論理回路を変更することなく、欠
陥情報の書き込み、読み出しを行えるようにし、柔軟な
欠陥補正システムを実現するものである。The defect number storage register (defect number giving means) 20 is a register for temporarily storing the address of the memory space block 10 as a defect number. That is, in this embodiment, defect numbers are sequentially assigned to the defective pixels detected by the defect detection block 50, which will be described later, and information regarding each defective pixel is managed using this defect number. This defect number is, for example, a serial number and corresponds to the address of the memory space block 10. Thus, by assigning a defect number corresponding to the address of the memory space block 10 to each defective pixel and managing the defective pixel and the defect information by this defect number, the logic circuit around the memory is not changed. It is possible to write and read defect information and realize a flexible defect correction system.
【００１２】欠陥情報格納レジスタ（欠陥情報格納手
段）３０は、各欠陥画素の欠陥情報を一時的に格納する
レジスタである。本例において、欠陥情報とは、例えば
固体撮像素子における欠陥画素の水平／垂直アドレス
（欠陥箇所）とその欠陥レベルで構成される。ここで、
欠陥箇所の情報は、画像出力時に欠陥画素を検出するの
に用いるものである。また、欠陥レベルは、欠陥画素の
補正に用いるものである。補正回路ブロック（欠陥補正
手段）４０は、メモリ空間ブロック１０に格納されてい
る欠陥情報を用いて欠陥画素の補正を行うものであり、
具体的には欠陥画素の出力レベルに欠陥レベルを重畳し
て出力レベルの修正を行う。The defect information storage register (defect information storage means) 30 is a register for temporarily storing the defect information of each defective pixel. In this example, the defect information is composed of, for example, horizontal / vertical addresses (defective portions) of defective pixels in the solid-state image sensor and their defect levels. here,
The information on the defective portion is used to detect the defective pixel when outputting the image. The defect level is used to correct the defective pixel. The correction circuit block (defect correction means) 40 corrects a defective pixel by using the defect information stored in the memory space block 10.
Specifically, the defect level is superimposed on the output level of the defective pixel to correct the output level.
【００１３】欠陥検出ブロック５０は、固体撮像素子に
含まれる欠陥画素を検出するものであり、基準レベル信
号を用いた欠陥画素の検出処理により、各撮像画素に対
応する出力レベルを判定し、その出力レベルから欠陥画
素とその欠陥レベル（基準レベルとの差）を検出する。
そして、欠陥画素を検出した場合には、その欠陥画素に
欠陥番号を付与し、その欠陥番号を欠陥番号格納レジス
タ２０に格納するとともに、その欠陥番号に対応して、
その欠陥画素の位置（欠陥個所）と欠陥レベルを欠陥情
報格納レジスタ３０に順次格納していく。マイコンブロ
ック６０は、以上のような各ブロックを制御し、初期検
査時の欠陥検出処理と画像撮像時の補正処理を含む画像
信号処理装置全体の動作を実行するものである。The defect detection block 50 detects a defective pixel included in the solid-state image pickup device. The defective pixel detection process uses a reference level signal to determine the output level corresponding to each image pickup pixel. The defective pixel and its defective level (difference from the reference level) are detected from the output level.
Then, when a defective pixel is detected, a defect number is given to the defective pixel, the defective number is stored in the defect number storage register 20, and the defective number is stored in correspondence with the defective number.
The position of the defective pixel (defective portion) and the defect level are sequentially stored in the defect information storage register 30. The microcomputer block 60 controls each block as described above, and executes the operation of the entire image signal processing apparatus including the defect detection process at the time of initial inspection and the correction process at the time of image pickup.
【００１４】次に、以上のような構成の画像信号処理装
置における処理動作について説明する。まず、初期検査
時において、固体撮像素子の欠陥検出処理を行う。これ
は、基準信号に対する固体撮像素子の画像読み出しを行
い、欠陥検出ブロック５０によって各画素信号の出力レ
ベルを測定することにより、欠陥画素とその欠陥レベル
を検出していく。この検出された欠陥画素は、その欠陥
番号が欠陥番号格納レジスタ２０に順次格納され、その
欠陥番号に対応する欠陥情報（欠陥個所、欠陥レベル）
が欠陥情報格納レジスタ３０に順次格納される。そし
て、この欠陥番号格納レジスタ２０と欠陥情報格納レジ
スタ３０に格納された情報は順次メモリ空間ブロック１
０に格納されていく。このようにして全ての画素に対す
る欠陥検出を行う。この結果、メモリ空間ブロック１０
には全ての欠陥画素（最大で固体撮像素子の全画素数）
の欠陥情報が格納される。Next, the processing operation of the image signal processing apparatus having the above-mentioned configuration will be described. First, at the time of initial inspection, a defect detection process of the solid-state image sensor is performed. This is to detect the defective pixel and its defect level by reading the image of the solid-state image sensor with respect to the reference signal and measuring the output level of each pixel signal by the defect detection block 50. The defect numbers of the detected defective pixels are sequentially stored in the defect number storage register 20, and the defect information (defect location, defect level) corresponding to the defect number.
Are sequentially stored in the defect information storage register 30. The information stored in the defect number storage register 20 and the defect information storage register 30 are sequentially stored in the memory space block 1.
It is stored in 0. In this way, defect detection is performed for all pixels. As a result, the memory space block 10
Are all defective pixels (up to the total number of pixels of the solid-state image sensor)
The defect information of is stored.
【００１５】次に、画像出力処理においては、補正回路
ブロック４０は、順番に読み出される撮像画素の画素番
号がメモリ空間ブロック１０に格納されているか否かを
判定していく。そして、メモリ空間ブロック１０に格納
されている場合には、その欠陥レベルを用いて欠陥画素
の画素信号の補正を行い、補正前の画素信号を補正後の
画素信号で置き換えて出力する。このようにして、メモ
リ空間ブロック１０に格納した欠陥情報を用いて欠陥画
素の補正を行い、補正後の画像信号を出力機器に送出す
る。Next, in the image output processing, the correction circuit block 40 determines whether or not the pixel numbers of the image pickup pixels sequentially read out are stored in the memory space block 10. Then, when the pixel signal is stored in the memory space block 10, the pixel signal of the defective pixel is corrected using the defect level, and the pixel signal before correction is replaced with the corrected pixel signal and output. In this way, the defective pixel is corrected using the defect information stored in the memory space block 10, and the corrected image signal is sent to the output device.
【００１６】なお、以上の実施例はＣＭＯＳイメージセ
ンサの画像信号処理装置について説明したが、本発明は
これに限定されるものではなく、例えばＣＣＤイメージ
センサの画像信号処理装置についても同様に適用し得る
ものである。Although the above embodiments have been described with respect to the image signal processing device of the CMOS image sensor, the present invention is not limited to this, and is similarly applied to the image signal processing device of the CCD image sensor, for example. I will get it.
【００１７】[0017]
【発明の効果】以上説明したように本発明の画像信号処
理装置では、固体撮像素子に含まれる欠陥画素を検出
し、各欠陥画素毎の欠陥情報を欠陥番号を付して欠陥情
報記憶手段に記憶しておき、画像出力時に、この欠陥情
報記憶手段を用いて欠陥画素の補正を行うようにした。
したがって、固体撮像素子に対して各撮像画素の欠陥情
報を固定の論理回路のみで、記憶手段に記憶して用いる
ことが可能となるので、固体撮像素子の画素数の増減に
対して記憶手段の容量の変更だけで対応でき、システム
構成の変更を容易に実現することが可能となる。As described above, in the image signal processing apparatus of the present invention, the defective pixel included in the solid-state image pickup device is detected, and the defect information of each defective pixel is assigned a defect number and stored in the defect information storage means. The defective pixel is stored and corrected at the time of image output by using this defect information storage means.
Therefore, the defect information of each image pickup pixel for the solid-state image pickup device can be stored and used in the storage means only by a fixed logic circuit. It is possible to deal with it only by changing the capacity, and it is possible to easily change the system configuration.
【図１】本発明の実施の形態による画像信号処理装置の
概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of an image signal processing device according to an embodiment of the present invention.
１０……メモリ空間ブロック、２０……欠陥番号格納レ
ジスタ、３０……欠陥情報格納レジスタ、４０……補正
回路ブロック、５０……欠陥検出ブロック、６０……マ
イコンブロック。10 ... Memory space block, 20 ... Defect number storage register, 30 ... Defect information storage register, 40 ... Correction circuit block, 50 ... Defect detection block, 60 ... Microcomputer block.
Claims (5)
所定の信号処理を行い、その画像信号を所定の出力手段
に出力する画像信号処理装置において、 前記固体撮像素子に含まれる欠陥画素を検出し、各欠陥
画素毎の欠陥情報を作成する欠陥画素検出手段と、 前記欠陥画素検出手段によって作成された各欠陥画素毎
の欠陥情報を欠陥番号に対応して記憶する欠陥情報記憶
手段と、 前記固体撮像素子によって撮影した画像信号を出力する
場合に、前記固体撮像素子から読み出される各撮像画素
の画素信号を前記欠陥情報記憶手段に記憶されている欠
陥情報を用いて補正する欠陥補正手段と、 を有することを特徴とする画像信号処理装置。1. An image signal processing apparatus for performing a predetermined signal processing on an image signal output from a solid-state image sensor and outputting the image signal to a predetermined output means, detecting a defective pixel included in the solid-state image sensor. Then, defective pixel detection means for creating defect information for each defective pixel, and defect information storage means for storing defect information for each defective pixel created by the defective pixel detection means in association with a defect number, Defect correction means for correcting the pixel signal of each image pickup pixel read from the solid-state image sensor by using the defect information stored in the defect information storage means when outputting an image signal captured by the solid-state image sensor, An image signal processing device comprising:
像素子における位置を示す欠陥位置情報と、その欠陥レ
ベルを示す欠陥レベル情報とを含むことを特徴とする請
求項１記載の画像信号処理装置。2. The image signal according to claim 1, wherein the defect information includes defect position information indicating a position of each defective pixel in the solid-state imaging device, and defect level information indicating a defect level thereof. Processing equipment.
手段に記憶された欠陥位置情報に該当する位置の画素が
読み出されたことを検出し、前記欠陥情報記憶手段に格
納された欠陥レベル情報を用いて当該欠陥素子の画像信
号を補正することを特徴とする請求項２記載の画像信号
処理装置。3. The defect correction means detects that a pixel at a position corresponding to the defect position information stored in the defect information storage means is read out, and the defect level stored in the defect information storage means is detected. 3. The image signal processing apparatus according to claim 2, wherein the image signal of the defective element is corrected using information.
た欠陥画素に欠陥番号を付与する欠陥番号付与手段と、
前記欠陥番号付与手段によって付与された欠陥番号に対
応して欠陥情報を欠陥情報記憶手段に格納する欠陥情報
格納手段とを有することを特徴とする請求項１記載の画
像信号処理装置。4. Defect number assigning means for assigning a defect number to a defective pixel detected by said defective pixel detecting means,
The image signal processing apparatus according to claim 1, further comprising defect information storage means for storing defect information in the defect information storage means in correspondence with the defect number given by the defect number giving means.
る複数のフォトセンサと、前記複数のフォトセンサ毎に
設けられ、各フォトセンサから出力される画素信号を読
み出す複数のゲート回路と、前記複数のゲート回路を選
択的に駆動して各フォトセンサからの画素信号を選択的
に読み出す走査回路とを有することを特徴とする請求項
１記載の画像信号処理装置。5. The solid-state imaging device includes a plurality of photosensors forming imaging pixels, a plurality of gate circuits provided for each of the plurality of photosensors, and reading out a pixel signal output from each photosensor, The image signal processing apparatus according to claim 1, further comprising a scanning circuit that selectively drives a plurality of gate circuits to selectively read pixel signals from each photosensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372872A JP2003174595A (en) | 2001-12-06 | 2001-12-06 | Image signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372872A JP2003174595A (en) | 2001-12-06 | 2001-12-06 | Image signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174595A true JP2003174595A (en) | 2003-06-20 |
Family
ID=19181684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372872A Pending JP2003174595A (en) | 2001-12-06 | 2001-12-06 | Image signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174595A (en) |
-
2001
- 2001-12-06 JP JP2001372872A patent/JP2003174595A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3773773B2 (en) | Image signal processing apparatus and pixel defect detection method | |
| WO2003103275A1 (en) | Method and apparatus for real time identification and correction of pixel defects for image sensor arrays | |
| JP2007053634A (en) | Image pickup device and defective pixel correction device and method | |
| JP2005064697A (en) | Imaging device and imaging method | |
| JP2010050656A (en) | Defective pixel detector and defective pixel correction device | |
| JP3578384B2 (en) | Detector / corrector for defective pixels in solid-state image sensors | |
| JP2007306506A (en) | Imaging apparatus | |
| JP2003198946A (en) | Image pickup device and defective pixel processing method therefor | |
| US20040169737A1 (en) | Image sensing apparatus, image sensing method, recording medium, and program | |
| JP2003174595A (en) | Image signal processor | |
| JP2952793B2 (en) | Web meandering recognition method and apparatus | |
| JP4003447B2 (en) | Image signal processing device | |
| JP2003259221A (en) | Circuit for detecting and correcting defective pixel | |
| JP2000023051A5 (en) | Defect pixel correction device and defect pixel correction method | |
| JP5968145B2 (en) | Image processing apparatus and control method thereof | |
| JP2000023051A (en) | Defective pixel correcting device and computer readable storage medium | |
| JP2005286825A (en) | Defective pixel correction apparatus and method, imaging apparatus, program, and storage medium | |
| JP3539378B2 (en) | Memory control method and camera control method | |
| JP4088869B2 (en) | Defective pixel detection device for solid-state imaging device and solid-state imaging device | |
| JP2007036458A (en) | Defective pixel update system | |
| JP2004336400A (en) | Image processor, electronic camera using the same, image processing method and image processing program | |
| JP2004336100A (en) | Image reading apparatus | |
| JP2008011567A (en) | Image signal processing device | |
| JP2005123873A (en) | Solid state imaging device | |
| JP2008053886A (en) | Pixel defect correction method and device of imaging element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071115 |