JP2003174340A - Variable-gain amplifier - Google Patents
Variable-gain amplifierInfo
- Publication number
- JP2003174340A JP2003174340A JP2002218403A JP2002218403A JP2003174340A JP 2003174340 A JP2003174340 A JP 2003174340A JP 2002218403 A JP2002218403 A JP 2002218403A JP 2002218403 A JP2002218403 A JP 2002218403A JP 2003174340 A JP2003174340 A JP 2003174340A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable
- signal
- gain
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、有線または無線通
信あるいは磁気記録装置などに用いられる可変利得増幅
器に関し、特に直流オフセットキャンセル機能を備えた
可変利得増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier used for wired or wireless communication or a magnetic recording device, and more particularly to a variable gain amplifier having a DC offset cancel function.
【０００２】[0002]
【従来の技術】一般に多くの増幅器では、バイアス電圧
およびバイアス電流の誤差成分である直流オフセットが
出力に生じることは不可避である。この直流オフセット
を除去するために従来から種種の対策がとられている
（例えば、IEEEJSSC Vol. 24 No.3 pp651-658; R.J. Wi
egerink, et. al.; June 1989）。2. Description of the Related Art Generally, in many amplifiers, it is inevitable that a DC offset, which is an error component of a bias voltage and a bias current, is generated in the output. Various measures have been taken to remove this DC offset (eg, IEEEJSSC Vol. 24 No.3 pp651-658; RJ Wi.
egerink, et. al .; June 1989).
【０００３】こうした増幅器の直流オフセットをキャン
セルする方式として、図１１に示されるように主増幅回
路６１の出力信号から直流近辺の低い周波数をフィード
バック増幅回路６２（副増幅回路６５と低域通過フィル
タ回路６６で構成）によって取り出し、主増幅回路６１
の反転入力端子にフィードバックすることによって、主
増幅回路６１の入力部で直流オフセットを除去する回路
方式が知られている。この回路方式では、主増幅回路６
１の利得が固定の場合ではねらい通りに直流オフセット
を除去できる。As a method of canceling the DC offset of such an amplifier, as shown in FIG. 11, a feedback amplifier circuit 62 (a sub-amplifier circuit 65 and a low-pass filter circuit) outputs a low frequency near DC from the output signal of the main amplifier circuit 61. 66) and the main amplifier circuit 61
There is known a circuit system in which the DC offset is removed at the input part of the main amplifier circuit 61 by feeding back to the inverting input terminal of the. In this circuit system, the main amplifier circuit 6
When the unity gain is fixed, the DC offset can be removed as intended.
【０００４】しかし、主増幅回路６１の利得Ａが可変の
場合には、この利得Ａの変化が、所定の利得Ａで増幅さ
れる信号の周波数帯域の低域側(以下、下限周波数とい
う)に変化をもたらし、この所定の利得が大きいほど増
幅される信号の周波数帯域が狭められてしまう。そのた
め、高利得時に本来増幅されるべき信号の低域側の部分
が増幅されず、信号の品質を劣化させてしまうという問
題がある。However, when the gain A of the main amplifying circuit 61 is variable, this change in the gain A changes to the low frequency side (hereinafter referred to as the lower limit frequency) of the frequency band of the signal amplified by the predetermined gain A. This causes a change, and the larger the predetermined gain is, the narrower the frequency band of the amplified signal becomes. Therefore, there is a problem in that the low-frequency side portion of the signal that should be amplified at the time of high gain is not amplified and the signal quality is deteriorated.
【０００５】この問題を図１０の回路を元に説明する。
この回路の入出力特性を表す伝達特性は、次式（１）で
表される。This problem will be described based on the circuit of FIG.
The transfer characteristic representing the input / output characteristic of this circuit is expressed by the following equation (1).
【０００６】
Ｔ（ｓ）＝Ａ（１＋ＣＲｓ）／（ＦＡ＋１十ＣＲｓ） （１）
ここで、Ａは主増幅回路６１の利得、Ｆはフィードバッ
ク増幅回路６２の直流利得、ＣＲはフィードバック増幅
回路６２に含まれる低域通過フィルタのカットオフ周波
数ｆ。（＝１／（２πＣＲ））に関係する。ｓ＝ｊ２π
ｆ（ｊは虚数単位、ｆは周波数）である。図１０の可変
利得増幅器の利得一周波数特性を示すと図１１のように
なる。ここでのグラフは折れ線近似したモデルで示した
が、厳密には、折れ線部分で緩やかな曲線を描くグラフ
になる。厳密な折点での利得は、直流利得Ｔ（０）の√
２倍または信号利得Ａ（同図のＡ１，Ａ２又はＡ３）の
１／√２倍になっている。直流付近では、（１）式で、
ｓ＝０とおいたときのＴ（０）＝Ａ／（１＋ＡＦ）が利
得となり、Ｆが十分大きい場合、ＡＦ＞＞１となり、入
力される直流オフセットは１／Ｆ倍に圧縮される。周波
数が１／（２πＣＲ）付近より上から、Ｔ（ｓ）の大き
さ（利得）は上昇し始め、信号利得がＡになる通過帯域
まで、２０ｄＢ／ｄｅｃ（decdecade：周波数１０倍当
たり）の割合で上昇する。従って信号利得がＡ倍になる
周波数の下限は、（厳密にはＡ／√２倍になる周波数）
は１／２πＣＲにＡＦ倍した周波数になる。T (s) = A (1 + CRs) / (FA + 1 + 10 CRs) (1) where A is the gain of the main amplifier circuit 61, F is the DC gain of the feedback amplifier circuit 62, and CR is the feedback amplifier circuit 62. Cutoff frequency f of the included low-pass filter. (= 1 / (2πCR)). s = j2π
f (j is an imaginary unit, f is a frequency). The gain-frequency characteristic of the variable gain amplifier of FIG. 10 is shown in FIG. The graph here is shown as a model that approximates a polygonal line, but strictly speaking, it is a graph in which a gentle curve is drawn at the polygonal line portion. The gain at the exact break point is √ of the DC gain T (0).
It is twice or 1 / √2 times the signal gain A (A1, A2 or A3 in the figure). In the vicinity of direct current, with formula (1),
When s = 0, T (0) = A / (1 + AF) is the gain, and when F is sufficiently large, AF >> 1 and the input DC offset is compressed to 1 / F. From the frequency above 1 / (2πCR), the magnitude (gain) of T (s) begins to rise, and the ratio of 20 dB / dec (decdecade: per 10 times the frequency) up to the pass band where the signal gain becomes A. Rises at. Therefore, the lower limit of the frequency at which the signal gain is A times is (strictly speaking, the frequency at which it is A / √2 times).
Has a frequency that is AF times 1 / 2πCR.
【０００７】このように図１０の回路の入出力特性を表
す式（１）を周波数特性で示したグラフが図１１であ
る。Ｆが一定であれば、Ａが変わったときに信号利得が
Ａ倍こなる下限周波数（同図のＡ、Ｆ／（２πＣＲ），
Ａ、Ｆ／（２πＣＲ）又はＡ３Ｆ／（２πＣＲ））も比
例して変わり、Ａが大きいとき、即ち高利得になるほど
この下限周波数は高い周波数となる。FIG. 11 is a graph showing the frequency characteristic of the equation (1) representing the input / output characteristic of the circuit of FIG. If F is constant, the lower limit frequency (A in the figure, F / (2πCR),
A, F / (2πCR) or A3F / (2πCR)) also changes in proportion, and when A is large, that is, the higher the gain, the lower limit frequency becomes a higher frequency.
【０００８】また、有線または無線通信あるいは磁気記
録装置などに用いる可変利得増幅器では、直流に近い低
い周波数域まで信号の欠落の少ないことが要求されてい
る。そして、要求される信号帯域幅を高利得時まで確保
するために、フィードバック増幅回路の低域通過フィル
タの時定数を十分大きく（カットオフ周波数を低くす
る）になると、非常に大きな値の容量や抵抗が必要にな
る。Further, in a variable gain amplifier used for wired or wireless communication, a magnetic recording device, or the like, it is required that there is little loss of signal even in a low frequency range close to DC. When the time constant of the low-pass filter of the feedback amplifier circuit is made sufficiently large (the cutoff frequency is lowered) in order to secure the required signal bandwidth up to high gain, the capacitance of a very large value or I need resistance.
【０００９】例えば１００Ｈｚ以下のカットオフ周波数
を有する低域通過フィルタを作ろうとした場合、容量や
抵抗は値が大きくなりすぎるため、集積化を考えた場合
これらの素子を内蔵することは不可能であり、外付け素
子を用いる必要があり不都合である。For example, when trying to make a low-pass filter having a cutoff frequency of 100 Hz or less, the capacitance and the resistance become too large, so that it is impossible to incorporate these elements in consideration of integration. Therefore, it is necessary to use an external element, which is inconvenient.
【００１０】[0010]
【発明が解決しようとする課題】上述したように、フィ
ードバック増幅回路を用いてオフセット除去を行う従来
のオフセットキャンセル方式では、主増幅回路に利得を
可変とする可変利得増幅器を用いた場合、利得が増加す
ればするほど増幅できる信号帯域が狭くなってしまう問
題点があった。As described above, in the conventional offset canceling method for removing the offset by using the feedback amplifier circuit, when the variable gain amplifier having the variable gain is used in the main amplifier circuit, the gain is reduced. There is a problem that the more the number of signals increases, the narrower the signal band that can be amplified.
【００１１】本発明は、主増幅回路の利得を変化させて
も、この利得の変化に伴う下限周波数の変動を抑えかつ
良好なオフセットキャンセルを可能とした集積可能な可
変利得増幅器を提供することを目的とする。The present invention provides a variable gain amplifier that can be integrated even if the gain of the main amplifier circuit is changed, while suppressing the fluctuation of the lower limit frequency due to the change of the gain and enabling good offset cancellation. To aim.
【００１２】[0012]
【課題を解決するための手段】第１発明は、入力信号と
フィードバック信号との差信号を増幅するように構成さ
れた利得可変可能なの主増幅回路（１１）と、前記主増
幅回路の出力信号の周波数支分のうち所定の低域成分の
みをフィードバック信号として出力するフィードバック
回路（１２）と、前記主増幅回路の利得を上げるのに対
応して前記フィードバック回路のカットオフ周波数を下
げるように制御する制御手段（１３）と、を肯える可変
利得増幅器である。SUMMARY OF THE INVENTION A first invention is a variable gain main amplifier circuit (11) configured to amplify a difference signal between an input signal and a feedback signal, and an output signal of the main amplifier circuit. A feedback circuit (12) that outputs only a predetermined low-frequency component as a feedback signal in the frequency division of the above, and a control that lowers the cutoff frequency of the feedback circuit in response to increasing the gain of the main amplifier circuit. The control means (13) for controlling the variable gain amplifier.
【００１３】第２の発明は、前記フィードバック回路
は、演算増幅器（３２）と、この演算増幅器の反転入力
端子と出力端子との間で並列接続されている可変容量素
子（３３）及び第１の抵抗素子（３１−１）と、さらに
前記演算増幅器の反転入力端子に接続されている第２の
抵抗素子（３１−２）とを備え、前記第２の抵抗素子は
前記主増幅回路の出力端子とも接続され、前記主増幅回
路の利得を上げるのに対応して前記可変容量素子の容量
値も上げることを特徴とする第１の発明記載の可変利得
増幅器である。In a second aspect of the invention, the feedback circuit comprises an operational amplifier (32), a variable capacitance element (33) connected in parallel between an inverting input terminal and an output terminal of the operational amplifier, and the first aspect. A resistance element (31-1) and a second resistance element (31-2) connected to the inverting input terminal of the operational amplifier are provided, and the second resistance element is an output terminal of the main amplification circuit. The variable gain amplifier according to the first aspect of the invention is also connected to the main amplifier circuit and increases the capacitance value of the variable capacitance element in response to increasing the gain of the main amplifier circuit.
【００１４】第３の発明は、前記フィードバック回路
は、演算増幅器（４２）と、この演算増幅器の反転入力
端子と出力端子との間で並列接続されている容量素子
（４３）及び可変抵抗素子（４１−１）と、さらに前記
演算増幅器の反転入力端子に接続されている抵抗素子
（４１−２）とを備え、前記抵抗素子は前記主増幅回路
の出力端子とも接続され、前記主増幅回路の利得を上げ
るのに対応して前記可変抵抗素子の抵抗値も上げること
を特徴とする第１の発明記載の可変利得増幅器である。In a third aspect of the present invention, the feedback circuit includes an operational amplifier (42), a capacitive element (43) and a variable resistance element (connected in parallel between an inverting input terminal and an output terminal of the operational amplifier. 41-1) and a resistance element (41-2) connected to the inverting input terminal of the operational amplifier, the resistance element is also connected to the output terminal of the main amplification circuit, The variable gain amplifier according to the first aspect of the invention is characterized in that the resistance value of the variable resistance element is also increased in response to increasing the gain.
【００１５】第４の発明は、前記抵抗素子も可変抵抗素
子であることを特徴とする第３の発明記載の可変利得増
幅器である。A fourth invention is the variable gain amplifier according to the third invention, wherein the resistance element is also a variable resistance element.
【００１６】第５の発明は、前記フィードバック回路
は、第１の電圧電流変換回路（５１）と、この第１の電
圧電流変換回路の出力端子に接続されている容量素子
（１５３）と、入力端子がこの容量素子と接続され、こ
の入力端子と出力端子が短絡した相互コンダクタンスが
可変可能な第２の電圧電流変換回路（５２）とを備え、
前記主増幅回路の利得を上げるのに対応して前記第２の
電圧電流変換回路の相互コンダクタンスを下げることを
特徴とする第工の発明記載の可変利得増幅器である。According to a fifth aspect of the invention, the feedback circuit comprises a first voltage-current conversion circuit (51), a capacitive element (153) connected to an output terminal of the first voltage-current conversion circuit, and an input. A second voltage-current conversion circuit (52) whose terminal is connected to this capacitance element and whose input terminal and output terminal are short-circuited and whose transconductance is variable,
The variable gain amplifier according to the second aspect of the present invention is characterized in that the transconductance of the second voltage-current conversion circuit is reduced in response to increasing the gain of the main amplification circuit.
【００１７】第６の発明は、前記第１の電圧電流変換回
路の相互コンダクタンスも可変可能であることを特徴と
する第５の発明記載の可変利得増幅器である。A sixth invention is the variable gain amplifier according to the fifth invention, wherein the transconductance of the first voltage-current conversion circuit is also variable.
【００１８】第７の発明は、無線信号をベースバンド信
号に変換するベースバンド回路と、前記ベースバンド信
号を増幅する第１乃至第６の発明の可変利得増幅器とを
具備することを特徴とする無線受信機である。A seventh invention is characterized by comprising a baseband circuit for converting a radio signal into a baseband signal, and the variable gain amplifier of the first to sixth inventions for amplifying the baseband signal. It is a wireless receiver.
【００１９】本発明によれば、主増幅回路の利得と同時
にフィードバック回路に備わる低域通過フィルタのカッ
トオフ周波数も可変とすることにより、主増幅回路の利
得を変化させても、この変化させた利得を与えられる下
限周波数の変動を抑えることができる。According to the present invention, the gain of the main amplifier circuit and the cutoff frequency of the low-pass filter provided in the feedback circuit are made variable at the same time, so that even if the gain of the main amplifier circuit is changed, this is changed. The fluctuation of the lower limit frequency to which the gain is given can be suppressed.
【００２０】[0020]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００２１】図１に示されるように、可変利得増幅器
は、利得Ａの可変の主増幅回路１１と、この主増幅回路
１１の出力に接続されるフィードバック増幅回路１２
と、主増幅器１２とフィードバック増幅回路１２の制御
入力に接続される利得制御回路１３とで構成される。フ
ィードバック増幅回路１２は利得Ｆ固定の副増幅回路１
５及び通過帯域可変の低域通過フィルタ回路１６を含
む。利得制御回路１３は主増幅回路１１の利得及び低域
通過フィルタ回路１６の通過帯域を制御する。As shown in FIG. 1, the variable gain amplifier includes a variable main amplification circuit 11 having a gain A and a feedback amplification circuit 12 connected to the output of the main amplification circuit 11.
And a gain control circuit 13 connected to the control input of the main amplifier 12 and the feedback amplification circuit 12. The feedback amplifier circuit 12 is a sub-amplifier circuit 1 with a fixed gain F.
5 and a low pass filter circuit 16 having a variable pass band. The gain control circuit 13 controls the gain of the main amplification circuit 11 and the pass band of the low pass filter circuit 16.
【００２２】入力端子１０からの入力信号は、主増幅回
路１１の非反転入力に与えられる。主増幅回路１１の出
力信号は出力端子１４へ導かれると共に、フィードバッ
ク増幅回路１２の入力に供給される。フィードバック増
幅回路１２の出力は、主増幅回路１１の反転入力にフィ
ードバック信号として与えられる。フィードバック増幅
回路１２に入力されている信号は、副増幅回路１５によ
り増幅される。増幅された入力信号から低域通過フィル
タ回路１６によって直流成分のみが取り出される。フィ
ードバック増幅回路１２からの直流成分出力が主増幅回
路１１の反転入力に入力される。これにより、直流成分
出力は非反転入力に入力される入力信号の直流オフセッ
ト成分を打ち消すように働く。こうして直流オフセット
をキャンセルすることができる。The input signal from the input terminal 10 is given to the non-inverting input of the main amplifier circuit 11. The output signal of the main amplifier circuit 11 is guided to the output terminal 14 and supplied to the input of the feedback amplifier circuit 12. The output of the feedback amplifier circuit 12 is given to the inverting input of the main amplifier circuit 11 as a feedback signal. The signal input to the feedback amplification circuit 12 is amplified by the sub amplification circuit 15. Only a DC component is extracted from the amplified input signal by the low pass filter circuit 16. The DC component output from the feedback amplifier circuit 12 is input to the inverting input of the main amplifier circuit 11. As a result, the DC component output acts to cancel the DC offset component of the input signal input to the non-inverting input. In this way, the DC offset can be canceled.
【００２３】主増幅回路１１の利得切り替えは、出力信
号のレベルに応じた信号Ｖｃｏｎｔに従って利得制御回
路１３により発生される制御信号Ｖｃａを受けて行わ
れ、これと同時に低域通過フィルタ１６の低域カットオ
フ周波数も利得制御回路１３からの制御信号Ｖｃｆによ
り制御される。なお、利得切り替えに際しては主増幅回
路の出力、入力のどちらを参照しても良い。The gain switching of the main amplifier circuit 11 is performed by receiving the control signal Vca generated by the gain control circuit 13 according to the signal Vcont corresponding to the level of the output signal, and at the same time, the low pass of the low pass filter 16 is performed. The cutoff frequency is also controlled by the control signal Vcf from the gain control circuit 13. When switching the gain, either the output or the input of the main amplifier circuit may be referred to.
【００２４】利得制御回路１３は、主増幅回路１１の利
得を上げるように制御信号Ｖｃａを与えるとき、同時に
低域通過フィルタ１６のカットオフ周波数を下げるよう
に制御信号Ｖｃｆを与える。この可変利得増幅器の入出
力特性は、
Ｔ（ｓ）＝Ａ（１＋ＣＲｓ）／（ＦＡ＋１＋ＣＲｓ） （１）
となる。The gain control circuit 13 gives the control signal Vca to increase the gain of the main amplifier circuit 11, and at the same time, gives the control signal Vcf to decrease the cutoff frequency of the low-pass filter 16. The input / output characteristic of this variable gain amplifier is T (s) = A (1 + CRs) / (FA + 1 + CRs) (1).
【００２５】ここでＡは主増幅回路１１の利得、Ｆは副
増幅回路１５の利得（但し、ここでは低域通過フィルタ
の通過域の利得は１倍としている）、ＣＲは低域通過フ
ィルタ回路１６のカットオフ周波数（ｆｏ＝１／（２π
ＣＲ））に相当する時定数を表す。ここでは、Ｆが一定
なのでＡ／ＣＲが一定になるように主増幅回路１１およ
び低域通過フィルタ１６が制御されると仮定する。従来
の可変利得増幅器と本実施形態に係る可変利得増幅器の
伝達特性の大きな違いは、時定数ＣＲがＡと同時に変化
することにある。これを周波数特性として表したグラフ
が、図２である。すなわち、主増幅回路１１の利得Ａが
Ａ１の時に直流利得Ｔ（０）を示すカットオフ周波数ｆ
ｏは１／（２π（ＣＲ）１）である。同様に、Ａ２の時
はｆｏ＝１／（２π（ＣＲ）２）、Ａ３の時はｆｏ＝１
／（２π（ＣＲ）３）である。Here, A is the gain of the main amplifier circuit 11, F is the gain of the sub-amplifier circuit 15 (provided that the gain of the pass band of the low pass filter is 1 in this case), and CR is the low pass filter circuit. 16 cutoff frequencies (fo = 1 / (2π
(CR)) represents the time constant. Here, since F is constant, it is assumed that the main amplifier circuit 11 and the low-pass filter 16 are controlled so that A / CR is constant. The major difference between the transfer characteristics of the conventional variable gain amplifier and the variable gain amplifier according to this embodiment is that the time constant CR changes at the same time as A. FIG. 2 is a graph showing this as a frequency characteristic. That is, when the gain A of the main amplifier circuit 11 is A1, the cutoff frequency f showing the DC gain T (0).
o is 1 / (2π (CR) 1). Similarly, fo = 1 / (2π (CR) 2) when A2 and fo = 1 when A3.
/ (2π (CR) 3).
【００２６】利得がＡを維持できる下限周波数（厳密に
は利得がＡ／√２倍になる周波数）は、ＡＦ／（２πＣ
Ｒ）で表される。すなわち、本実施形態の場合、利得Ａ
がＡ１，Ａ２，Ａ３と変わっても下限周波数ＡＦ／（２
πＣＲ）が変化しないことが分かる。その代わり、ＣＲ
を利得Ａに応じて変化させるため、直流利得Ｔ（０）
（≒１／Ｆ）に交差する周波数が利得Ａに応じてシフト
するが、直流利得（直流オフセット減衰量）Ｔ（０）に
は影響しない。The lower limit frequency at which the gain can maintain A (strictly speaking, the frequency at which the gain becomes A / √2 times) is AF / (2πC
R). That is, in the case of this embodiment, the gain A
Even if is changed to A1, A2, A3, the lower limit frequency AF / (2
It can be seen that πCR) does not change. Instead, CR
Is changed according to the gain A, the DC gain T (0)
The frequency crossing (≈1 / F) shifts according to the gain A, but does not affect the DC gain (DC offset attenuation amount) T (0).
【００２７】以下に、カットオフ周波数の変更可能な低
域通道フィルタ機能を有するフィードバック増幅回路１
２について説明する。A feedback amplifier circuit 1 having a low-pass filter function whose cutoff frequency can be changed will be described below.
2 will be described.
【００２８】（第１の実施形態）図３は、第１の実施形
態に係るフィードバック増幅回路１２の回路図である。(First Embodiment) FIG. 3 is a circuit diagram of a feedback amplifier circuit 12 according to the first embodiment.
【００２９】フィードバック増幅回路１２は、演算増幅
器３２と、演算増幅器３２の反転入力瑞子と出力端子と
の間に並列接続され、容量値が可変の可変容量素子３３
及び第１の抵抗素子（抵抗値Ｒ）３１−１と、入力端子
と演算増幅器３２の反転入力端子にさらに接続されてい
る第２の抵抗素子３１−２とを備える。また、演算増幅
器３２の反転入力端子には、図１の主増幅回路１１の出
力信号が第２の抵抗素子（抵抗値Ｒ２）３１−２を介し
て入力され、演算増幅器３２の非反転入力端子には参照
電圧Ｖｒｅｆが印加される。この参照電圧Ｖｒｅｆは、
演算増幅器３２の動作のために加える直流電圧であり、
本発明の動作には直接影響しない。The feedback amplifier circuit 12 is connected in parallel between the operational amplifier 32 and the inverting input element and the output terminal of the operational amplifier 32, and the variable capacitance element 33 having a variable capacitance value.
And a first resistance element (resistance value R) 31-1, and a second resistance element 31-2 further connected to the input terminal and the inverting input terminal of the operational amplifier 32. The output signal of the main amplifier circuit 11 of FIG. 1 is input to the inverting input terminal of the operational amplifier 32 through the second resistance element (resistance value R2) 31-2, and the non-inverting input terminal of the operational amplifier 32 is input. A reference voltage Vref is applied to. This reference voltage Vref is
DC voltage applied for the operation of the operational amplifier 32,
It does not directly affect the operation of the present invention.
【００３０】演算増幅器３２と可変容量素子３３と第２
の抵抗素子３１−２により、低域通過フィルタ１６を構
成し、第１及び第２の抵抗素子３１−１，３１−２と演
算増幅器３２により、副増幅回路１５を構成したもので
ある。Operational amplifier 32, variable capacitance element 33, and second
The low-pass filter 16 is configured by the resistance element 31-2 of 1), and the sub-amplification circuit 15 is configured by the first and second resistance elements 31-1, 31-2 and the operational amplifier 32.
【００３１】主増幅回路の利得Ａが増大すると同時に可
変容量素子３３の容量値も上げることによって、フィル
タ１６のカットオフ周波数は下がる。尚、副増幅回路１
５の利得ＦはＲ１／Ｒ２で決まる。The cutoff frequency of the filter 16 is lowered by increasing the capacitance value of the variable capacitance element 33 at the same time as the gain A of the main amplifier circuit is increased. The sub-amplifier circuit 1
The gain F of 5 is determined by R1 / R2.
【００３２】可変容量素子３３は、例えば具体的に図６
に示されるような方法で容量値を切り替えるユニットを
用いる。複数、例えば４つの容量素子３４の一方端が互
いに接続され、他方端がスイッチ３５の接点にそれぞれ
接続される。スイッチ３５は、利得割算回路１３から送
信される制御信号Ｖｃｆにより切り替えられる。スイッ
チ素子３５は、ＣＭＯＳトランジスタを用いたスイッチ
などにより実現できる。The variable capacitance element 33 is specifically shown in FIG.
A unit for switching the capacitance value by the method shown in is used. One ends of a plurality of, for example, four capacitance elements 34 are connected to each other, and the other ends are connected to the contacts of the switch 35, respectively. The switch 35 is switched by the control signal Vcf transmitted from the gain division circuit 13. The switch element 35 can be realized by a switch using a CMOS transistor or the like.
【００３３】（第２の実施形態）図４は、第２の実施形
態に係るフィードバック増幅回路１２の回路図である。
このフィードバック増幅回路１２は図３と基本的に同じ
であるが、容量値を切り替える代わりに抵抗素子を切り
替える。すなわち、主増幅回路の利得Ａが増大するに従
って第２の可変抵抗素子４１−２の抵抗値を増加するこ
とによってフィルタ１６のカットオフ周波数は下げられ
る。また、主増幅回路の利得Ａが増大するに従って第２
の可変抵抗素子４１−２の抵抗値を減少することによっ
てフィルタ１６のカットオフ周波数は上げられる。フィ
ードバック増幅回路１２としての利得Ｆを一定に保つた
めに、２本の可変抵抗素子４１ー１，４１−２は２本の
可変抵抗素子４１の抵抗比を一定に保ちつつ調整され
る。可変抵抗素子４１の具体的な構成例は、図７の
（ａ）および（ｂ）に示した。（ａ）は複数、例えば４
つの抵抗素子４４を並列接続し、それらをスイッチ素子
４５により切り替える例を示している。（ｂ）は直列に
接続された複数、例えば４つの抵抗素子４４を短絡する
ようにしている。スイッチ素子は、ＣＭＯＳトランジス
タを用いたスイッチなどにより実現できる。図には示さ
なかったが、抵抗素子４１の他に、ＣＭＯＳトランジス
タのオン抵抗を利用した方法や、電圧一電流変換回路で
疑似抵抗回路を構成する方法を用いても良い。(Second Embodiment) FIG. 4 is a circuit diagram of a feedback amplifier circuit 12 according to the second embodiment.
This feedback amplifier circuit 12 is basically the same as that of FIG. 3, but switches the resistance element instead of switching the capacitance value. That is, the cutoff frequency of the filter 16 is lowered by increasing the resistance value of the second variable resistance element 41-2 as the gain A of the main amplifier circuit increases. Also, as the gain A of the main amplification circuit increases, the second
The cutoff frequency of the filter 16 is increased by decreasing the resistance value of the variable resistance element 41-2. In order to keep the gain F of the feedback amplifier circuit 12 constant, the two variable resistance elements 41-1 and 41-2 are adjusted while keeping the resistance ratio of the two variable resistance elements 41 constant. Specific configuration examples of the variable resistance element 41 are shown in FIGS. 7A and 7B. (A) is plural, for example 4
An example in which one resistance element 44 is connected in parallel and they are switched by the switch element 45 is shown. In FIG. 6B, a plurality of, for example, four resistance elements 44 connected in series are short-circuited. The switch element can be realized by a switch using a CMOS transistor or the like. Although not shown in the figure, in addition to the resistance element 41, a method using the on-resistance of a CMOS transistor or a method of forming a pseudo resistance circuit with a voltage-current conversion circuit may be used.
【００３４】（第３の実施形態）図５は、第３の実施形
態に係るフィードバック増幅回路１２の回路図である。(Third Embodiment) FIG. 5 is a circuit diagram of a feedback amplifier circuit 12 according to the third embodiment.
【００３５】本実施例は、第１又は第２の実施例と異な
り、演算増幅器や抵抗素子を用いず、相互コンダクタン
スが可変な電圧一電流変換回路５１、５２と、容量素子
５３とを備える。第１電圧−電流変換回路５１は入力信
号電圧をこの信号電圧に比例する電流に変換される。第
１電圧−電流変換回路５１の出力には容量素子５３が接
続される。第２の電圧−電流変換回路５２の入出力端は
容量素子５３によって短絡されている。この第２の電圧
−電流変換回路５２は等価的に抵抗素子として動作して
いる。The present embodiment differs from the first or second embodiment in that it does not use operational amplifiers or resistance elements, but includes voltage-current conversion circuits 51 and 52 with variable transconductance, and a capacitive element 53. The first voltage-current conversion circuit 51 converts the input signal voltage into a current proportional to this signal voltage. The capacitive element 53 is connected to the output of the first voltage-current conversion circuit 51. The input / output terminal of the second voltage-current conversion circuit 52 is short-circuited by the capacitive element 53. The second voltage-current conversion circuit 52 equivalently operates as a resistance element.
【００３６】第２電圧−電流変換回路５２及び容量素子
５３により、信号利得を有する次の低域通過フィルタ回
路（図１の１６）を構成している。電圧−電流変換回路
５１、５２の相互コンダクタンスをそれぞれＧｍ１、Ｇ
ｍ２によって表すと、図１に示した副増幅回路の信号利
得ＦはＧｍ１／Ｇｍ２となり、カットオフ周波数はＧｍ
２／２πＣで表される。ここで、Ｃは容量素子５３の容
量値を表す。主増幅回路１１が利得制御回路１３から利
得制御信号Ｖｃｆを受け、主増幅回路１１の利得Ａが増
やされたときには、電圧−電流変換回路５１、５２は利
得制御信号ＶｃｆによってＧｍ１とＧｍ２を同時に同じ
割合だけ下げるように制御される。Ｇｍ１とＧｍ２を同
時に同じ割合だけ下げたのは利得Ｆを一定に保つためで
ある。また、Ｇｍ２を下げると等価的な抵抗値Ｒ（＝１
／Ｇｍ２）は逆に増大する。したがって、フィードバッ
ク増幅回路１２としての信号利得Ｆは一定を保ちつつ、
カットオフ周波数（ｆｏ（＝１／（２πＣＲ））が下が
る。The second voltage-current conversion circuit 52 and the capacitive element 53 constitute the following low pass filter circuit (16 in FIG. 1) having a signal gain. The transconductances of the voltage-current conversion circuits 51 and 52 are Gm1 and Gm, respectively.
When expressed by m2, the signal gain F of the sub-amplifier circuit shown in FIG. 1 is Gm1 / Gm2, and the cutoff frequency is Gm.
It is represented by 2 / 2πC. Here, C represents the capacitance value of the capacitive element 53. When the main amplification circuit 11 receives the gain control signal Vcf from the gain control circuit 13 and the gain A of the main amplification circuit 11 is increased, the voltage-current conversion circuits 51 and 52 make Gm1 and Gm2 the same at the same time by the gain control signal Vcf. It is controlled to lower by a percentage. The reason why Gm1 and Gm2 are simultaneously decreased by the same ratio is to keep the gain F constant. Further, when Gm2 is lowered, the equivalent resistance value R (= 1
Conversely, / Gm2) increases. Therefore, while keeping the signal gain F as the feedback amplification circuit 12 constant,
The cutoff frequency (fo (= 1 / (2πCR)) decreases.
【００３７】逆に、主増幅回路１１の信号利得Ａを下げ
るときはＧｍ１、Ｇｍ２を同時に上げるようにフィード
バック増幅回路１２は制御されればよい。On the contrary, when the signal gain A of the main amplifier circuit 11 is lowered, the feedback amplifier circuit 12 may be controlled so that Gm1 and Gm2 are simultaneously raised.
【００３８】図８と図９は、図５の実施例で示したフィ
ードバック増幅回路１２に用いている電圧−電流変換回
路５１、５２の具体的な回路の例を示す。図８はバイポ
ーラトランジスタで構成した電圧−電流変換回路を示
し、図９はＭＯＳトランジスタで構成した電圧−電流変
換回路を示す。8 and 9 show examples of specific circuits of the voltage-current conversion circuits 51 and 52 used in the feedback amplifier circuit 12 shown in the embodiment of FIG. FIG. 8 shows a voltage-current conversion circuit composed of bipolar transistors, and FIG. 9 shows a voltage-current conversion circuit composed of MOS transistors.
【００３９】図８の電圧−電流変換回路では、バイポー
ラトランジスタＱ１，Ｑ２のコレクタは電流源に接続さ
れ、また、コレクタ間に抵抗Ｒ１１が接続される。トラ
ンジスタＱ１，Ｑ２のエミッタは電流源を介して接地さ
れる。トランジスタＱ１，Ｑ２のベースは差動増幅器Ａ
１，Ａ２の出力端子に接続される。差動増幅器Ａ１，Ａ
２の非反転入力端子はトランジスタＱ１，Ｑ２のコレク
タにそれぞれ接続される。差動増幅器Ａ１の反転入力端
子は入力端子５５の一方に接続される。差動増幅器Ａ２
の反転入力端子はトランジスタＱ２のベースに接続され
る。バイポーラトランジスタＱ３，Ｑ４のコレクタは可
変電流源に夫々接続されると共に出力端子５６にそれぞ
れ接続される。トランジスタＱ３，Ｑ４のエミッタは可
変電流源を介して接地される。トランジスタＱ３のベー
スはトランジスタＱ１のベースに接続される。トランジ
スタＱ４のベースは入力端子の他方に接続される。In the voltage-current conversion circuit of FIG. 8, the collectors of the bipolar transistors Q1 and Q2 are connected to the current source, and the resistor R11 is connected between the collectors. The emitters of the transistors Q1 and Q2 are grounded via the current source. The bases of the transistors Q1 and Q2 are the differential amplifier A.
1, connected to the output terminals of A2. Differential amplifier A1, A
The two non-inverting input terminals are connected to the collectors of the transistors Q1 and Q2, respectively. The inverting input terminal of the differential amplifier A1 is connected to one of the input terminals 55. Differential amplifier A2
The inverting input terminal of is connected to the base of the transistor Q2. The collectors of the bipolar transistors Q3 and Q4 are connected to the variable current source and the output terminal 56, respectively. The emitters of the transistors Q3 and Q4 are grounded via the variable current source. The base of the transistor Q3 is connected to the base of the transistor Q1. The base of the transistor Q4 is connected to the other input terminal.
【００４０】入力端子５５に入力される信号電圧に比例
した電流を出力端子５６から出力する。この回路の相互
コンダクタンスは次式（２）で表される。A current proportional to the signal voltage input to the input terminal 55 is output from the output terminal 56. The transconductance of this circuit is expressed by the following equation (2).
【００４１】
Ｇｍ１、Ｇｍ２＝Ｉ２／（Ｉ１＊Ｒ１） （２）
したがって、コンダクタンスＧｍ１やＧｍ２はＩ１とＩ
２の比を変えることによって制御できる。しかしなが
ら、この回路の入力動作範囲がＩ１＊Ｒ１で決まるた
め、Ｉ１を操作すると入力動作範囲まで変わってしま
う。従ってＩ２のみを変化させるのが望ましい。Gm1, Gm2 = I2 / (I1 * R1) (2) Therefore, the conductances Gm1 and Gm2 are I1 and I
It can be controlled by changing the ratio of 2. However, since the input operation range of this circuit is determined by I1 * R1, if I1 is operated, the input operation range also changes. Therefore, it is desirable to change only I2.
【００４２】図９の電圧−電流変換回路では、ＭＯＳト
ランジスタＭ１，Ｍ２のドレインが電流源に接続され、
出力端子Ｉｏｕｔ＋，Ｉｏｕｔ−にそれぞれ接続され
る。トランジスタＭ１，Ｍ２のソースがＭＯＳトランジ
スタＭ３，Ｍ４のドレイン−ソース路をそれぞれ介して
電源Ｖｓｓに接続される。トランジスタＭ１，Ｍ２のゲ
ートは差動増幅器Ａ１，Ａ２の出力端子にそれぞれ接続
される。トランジスタＭ３，Ｍ４のゲートは入力端子Ｖ
ｉｎ＋，Ｖｉｎ−にそれぞれ接続される。差動増幅器Ａ
１，Ａ２の非反転入力端子はＶｃｆ端子にそれぞれ接続
される。差動増幅器Ａ１，Ａ２の反転入力端子はトラン
ジスタＭ１，Ｍ２のソースにそれぞれ接続される。In the voltage-current conversion circuit of FIG. 9, the drains of the MOS transistors M1 and M2 are connected to a current source,
The output terminals Iout + and Iout- are respectively connected. The sources of the transistors M1 and M2 are connected to the power supply Vss through the drain-source paths of the MOS transistors M3 and M4, respectively. The gates of the transistors M1 and M2 are connected to the output terminals of the differential amplifiers A1 and A2, respectively. The gates of the transistors M3 and M4 are input terminals V
It is connected to in + and Vin-, respectively. Differential amplifier A
The non-inverting input terminals of 1 and A2 are connected to the Vcf terminal, respectively. The inverting input terminals of the differential amplifiers A1 and A2 are connected to the sources of the transistors M1 and M2, respectively.
【００４３】入力電圧は端子Ｖｉｎ＋とＶｉｎ−から入
力し、出力電流はＩｏｕｔ＋とＩｏｕｔ−から取り出さ
れる。トランジスタＭ３とＭ４の相互コンダクタンスを
制御することにより電圧−電流変換回路の相互コンダク
タンスＧｍ１やＧｍ２を変えることができる。トランジ
スタＭ３やＭ４が線形領域で動作するように動作点が決
められたと仮定すると、トランジスタＭ３やＭ４の相互
コンダクタンスは、トランジスタＭ３やＭ４のドレイン
−ソース間電圧に比例するので、トランジスタＭ３やＭ
４のドレイン電圧をコントロールすることによって相互
コンダクタンスが制御される。The input voltage is input from the terminals Vin + and Vin-, and the output current is extracted from Iout + and Iout-. By controlling the mutual conductance of the transistors M3 and M4, the mutual conductances Gm1 and Gm2 of the voltage-current conversion circuit can be changed. Assuming that the operating point is determined so that the transistors M3 and M4 operate in the linear region, the transconductance of the transistors M3 and M4 is proportional to the drain-source voltage of the transistors M3 and M4.
By controlling the drain voltage of 4, the transconductance is controlled.
【００４４】演算増幅器Ａ１，Ａ２とトランジスタＭ
１、Ｍ２との帰還構成により、トランジスタＭ１、Ｍ２
のソース電圧と非反転入力に印加する電圧とが等しくな
るように電圧−電流変換回路が動作し、トランジスタＭ
３、Ｍ４のドレイン電圧が演算増幅器Ａ１、Ａ２の非反
転入力に加える電圧により制御される。従って、利得制
御回路１３からの制御信号Ｖｃｆを演算増幅器Ａ１、Ａ
２の非反転入力に加えることにより電圧−電流変換回路
５１、５２の相互コンダクタンスを変えることが可能に
なる。Operational amplifiers A1 and A2 and transistor M
Due to the feedback configuration with 1 and M2, the transistors M1 and M2
Of the transistor M is operated so that the source voltage of the
The drain voltage of M3 and M4 is controlled by the voltage applied to the non-inverting inputs of operational amplifiers A1 and A2. Therefore, the control signal Vcf from the gain control circuit 13 is supplied to the operational amplifiers A1 and A2.
It is possible to change the mutual conductance of the voltage-current conversion circuits 51 and 52 by applying it to the second non-inverting input.
【００４５】次に、本発明をダイレクトコンバージョン
受信機に適用した実施形態を説明する。Next, an embodiment in which the present invention is applied to a direct conversion receiver will be described.
【００４６】図１０によると、無線信号が入力される低
ノイズ増幅器１０１の出力端子は乗算器１０２の一方入
力端子に接続される。乗算器１０２の他方入力端子には
局部信号ＬＯが入力される。乗算器１０２の出力端子は
フィルタ１０３を介して可変利得増幅器１０４に接続さ
れる。この可変利得増幅器１０４は図１に示される可変
利得増幅器に相当する。即ち、可変利得増幅器１０４は
フィルタ１０３からの信号が入力される加算器１０５と
この加算器１０５の出力端子に接続される増幅器１０６
と低域通過フィルタ１０７を含み、増幅器１０６の出力
信号を加算器１０５にフィードバックするフィードバッ
ク回路とゲインコントローラ１０８とで構成される。According to FIG. 10, the output terminal of the low noise amplifier 101 to which the radio signal is input is connected to one input terminal of the multiplier 102. The local signal LO is input to the other input terminal of the multiplier 102. The output terminal of the multiplier 102 is connected to the variable gain amplifier 104 via the filter 103. The variable gain amplifier 104 corresponds to the variable gain amplifier shown in FIG. That is, the variable gain amplifier 104 includes the adder 105 to which the signal from the filter 103 is input and the amplifier 106 connected to the output terminal of the adder 105.
And a low pass filter 107, and is composed of a feedback circuit for feeding back the output signal of the amplifier 106 to the adder 105 and a gain controller 108.
【００４７】上記構成の受信機によると、無線周波数信
号は増幅器１０１により増幅され、乗算器１０２によっ
て局部信号ＬＯに乗算され、乗算信号が生成される。こ
の乗算信号はローパスフィルタ１０３によりフィルタ処
理され、ベースバンド信号が生成される。このベースバ
ンド信号は可変利得増幅器１０４に入力される。可変利
得増幅器１０４では入力されたベースバンド信号は加算
器１０５を介して増幅器１０６に入力され、この増幅器
１０６により増幅され、出力信号として出力端子より出
力される。また、この増幅信号はフィルタ１０７を介し
て加算器１０５にフィードバックされる。According to the receiver having the above structure, the radio frequency signal is amplified by the amplifier 101 and is multiplied by the local signal LO by the multiplier 102 to generate a multiplication signal. The multiplication signal is filtered by the low pass filter 103 to generate a baseband signal. This baseband signal is input to the variable gain amplifier 104. In the variable gain amplifier 104, the input baseband signal is input to the amplifier 106 via the adder 105, amplified by the amplifier 106, and output from the output terminal as an output signal. Further, this amplified signal is fed back to the adder 105 via the filter 107.
【００４８】上記のような動作において、フィルタ１０
３からの信号に応じて増幅器１０６の利得が利得制御器
１０８によって増加または減少されると、同時に低域通
過フィルタ１０７のカットオフ周波数が利得制御器１０
８によって減少または増加される。これにより、増幅器
１０６の利得が変化されても出力信号の下限周波数の変
動が抑えられ、良好なオフセットキャンセルが実現でき
る。In the above operation, the filter 10
When the gain of the amplifier 106 is increased or decreased by the gain controller 108 according to the signal from the amplifier 3, the cutoff frequency of the low-pass filter 107 is simultaneously increased.
Reduced or increased by 8. As a result, even if the gain of the amplifier 106 is changed, fluctuations in the lower limit frequency of the output signal are suppressed, and good offset cancellation can be realized.
【００４９】本発明は、上述した実施形態に限られず、
適宜変更可能である。例えば、上述した実施形態では、
副増幅回路の利得Ｆを固定として説明した。しかし、利
得Ｆを固定にしたのは説明の便宜上である。すなわち、
主増幅回路１１の利得がＡとした場合、下限周波数はＡ
Ｆ／（２πＣＲ）である。本実施形態の趣旨は利得Ａが
変化してもこの下限周波数を固定させることである。し
たがって、この趣旨を逸脱しない範囲内で利得Ｆを変化
させても良い。The present invention is not limited to the above embodiment,
It can be changed as appropriate. For example, in the embodiment described above,
It has been described that the gain F of the sub-amplifier circuit is fixed. However, the reason why the gain F is fixed is for convenience of explanation. That is,
When the gain of the main amplifier circuit 11 is A, the lower limit frequency is A
F / (2πCR). The purpose of this embodiment is to fix this lower limit frequency even if the gain A changes. Therefore, the gain F may be changed within a range that does not deviate from this gist.
【００５０】本実施形態に係る可変利得増幅器は、利得
切り替え時に低域側の信号帯域幅の変動が許されない移
動体通信系に用いられる。The variable gain amplifier according to this embodiment is used in a mobile communication system in which fluctuations in the signal bandwidth on the low frequency side are not allowed at the time of gain switching.
【００５１】[0051]
【発明の効果】本発明によれば、主増幅回路の利得を変
化させても、利得の変化による下限周波数の変動を抑
え、かつ良好なオフセットキャンセルを可能にした集積
可能な可変利得増幅器を提供する。According to the present invention, there is provided an integrable variable gain amplifier capable of suppressing the fluctuation of the lower limit frequency due to the change of the gain even when the gain of the main amplifier circuit is changed and enabling the good offset cancellation. To do.
【図１】本発明の実施形態に係る可変利得増幅器のブロ
ック図。FIG. 1 is a block diagram of a variable gain amplifier according to an embodiment of the present invention.
【図２】図１に示した可変利得増幅器の利得一周波数特
性を示すグラフ、2 is a graph showing gain-frequency characteristics of the variable gain amplifier shown in FIG.
【図３】実施例１に係るフィードバック増幅回路１２の
回路図。FIG. 3 is a circuit diagram of a feedback amplifier circuit 12 according to the first embodiment.
【図４】実施例２に係るフィードバック増幅回路１２の
回路図。FIG. 4 is a circuit diagram of a feedback amplifier circuit 12 according to a second embodiment.
【図５】実施例３に係るフィードバック増幅回路１２の
回路図。FIG. 5 is a circuit diagram of a feedback amplifier circuit 12 according to a third embodiment.
【図６】可変容量素子の具体例を示す。FIG. 6 shows a specific example of a variable capacitance element.
【図７】可変抵抗素子の具体例を示す。FIG. 7 shows a specific example of a variable resistance element.
【図８】電圧/電流変換回路の具体例を示す。FIG. 8 shows a specific example of a voltage / current conversion circuit.
【図９】電圧/電流変換回路５１，５２の他の具体例を
示す。FIG. 9 shows another specific example of the voltage / current conversion circuits 51 and 52.
【図１０】本発明の可変利得増幅器を用いた無線受信機
のブロック図。FIG. 10 is a block diagram of a wireless receiver using the variable gain amplifier of the present invention.
【図１１】従来のオフセットキャンセル機能を持たせた
可変利得増幅器のブロック図FIG. 11 is a block diagram of a conventional variable gain amplifier having an offset cancel function.
【図１２】図１０の可変利得増幅器の利得−周波数特性
を示すグラフ。12 is a graph showing a gain-frequency characteristic of the variable gain amplifier of FIG.
１０ 入力端子
１１ 主増幅回路
１２ フィードバック増幅回路
１３ 利得制御回路
１４ 出力端子
１５ 副増幅回路
１６ 通過帯域の変更可能な低域通過フィルタ回路
３１ 抵抗素子
３２ 演算増幅器
３３ 可変容量素子
３４ 容量素子
３５ スイッチ素子
４１ 可変抵抗素子
４２ 演算増幅器
４３ 容量素子
４４ 抵抗素子
４５ スイッチ素子
５１、５２ 相互コンダクタンスが可変な電圧一電流変
換回路
５３ 容量素子
５４ 演算増幅器
５５ 入力端子
５６ 出力端子
６０ 入力端子
６１ 主増幅回路
６２ フィードバック増幅回路
６４ 出力端子
６５ 副増幅回路
６６ 低域通過フィルタ回路
１０１ 低ノイズ増幅器
１０２ 乗算器
１０３ フィルタ
１０４ 可変利得増幅器
１０５ 加算器
１０６ 増幅器
１０７ 低域通過フィルタ
１０８ ゲインコントローラ
Ｍ ＭＯＳトランジスタ
Ｑ バイポーラトランジスタDESCRIPTION OF SYMBOLS 10 input terminal 11 main amplification circuit 12 feedback amplification circuit 13 gain control circuit 14 output terminal 15 sub-amplification circuit 16 low pass filter circuit 31 whose pass band can be changed 31 resistance element 32 operational amplifier 33 variable capacitance element 34 capacitance element 35 switch element 41 variable resistance element 42 operational amplifier 43 capacitance element 44 resistance element 45 switch element 51, 52 mutual conductance variable voltage-current conversion circuit 53 capacitance element 54 operational amplifier 55 input terminal 56 output terminal 60 input terminal 61 main amplification circuit 62 feedback Amplifier circuit 64 Output terminal 65 Sub-amplifier circuit 66 Low pass filter circuit 101 Low noise amplifier 102 Multiplier 103 Filter 104 Variable gain amplifier 105 Adder 106 Amplifier 107 Low pass filter 108 Gain controller M MOS transistor Q Bipolar transistor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 正 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 板倉 哲朗 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5J091 AA01 AA47 CA13 CA61 FA17 HA02 HA10 HA25 HA29 HA30 HA39 KA00 KA01 KA02 KA05 KA26 KA41 KA42 MA11 SA10 SA13 TA01 TA03 5J100 JA01 LA00 LA02 QA01 SA01 SA02 SA04 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Tadashi Arai 1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Ceremony Company Toshiba Microelectronics Sen Inside (72) Inventor Tetsuro Itakura 1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Inside the Toshiba Research and Development Center F-term (reference) 5J091 AA01 AA47 CA13 CA61 FA17 HA02 HA10 HA25 HA29 HA30 HA39 KA00 KA01 KA02 KA05 KA26 KA41 KA42 MA11 SA10 SA13 TA01 TA03 5J100 JA01 LA00 LA02 QA01 SA01 SA02 SA04
Claims (9)
号を増幅する利得可変増幅回路と、 前記可変利得増幅回路の出力信号の周波数成分のうち所
定の低域成分のみをフィードバック信号として出力する
フィードバック回路と、 前記可変増幅回路の利得を上げるのに対応して前記フィ
ードバック回路のカットオフ周波数を下げるように制御
する制御手段と、 を備える可変利得増幅器。1. A variable gain amplifier circuit for amplifying a difference signal between an input signal and a feedback signal, and a feedback circuit for outputting only a predetermined low-frequency component of a frequency component of an output signal of the variable gain amplifier circuit as a feedback signal. And a control means for controlling the cutoff frequency of the feedback circuit so as to decrease in response to increasing the gain of the variable amplification circuit.
と、この演算増幅器の反転入力端子と出力端子との間に
並列接続されている可変容量素子及び第１の抵抗素子
と、前記演算増幅器の反転入力端子と前記可変利得増幅
回路の出力端子との間に接続されている第２の抵抗素子
とを備え、前記可変利得増幅回路の利得の増加に対応し
て前記可変容量素子の容量値も増加する請求項１記載の
可変利得増幅器。2. The feedback circuit includes an operational amplifier, a variable capacitance element and a first resistance element connected in parallel between an inverting input terminal and an output terminal of the operational amplifier, and an inverting input of the operational amplifier. A second resistance element connected between the terminal and the output terminal of the variable gain amplification circuit, and the capacitance value of the variable capacitance element also increases in response to an increase in the gain of the variable gain amplification circuit. The variable gain amplifier according to claim 1.
と、この演算増幅器の反転入力端子と出力端子との間で
並列接続されている容量素子及び可変抵抗素子と、前記
演算増幅器の反転入力端子と前記可変増幅回路の出力端
子との間に接続されている抵抗素子とを備え、前記可変
利得増幅回路の利得を上げるのに対応して前記可変抵抗
素子の抵抗値も上げることを特徴とする請求項１記載の
可変利得増幅器。3. The feedback circuit comprises an operational amplifier, a capacitance element and a variable resistance element connected in parallel between the inverting input terminal and the output terminal of the operational amplifier, the inverting input terminal of the operational amplifier, and the inverting input terminal of the operational amplifier. A resistance element connected between the output terminal of the variable amplification circuit and the variable gain circuit, and correspondingly increasing the gain of the variable gain amplification circuit increases the resistance value of the variable resistance element. 1. The variable gain amplifier according to 1.
を特徴とする請求項３記載の可変利得増幅器。4. The variable gain amplifier according to claim 3, wherein the resistance element is also a variable resistance element.
電流変換回路と、この第１の電圧電流変換回路の出力端
子に接続されている容量素子と、前記容量素子と接続さ
れる入力端子およびこの入力端子に接続されている出力
端子とを有し、相互コンダクタンスが可変可能な第２の
電圧電流変換回路と、を備え、前記主増幅回路の利得の
増加に対応して前記第２の電圧電流変換回路の相互コン
ダクタンスを下げる請求項１記載の可変利得増幅器。5. The feedback circuit includes a first voltage-current conversion circuit, a capacitive element connected to an output terminal of the first voltage-current conversion circuit, an input terminal connected to the capacitive element, and A second voltage-current conversion circuit having an output terminal connected to an input terminal and having a variable transconductance, and the second voltage-current conversion circuit in response to an increase in gain of the main amplification circuit. The variable gain amplifier according to claim 1, wherein the transconductance of the conversion circuit is reduced.
ダクタンスも可変可能であることを特徴とする請求項５
記載の可変利得増幅器。6. The transconductance of the first voltage-current conversion circuit is also variable.
A variable gain amplifier as described.
増幅する可変利得増幅回路と、 前記可変利得増幅回路の出力信号の周波数成分の内の所
定の低周波成分だけを前記フィードバック信号として前
記可変利得増幅回路に供給するフィードバック回路と、 前記出力信号の下限周波数を前記可変利得増幅回路の利
得の変更に無関係に実質的に一定にするため前記可変利
得増幅回路の利得および前記フィードバック回路のカッ
トオフ周波数を制御する制御回路と、 を具備する可変利得増幅器。7. A variable gain amplifier circuit for amplifying a difference between an input signal and a feedback signal, and only a predetermined low frequency component of frequency components of an output signal of the variable gain amplifier circuit is used as the feedback signal for the variable gain. A feedback circuit for supplying to an amplifier circuit, and a gain of the variable gain amplifier circuit and a cutoff frequency of the feedback circuit for making the lower limit frequency of the output signal substantially constant regardless of the change of the gain of the variable gain amplifier circuit. And a control circuit for controlling the variable gain amplifier.
し、前記入力信号とフィードバック信号との差を増幅す
る可変利得増幅回路と、 前記可変利得増幅回路の出力信号を実質的に一定にする
ため前記可変利得増幅回路の利得の変更に従ってカット
オフ周波数を変え、前記可変利得増幅回路の出力信号の
周波数成分の内の所定の低周波成分だけを前記フィード
バック信号として前記可変利得増幅回路に供給するフィ
ードバック回路と、 を具備する可変利得増幅器。8. A variable gain amplifier circuit for changing a gain according to a level of an input signal to amplify a difference between the input signal and a feedback signal, and an output signal of the variable gain amplifier circuit to be substantially constant. A feedback circuit that changes the cutoff frequency according to the change of the gain of the variable gain amplifier circuit and supplies only a predetermined low frequency component of the frequency components of the output signal of the variable gain amplifier circuit to the variable gain amplifier circuit as the feedback signal. A variable gain amplifier comprising:
ベースバンド回路と、前記ベースバンド信号を増幅する
請求項１乃至８のいずれか１に記載の可変利得増幅器と
を具備することを特徴とする無線受信機。9. A baseband circuit for converting a radio signal into a baseband signal, and the variable gain amplifier according to claim 1 for amplifying the baseband signal. Wireless receiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218403A JP2003174340A (en) | 2001-09-27 | 2002-07-26 | Variable-gain amplifier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295369 | 2001-09-27 | ||
| JP2001-295369 | 2001-09-27 | ||
| JP2002218403A JP2003174340A (en) | 2001-09-27 | 2002-07-26 | Variable-gain amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174340A true JP2003174340A (en) | 2003-06-20 |
Family
ID=26623012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002218403A Pending JP2003174340A (en) | 2001-09-27 | 2002-07-26 | Variable-gain amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174340A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229336A (en) * | 2005-02-15 | 2006-08-31 | Act Lsi:Kk | Capacitive microphone |
| JP2007508755A (en) * | 2003-10-14 | 2007-04-05 | オーディオアシクス エー／エス | Microphone preamplifier |
| JP2007116493A (en) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | Offset canceller |
| JP2007531342A (en) * | 2003-07-16 | 2007-11-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Input stage resistant to negative voltage swing |
| JP2007533266A (en) * | 2004-04-13 | 2007-11-15 | スカイワークス ソリューションズ，インコーポレイテッド | DC offset correction system and method |
| JP2009537099A (en) * | 2006-06-30 | 2009-10-22 | インテル コーポレイション | Method and apparatus for amplifying multiple signals using a single multiplexed amplifier channel with software controlled AC response |
| JP2010118831A (en) * | 2008-11-12 | 2010-05-27 | Seiko Epson Corp | Automatic gain control circuit and receiving circuit |
| JP2015185863A (en) * | 2014-03-20 | 2015-10-22 | 三菱電機株式会社 | distortion correction circuit |
| KR101687570B1 (en) * | 2016-07-29 | 2016-12-19 | 아스텔 주식회사 | Offset cancellation apparatus using if amplifier and integrator |
| CN109257041A (en) * | 2018-11-05 | 2019-01-22 | 上海艾为电子技术股份有限公司 | control circuit and control method |
| CN109905089A (en) * | 2019-01-25 | 2019-06-18 | 北京大学 | A kind of high speed compound loop control unit and its control method |
| JP2020109906A (en) * | 2019-01-04 | 2020-07-16 | 株式会社東芝 | Filter circuit and amplifier circuit |
| CN115347876A (en) * | 2022-10-17 | 2022-11-15 | 电子科技大学 | Analog front-end circuit for receiving ultrasonic echo signals |
-
2002
- 2002-07-26 JP JP2002218403A patent/JP2003174340A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4693181B2 (en) * | 2003-07-16 | 2011-06-01 | エスティー‐エリクソン、ソシエテ、アノニム | Input stage resistant to negative voltage swing |
| JP2007531342A (en) * | 2003-07-16 | 2007-11-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Input stage resistant to negative voltage swing |
| JP2007508755A (en) * | 2003-10-14 | 2007-04-05 | オーディオアシクス エー／エス | Microphone preamplifier |
| JP2007533266A (en) * | 2004-04-13 | 2007-11-15 | スカイワークス ソリューションズ，インコーポレイテッド | DC offset correction system and method |
| JP2006229336A (en) * | 2005-02-15 | 2006-08-31 | Act Lsi:Kk | Capacitive microphone |
| JP2007116493A (en) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | Offset canceller |
| US8200317B2 (en) | 2006-06-30 | 2012-06-12 | Intel Corporation | Method and apparatus for amplifying multiple signals using a single multiplexed amplifier channel with software controlled AC response |
| JP2009537099A (en) * | 2006-06-30 | 2009-10-22 | インテル コーポレイション | Method and apparatus for amplifying multiple signals using a single multiplexed amplifier channel with software controlled AC response |
| TWI456932B (en) * | 2006-06-30 | 2014-10-11 | Intel Corp | Method and apparatus for amplifying multiple signals using a single multiplexed amplifier channel with software controlled ac response |
| JP2010118831A (en) * | 2008-11-12 | 2010-05-27 | Seiko Epson Corp | Automatic gain control circuit and receiving circuit |
| JP2015185863A (en) * | 2014-03-20 | 2015-10-22 | 三菱電機株式会社 | distortion correction circuit |
| KR101687570B1 (en) * | 2016-07-29 | 2016-12-19 | 아스텔 주식회사 | Offset cancellation apparatus using if amplifier and integrator |
| CN109257041A (en) * | 2018-11-05 | 2019-01-22 | 上海艾为电子技术股份有限公司 | control circuit and control method |
| CN109257041B (en) * | 2018-11-05 | 2024-05-10 | 上海艾为电子技术股份有限公司 | Control circuit and control method |
| JP2020109906A (en) * | 2019-01-04 | 2020-07-16 | 株式会社東芝 | Filter circuit and amplifier circuit |
| JP7012034B2 (en) | 2019-01-04 | 2022-01-27 | 株式会社東芝 | Filter circuit and amplifier circuit |
| CN109905089A (en) * | 2019-01-25 | 2019-06-18 | 北京大学 | A kind of high speed compound loop control unit and its control method |
| CN109905089B (en) * | 2019-01-25 | 2020-06-26 | 北京大学 | High-speed composite loop controller and control method thereof |
| CN115347876A (en) * | 2022-10-17 | 2022-11-15 | 电子科技大学 | Analog front-end circuit for receiving ultrasonic echo signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909323B2 (en) | Variable gain amplifier | |
| JP4956059B2 (en) | Variable gain amplifier | |
| US7683720B1 (en) | Folded-cascode amplifier with adjustable continuous time equalizer | |
| KR100952666B1 (en) | Reconfigurable low noise amplifier using capacitor dividing feedback | |
| US6392487B1 (en) | Variable gain amplifier | |
| De Lima et al. | A linearly tunable low-voltage cmos transconductor with improved common-mode stability and its application to g/sub m/-c filters | |
| EP1504526B1 (en) | Improved variable gain amplifier | |
| KR101250439B1 (en) | CMOS variable gain amplifier | |
| US6771124B1 (en) | System and method for low-noise amplifier with a high frequency response | |
| JP2003174340A (en) | Variable-gain amplifier | |
| JP2006109409A (en) | Variable gain amplifier | |
| JP5434905B2 (en) | Variable gain amplifier | |
| US20090072905A1 (en) | Variable gain amplifier having wide gain variation and wide bandwidth | |
| KR20040048988A (en) | Operational amplifier with chopped input transistor pair | |
| US6346856B1 (en) | Ultra linear high frequency transconductor structure | |
| US10277182B2 (en) | High linearly WiGig baseband amplifier with channel select filter | |
| US6573791B2 (en) | Multipath nested Gm nested miller compensation | |
| US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
| Zhang et al. | A highly linear bulk-driven CMOS OTA for continuous-time filters | |
| JP4907395B2 (en) | Variable gain amplifier circuit | |
| JP2004304330A (en) | Frequency characteristics-variable amplifier circuit and semiconductor integrated circuit device | |
| US7928800B2 (en) | Programmable compensation network for operational amplifiers | |
| JP4272053B2 (en) | Linear amplifier using CMOS capacitor with non-linear characteristics | |
| US7193468B2 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
| KR20060090525A (en) | Low noise amplifier having the properties of image signals eliminating and gain-controlling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |