JP2003174206A - 積層型圧電体素子 - Google Patents
積層型圧電体素子Info
- Publication number
- JP2003174206A JP2003174206A JP2001370396A JP2001370396A JP2003174206A JP 2003174206 A JP2003174206 A JP 2003174206A JP 2001370396 A JP2001370396 A JP 2001370396A JP 2001370396 A JP2001370396 A JP 2001370396A JP 2003174206 A JP2003174206 A JP 2003174206A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- piezoelectric
- layer
- layers
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
面電極と内部電極層との間の電気的導通が確実に確保可
能で,コスト安な積層型圧電体素子を提供しようとする
こと。 【解決手段】 印加電圧に応じて伸張する複数の圧電層
11,12と,印加電圧供給用の内部電極層13,14
とを交互に積層した圧電スタック10と,該圧電スタッ
ク10の側面101,102に内部電極層13,14と
一層おきに導通するよう設けた一対の側面電極とよりな
り,内部電極層13,14は取出電極層132,142
と接合電極層131,141とよりなり,上記取出電極
層131,141は,導電性が高く上記側面電極との導
電性を確保し,上記接合電極層132,142は圧電層
11,12との接合性を確保する。
Description
積層型圧電体素子に関する。
がよく知られている。図13〜図15に示すごとく,積
層型圧電体素子8は,圧電層81,82の層間に内部電
極層83,84を交互に正負に電圧を印加可能となるよ
うに形成した圧電スタック80と,該圧電スタック80
の側面801,802に,上述の内部電極層83,84
と電気的導通を確保して設けた一対の側面電極851,
852とよりなる。なお,圧電層81,82の積層方向
の両端はダミー層18,19を設ける。
5に示すごとく,一方の内部電極層83は一方の側面8
01に露出し,他方の内部電極層84は他方の側面80
2に露出する。圧電スタック80の側面801,802
には,露出した内部電極層83,84の端部と導通する
側面電極851,852を形成する。上記圧電体素子8
は,圧電層81,82用のグリーンシートに内部電極層
83,84用の印刷部を形成し,交互に積層した後に加
圧成形して,乾燥,焼成,機械加工の後に側面電極85
1,852を設けて作成する。
動車等の燃料噴射用インジェクタの駆動源に用いること
が考えられている。インジェクタに用いる場合は,圧電
層に対する印加電圧が低くとも大きな変位を得る高性能
が要求される。そのため非常に多数の圧電層を積層して
圧電体素子を構成することがある。また,圧電体素子に
高い信頼性が必要であり,電圧印加時に生じる応力等か
らクラックが生じることなどがないようにしたい。
る圧電体素子8で,内部電極層83は側面電極851と
導通し,内部電極層84は側面電極852と導通し,内
部電極層83は側面電極852に対して絶縁性を,内部
電極層84は側面電極851に対して絶縁性を確保した
い。そのため,内部電極層83,84は図13から明ら
かであるが,圧電層81,82の外周よりも一回り小さ
く形成する。つまり,圧電層81,82の表面に内部電
極層83,84の非形成部810,820がある。
圧電層81,82は内部電極層83,84によって挟ま
れた部分800にしか電圧が印加されない。よって,圧
電体素子8の周辺部が比較的不活性となる。不活性とな
った部分が歪みの発生を抑圧し,大きな応力の発生原因
となる。そして,上記応力から圧電体素子8にクラック
や割れが生じるおそれがある。
示すごとく,圧電層91と同じ面積の内部電極層93を
設け,非形成部を持たない全面電極構成の圧電体素子9
が考えられる。しかしながら,全面電極構成は,圧電層
91と内部電極層93との接触面積がより広くなる。そ
して,圧電層91と内部電極層93とは組成が異なるた
め剥離や焼成歪みが生じやすい。また,全面電極構成の
場合,電極材料をより多く必要とするため,コストが高
くなりやすい。
も,部分電極構成の場合も,圧電層との接合性を確保す
るため,共材として圧電層と類似または同じ組成のセラ
ミック材を混ぜる。しかしながら,セラミック材を混ぜ
る分,導電性が低下するため,圧電スタック側面に露出
した部分と側面電極との間の導通が確保し難くなるとい
う問題もある。
されたもので,圧電層と内部電極層との剥離が生じ難
く,側面電極と内部電極層との間の電気的導通が確実に
確保可能で,コスト安な積層型圧電体素子を提供しよう
とするものである。
張する複数の圧電層と印加電圧供給用の内部電極層とを
交互に積層した圧電スタックと,該圧電スタックの側面
に上記内部電極層と一層おきに導通するよう設けた一対
の側面電極とよりなり,また,上記内部電極層は取出電
極層と接合電極層とよりなり,上記取出電極層は,導電
性が高く上記側面電極との導電性を確保し,上記接合電
極層は圧電層との接合性を確保することを特徴とする積
層型圧電体素子にある(請求項1)。
内部電極層の一部は圧電層との接合性を確保する接合電
極層であり,他の部分は側面電極との導通性を確保する
取出電極である。接合電極層によって強く圧電層間が密
着し,剥離等が生じ難くなる。また,取出電極層が側面
電極との間の導通性を確保して,取出電極層と側面電極
との間の接触抵抗を低くすることができる。特に内部電
極層の厚みが薄いときに本発明は有効である。
混ぜて構成することが一般的である。接合電極層は圧電
層との剥離を防止し,圧電層に電圧を印加できる程度の
導電性を有する。そのため,電極材料が従来と比較して
少ない量で接合電極層の形成が可能となる。電極材料は
高価な貴金属を用いることが一般的であるため,本発明
は圧電体素子のコストを低下させることができる。
層との剥離が生じ難く,側面電極と内部電極層との間の
電気的導通が確実に確保可能で,コスト安な積層型圧電
体素子を提供することができる。
かる圧電層は圧電効果を持つ材料から構成する。例えば
PZT(チタン酸ジルコン酸鉛),PZTに他の元素を
添加した材料,チタン酸バリウム,その他圧電効果を持
つセラミック類である。また,圧電層の厚みは例えば5
0〜150μmとする。上記内部電極層を構成する接合
電極層及び取出電極層はいずれも導電材料を含んだ材料
からなる。上記導電材料は,具体的にはパラジウム,
金,白金,銀,銅等,またはこれら金属の合金を用いる
ことが多い。
て側面電極から電圧を印加することで,圧電層を伸縮す
ることが可能となる程度の導電性を有する。また,取出
電極層が圧電スタックの側面に露出した箇所において,
上記側面電極と電気的に導通するよう構成されるため,
電気抵抗が低く,側面電極との接触抵抗が小さいように
構成する。また,圧電層に対し内部電極層を部分電極構
成または全面電極構成とすることができる。
く,取出電極層を内部電極層の中心方向へ向けて嵌入す
る形状とすることもできる。特に内部電極層の面積が取
出電極に比べて広い場合,接合電極層の電気抵抗が高く
なり,該接合電極層の電位を,圧電層に充分な電圧を印
加できるほど高くできないことがある。このような場合
に,より導電性の高い取出電極層を内部に嵌入形成させ
てやることで,内部電極層の電位を高めることができ
る。
表面積の80〜99%を占めることが好ましい(請求項
2)。この場合には,確実に圧電層と内部電極層との剥
離等を防止することができると共に側面電極との確実な
導通を確保することができる。
面積に占める割合が80%未満である場合は,接合電極
層の面積が狭く,圧電層との接合性が弱くなるおそれが
ある。また,より高価な電極材料を潤沢に含む取出電極
層の比率が高くなるため,材料コストが高価となるおそ
れがある。また,接合電極層が99%を越えた場合は,
取出電極層が狭くなるため,積層時のずれや,焼成歪な
どにより部分的に取出電極層での取り出しができなくな
るおそれがある。なお,内部電極層の表面積とは圧電層
との対向面に関する面積である。
を10〜50重量%含有することが好ましい(請求項
3)。セラミック材料は圧電層と物性が似ているため,
接合電極層の収縮率や熱膨張率等の物性をより圧電層と
近い物性にすることができる。従って,接合電極層と圧
電層との剥離が生じ難くなり,両者間の接合強度を高め
ることができる。
合は,上述した効果がセラミック材料の不足により実現
できなくなるおそれがある。また,50重量%を越えた
場合は,接合電極層の抵抗が大きくなりすぎて,圧電層
に電圧を印加する役割が果たせなくなるおそれがある
(図11,図12参照)。
圧電層の原料粉末よりも平均粒径が大きいことが好まし
い(請求項4)。圧電体素子は,圧電層の原料粉末から
作製したグリーンシートに接合電極層や取出電極層の原
料粉末をペースト化して所望の形状に印刷し,得られた
シートを積層,圧着した後,焼成することにより作製す
る。このとき用いる原料粉末の平均粒径を上述のように
規定することで,粒子が食い込みやすくなるため(アン
カー効果)接合電極層と圧電層との間の接合性を高める
ことができる。
径は1〜5μmであることが好ましい(請求項5)。こ
れにより,粒子が食い込みやすくなるため(アンカー効
果)接合電極層と圧電層との間の接合性を高めることが
できる。平均粒径が1μmより小さい場合は,食い込み
が弱くなるおそれがあり,5μmより大である場合は,
反対に粒径が大きくなりすぎて食い込みが弱くなるおそ
れがある。
て説明する。 (実施例1)本発明にかかる圧電体素子及びその製造方
法について以下に説明する。図1〜図3に示すごとく,
本例にかかる圧電体素子1は,印加電圧に応じて伸張す
る複数の圧電層11,12と,印加電圧供給用の内部電
極層13,14とを交互に積層した圧電スタック10
と,該圧電スタック10の側面101,102に上記内
部電極層13,14と一層おきに導通するよう設けた一
対の側面電極151,152とよりなる。
電極層132,142と接合電極層131,141とよ
りなり,上記取出電極層132,142は導電性が高く
上記側面電極151,152との導電性を確保し,上記
接合電極層131,141は圧電層11,12との接合
性を確保する。
く,積層型圧電体素子1は,圧電層11,12の層間に
内部電極層13,14を交互に正負に電圧を印加可能と
なるように形成した圧電スタック10と,該圧電スタッ
ク10の側面101,102に設けた一対の側面電極1
51,152よりなる。
3は一方の側面101に露出し,内部電極層14は他方
の側面102に露出する。圧電スタック10の側面10
1,102には,露出した内部電極層13,14の端面
を導通させるように側面電極151,152を形成す
る。なお,図3に示すごとく,内部電極層13と側面電
極151とが導通し,内部電極層14と側面電極151
とが導通しないようにするため,絶縁部150を側面1
01において内部電極層14の端面に設ける。側面電極
152についても同様である。
の側面101に露出する箇所は取出電極層132よりな
る。内部電極層14についても同様の位置に取出電極層
142が設けてある。そして,圧電層11の両面が異な
る極となるよう,図1に示すごとく,一方の圧電層11
は図面右辺部に取出電極層132を設け,該圧電層11
と積層方向に隣接する圧電層12は図面左辺部に取出電
極層142を設ける。そして,取出電極層132,14
2以外の部分は接合電極層131,141とする。そし
て,上記内部電極層13,14は上記圧電層11,12
と同じ面積,つまり全面電極構成である。
m,内部電極層13,14は厚みが5μmである。図1
では省略したが,本例にかかる圧電スタック10は全部
で500枚の圧電層11,12を積層した。
ン酸鉛,つまりPZTよりなる。上記内部電極層13,
14はパラジウムと銀とよりなる電極材料と同じ組成の
セラミック材料を共材として含有する。この共材はPZ
Tである。そして,パラジウムと銀とよりなる電極材料
は接合電極層131,141では内部電極層13全体の
50〜80重量%含まれており,接合電極層131,1
41の残りは共材やその他の樹脂としてPVB(ポリビ
ニルブチラール),溶剤等といった成分よりなる。ま
た,取出電極層132,142は,上記電極材料が80
〜100重量%で,上述したような共材,樹脂,溶剤等
が残りを占める。
いて説明する。公知の方法により圧電層11,12の主
原料となる酸化鉛,酸化ジルコニウム,酸化チタン,酸
化ニオブ,炭酸ストロンチウム等の粉末を所望の組成と
なるように秤量する。これを混合機にて乾式混合し,そ
の後800〜950℃で仮焼する。
ラリーとし,パールミルにより湿式粉砕する。この粉砕
物を乾燥,粉脱脂した後,溶剤,バインダー,可塑剤,
分散剤等を加えてボールミルにより混合する。その後,
このスラリーを真空装置内で攪拌機により攪拌しながら
真空脱泡,粘度調整をする。次いで,スラリーをドクタ
ーブレード装置により一定厚みのシートに成形し,図4
に示すごとく,圧電層の4枚分よりもさらに大きな面積
のグリーンシート50に打ち抜く。
下,Ag/Pdペーストという)を二種類準備する。ひ
とつは接合電極層131,141用で,銀70,パラジ
ウム30(重量%)の電極材料を用い,該電極材料60
%に対し共材40%(重量%)を添加した組成である。
もうひとつは取出電極層132,142用で銀70,パ
ラジウム30(重量%)の電極材料を用い,該電極材料
95%に対し共材5%(重量%)を添加した組成であ
る。
所定の位置に取出電極層132,142用のAg/Pd
ペーストをスクリーン印刷して印刷部532および54
2を形成する。ついで,図5に示すごとく,グリーンシ
ート50の所定の位置に接合電極層131,141用の
Ag/Pdペーストをスクリーン印刷して印刷部531
および541を形成する。その後,プレス型によるうち
抜きでグリーンシート50を切断し,圧電層11,12
の一枚分のシート51,52を作成する。また,圧電層
11,12の一枚分と同じ大きさで印刷部を設けていな
いシートを2枚準備する(図示略)。
に示すような圧電スタック10となるように積層して,
取出電極層132,142用の印刷部532,542が
一方の側面に対しシート51,52の一枚おきに露出す
るようにする。また,圧電スタック10の積層方向の上
端および下端は印刷部を設けていないシートをそれぞれ
配置する。
後,電気炉により400〜700℃で脱脂し,900〜
1200℃で焼成する。そして,取出電極層132,1
42が露出した側面101,102において,接合電極
層131,141が露出している部分に絶縁用樹脂を塗
布し,乾燥して絶縁部15とする。ついで,銀メッキ,
ステンレスよりなる板状の側面電極151,152を樹
脂銀による接着で貼り付ける。以上により圧電体素子1
を得る。
内部電極層13,14の一部は圧電層11,12との接
合性を確保する接合電極層131,141であり,他の
部分は側面電極151,152との導通性を確保する取
出電極151,152である。接合電極層131,14
1によって強く圧電層11,12間が密着し,圧電スタ
ック10における剥離等が生じ難くなる。また,取出電
極層132,142が側面電極151,152との間の
導通性を確保して,取出電極層132,142と側面電
極との間の接触(電気)抵抗を低くすることができる。
Pdペーストに圧電層11,12用材料を混ぜて構成す
る。そのため,接合電極層131,141と圧電層1
1,12との間の収縮率や熱膨張率とが近くなり,両者
間の隔離等が防止できる。また,接合電極層131,1
41に含まれるAg/Pdペーストの量は,従来と比較
して少ない量で済むため,圧電体素子のコストが安くな
る。
との剥離が生じ難く,側面電極と内部電極層との間の電
気的導通が確実に確保可能で,コスト安な積層型圧電体
素子を提供することができる。なお,図7,図8に示す
ごとく,圧電層の形状を樽型で構成することもできる。
かって嵌入部を取出電極層に設ける。図9に示すごと
く,枝分かれを持つ楔型に伸びる嵌入部133,図10
に示すごとく,まっすぐに伸びる嵌入部133がある。
その他は実施例1と同様の構成である。
13の中央付近まで延びる電気の通り道ができる。接合
電極層131は圧電層11と同じセラミックが多く含ま
れているため電気抵抗が高く,取出電極層132を介し
て印加した電圧が十分に接合電極層131のすみずみま
でいきわたらず,電位が低くなって,圧電層11に対す
る電圧印加が難しくなることがある。本例のような嵌入
部133を設けることで,嵌入部133を中心として高
電位な部分が内部電極層13に形成され,圧電層11に
対し充分な電圧を印加することができる。その他詳細は
実施例1と同様である。
すごとく,接合電極層の圧電層に対する密着強度と接合
電極層に添加するセラミック材料として使用する共材の
添加量との関係,接合電極層の単位面積あたりの電気抵
抗値と共材の添加量との関係について測定した。
合電極層に対する共材の添加量が異なる試料を7種類,
また1種類の試料については各3本の素子を準備した。
そして各試料における接合電極層と圧電層との密着強度
を,アムスラー試験機を用いて引張り試験し,測定結果
を図11に記載した。同図より知れるごとく,接合電極
層に対する共材の添加量が多くなるほど密着強度が高く
なるが,45重量%以上は添加量が増えても密着強度に
変化があまりみられないことがわかった。
試料の側面の+−の電極を取り出していない側(内部電
極層が露出していない部分)に設け,設ける範囲は10
〜50層分の間で適宜選択する。本例は20層分設け
た。1層だけだと測定用電極に対する測定端子の接続が
困難となるためである。そして,接合電極層の電気抵抗
値を接触抵抗を相殺するため,電圧降下法で測定した。
このようにして測定された抵抗値を20倍して一層あた
りの値に換算し,さらに単位面積あたりの値に換算して
図12に記載した。
層全体の電気抵抗値(上述の測定により得た値)を接合
電極層の面積で割った値を示している。また,図12の
縦軸は対数目盛とした。同図より,共材の添加量が50
重量%を越えた付近から急激に電気抵抗値が増大するこ
とが明らかである。
も接合電極層の電気抵抗値が高くなった場合,電流が流
れにくくなり,圧電層に充分な電圧を印加することが困
難となった。
%以上,50重量%未満の共材を添加してやることで,
圧電層と優れた密着性が得られることが分かった。特に
共材を35重量%以上加えることで高い密着性が得られ
ることが分かった。
図。
面説明図。
層用の印刷部との説明図。
層用,接合電極層用の印刷部との説明図。
図。
スタックの斜視展開図。
明図。
極層用の説明図。
取出電極層用の説明図。
する密着強度と共材の添加量との関係を示す線図。
たりの電気抵抗値と共材の添加量との関係を示す線図。
層の平面図。
体素子の平面図。
体素子の説明図。
タックの斜視展開図。
Claims (5)
- 【請求項1】 印加電圧に応じて伸張する複数の圧電層
と印加電圧供給用の内部電極層とを交互に積層した圧電
スタックと,該圧電スタックの側面に上記内部電極層と
一層おきに導通するよう設けた一対の側面電極とよりな
り,また,上記内部電極層は取出電極層と接合電極層と
よりなり,上記取出電極層は,導電性が高く上記側面電
極との導電性を確保し,上記接合電極層は圧電層との接
合性を確保することを特徴とする積層型圧電体素子。 - 【請求項2】 請求項1において,上記接合電極層は上
記内部電極層の表面積の80〜99%を占めることを特
徴とする積層型圧電体素子。 - 【請求項3】 請求項1または2において,上記接合電
極層は,セラミック材料を10〜50重量%含有するこ
とを特徴とする積層型圧電体素子。 - 【請求項4】 請求項1〜3のいずれか1項において,
上記接合電極層の原料粉末は,上記圧電層の原料粉末よ
りも平均粒径が大きいことを特徴とする積層型圧電体素
子。 - 【請求項5】 請求項4において,上記接合電極層の原
料粉末の平均粒径は1〜5μmであることを特徴とする
積層型圧電体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370396A JP3855750B2 (ja) | 2001-12-04 | 2001-12-04 | 積層型圧電体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370396A JP3855750B2 (ja) | 2001-12-04 | 2001-12-04 | 積層型圧電体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174206A true JP2003174206A (ja) | 2003-06-20 |
JP3855750B2 JP3855750B2 (ja) | 2006-12-13 |
Family
ID=19179627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001370396A Expired - Fee Related JP3855750B2 (ja) | 2001-12-04 | 2001-12-04 | 積層型圧電体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3855750B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005174974A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 積層圧電体部品の製造方法 |
JP2005183607A (ja) * | 2003-12-18 | 2005-07-07 | Kyocera Corp | 積層型圧電素子及び噴射装置 |
JP2005203706A (ja) * | 2004-01-19 | 2005-07-28 | Kyocera Corp | 積層型圧電素子および噴射装置 |
JP2005244090A (ja) * | 2004-02-27 | 2005-09-08 | Kyocera Corp | 積層圧電体、圧電アクチュエータおよび印刷ヘッド |
JP2005243677A (ja) * | 2004-02-24 | 2005-09-08 | Kyocera Corp | 積層型電子部品とその製造方法およびこれを用いた噴射装置 |
JP2012080121A (ja) * | 2011-12-20 | 2012-04-19 | Kyocera Corp | 積層圧電体、圧電アクチュエータおよび印刷ヘッド |
-
2001
- 2001-12-04 JP JP2001370396A patent/JP3855750B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005174974A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 積層圧電体部品の製造方法 |
JP2005183607A (ja) * | 2003-12-18 | 2005-07-07 | Kyocera Corp | 積層型圧電素子及び噴射装置 |
JP4593911B2 (ja) * | 2003-12-18 | 2010-12-08 | 京セラ株式会社 | 積層型圧電素子及び噴射装置 |
JP2005203706A (ja) * | 2004-01-19 | 2005-07-28 | Kyocera Corp | 積層型圧電素子および噴射装置 |
JP2005243677A (ja) * | 2004-02-24 | 2005-09-08 | Kyocera Corp | 積層型電子部品とその製造方法およびこれを用いた噴射装置 |
JP2005244090A (ja) * | 2004-02-27 | 2005-09-08 | Kyocera Corp | 積層圧電体、圧電アクチュエータおよび印刷ヘッド |
JP2012080121A (ja) * | 2011-12-20 | 2012-04-19 | Kyocera Corp | 積層圧電体、圧電アクチュエータおよび印刷ヘッド |
Also Published As
Publication number | Publication date |
---|---|
JP3855750B2 (ja) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1732146B1 (en) | Multilayer piezoelectric element | |
EP1930962B1 (en) | Layered piezoelectric element and injection device using the same | |
US6960271B2 (en) | Laminate-type dielectric device, a production method and an electrode paste material | |
JPH04299588A (ja) | 電歪効果素子 | |
JP3797060B2 (ja) | セラミック積層体及びその製造方法 | |
JPH01161709A (ja) | 積層型セラミック部品 | |
EP2012374B1 (en) | Multi-layer piezoelectric element | |
JP4565349B2 (ja) | 積層型圧電セラミック部品の製造方法 | |
JP4930410B2 (ja) | 積層型圧電素子 | |
EP2037511A2 (en) | Multilayer piezoelectric element | |
JP2003077761A (ja) | 積層セラミックコンデンサ、及び積層セラミック部品 | |
US9598319B2 (en) | Piezoceramic multi-layer element | |
JP4590868B2 (ja) | 積層型圧電体素子及びその製造方法 | |
JP2003174206A (ja) | 積層型圧電体素子 | |
JP3045531B2 (ja) | 積層型変位素子 | |
JP4654690B2 (ja) | 積層バリスタ | |
JPH11121820A (ja) | 積層型圧電アクチュエータ | |
JPH03283581A (ja) | 積層圧電アクチュエータ素子 | |
JP2001250994A (ja) | 積層型圧電素子 | |
JP4211419B2 (ja) | 積層型圧電体素子 | |
JP2006303349A (ja) | 圧電セラミック積層素子の製造方法及び圧電セラミック積層アクチュエータ | |
JP4925563B2 (ja) | 積層型圧電素子およびこれを用いた噴射装置 | |
JP2666758B2 (ja) | 積層圧電素子 | |
JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 | |
JP3078375B2 (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |