JP2003169473A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JP2003169473A JP2003169473A JP2001366589A JP2001366589A JP2003169473A JP 2003169473 A JP2003169473 A JP 2003169473A JP 2001366589 A JP2001366589 A JP 2001366589A JP 2001366589 A JP2001366589 A JP 2001366589A JP 2003169473 A JP2003169473 A JP 2003169473A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- series
- circuit
- power supply
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】トランスの利用率を高め、出力電圧のリップル
分の発生要因を低減し、トランスや平滑フィルタの小型
化、定電力出力時でのスイッチ素子による損失の低減及
び放熱フィンの小型化を図り、さらには電源装置の小型
化を可能とする電源装置及びその制御方式を提供するも
のである。 【解決手段】スイッチ素子Q1とQ2は固定したオン幅で交
互にオン、オフ動作を行う。同様にスイッチ素子Q3とQ4
においても固定したオン幅で交互にオン、オフ動作を行
う。そして、スイッチ素子Q1、Q2を固定して、スイッチ
素子Q3、Q4の位相を可変し、スイッチ素子Q1とQ3がオン
時にはQ6、Q2とQ4がオン時にはQ5をオンするように駆動
信号を与え、スイッチ素子Q1、Q2とスイッチ素子Q3、Q4
の位相差を制御して所望の出力電圧の安定化を行う。
分の発生要因を低減し、トランスや平滑フィルタの小型
化、定電力出力時でのスイッチ素子による損失の低減及
び放熱フィンの小型化を図り、さらには電源装置の小型
化を可能とする電源装置及びその制御方式を提供するも
のである。 【解決手段】スイッチ素子Q1とQ2は固定したオン幅で交
互にオン、オフ動作を行う。同様にスイッチ素子Q3とQ4
においても固定したオン幅で交互にオン、オフ動作を行
う。そして、スイッチ素子Q1、Q2を固定して、スイッチ
素子Q3、Q4の位相を可変し、スイッチ素子Q1とQ3がオン
時にはQ6、Q2とQ4がオン時にはQ5をオンするように駆動
信号を与え、スイッチ素子Q1、Q2とスイッチ素子Q3、Q4
の位相差を制御して所望の出力電圧の安定化を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置に関するもので、特に定電力出力を給電する直流電
源装置及びその出力電力制御に関するものである。
装置に関するもので、特に定電力出力を給電する直流電
源装置及びその出力電力制御に関するものである。
【０００２】
【従来の技術】成膜装置等の電源装置には、従来、図７
に示すような回路構成のスイッチング電源を使用してい
る。図７において、Q1〜Q4はスイッチ素子で、4個でフ
ルブリッジを形成し、T1はトランス、D1〜4はトランス
出力の整流ダイオード、Lは出力チョークコイル。Cは平
滑用コンデンサ。Rは負荷である。Vinは入力電圧源であ
る。
に示すような回路構成のスイッチング電源を使用してい
る。図７において、Q1〜Q4はスイッチ素子で、4個でフ
ルブリッジを形成し、T1はトランス、D1〜4はトランス
出力の整流ダイオード、Lは出力チョークコイル。Cは平
滑用コンデンサ。Rは負荷である。Vinは入力電圧源であ
る。
【０００３】 成膜装置の電源を制御するには、成膜を
均一に行う必要があるため、定電力制御が必要であり、
従って電源装置の出力特性は、図９に示すような特性に
なる。図９でVoは電源装置の出力電圧、Ioは出力電流で
ある。V1とI2は夫々最大出力電圧と最大出力電流であ
る。V2とI1は夫々定電力特性の両端に位置する出力電圧
と出力電流である。従って、A,B間が定電力範囲であ
る。図９において、例えばV1＝500V、I2＝40Aとする
と、電源装置の出力容量は20kW（V1×I2）となるが、実
際には定電力制御を行っているため、この装置の最大出
力はI1×V1(＝I2×V2)で、I1＝20A、V2＝250Vとする
と、10kWとなる。
均一に行う必要があるため、定電力制御が必要であり、
従って電源装置の出力特性は、図９に示すような特性に
なる。図９でVoは電源装置の出力電圧、Ioは出力電流で
ある。V1とI2は夫々最大出力電圧と最大出力電流であ
る。V2とI1は夫々定電力特性の両端に位置する出力電圧
と出力電流である。従って、A,B間が定電力範囲であ
る。図９において、例えばV1＝500V、I2＝40Aとする
と、電源装置の出力容量は20kW（V1×I2）となるが、実
際には定電力制御を行っているため、この装置の最大出
力はI1×V1(＝I2×V2)で、I1＝20A、V2＝250Vとする
と、10kWとなる。
【０００４】 従って出力トランスは、20kWの容量をも
ちながら10kWで使われてるにすぎず、利用率が悪い。一
方、スイッチ素子Q1〜Q4がフルブリッジに構成され、一
定周期T(図８)で良く知られているパルス巾制御(PWM)を
行っている。図８において(a)〜(d)の波形はQ1〜Q4のゲ
ート信号を示し、フルブリッジの出力(トランスの一次
入力)は、(e)の波形で示されるパルス巾tのパルス出力
になる。定電力出力のため、電源装置出力電流が最大値
になるときは、出力電圧が低くなり、従ってパルス巾も
小さくなるため、この電圧を整流して（波形（ｆ））平
滑するときに、平滑用フィルタが大きくなる。上記のよ
うに、従来の制御方式ではトランスの利用率が低く、フ
ィルタが大きくなる等の欠点があった。又、定電力出力
時にはパルス巾が小さいため、スイッチング変換部、出
力トランスの一次側巻き線等の実効値電流の増加によ
り、出力トランス、スイッチ素子等で発生する損失も増
加し、放熱用フィンが大きくなり小型化への障害とな
る。
ちながら10kWで使われてるにすぎず、利用率が悪い。一
方、スイッチ素子Q1〜Q4がフルブリッジに構成され、一
定周期T(図８)で良く知られているパルス巾制御(PWM)を
行っている。図８において(a)〜(d)の波形はQ1〜Q4のゲ
ート信号を示し、フルブリッジの出力(トランスの一次
入力)は、(e)の波形で示されるパルス巾tのパルス出力
になる。定電力出力のため、電源装置出力電流が最大値
になるときは、出力電圧が低くなり、従ってパルス巾も
小さくなるため、この電圧を整流して（波形（ｆ））平
滑するときに、平滑用フィルタが大きくなる。上記のよ
うに、従来の制御方式ではトランスの利用率が低く、フ
ィルタが大きくなる等の欠点があった。又、定電力出力
時にはパルス巾が小さいため、スイッチング変換部、出
力トランスの一次側巻き線等の実効値電流の増加によ
り、出力トランス、スイッチ素子等で発生する損失も増
加し、放熱用フィンが大きくなり小型化への障害とな
る。
【０００５】
【発明が解決しようとする課題】 本発明は、上記のよ
うな欠点を改善するためのもので、トランスの利用率を
高め、出力電圧のリップル分の発生要因を低減し、トラ
ンスや平滑フィルタの小型化、スイッチ素子の定電力出
力時の損失低減を図り、さらには電源装置の小型化を可
能とする電源装置を提供するものである。
うな欠点を改善するためのもので、トランスの利用率を
高め、出力電圧のリップル分の発生要因を低減し、トラ
ンスや平滑フィルタの小型化、スイッチ素子の定電力出
力時の損失低減を図り、さらには電源装置の小型化を可
能とする電源装置を提供するものである。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明は、第一のスイッチ素子と第二のスイッチ素
子を直列に接続した第一の直列回路と、第三のスイッチ
素子と第四のスイッチ素子を直列に接続した第二の直列
回路と、第五のスイッチ素子と第六のスイッチ素子を直
列に接続した第三の直列回路とを夫々並列に接続し、前
記第一のスイッチ素子、前記第三のスイッチ素子、前記
第五のスイッチ素子の一端を入力電源プラス端子に直列
に接続し、前記第二のスイッチ素子、前記第四のスイッ
チ素子、前記第六のスイッチ素子の一端を入力電源マイ
ナス端子に直列に接続し、前記第一の直列回路を構成す
る前記第一のスイッチ素子他端と前記第二のスイッチ素
子他端の接続点を、第一のトランスの一次巻線の一端に
接続し、前記第二の直列回路の接続点を第二のトランス
の一次巻線の一端に接続し、前記第一のトランスの一次
巻線の他端と、前記第二のトランスの一次巻線の他端を
共通に接続して前記第三の直列回路の接続点に接続し、
前記第一及び第二のトランスの二次巻線の夫々の一端を
６ヶのダイオードで構成されるダイオードブリッジ整流
回路の交流入力端子に夫々接続し、前記第一及び第二の
トランスの二次巻線の他端を共通に接続して前記ダイオ
ードブリッジ整流回路の残りの交流入力端子に接続し、
前記ダイオードブリッジ整流回路の出力端子にリアクト
ル素子とコンデンサ素子で構成される平滑回路を接続し
たことを特徴とする。又、制御法として前記第一の直列
回路を構成する前記第一及び第二のスイッチ素子は、固
定したオン幅で交互に駆動し、同様に前記第二の直列回
路を構成する前記第三及び第四のスイッチ素子も、固定
したオン幅で交互に駆動し、前記第一の直列回路と前記
第二の直列回路を構成するスイッチ素子の位相差を変化
させ制御し、前記第一のスイッチ素子と前記第三のスイ
ッチ素子が同時にオンする時に、前記第六のスイッチ素
子をオンし、前記第二のスイッチ素子と前記第四のスイ
ッチ素子が同時にオンする時に、前記第五のスイッチ素
子をオンすることを特徴とする。
め、本発明は、第一のスイッチ素子と第二のスイッチ素
子を直列に接続した第一の直列回路と、第三のスイッチ
素子と第四のスイッチ素子を直列に接続した第二の直列
回路と、第五のスイッチ素子と第六のスイッチ素子を直
列に接続した第三の直列回路とを夫々並列に接続し、前
記第一のスイッチ素子、前記第三のスイッチ素子、前記
第五のスイッチ素子の一端を入力電源プラス端子に直列
に接続し、前記第二のスイッチ素子、前記第四のスイッ
チ素子、前記第六のスイッチ素子の一端を入力電源マイ
ナス端子に直列に接続し、前記第一の直列回路を構成す
る前記第一のスイッチ素子他端と前記第二のスイッチ素
子他端の接続点を、第一のトランスの一次巻線の一端に
接続し、前記第二の直列回路の接続点を第二のトランス
の一次巻線の一端に接続し、前記第一のトランスの一次
巻線の他端と、前記第二のトランスの一次巻線の他端を
共通に接続して前記第三の直列回路の接続点に接続し、
前記第一及び第二のトランスの二次巻線の夫々の一端を
６ヶのダイオードで構成されるダイオードブリッジ整流
回路の交流入力端子に夫々接続し、前記第一及び第二の
トランスの二次巻線の他端を共通に接続して前記ダイオ
ードブリッジ整流回路の残りの交流入力端子に接続し、
前記ダイオードブリッジ整流回路の出力端子にリアクト
ル素子とコンデンサ素子で構成される平滑回路を接続し
たことを特徴とする。又、制御法として前記第一の直列
回路を構成する前記第一及び第二のスイッチ素子は、固
定したオン幅で交互に駆動し、同様に前記第二の直列回
路を構成する前記第三及び第四のスイッチ素子も、固定
したオン幅で交互に駆動し、前記第一の直列回路と前記
第二の直列回路を構成するスイッチ素子の位相差を変化
させ制御し、前記第一のスイッチ素子と前記第三のスイ
ッチ素子が同時にオンする時に、前記第六のスイッチ素
子をオンし、前記第二のスイッチ素子と前記第四のスイ
ッチ素子が同時にオンする時に、前記第五のスイッチ素
子をオンすることを特徴とする。
【０００７】
【発明の実施の態様】 図1は、本発明の実施例を示す
回路図で、Q1〜Q6はスイッチ素子である。T1、T2は、ト
ランスで巻数比1：nの関係に巻装されている。DはD1〜D
6のダイオードで構成されるダイオードブリッジ整流回
路。Lは出力チョークコイル。Cは平滑用コンデンサ。R
は負荷である。Vinは入力電圧源である。次に、CONTは
制御回路で、負荷Rの電圧信号Vo_sig及び電流信号IL_si
gを制御要素として、各スイッチQ1〜Q6に制御信号を送
出する。
回路図で、Q1〜Q6はスイッチ素子である。T1、T2は、ト
ランスで巻数比1：nの関係に巻装されている。DはD1〜D
6のダイオードで構成されるダイオードブリッジ整流回
路。Lは出力チョークコイル。Cは平滑用コンデンサ。R
は負荷である。Vinは入力電圧源である。次に、CONTは
制御回路で、負荷Rの電圧信号Vo_sig及び電流信号IL_si
gを制御要素として、各スイッチQ1〜Q6に制御信号を送
出する。
【０００８】 この回路の基本動作は、スイッチ素子Q1
とQ2は固定したオン幅で交互にオン、オフ動作を行う。
同様にスイッチ素子Q3とQ4においても固定したオン幅で
交互にオン、オフ動作を行う。そして、スイッチ素子Q
1、Q2を固定して、スイッチ素子Q3、Q4の位相を可変
し、スイッチ素子Q1とQ3がオン時にはQ6、Q2とQ4がオン
時にはQ5をオンするように駆動信号を与え、スイッチ素
子Q1、Q2とスイッチ素子Q3、Q4の位相差を制御して所望
の出力電圧の安定化を行う。
とQ2は固定したオン幅で交互にオン、オフ動作を行う。
同様にスイッチ素子Q3とQ4においても固定したオン幅で
交互にオン、オフ動作を行う。そして、スイッチ素子Q
1、Q2を固定して、スイッチ素子Q3、Q4の位相を可変
し、スイッチ素子Q1とQ3がオン時にはQ6、Q2とQ4がオン
時にはQ5をオンするように駆動信号を与え、スイッチ素
子Q1、Q2とスイッチ素子Q3、Q4の位相差を制御して所望
の出力電圧の安定化を行う。
【０００９】 以下、本発明実施例回路の動作について
詳述する。図2は、本発明実施例回路の各部動作波形
図、図3〜6は動作説明用の等価回路である。
詳述する。図2は、本発明実施例回路の各部動作波形
図、図3〜6は動作説明用の等価回路である。
【００１０】動作モード1(図2 時間t0〜t1)
動作モード1の等価回路を図3に示す。この状態はスイッ
チ素子Q1、Q3及びQ6が、図2で示すゲート信号が与えら
れオンしているため、夫々のトランスT1、T2の2次巻線
には図３にて矢印で示す方向にnVinが現れ、ダイオード
D1とD6が導通する。従って、整流回路Dの出力電圧VD
は、トランスT1、T2の出力が直列接続となるため2nVin
となり、出力チョークLには2nVin−Voの電圧が印加さ
れ、出力チョーク電流ILは図３にて示す矢印の向きを正
として、増加する方向に流れる。
チ素子Q1、Q3及びQ6が、図2で示すゲート信号が与えら
れオンしているため、夫々のトランスT1、T2の2次巻線
には図３にて矢印で示す方向にnVinが現れ、ダイオード
D1とD6が導通する。従って、整流回路Dの出力電圧VD
は、トランスT1、T2の出力が直列接続となるため2nVin
となり、出力チョークLには2nVin−Voの電圧が印加さ
れ、出力チョーク電流ILは図３にて示す矢印の向きを正
として、増加する方向に流れる。
【００１１】動作モード2(時間t1〜t2)
モード2の等価回路を図4に示す。この状態はスイッチ素
子Q1とQ4がオンしているため、夫々のトランスT1、T2の
1次巻線は直列につながり、2次巻線には図4にて示す矢
印方向にnVin/2が現れ、ダイオードD1とD4及びD5が導通
する。従って、整流回路9の出力電圧VDは、夫々のトラ
ンスT1、T2の出力を並列接続となるためnVin/2となり、
出力チョークLには、Vo−nVin/2の電圧が印加され、出
力チョーク電流ILは図4にて示す矢印の向きを正とし
て、減少する方向に流れる。
子Q1とQ4がオンしているため、夫々のトランスT1、T2の
1次巻線は直列につながり、2次巻線には図4にて示す矢
印方向にnVin/2が現れ、ダイオードD1とD4及びD5が導通
する。従って、整流回路9の出力電圧VDは、夫々のトラ
ンスT1、T2の出力を並列接続となるためnVin/2となり、
出力チョークLには、Vo−nVin/2の電圧が印加され、出
力チョーク電流ILは図4にて示す矢印の向きを正とし
て、減少する方向に流れる。
【００１２】 モード3(t2〜t3)、モード4(t3〜t0)等価
回路を図5、図6に示す。この各モードの動作は、上記と
同様な動作を繰り返し行うため省略する。
回路を図5、図6に示す。この各モードの動作は、上記と
同様な動作を繰り返し行うため省略する。
【００１３】 以上、本発明は、スイッチ素子に上記説
明の通りゲート信号を与えることで、2台のトランスの
二次側出力が並列及び直列に接続するモードが存在し、
その比を制御することで所望の直流出力電圧Voを得て、
定電圧及び定電力出力を給電する。因みに図1におい
て、制御回路CONTは電源装置の出力電圧検出信号Vo_sig
及び電流信号IL_sigを制御要素として、スイッチ素子Q
1、Q2にはスイッチング周期Tsで位相の固定されたゲー
ト信号が与えられ、スイッチ素子Q3、Q4にはスイッチン
グ周期Tsで且つ上記に比し一定位相遅れた(M・TS)ゲー
ト信号が与えられ、又、スイッチ素子Q1とQ3がオン時に
はQ6、Q2とQ4がオン時にはQ5をオンするように駆動信号
を与え、スイッチ素子Q1、Q2及びスイッチ素子Q3、Q4の
位相差を利用して定電圧及び定電力運転する。
明の通りゲート信号を与えることで、2台のトランスの
二次側出力が並列及び直列に接続するモードが存在し、
その比を制御することで所望の直流出力電圧Voを得て、
定電圧及び定電力出力を給電する。因みに図1におい
て、制御回路CONTは電源装置の出力電圧検出信号Vo_sig
及び電流信号IL_sigを制御要素として、スイッチ素子Q
1、Q2にはスイッチング周期Tsで位相の固定されたゲー
ト信号が与えられ、スイッチ素子Q3、Q4にはスイッチン
グ周期Tsで且つ上記に比し一定位相遅れた(M・TS)ゲー
ト信号が与えられ、又、スイッチ素子Q1とQ3がオン時に
はQ6、Q2とQ4がオン時にはQ5をオンするように駆動信号
を与え、スイッチ素子Q1、Q2及びスイッチ素子Q3、Q4の
位相差を利用して定電圧及び定電力運転する。
【００１４】次に、図1において入力電圧Vinと出力電圧
Voの電圧変換比率は、以下により求められる。先ず、ス
イッチング周期をTs、トランスT1、T2の夫々1次、2次巻
数比を１：ｎ、スイッチ素子Q1と4の位相差をφ(時間領
域に変換すると、φ＝M・Ts、但し、Mはディレイ係数)
とする。モード1のチョーク電流IL(チョーク電流)の増
加方向への変化量(ΔIL)は、
Voの電圧変換比率は、以下により求められる。先ず、ス
イッチング周期をTs、トランスT1、T2の夫々1次、2次巻
数比を１：ｎ、スイッチ素子Q1と4の位相差をφ(時間領
域に変換すると、φ＝M・Ts、但し、Mはディレイ係数)
とする。モード1のチョーク電流IL(チョーク電流)の増
加方向への変化量(ΔIL)は、
【数１】
【００１５】モード2のチョーク電流ILの減少方向への
変化量(ΔIL')は、
変化量(ΔIL')は、
【数２】
【００１６】定常状態では(3)式を満たす。
【数３】
【００１７】従って、
【数４】
【００１８】(4)式を整理すると、
【数５】
【００１９】ここで、0≦M≦１より、
【数６】
となり、この範囲で入力電圧Vinと出力電圧Voの関係を
制御できる。従って、図９に示す出力特性を要求される
電源装置では、上記制御方法により出力電圧制御を可能
とする。
制御できる。従って、図９に示す出力特性を要求される
電源装置では、上記制御方法により出力電圧制御を可能
とする。
【００２０】なお、図2において、(h)はチョーク電流波
形、(i)、(j)、(k)はスイッチ素子Q1、Q3、Q5の電流波
形、(l)、(m)、(n)はダイオードD1、D3、D5の電流波形
を示す。
形、(i)、(j)、(k)はスイッチ素子Q1、Q3、Q5の電流波
形、(l)、(m)、(n)はダイオードD1、D3、D5の電流波形
を示す。
【００２１】
【発明の効果】上記の説明のように、二台のトランスの
二次側電圧を直列及び並列に接続するモードを有して、
その比を制御することで出力電圧制御を行わせることに
より、夫々の回路の部品、特にトランスは自己の持つ容
量を100%利用でき、その利用率の高さからトランスの小
型化ができ、又、出力波形の変化分が少ないことから、
出力フィルタを小型化でき、定電力出力時においても各
スイッチ素子のパルス幅を固定のままで小さくする必要
が無く一次側実効値電流の増加を防ぎ、スイッチ素子の
損失の低減により放熱フィンの小型化が可能となった。
電源装置の構成において、比較的大きさと重量の比率の
大きいこれらの部品の小型化により、電源装置の小型化
ができる。
二次側電圧を直列及び並列に接続するモードを有して、
その比を制御することで出力電圧制御を行わせることに
より、夫々の回路の部品、特にトランスは自己の持つ容
量を100%利用でき、その利用率の高さからトランスの小
型化ができ、又、出力波形の変化分が少ないことから、
出力フィルタを小型化でき、定電力出力時においても各
スイッチ素子のパルス幅を固定のままで小さくする必要
が無く一次側実効値電流の増加を防ぎ、スイッチ素子の
損失の低減により放熱フィンの小型化が可能となった。
電源装置の構成において、比較的大きさと重量の比率の
大きいこれらの部品の小型化により、電源装置の小型化
ができる。
【図１】 本発明の実施例回路図
【図２】 本発明実施例の動作波形図
【図３】 本発明の動作説明用の等価回路
【図４】 本発明の動作説明用の等価回路
【図５】 本発明の動作説明用の等価回路
【図６】 本発明の動作説明用の等価回路
【図７】 従来例
【図８】 従来例の各部動作波形図
【図９】 定電力装置の出力特性図
Q1〜Q6・・・・・・スイッチ素子
T1,T2・・・・・・・・・・・トランス
D・・・・・・・整流回路
D1〜D6・・・・・・・ダイオード
L・・・・・・・・・・・・・・・出力チョークコイル
C・・・・・・・・・・・・・・平滑用コンデンサ
R・・・・・・・・・・・・・・負荷
CONT・・・・・・・・・・制御回路
Vin・・・・・・・・・・入力電圧源
Vo_sig・・・・・・・・・・出力電圧信号
IL_sig・・・・・・・・・・電流信号
Claims (3)
- 【請求項１】第一のスイッチ素子と第二のスイッチ素子
を直列に接続した第一の直列回路と、第三のスイッチ素
子と第四のスイッチ素子を直列に接続した第二の直列回
路と、第五のスイッチ素子と第六のスイッチ素子を直列
に接続した第三の直列回路とを夫々並列に接続し、前記
第一のスイッチ素子、前記第三のスイッチ素子、前記第
五のスイッチ素子の一端を入力電源プラス端子に直列に
接続し、前記第二のスイッチ素子、前記第四のスイッチ
素子、前記第六のスイッチ素子の一端を入力電源マイナ
ス端子に直列に接続し、前記第一の直列回路を構成する
前記第一のスイッチ素子他端と前記第二のスイッチ素子
他端の接続点を、第一のトランスの一次巻線の一端に接
続し、前記第二の直列回路の接続点を第二のトランスの
一次巻線の一端に接続し、前記第一のトランスの一次巻
線の他端と、前記第二のトランスの一次巻線の他端を共
通に接続して前記第三の直列回路の接続点に接続し、前
記第一及び第二のトランスの二次巻線の夫々の一端を６
ヶのダイオードで構成されるダイオードブリッジ整流回
路の交流入力端子に夫々接続し、前記第一及び第二のト
ランスの二次巻線の他端を共通に接続して前記ダイオー
ドブリッジ整流回路の残りの交流入力端子に接続し、前
記ダイオードブリッジ整流回路の出力端子にリアクトル
素子とコンデンサ素子で構成される平滑回路を接続した
ことを特徴とする直流電源装置。 - 【請求項２】前記第一の直列回路を構成する前記第一及
び第二のスイッチ素子は、固定したオン幅で交互に駆動
し、同様に前記第二の直列回路を構成する前記第三及び
第四のスイッチ素子も、固定したオン幅で交互に駆動
し、前記第一の直列回路と前記第二の直列回路を構成す
るスイッチ素子の位相差を変化させ制御することを特徴
とする請求項１記載の直流電源装置。 - 【請求項3】前記第一のスイッチ素子と前記第三のスイ
ッチ素子が同時にオンする時に、前記第六のスイッチ素
子をオンし、前記第二のスイッチ素子と前記第四のスイ
ッチ素子が同時にオンする時に、前記第五のスイッチ素
子をオンすることを特徴とする請求項１及び請求項2記
載の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366589A JP3743712B2 (ja) | 2001-11-30 | 2001-11-30 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366589A JP3743712B2 (ja) | 2001-11-30 | 2001-11-30 | 直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003169473A true JP2003169473A (ja) | 2003-06-13 |
| JP3743712B2 JP3743712B2 (ja) | 2006-02-08 |
Family
ID=19176463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001366589A Expired - Fee Related JP3743712B2 (ja) | 2001-11-30 | 2001-11-30 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3743712B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101594303B1 (ko) * | 2014-09-24 | 2016-02-19 | 한국에너지기술연구원 | 상전이 듀얼 풀브리지 컨버터 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5807667B2 (ja) * | 2013-11-19 | 2015-11-10 | トヨタ自動車株式会社 | 電力変換装置及び電力補正方法 |
-
2001
- 2001-11-30 JP JP2001366589A patent/JP3743712B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101594303B1 (ko) * | 2014-09-24 | 2016-02-19 | 한국에너지기술연구원 | 상전이 듀얼 풀브리지 컨버터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3743712B2 (ja) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8542501B2 (en) | Switching power-supply apparatus | |
| KR101030466B1 (ko) | 양방향 ｄｃ/ｄｃ 컨버터 | |
| JPH05276751A (ja) | リプル電流成分歪みを減少させ、かつゼロ電圧スイッチング能を有するパルス幅変調型直流‐直流変換器 | |
| US11070135B2 (en) | Converter with soft-start period of output voltage | |
| JP2020080625A (ja) | 電源装置 | |
| JP2022018418A (ja) | スイッチング電源装置および電力供給システム | |
| JP4439979B2 (ja) | 電源装置 | |
| JP4392975B2 (ja) | 定電力出力直流電源装置 | |
| WO2017149906A1 (ja) | スイッチング電源回路 | |
| KR20190025196A (ko) | 절연형 dc-dc 컨버터 및 그 구동방법 | |
| JP3743712B2 (ja) | 直流電源装置 | |
| JP3700844B2 (ja) | スイッチングコンバータ | |
| JP3341458B2 (ja) | 電源装置 | |
| JPH07222443A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2009065741A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005086936A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0365054A (ja) | Ｄｃ―ｄｃコンバータ | |
| JP2003092880A (ja) | 多出力直流−直流変換装置 | |
| JP2004166420A (ja) | 多出力スイッチング電源装置 | |
| JP4798572B2 (ja) | スイッチング電源装置 | |
| JP2004312788A (ja) | カレントフェッド型コンバータ | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| JP2005020948A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004007907A (ja) | スイッチング電源装置 | |
| JP2002010643A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |