JP2003164145A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JP2003164145A JP2003164145A JP2001355787A JP2001355787A JP2003164145A JP 2003164145 A JP2003164145 A JP 2003164145A JP 2001355787 A JP2001355787 A JP 2001355787A JP 2001355787 A JP2001355787 A JP 2001355787A JP 2003164145 A JP2003164145 A JP 2003164145A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- converter
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータに係り、とくに消費電力の少ないヒステリシス付き
低電圧動作停止回路を備えるＤＣ−ＤＣコンバータに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and more particularly to a DC-DC converter including a low voltage operation stop circuit with hysteresis that consumes less power.
【０００２】[0002]
【従来の技術】従来より、ＤＣ−ＤＣコンバータに低電
圧動作停止回路を付加することが行われている。その理
由は、入力電圧が低いときにＤＣ−ＤＣコンバータがス
イッチング動作すると、トランス及びスイッチング素子
の電流定格値を超えてしまい、破損、焼損等を起こす可
能性があるので、ある入力電圧以下ではスイッチング動
作を停止する必要があるからである。2. Description of the Related Art Conventionally, a low voltage operation stopping circuit has been added to a DC-DC converter. The reason for this is that if the DC-DC converter performs a switching operation when the input voltage is low, the current rating values of the transformer and the switching element may be exceeded, causing damage and burnout. This is because it is necessary to stop the operation.
【０００３】また、低電圧動作停止回路にヒステリシス
を持たせて、ＤＣ−ＤＣコンバータにスイッチング動作
を開始させる動作開始電圧よりも、スイッチング動作を
停止させる動作停止電圧の方を低くすることが必要であ
る。この理由を以下に説明する。Further, it is necessary to make the low-voltage operation stop circuit have hysteresis so that the operation stop voltage for stopping the switching operation is lower than the operation start voltage for causing the DC-DC converter to start the switching operation. is there. The reason for this will be described below.
【０００４】入力電源（電圧源）と、ＤＣ−ＤＣコンバ
ータの入力端子との間に、インピーダンスが存在する場
合、ＤＣ−ＤＣコンバータがスイッチング動作を開始す
ると、入力電流が多く流れ、入力電源とＤＣ−ＤＣコン
バータの入力電圧に電圧差が生じる。When an impedance exists between the input power supply (voltage source) and the input terminal of the DC-DC converter, when the DC-DC converter starts the switching operation, a large amount of input current flows, and the input power supply and the DC -A voltage difference occurs in the input voltage of the DC converter.
【０００５】入力電源がＤＣ−ＤＣコンバータのスイッ
チング動作開始電圧と等しいとき、ＤＣ−ＤＣコンバー
タはスイッチング動作を開始するが、入力電流が大きく
流れることによりＤＣ−ＤＣコンバータの入力電圧は低
下する。ヒステリシスが無いと、入力電圧が低下した
際、スイッチング動作を停止する。停止すると再び入力
電圧が上昇し、スイッチング動作を開始する。When the input power source is equal to the switching operation starting voltage of the DC-DC converter, the DC-DC converter starts the switching operation, but the input voltage of the DC-DC converter decreases due to a large input current. Without hysteresis, the switching operation is stopped when the input voltage drops. When stopped, the input voltage rises again and the switching operation starts.
【０００６】以上のように、ヒステリシスが無いとスイ
ッチング動作の開始、停止を繰り返し安定しない。この
ような不都合を無くすために、ヒステリシスが必要とな
る。As described above, without hysteresis, the switching operation is repeatedly started and stopped and is not stable. To eliminate such inconvenience, hysteresis is required.
【０００７】図７（Ａ）はＤＣ−ＤＣコンバータに付加
するヒステリシス付き低入力電圧動作停止回路の従来例
であり、この図において、１はＤＣ−ＤＣコンバータの
スイッチング素子の前段に設けられていて、そのオン、
オフ制御を行う制御回路、２は比較回路、Ｒ１，Ｒ２，
Ｒ３，Ｒ４，Ｒ５は抵抗、Ｑ１はトランジスタ、Ｄ１，
Ｄ２はダイオードである。比較回路２は比較器（演算増
幅器）３の一方の入力端に基準電圧Ｖrefを印加し、他
方の入力端は入力直流電圧Ｖinを分圧した電圧が印加さ
れるようになっている。FIG. 7A shows a conventional example of a low input voltage operation stopping circuit with hysteresis added to a DC-DC converter. In this figure, 1 is provided in the preceding stage of a switching element of the DC-DC converter. , That on,
A control circuit for performing off control, 2 is a comparison circuit, R 1 , R 2 ,
R 3 , R 4 , and R 5 are resistors, Q 1 is a transistor, D 1,
D2 is a diode. The comparator circuit 2 applies a reference voltage Vref to one input terminal of a comparator (operational amplifier) 3, and applies a voltage obtained by dividing the input DC voltage Vin to the other input terminal.
【０００８】図７（Ａ）の従来例において、入力直流電
圧が動作開始電圧以上になると、抵抗Ｒ１，Ｒ２の接続
点の電圧値（比較器入力端の電圧値）は基準電圧Ｖref
以上となり、比較器３の出力はローレベルとなり、制御
回路１の動作が開始し、ＤＣ−ＤＣコンバータのスイッ
チング素子のオン、オフ動作が始まる。これとともに、
トランジスタＱ１のベース電流が抵抗Ｒ４、ダイオード
Ｄ１の経路で流れ（Ｒ ４には電流ｉＲ４が流れ）、トラ
ンジスタＱ１がオンする。この結果、制御回路１の動作
開始後は抵抗Ｒ１，Ｒ２の接続点の電圧値は高くなる方
向に変化し、ヒステリシスを設けることができる。In the conventional example of FIG.
When the pressure exceeds the operation start voltage, the resistance R1, RTwoConnection
The voltage value at the point (voltage value at the input terminal of the comparator) is the reference voltage Vref.
As above, the output of the comparator 3 becomes low level, and the control
The operation of the circuit 1 starts, and the switch of the DC-DC converter
The on / off operation of the ching element starts. With this,
The base current of the transistor Q1 is the resistance RFour,diode
Flow on the D1 route (R FourCurrent iR4Flow), tiger
The transistor Q1 turns on. As a result, the operation of the control circuit 1
Resistance R after start1, RTwoOne with a higher voltage value at the connection point
Direction, and hysteresis can be provided.
【０００９】図７（Ａ）の従来例における動作開始電圧
Ｖstartと動作停止電圧Ｖstopを数式で表すと以下の通
りである。The operation start voltage Vstart and the operation stop voltage Vstop in the conventional example of FIG.
【００１０】 Ｖstart＝{(Ｒ１＋Ｒ２＋Ｒ３)／Ｒ１}・Ｖref Ｖstop＝{(Ｒ１＋Ｒ２)／Ｒ１}・Ｖref ＝{(Ｒ１＋Ｒ２＋Ｒ３)／Ｒ１}・Ｖref−{Ｒ３／Ｒ１}・Ｖref ＝Ｖstart−{Ｒ３／Ｒ１}・Ｖref ヒステリシス値：{Ｒ３／Ｒ１}・Ｖref となる。Vstart = {(R 1 + R 2 + R 3 ) / R 1 } ・ Vref Vstop = {(R 1 + R 2 ) / R 1 } ・ Vref = {(R 1 + R 2 + R 3 ) / R 1 } ・Vref− {R 3 / R 1 } · Vref = Vstart− {R 3 / R 1 } · Vref Hysteresis value: {R 3 / R 1 } · Vref.
【００１１】但し、図７（Ａ）のヒステリシス付き低入
力電圧動作停止回路の従来例では、ＤＣ−ＤＣコンバー
タ動作期間中、トランジスタＱ１をオンに維持するため
に（入力直流電圧）×（電流ｉＲ４）の電力消費が発生
し、とくに入力直流電圧が高いときにはその電力消費が
無視出来なくなる。However, in the conventional example of the low input voltage operation stop circuit with hysteresis shown in FIG. 7A, in order to keep the transistor Q1 ON during the DC-DC converter operation period, (input DC voltage) × (current i) R4 ) power consumption occurs, and especially when the input DC voltage is high, the power consumption cannot be ignored.
【００１２】図６はＤＣ−ＤＣコンバータの従来例であ
ってフライバックコンバータに適用した例を示す。この
図において、Ｔはトランス、Ｍ１はメインスイッチング
素子としてのＭＯＳ−ＦＥＴであり、トランスＴは１次
巻線Ｎ１、２次巻線Ｎ２を有している。直流入力端子１
０とアース端子１１（ＧＮＤ）間に直流電源１３からの
入力直流電圧Ｖinが供給され、前記１次巻線Ｎ１及びＭ
ＯＳ−ＦＥＴ Ｍ１の直列回路が、それらの直流入力端
子１０とアース端子１１間に接続されている。また、直
流入力端子１０とアース端子１１間にコンデンサＣ１１
が接続されている。FIG. 6 shows a conventional DC-DC converter applied to a flyback converter. In this figure, T is a transformer, M1 is a MOS-FET as a main switching element, and the transformer T has a primary winding N1 and a secondary winding N2. DC input terminal 1
0 and a ground terminal 11 (GND) are supplied with an input DC voltage Vin from a DC power supply 13, and the primary windings N1 and M
A series circuit of the OS-FET M1 is connected between the DC input terminal 10 and the ground terminal 11. Further, a capacitor C11 is provided between the DC input terminal 10 and the ground terminal 11.
Are connected.
【００１３】前記ＭＯＳ−ＦＥＴ Ｍ１のゲートには制
御回路１５からの駆動信号が印加される。制御回路１５
は動作指令端子１５ａと、動作指令端子１５ａがローレ
ベルのときにＭＯＳ−ＦＥＴ Ｍ１をスイッチングする
（オン、オフする）駆動信号を前記ゲートに出力する出
力端子１５ｂと、フィードバック入力端子１５ｃとを有
している。A drive signal from the control circuit 15 is applied to the gate of the MOS-FET M1. Control circuit 15
Has an operation command terminal 15a, an output terminal 15b for outputting to the gate a drive signal for switching (turning on and off) the MOS-FET M1 when the operation command terminal 15a is at a low level, and a feedback input terminal 15c. is doing.
【００１４】トランスＴの２次巻線Ｎ２に接続されてい
る整流平滑回路は、２次巻線Ｎ２に誘起したフライバッ
ク電圧を整流平滑するものであり、整流用ダイオードＤ
２１、平滑用コンデンサＣ２１から構成されており、コ
ンデンサＣ２１の両端の電圧が直流出力電圧＋Ｖoutと
して正側出力端子２０、負側出力端子２１間に出力され
るようになっている。この出力端子２０,２１間には負
荷が接続される。また、直流出力電圧＋Ｖoutは出力電
圧検出回路２２にて検出され、検出結果が制御回路１５
のフィードバック入力端子１５ｃに入力（フィードバッ
ク）される。出力電圧安定化制御の場合、直流出力電圧
＋Ｖoutが設定値よりも低ければ、制御回路１５はＭＯ
Ｓ−ＦＥＴ Ｍ１のオン期間を長くし、直流出力電圧＋
Ｖoutが設定値よりも高ければ、制御回路１５はＭＯＳ
−ＦＥＴ Ｍ１のオン期間を短くなるように制御する。The rectifying / smoothing circuit connected to the secondary winding N2 of the transformer T is for rectifying and smoothing the flyback voltage induced in the secondary winding N2.
21 and a smoothing capacitor C21, and the voltage across the capacitor C21 is output as a DC output voltage + Vout between the positive side output terminal 20 and the negative side output terminal 21. A load is connected between the output terminals 20 and 21. Further, the DC output voltage + Vout is detected by the output voltage detection circuit 22, and the detection result is the control circuit 15.
Is input (feedback) to the feedback input terminal 15c. In the case of the output voltage stabilization control, if the DC output voltage + Vout is lower than the set value, the control circuit 15 sets the MO
The ON period of S-FET M1 is lengthened and the DC output voltage +
If Vout is higher than the set value, the control circuit 15
-Control the ON period of the FET M1 to be short.
【００１５】このようなＤＣ−ＤＣコンバータの基本回
路構成に加えて図６ではヒステリシス付き低入力電圧動
作停止回路が付加されている。このヒステリシス付き低
入力電圧動作停止回路は図７（Ａ）で説明した回路と実
質的に同じものであり、抵抗Ｒ１１，Ｒ１２，Ｒ１３の
直列回路からなる入力電圧検出回路３０と、比較器（演
算増幅器）３２の一方の入力端（非反転入力端）に基準
電圧Ｖrefを印加し、他方の入力端（反転入力端）は入
力直流電圧Ｖinを分圧した電圧が印加されるように構成
された比較回路３１と、ヒステリシス発生用のトランジ
スタＱ１１と、抵抗Ｒ１４、ダイオードＤ１，Ｄ２とを
有している。In addition to the basic circuit configuration of such a DC-DC converter, a low input voltage operation stop circuit with hysteresis is added in FIG. This low input voltage operation stop circuit with hysteresis is substantially the same as the circuit described in FIG. 7A, and includes an input voltage detection circuit 30 including a series circuit of resistors R11, R12, and R13, and a comparator (calculation). The reference voltage Vref is applied to one input terminal (non-inverting input terminal) of the amplifier 32, and a voltage obtained by dividing the input DC voltage Vin is applied to the other input terminal (inverting input terminal). It has a comparison circuit 31, a transistor Q11 for generating hysteresis, a resistor R14, and diodes D1 and D2.
【００１６】[0016]
【発明が解決しようとする課題】ところで、図６の従来
のＤＣ−ＤＣコンバータでは、図７（Ａ）のヒステリシ
ス付き低入力電圧動作停止回路の動作原理を利用するも
のであり、ＤＣ−ＤＣコンバータ動作期間中、トランジ
スタＱ１１をオンに維持するために（入力直流電圧）×
（トランジスタＱ１１のベース電流ｉb）の電力消費が
発生し、とくに入力直流電圧が高いときにはその電力消
費が無視出来なくなる。The conventional DC-DC converter shown in FIG. 6 utilizes the operating principle of the low input voltage operation stop circuit with hysteresis shown in FIG. 7A. To keep the transistor Q11 on during the operation period (input DC voltage) ×
Power consumption of (base current ib of the transistor Q11) occurs, and the power consumption cannot be ignored especially when the input DC voltage is high.
【００１７】本発明は、上記の点に鑑み、入力直流電圧
が高い場合においても消費電力が少ないヒステリシス付
き低電圧動作停止回路を備えるＤＣ−ＤＣコンバータを
提供することを目的とする。In view of the above points, an object of the present invention is to provide a DC-DC converter including a low voltage operation stop circuit with hysteresis that consumes less power even when the input DC voltage is high.
【００１８】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。Other objects and novel features of the present invention will be clarified in the embodiments described later.
【００１９】[0019]
【課題を解決するための手段】上記目的を達成するため
に、本願請求項１の発明は、制御回路で制御されるスイ
ッチング素子でトランスの１次巻線の電流をオン、オフ
し、前記トランスの２次巻線の誘起電圧を整流、平滑し
て直流出力を得るＤＣ−ＤＣコンバータにおいて、入力
端の電圧値が一定値より低くなると前記制御回路を介し
て前記スイッチング素子のオン、オフ動作を停止させる
比較回路と、前記１次巻線と前記スイッチング素子との
直列回路に供給される入力直流電圧を分圧して前記比較
回路の前記入力端に検出電圧として印加する入力電圧検
出回路と、前記トランスに設けられた補助巻線の誘起電
圧を整流、平滑して得たヒステリシス発生用電圧を、前
記入力電圧検出回路に加える電圧重畳回路とを備え、前
記ヒステリシス発生用電圧が前記入力電圧検出回路に加
えられることで、前記スイッチング素子のオン、オフ動
作が開始する前記入力直流電圧における動作開始電圧よ
りも当該オン、オフ動作が停止する動作停止電圧を低く
したことを特徴としている。In order to achieve the above-mentioned object, the invention of claim 1 of the present application turns on and off the current of the primary winding of a transformer by a switching element controlled by a control circuit, In the DC-DC converter that rectifies and smoothes the induced voltage in the secondary winding to obtain a DC output, when the voltage value at the input end becomes lower than a certain value, the switching element is turned on and off through the control circuit. A comparison circuit for stopping the operation, an input voltage detection circuit for dividing an input DC voltage supplied to a series circuit of the primary winding and the switching element, and applying the divided voltage as a detection voltage to the input terminal of the comparison circuit, A voltage superimposing circuit that adds a voltage for hysteresis generation, which is obtained by rectifying and smoothing the induced voltage of the auxiliary winding provided in the transformer, to the input voltage detection circuit. The operating voltage is applied to the input voltage detection circuit so that the operation stop voltage at which the ON / OFF operation is stopped is made lower than the operation start voltage at the input DC voltage at which the ON / OFF operation of the switching element starts. Is characterized by.
【００２０】本願請求項２の発明は、請求項１におい
て、前記電圧重畳回路は、前記補助巻線の誘起電圧を整
流、平滑した電圧が印加される定電圧ダイオードを有
し、前記入力直流電圧検出回路に加えられるヒステリシ
ス発生用電圧の最大値が前記定電圧ダイオードのツェナ
ー電圧で規定されていることを特徴としている。According to a second aspect of the present invention, in the first aspect, the voltage superposition circuit has a constant voltage diode to which a voltage obtained by rectifying and smoothing the induced voltage of the auxiliary winding is applied, and the input DC voltage is provided. The maximum value of the hysteresis generation voltage applied to the detection circuit is defined by the Zener voltage of the constant voltage diode.
【００２１】本願請求項３の発明は、請求項１におい
て、前記電圧重畳回路は、前記補助巻線の誘起電圧を整
流、平滑する整流平滑回路に設けられたチョークコイル
両端の電圧を、整流、平滑して前記ヒステリシス発生用
電圧を作成することを特徴としている。According to a third aspect of the present invention, in the first aspect, the voltage superimposing circuit rectifies the voltage across the choke coil provided in the rectifying / smoothing circuit for rectifying and smoothing the induced voltage of the auxiliary winding. The voltage for smoothing is generated by smoothing.
【００２２】本願請求項４の発明は、請求項１，２又は
３において、前記補助巻線の誘起電圧を整流、平滑する
ことで、前記２次巻線側の前記直流出力に略比例する直
流検出出力を得て、出力電圧検出回路を介して前記制御
回路にフィードバックすることを特徴としている。According to a fourth aspect of the present invention, in the first, second or third aspect of the present invention, by rectifying and smoothing the induced voltage in the auxiliary winding, a direct current substantially proportional to the direct current output on the secondary winding side is obtained. The detection output is obtained and fed back to the control circuit through the output voltage detection circuit.
【００２３】[0023]
【発明の実施の形態】以下、本発明に係るＤＣ−ＤＣコ
ンバータの実施の形態を図面に従って説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a DC-DC converter according to the present invention will be described below with reference to the drawings.
【００２４】本発明の実施の形態の具体的な説明に入る
前に、図７（Ｂ）を用いてＤＣ−ＤＣコンバータに付加
された低電圧電圧動作停止回路にヒステリシスを設ける
本発明の原理説明を行う。この図において、１はＤＣ−
ＤＣコンバータのスイッチング素子の前段に設けられて
いて、そのオン、オフ制御を行う制御回路、２は比較回
路、Ｒ１，Ｒ２は抵抗、５は電圧重畳回路である。比較
回路２は比較器（演算増幅器）３の一方の入力端（非反
転入力端）に基準電圧Ｖrefを印加し、他方の入力端
（反転入力端）は入力直流電圧Ｖinを分圧した電圧が印
加されるようになっている。Before entering a detailed description of the embodiment of the present invention, a description will be given of the principle of the present invention in which a hysteresis is provided in a low voltage voltage operation stop circuit added to a DC-DC converter with reference to FIG. 7B. I do. In this figure, 1 is DC-
A control circuit, which is provided in the preceding stage of the switching element of the DC converter and performs on / off control thereof, 2 is a comparison circuit, R 1 and R 2 are resistors, and 5 is a voltage superposition circuit. The comparator circuit 2 applies the reference voltage Vref to one input terminal (non-inverting input terminal) of the comparator (operational amplifier) 3, and the other input terminal (inverting input terminal) receives a voltage obtained by dividing the input DC voltage Vin. Is applied.
【００２５】図７（Ｂ）の回路において、電圧重畳回路
５はＤＣ−ＤＣコンバータの動作開始前は電圧を発生し
ない（抵抗Ｒ１とＧＮＤ端子間に加算されるヒステリシ
ス発生用電圧Ｖ１＝０）。このため、当初は入力電圧検
出回路を構成する抵抗Ｒ１，Ｒ２で分圧された検出電圧
が比較器３に印加される。入力直流電圧が動作開始電圧
以上になると、抵抗Ｒ１，Ｒ２の接続点の電圧値（比較
器入力端の電圧値）は基準電圧Ｖref以上になり、比較
器３の出力はローレベルとなり、制御回路１の動作が開
始し、ＤＣ−ＤＣコンバータのスイッチング素子のオ
ン、オフ動作が始まる。これとともに、電圧重畳回路５
にヒステリシス発生用電圧Ｖ１が発生し、この電圧Ｖ１
が抵抗Ｒ１，Ｒ２を持つ入力電圧検出回路に重畳される
結果、ＤＣ−ＤＣコンバータのスイッチング素子のオ
ン、オフ動作が開始する入力直流電圧である動作開始電
圧よりも当該オン、オフ動作が停止する動作停止電圧が
低くなり、低電圧電圧動作停止回路の動作にヒステリシ
スを持たせることができる。In the circuit of FIG. 7B, the voltage superimposing circuit 5 does not generate a voltage before the operation of the DC-DC converter (hysteresis generating voltage V 1 = 0 added between the resistor R1 and the GND terminal). . Therefore, initially, the detection voltage divided by the resistors R 1 and R 2 forming the input voltage detection circuit is applied to the comparator 3. When the input DC voltage becomes higher than the operation start voltage, the voltage value at the connection point of the resistors R 1 and R 2 (voltage value at the input terminal of the comparator) becomes higher than the reference voltage Vref, and the output of the comparator 3 becomes low level. The operation of the control circuit 1 starts, and the ON / OFF operation of the switching element of the DC-DC converter starts. Along with this, the voltage superposition circuit 5
Hysteresis generating voltage V 1 is generated, the voltage V 1
Is superposed on the input voltage detection circuit having the resistors R 1 and R 2 , as a result, the ON / OFF operation of the switching element of the DC-DC converter is higher than the operation start voltage which is the input DC voltage at which the ON / OFF operation starts. The operation stop voltage to be stopped is lowered, and the operation of the low voltage voltage operation stop circuit can have hysteresis.
【００２６】図７（Ｂ）の従来例における動作開始電圧
Ｖstartと動作停止電圧Ｖstopを数式で表すと以下の通
りである。The operation start voltage Vstart and the operation stop voltage Vstop in the conventional example of FIG.
【００２７】 Ｖstart＝{(Ｒ１＋Ｒ２)／Ｒ１}・Ｖref Ｖstop＝{(Ｒ１＋Ｒ２)／Ｒ１}・Ｖref−{Ｒ２／Ｒ１}・Ｖ１ ＝Ｖstart−{Ｒ２／Ｒ１}・Ｖ１ ヒステリシス値：{Ｒ２／Ｒ１}・Ｖ１ となる。Vstart = {(R 1 + R 2 ) / R 1 } · Vref Vstop = {(R 1 + R 2 ) / R 1 } · Vref− {R 2 / R 1 } · V 1 = Vstart− {R 2 / R 1 } · V 1 hysteresis value: {R 2 / R 1 } · V 1 .
【００２８】図１は本発明に係るＤＣ−ＤＣコンバータ
の第１の実施の形態であってフライバックコンバータに
適用した例を示す。この図において、Ｔ１はトランス、
Ｍ１はメインスイッチング素子としてのＭＯＳ−ＦＥＴ
であり、トランスＴ１は１次巻線Ｎ１、２次巻線Ｎ２及
び補助巻線Ｎ３を有している。直流入力端子１０とアー
ス端子１１（ＧＮＤ）間に直流電源１３からの直流電圧
Ｖinが供給され、前記１次巻線Ｎ１及びＭＯＳ−ＦＥＴ
Ｍ１の直列回路が、それらの直流入力端子１０とアー
ス端子１１間に接続されている。また、直流入力端子１
０とアース端子１１間にコンデンサＣ１１が接続されて
いる。FIG. 1 shows a first embodiment of a DC-DC converter according to the present invention, which is applied to a flyback converter. In this figure, T1 is a transformer,
M1 is a MOS-FET as a main switching element
The transformer T1 has a primary winding N1, a secondary winding N2, and an auxiliary winding N3. The DC voltage Vin from the DC power supply 13 is supplied between the DC input terminal 10 and the ground terminal 11 (GND), and the primary winding N1 and the MOS-FET are connected.
A series circuit of M1 is connected between the DC input terminal 10 and the ground terminal 11. DC input terminal 1
A capacitor C11 is connected between 0 and the ground terminal 11.
【００２９】前記ＭＯＳ−ＦＥＴ Ｍ１のゲートには制
御回路１５からの駆動信号が印加される。制御回路１５
は動作指令端子１５ａと、動作指令端子１５ａがローレ
ベルのときにＭＯＳ−ＦＥＴ Ｍ１をスイッチングする
（オン、オフする）駆動信号を前記ゲートに出力する出
力端子１５ｂと、フィードバック入力端子１５ｃとを有
している。A drive signal from the control circuit 15 is applied to the gate of the MOS-FET M1. Control circuit 15
Has an operation command terminal 15a, an output terminal 15b for outputting to the gate a drive signal for switching (turning on and off) the MOS-FET M1 when the operation command terminal 15a is at a low level, and a feedback input terminal 15c. is doing.
【００３０】トランスＴ１の２次巻線Ｎ２に接続されて
いる整流平滑回路は、２次巻線Ｎ２に誘起したフライバ
ック電圧を整流平滑するものであり、整流用ダイオード
Ｄ２１、平滑用コンデンサＣ２１から構成されており、
コンデンサＣ２１の両端の電圧が直流出力電圧＋Ｖout
として正側出力端子２０、負側出力端子２１間に出力さ
れるようになっている。この出力端子２０，２１間には
負荷が接続される。また、直流出力電圧＋Ｖoutは出力
電圧検出回路２２にて検出され、検出結果が制御回路１
５のフィードバック入力端子１５ｃに入力（フィードバ
ック）される。出力電圧安定化制御の場合、直流出力電
圧＋Ｖoutが設定値よりも低ければ、制御回路１５はＭ
ＯＳ−ＦＥＴ Ｍ１のオン期間を長くし、直流出力電圧
＋Ｖoutが設定値よりも高ければ、制御回路１５はＭＯ
Ｓ−ＦＥＴ Ｍ１のオン期間を短くなるように制御す
る。The rectifying / smoothing circuit connected to the secondary winding N2 of the transformer T1 is for rectifying and smoothing the flyback voltage induced in the secondary winding N2, and includes a rectifying diode D21 and a smoothing capacitor C21. Is configured,
The voltage across the capacitor C21 is the DC output voltage + Vout
Is output between the positive output terminal 20 and the negative output terminal 21. A load is connected between the output terminals 20 and 21. Further, the DC output voltage + Vout is detected by the output voltage detection circuit 22, and the detection result is the control circuit 1
5 is input (feedback) to the feedback input terminal 15c. In the case of the output voltage stabilization control, if the DC output voltage + Vout is lower than the set value, the control circuit 15 sets M
When the ON period of the OS-FET M1 is lengthened and the DC output voltage + Vout is higher than the set value, the control circuit 15 sets the MO
The on period of the S-FET M1 is controlled to be short.
【００３１】このようなＤＣ−ＤＣコンバータの基本回
路構成に加えて図１ではヒステリシス付き低入力電圧動
作停止回路が付加されている。このヒステリシス付き低
入力電圧動作停止回路は図７（Ｂ）で説明した動作原理
のものであり、抵抗Ｒ１１，Ｒ１２の直列回路からなる
入力電圧検出回路４０と、比較器（演算増幅器）３２の
一方の入力端（非反転入力端）に基準電圧Ｖrefを印加
し、他方の入力端（反転入力端）は入力直流電圧Ｖinを
分圧した入力電圧検出回路４０の検出電圧が印加される
ように構成された比較回路３１とを有している。さら
に、低電圧動作停止回路にヒステリシス特性を持たせる
ために、補助巻線Ｎ３に誘起した電圧をダイオードＤ３
１及びコンデンサＣ３１で整流、平滑して抵抗Ｒ３１の
両端にヒステリシス発生用電圧Ｖ１として重畳する電圧
重畳回路５０を設けている。In addition to the basic circuit configuration of such a DC-DC converter, a low input voltage operation stop circuit with hysteresis is added in FIG. This low input voltage operation stop circuit with hysteresis is based on the operation principle described in FIG. 7B, and one of the input voltage detection circuit 40 including a series circuit of resistors R11 and R12 and the comparator (operational amplifier) 32 is provided. The reference voltage Vref is applied to the input terminal (non-inverting input terminal) of the input voltage detection circuit 40 and the other input terminal (inverting input terminal) is applied with the detection voltage of the input voltage detection circuit 40 obtained by dividing the input DC voltage Vin. And the comparison circuit 31 that has been set. Further, in order to give the low voltage operation stop circuit a hysteresis characteristic, the voltage induced in the auxiliary winding N3 is applied to the diode D3.
1 and the capacitor C31 rectify and smooth the voltage, and a voltage superimposing circuit 50 is provided on both ends of the resistor R31 to superimpose it as a hysteresis generation voltage V 1 .
【００３２】この図１の第１の実施の形態において、Ｄ
Ｃ−ＤＣコンバータが動作開始前は、ヒステリシス発生
用電圧Ｖ１は発生しておらず、入力電圧検出回路４０の
所定の抵抗分圧比で分圧された検出電圧が比較器３２に
印加され、入力直流電圧が動作開始電圧以上になると、
前記検出電圧は基準電圧Ｖref以上になり、比較器３２
の出力はローレベルとなり、制御回路１５の動作が開始
し、ＤＣ−ＤＣコンバータのメインスイッチング素子Ｍ
１のオン、オフ動作が始まる。すると、補助巻線Ｎ３に
電圧が誘起し、電圧重畳回路５０にヒステリシス発生用
電圧Ｖ１が発生し、この電圧Ｖ１が抵抗Ｒ１１，Ｒ１２
を持つ入力電圧検出回路４０の一部（抵抗Ｒ１１とアー
ス端子１１間）に重畳される結果、メインスイッチング
素子Ｍ１のオン、オフ動作が開始する入力直流電圧であ
る動作開始電圧よりも当該オン、オフ動作が停止する動
作停止電圧が低くなり、低電圧電圧動作停止回路の動作
にヒステリシスを持たせることができる。In the first embodiment of FIG. 1, D
Prior to the operation of the C-DC converter, the hysteresis generation voltage V 1 is not generated, and the detection voltage divided by the predetermined resistance voltage division ratio of the input voltage detection circuit 40 is applied to the comparator 32 to input the voltage. When the DC voltage exceeds the operation start voltage,
The detection voltage becomes higher than the reference voltage Vref, and the comparator 32
Output becomes low level, the operation of the control circuit 15 starts, and the main switching element M of the DC-DC converter is started.
The on / off operation of 1 starts. Then, a voltage is induced in the auxiliary winding N3, and a voltage V 1 for hysteresis generation is generated in the voltage superposition circuit 50, and this voltage V 1 is applied to the resistors R11 and R12.
As a result of being superposed on a part of the input voltage detection circuit 40 (between the resistor R11 and the ground terminal 11), the ON state of the main switching element M1 is higher than the operation start voltage which is the input DC voltage at which the ON and OFF operations start. The operation stop voltage at which the off operation is stopped becomes low, and the operation of the low voltage voltage operation stop circuit can have hysteresis.
【００３３】この第１の実施の形態によれば、入力電圧
検出回路４０の各抵抗Ｒ１１，Ｒ１２の抵抗値を十分高
くすることで、電源電圧、つまり直流入力電圧Ｖinが高
くとも消費電力を低く抑えることが可能である。According to the first embodiment, the resistance values of the resistors R11 and R12 of the input voltage detection circuit 40 are set sufficiently high so that the power consumption is low even if the power supply voltage, that is, the DC input voltage Vin is high. It is possible to suppress.
【００３４】図２は本発明の第２の実施の形態を示す。
この場合、電圧重畳回路５１は補助巻線Ｎ３に誘起した
電圧をダイオードＤ３１及びコンデンサＣ３１で整流、
平滑した電圧を抵抗Ｒ３１，Ｒ３２を用いて分圧し、分
圧後の電圧をヒステリシス発生用電圧Ｖ１として入力電
圧検出回路４０の抵抗Ｒ１１とアース端子１１間に重畳
している。なお、その他の構成は前述の第１の実施の形
態と同様であり、同一又は相当部分に同一符号を付して
説明を省略する。FIG. 2 shows a second embodiment of the present invention.
In this case, the voltage superposition circuit 51 rectifies the voltage induced in the auxiliary winding N3 with the diode D31 and the capacitor C31,
The smoothed voltage dividing by the resistance R31, R32 minute, is superimposed between the resistor R11 and the ground terminal 11 of the input voltage detection circuit 40 a voltage after dividing the hysteresis generation voltage V 1. The rest of the configuration is the same as that of the first embodiment described above, and the same or corresponding parts will be assigned the same reference numerals and explanations thereof will be omitted.
【００３５】この第２の実施の形態によれば、抵抗Ｒ３
１，Ｒ３２の抵抗値を変えることで（分圧比を変えるこ
とで）、ヒステリシス発生用電圧Ｖ１を任意の値に設定
できる利点がある。According to the second embodiment, the resistor R3
There is an advantage that the hysteresis generation voltage V 1 can be set to an arbitrary value by changing the resistance values of 1 and R32 (by changing the voltage division ratio).
【００３６】図３は本発明の第３の実施の形態であっ
て、フォワードコンバータに適用した例を示す。この場
合、トランスＴ１の２次巻線Ｎ２に接続されている整流
平滑回路は、２次巻線Ｎ２の誘起電圧を整流平滑する整
流用ダイオードＤ２１，Ｄ２２、平滑用チョークコイル
Ｌ２１、平滑用コンデンサＣ２１から構成されており、
コンデンサＣ２１の両端の電圧が直流出力電圧＋Ｖout
として正側出力端子２０、負側出力端子２１間に出力さ
れるようになっている。FIG. 3 shows a third embodiment of the present invention, which is applied to a forward converter. In this case, the rectifying / smoothing circuit connected to the secondary winding N2 of the transformer T1 includes rectifying diodes D21 and D22 for rectifying and smoothing the induced voltage of the secondary winding N2, a smoothing choke coil L21, and a smoothing capacitor C21. It consists of
The voltage across the capacitor C21 is the DC output voltage + Vout
Is output between the positive output terminal 20 and the negative output terminal 21.
【００３７】また、低電圧動作停止回路にヒステリシス
特性を持たせるための電圧重畳回路５２はトランス２次
側の整流平滑回路と同様の回路構成となっており、補助
巻線Ｎ３に誘起した電圧をダイオードＤ３１，３２、チ
ョークコイルＬ３１及びコンデンサＣ３１で整流、平滑
して抵抗Ｒ３１の両端にヒステリシス発生用電圧Ｖ１と
して重畳するようにしている。なお、その他の構成は前
述の第１の実施の形態と同様であり、同一又は相当部分
に同一符号を付して説明を省略する。The voltage superposition circuit 52 for providing the low voltage operation stop circuit with the hysteresis characteristic has the same circuit configuration as the rectifying / smoothing circuit on the secondary side of the transformer, and the voltage induced in the auxiliary winding N3 is The diodes D31 and 32, the choke coil L31, and the capacitor C31 are rectified and smoothed, and superimposed on both ends of the resistor R31 as the voltage V 1 for hysteresis generation. The rest of the configuration is the same as that of the first embodiment described above, and the same or corresponding parts will be assigned the same reference numerals and explanations thereof will be omitted.
【００３８】この第３の実施の形態のように、フォワー
ドコンバータの場合にも第１の実施の形態と同様にメイ
ンスイッチング素子Ｍ１のオン、オフ動作が開始する入
力直流電圧である動作開始電圧よりも当該オン、オフ動
作が停止する動作停止電圧を低く設定でき、低電圧電圧
動作停止回路の動作にヒステリシスを持たせることがで
きる。In the case of the forward converter as in the third embodiment, as in the first embodiment, from the operation start voltage which is the input DC voltage at which the ON / OFF operation of the main switching element M1 starts. Also, the operation stop voltage for stopping the ON / OFF operation can be set low, and the operation of the low voltage voltage operation stop circuit can have hysteresis.
【００３９】図４は本発明の第４の実施の形態であっ
て、フォワードコンバータに適用した例を示す。この場
合、入力電圧検出回路４０は抵抗Ｒ１１，Ｒ１２の直列
回路からなり、抵抗Ｒ１１，Ｒ１２の接続点の電圧が検
出電圧として比較器３２に印加されている。また、補助
巻線Ｎ３に誘起した電圧をダイオードＤ３１及びコンデ
ンサＣ３１で整流、平滑して抵抗Ｒ３３を通して定電圧
ダイオードＤＺ３１両端にヒステリシス発生用電圧Ｖ１
を発生する電圧重畳回路５３を設けている。その他の構
成は前述の第３の実施の形態と同様であり、同一又は相
当部分に同一符号を付して説明を省略する。FIG. 4 shows a fourth embodiment of the present invention, which is applied to a forward converter. In this case, the input voltage detection circuit 40 is composed of a series circuit of resistors R11 and R12, and the voltage at the connection point of the resistors R11 and R12 is applied to the comparator 32 as a detection voltage. Further, the voltage induced in the auxiliary winding N3 is rectified and smoothed by the diode D31 and the capacitor C31, and the voltage V 1 for hysteresis generation across the constant voltage diode DZ31 through the resistor R33.
The voltage superimposing circuit 53 for generating is provided. Other configurations are similar to those of the above-described third embodiment, and the same or corresponding parts will be denoted by the same reference numerals and description thereof will be omitted.
【００４０】この第４の実施の形態において、ＤＣ−Ｄ
Ｃコンバータが動作開始前は、補助巻線Ｎ３の誘起電圧
は無く、入力電圧検出回路４１内の抵抗Ｒ１１，Ｒ１２
を高い抵抗値に設定しておくことで、定電圧ダイオード
ＤＺ３１両端の電圧はそのツェナー電圧よりも十分に低
い。そして、入力電圧検出回路４１で分圧された検出電
圧が比較器３２に印加され、入力直流電圧が動作開始電
圧以上になると、前記検出電圧は基準電圧Ｖref以上に
なり、比較器３２の出力はローレベルとなり、制御回路
１５の動作が開始し、ＤＣ−ＤＣコンバータのメインス
イッチング素子Ｍ１のオン、オフ動作が始まる。する
と、補助巻線Ｎ３に電圧が誘起し、その整流平滑出力に
より定電圧ダイオードＤＺ３１に電流が流れ、定電圧ダ
イオードＤＺ３１両端の電圧はツェナー電圧となり、こ
のツェナー電圧で最大値が規定されるヒステリシス発生
用電圧Ｖ１が発生し、この電圧Ｖ１が入力電圧検出回路
４０に重畳される結果、メインスイッチング素子Ｍ１の
オン、オフ動作が開始する入力直流電圧である動作開始
電圧よりも当該オン、オフ動作が停止する動作停止電圧
が低くなり、低電圧電圧動作停止回路の動作にヒステリ
シスを持たせることができる。In the fourth embodiment, DC-D
Before the C converter starts operating, there is no induced voltage in the auxiliary winding N3, and the resistors R11 and R12 in the input voltage detection circuit 41 are
Is set to a high resistance value, the voltage across the constant voltage diode DZ31 is sufficiently lower than the Zener voltage. Then, when the detection voltage divided by the input voltage detection circuit 41 is applied to the comparator 32 and the input DC voltage becomes the operation start voltage or more, the detection voltage becomes the reference voltage Vref or more, and the output of the comparator 32 becomes The low level is reached, the operation of the control circuit 15 is started, and the ON / OFF operation of the main switching element M1 of the DC-DC converter is started. Then, a voltage is induced in the auxiliary winding N3, a current flows through the constant voltage diode DZ31 due to the rectified and smoothed output, and the voltage across the constant voltage diode DZ31 becomes a Zener voltage, and the maximum value is defined by this Zener voltage. use voltage V 1 is generated, as a result of voltages V 1 is superimposed on the input voltage detection circuit 40, on the main switching element M1, the oN than the operation start voltage is input DC voltage off operation is started, oFF The operation stop voltage at which the operation stops becomes low, and the operation of the low voltage operation stop circuit can have hysteresis.
【００４１】図５は本発明の第５の実施の形態であっ
て、フォワードコンバータに適用した例を示す。フォワ
ードコンバータの基本回路構成に付加されたヒステリシ
ス付き低入力電圧動作停止回路は、抵抗Ｒ１１，Ｒ１２
の直列回路からなる入力電圧検出回路４０と、トランジ
スタＱ１２と定電圧ダイオードＤＺ１１と抵抗Ｒ１５か
らなる比較回路３５と、抵抗Ｒ１３とＭＯＳ−ＦＥＴ
Ｍ２と抵抗Ｒ１４の直列回路を有している。該直列回路
はトランジスタＱ１２のコレクタと直流入力端子１０と
を接続している。また、入力電圧検出回路４０の検出電
圧はＭＯＳ−ＦＥＴ Ｍ２のゲートに印加されるととも
に定電圧ダイオードＤＺ１１を通してトランジスタＱ１
２のベースに印加されている。補助巻線Ｎ３側の整流平
滑回路はトランス２次側の整流平滑回路と同様の回路構
成となっており、補助巻線Ｎ３に誘起した電圧をダイオ
ードＤ３１，Ｄ３２、チョークコイルＬ３１及びコンデ
ンサＣ３１で整流、平滑して出力電圧検出回路２２に供
給している。また、低電圧動作停止回路にヒステリシス
特性を持たせるための電圧重畳回路５４はチョークコイ
ルＬ３１の両端の電圧をダイオードＤ３３及びコンデン
サＣ３２で整流平滑した電圧を抵抗Ｒ３５，Ｒ３６で分
圧した抵抗Ｒ３５の両端の電圧をヒステリシス発生用電
圧Ｖ１として入力電圧検出回路４０に重畳するようにし
ている。FIG. 5 shows a fifth embodiment of the present invention, which is applied to a forward converter. The low input voltage operation stop circuit with hysteresis added to the basic circuit configuration of the forward converter includes resistors R11 and R12.
An input voltage detection circuit 40 including a series circuit, a comparison circuit 35 including a transistor Q12, a constant voltage diode DZ11 and a resistor R15, a resistor R13 and a MOS-FET.
It has a series circuit of M2 and a resistor R14. The series circuit connects the collector of the transistor Q12 and the DC input terminal 10. Further, the detection voltage of the input voltage detection circuit 40 is applied to the gate of the MOS-FET M2 and the transistor Q1 is passed through the constant voltage diode DZ11.
2 is applied to the base. The rectifying / smoothing circuit on the auxiliary winding N3 side has the same circuit configuration as the rectifying / smoothing circuit on the secondary side of the transformer, and rectifies the voltage induced in the auxiliary winding N3 with the diodes D31, D32, the choke coil L31 and the capacitor C31. , And smoothed and supplied to the output voltage detection circuit 22. Further, the voltage superposition circuit 54 for providing the low-voltage operation stop circuit with the hysteresis characteristic has a resistor R35 in which the voltage across the choke coil L31 is rectified and smoothed by the diode D33 and the capacitor C32 and divided by the resistors R35 and R36. The voltage at both ends is superimposed on the input voltage detection circuit 40 as the voltage V 1 for generating hysteresis.
【００４２】なお、補助巻線Ｎ３に誘起した電圧を整流
平滑して出力電圧検出回路２２に供給するのは、その電
圧の変動がトランスＴ１の２次巻線Ｎ２側の直流出力電
圧の変動に略比例しているからであり、この場合にも直
流出力電圧の安定化制御が可能である。また、補助巻線
Ｎ３の誘起電圧を整流平滑した直流電圧は制御回路１５
の電源Ｖddとして電源端子１５ｄに供給されるようにな
っている。さらに、制御回路１５の電源端子１５ｄは抵
抗１３とＭＯＳ−ＦＥＴ Ｍ２の直列回路を介して直流
入力端子１０に接続されている。The voltage induced in the auxiliary winding N3 is rectified and smoothed and supplied to the output voltage detection circuit 22 because the fluctuation of the voltage is the fluctuation of the DC output voltage on the secondary winding N2 side of the transformer T1. This is because they are substantially proportional to each other, and in this case as well, stabilization control of the DC output voltage is possible. Further, the DC voltage obtained by rectifying and smoothing the induced voltage of the auxiliary winding N3 is the control circuit 15
Is supplied to the power supply terminal 15d as the power supply Vdd. Further, the power supply terminal 15d of the control circuit 15 is connected to the DC input terminal 10 through the series circuit of the resistor 13 and the MOS-FET M2.
【００４３】なお、その他の構成は前述の第３の実施の
形態と同様であり、同一又は相当部分に同一符号を付し
て説明を省略する。The rest of the configuration is the same as that of the third embodiment described above, and the same or corresponding parts will be assigned the same reference numerals and explanations thereof will be omitted.
【００４４】この第５の実施の形態において、ＤＣ−Ｄ
Ｃコンバータが動作開始前は、ヒステリシス発生用電圧
Ｖ１は発生しておらず、入力電圧検出回路４０の所定の
抵抗分圧比で分圧された検出電圧が比較回路３５に印加
されている。入力直流電圧が動作開始電圧（定電圧ダイ
オードＤＺ１１のツェナー電圧によりほぼ定まる）以上
となると、定電圧ダイオードＤＺ１１が降伏状態とな
り、トランジスタＱ１２がオンとなり、このコレクタに
接続された制御回路１５の動作指令端子１５ａがローレ
ベルとなるとともにＭＯＳ−ＦＥＴ Ｍ２がオンとな
り、直流電圧Ｖinを抵抗１３及び抵抗Ｒ１４で分圧した
電圧が制御回路１５の電源端子１５ｄに供給され、制御
回路１５の動作が開始し、ＤＣ−ＤＣコンバータのメイ
ンスイッチング素子Ｍ１のオン、オフ動作が始まる。す
ると、補助巻線Ｎ３に電圧が誘起し、電圧重畳回路５４
にヒステリシス発生用電圧Ｖ１が発生し、この電圧Ｖ１
が抵抗Ｒ１１，Ｒ１２を持つ入力電圧検出回路４０に重
畳される結果、メインスイッチング素子Ｍ１のオン、オ
フ動作が開始する入力直流電圧である動作開始電圧より
も当該オン、オフ動作が停止する動作停止電圧が低くな
り、低電圧電圧動作停止回路の動作にヒステリシスを持
たせることができる。In the fifth embodiment, DC-D
Prior to the operation of the C converter, the hysteresis generation voltage V 1 is not generated, and the detection voltage divided by the predetermined resistance voltage division ratio of the input voltage detection circuit 40 is applied to the comparison circuit 35. When the input DC voltage becomes equal to or higher than the operation start voltage (which is almost determined by the Zener voltage of the constant voltage diode DZ11), the constant voltage diode DZ11 becomes in the breakdown state, the transistor Q12 is turned on, and the operation command of the control circuit 15 connected to this collector is given. When the terminal 15a becomes low level, the MOS-FET M2 is turned on, the voltage obtained by dividing the DC voltage Vin by the resistors 13 and R14 is supplied to the power supply terminal 15d of the control circuit 15, and the operation of the control circuit 15 starts. The ON / OFF operation of the main switching element M1 of the DC-DC converter starts. Then, a voltage is induced in the auxiliary winding N3, and the voltage superposition circuit 54
Hysteresis generating voltage V 1 is generated, the voltage V 1
Is superposed on the input voltage detection circuit 40 having the resistors R11 and R12, and as a result, the ON / OFF operation is stopped more than the operation start voltage which is the input DC voltage at which the ON / OFF operation of the main switching element M1 is started. Since the voltage becomes low, the operation of the low-voltage operation stop circuit can have hysteresis.
【００４５】補助巻線Ｎ３の誘起電圧を整流平滑した電
圧が立ち上がると、ＭＯＳ−ＦＥＴＭ２はオフとなり、
補助巻線Ｎ３の誘起電圧を整流平滑した電圧を電源（Ｖ
dd）として制御回路１５が駆動されることになる。When a voltage obtained by rectifying and smoothing the induced voltage of the auxiliary winding N3 rises, the MOS-FET M2 turns off,
A voltage obtained by rectifying and smoothing the induced voltage of the auxiliary winding N3 is supplied to the power source (V
The control circuit 15 is driven as dd).
【００４６】図４の第４の実施の形態に示したフォワー
ドコンバータにおける、定電圧ダイオードＤＺ３１両端
にヒステリシス発生用電圧Ｖ１を発生させる回路構成
は、フライバックコンバータの場合にも適用可能である
ことは明らかである。The circuit configuration for generating the hysteresis generation voltage V 1 across the constant voltage diode DZ31 in the forward converter shown in the fourth embodiment of FIG. 4 is also applicable to the flyback converter. Is clear.
【００４７】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。Although the embodiment of the present invention has been described above, it is obvious to those skilled in the art that the present invention is not limited to this and various modifications and changes can be made within the scope of the claims. Ah
【００４８】[0048]
【発明の効果】以上説明したように、本発明によれば、
入力直流電圧が高い場合においても消費電力が少ないヒ
ステリシス付き低電圧動作停止回路を備えるＤＣ−ＤＣ
コンバータを実現できる。As described above, according to the present invention,
DC-DC including a low-voltage operation stop circuit with hysteresis that consumes less power even when the input DC voltage is high
A converter can be realized.
【図１】本発明に係るＤＣ−ＤＣコンバータの第１の実
施の形態を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of a DC-DC converter according to the present invention.
【図２】本発明の第２の実施の形態を示す回路図であ
る。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施の形態を示す回路図であ
る。FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
【図４】本発明の第４の実施の形態を示す回路図であ
る。FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
【図５】本発明の第５の実施の形態を示す回路図であ
る。FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention.
【図６】ＤＣ−ＤＣコンバータの従来例を示す回路図で
ある。FIG. 6 is a circuit diagram showing a conventional example of a DC-DC converter.
【図７】ＤＣ−ＤＣコンバータに付加される低電圧動作
停止回路であって、（Ａ）は従来の場合、（Ｂ）は本発
明の場合の動作説明用回路図である。FIG. 7 is a circuit diagram for explaining a low-voltage operation stop circuit added to a DC-DC converter, where (A) is a conventional case and (B) is an operation explanation case of the present invention.
１，１５ 制御回路 ２，３１，３５ 比較回路 ３，３２ 比較器 ５，５０，５１，５２，５３，５４ 電圧重畳回路 １０ 直流入力端子 １１ アース端子 １３ 直流電源 ２０ 正側出力端子 ２１ 負側出力端子 ２２ 出力電圧検出回路 ４０ 入力電圧検出回路 Ｍ１，Ｍ２ ＭＯＳ−ＦＥＴ Ｑ１，Ｑ１１，Ｑ１２ トランジスタ Ｄ１，Ｄ２１，Ｄ３１，Ｄ３２，Ｄ３３ ダイオード ＤＺ１１，ＤＺ３１ 定電圧ダイオード Ｔ，Ｔ１ トランス 1,15 Control circuit 2,31,35 Comparison circuit 3,32 comparator 5,50,51,52,53,54 Voltage superposition circuit 10 DC input terminal 11 Ground terminal 13 DC power supply 20 Positive output terminal 21 Negative output terminal 22 Output voltage detection circuit 40 Input voltage detection circuit M1, M2 MOS-FET Q1, Q11, Q12 transistors D1, D21, D31, D32, D33 Diode DZ11, DZ31 constant voltage diode T, T1 transformer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AS01 BB43 DD04 EE07 EE59 FD01 FD11 FD24 FF01 FG01 XC00 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5H730 AS01 BB43 DD04 EE07 EE59 FD01 FD11 FD24 FF01 FG01 XC00
Claims (4)
でトランスの１次巻線の電流をオン、オフし、前記トラ
ンスの２次巻線の誘起電圧を整流、平滑して直流出力を
得るＤＣ−ＤＣコンバータにおいて、 入力端の電圧値が一定値より低くなると前記制御回路を
介して前記スイッチング素子のオン、オフ動作を停止さ
せる比較回路と、 前記１次巻線と前記スイッチング素子との直列回路に供
給される入力直流電圧を分圧して前記比較回路の前記入
力端に検出電圧として印加する入力電圧検出回路と、 前記トランスに設けられた補助巻線の誘起電圧を整流、
平滑して得たヒステリシス発生用電圧を、前記入力電圧
検出回路に加える電圧重畳回路とを備え、 前記ヒステリシス発生用電圧が前記入力電圧検出回路に
加えられることで、前記スイッチング素子のオン、オフ
動作が開始する前記入力直流電圧における動作開始電圧
よりも当該オン、オフ動作が停止する動作停止電圧を低
くしたことを特徴とするＤＣ−ＤＣコンバータ。1. A DC- which obtains a DC output by turning on and off a current in a primary winding of a transformer by a switching element controlled by a control circuit and rectifying and smoothing an induced voltage in a secondary winding of the transformer. In the DC converter, a comparison circuit that stops ON / OFF operation of the switching element via the control circuit when the voltage value at the input terminal becomes lower than a certain value, and a series circuit of the primary winding and the switching element are provided. An input voltage detection circuit for dividing the supplied input DC voltage and applying it as a detection voltage to the input terminal of the comparison circuit, and rectifying the induced voltage of an auxiliary winding provided in the transformer,
A voltage superimposing circuit that applies a hysteresis generation voltage obtained by smoothing to the input voltage detection circuit, and the hysteresis generation voltage is applied to the input voltage detection circuit, thereby turning on / off the switching element. The DC-DC converter is characterized in that the operation stop voltage for stopping the ON / OFF operation is made lower than the operation start voltage at the input DC voltage at which the operation starts.
起電圧を整流、平滑した電圧が印加される定電圧ダイオ
ードを有し、前記入力直流電圧検出回路に加えられるヒ
ステリシス発生用電圧の最大値が前記定電圧ダイオード
のツェナー電圧で規定されている請求項１記載のＤＣ−
ＤＣコンバータ。2. The voltage superposition circuit has a constant voltage diode to which a voltage obtained by rectifying and smoothing the induced voltage of the auxiliary winding is applied, and the maximum voltage for hysteresis generation applied to the input DC voltage detection circuit is set. The DC-value according to claim 1, wherein the value is defined by the Zener voltage of the constant voltage diode.
DC converter.
起電圧を整流、平滑する整流平滑回路に設けられたチョ
ークコイル両端の電圧を、整流、平滑して前記ヒステリ
シス発生用電圧を作成する請求項１記載のＤＣ−ＤＣコ
ンバータ。3. The voltage superposition circuit rectifies and smoothes the voltage across the choke coil provided in a rectifying and smoothing circuit that rectifies and smoothes the induced voltage of the auxiliary winding to create the hysteresis generation voltage. The DC-DC converter according to claim 1.
ることで、前記２次巻線側の前記直流出力に略比例する
直流検出出力を得て、出力電圧検出回路を介して前記制
御回路にフィードバックする請求項１，２又は３記載の
ＤＣ−ＤＣコンバータ。4. A rectified and smoothed induced voltage in the auxiliary winding to obtain a DC detection output substantially proportional to the DC output on the secondary winding side, and the control is performed via an output voltage detection circuit. The DC-DC converter according to claim 1, wherein the DC-DC converter feeds back to a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355787A JP3757293B2 (en) | 2001-11-21 | 2001-11-21 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355787A JP3757293B2 (en) | 2001-11-21 | 2001-11-21 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003164145A true JP2003164145A (en) | 2003-06-06 |
| JP3757293B2 JP3757293B2 (en) | 2006-03-22 |
Family
ID=19167426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355787A Expired - Fee Related JP3757293B2 (en) | 2001-11-21 | 2001-11-21 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3757293B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004038A (en) * | 2006-06-26 | 2008-01-10 | Ricoh Co Ltd | Voltage regulator |
| US9941802B2 (en) | 2016-04-13 | 2018-04-10 | Rohm Co., Ltd. | Insulated DC/DC converter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5799537B2 (en) * | 2011-03-18 | 2015-10-28 | サンケン電気株式会社 | Switching power supply control circuit and switching power supply |
-
2001
- 2001-11-21 JP JP2001355787A patent/JP3757293B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004038A (en) * | 2006-06-26 | 2008-01-10 | Ricoh Co Ltd | Voltage regulator |
| US9941802B2 (en) | 2016-04-13 | 2018-04-10 | Rohm Co., Ltd. | Insulated DC/DC converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3757293B2 (en) | 2006-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011132275A1 (en) | Current resonance power source | |
| JP6951631B2 (en) | Synchronous rectifier circuit and switching power supply | |
| JP5254876B2 (en) | Power factor improved switching power supply | |
| JP2004289981A (en) | Switching power supply | |
| JP4288961B2 (en) | Power supply device and discharge lamp lighting device using the same | |
| JP3757293B2 (en) | DC-DC converter | |
| JP2010142002A (en) | Power supply start-up circuit and switching power supply device | |
| JP2003164146A (en) | Synchronous rectifying dc-dc converter | |
| CA2214217C (en) | Switching power supply apparatus | |
| US20020024829A1 (en) | Switching power supply having magnetic amplifier control circuits | |
| JP4232881B2 (en) | Switching power supply | |
| JP3244424B2 (en) | Power circuit | |
| JP2000209850A (en) | Switching power source | |
| JP6487743B2 (en) | Switching power supply | |
| JP4680453B2 (en) | Switching power supply | |
| JPS64917B2 (en) | ||
| JPS6130961A (en) | Switching control type power source circuit | |
| JP2004304898A (en) | Switching power supply unit | |
| JP3571959B2 (en) | Switching power supply | |
| JP2938241B2 (en) | High voltage power circuit | |
| JP2008253075A (en) | Switching power supply device | |
| JP2006333555A (en) | Switching power supply and audio amplifier system | |
| JP3501147B2 (en) | Switching power supply | |
| JP4218286B2 (en) | Switching power supply | |
| JP2024011611A (en) | Integrated circuit and power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3757293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |