JP2003162231A - Method of manufacturing element, method of arraying element and method of manufacturing image display device - Google Patents
Method of manufacturing element, method of arraying element and method of manufacturing image display deviceInfo
- Publication number
- JP2003162231A JP2003162231A JP2001359780A JP2001359780A JP2003162231A JP 2003162231 A JP2003162231 A JP 2003162231A JP 2001359780 A JP2001359780 A JP 2001359780A JP 2001359780 A JP2001359780 A JP 2001359780A JP 2003162231 A JP2003162231 A JP 2003162231A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- manufacturing
- substrate
- chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、素子の製造方法、
素子の配列方法及びこれらを応用した画像表示装置の製
造方法に関する。更に詳しくは、配線や電極を平坦な面
に形成することができる素子の製造方法、素子の配列方
法及びこれらを応用した画像表示装置の製造方法に関す
る。TECHNICAL FIELD The present invention relates to a method for manufacturing an element,
The present invention relates to a method of arranging elements and a method of manufacturing an image display device to which these methods are applied. More specifically, the present invention relates to a method of manufacturing an element capable of forming wirings and electrodes on a flat surface, a method of arranging the element, and a method of manufacturing an image display device to which these are applied.
【０００２】[0002]
【従来の技術】電子機器は小型化が進んでおり、これら
電子機器に搭載される電子部品も小型化が進んでいる。
更に、これら電子部品の製造工程において、微小、且つ
煩雑な配線等を高精度で配設することが重要になってき
ている。素子の製造工程において実装されたチップに再
配線を行う場合、一度絶縁層となる樹脂やフィルムにチ
ップを埋め込み、その後フォトリソグラフィー、エッチ
ング及びレーザー加工などによりビアホールを必要な領
域に形成し、ビアホール内に金属材料を被着させること
により電極及び配線が形成されている。2. Description of the Related Art Electronic devices have been reduced in size, and electronic components mounted in these electronic devices have also been reduced in size.
Furthermore, in the manufacturing process of these electronic components, it is becoming important to arrange minute and complicated wirings with high precision. When rewiring the chip mounted in the device manufacturing process, once embed the chip in the resin or film that will become the insulating layer, then form the via hole in the required area by photolithography, etching, laser processing, etc. The electrodes and wirings are formed by depositing a metal material on the.
【０００３】また、ビアホールを形成することなく樹脂
などに埋め込まれたチップが露出するまで樹脂全体をエ
ッチバックする方法も行われており、チップの電極形成
領域或いは配線形成領域を露出させた後、電極或いは配
線などが配設されている。Another method is to etch back the entire resin without forming a via hole until the chip embedded in the resin is exposed. After exposing the electrode forming region or the wiring forming region of the chip, Electrodes, wiring, etc. are provided.
【０００４】一方、発光素子をマトリクス状に配列して
画像表示装置に組み上げる場合には、従来、液晶表示装
置（ＬＣＤ：Liquid Crystal Display）やプラズマディ
スプレイパネル（ＰＤＰ：Plasma Display Panel）のよ
うに基板上に直接素子を形成するか、あるいは発光ダイ
オードディスプレイ（ＬＥＤディスプレイ）のように単
体のＬＥＤパッケージを配列することが行われている。
例えば、ＬＣＤ、ＰＤＰの如き画像表示装置において
は、素子分離ができないために、製造プロセスの当初か
ら各素子はその画像表示装置の画素ピッチだけ間隔を空
けて形成することが通常行われている。On the other hand, when light emitting elements are arranged in a matrix and assembled into an image display device, conventionally, a substrate such as a liquid crystal display device (LCD: Liquid Crystal Display) or a plasma display panel (PDP: Plasma Display Panel) is used. It has been practiced to form the device directly on top or to arrange a single LED package such as a light emitting diode display (LED display).
For example, in an image display device such as an LCD or a PDP, since the elements cannot be separated, it is usual that the respective elements are formed at intervals from the pixel pitch of the image display device from the beginning of the manufacturing process.
【０００５】ＬＥＤディスプレイの場合には、樹脂など
によりパッケージされた発光素子をダイシング後に取り
出し、個別にビアホールを形成することにより発光素子
と電気的なコンタクトを行うための電極パッドが形成さ
れ、その後、所望の素子間隔で再配列することにより画
像表示装置が形成されている。In the case of an LED display, a light emitting element packaged with resin or the like is taken out after dicing, and via holes are individually formed to form electrode pads for making electrical contact with the light emitting element, and thereafter, An image display device is formed by rearranging the elements at desired intervals.
【０００６】[0006]
【発明が解決しようとする課題】ここで、樹脂部にビア
ホール形成し、そこに金属を被着させて電極パッドや配
線を形成する方法では、煩雑な工程となり、製造工程数
も増大する。また、素子のサイズが小さくなるととも
に、配線などを形成するためのビアホールを精度良く形
成することが困難になる。The method of forming a via hole in the resin portion and depositing a metal on the via hole to form an electrode pad or wiring requires complicated steps and increases the number of manufacturing steps. Further, as the size of the element becomes smaller, it becomes difficult to form via holes for forming wirings with high accuracy.
【０００７】また、ビアホールを形成することなく、樹
脂に埋め込まれたチップが露出するまで樹脂部全体をエ
ッチバックしてチップ表面を露出させる場合、チップ表
面とエッチバックした樹脂部の表面の高さが合わせにく
いため、露出されたチップ表面と樹脂部の表面の境界に
段差が生じ、チップ表面と樹脂部の表面が同一平面に形
成されない場合がある。露出させた表面に段差が生じる
ことにより、その後の工程で樹脂部の表面に配設される
配線及びチップ表面に形成される電極等との電気的接続
が困難になる場合がある。Further, when the entire resin portion is etched back to expose the chip surface without forming the via hole until the chip embedded in the resin is exposed, the height of the chip surface and the surface of the etched back resin portion are high. Since it is difficult to align with each other, a step may occur at the boundary between the exposed chip surface and the surface of the resin portion, and the chip surface and the surface of the resin portion may not be formed on the same plane. When a step is formed on the exposed surface, it may be difficult to electrically connect wirings provided on the surface of the resin portion and electrodes formed on the surface of the chip in the subsequent steps.
【０００８】更に、複数の素子を同時に作製する際、樹
脂に埋め込まれたチップ毎にビアホールを形成する必要
があり、製造効率や歩留まりの著しい向上は望むべくも
なく、多数の素子を一括処理により精度良く電極或いは
配線を形成する技術が望まれている。Furthermore, when simultaneously manufacturing a plurality of elements, it is necessary to form a via hole for each chip embedded in a resin, which is not expected to significantly improve the manufacturing efficiency and the yield. There is a demand for a technique for forming electrodes or wiring with high accuracy.
【０００９】よって、上述の問題に鑑み、本発明は、微
小な素子の製造にも適用であり、且つ、容易に電極又は
配線を形成することができる素子の製造方法、素子の配
列方法及びこれらを応用した画像表示装置の製造方法を
提供することを目的とする。Therefore, in view of the above-mentioned problems, the present invention is also applicable to the manufacture of minute devices, and the device manufacturing method, the device arranging method, and the method for forming the electrodes or wirings can be easily formed. It is an object of the present invention to provide a method for manufacturing an image display device to which is applied.
【００１０】[0010]
【課題を解決するための手段】本発明の素子の製造方法
は、離型材層の表面に配置されたチップの周囲に樹脂部
を形成し、前記樹脂部とともに前記チップを前記離型材
層より剥離することを特徴とする。According to the method of manufacturing an element of the present invention, a resin portion is formed around a chip arranged on the surface of a release material layer, and the chip is peeled from the release material layer together with the resin portion. It is characterized by doing.
【００１１】このとき、予め離型材層の表面を平坦に形
成し、チップと当該チップの周囲に形成された樹脂部が
前記離型材層から剥離されることにより、チップと樹脂
部の境界に段差を生じることなく、それぞれの表面を同
一平面に形成することができる。よって、チップと樹脂
部に亘って形成される電極及び当該電極に接続される樹
脂部表面の配線を容易に形成することが可能となる。At this time, the surface of the release material layer is formed in advance, and the chip and the resin portion formed around the chip are separated from the release material layer, so that a step is formed at the boundary between the chip and the resin portion. The respective surfaces can be formed in the same plane without causing Therefore, it is possible to easily form the electrode formed over the chip and the resin portion and the wiring on the surface of the resin portion connected to the electrode.
【００１２】更に、チップの周囲に形成される樹脂部を
接着剤で形成することにより、当該樹脂部を一時保持用
部材に接着固定することができ、当該樹脂部を一時保持
用部材に固定したまま離型材層から剥離することによ
り、チップの剥離面と樹脂部の剥離面を同一平面に形成
することができる。Further, by forming the resin portion formed around the chip with an adhesive, the resin portion can be adhesively fixed to the temporary holding member, and the resin portion is fixed to the temporary holding member. By peeling from the release material layer as it is, the peeling surface of the chip and the peeling surface of the resin portion can be formed on the same plane.
【００１３】また、離型材層が形成される基板と、樹脂
部が接着固定される一時保持用部材に熱膨張係数が互い
に略等しい材料を用いることにより、樹脂部と一時保持
用部材を接着する際にこれらを高温に曝した際に、素子
の位置ずれや各接着領域の接着力低下を抑制することが
できる。The resin portion and the temporary holding member are bonded to each other by using materials having substantially the same thermal expansion coefficients for the substrate on which the release material layer is formed and the temporary holding member to which the resin portion is bonded and fixed. At this time, when these are exposed to a high temperature, it is possible to suppress the displacement of the element and the decrease in the adhesive strength of each adhesive region.
【００１４】本発明の素子の配列方法は、第１基板上に
配列された複数のチップを第二基板上に再配列する素子
の配列方法において、前記第一基板上で前記チップが配
列された状態よりは離間した状態となるように前記チッ
プを転写して一時保持用部材に前記チップを保持させる
第一転写工程と、前記一時保持用部材に保持された前記
チップを更に離間して前記第二基板上に転写する工程を
有し、前記第一転写工程及び第二転写工程の少なくとも
一方において、離型材層の表面に配置されたチップの周
囲に樹脂部を形成し、前記離型材層から前記チップと前
記樹脂部を剥離することを特徴とする。The element arranging method of the present invention is an element arranging method of rearranging a plurality of chips arranged on a first substrate on a second substrate, wherein the chips are arranged on the first substrate. A first transfer step of transferring the chip so as to be separated from the state and holding the chip on the temporary holding member; and further separating the chip held by the temporary holding member from the first transfer step. A step of transferring onto two substrates, and in at least one of the first transfer step and the second transfer step, forming a resin portion around the chip arranged on the surface of the release material layer, The chip and the resin portion are separated.
【００１５】更に、本発明の画像表示装置の製造方法
は、発光素子をマトリクス状に配置した画像表示装置の
製造方法において、前記第一基板上で前記発光素子が配
列された状態よりは離間した状態となるように前記発光
素子を転写して一時保持用部材に前記発光素子を保持さ
せる第一転写工程と、前記一時保持用部材に保持された
前記発光素子を更に離間して前記第二基板上に転写する
第二転写工程を有し、前記第一転写工程及び第二転写工
程の少なくとも一方において、離型材層の表面に配置さ
れた発光素子の周囲に樹脂部を形成し、前記離型材層か
ら前記発光素子と前記樹脂部を剥離することを特徴とす
る。Furthermore, in the method of manufacturing the image display device of the present invention, in the method of manufacturing the image display device in which the light emitting elements are arranged in a matrix, it is separated from the state in which the light emitting elements are arranged on the first substrate. A second transfer step in which the light emitting element is transferred so that the light emitting element is held by the temporary holding member and the light emitting element held by the temporary holding member is further separated from the second substrate. A second transfer step of transferring onto the release material, and in at least one of the first transfer step and the second transfer step, a resin portion is formed around a light emitting element disposed on the surface of the release material layer, The light emitting element and the resin portion are separated from the layer.
【００１６】[0016]
【発明の実施の形態】以下、図１乃至図１６を参照しな
がら本発明の素子の製造方法について説明する。本実施
形態では、素子として発光ダイオードを例に挙げて説明
を行うが、本発明は、発光ダイオードに限定されず、Ｉ
Ｃ、トランジスタ素子などのチップの周囲に樹脂部を形
成した後、電極或いは配線が形成される素子であれば如
何なる素子にも適用可能である。BEST MODE FOR CARRYING OUT THE INVENTION A method for manufacturing an element of the present invention will be described below with reference to FIGS. In the present embodiment, a light emitting diode will be described as an example of the element, but the present invention is not limited to the light emitting diode, and I
The present invention can be applied to any element as long as an electrode or wiring is formed after forming a resin portion around a chip such as C or a transistor element.
【００１７】先ず、図１に示すように、素子形成基板１
上に発光ダイオード２が形成され、発光ダイオード２の
上面にはｐ側電極或いはｎ側電極となる上側電極３が形
成されている。発光ダイオード２は、素子形成基板１上
に形成された後、ダイシングなどにより素子分離溝４が
形成され、素子分離される。発光ダイオード２は、例え
ば、ＧａＮ系発光ダイオードやＧａＡｓ系発光ダイオー
ドであり、発光ダイオード２がＧａＮ系発光ダイオード
の場合は、素子形成基板１はサファイア基板とされ、素
子形成基板１上に結晶成長されて発光ダイオード２が形
成される。また、発光ダイオード２がＧａＡｓ系発光ダ
イオードである場合は、素子形成基板１はＧａＡｓ基板
とされる。発光ダイオード２を形成する結晶層の結晶面
は、素子形成基板１の主面に平行であるプレーナー型の
発光ダイオードに限定されず、素子形成基板１の主面に
対して傾斜した傾斜結晶面を有する発光ダイオードでも
良い。特に、ＧａＮ系発光ダイオードの場合、選択成長
により素子形成基板１の主面に対して傾斜したＳ面を有
するように結晶成長させることにより高品質のＧａＮ系
発光ダイオードを形成することができる。First, as shown in FIG. 1, an element forming substrate 1
The light emitting diode 2 is formed thereon, and the upper electrode 3 serving as a p-side electrode or an n-side electrode is formed on the upper surface of the light emitting diode 2. After the light emitting diode 2 is formed on the element formation substrate 1, the element separation groove 4 is formed by dicing or the like to separate the elements. The light emitting diode 2 is, for example, a GaN light emitting diode or a GaAs light emitting diode. When the light emitting diode 2 is a GaN light emitting diode, the element formation substrate 1 is a sapphire substrate and crystal growth is performed on the element formation substrate 1. As a result, the light emitting diode 2 is formed. When the light emitting diode 2 is a GaAs light emitting diode, the element forming substrate 1 is a GaAs substrate. The crystal plane of the crystal layer forming the light emitting diode 2 is not limited to the planar type light emitting diode parallel to the main surface of the element formation substrate 1, and an inclined crystal plane inclined with respect to the main surface of the element formation substrate 1 may be used. It may be a light emitting diode that has. In particular, in the case of a GaN-based light emitting diode, a high quality GaN-based light emitting diode can be formed by performing crystal growth by selective growth so as to have an S-plane inclined with respect to the main surface of the element formation substrate 1.
【００１８】次に、発光ダイオード２を覆うように上側
から樹脂を塗布し、図２に示すように樹脂層５を形成す
る。樹脂層５は光透過性を有する樹脂により形成され、
例えば、ポリイミドなどを塗布して形成することができ
る。発光ダイオード２を覆う樹脂層５は接着剤層６を介
して一旦第１の一時保持用部材７に接着される。接着剤
層６は熱硬化性接着剤を用いることができ、図３に示す
ように、加熱することにより樹脂層５と接着剤層６を接
着するとともに素子形成基板１の裏面から紫外線（ＵＶ
光）８を照射し、樹脂層５を硬化させる。また、後の工
程で説明するように、第１の一時保持用部材７には光透
過性を有する基板を用いることができ、特にサファイア
基板が好適である。Next, a resin is applied from the upper side so as to cover the light emitting diode 2 to form a resin layer 5 as shown in FIG. The resin layer 5 is formed of a resin having a light transmitting property,
For example, it can be formed by applying polyimide or the like. The resin layer 5 covering the light emitting diode 2 is once adhered to the first temporary holding member 7 via the adhesive layer 6. As the adhesive layer 6, a thermosetting adhesive can be used, and as shown in FIG. 3, the resin layer 5 and the adhesive layer 6 are bonded by heating, and ultraviolet rays (UV
Light) 8 is irradiated to cure the resin layer 5. As will be described in a later step, a substrate having light transmissivity can be used for the first temporary holding member 7, and a sapphire substrate is particularly preferable.
【００１９】次に、発光ダイオード２を素子形成基板１
から分離する。発光ダイオード２がＧａＮ系発光ダイオ
ードの場合には、素子形成基板１の裏面側からレーザー
光９を照射し、レーザーアブレーションにより発光ダイ
オード２と素子形成基板１を分離することができる。レ
ーザー光９は、発光ダイオード２を形成するＧａＮ系半
導体と素子形成基板１との接合領域の化学結合を切断す
ることができる程度のエネルギー密度を有していれば良
く、例えば、図４に示すように、ＫｒＦエキシマレーザ
ーを約４００ｍＪ／ｃｍ２のエネルギー密度で照射する
ことにより、素子形成基板１と発光ダイオード２を形成
するＧａＮの結合を切断することが可能となる。このと
き、素子形成基板１を形成するサファイアとの界面でＧ
ａＮが金属Ｇａと窒素に分解することから、比較的簡単
に剥離することが可能である。また、素子形成基板１が
ＧａＡｓで形成され、発光ダイオード２がＧａＡｓ系発
光ダイオードである場合には、素子形成基板１の裏面側
から素子形成基板１を研磨することにより素子形成基板
１を除去し、発光ダイオード２を露出させる。Next, the light emitting diode 2 is attached to the element forming substrate 1.
Separate from. In the case where the light emitting diode 2 is a GaN-based light emitting diode, the light emitting diode 2 and the element forming substrate 1 can be separated by irradiating the laser beam 9 from the back surface side of the element forming substrate 1 and performing laser ablation. It is sufficient that the laser beam 9 has an energy density that can break the chemical bond in the junction region between the GaN-based semiconductor forming the light emitting diode 2 and the element forming substrate 1, and is shown in FIG. 4, for example. As described above, by irradiating the KrF excimer laser with the energy density of about 400 mJ / cm 2 , it is possible to break the bond between the element forming substrate 1 and the GaN forming the light emitting diode 2. At this time, G is formed at the interface with the sapphire forming the element formation substrate 1.
Since aN decomposes into metallic Ga and nitrogen, it can be peeled off relatively easily. When the element forming substrate 1 is made of GaAs and the light emitting diode 2 is a GaAs light emitting diode, the element forming substrate 1 is removed by polishing the element forming substrate 1 from the back surface side of the element forming substrate 1. Exposing the light emitting diode 2.
【００２０】次に、発光ダイオード２及び樹脂部５の素
子形成基板１との分離面を洗浄する。例えば、酸素プラ
ズマで発光ダイオード２及び樹脂部５の露出させた分離
面はエッチング若しくはＵＶオゾン照射にて図５に示す
ように洗浄される。レーザーアブレーションを利用して
ＧａＮ系発光ダイオードをサファイア基板から剥離した
ときには、ＧａＮ系発光ダイオードはサファイアとの界
面で金属のＧａと窒素に分解することから、その分離面
に析出したＧａをエッチングすることが必要であり、Ｎ
ａＯＨ水溶液もしくは希硝酸などにより余分な金属Ｇａ
を除去する。ＧａＡｓ系発光ダイオードの場合は、素子
形成基板１の研磨後の研磨くずなどが樹脂部５や発光ダ
イオード２の分離面に付着することがあることから、Ｇ
ａＮ系発光ダイオードの場合と同様に、酸素プラズマな
どを用いて洗浄を行う。Next, the separation surfaces of the light emitting diode 2 and the resin portion 5 from the element forming substrate 1 are washed. For example, the exposed separation surface of the light emitting diode 2 and the resin portion 5 with oxygen plasma is cleaned by etching or UV ozone irradiation as shown in FIG. When the GaN-based light-emitting diode is separated from the sapphire substrate using laser ablation, the GaN-based light-emitting diode decomposes into metallic Ga and nitrogen at the interface with sapphire. Therefore, the Ga deposited on the separation surface should be etched. Is required, N
Excess metal Ga due to aOH aqueous solution or dilute nitric acid
To remove. In the case of a GaAs-based light emitting diode, polishing debris after polishing the element forming substrate 1 may adhere to the resin portion 5 or the separation surface of the light emitting diode 2, so that G
As in the case of the aN light emitting diode, cleaning is performed using oxygen plasma or the like.
【００２１】次に、樹脂層５及び接着剤層６をダイシン
グすることにより素子分離溝１０を形成し、図６に示す
ように発光ダイオード２毎に素子分離が行われる。素子
分離はダイシングプロセスまたは通常のブレードを用い
たダイシングにより行われ、２０μｍ以下の幅の狭い切
り込みが必要な場合にはレーザー光を用いた加工を行
い、素子の形状を形成するように素子分離溝１０が形成
される。Next, the resin layer 5 and the adhesive layer 6 are diced to form the element isolation groove 10, and the element isolation is performed for each light emitting diode 2 as shown in FIG. The element isolation is performed by a dicing process or a dicing using an ordinary blade. When a narrow cut with a width of 20 μm or less is required, processing using a laser beam is performed to form an element isolation groove. 10 is formed.
【００２２】次に、樹脂層５に埋め込まれ発光ダイオー
ド２を接着剤層６から選択分離し、離型材層１１の表面
に転写する。先ず、図７に示すように、第一基板１２上
に離型材層１１を形成し、離型材層１１の表面と発光ダ
イオード２の下側の面とを密着させる。離型材層１１
は、シリコーン樹脂をスピンコートなどにより第一基板
１２上に塗布して形成され、離型材層１１の表面は平坦
に形成される。また、加熱することにより第一基板１２
と離型材層１１の接着強度を高めることもできる。この
とき、離型材層１１は、シリコーン樹脂に限定されず、
一旦発光ダイオード２を接着固定した後、再び発光ダイ
オード２を剥離することができる材料で形成されていれ
ば良い。第一基板１２は、第１の一時保持用部材７と略
等しい熱膨張係数を有する材料で形成されることが好ま
しく、例えば、第１の一時保持用部材７がサファイア基
板である場合は、ソーダライムガラスなどを用いること
により、加熱処理をした際の素子の位置ずれを防止する
ことができる。Next, the light emitting diode 2 embedded in the resin layer 5 is selectively separated from the adhesive layer 6 and transferred to the surface of the release material layer 11. First, as shown in FIG. 7, the release material layer 11 is formed on the first substrate 12, and the surface of the release material layer 11 and the lower surface of the light emitting diode 2 are brought into close contact with each other. Release material layer 11
Is formed by applying a silicone resin on the first substrate 12 by spin coating or the like, and the surface of the release material layer 11 is formed flat. Also, by heating, the first substrate 12
The adhesive strength of the release material layer 11 can be increased. At this time, the release material layer 11 is not limited to the silicone resin,
It is sufficient that the light emitting diode 2 is once made of a material that can be peeled off again after the light emitting diode 2 is adhesively fixed. The first substrate 12 is preferably formed of a material having a coefficient of thermal expansion substantially equal to that of the first temporary holding member 7. For example, when the first temporary holding member 7 is a sapphire substrate, soda is used. By using lime glass or the like, it is possible to prevent the displacement of the element during the heat treatment.
【００２３】ここで、図８に示すように、樹脂層５とと
もに素子分離された発光ダイオード２を選択的に離型材
層１１に転写する。第１の一時保持用部材７の上側から
所望の素子間隔になるように選択的に光１４を照射し、
樹脂層５を硬化させることにより樹脂層５と接着剤層６
の接着強度を低下させる。その後、第１の一時保持用部
材７を引き離すことにより発光ダイオード２と樹脂層５
からなる樹脂形成チップ１３を選択的に離型材層１１に
転写する。光１４は、例えば、高調波ＹＡＧレーザー
光、ＵＶ光を用いることが可能であり、樹脂層５が速や
かに硬化され、樹脂部５と接着剤層６の接合強度を低下
させることができる。よって、光１４が選択的に照射さ
れた領域の樹脂形成チップ１３が第１の一時保持用部材
７から分離され、離型材層１１に転写される。Here, as shown in FIG. 8, the light emitting diode 2 which is element-separated together with the resin layer 5 is selectively transferred to the release material layer 11. The light 14 is selectively irradiated from the upper side of the first temporary holding member 7 so as to have a desired element spacing,
By curing the resin layer 5, the resin layer 5 and the adhesive layer 6
Decrease the adhesive strength of. Then, the first temporary holding member 7 is pulled away to separate the light emitting diode 2 and the resin layer 5 from each other.
The resin-formed chip 13 made of is selectively transferred to the release material layer 11. As the light 14, for example, a harmonic YAG laser light or UV light can be used, and the resin layer 5 can be rapidly cured, and the bonding strength between the resin portion 5 and the adhesive layer 6 can be reduced. Therefore, the resin-formed chip 13 in the region where the light 14 is selectively irradiated is separated from the first temporary holding member 7 and transferred to the release material layer 11.
【００２４】次に、離型材層１１の表面に転写された樹
脂形成チップ１３の周囲に樹脂部１７を形成し、樹脂形
成チップ１３と樹脂部１７を離型材層１１から剥離する
ことにより、樹脂形成チップ１３と樹脂部１７の剥離面
を同一平面上に形成する。先ず、離型材層１１に転写さ
れた樹脂形成チップ１３を被うように接着剤を塗布し、
樹脂部１７を形成する。更に、剥離層１６を介して第２
の一時保持用部材１５を樹脂部１７の上側に密着させ
る。この状態で、図９に示すように、第２の一時保持用
部材１５の上側から光１８を照射し、樹脂部１７と剥離
層１６が接着される。樹脂部１７は、紫外線硬化型の接
着剤を用いて形成することができ、光１８としてＵＶ光
を用いることにより樹脂部１７が速やかに硬化され、剥
離層１６と接着される。このとき、第２の一時保持用部
材１５は、光１８を透過する材料が用いられる。また、
樹脂部１７が熱硬化型の接着剤により形成される場合
は、加熱処理をすることにより第２の一時保持用部材１
５と第一基板１２間で熱膨張係数の差による寸法変化の
差が生じることを極力抑制するために、第一基板１２と
熱膨張係数が略等しい材料を用いることが望ましい。本
実施形態のように、例えば、第２の一時保持用部材１５
にサファイア基板を用いた場合、第一基板１２はソーダ
ライムガラスを用いることができる。第２の一時保持用
部材１５、剥離層１６及び樹脂部１７は一体となるよう
に接着されるので、図１０に示すように、第一基板１２
とともに離型材層１１を樹脂部１７と発光ダイオード２
から剥離し、発光ダイオード２と樹脂部１７の離型材層
１１からの剥離面を同一平面に形成することができる。
ここで、離型材層１１は予めその表面が平坦となるよう
に形成されていることから、発光ダイオード２と樹脂部
１７を離型材層１１から剥離するとともに、発光ダイオ
ード２と樹脂部１７の境界に段差を生じることなく平坦
な面を一回の処理で形成することが可能となる。ここ
で、離型材層１１と、それが形成された第一基板１２
は、繰り返し使用することができるので、製造コストを
抑制することもできる。Next, a resin portion 17 is formed around the resin-formed chip 13 transferred to the surface of the release material layer 11, and the resin-formed chip 13 and the resin portion 17 are separated from the release material layer 11 to form a resin. The separation surface of the forming chip 13 and the resin portion 17 is formed on the same plane. First, an adhesive is applied so as to cover the resin-formed chip 13 transferred to the release material layer 11,
The resin portion 17 is formed. Further, the second layer is formed through the peeling layer 16.
The temporary holding member 15 is adhered to the upper side of the resin portion 17. In this state, as shown in FIG. 9, light 18 is irradiated from the upper side of the second temporary holding member 15 to bond the resin portion 17 and the peeling layer 16 to each other. The resin portion 17 can be formed using an ultraviolet curable adhesive, and by using UV light as the light 18, the resin portion 17 is quickly cured and bonded to the release layer 16. At this time, the second temporary holding member 15 is made of a material that transmits the light 18. Also,
When the resin portion 17 is formed of a thermosetting adhesive, the second temporary holding member 1 is formed by heat treatment.
5 and the first substrate 12, it is desirable to use a material having a thermal expansion coefficient substantially equal to that of the first substrate 12 in order to suppress a difference in dimensional change due to a difference in thermal expansion coefficient as much as possible. As in the present embodiment, for example, the second temporary holding member 15
When a sapphire substrate is used for the first substrate 12, soda lime glass can be used for the first substrate 12. Since the second temporary holding member 15, the peeling layer 16 and the resin portion 17 are integrally bonded, as shown in FIG.
Together with the release material layer 11, the resin portion 17 and the light emitting diode 2 are provided.
Then, the light emitting diode 2 and the resin portion 17 can be formed on the same plane as the release surface from the release material layer 11.
Here, since the release material layer 11 is formed in advance so that its surface becomes flat, the light emitting diode 2 and the resin portion 17 are separated from the release material layer 11, and the boundary between the light emitting diode 2 and the resin portion 17 is separated. It is possible to form a flat surface in a single process without producing a step. Here, the release material layer 11 and the first substrate 12 on which it is formed
Since it can be used repeatedly, the manufacturing cost can be suppressed.
【００２５】更に、上述のようにして形成された発光ダ
イオード２と樹脂部１７の剥離面に亘って裏面電極１９
が形成される。図１１に示すように、樹脂形成チップ１
３の内部に埋め込まれた発光ダイオード２を露出させた
剥離面から樹脂部１７の剥離面にかけて裏面電極１９が
形成される。裏面電極１９は、蒸着法により形成するこ
とができ、例えば、Ｔｉ／Ｐｔ／Ａｕなどの金属材料若
しくは透明電極（ＩＴＯ、ＺｎＯ系など）などから形成
される。特に、透明電極を形成した場合は、発光ダイオ
ード２の裏面を大きく覆っても発光を遮ることがないの
で、パターニング精度が粗く、大きな電極形成を行うこ
とができ、パターニングプロセスが容易となる。このと
き、発光ダイオード２を露出させた剥離面と樹脂部１７
の剥離面がこれらの境界で段差を形成せず、同一平面上
に形成されていることにより発光ダイオード２を露出さ
せた剥離面と樹脂部１７の剥離面の境界において、裏面
電極１９の接続不良を抑制することが可能となる。更
に、裏面電極１９から樹脂部１７の剥離面に亘り連続し
て配線を形成するもできる。よって、ビアホールの形成
或いは発光ダイオード２の周囲に形成された樹脂部１７
を除去することなく、発光ダイオード２から樹脂部１７
に亘って電極或いは配線を容易に形成することが可能と
なる。Further, the back surface electrode 19 extends over the peeled surface between the light emitting diode 2 and the resin portion 17 formed as described above.
Is formed. As shown in FIG. 11, the resin-formed chip 1
A back surface electrode 19 is formed from the peeling surface exposing the light emitting diode 2 embedded in the inside of 3 to the peeling surface of the resin portion 17. The back surface electrode 19 can be formed by a vapor deposition method, and is formed of, for example, a metal material such as Ti / Pt / Au or a transparent electrode (ITO, ZnO based, etc.). In particular, when the transparent electrode is formed, even if the back surface of the light emitting diode 2 is largely covered, light emission is not blocked, so that the patterning accuracy is rough, a large electrode can be formed, and the patterning process is facilitated. At this time, the peeling surface exposing the light emitting diode 2 and the resin portion 17
Since the peeling surface of No. 1 does not form a step at these boundaries and is formed on the same plane, the back surface electrode 19 has a poor connection at the boundary between the peeling surface exposing the light emitting diode 2 and the peeling surface of the resin portion 17. Can be suppressed. Further, wiring can be continuously formed from the back surface electrode 19 to the peeled surface of the resin portion 17. Therefore, the resin portion 17 formed on the periphery of the light emitting diode 2 or the via hole is formed.
Without removing the resin portion 17 from the light emitting diode 2
It is possible to easily form electrodes or wirings over the entire length.
【００２６】続いて、図１２に示すように、第二基板２
１に接着剤を塗布して接着剤層２０を形成し、その上側
から裏面電極１９が形成された発光ダイオード２を内包
する樹脂部１７を接着する。このとき、接着剤層２０に
はエポキシ系の熱硬化性樹脂を用いることができ、加熱
処理することにより接着剤層２０を硬化させ、接着が行
われる。Subsequently, as shown in FIG. 12, the second substrate 2
An adhesive is applied to 1 to form an adhesive layer 20, and a resin portion 17 enclosing the light emitting diode 2 having the back electrode 19 formed thereon is adhered from the upper side thereof. At this time, an epoxy-based thermosetting resin can be used for the adhesive layer 20, and the adhesive layer 20 is cured by heat treatment for adhesion.
【００２７】次に、図１３に示すように、第２の一時保
持用部材１５を剥離層１６から剥離する。第２の一時保
持用部材１５の上側からレーザー光２２を照射し、剥離
層１６を硬化させることにより剥離層１６と第２の一時
保持用部材１５の接着力を低下させ、第２の一時保持用
部材１５を容易に引き剥がすことが可能となる。剥離層
１６は、レーザー光２２を照射することにより接着力が
低下する材料で形成されていれば良く、例えば、本実施
形態では、ポリイミドを用いることができる。レーザー
光２２としてＫｒＦエキシマレーザー光を用いることに
よりポリイミドが硬化され、容易に第２の一時保持用部
材１５を剥離層１６から引き剥がすことが可能となる。Next, as shown in FIG. 13, the second temporary holding member 15 is peeled from the peeling layer 16. By irradiating the laser beam 22 from the upper side of the second temporary holding member 15 to cure the peeling layer 16, the adhesive force between the peeling layer 16 and the second temporary holding member 15 is reduced, and the second temporary holding is performed. The working member 15 can be easily peeled off. The release layer 16 may be made of a material whose adhesive strength is reduced by irradiating the laser beam 22, and for example, polyimide can be used in this embodiment. By using the KrF excimer laser light as the laser light 22, the polyimide is hardened, and the second temporary holding member 15 can be easily peeled off from the peeling layer 16.
【００２８】次に、図１４乃至図１６を参照しながら上
側電極３に電極パッド或いは配線を形成する工程につい
て説明する。先ず、剥離層１６の上側からＯ２プラズマ
処理などにより剥離層１６、樹脂部１７及び樹脂層５を
除去し、図１４に示すように、発光ダイオード２の上側
電極３を露出させる。Next, a process of forming an electrode pad or wiring on the upper electrode 3 will be described with reference to FIGS. 14 to 16. First, the peeling layer 16, the resin portion 17 and the resin layer 5 are removed from the upper side of the peeling layer 16 by O 2 plasma treatment or the like to expose the upper electrode 3 of the light emitting diode 2 as shown in FIG.
【００２９】続いて、一旦裏面電極１９、発光ダイオー
ド２及び上側電極３を覆うように絶縁材料を用いて保護
層２３を形成した後、発光ダイオード２に対応する位置
にレーザー光を照射し、ビアホール２４を形成する。保
護層２３には、発光ダイオードからの光を遮らないよう
に透明エポキシ接着剤などの材料を使用することができ
る。この保護層２３は加熱硬化され、発光ダイオード２
を覆う。ビアホール２４は、エキシマレーザー光、高調
波ＹＡＧレーザー光、及び炭酸ガスレーザー光などによ
り保護層２３を選択的に除去することにより形成され
る。更に、ビアホール２４を形成した後、その上に第２
の保護層２５を形成する。保護層２５は、保護層２３を
形成する材料と同じ材料を使用すれば良く、透明エポキ
シ接着剤などの材料を塗布した後、加熱硬化させること
により形成することができる。ビアホール２４を形成し
た場合と同様に、保護層２５を形成した後、エキシマレ
ーザー光、高調波ＹＡＧレーザー光、及び炭酸ガスレー
ザー光などにより保護層２５を選択的に除去することに
より、図１５に示すように、ビアホール２６が形成さ
れ、上側電極３を露出させる。Subsequently, a protective layer 23 is once formed using an insulating material so as to cover the back surface electrode 19, the light emitting diode 2 and the upper electrode 3, and then a position corresponding to the light emitting diode 2 is irradiated with laser light to form a via hole. 24 is formed. A material such as a transparent epoxy adhesive can be used for the protective layer 23 so as not to block light from the light emitting diode. The protective layer 23 is cured by heating, and the light emitting diode 2
Cover. The via hole 24 is formed by selectively removing the protective layer 23 with excimer laser light, harmonic YAG laser light, carbon dioxide gas laser light, or the like. Further, after forming the via hole 24, a second hole is formed on the via hole 24.
The protective layer 25 of is formed. The protective layer 25 may be made of the same material as the material for forming the protective layer 23, and can be formed by applying a material such as a transparent epoxy adhesive and then curing by heating. As in the case of forming the via hole 24, after forming the protective layer 25, the protective layer 25 is selectively removed by excimer laser light, harmonic YAG laser light, carbon dioxide laser light, etc. As shown, a via hole 26 is formed, exposing the upper electrode 3.
【００３０】上述のようにビアホール２６を形成した
後、ビアホール２６に臨む上側電極３に電極パッド２７
を形成する。電極パッド２７は、スパッタリングなどに
より金属層を形成した後、選択的にエッチングされ、図
１６に示すように、所望のサイズの電極パッド２７が形
成される。電極パッド２７は、例えば、Ｔｉ/Ａｌなど
のように複数の金属を積層して形成することができる。
また、発光ダイオード２が第１の一時保持用部材１から
所望の素子間隔で選択的に剥離されることから、発光ダ
イオード２間の間隔を十分確保することができ、電極パ
ッド２７を所望のサイズ、形状になるように形成するこ
とができる。また、電極パッド２７に限定されず、上側
電極３から保護層２５の表面に亘って直接配線を形成す
ることもできる。After the via hole 26 is formed as described above, the electrode pad 27 is formed on the upper electrode 3 facing the via hole 26.
To form. The electrode pad 27 is selectively etched after forming a metal layer by sputtering or the like, and the electrode pad 27 having a desired size is formed as shown in FIG. The electrode pad 27 can be formed by laminating a plurality of metals such as Ti / Al.
Further, since the light emitting diodes 2 are selectively peeled from the first temporary holding member 1 at a desired element spacing, a sufficient spacing between the light emitting diodes 2 can be ensured, and the electrode pad 27 can have a desired size. , Can be formed into a shape. Further, the wiring is not limited to the electrode pad 27, and the wiring can be directly formed from the upper electrode 3 to the surface of the protective layer 25.
【００３１】次に、発光ダイオード２を個別に切り出
し、樹脂形成素子の状態にする。切り出しは、例えばレ
ーザーダイシングにより行うことができる。レーザーダ
イシングはレーザー光のラインビームを照射することに
より行われ、保護膜２３、２５、樹脂層２０を基板２１
が露出するまで切断する。このレーザーダイシングによ
り、発光ダイオード２は電極パッドや配線が形成された
所定のサイズの樹脂形成素子として切り出される。Next, the light emitting diodes 2 are individually cut out to be in the state of the resin forming element. The cutting can be performed by, for example, laser dicing. The laser dicing is performed by irradiating a line beam of laser light, and the protective films 23 and 25 and the resin layer 20 are attached to the substrate 21.
Cut until exposed. By this laser dicing, the light emitting diode 2 is cut out as a resin forming element having a predetermined size on which electrode pads and wirings are formed.
【００３２】上記素子の製造方法は、例えば、発光素子
を樹脂中に埋め込んでチップ化した後、拡大転写して再
配列する素子の配列方法及びこれを応用した画像表示装
置の製造方法などに応用することができる。以下、この
素子の配列方法、これを応用した画像表示装置の製造方
法について説明する。The above-described device manufacturing method is applied to, for example, a device arranging method in which a light emitting device is embedded in a resin to form a chip, and then enlarged and transferred and rearranged, and an image display device manufacturing method to which the device is applied. can do. Hereinafter, a method of arranging the elements and a method of manufacturing an image display device to which the elements are applied will be described.
【００３３】例えば発光ダイオードを用いて画像表示装
置を作製する場合、発光ダイオードを離間して配列する
必要がある。この配列方法としては種々の方法がある
が、ここでは二段階拡大転写法を例にして説明する。二
段階拡大転写法では、先ず、高集積度をもって第一基板
上に作成されたチップを第一基板上でチップが配列され
た状態よりは離間した状態となるように一時保持用部材
に転写し、次いで一時保持用部材に保持された前記チッ
プをさらに離間して第二基板上に転写する二段階の拡大
転写を行う。なお、本実施形態では転写を２段階として
いるが、チップを離間して配置する拡大度に応じて転写
を三段階やそれ以上の多段階とすることもできる。For example, when an image display device is manufactured using light emitting diodes, it is necessary to arrange the light emitting diodes so as to be spaced apart from each other. There are various methods for this arrangement, but here, the two-step expansion transfer method will be described as an example. In the two-step expansion transfer method, first, the chips formed on the first substrate with a high degree of integration are transferred to the temporary holding member so that the chips are separated from the state in which the chips are arranged on the first substrate. Then, two-step enlargement transfer is performed in which the chips held by the temporary holding member are further separated and transferred onto the second substrate. Although the transfer is performed in two steps in the present embodiment, the transfer may be performed in three steps or in multiple steps depending on the degree of expansion in which the chips are arranged separately.
【００３４】従って、多段階の転写工程の何れかの転写
工程において、上述の素子の製造方法を用いることによ
り、容易に素子に電極又は配線を形成することが可能と
なる。Therefore, it is possible to easily form electrodes or wirings on the element by using the above-described element manufacturing method in any of the multi-step transfer steps.
【００３５】図１７は二段階拡大転写法の基本的な工程
を示す全体工程図である。まず、図１７の（ａ）に示す
第一基板３０上に、例えば発光素子のようなチップ３２
を密に形成する。チップを密に形成することで、各基板
当たりに生成されるチップの数を多くすることができ、
製品コストを下げることができる。第一基板３０は例え
ば半導体ウエハ、ガラス基板、石英ガラス基板、サファ
イア基板、プラスチック基板などの種々素子形成可能な
基板であるが、各チップ３２は第一基板３０上に直接形
成したものであっても良く、他の基板上で形成されたも
のを配列したものであっても良い。FIG. 17 is an overall process diagram showing the basic process of the two-step expansion transfer method. First, a chip 32 such as a light emitting device is formed on the first substrate 30 shown in FIG.
Are densely formed. By forming the chips densely, it is possible to increase the number of chips generated for each substrate,
Product cost can be reduced. The first substrate 30 is a substrate capable of forming various elements such as a semiconductor wafer, a glass substrate, a quartz glass substrate, a sapphire substrate, and a plastic substrate. Each chip 32 is formed directly on the first substrate 30. Alternatively, it may be an array of those formed on another substrate.
【００３６】次に図１７の（ｂ）に示すように、第一基
板３０から各チップ３２が図中破線で示す一時保持用部
材３１に転写され、この一時保持用部材３１の上に各チ
ップ３２が保持される。ここで隣接するチップ３２は離
間され、図示のようにマトリクス状に配される。すなわ
ちチップ３２はｘ方向にもそれぞれチップの間を広げる
ように転写されるが、ｘ方向に垂直なｙ方向にもそれぞ
れチップの間を広げるように転写される。このとき離間
される距離は、特に限定されず、一例として後続の工程
での樹脂部形成や電極パッドの形成を考慮した距離とす
ることができる。一時保持用部材３１上に第一基板３０
から転写した際に第一基板３０上の全部のチップが離間
されて転写されるようにすることもできる。この場合に
は、一時保持用部材３１のサイズはマトリクス状に配さ
れたチップ３２の数（ｘ方向、ｙ方向にそれぞれ）に離
間した距離を乗じたサイズ以上であれば良い。また、一
時保持用部材３１上に第一基板３０上の一部のチップが
離間されて転写されるようにすることも可能である。Next, as shown in FIG. 17B, each chip 32 is transferred from the first substrate 30 to a temporary holding member 31 shown by a broken line in the drawing, and each chip is placed on this temporary holding member 31. 32 is retained. Here, the adjacent chips 32 are spaced apart and arranged in a matrix as shown. That is, the chips 32 are transferred so as to widen the spaces between the chips in the x direction, but are also transferred so as to widen the spaces between the chips also in the y direction perpendicular to the x direction. The distance separated at this time is not particularly limited, and as an example, the distance can be set in consideration of the resin portion formation and the electrode pad formation in the subsequent process. The first substrate 30 is provided on the temporary holding member 31.
It is also possible to transfer all the chips on the first substrate 30 at a distance from each other when the transfer is performed. In this case, the size of the temporary holding member 31 may be equal to or larger than the size obtained by multiplying the number of chips 32 arranged in a matrix (in the x direction and the y direction) by the distance. It is also possible to transfer a part of the chips on the first substrate 30 to the temporary holding member 31 with a space therebetween.
【００３７】このような第一転写工程の後、図１７の
（ｃ）に示すように、一時保持用部材３１上に存在する
チップ３２は離間されていることから、チップ３２を樹
脂で覆う。更に、レーザーダイシングなどにより樹脂を
除去し、素子分離が行われ、樹脂形成チップ３４が形成
される。チップ３２は平面上、樹脂形成チップ３４の略
中央に位置するが、一方の辺や角側に偏った位置に存在
するものであっても良い。After the first transfer step as described above, as shown in FIG. 17C, since the chips 32 existing on the temporary holding member 31 are separated from each other, the chips 32 are covered with resin. Further, the resin is removed by laser dicing or the like to separate the elements, and the resin-formed chip 34 is formed. The chip 32 is located substantially in the center of the resin-formed chip 34 on a plane, but may be located at a position deviated to one side or a corner side.
【００３８】次に、図１７の（ｄ）に示すように、第二
転写工程が行われる。この第二転写工程では一時保持用
部材３１上でマトリクス状に配されるチップ３２が樹脂
形成チップ３４ごと更に離間するように第二基板３５上
に転写される。このとき、チップ３２が樹脂形成チップ
３４ごと選択的に離間され、図示のようにマトリクス状
に配される。すなわちチップ３２はｘ方向にもそれぞれ
チップの間を広げるように転写されるが、ｘ方向に垂直
なｙ方向にもそれぞれチップの間を広げるように転写さ
れる。第二転写工程によって配置されたチップの位置が
画像表示装置などの最終製品の画素に対応する位置であ
るとすると、当初のチップ３２間のピッチの略整数倍が
第二転写工程によって配置されたチップ３２のピッチと
なる。ここで第一基板３０から一時保持用部材３１での
離間したピッチの拡大率をｎとし、一時保持用部材３１
から第二基板２５での離間したピッチの拡大率をｍとす
ると、略整数倍の値ＥはＥ＝ｎ×ｍで表される。Next, as shown in FIG. 17D, the second transfer process is performed. In this second transfer step, the chips 32 arranged in a matrix on the temporary holding member 31 are transferred onto the second substrate 35 so as to be further separated together with the resin-formed chips 34. At this time, the chips 32 are selectively separated together with the resin-formed chips 34 and arranged in a matrix as shown. That is, the chips 32 are transferred so as to widen the spaces between the chips in the x direction, but are also transferred so as to widen the spaces between the chips also in the y direction perpendicular to the x direction. Assuming that the positions of the chips arranged in the second transfer step correspond to the pixels of the final product such as an image display device, approximately an integer multiple of the pitch between the original chips 32 is arranged in the second transfer step. It becomes the pitch of the chips 32. Here, the enlargement ratio of the pitch separated from the first substrate 30 by the temporary holding member 31 is n, and the temporary holding member 31 is
Therefore, when the enlargement ratio of the pitches separated from each other on the second substrate 25 is m, the value E that is a substantially integral multiple is represented by E = n × m.
【００３９】このとき、第二基板３５上に離型材層３６
が予め形成され、第二基板３５上に樹脂形成チップ３４
ごと離間された各チップ３２の周囲に樹脂部を形成し、
樹脂部とともに離型材層３６からチップ３２を剥離する
ことにより、チップ３２の剥離面と樹脂部の剥離面を同
一平面に形成することができる。従って、チップ３２と
樹脂部の境界における段差の発生を極力抑制することが
でき、チップ３２の剥離面と樹脂部の剥離面に亘る裏面
電極又は配線を同一平面上に形成することが可能とな
り、接続不良を極力抑えながらこれら裏面電極又は配線
を形成することができる。この配線は例えばチップ３２
が発光ダイオードなどの発光素子の場合には、ｐ電極、
ｎ電極への配線を含む。また、一時保持用部材３１に離
型材層を形成しておき、樹脂形成チップ３４を一時保持
用部材３１から剥離する段階で、チップ３２とチップ３
２の周りに形成された樹脂部の剥離面を同一平面に形成
することもできる。従って、第二基板３５に限定され
ず、一時保持用部材３１などの何れかの転写先に離型材
層が形成されていれば良い。At this time, the release material layer 36 is formed on the second substrate 35.
Are formed in advance, and the resin-formed chip 34 is formed on the second substrate 35.
A resin portion is formed around each chip 32 separated from each other,
By peeling the chip 32 from the release material layer 36 together with the resin portion, the peeling surface of the chip 32 and the peeling surface of the resin portion can be formed on the same plane. Therefore, it is possible to suppress the occurrence of a step at the boundary between the chip 32 and the resin portion as much as possible, and it is possible to form the back surface electrode or the wiring extending over the peeling surface of the chip 32 and the peeling surface of the resin portion on the same plane, These back electrodes or wirings can be formed while suppressing connection failure as much as possible. This wiring is, for example, the chip 32.
Is a light emitting element such as a light emitting diode, a p electrode,
Including wiring to the n-electrode. In addition, the mold release material layer is formed on the temporary holding member 31, and the chip 32 and the chip 3 are separated at the stage of peeling the resin-formed chip 34 from the temporary holding member 31.
The peeling surface of the resin portion formed around 2 may be formed in the same plane. Therefore, the release material layer is not limited to the second substrate 35 and may be formed on any transfer destination such as the temporary holding member 31.
【００４０】図１７に示した二段階拡大転写法において
は、第一転写後のチップが離間されたスペースと、チッ
プと接着剤層の平坦な剥離面を利用して裏面電極を容易
に形成することができる。従って、画像表示装置の歩留
まりを向上させることができる。また、本例の二段階拡
大転写法においては、チップ間の距離を離間する工程が
２工程であり、このようなチップ間の距離を離間する複
数工程の拡大転写を行うことで、実際は転写回数が減る
ことになる。すなわち、例えば、ここで第一基板３０か
ら一時保持用部材３１での離間したピッチの拡大率を２
（ｎ＝２）とし、一時保持用部材３１から第二基板３５
での離間したピッチの拡大率を２（ｍ＝２）とすると、
仮に一度の転写で拡大した範囲に転写しようとしたとき
では、最終拡大率が２×２の４倍で、その二乗の１６回
の転写すなわち第一基板のアライメントを１６回行う必
要が生ずるが、本例の二段階拡大転写法では、アライメ
ントの回数は第一転写工程での拡大率２の二乗の４回と
第二転写工程での拡大率２の二乗の４回を単純に加えた
だけの計８回で済むことになる。即ち、同じ転写倍率を
意図する場合においては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ
＋ｍ２であることから、必ず２ｎｍ回だけ転写回数を減
らすことができることになる。従って、製造工程も回数
分だけ時間や経費の節約となり、特に拡大率の大きい場
合に有益となる。In the two-step enlargement transfer method shown in FIG. 17, the back electrode is easily formed by utilizing the space where the chips are separated after the first transfer and the flat separation surface between the chips and the adhesive layer. be able to. Therefore, the yield of the image display device can be improved. In addition, in the two-step magnifying transfer method of this example, the step of separating the distance between the chips is two steps. Will be reduced. That is, for example, here, the enlargement ratio of the pitch separated from the first substrate 30 in the temporary holding member 31 is set to 2
(N = 2), from the temporary holding member 31 to the second substrate 35.
If the enlargement ratio of the separated pitch in 2 is 2 (m = 2),
If it is attempted to transfer to an expanded area by one transfer, the final expansion ratio is 4 times 2 × 2, and it is necessary to perform 16 times of the square of the final expansion rate, that is, 16 times of alignment of the first substrate. In the two-step expansion transfer method of this example, the number of times of alignment is simply 4 times the expansion rate 2 squared in the first transfer step and 4 times the expansion rate 2 squared in the second transfer step. It will be 8 times in total. That is, when the same transfer magnification is intended, (n + m) 2 = n 2 +2 nm
Since it is + m 2 , the number of times of transfer can be reduced by 2 nm. Therefore, the manufacturing process also saves time and cost by the number of times, which is useful especially when the expansion rate is large.
【００４１】なお、図１７に示した二段階拡大転写法に
おいては、チップ３２を例えば発光素子としているが、
これに限定されず、他の素子例えば液晶制御素子、光電
変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイ
オード素子、抵抗素子、スイッチング素子、微小磁気素
子、微小光学素子から選ばれた素子若しくはその部分、
これらの組み合わせなどであっても良い。In the two-step enlargement transfer method shown in FIG. 17, the chip 32 is, for example, a light emitting element.
The present invention is not limited to this, and other elements such as liquid crystal control element, photoelectric conversion element, piezoelectric element, thin film transistor element, thin film diode element, resistance element, switching element, micro magnetic element, micro optical element, or a portion thereof,
It may be a combination of these.
【００４２】上記第二転写工程においては、チップは樹
脂形成チップとして取り扱われ、一時保持用部材上から
第二基板にそれぞれ転写される。例えば、図１８にチッ
プが発光素子の場合を示すと、樹脂形成チップ４０は、
離間して配置されている発光素子４１の周りを樹脂４２
で固めたものであり、このような樹脂形成チップ４０
は、一時保持用部材から第二基板に発光素子４１を転写
する場合に使用できるものである。樹脂形成チップ４０
は略平板上でその主たる面が略正方形状とされる。この
樹脂形成チップ４０の形状は樹脂４２を固めて形成され
た形状であり、具体的には各発光素子４１を含むように
未硬化の樹脂を全面に塗布し、これを硬化した後で縁の
部分をダイシング等で切断することで得られる形状であ
る。In the second transfer step, the chip is treated as a resin-formed chip and transferred onto the second substrate from the temporary holding member. For example, when the chip is a light emitting element in FIG. 18, the resin-formed chip 40 is
The resin 42 surrounds the light emitting elements 41 that are arranged apart from each other.
The resin-molded chip 40, which is hardened with
Can be used when the light emitting element 41 is transferred from the temporary holding member to the second substrate. Resin forming chip 40
Is a substantially flat plate whose main surface is a substantially square shape. The shape of the resin-formed chip 40 is a shape formed by solidifying a resin 42. Specifically, an uncured resin is applied to the entire surface so as to include each light emitting element 41, and the edge of the resin is cured. It is a shape obtained by cutting the portion by dicing or the like.
【００４３】略平板状の樹脂４２の表面側と裏面側には
それぞれ電極パッド４３，４４が形成される。これら電
極パッド４３，４４の形成は全面に電極パッド４３，４
４の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド４３，４４は発光素子４１のｐ電極とｎ電極に
それぞれ接続するように形成される。Electrode pads 43 and 44 are formed on the front surface side and the back surface side of the substantially flat resin 42, respectively. The electrode pads 43, 44 are formed on the entire surface by the electrode pads 43, 4
It is formed by forming a conductive layer such as a metal layer or a polycrystalline silicon layer which is a material of No. 4, and patterning it into a required electrode shape by a photolithography technique. These electrode pads 43 and 44 are formed so as to be connected to the p electrode and the n electrode of the light emitting element 41, respectively.
【００４４】ここで電極パッド４３，４４は樹脂形成素
子４０の表面側と裏面側にそれぞれ形成されているが、
一方の面に両方の電極パッドを形成することも可能であ
り、例えば薄膜トランジスタの場合ではソース、ゲー
ト、ドレインの３つの電極があるため、電極パッドを３
つ或いはそれ以上形成しても良い。また、図１９に示す
ように、電極パッド４３，４４の位置が平板上ずれてい
るのは、最終的な配線形成時に上側からコンタクトをと
っても重ならないようにするためである。電極パッド４
３，４４の形状も正方形に限定されず他の形状としても
良い。Here, the electrode pads 43 and 44 are formed on the front surface side and the back surface side of the resin forming element 40, respectively.
It is also possible to form both electrode pads on one surface. For example, in the case of a thin film transistor, there are three electrodes of a source, a gate and a drain.
One or more may be formed. Further, as shown in FIG. 19, the positions of the electrode pads 43 and 44 are deviated from each other on the flat plate so that the contacts do not overlap even if the contacts are taken from the upper side in the final wiring formation. Electrode pad 4
The shapes of 3, 44 are not limited to the square shape and may be other shapes.
【００４５】このような樹脂形成チップを構成すること
で、発光素子４１の周りが樹脂４２で被覆され平坦化さ
れることにより精度良く電極パッド４３，４４を形成で
きるとともに発光素子４１に比べて広い領域に電極パッ
ド４３，４４を延在でき、次の第二転写工程での転写を
吸着治具で進める場合には取り扱いが容易になる。後述
するように、最終的な配線が続く第二転写工程の後に行
われるため、比較的大き目のサイズの電極パッド４３，
４４を利用した配線を行うことで、配線不良が未然に防
止される。By constructing such a resin-formed chip, the periphery of the light emitting element 41 is covered with the resin 42 and planarized, so that the electrode pads 43 and 44 can be formed with high precision and are wider than the light emitting element 41. The electrode pads 43 and 44 can be extended to the region, and the handling becomes easy when the transfer in the next second transfer step is advanced by the suction jig. As will be described later, since the final wiring is performed after the subsequent second transfer step, the electrode pad 43 of a relatively large size,
By using the wiring 44, wiring failure can be prevented.
【００４６】次に、図２０に本例の二段階拡大転写法で
使用される発光素子の一例を示す。図２０の（ａ）が素
子断面図であり、図２０の（ｂ）が素子平面図である。
この発光素子はＧａＮ系の発光ダイオードであり、例え
ばサファイア基板上に結晶成長される素子である。この
ようなＧａＮ系の発光ダイオードでは、基板を透過する
レーザ照射によってレーザアブレーションが生じ、Ｇａ
Ｎの窒素が気化する現象にともなってサファイア基板と
ＧａＮ系の成長層の間の界面で膜剥がれが生じ、素子分
離を容易なものにできる特徴を有している。Next, FIG. 20 shows an example of a light emitting element used in the two-step expansion transfer method of this example. 20A is a sectional view of the element, and FIG. 20B is a plan view of the element.
This light emitting element is a GaN-based light emitting diode, for example, an element that is crystal-grown on a sapphire substrate. In such a GaN-based light emitting diode, laser ablation occurs due to laser irradiation through the substrate, and Ga
Along with the phenomenon that nitrogen of N vaporizes, film peeling occurs at the interface between the sapphire substrate and the GaN-based growth layer, which has the feature that element isolation can be facilitated.
【００４７】まず、その構造については、ＧａＮ系半導
体層からなる下地成長層５１上に選択成長された六角錐
形状のＧａＮ層５２が形成されている。なお、下地成長
層５１上には図示しない絶縁膜が存在し、六角錐形状の
ＧａＮ層５２はその絶縁膜を開口した部分にＭＯＣＶＤ
法などによって形成される。このＧａＮ層５２は、成長
時に使用されるサファイア基板の主面をＣ面とした場合
にＳ面（１−１０１面）で覆われたピラミッド型の成長
層であり、シリコンをドープさせた領域である。このＧ
ａＮ層５２の傾斜したＳ面の部分はダブルへテロ構造の
クラッドとして機能する。ＧａＮ層５２の傾斜したＳ面
を覆うように活性層であるＩｎＧａＮ層４３が形成され
ており、その外側にマグネシウムドープのＧａＮ層５４
が形成される。このマグネシウムドープのＧａＮ層５４
もクラッドとして機能する。First, regarding the structure, a hexagonal pyramid-shaped GaN layer 52 selectively grown on a base growth layer 51 made of a GaN-based semiconductor layer is formed. An insulating film (not shown) is present on the underlying growth layer 51, and the hexagonal pyramidal GaN layer 52 is MOCVD-formed in the opening of the insulating film.
It is formed by the method. The GaN layer 52 is a pyramid-shaped growth layer covered with the S-plane (1-101 plane) when the main surface of the sapphire substrate used for growth is the C-plane, and is a region doped with silicon. is there. This G
The inclined S-plane portion of the aN layer 52 functions as a clad having a double hetero structure. An InGaN layer 43, which is an active layer, is formed so as to cover the inclined S-plane of the GaN layer 52, and a magnesium-doped GaN layer 54 is provided outside thereof.
Is formed. This magnesium-doped GaN layer 54
Also functions as a clad.
【００４８】このような発光ダイオードには、ｐ電極５
５とｎ電極５６が形成される。ｐ電極５５はマグネシウ
ムドープのＧａＮ層５４上に形成されるＮｉ／Ｐｔ／Ａ
ｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸
着して形成される。ｎ電極５６は前述の図示しない絶縁
膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属
材料を蒸着して形成される。なお、下地成長層５１の裏
面側からｎ電極取り出しを行う場合は、ｎ電極５６の形
成は下地成長層５１の表面側には不要となる。In such a light emitting diode, the p electrode 5
5 and the n-electrode 56 are formed. The p-electrode 55 is Ni / Pt / A formed on the magnesium-doped GaN layer 54.
It is formed by evaporating a metal material such as u or Ni (Pd) / Pt / Au. The n-electrode 56 is formed by vapor-depositing a metal material such as Ti / Al / Pt / Au at the opening of the insulating film (not shown). When the n electrode is taken out from the back surface side of the underlayer growth layer 51, the formation of the n electrode 56 is not necessary on the front surface side of the underlayer growth layer 51.
【００４９】このような構造のＧａＮ系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、ＧａＮ系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にＣ面が形成された角錐台
構造のものであっても良い。また、他の窒化物系発光素
子や化合物半導体素子などであっても良い。The GaN-based light emitting diode having such a structure is an element capable of emitting blue light, and can be peeled off from the sapphire substrate relatively easily by laser ablation, and the laser beam is selectively irradiated. As a result, selective peeling is realized. The GaN-based light emitting diode may have a structure in which an active layer is formed on a flat plate or in a strip shape, or may have a truncated pyramid structure in which a C plane is formed at an upper end portion. Further, it may be another nitride-based light emitting device, a compound semiconductor device, or the like.
【００５０】次に、図１７に示す素子の配列方法を応用
した画像表示装置の製造方法を具体的に説明する。発光
素子は、一例として、図２０に示したＧａＮ系の発光ダ
イオードを用いている。先ず、図２１に示すように、第
一基板６１の主面上には複数の発光ダイオード６２が密
な状態で形成されている。発光ダイオード６２のサイズ
は微小なものとすることができ、例えば一辺約２０μｍ
程度とすることができる。第一基板６１の構成材料とし
てはサファイア基板などのように発光ダイオード６２に
照射するレーザの波長に対して透過率の高い材料が用い
られる。発光ダイオード６２にはｐ電極などまでは形成
されているが最終的な配線は未だなされておらず、素子
間分離の溝５２ｇが形成されていて、個々の発光ダイオ
ード６２は分離できる状態にある。この溝６２ｇの形成
は例えば反応性イオンエッチングで行う。Next, a method of manufacturing an image display device to which the element arraying method shown in FIG. 17 is applied will be specifically described. As the light emitting element, for example, the GaN-based light emitting diode shown in FIG. 20 is used. First, as shown in FIG. 21, a plurality of light emitting diodes 62 are densely formed on the main surface of the first substrate 61. The size of the light emitting diode 62 can be minute, for example, about 20 μm on each side.
It can be a degree. As a constituent material of the first substrate 61, a material having a high transmittance with respect to the wavelength of the laser with which the light emitting diode 62 is irradiated, such as a sapphire substrate, is used. Although the p-electrode and the like are formed in the light-emitting diode 62, the final wiring is not yet formed, and the groove 52g for separating the elements is formed, and the individual light-emitting diodes 62 can be separated. The formation of the groove 62g is performed by reactive ion etching, for example.
【００５１】次いで、第一基板６１上に発光ダイオード
６２を覆うに足る接着剤（例えば紫外線硬化型の接着
剤）を塗布して接着剤層６３を形成し、発光ダイオード
６２で支持されるように第１の一時保持用部材６５を重
ね合わせる。この状態で、図２２に示すように第一基板
６１の裏面側から接着剤層６３に紫外線（ＵＶ光）６６
を照射し、これを硬化する。第一基板６１はサファイア
基板であり、ＵＶ光６６はこれを透過して接着剤層６３
を速やかに硬化する。このとき、接着剤層６３と第１の
一時保持用部材６５は、後の工程で第１の一時保持用部
材６５を剥離し易いように剥離層６４を介して接着され
る。ここで第１の一時保持用部材６５の例としては、ガ
ラス基板、石英ガラス基板、プラスチック基板、サファ
イア基板などを用いることができ、本実施形態ではサフ
ァイア基板を用いた。剥離層６４には、フッ素コート、
シリコーン樹脂、水溶性接着剤（例えばポリビニルアル
コール：ＰＶＡ）、ポリイミドなどを用いることができ
るが、ここではポリイミドを用いた。このとき、第１の
一時保持用部材６５が発光ダイオード６２により支持さ
れることから接着剤層６３の厚さは第一基板６１と第１
の一時保持用部材６５との間隔によって規制されること
になり、発光ダイオード６２がスペーサとしての役割を
果たす。即ち、一定の厚さの接着剤層６３が第一基板６
１と第１の一時保持用部材６５の間に形成されることに
なる。よって、発光ダイオード６２の高さにより接着剤
層６３の厚みが決まるため、厳密に圧力を制御すること
なく一定の厚さの接着剤層を形成することが可能であ
る。Next, an adhesive (for example, an ultraviolet curable adhesive) sufficient to cover the light emitting diode 62 is applied on the first substrate 61 to form an adhesive layer 63 so that the light emitting diode 62 is supported. The first temporary holding member 65 is overlapped. In this state, as shown in FIG. 22, ultraviolet rays (UV light) 66 are applied to the adhesive layer 63 from the back surface side of the first substrate 61.
Is irradiated to cure it. The first substrate 61 is a sapphire substrate, and the UV light 66 is transmitted through the adhesive layer 63.
Quickly cure. At this time, the adhesive layer 63 and the first temporary holding member 65 are bonded to each other via the peeling layer 64 so that the first temporary holding member 65 can be easily peeled off in a later step. Here, as an example of the first temporary holding member 65, a glass substrate, a quartz glass substrate, a plastic substrate, a sapphire substrate, or the like can be used, and the sapphire substrate was used in this embodiment. The release layer 64 has a fluorine coating,
Although a silicone resin, a water-soluble adhesive (for example, polyvinyl alcohol: PVA), a polyimide, or the like can be used, the polyimide is used here. At this time, since the first temporary holding member 65 is supported by the light emitting diode 62, the thickness of the adhesive layer 63 is equal to that of the first substrate 61 and the first substrate 61.
The light emitting diode 62 functions as a spacer because the space between the light emitting diode 62 and the temporary holding member 65 is regulated. That is, the adhesive layer 63 having a constant thickness is applied to the first substrate 6
It is formed between the first and first temporary holding members 65. Therefore, since the thickness of the adhesive layer 63 is determined by the height of the light emitting diode 62, it is possible to form the adhesive layer having a constant thickness without strictly controlling the pressure.
【００５２】接着剤層６３を硬化した後、図２３に示す
ように、発光ダイオード６２に対しレーザ光６８を第一
基板６１の裏面から照射し、発光ダイオード６２を第一
基板６１からレーザアブレーションを利用して剥離す
る。ＧａＮ系の発光ダイオード６２はサファイアとの界
面で金属のＧａと窒素に分解することから、比較的簡単
に剥離できる。照射するレーザとしてはエキシマレー
ザ、高調波ＹＡＧレーザなどが用いられる。このレーザ
アブレーションを利用した剥離によって、発光ダイオー
ド６２は第一基板５１の界面で分離し、第１の一時保持
用部材６５上に接着剤層６３に埋め込まれた状態で転写
される。このとき、発光ダイオード６２の第一基板６１
との剥離面６７には、レーザーアブレーションにより金
属Ｇａが析出しており、これをエッチングすることが必
要である。After curing the adhesive layer 63, as shown in FIG. 23, the light emitting diode 62 is irradiated with laser light 68 from the back surface of the first substrate 61, and the light emitting diode 62 is laser ablated from the first substrate 61. Use to peel off. Since the GaN-based light-emitting diode 62 decomposes into metallic Ga and nitrogen at the interface with sapphire, it can be peeled off relatively easily. An excimer laser, a harmonic YAG laser, or the like is used as a laser for irradiation. By the peeling using the laser ablation, the light emitting diode 62 is separated at the interface of the first substrate 51 and is transferred onto the first temporary holding member 65 in a state of being embedded in the adhesive layer 63. At this time, the first substrate 61 of the light emitting diode 62
Metal Ga is deposited on the peeling surface 67 of the metal by laser ablation, and it is necessary to etch this.
【００５３】そこで、ＮａＯＨ水溶液もしくは希硝酸な
どによりウエットエッチングを行い、図２４に示すよう
に、剥離面６７に析出したＧａ５６を除去する。更に、
図２５に示すように、酸素プラズマ（Ｏ２プラズマ）７
０により表面を清浄化し、ダイシングにより接着剤層６
３、剥離層６４をダイシング溝６９によって切断し、発
光ダイオード６２毎にダイシングした後、発光ダイオー
ド６２の選択分離を行う。ダイシングプロセスは通常の
ブレードを用いたダイシング、２０μｍ以下の幅の狭い
切り込みが必要なときにはレーザー光による加工を行
う。その切り込み幅は画像表示装置の画素内の接着剤層
６３で覆われた発光ダイオード６２の大きさに依存する
が、一例として、エキシマレーザにて溝加工を行い、チ
ップの形状を形成する。Therefore, wet etching is performed with an aqueous solution of NaOH or dilute nitric acid to remove Ga56 deposited on the peeled surface 67 as shown in FIG. Furthermore,
As shown in FIG. 25, oxygen plasma (O 2 plasma) 7
The surface is cleaned by 0 and the adhesive layer 6 is diced.
3. The peeling layer 64 is cut by the dicing groove 69, and each light emitting diode 62 is diced, and then the light emitting diodes 62 are selectively separated. As the dicing process, dicing using an ordinary blade, and when a narrow cut of 20 μm or less is required, laser beam processing is performed. The cut width depends on the size of the light emitting diode 62 covered with the adhesive layer 63 in the pixel of the image display device, but as an example, a groove is formed by an excimer laser to form a chip shape.
【００５４】次いで、発光ダイオード６２の選択分離を
行う。先ず、図２６に示すように、離型材層７２が形成
された第二基板７１に接着剤層６３に覆われた発光ダイ
オード６２の剥離面を密着させる。このとき、離型材層
７２はスピンコートなどによりシリコーン樹脂を塗布し
て形成され、その表面は平坦される。続いて、第１の一
時保持用部材６５の発光ダイオード６２が接着されない
裏面側から選択的に光が照射され、剥離層６４が硬化さ
れる。よって、離型材層７２に転写させる発光ダイオー
ド６２を覆う接着剤層６３と剥離層６４の境界領域に選
択的に光７３を照射し、第１の一時保持用部材６５を引
き離すことにより、図２７に示すように、光７３が照射
された領域の発光ダイオード６２が離型材層７２に転写
される。光７３は、剥離層６４を硬化させることがで
き、剥離層７３と接着剤層６３の接着強度を低下させる
ことが出来れば良く、例えば、エキシマレーザー光、高
調波ＹＡＧレーザー光などを用いることが出来る。ま
た、発光ダイオード６２は接着剤層６３に被覆された樹
脂形成チップ７４として離型材層７２に選択的に転写さ
れる。Next, the light emitting diodes 62 are selectively separated. First, as shown in FIG. 26, the peeling surface of the light emitting diode 62 covered with the adhesive layer 63 is brought into close contact with the second substrate 71 on which the release material layer 72 is formed. At this time, the release material layer 72 is formed by applying a silicone resin by spin coating or the like, and the surface thereof is flattened. Subsequently, the peeling layer 64 is cured by selectively irradiating light from the back surface side of the first temporary holding member 65 to which the light emitting diode 62 is not adhered. Therefore, by selectively irradiating the boundary region between the adhesive layer 63 covering the light emitting diode 62 to be transferred to the release material layer 72 and the peeling layer 64 with the light 73, and separating the first temporary holding member 65, FIG. As shown in FIG. 7, the light emitting diode 62 in the area irradiated with the light 73 is transferred to the release material layer 72. The light 73 only needs to be able to cure the peeling layer 64 and reduce the adhesive strength between the peeling layer 73 and the adhesive layer 63. For example, excimer laser light, harmonic YAG laser light, or the like can be used. I can. Further, the light emitting diode 62 is selectively transferred to the release material layer 72 as the resin-formed chip 74 covered with the adhesive layer 63.
【００５５】次いで、離型材層７２に転写された樹脂形
成チップ７４を覆うように再度接着剤を塗布し、樹脂部
として接着剤層７５を形成する。接着剤層７５は後工程
で離型材層から樹脂形成チップ７４とともに剥離される
樹脂部であり、ここで一旦剥離層７６を介して第２の一
時保持用部材７７と接着剤層７５を接着する。このと
き、第２の一時保持用部材７７の上側から光７８を照射
することに剥離層７６を硬化し、図２８に示すように接
着が行われる。よって、第２の一時保持用部材７７に樹
脂形成チップ７４を内包する接着剤層７５が強固に接着
されることにより、図２９に示すように、離型材層７２
を接着剤層７５から剥離することが可能となる。このと
き、離型材層７２の表面は予め平坦に形成されているこ
とから、離型材層７２から剥離された接着剤層７５の剥
離面７９と樹脂形成チップ７４の剥離面８０は同一平面
を形成するように平坦な形状を有し、樹脂形成チップ７
４と接着剤層７５の境界において段差が生じることを極
力抑えることができる。ここで、樹脂形成チップ７４の
剥離面８０は、発光ダイオード６２の下側の面が露出し
た面であり、剥離面８０に直接電極を形成することによ
り発光ダイオード６２と電気的なコンタクトを行うこと
ができる。Next, an adhesive is applied again so as to cover the resin-formed chip 74 transferred to the release material layer 72 to form an adhesive layer 75 as a resin portion. The adhesive layer 75 is a resin portion that is separated from the release material layer together with the resin forming chip 74 in a later step, and here, the second temporary holding member 77 and the adhesive layer 75 are once bonded via the release layer 76. . At this time, the peeling layer 76 is cured by irradiating light 78 from the upper side of the second temporary holding member 77, and the bonding is performed as shown in FIG. Therefore, by firmly adhering the adhesive layer 75 containing the resin-formed chip 74 to the second temporary holding member 77, as shown in FIG. 29, the release material layer 72 is formed.
Can be peeled off from the adhesive layer 75. At this time, since the surface of the release material layer 72 is previously formed flat, the release surface 79 of the adhesive layer 75 and the release surface 80 of the resin-formed chip 74, which have been released from the release material layer 72, form the same plane. Resin-formed chip 7 having a flat shape so that
4 can be suppressed as much as possible at the boundary between the adhesive layer 4 and the adhesive layer 75. Here, the peeling surface 80 of the resin-formed chip 74 is a surface where the lower surface of the light emitting diode 62 is exposed, and an electrode is directly formed on the peeling surface 80 to electrically contact the light emitting diode 62. You can
【００５６】次いで、図３０に示すように、樹脂形成チ
ップ７４の剥離面８０から接着剤層７５の剥離面７９に
亘って電極パッド８１が形成される。電極パッド８１
は、蒸着法などにより形成され、例えば、透明電極（Ｉ
ＴＯ、ＺｎＯ系など）若しくはＴｉ／Ｐｔ／Ａｕなどの
材料を用いる。透明電極の場合は発光ダイオード６２の
裏面を大きく覆っても発光をさえぎることがないので、
パターニング精度が粗く、大きな電極形成ができ、パタ
ーニングプロセスが容易になる。また、発光ダイオード
６２の裏面である剥離面８０と、絶縁材でもある接着剤
層７５の境界に段差が殆ど生じることがないことから、
発光ダイオード６２の裏面から剥離面７９に亘って電極
パッドや配線を形成した場合、接続不良を生じることが
ない。更に、複数の発光ダイオード６２に個別にビアホ
ールを形成することなく、一括処理により電極パッドを
形成することができる。よって、電極パッド８１の接続
不良を抑制できるうえに、簡便なプロセスにより発光ダ
イオード６２の裏面への電極パッドの形成を行うことが
可能となる。Then, as shown in FIG. 30, an electrode pad 81 is formed from the peeling surface 80 of the resin-formed chip 74 to the peeling surface 79 of the adhesive layer 75. Electrode pad 81
Is formed by a vapor deposition method or the like. For example, the transparent electrode (I
A material such as TO, ZnO type) or Ti / Pt / Au is used. In the case of a transparent electrode, even if the back surface of the light emitting diode 62 is largely covered, it does not block light emission.
The patterning accuracy is rough, large electrodes can be formed, and the patterning process becomes easy. Further, since there is almost no step at the boundary between the peeling surface 80 which is the back surface of the light emitting diode 62 and the adhesive layer 75 which is also an insulating material,
When the electrode pad and the wiring are formed from the back surface of the light emitting diode 62 to the peeling surface 79, connection failure does not occur. Furthermore, the electrode pads can be formed by a batch process without individually forming via holes in the plurality of light emitting diodes 62. Therefore, the connection failure of the electrode pad 81 can be suppressed, and the electrode pad can be formed on the back surface of the light emitting diode 62 by a simple process.
【００５７】更に、図３１に示すように、基板９１に形
成された接着剤層９０に樹脂形成チップ７４を内包する
接着剤層７５を接着した後、図３２に示すように、第２
の一時保持用部材７７の上側から光９２を照射し、第２
の一時保持用部材７７を剥離層７６から剥離する。剥離
層７６をポリイミドで形成することにより、光９２とし
てＵＶ光を照射することにより剥離層７６が速やかに硬
化され、第２の一時保持用部材７７を容易に剥離するこ
とができる。Further, as shown in FIG. 31, after the adhesive layer 75 containing the resin-formed chip 74 is adhered to the adhesive layer 90 formed on the substrate 91, the second layer is formed as shown in FIG.
The light 92 is emitted from the upper side of the temporary holding member 77 of
The temporary holding member 77 is peeled from the peeling layer 76. By forming the peeling layer 76 from polyimide, the peeling layer 76 is rapidly cured by irradiating UV light as the light 92, and the second temporary holding member 77 can be easily peeled off.
【００５８】次いで、図３３に示すように、剥離層７６
の上側からレーザー光などによりビアホール９２の形成
し、発光ダイオード６２の上側電極９３を露出させる。
ビアホール９２の形成には、エキシマレーザー光、高調
波ＹＡＧレーザー光、炭酸ガスレーザー光などを用いる
ことができる。このとき、剥離層７６をエッチバックし
て除去しておいても良い。Then, as shown in FIG. 33, the release layer 76.
A via hole 92 is formed by laser light or the like from above to expose the upper electrode 93 of the light emitting diode 62.
Excimer laser light, harmonic YAG laser light, carbon dioxide laser light, or the like can be used to form the via hole 92. At this time, the peeling layer 76 may be etched back and removed.
【００５９】次に、ビアホール９２を介して発光ダイオ
ード６２のｐ側電極と接続されるアノード側電極パッド
９４を形成する。このアノード側電極パッド９４は、例
えばＮｉ／Ｐｔ／Ａｕなどで形成する。図３４は、発光
ダイオード６２を基板９１に転写して、アノード電極
（ｐ電極）側のビアホール９２を形成した後、アノード
側電極パッド９４を形成した状態を示している。Next, the anode side electrode pad 94 connected to the p side electrode of the light emitting diode 62 through the via hole 92 is formed. The anode side electrode pad 94 is formed of, for example, Ni / Pt / Au. FIG. 34 shows a state in which the light emitting diode 62 is transferred to the substrate 91, the via hole 92 on the anode electrode (p electrode) side is formed, and then the anode side electrode pad 94 is formed.
【００６０】アノード側電極パッド９４を形成した後、
図３５に示すように、接着剤層７５、９０を例えばレー
ザダイシングによりダイシング分離溝９５を形成し、電
極パッド８１、９４が形成された樹脂形成素子９６を切
り出す。レーザーダイシングは、レーザのラインビーム
を照射することにより行われ、接着剤層７５、９０を基
板９１が露出するまで切断する。このレーザダイシング
により各発光ダイオード６２は電極パッド８１、９４が
形成された所定の大きさの樹脂形成素子９６として切り
出され、後述の実装工程へと移行される。After forming the anode side electrode pad 94,
As shown in FIG. 35, the adhesive layers 75 and 90 are formed with a dicing separation groove 95 by, for example, laser dicing, and the resin forming element 96 having the electrode pads 81 and 94 is cut out. Laser dicing is performed by irradiating a laser line beam, and the adhesive layers 75 and 90 are cut until the substrate 91 is exposed. By this laser dicing, each light emitting diode 62 is cut out as a resin forming element 96 having a predetermined size in which the electrode pads 81 and 94 are formed, and the process proceeds to a mounting process described later.
【００６１】実装工程では、機械的手段（真空吸引によ
る素子吸着）とレーザーアブレーションの組み合わせに
より発光ダイオード６２を内包する樹脂形成素子９６が
基板９１から剥離される。図３６は、基板９１上に配列
している樹脂形成素子９６を吸着装置１０３でピックア
ップするところを示した図である。このときの吸着孔１
０５は画像表示装置の画素ピッチにマトリクス状に開口
していて、樹脂形成素子９６を一括で多数個吸着できる
ようになっている。このときの開口径は、例えば直径約
１００μｍで６００μｍピッチのマトリクス状に開口さ
れて、一括で約３００個を吸着できる。このときの吸着
孔１０５の部材は例えば、Ｎｉ電鋳により作製したも
の、もしくはステンレス（ＳＵＳ）などの金属板をエッ
チングで穴加工したものが使用され、吸着孔１０５の奥
には吸着チャンバ１０４が形成されており、この吸着チ
ャンバ１０４を負圧に制御することで樹脂形成素子９６
の吸着が可能になる。このとき、樹脂形成素子９６の上
面は略平坦化されているため、吸着装置１０３による選
択的な吸着を容易に進めることができる。In the mounting step, the resin forming element 96 including the light emitting diode 62 is separated from the substrate 91 by a combination of mechanical means (element suction by vacuum suction) and laser ablation. FIG. 36 is a diagram showing that the resin forming elements 96 arranged on the substrate 91 are picked up by the suction device 103. Adsorption hole 1 at this time
Reference numeral 05 denotes a matrix-shaped opening at the pixel pitch of the image display device so that a large number of resin-forming elements 96 can be adsorbed at once. The opening diameter at this time is, for example, about 100 μm in diameter, and the openings are formed in a matrix shape with a pitch of 600 μm, and about 300 pieces can be adsorbed at once. At this time, as the member of the adsorption hole 105, for example, a member manufactured by Ni electroforming or a metal plate such as stainless steel (SUS) that is hole-processed by etching is used, and the adsorption chamber 104 is provided in the back of the adsorption hole 105. The resin forming element 96 is formed by controlling the suction chamber 104 to a negative pressure.
Can be absorbed. At this time, since the upper surface of the resin forming element 96 is substantially flattened, selective suction by the suction device 103 can be easily advanced.
【００６２】尚、吸着装置１０３には、真空吸引による
素子吸着の際に、樹脂形成素子９６を一定の位置に安定
して保持できるように、素子位置ずれ防止手段を形成し
ておくことが好ましい。本実施形態では、素子位置ずれ
防止手段は、樹脂形成素子９６の周面に当接する位置決
めピンとして形成することができ、これが樹脂形成素子
の周面（具体的にはレーザダイシングにより切断された
接着剤層７５の切断面）に当接することにより、吸着装
置１０３と樹脂形成素子９６（すなわち発光ダイオード
６２）とが互いに正確に位置合わせされる。このとき、
素子分離溝９５の切断面にテーパーを持たせておけば、
吸着装置１０３と樹脂形成素子９６間に若干の位置ずれ
があったとしても、速やかに矯正される。It should be noted that the suction device 103 is preferably provided with an element displacement preventing means so that the resin forming element 96 can be stably held at a constant position when the element is sucked by vacuum suction. . In the present embodiment, the element position deviation prevention means can be formed as a positioning pin that comes into contact with the peripheral surface of the resin forming element 96, and the positioning pin can be formed on the peripheral surface of the resin forming element (specifically, the adhesive cut by laser dicing). By making contact with the cut surface of the agent layer 75, the suction device 103 and the resin forming element 96 (that is, the light emitting diode 62) are accurately aligned with each other. At this time,
If the cut surface of the element isolation groove 95 is tapered,
Even if there is a slight misalignment between the suction device 103 and the resin forming element 96, it is promptly corrected.
【００６３】上記樹脂形成素子９６の剥離に際しては、
上記吸着装置１０３による素子吸着と、ＵＶ光照射によ
る樹脂形成素子の剥離を組み合わせ、剥離が円滑に進む
ようにしている。樹脂形成素子の剥離は、基盤９１の裏
面側からＵＶ光を照射することにより行う。このＵＶ光
の照射によって、基板９１と接着剤層９０の界面で剥離
が生ずる。When the resin forming element 96 is peeled off,
The adsorption of the element by the adsorption device 103 and the exfoliation of the resin-formed element by UV light irradiation are combined so that the exfoliation proceeds smoothly. The peeling of the resin forming element is performed by irradiating UV light from the back surface side of the base 91. By this irradiation of UV light, peeling occurs at the interface between the substrate 91 and the adhesive layer 90.
【００６４】図３７は、樹脂形成素子９６を配線基板１
１０に転写するところを示した図である。素子形成基板
１１０は、電極層１１７を有する配線基板であり、樹脂
形成素子９６を装着する際に配線基板１１０にあらかじ
め接着剤層１１６が塗布されており、樹脂形成素子９６
下面の接着剤層１１６を硬化させ、樹脂形成素子９６を
配線基板１１０に固着して配列させることができる。こ
の装着時には、吸着装置１０３の吸着チャンバ１０４が
圧力の高い状態となり、吸着装置１０３と樹脂形成素子
９６との吸着による結合状態は解放される。接着剤層１
１６はＵＶ硬化型接着剤、熱硬化性接着剤、熱可塑性接
着剤などによって構成することができる。素子形成基板
１１０上で樹脂形成素子９６が配置される位置は、第１
の一時保持用部材６５上での配列よりも離間したものと
なる。接着剤層１１６の樹脂を硬化させるエネルギーは
素子形成基板１１０の裏面から供給される。ＵＶ硬化型
接着剤の場合はＵＶ照射装置にて、熱硬化性接着剤の場
合は赤外線加熱などによって樹脂形成素子９６の下面の
み硬化させ、熱可塑性接着剤場合は、赤外線やレーザの
照射によって接着剤を溶融させ接着を行う。In FIG. 37, the resin forming element 96 is mounted on the wiring board 1.
FIG. 10 is a diagram showing the transfer to No. 10. The element forming substrate 110 is a wiring substrate having an electrode layer 117, and the adhesive layer 116 is applied to the wiring substrate 110 in advance when the resin forming element 96 is mounted.
It is possible to cure the adhesive layer 116 on the lower surface and fix the resin forming elements 96 to the wiring board 110 to arrange them. At the time of this mounting, the suction chamber 104 of the suction device 103 is in a high pressure state, and the coupled state of the suction device 103 and the resin forming element 96 by suction is released. Adhesive layer 1
16 can be constituted by a UV curable adhesive, a thermosetting adhesive, a thermoplastic adhesive, or the like. The position where the resin forming element 96 is arranged on the element forming substrate 110 is the first position.
The arrangement is farther than the arrangement on the temporary holding member 65. Energy for curing the resin of the adhesive layer 116 is supplied from the back surface of the element formation substrate 110. In the case of a UV curable adhesive, a UV irradiation device is used. In the case of a thermosetting adhesive, only the lower surface of the resin forming element 96 is cured by infrared heating or the like. In the case of a thermoplastic adhesive, infrared or laser irradiation is applied. The agent is melted and bonded.
【００６５】また、配線基板１１０上のシャドウマスク
としても機能する電極層１１７は、その画面側の面に黒
クロム層１１８を形成しておくことにより、画像のコン
トラストを向上させることができる。更に、黒クロム層
１１８でのエネルギー吸収率を高くすることができ、選
択的に照射されるエネルギービーム１１３により接着剤
層１１６の硬化を速やかに行うことが可能となる。Further, the electrode layer 117 which also functions as a shadow mask on the wiring substrate 110 can improve the contrast of the image by forming the black chrome layer 118 on the screen side surface thereof. Furthermore, the energy absorption rate of the black chrome layer 118 can be increased, and the adhesive layer 116 can be rapidly cured by the selectively irradiated energy beam 113.
【００６６】図３８は、複数の樹脂形成素子を素子形成
基板１１０に配列させ絶縁層１１９を塗布した状態を示
す図である。図３６及び図３７に使用した吸着装置１０
３をそのまま使用し、素子形成基板１１０にマウントす
る位置をずらすだけで、ピッチが一定のままは各画素を
形成することができる。絶縁層１１９としては、透明エ
ポキシ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用
いることができる。FIG. 38 is a diagram showing a state in which a plurality of resin forming elements are arranged on the element forming substrate 110 and the insulating layer 119 is applied. Adsorption device 10 used in FIGS. 36 and 37.
Each pixel can be formed with the pitch kept constant by using 3 as it is and shifting the mounting position on the element forming substrate 110. As the insulating layer 119, a transparent epoxy adhesive, a UV curable adhesive, polyimide or the like can be used.
【００６７】次に、図３９に示すように、発光ダイオー
ド６２の電極パッド８１、９４や配線基板１１０上の電
極層１１７に対応して、これらを電気的に接続するため
にビアホール１２５、１２６、１２７、１２８、１２
９，１３０を形成し、更に配線を形成する。これらビア
ホールの形成もレーザービームを用いて行う。ビアホー
ルの深さは、それぞれ配線基板と接続するもの、アノー
ド電極と接続するもの及びカソード電極と接続するもの
の３種類の深さがあるので、例えば、レーザービームの
パルス数でこれを制御し、最適な深さのビアホールを形
成する。Next, as shown in FIG. 39, corresponding to the electrode pads 81, 94 of the light emitting diode 62 and the electrode layer 117 on the wiring substrate 110, via holes 125, 126, for electrically connecting them. 127, 128, 12
9 and 130 are formed, and wiring is further formed. The formation of these via holes is also performed using a laser beam. There are three types of depth for via holes, one for connecting to the wiring board, one for connecting to the anode electrode, and one for connecting to the cathode electrode. For example, this can be controlled by the pulse number of the laser beam, A via hole with a large depth.
【００６８】絶縁層１１９にビアホール１２５、１２
６、１２７、１２８、１２９、１３０を形成した後、発
光ダイオード６２のアノード電極パッド９４、カソード
電極パッド８１と素子形成基板１１０の配線用の電極層
１１７を接続する配線１３３、１３４、１３５を形成す
る。その後、保護層を配線上に形成し、画像表示装置の
パネルが完成する。このときの保護層は絶縁層１１７と
同様、透明エポキシ接着剤などの材料を使用することが
できる。この保護層を加熱硬化し、配線を完全に覆う。
この後、パネル端部の配線からドライバーＩＣを接続し
て駆動パネルを製作することになる。Via holes 125 and 12 are formed in the insulating layer 119.
After forming 6, 127, 128, 129, and 130, wirings 133, 134, and 135 that connect the anode electrode pad 94 and the cathode electrode pad 81 of the light emitting diode 62 to the wiring electrode layer 117 of the element formation substrate 110 are formed. To do. Then, a protective layer is formed on the wiring to complete the panel of the image display device. At this time, as the protective layer, a material such as a transparent epoxy adhesive can be used as in the insulating layer 117. This protective layer is heat-cured to completely cover the wiring.
After that, the driver IC is connected from the wiring at the end of the panel to manufacture the drive panel.
【００６９】上述のような素子配列方法においては、一
時保持用部材に発光ダイオードを保持させた時点で既
に、素子間の距離が大きくされ、その広がった間隔を利
用して比較的サイズの大きな電極パッド８１、９４を設
けることが可能となる。それら比較的サイズの大きな電
極パッド８１、９４を利用した配線が行われるため、素
子サイズに比較して最終的な装置のサイズが著しく大き
な場合であっても容易に配線を形成することができる。
また、本実施形態の素子の配列方法では、発光ダイオー
ドと発光ダイオードを内包する接着剤層の基板からの剥
離面が同一平面上に形成されることにより、発光ダイオ
ードから接着剤層に亘る広い範囲に電極パッドを形成す
ることができ、発光ダイオードと接着剤層の境界におけ
る接続不良を抑制できる。また、一括処理に複数の発光
ダイオードに電極パッドを形成することができることに
より、製造工程を簡略化することができ、製造コストを
抑えることも可能となる。In the element arranging method as described above, the distance between the elements is already increased at the time when the light emitting diodes are held by the temporary holding member, and the electrode having a relatively large size is utilized by utilizing the widened distance. It is possible to provide the pads 81 and 94. Wiring is performed using the electrode pads 81 and 94 having a relatively large size, so that the wiring can be easily formed even when the size of the final device is significantly larger than the element size.
Further, in the device arranging method of the present embodiment, the peeling surface from the substrate of the light emitting diode and the adhesive layer encapsulating the light emitting diode is formed on the same plane, so that a wide range from the light emitting diode to the adhesive layer is obtained. The electrode pad can be formed on the substrate, and connection failure at the boundary between the light emitting diode and the adhesive layer can be suppressed. Further, since the electrode pads can be formed on the plurality of light emitting diodes in the batch process, the manufacturing process can be simplified and the manufacturing cost can be suppressed.
【００７０】[0070]
【発明の効果】以上の説明から明らかなように、本発明
によれば、樹脂に埋め込まれた素子に接続不良を抑制し
ながら電極パッドを形成することができる素子を製造す
ることが可能となる。また、本発明の素子の製造方法を
応用することにより、素子の接続不良を極力抑えること
ができる素子配列方法及びこれを利用した画像表示装置
の製造方法を提供することができる。よって、本発明に
よれば、多大な製造コストを要することなく電極パッド
や配線の素子本体との接続不良が殆どない高品質の画像
表示装置を製造することが可能となる。As is apparent from the above description, according to the present invention, it is possible to manufacture an element in which an electrode pad can be formed while suppressing defective connection in an element embedded in resin. . Further, by applying the element manufacturing method of the present invention, it is possible to provide an element arranging method capable of suppressing defective connection of elements as much as possible and an image display apparatus manufacturing method using the element arranging method. Therefore, according to the present invention, it is possible to manufacture a high-quality image display device having almost no defective connection between the electrode pad or the wiring and the element body without requiring a large manufacturing cost.
【図１】発光ダイオードが配置された配置図である。FIG. 1 is a layout view in which light emitting diodes are arranged.
【図２】樹脂層が形成された断面図である。FIG. 2 is a sectional view in which a resin layer is formed.
【図３】樹脂層を第１の一時保持用部材に接着する工程
図ある。FIG. 3 is a process drawing of adhering a resin layer to a first temporary holding member.
【図４】発光ダイオードから基板を剥離する工程図であ
る。FIG. 4 is a process drawing of peeling a substrate from a light emitting diode.
【図５】発光ダイオードを第１の一時保持用部材に保持
する工程図である。FIG. 5 is a process drawing of holding the light emitting diode on the first temporary holding member.
【図６】樹脂形成チップを分離する工程図である。FIG. 6 is a process drawing for separating a resin-formed chip.
【図７】樹脂形成チップを離型材層に密着させる工程図
である。FIG. 7 is a process drawing of closely adhering a resin-formed chip to a release material layer.
【図８】樹脂形成チップを転写する工程図である。FIG. 8 is a process drawing of transferring a resin-formed chip.
【図９】樹脂形成チップの周囲に樹脂部を形成する工程
図である。FIG. 9 is a process drawing of forming a resin portion around a resin-formed chip.
【図１０】樹脂形成チップと樹脂部を離型材層から剥離
する工程図である。FIG. 10 is a process drawing of separating the resin-formed chip and the resin portion from the release material layer.
【図１１】樹脂形成チップの剥離面に電極パッドを形成
する工程図である。FIG. 11 is a process drawing of forming an electrode pad on the release surface of a resin-formed chip.
【図１２】電極パッドが形成された面を接着剤層を介し
て基板と接着する工程図である。FIG. 12 is a process drawing of adhering a surface on which an electrode pad is formed to a substrate via an adhesive layer.
【図１３】第２の一時保持用部材を剥離する工程図であ
る。FIG. 13 is a process drawing of peeling the second temporary holding member.
【図１４】発光ダイオードを露出させる工程図である。FIG. 14 is a process drawing of exposing a light emitting diode.
【図１５】ビアホールを形成する工程図である。FIG. 15 is a process drawing of forming a via hole.
【図１６】上側電極パッドを形成する工程図である。FIG. 16 is a process drawing of forming an upper electrode pad.
【図１７】本発明の素子配列方法の工程の流れを示した
全体工程図である。FIG. 17 is an overall process diagram showing the flow of processes of the element arraying method of the present invention.
【図１８】樹脂形成チップの構造の概略を示した構造図
である。FIG. 18 is a structural diagram showing an outline of the structure of a resin-formed chip.
【図１９】樹脂形成チップの平面構造の概略を示した構
造図である。FIG. 19 is a structural diagram showing an outline of a planar structure of a resin-formed chip.
【図２０】発光ダイオードの構造を示した構造図であっ
て、（ａ）は断面構造図、（ｂ）は平面構造図である。20A and 20B are structural diagrams showing a structure of a light emitting diode, wherein FIG. 20A is a sectional structural view and FIG.
【図２１】発光ダイオードが基板に形成された図であ
る。FIG. 21 is a view showing a light emitting diode formed on a substrate.
【図２２】発光ダイオードに接着剤層を塗布した後、一
時保持用部材に保持する工程図である。FIG. 22 is a process drawing of holding a temporary holding member after applying an adhesive layer to a light emitting diode.
【図２３】樹脂形成チップを接着剤層とともに基板から
剥離する工程図である。FIG. 23 is a process drawing of peeling the resin-formed chip together with the adhesive layer from the substrate.
【図２４】樹脂形成チップの剥離面が洗浄された状態を
示す図である。FIG. 24 is a diagram showing a state where the peeled surface of the resin-formed chip has been washed.
【図２５】樹脂形成チップが素子分離された状態を示す
図である。FIG. 25 is a diagram showing a state in which a resin-formed chip is separated into elements.
【図２６】樹脂形成チップを離型材層に接着する工程図
である。FIG. 26 is a process drawing of adhering a resin-formed chip to a release material layer.
【図２７】樹脂形成チップを離型材層に転写する工程図
である。FIG. 27 is a process drawing of transferring a resin-formed chip to a release material layer.
【図２８】樹脂形成チップと接着剤層を一時保持用部材
に接着する工程図である。FIG. 28 is a process drawing of adhering the resin-formed chip and the adhesive layer to the temporary holding member.
【図２９】樹脂形成チップと接着剤層を基板から剥離す
る工程図である。FIG. 29 is a process drawing of separating the resin-formed chip and the adhesive layer from the substrate.
【図３０】発光ダイオードの剥離面に電極パッドを形成
する工程図である。FIG. 30 is a process drawing of forming an electrode pad on a peeled surface of a light emitting diode.
【図３１】発光ダイオードを接着剤層と接着する工程図
である。FIG. 31 is a process drawing of adhering a light emitting diode to an adhesive layer.
【図３２】剥離層から第２の一時保持用部材を剥離する
工程図である。FIG. 32 is a process drawing of peeling the second temporary holding member from the peeling layer.
【図３３】接着剤層にビアホールを形成する工程図であ
る。FIG. 33 is a process drawing of forming a via hole in the adhesive layer.
【図３４】発光ダイオードに上側電極パッドを形成する
工程図である。FIG. 34 is a process drawing of forming an upper electrode pad on a light emitting diode.
【図３５】樹脂形成素子を素子分離する工程図である。FIG. 35 is a process drawing of separating the resin-formed element from each other.
【図３６】樹脂形成素子をピックアップする工程図であ
る。FIG. 36 is a process drawing of picking up a resin forming element.
【図３７】樹脂形成素子を基板に実装する工程図であ
る。FIG. 37 is a process drawing of mounting a resin forming element on a substrate.
【図３８】絶縁層を形成した状態を示す図である。FIG. 38 is a diagram showing a state in which an insulating layer is formed.
【図３９】発光ダイオードに配線を施した状態を示す図
である。FIG. 39 is a diagram showing a state in which wiring is provided to the light emitting diode.
１ 素子形成基板、２ 発光ダイオード、３ 上側電極、
４ 素子分離溝、５ 樹脂層、６ 接着剤層、７ 第１の一
時保持用部材、８ ＵＶ光、９ レーザー光、１０素子分
離溝、１１ 離型材層、１２ 第一基板、１３ 樹脂形成
チップ、１４ 光、１５ 第２の一時保持用部材、１６
剥離層、１７ 樹脂部、１８ 光、１９ 裏面電極、２０
接着剤層、２１ 第二基板、２２ レーザー光、２３ 保
護層、２４ビアホール、２５ 保護層、２６ ビアホー
ル、２７ 電極パッド、３０ 第一基板、３１ 一時保持
用部材、３２ チップ、３３ 樹脂、３４ 樹脂形成チッ
プ、３５ 第二基板、４０ 樹脂形成チップ、４１ 素
子、４２ 樹脂、４３，４４ 電極パッド、５１ 下地成
長層、５２ ＧａＮ層、５４ ＧａＮ層、５５ ｐ電極、
５６ｎ電極、６１ 第一基板、６２ 発光ダイオード、６
２ｇ 溝、６３ 接着剤層、６４ 剥離層、６５ 第１の
一時保持用部材、６６ ＵＶ光、６７ 剥離面、６９ダイ
シング溝、７１ 第二基板、７２ 離型材層、７３ 光、
７４ 樹脂形成チップ、７５ 接着剤層、７６ 剥離層、
７７ 第２の一時保持用部材、７８ 光、７９剥離面、８
０ 剥離面、８１ カソード電極パッド、８１ 電極パッ
ド、９０ 接着剤層、９１ 基板、９２ 光、９３ 上側電
極、９４ アノード電極パッド、９５素子分離溝、９６
樹脂形成素子、１０３ 吸着装置、１０４ 吸着チャ
ンバ、１０５ 吸着孔、１１０ 基板、１１３ エ
ネルギービーム、１１６ 接着剤層、１１７ 絶縁層、
１１７ 電極層、１１８ 黒クロム層、１１９ 絶縁
層、１２５ ビアホール、１３３ 配線1 element formation substrate, 2 light emitting diode, 3 upper electrode,
4 element isolation groove, 5 resin layer, 6 adhesive layer, 7 first temporary holding member, 8 UV light, 9 laser light, 10 element isolation groove, 11 release material layer, 12 first substrate, 13 resin forming chip , 14 light, 15 second temporary holding member, 16
Release layer, 17 resin part, 18 light, 19 back electrode, 20
Adhesive layer, 21 Second substrate, 22 Laser light, 23 Protective layer, 24 Via hole, 25 Protective layer, 26 Via hole, 27 Electrode pad, 30 First substrate, 31 Temporary holding member, 32 chip, 33 resin, 34 resin Forming chip, 35 second substrate, 40 resin forming chip, 41 element, 42 resin, 43, 44 electrode pad, 51 underlying growth layer, 52 GaN layer, 54 GaN layer, 55 p electrode,
56n electrode, 61 first substrate, 62 light emitting diode, 6
2 g groove, 63 adhesive layer, 64 release layer, 65 first temporary holding member, 66 UV light, 67 release surface, 69 dicing groove, 71 second substrate, 72 release material layer, 73 light,
74 resin-formed chip, 75 adhesive layer, 76 release layer,
77 second temporary holding member, 78 light, 79 peeling surface, 8
0 peeling surface, 81 cathode electrode pad, 81 electrode pad, 90 adhesive layer, 91 substrate, 92 light, 93 upper electrode, 94 anode electrode pad, 95 element separation groove, 96
Resin forming element, 103 adsorption device, 104 adsorption chamber, 105 adsorption hole, 110 substrate, 113 energy beam, 116 adhesive layer, 117 insulating layer,
117 electrode layer, 118 black chrome layer, 119 insulating layer, 125 via hole, 133 wiring
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C094 AA32 AA43 AA44 BA23 CA19 DA13 DB01 FA10 GB01 5F041 AA42 CA40 CA46 CA65 CA76 CA77 CA98 DA20 DB08 FF06 5G435 AA17 BB04 CC09 EE12 KK05 LL01 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5C094 AA32 AA43 AA44 BA23 CA19 DA13 DB01 FA10 GB01 5F041 AA42 CA40 CA46 CA65 CA76 CA77 CA98 DA20 DB08 FF06 5G435 AA17 BB04 CC09 EE12 KK05 LL01
Claims (21)
に樹脂部を形成し、前記樹脂部とともに前記チップを前
記離型材層より剥離することを特徴とする素子の製造方
法。1. A method of manufacturing an element, comprising forming a resin portion around a chip arranged on the surface of a release material layer, and peeling the chip together with the resin portion from the release material layer.
徴とする請求項１記載の素子の製造方法。2. The method for manufacturing an element according to claim 1, wherein the surface of the release material layer is flat.
成することを特徴とする請求項１記載の素子の製造方
法。3. The method of manufacturing an element according to claim 1, wherein the release material layer is formed of a silicone resin.
徴とする請求項１記載の素子の製造方法。4. The method for manufacturing an element according to claim 1, wherein the release material layer is formed on a substrate.
ことを特徴とする請求項１記載の素子の製造方法。5. The method of manufacturing an element according to claim 1, wherein the resin forming the resin portion is an adhesive.
後、前記離型材層から前記樹脂部とともに前記チップを
剥離することを特徴とする請求項１記載の素子の製造方
法。6. The method for manufacturing an element according to claim 1, wherein the chip is peeled together with the resin portion from the release material layer after the resin portion is adhered to the temporary holding member.
持用部材に接着することを特徴とする請求項６記載の素
子の製造方法。7. The method of manufacturing an element according to claim 6, wherein the resin portion is bonded to the temporary holding member via a release layer.
形成することを特徴とする請求項１記載の素子の製造方
法。8. The method of manufacturing an element according to claim 1, wherein an electrode or a wiring is formed on the peeled surface of the chip.
面と前記樹脂部の剥離面に亘って形成することを特徴と
する請求項８記載の素子の製造方法。9. The method of manufacturing an element according to claim 8, wherein the electrode or the wiring is formed over the peeled surface of the chip and the peeled surface of the resin portion.
硬化性接着剤であることを特徴とする請求項５記載の素
子の製造方法。10. The method of manufacturing an element according to claim 5, wherein the adhesive is a thermosetting adhesive or a photocurable adhesive.
あることを特徴とする請求項６記載の素子の製造方法。11. The method for manufacturing an element according to claim 6, wherein the temporary holding member is a sapphire substrate.
とする請求項１記載の素子の製造方法。12. The method for manufacturing an element according to claim 1, wherein the chip is a light emitting element.
とを特徴とする請求項１２記載の素子の製造方法。13. The method of manufacturing an element according to claim 12, wherein the light emitting element is a light emitting diode.
い熱膨張係数を有することを特徴とする請求項４記載の
素子の製造方法。14. The method of manufacturing an element according to claim 4, wherein the substrate has a coefficient of thermal expansion substantially equal to that of the temporary holding member.
成することを特徴とする請求項１４記載の素子の製造方
法。15. The method of manufacturing an element according to claim 14, wherein the substrate is formed of soda lime glass.
第二基板上に再配列する素子の配列方法において、 前記第一基板上で前記チップが配列された状態よりは離
間した状態となるように前記チップを転写して一時保持
用部材に前記チップを保持させる第一転写工程と、 前記一時保持用部材に保持された前記チップを更に離間
して前記第二基板上に転写する工程を有し、 前記第一転写工程及び第二転写工程の少なくとも一方に
おいて、離型材層の表面に配置されたチップの周囲に樹
脂部を形成し、 前記離型材層から前記チップと前記樹脂部を剥離するこ
とを特徴とする素子の配列方法。16. A method of arranging an element for rearranging a plurality of chips arranged on a first substrate on a second substrate, wherein a state in which the chips are spaced apart from a state in which the chips are arranged on the first substrate is provided. A first transfer step of transferring the chip so that the temporary holding member holds the chip, and a step of further separating the chip held by the temporary holding member and transferring the chip onto the second substrate. And, in at least one of the first transfer step and the second transfer step, to form a resin portion around the chip arranged on the surface of the release material layer, the chip and the resin portion from the release material layer. A method for arranging elements, which comprises peeling.
表示装置の製造方法において、 前記第一基板上で前記発光素子が配列された状態よりは
離間した状態となるように前記発光素子を転写して一時
保持用部材に前記発光素子を保持させる第一転写工程
と、 前記一時保持用部材に保持された前記発光素子を更に離
間して前記第二基板上に転写する第二転写工程を有し、 前記第一転写工程及び第二転写工程の少なくとも一方に
おいて、離型材層の表面に配置された発光素子の周囲に
樹脂部を形成し、 前記離型材層から前記発光素子と前記樹脂部を剥離する
ことを特徴とする画像表示装置の製造方法。17. A method of manufacturing an image display device in which light-emitting elements are arranged in a matrix, wherein the light-emitting elements are transferred so that the light-emitting elements are spaced apart from the light-emitting elements arranged on the first substrate. A first transfer step of holding the light emitting element on the temporary holding member, and a second transfer step of further separating the light emitting element held on the temporary holding member and transferring the light emitting element onto the second substrate. In at least one of the first transfer step and the second transfer step, a resin portion is formed around the light emitting element arranged on the surface of the release material layer, and the light emitting element and the resin portion are separated from the release material layer. A method of manufacturing an image display device, comprising:
されることを特徴とする請求項１７記載の画像表示装置
の製造方法。18. The method for manufacturing an image display device according to claim 17, wherein the light emitting element is formed of a nitride semiconductor.
に対して傾斜した傾斜結晶面を有することを特徴とする
請求項１８記載の画像表示装置の製造方法。19. The method of manufacturing an image display device according to claim 18, wherein the nitride semiconductor has a tilted crystal plane tilted with respect to the main surface of the element formation substrate.
とする請求項１９記載の画像表示装置の製造方法。20. The method of manufacturing an image display device according to claim 19, wherein the tilted crystal plane is an S plane.
とを特徴とする請求項１７記載の画像表示装置の製造方
法。21. The method of manufacturing an image display device according to claim 17, wherein the light emitting element is a light emitting diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359780A JP2003162231A (en) | 2001-11-26 | 2001-11-26 | Method of manufacturing element, method of arraying element and method of manufacturing image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359780A JP2003162231A (en) | 2001-11-26 | 2001-11-26 | Method of manufacturing element, method of arraying element and method of manufacturing image display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003162231A true JP2003162231A (en) | 2003-06-06 |
Family
ID=19170724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359780A Pending JP2003162231A (en) | 2001-11-26 | 2001-11-26 | Method of manufacturing element, method of arraying element and method of manufacturing image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003162231A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228919A (en) * | 2005-02-17 | 2006-08-31 | Nec Corp | Wiring board, semiconductor device, and their manufacturing method |
| JP2007053357A (en) * | 2005-08-12 | 2007-03-01 | Samsung Electro-Mechanics Co Ltd | Manufacturing method of nitride single crystal substrate, and of nitride semiconductor light emitting device |
| WO2009145465A3 (en) * | 2008-04-01 | 2010-01-21 | Song June O | Light emitting device and manufacturing method for same |
| JP2011166184A (en) * | 2004-12-14 | 2011-08-25 | Seoul Opto Devices Co Ltd | Method of manufacturing light emitting device having a plurality of light emitting cells |
| CN102569538A (en) * | 2010-12-22 | 2012-07-11 | 上海蓝光科技有限公司 | Stripping method for use during manufacturing of light-emitting diode chip electrode |
| JP2012182331A (en) * | 2011-03-01 | 2012-09-20 | Taiyo Yuden Co Ltd | Transfer method of thin film element and circuit board |
| CN108428638A (en) * | 2018-02-12 | 2018-08-21 | 友达光电股份有限公司 | Detection method of light emitting diode |
| CN108882882A (en) * | 2016-04-05 | 2018-11-23 | 索尼公司 | Speckle measurement equipment and speckle measurement method |
| JP7136311B1 (en) | 2021-12-03 | 2022-09-13 | 信越半導体株式会社 | Bonded semiconductor wafer manufacturing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174533A (en) * | 1996-08-27 | 1999-03-16 | Seiko Epson Corp | Method of transcribing thin film device, thin film device, thin film integrated circuit device, active matrix substrate, and liquid crystal display |
| JPH11142878A (en) * | 1997-11-12 | 1999-05-28 | Sharp Corp | Formation of display transistor array panel |
| JP2001051296A (en) * | 1999-08-06 | 2001-02-23 | Seiko Epson Corp | Production of thin-film device, the thin-film device, production of active matrix substrate, the active matrix substrate and optoelectronic device |
-
2001
- 2001-11-26 JP JP2001359780A patent/JP2003162231A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174533A (en) * | 1996-08-27 | 1999-03-16 | Seiko Epson Corp | Method of transcribing thin film device, thin film device, thin film integrated circuit device, active matrix substrate, and liquid crystal display |
| JPH11142878A (en) * | 1997-11-12 | 1999-05-28 | Sharp Corp | Formation of display transistor array panel |
| JP2001051296A (en) * | 1999-08-06 | 2001-02-23 | Seiko Epson Corp | Production of thin-film device, the thin-film device, production of active matrix substrate, the active matrix substrate and optoelectronic device |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166184A (en) * | 2004-12-14 | 2011-08-25 | Seoul Opto Devices Co Ltd | Method of manufacturing light emitting device having a plurality of light emitting cells |
| JP4603383B2 (en) * | 2005-02-17 | 2010-12-22 | 日本電気株式会社 | Wiring board, semiconductor device, and manufacturing method thereof |
| JP2006228919A (en) * | 2005-02-17 | 2006-08-31 | Nec Corp | Wiring board, semiconductor device, and their manufacturing method |
| JP2007053357A (en) * | 2005-08-12 | 2007-03-01 | Samsung Electro-Mechanics Co Ltd | Manufacturing method of nitride single crystal substrate, and of nitride semiconductor light emitting device |
| US8932891B2 (en) | 2005-08-12 | 2015-01-13 | Samsung Electronics Co., Ltd. | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device |
| CN102067341B (en) * | 2008-04-01 | 2013-09-25 | 宋俊午 | Light emitting device and manufacturing method for same |
| CN102067341A (en) * | 2008-04-01 | 2011-05-18 | 宋俊午 | Light emitting device and manufacturing method for same |
| US8791481B2 (en) | 2008-04-01 | 2014-07-29 | Lg Innotek Co., Ltd. | Light emitting device and manufacturing method for same |
| WO2009145465A3 (en) * | 2008-04-01 | 2010-01-21 | Song June O | Light emitting device and manufacturing method for same |
| US9735327B2 (en) | 2008-04-01 | 2017-08-15 | Lg Innotek Co., Ltd. | Light emitting device and manufacturing method for same |
| CN102569538A (en) * | 2010-12-22 | 2012-07-11 | 上海蓝光科技有限公司 | Stripping method for use during manufacturing of light-emitting diode chip electrode |
| JP2012182331A (en) * | 2011-03-01 | 2012-09-20 | Taiyo Yuden Co Ltd | Transfer method of thin film element and circuit board |
| CN108882882A (en) * | 2016-04-05 | 2018-11-23 | 索尼公司 | Speckle measurement equipment and speckle measurement method |
| CN108428638A (en) * | 2018-02-12 | 2018-08-21 | 友达光电股份有限公司 | Detection method of light emitting diode |
| CN108428638B (en) * | 2018-02-12 | 2020-08-18 | 友达光电股份有限公司 | Detection method of light emitting diode |
| JP7136311B1 (en) | 2021-12-03 | 2022-09-13 | 信越半導体株式会社 | Bonded semiconductor wafer manufacturing method |
| WO2023100952A1 (en) * | 2021-12-03 | 2023-06-08 | 信越半導体株式会社 | Method for manufacturing bonded semiconductor wafer |
| JP2023083004A (en) * | 2021-12-03 | 2023-06-15 | 信越半導体株式会社 | Method of manufacturing junction type semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4055405B2 (en) | Electronic component and manufacturing method thereof | |
| JP3608615B2 (en) | Device transfer method, device array method using the same, and image display device manufacturing method | |
| JP3747807B2 (en) | Device mounting substrate and defective device repair method | |
| JP3994681B2 (en) | Element arrangement method and image display device manufacturing method | |
| JP2003077940A (en) | Method of transferring device, method of arranging device using same, and method of manufacturing image display device unit | |
| JP2002185039A (en) | Transfer method for element, element holding substrate and formation method therefor | |
| US20050164422A1 (en) | Color image display unit | |
| WO2002086964A1 (en) | Wiring method and element arranging method using the same, and method of producing image display devices | |
| JP2003282478A (en) | Method for alloying and method forming wire, method for forming display element, and method for manufacturing image display device | |
| JP2003098977A (en) | Method of transferring element, method of arraying element and method of manufacturing image display device | |
| JP3890921B2 (en) | Element arrangement method and image display device manufacturing method | |
| JP4078825B2 (en) | Circuit board manufacturing method and display device manufacturing method | |
| JP4882273B2 (en) | Device mounting substrate, defective device repair method, and image display device | |
| JP2003347524A (en) | Transferring method of element, arraying method of element, and manufacturing method of image display | |
| JP2003209295A (en) | Electronic component, manufacturing method therefor and image display device using the same | |
| JP2003332523A (en) | Transferring method and arraying method for element, and manufacturing method for image display device | |
| JP2002343944A (en) | Transferring method of electronic part, arraying method of element, and manufacturing method of image display device | |
| JP4982932B2 (en) | Manufacturing method of image display device | |
| JP2002314053A (en) | Chip part transfer method, element arraying method using the same, and manufacturing method of image display device | |
| JP2003162231A (en) | Method of manufacturing element, method of arraying element and method of manufacturing image display device | |
| JP2002314123A (en) | Method of transferring element, method of arranging element using it, and method of manufacturing image display device | |
| JP4000856B2 (en) | Element arrangement method and image display device manufacturing method | |
| JP4967251B2 (en) | Manufacturing method of image display device | |
| JP4078830B2 (en) | Display device and manufacturing method of display device | |
| JP2003218392A (en) | Image display and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041117 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050517 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |