JP2003158086A - レーザー処理装置 - Google Patents
レーザー処理装置Info
- Publication number
- JP2003158086A JP2003158086A JP2002264226A JP2002264226A JP2003158086A JP 2003158086 A JP2003158086 A JP 2003158086A JP 2002264226 A JP2002264226 A JP 2002264226A JP 2002264226 A JP2002264226 A JP 2002264226A JP 2003158086 A JP2003158086 A JP 2003158086A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- substrate
- film
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
得る。 【解決手段】 連続発振型レーザーにより基板上に形成
された半導体膜を結晶化する。連続発振型レーザーの走
査方向と結晶化方向は一致している。結晶化方向と薄膜
トランジスタの電荷移動方向を調節することにより薄膜
トランジスタの特性を制御することができる。なお、半
導体膜を結晶化するレーザー処理装置は、連続発振型の
レーザー装置から発振されたレーザーのビーム形状は、
シリンドリカルレンズによって、楕円形に成形され、前
記シリンドリカルレンズは、回転できる構成であり、前
記レーザー光は、ガルバノミラーにより前記基板上を走
査され、前記レーザー光は、f−θレンズにより前記基
板上で焦点を結ぶことを特徴とする。
Description
いた半導体膜のアニール(以下、レーザーアニールとい
う)の方法及びそれを行うためのレーザー処理装置(レ
ーザーと該レーザーから出力されるレーザー光を被処理
体まで導くための光学を含む装置)に関する。また、前
記レーザーアニールを工程に含んで作製された半導体装
置及びその作製方法に関する。なお、ここでいう半導体
装置には、液晶表示装置やEL表示装置等の電気光学装
置も含まれるものとする。
という)の開発が進められ、結晶性半導体膜として多結
晶シリコン膜(ポリシリコン膜)を用いたTFTが注目
されている。特に、液晶表示装置(液晶ディスプレイ)
やEL(エレクトロルミネッセンス)表示装置(ELデ
ィスプレイ)においては、画素をスイッチングする素子
やその画素を制御するための駆動回路を形成する素子と
して用いられる。
性層として用いられる。多結晶半導体膜は、不純物の添
加によりソース領域、ドレイン領域及びチャネル形成領
域が形成される。また、オフセット領域やLDD領域を
設けても良い。
質シリコン膜(アモルファスシリコン膜)を結晶化させ
てポリシリコン膜とする技術が一般的である。特に、最
近ではレーザー光を用いてアモルファスシリコン膜を結
晶化する方法が注目されている。本明細書中では、非晶
質半導体膜をレーザー光で結晶化し、結晶性半導体膜を
得る手段をレーザー結晶化という。
熱が可能であり、ガラス基板やプラスチック基板等の耐
熱性の低い基板上に形成された半導体膜のアニール手段
として有効な技術である。
振型とパルス発振型に大別されている。レーザー結晶化
に関し良好な結晶を得ることができるという点で、連続
発振型のレーザーが注目されている。
線状に形成した線状ビームによりレーザー結晶化をして
いる。(例えば、特許文献1参照。)。
型のレーザーの新規な光学系により、一枚の基板上に形
成された薄膜トランジスタにおいて、これらを作り分
け、要求される特性をすべて満たす薄膜トランジスタを
作製することを課題とする。
画素をスイッチングする素子やその画素を制御するため
の駆動回路を形成する素子は一つの基板上に形成され
る。これらの素子はその役割に応じて様々な特性を必要
とされる。しかしながら、基板一面に形成された非晶質
シリコン膜に連続発振型のレーザーを一様に照射して結
晶性半導体膜を得る方法で作製された薄膜トランジスタ
は、要求される様々な特性を満足することは難しい。
体膜の結晶性について述べる。薄膜トランジスタの電気
的特性は、半導体膜の結晶性に依るところが大きい。特
に、結晶粒界といった結晶と結晶の間にある境界は、キ
ャリアの移動を妨げる。キャリアの移動が妨げられるこ
とによって、薄膜トランジスタの電気的抵抗が大きくな
る。したがって、薄膜トランジスタの電気的特性を制御
するには結晶粒界の数を制御する必要がある。
することができる。基板を加熱することで結晶化を行う
ことでは、結晶の成長方向を制御することはできなかっ
たが、レーザー結晶化では局所的に加熱し溶融すること
ができるため結晶の成長方向を制御することが可能であ
る。
のレーザーから発振されたレーザー光のビーム形状を線
状に成形し、その線の方向に対して垂直な方向に合わせ
ることで制御することができる。この場合、図2のよう
に半導体膜の結晶の成長方向は、線状に成形されたレー
ザー光の線の方向(長軸方向)に対して垂直な方向(短
軸方向)に従う。結晶の成長方向は結晶粒界の発生方向
でわかる。ここでは、ビームを線状に成形し、被照射物
(具体的には基板)上を走査することが重要になる。ま
た、レーザ光のビーム形状は、正確には楕円形状もしく
は矩形状としているが、そのアスペクト比は大きいの
で、ここでは線状と定義する。図1a)に本願発明を構
成する光学系を示し、以下にその説明を行う。
ドリカルレンズ102で一軸方向に拡散される。レーザ
ービームはガルバノミラー103により制御され、f−
θレンズに入射する。焦点距離をf−θレンズ104に
より調整することで、ある平面上のどの位置でも焦点を
結ぶ(ピントを合わす)ことができる。焦点を結ぶ(ピ
ントを合わす)とは被照射物上の線状のビーム形状及び
大きさを被照射物どの位置でも同じにすることである。
ガルバノミラー103を動かすことでレーザーの照射位
置を変え、基板上を走査することができる。このように
すると、基板を動かすことなく基板上に楕円形のレーザ
ービームを走査することができる。
度を変えたければ、この光学系にレンズを挿入する、基
板の距離を変える等が考えられる。シリンドリカルレン
ズ102の焦点距離を変えることで、ビーム形状を調整
することができる。また、ガルバノミラー103により
走査速度を変えることができる。
102を回転させることで、基板上に投影される線形ビ
ームを回転させることができることである。通常基板上
に形成されるアクティブマトリクス回路等の薄膜トラン
ジスタは多数存在し、その向き、即ち電荷移動方向はバ
ラバラである。したがって、本願発明のようにシリンド
リカルレンズ102を回転できる構成で線の方向に走査
する結晶の成長方向を制御する構成を組み合わせること
で、基板上の各薄膜トランジスタの電気的特性を制御す
ることができる。
態の一つについて説明する。本願発明の実施形態は基板
の縦方向と横方向に電荷移動方向を有する薄膜トランジ
スタにおいて、結晶成長方向と電荷移動方向を揃えた薄
膜トランジスタを作製するものである。
ザー装置の構成を示す図である。連続発振型Nd:YV
O4レーザ101、連続発振型Nd:YVO4レーザ10
1を発振源とするレーザー光(第2高調波、波長532
nm)を楕円状に加工する凸型シリンドリカルレンズ10
2、レーザー光を走査するガルバノミラー103、焦点
距離を調整するf−θレンズ104、基板を固定するス
テージ105を有している。凸型シリンドリカルレンズ
102は回転ステージに設置され、任意に回転できる構
成になっている。基板には非晶質シリコン膜が成膜さ
れ、領域Aと領域Bがもうけられている。図1b)は基
板の上面図であり、領域Aには基板の横方向に電荷移動
方向がある薄膜トランジスタが形成され、また領域Bに
は基板の縦方向に電荷移動方向がある薄膜トランジスタ
が形成されることを示すものである。
る。レーザービーム形状は短軸方向20μm、長軸方向
400μmの楕円形を形成した。走査速度20cm/sであ
る。半導体膜の溶融は、単位面積あたりのエネルギー密
度が問題となる。したがって、これと類似するエネルギ
ー密度であれば、レーザービームの形状または大きさを
変化させてもよい。
ザー光の照射が行われる。領域Aにおいては、凸型シリ
ンドリカルレンズ102は回転ステージ(詳細は図示し
ない)によりシリンドリカルレンズのパワーの方向がa
の方向に設定され、ガルバノミラー103により基板の
横方向にレーザー光が走査される。一方、領域Bでは凸
型シリンドリカルレンズ102は回転ステージによりa
より90°回転したシリンドリカルレンズのパワーの方
向がbの方向に設定され、ガルバノミラー103により
基板の縦方向にレーザー光が走査される。
即ち結晶成長方向と電荷移動方向を揃えた薄膜トランジ
スタを作製することができる。このような方法で作製さ
れた薄膜トランジスタは図3a)で示されるような結晶
粒界を有する。なお、結晶粒は単結晶になっている。薄
膜トランジスタに要求される電気的特性によっては、レ
ーザーの走査方向、即ち結晶成長方向と電荷移動方向を
垂直にしてもよい。垂直にした場合、図3b)のように
薄膜トランジスタの電荷移動方向に複数の結晶粒界が存
在するため、キャリアの移動度が下がる。しかしなが
ら、薄膜トランジスタのスイッチがオフ状態おけるリー
ク電流が低減できるという利点がある。
ーが走査され、凸型シリンドリカルレンズ102により
レーザービームの形状が制御されるため、基板を動かす
ことなく結晶化を行うことができる。
の形態について説明する。この実施形態は基板の縦方向
と横方向に電荷移動方向を有する薄膜トランジスタにお
いて、結晶の成長方向と電荷移動方向をそろえずに均一
な電気特性を有する薄膜トランジスタを作製するもので
ある。図1a)、b)と同じ構成の光学系、基板を用い
る。
カルレンズ102は、aとbの中間すなわち45°に設
定される。このような構成でレーザー光を発振すると基
板上には、斜め方向に楕円形状が投影される。基板の縦
方向または横方向から45°の方向に結晶成長がおこる
ことになる。
のような薄膜トランジスタを形成する。基板の横方向に
電荷移動方向を有する薄膜トランジスタと基板の縦方向
に電荷移動方向を有する薄膜トランジスタとは電荷移動
方向を横切る結晶粒界の数がほとんど同じになるため電
気的特性が均一になる。
縦、横交互に形成され、その特性を均一なものに統一す
る必要がある場合にも適用できる。
っては、シリンドリカルレンズの角度を45°に限定す
る必要はない。薄膜トランジスタの電気的特性を均一に
すればよいので、0°から90°の間で回転させ、走査
すればよい。このようにして形成された薄膜トランジス
タに用いられる半導体膜の結晶成長方向は、基板の縦軸
および横軸とは平行にならず、斜め方向になる。
状を楕円形状にするに当たり、より光学調整が行いやす
い光学系について述べる。実施形態1及び2では、楕円
形状を作るための凸型シリンドリカルレンズは、1枚で
あった。しかしながら本実施の形態では2枚用いる。
縮小する方法は、ガリレオ式、ケプラー式の二つがあ
る。ガリレオ式は図4のように凹レンズと凸レンズを用
いてビームの大きさを変える方式である。一方、ケプラ
ー式は図4のように2枚の凸レンズを用いてビームの大
きさを変える方式である。
ると、一軸方向のみビームを拡大または縮小し、長軸と
短軸の比を容易に調整することができる。ただし、2つ
のシリンドリカルレンズは軸方向をそろえる必要があ
る。したがって、回転ステージ等で回転させる際に同時
に動かす必要がある。
対使ってビームを1軸方向のみに拡大または縮小させる
こともできる。その他同等の作用を持つものを利用して
もよい。
なレーザー照射をするための光学系について述べる。本
実施形態では計算機ホログラムを光学系に導入する。計
算機ホログラムはビームの形状を成形する方法であり、
ビームのエネルギー分布を自在に変えることも可能であ
る。したがって計算機ホログラムの導入によって、ビー
ムのエネルギー分布をより均一にし、均一なレーザー照
射することができる。
板に照射するにおいて必要とする装置について述べる。
図1a)のようにガルバノミラーにより、基板上でビー
ムが走査される場合、基板中央に照射されたビームは、
反射されてレーザー装置に戻ってしまう。この戻りレー
ザービームは、レーザー装置に使われる高調波変換素子
を痛める原因になる。したがってこれを回避するために
アイソレーターといった一方向のビームしか通さない装
置を光学系に導入する。
が変わらないシリンドリカルレンズの前に入れておくこ
とが有効である。先ほどの計算機ホログラムとは順不同
で用いることができる。
板に照射するにおいて必要とする実施形態5とは異なる
装置について述べる。基板上を走査されるレーザー光
は、エネルギー密度が高いため長時間基板に照射される
と基板を溶かす。したがって、ガルバノミラーの故障等
何らかの原因でレーザー光の走査が停止した場合、基板
への照射を停止する必要がある。そこで本願発明では、
インターロックをガルバノミラーの先にもうける。イン
ターロックは、ステージ上に設けられたセンサーで異常
を感知するまたはガルバノミラーの故障を感知すること
で発動し、金属板などでビームにシャッターをかける。
板に照射するにおいて必要とされる実施形態5および6
とは異なる装置について述べる。基板上を走査されるレ
ーザー光は非常に強いため、非晶質シリコン膜に吸収さ
れなかった反射光や透過光も周囲に被害を与える。した
がって、これらの光を周囲にまき散らさないためにチャ
ンバーもしくは反射光を吸収するダンパーを基板の周囲
に設ける必要がある。
おいて必要とする光学系について述べる。図5で示され
るようにガルバノミラー503を一つのコントローラー
で制御することにより二つの光源からのレーザー光の走
査を同時に行うものである。このようにすると、レーザ
ー結晶化のスループットを2倍にすることができる。
別の方法として、図6に示すように、一方を基板の表側
から照射し、もう一方を基板の裏側から照射することが
できる。ただし、基板およびステージがレーザー光を透
過できることが必要である。
ても組み合わせることができる。また、実施形態1〜8
では非晶質シリコン膜の表側からレーザー光を照射した
が、基板を透過し、半導体膜で吸収される波長のレーザ
ー光であれば基板の裏側から照射することができる。
明する。本実施例では、基板の縦方向と横方向に電荷移
動方向を有する薄膜トランジスタを作製する方法につい
て説明する。図7は基板上に周辺駆動回路と画素回路が
形成されたEL表示装置の上面図である。周辺駆動回路
は基板の縦方向に電荷移動方向を有する薄膜トランジス
タと横方向に電荷移動方向を有する薄膜トランジスタが
混在して構成されている。図7上図は周辺駆動回路の一
部であるインバータ回路を構成する薄膜トランジスタを
示したものであり、基板の縦方向に電荷移動方向を有す
る薄膜トランジスタが形成されている。一方、画素回路
は、複数の画素がマトリクス状に形成された構成を有し
ており、その一部を拡大すると図8のようになってい
る。一つの画素は、横方向に電荷移動方向を有する薄膜
トランジスタのみで構成されている。
グ用薄膜トランジスタおよび駆動用薄膜トランジスタ
と、周辺駆動回路のインバーター回路を構成する薄膜ト
ランジスタを同時に作製する方法について、工程に従っ
て詳細に説明する。また、消去用薄膜トランジスタは、
スイッチング用薄膜トランジスタと同様に作製すること
ができるので、ここでは説明を省略した。
社の#7059ガラスや#1737ガラスなどに代表さ
れるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板の他に、石英基板、ポリエチレン
テレフタレート(PET)、ポリエチレンナフタレート
(PEN)、ポリエーテルサルフォン(PES)などの
プラスチック基板を用いることができる。
面に、基板900からの不純物拡散を防ぐために、酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの絶縁膜からなる下地膜901を形成する。本実施
例では下地膜901として2層構造を用いるが、前記絶
縁膜の単層膜または2層以上積層させた構造を用いても
良い。下地膜901の1層目としてはプラズマCVD法
を用い、SiH4、NH3、及びN2Oを反応ガスとして
成膜される酸化窒化シリコン膜901aを10〜200
nm(好ましくは50〜100nm)形成する。本実施例で
は、膜厚50nmの酸化窒化シリコン膜901a(組成比
Si=32%、O=27%、N=24%、H=17%)
を形成した。次いで、下地膜901の2層目としては、
プラズマCVD法を用い、SiH4、及びN2Oを反応ガ
スとして成膜される酸化窒化シリコン膜901bを50
〜200nm(好ましくは100〜150nm)の厚さに積
層形成する。本実施例では、膜厚100nmの酸化窒化シ
リコン膜901b(組成比Si=32%、O=27%、
N=24%、H=17%)を形成した。
〜60nm)の厚さで非晶質半導体膜903を、プラズ
マCVD法、LPCVD法やスパッタ法などの公知の方
法で形成する。半導体膜の材料には限定はないが、好ま
しくはシリコンまたはシリコンゲルマニウム(SixG
e1-x(x=0.0001〜0.02))合金などで形
成すると良い。本実施例では、プラズマCVD法を用
い、55nmの非晶質シリコン膜を成膜した。
(a)で示されるようなレーザー照射装置によりレーザ
ーが照射される。領域Aは画素回路であり、図8のよう
に、基板の横方向に電荷移動方向がある薄膜トランジス
タが形成される。ここでは、シリンドリカルレンズはa
の方向に設定され、ガルバノミラーにより基板の横方向
にレーザー光が照射される。
向、即ち結晶成長方向と電荷移動方向を揃えた薄膜トラ
ンジスタを作製したが、薄膜トランジスタに要求される
電気的特性によっては、レーザーの走査方向、即ち結晶
成長方向と電荷移動方向を垂直にしてもよい。垂直にし
た場合、図3b)のように薄膜トランジスタの電荷移動
方向に複数の結晶粒界が存在するため、キャリアの移動
度が下がる。しかしながら、薄膜トランジスタのスイッ
チがオフ状態におけるリーク電流が低減できるという利
点がある。
板の縦方向に電荷移動方向を有する薄膜トランジスタと
横方向に電荷移動方向を有する薄膜トランジスタが混在
して形成される。ここではシリンドリカルレンズはaと
bの中間すなわち45°の方向に設定されガルバノミラ
ーにより基板の斜め方向、厳密には基板に投影された楕
円状のビームの短軸方向にレーザー光が走査される。
方向を有する薄膜トランジスタと横方向に電荷移動方向
を有する薄膜トランジスタが混在している。しかしなが
ら、回路内では同一周波数で動いているため、それぞれ
の薄膜トランジスタの電気的特性をそろえる必要があ
る。従って上記のように基板の縦方向もしくは横方向に
45°の角度をもって走査を行った。回路の配置によっ
ては、シリンドリカルレンズの角度を調整しうる。
ィー法を用いたパターニング処理によって、半導体層9
02〜905を作製した。
後、TFTのしきい値を制御するために、半導体層90
2〜905に微量な不純物元素(ボロンまたはリン)を
ドーピングしても良い。
ート絶縁膜906を形成する。ゲート絶縁膜906はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとしてシリコンを含む絶縁膜で形成する。本実
施例では、プラズマCVD法により110nmの厚さで酸
化窒化シリコン膜(組成比Si=32%、O=59%、
N=7%、H=2%)で形成した。勿論、ゲート絶縁膜
は酸化窒化シリコン膜に限定されるものではなく、ほか
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
プラズマCVD法でTEOS(Tetraethyl Orthosilica
te)とO2とを混合し、反応圧力40Pa、基板温度30
0〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することができ
る。このようにして作製される酸化シリコン膜は、その
後400〜500℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。
極を形成するための耐熱性導電層907を200〜40
0nm(好ましくは250〜350nm)の厚さで形成す
る。耐熱性導電層907は単層で形成しても良いし、必
要に応じて2層あるいは3層といった複数の層からなる
積層構造としても良い。耐熱性導電層にはTa、Ti、
Wから選ばれた元素、または前記元素を成分とする合金
か、前記元素を組み合わせた合金膜が含まれる。これら
の耐熱性導電層はスパッタ法やCVD法で形成されるも
のであり、低抵抗化を図るために含有する不純物濃度を
低減させることが好ましく、特に酸素濃度に関しては3
0ppm以下とすると良い。本実施例ではW膜はWをター
ゲットとしてスパッタ法で形成しても良いし、6フッ化
タングステン(WF6)を用いて熱CVD法で形成する
こともできる。いずれにしてもゲート電極として使用す
るためには低抵抗化を図る必要があり、W膜の抵抗率は
20μΩcm以下にすることが望ましい。W膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、W
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。このことより、スパッタ法による場
合、純度99.99%または99.999%のWターゲ
ットを用い、さらに成膜時に気相中からの不純物の混入
がないように十分に配慮してW膜を形成することにより
抵抗率9〜20μΩcmを実現することができる。
る場合には、同様にスパッタ法で形成することが可能で
ある。Ta膜はスパッタガスにArを用いる。また、ス
パッタ時のガス中に適量のXeやKrを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のTa膜の抵抗率は20μΩcm程度で
ありゲート電極に使用することができるが、β相のTa
膜の抵抗率は180μΩcm程度でありゲート電極とする
には不向きであった。TaN膜はα相に近い結晶構造を
持つので、Ta膜の下地にTaN膜を形成すればα相の
Ta膜が容易に得られる。また、図示しないが、耐熱性
導電膜907の下に2〜20nm程度の厚さでリン(P)
をドープしたシリコン膜を形成しておくことは有効であ
る。これにより、その上に形成される導電膜の密着性向
上と酸化防止を図ると同時に、耐熱性導電層907が微
量に含有するアルカリ金属元素が第1の形状のゲート絶
縁膜906に拡散するのを防ぐことができる。いずれに
しても、耐熱性導電層907は抵抗率を10〜50μΩ
cmの範囲ですることが好ましい。
てレジストによるマスク908を形成する。そして、第
1のエッチング処理を行う。本実施例ではICPエッチ
ング装置を用い、エッチング用ガスにCl2とCF4を用
い、1Paの圧力で3.2W/cm 2のRF(13.56MHz)
電力を投入してプラズマを形成して行う。基板側(試料
ステージ)にも224mW/cm2のRF(13.56MHz)
電力を投入し、これにより実質的に負の自己バイアス電
圧が印加される。この条件でW膜のエッチング速度は約
100nm/minである。第1のエッチング処理はこのエッ
チング速度を基にW膜がちょうどエッチングされる時間
を推定し、それよりもエッチング時間を20%増加させ
た時間をエッチング時間とした。
ー形状を有する導電層909〜912が形成される。導
電層909〜912のテーパー部の角度は15〜30°
となるように形成される。残渣を残すことなくエッチン
グするためには、10〜20%程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。W膜に対する酸化窒化シリコン膜(ゲート絶縁膜9
06)の選択比は2〜4(代表的には3)であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は20〜50nm程度エッチングされる。(図
9(B))
電型の不純物元素を半導体層に添加する。ここでは、n
型を付与する不純物元素添加の工程を行う。第1の形状
の導電層を形成したマスク908をそのまま残し、第1
のテーパー形状を有する導電層909〜912をマスク
として自己整合的にn型を付与する不純物元素をイオン
ドープ法で添加する。n型を付与する不純物元素をゲー
ト電極の端部におけるテーパー部とゲート絶縁膜906
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を1×1013〜5×1014ato
ms/cm2とし、加速電圧を80〜160keVとして行う。
n型を付与する不純物元素として15族に属する元素、
典型的にはリン(P)または砒素(As)を用いるが、
ここではリン(P)を用いた。このようなイオンドープ
法により第1の不純物領域914〜917には1×10
20〜1×1021atoms/cm3の濃度範囲でn型を付与する
不純物元素が添加される。(図9(C))
っては、不純物が、第1の形状の導電層909〜912
の下に回り込み、第1の不純物領域914〜917が第
1の形状の導電層909〜912に重なることも起こり
うる。
チング処理を行う。エッチング処理も同様にICPエッ
チング装置により行い、エッチングガスにCF4とCl2
の混合ガスを用い、RF電力3.2W/cm2(13.56MH
z)、バイアス電力45mW/cm2(13.56MHz)、圧力1.
0Paでエッチングを行う。この条件で形成される第2の
形状を有する導電層918〜921が形成される。その
端部にはテーパー部が形成され、該端部から内側にむか
って徐々に厚さが増加するテーパー形状となる。第1の
エッチング処理と比較して基板側に印加するバイアス電
力を低くした分等方性エッチングの割合が多くなり、テ
ーパー部の角度は30〜60°となる。マスク908は
エッチングされて端部が削れ、マスク922となる。ま
た、図9(D)の工程において、ゲート絶縁膜906の
表面が40nm程度エッチングされる。
ズ量を下げ高加速電圧の条件でn型を付与する不純物元
素をドーピングする。例えば、加速電圧を70〜120
keVとし、1×1013/cm2のドーズ量で行い、不純物濃
度が大きくなった第1の不純物領域924〜927と、
前記第1の不純物領域924〜927に接する第2の不
純物領域928〜931とを形成する。この工程におい
て、ドーピングの条件によっては、不純物が第2の形状
の導電層918〜921の下に回りこみ、第2の不純物
領域928〜931が第2の形状の導電層918〜92
1と重なることも起こりうる。第2の不純物領域におけ
る不純物濃度は、1×1016〜1×10 18atoms/cm3と
なるようにする。(図10(A))
ャネル型TFTを形成する半導体層902、905に一
導電型とは逆の導電型の不純物領域933(933a、
933b)及び934(934a、934b)を形成す
る。この場合も第2の形状の導電層918、921をマ
スクとしてp型を付与する不純物元素を添加し、自己整
合的に不純物領域を形成する。このとき、nチャネル型
TFTを形成する半導体層903、904は、レジスト
のマスク932を形成し全面を被覆しておく。ここで形
成される不純物領域933、934はジボラン(B
2H6)を用いたイオンドープ法で形成する。不純物領域
933、934のp型を付与する不純物元素の濃度は、
2×1020〜2×1021atoms/cm3となるようにする。
34は詳細にはn型を付与する不純物元素を含有する2
つの領域に分けて見ることができる。第3の不純物領域
933a、934aは1×1020〜1×1021atoms/cm
3の濃度でp型を付与する不純物元素を含み、第4の不
純物領域933b、934bは1×1017〜1×10 20
atoms/cm3の濃度でn型を付与する不純物元素を含んで
いる。しかし、これらの第4の不純物領域933b、9
34bのp型を付与する不純物元素の濃度を1×1019
atoms/cm3以上となるようにし、第3の不純物領域93
3a、934aにおいては、p型を付与する不純物元素
の濃度をn型を付与する不純物元素の濃度の1.5から
3倍となるようにすることにより、第3の不純物領域で
pチャネル型TFTのソース領域およびドレイン領域と
して機能するために何ら問題は生じない。
の形状を有する導電層918〜921およびゲート絶縁
膜906上に第1の層間絶縁膜937を形成する。第1
の層間絶縁膜937は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第1の層間絶縁
膜937は無機絶縁物材料から形成する。第1の層間絶
縁膜937の膜厚は100〜200nmとする。第1の層
間絶縁膜937として酸化シリコン膜を用いる場合に
は、プラズマCVD法でTEOSとO2とを混合し、反
応圧力40Pa、基板温度300〜400℃とし、高周波
(13.56MHz)電力密度0.5〜0.8W/cm2で放電
させて形成することができる。また、第1の層間絶縁膜
937として酸化窒化シリコン膜を用いる場合には、プ
ラズマCVD法でSiH4、N2O、NH3から作製され
る酸化窒化シリコン膜、またはSiH4、N2Oから作製
される酸化窒化シリコン膜で形成すれば良い。この場合
の作製条件は反応圧力20〜200Pa、基板温度300
〜400℃とし、高周波(60MHz)電力密度0.1〜
1.0W/cm2で形成することができる。また、第1の層
間絶縁膜937としてSiH4、N2O、H2から作製さ
れる酸化窒化水素化シリコン膜を適用しても良い。窒化
シリコン膜も同様にプラズマCVD法でSiH4、NH3
から作製することが可能である。
またはp型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法(RTA法)を適用すること
ができる。熱アニール法では酸素濃度が1ppm以下、好
ましくは0.1ppm以下の窒素雰囲気中で400〜70
0℃、代表的には500〜600℃で行うものであり、
本実施例では550℃で4時間の熱処理を行った。ま
た、基板501に耐熱温度が低いプラスチック基板を用
いる場合にはレーザーアニール法を適用することが好ま
しい。
させ、3〜100%の水素を含む雰囲気中で、300〜
450℃で1〜12時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある1016〜1018/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。いずれにしても、半導体層9
02〜905中の欠陥密度を1016/cm3以下とすること
が望ましく、そのために水素を0.01〜0.1atoms
%程度付与すれば良い。
間絶縁膜939を1.0〜2.0μmの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、BCB(ベンゾシクロ
ブテン)等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで300℃で焼成して形成する。
また、アクリルを用いる場合には、2液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで80℃で60秒の
予備加熱を行い、さらにクリーンオーブンで250℃で
60分焼成して形成することができる。
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第1の層間絶縁膜937として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにCF4、
O2、Heの混合ガスを用い有機樹脂材料から成る第2
の層間絶縁膜939をまずエッチングし、その後、続い
てエッチングガスをCF 4、O2として第1の層間絶縁膜
937をエッチングする。さらに、半導体層との選択比
を高めるために、エッチングガスをCHF3に切り替え
て第3の形状のゲート絶縁膜570をエッチングするこ
とによりコンタクトホールを形成することができる。
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線940〜943とドレ
イン配線944〜946を形成する。図示していない
が、本実施例ではこの配線を、そして、膜厚50nmのT
i膜と、膜厚500nmの合金膜(AlとTiとの合金
膜)との積層膜で形成した。
0nmの厚さで形成し、パターニングすることによって画
素電極947を形成する(図11(A))。なお、本実
施例では、透明電極として酸化インジウム・スズ(IT
O)膜や酸化インジウムに2〜20[%]の酸化亜鉛(Z
nO)を混合した透明導電膜を用いる。
46と接して重ねて形成することによって駆動用TFT
963のドレイン領域と電気的な接続が形成される。
極947に対応する位置に開口部を有する第3の層間絶
縁膜949を形成する。第3の層間絶縁膜949は絶縁
性を有していて、バンクとして機能し、隣接する画素の
有機化合物層を分離する役割を有している。本実施例で
はレジストを用いて第3の層間絶縁膜949を形成す
る。
厚さを1μm程度とし、開口部は画素電極947に近く
なればなるほど広くなる、所謂逆テーパー状になるよう
に形成する。これはレジストを成膜した後、開口部を形
成しようとする部分以外をマスクで覆い、UV光を照射
して露光し、露光された部分を現像液で除去することに
よって形成される。
9を逆テーパー状にすることで、後の工程において有機
化合物層を成膜した時に、隣り合う画素同士で有機化合
物層が分断されるため、有機化合物層と、第3の層間絶
縁膜949の熱膨張係数が異なっていても、有機化合物
層がひび割れたり、剥離したりするのを抑えることがで
きる。
縁膜としてレジストでなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、BCB
(ベンゾシクロブテン)、酸化珪素膜等を用いることも
できる。第3の層間絶縁膜949は絶縁性を有する物質
であれば、有機物と無機物のどちらでも良い。
形成し、更に蒸着法により陰極(MgAg電極)951
および保護電極952を形成する。このとき有機化合物
層950及び陰極951を形成するに先立って画素電極
947に対して熱処理を施し、水分を完全に除去してお
くことが望ましい。なお、本実施例では発光素子の陰極
としてMgAg電極を用いるが、公知の他の材料であっ
ても良い。
の材料を用いることができる。本実施例では正孔輸送層
(Hole transporting layer)及び発光層(Emitting la
yer)でなる2層構造を有機化合物層とするが、正孔注
入層、電子注入層若しくは電子輸送層のいずれかを設け
る場合もある。このように組み合わせは既に様々な例が
報告されており、そのいずれの構成を用いても構わな
い。
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに1,3,4−オキサ
ジアゾール誘導体のPBDを30〜40%分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン6を約1%添加している。
50を水分や酸素から保護することは可能であるが、さ
らに好ましくは保護膜953を設けると良い。本実施例
では保護膜953として300nm厚の窒化珪素膜を設け
る。この保護膜も保護電極952の後に大気解放しない
で連続的に形成しても構わない。
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機化合物層950、陰極951は非常に水分に弱いの
で、保護電極952までを大気解放しないで連続的に形
成し、外気から有機化合物層を保護することが望まし
い。
400[nm](典型的には60〜150[nm])、陰極95
1の厚さは80〜200[nm](典型的には100〜15
0[nm])とすれば良い。
発光装置が完成する。なお、画素電極947、有機化合
物層950、陰極951の重なっている部分954が発
光素子に相当する。
型TFT961は駆動回路が有するTFTであり、CM
OSを形成している。スイッチング用TFT962及び
駆動用TFT963は画素部が有するTFTであり、駆
動回路のTFTと画素部のTFTとは同一基板上に形成
することができる。
駆動回路の電源の電圧が5〜6V程度、最大でも10V程
度で十分なので、TFTにおいてホットエレクトロンに
よる劣化があまり問題にならない。また駆動回路を高速
で動作させる必要があるので、TFTのゲート絶縁膜の
容量は小さいほうが好ましい。よって、本実施例のよう
に、発光素子を用いた発光装置の駆動回路では、TFT
の半導体層が有する第2の不純物領域929と、第4の
不純物領域933bとが、それぞれゲート電極918、
919と重ならない構成にするのが好ましい。
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作製することが可能であ
る。
みについて示したが、薄膜トランジスタを有する液晶表
示装置においても同様なレーザー結晶化を適用すること
ができる。
ランジスタを作製することができた。また、基板を動か
すことなくレーザービームを走査することができたので
結晶化のスループットをあげることができた。さらにこ
の二つをあわせることにより、高性能な液晶表示装置お
よびEL表示装置を歩留まりよくかつ大量に作製するこ
とができた。
板。
た半導体膜。
スタ。
装置。
装置。
されたEL表示装置。
示す図。
示す図。
示す図。
板。
Claims (9)
- 【請求項1】レーザーと、 前記レーザーから発振されたレーザー光のビーム形状を
ステージ上で線状に成形し、かつ、前記ステージ上で前
記線状に成形されたレーザー光を回転させ長軸方向を設
定する手段と、 前記ステージ上で線状に成形され長軸方向を設定された
レーザー光をステージ上でピントを合わす手段と前記ス
テージ上でピントが合わされたレーザー光を走査する手
段とを有することを特徴とするレーザー処理装置。 - 【請求項2】請求項1において、前記線状に成形し、か
つ、前記長軸方向を設定する手段はシリンドリカルレン
ズであることを特徴とするレーザー処理装置。 - 【請求項3】請求項1又は請求項2において、前記走査
する手段はガルバノミラーであることを特徴とするレー
ザー処理装置。 - 【請求項4】請求項1乃至3のいずれか一において、前
記ステージ上でピントを合わす手段はf−θレンズであ
ることを特徴とするレーザー処理装置。 - 【請求項5】請求項1乃至4のいずれか一において、前
記レーザーは連続発振型のレーザーであることを特徴と
するレーザー処理装置。 - 【請求項6】請求項1乃至5のいずれか一において、前
記線状に成形し、かつ、前記長軸方向を設定する手段は
2枚のシリンドリカルレンズであることを特徴とするレ
ーザー処理装置。 - 【請求項7】請求項1乃至6のいずれか一において、前
記レーザーと前記ステージとの間に計算機ホログラムが
設置されていることを特徴とするレーザー処理装置。 - 【請求項8】請求項1乃至7のいずれか一において、前
記レーザーと前記ステージとの間にアイソレーターが設
置されていることを特徴とするレーザー処理装置。 - 【請求項9】請求項1乃至8のいずれか一において、反
射光を吸収するためのダンパーが設置されていることを
特徴とするレーザー処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002264226A JP4439794B2 (ja) | 2001-09-10 | 2002-09-10 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-273482 | 2001-09-10 | ||
JP2001273770 | 2001-09-10 | ||
JP2001-273770 | 2001-09-10 | ||
JP2001273482 | 2001-09-10 | ||
JP2002264226A JP4439794B2 (ja) | 2001-09-10 | 2002-09-10 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003158086A true JP2003158086A (ja) | 2003-05-30 |
JP2003158086A5 JP2003158086A5 (ja) | 2005-10-27 |
JP4439794B2 JP4439794B2 (ja) | 2010-03-24 |
Family
ID=27347471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002264226A Expired - Fee Related JP4439794B2 (ja) | 2001-09-10 | 2002-09-10 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4439794B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024946A (ja) * | 2004-07-08 | 2006-01-26 | Samsung Electronics Co Ltd | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 |
JP2006134986A (ja) * | 2004-11-04 | 2006-05-25 | Sony Corp | レーザ処理装置 |
JP2006179875A (ja) * | 2004-11-29 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | レーザ処理装置、レーザ処理方法及び半導体装置の作製方法 |
CN100347814C (zh) * | 2004-01-30 | 2007-11-07 | 株式会社日立显示器 | 激光退火方法及激光退火装置 |
JP2008098621A (ja) * | 2006-09-14 | 2008-04-24 | Semiconductor Energy Lab Co Ltd | レーザ光照射装置およびレーザ光照射方法 |
US8188402B2 (en) | 2004-11-29 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment apparatus, laser treatment method, and manufacturing method of semiconductor device |
US8916797B2 (en) | 2010-11-05 | 2014-12-23 | Samsung Display Co., Ltd. | Crystallization apparatus using sequential lateral solidification |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220681A (ja) * | 1988-07-05 | 1990-01-24 | Fujitsu Ltd | レーザビームの集束方法 |
JPH04256382A (ja) * | 1991-02-08 | 1992-09-11 | Matsushita Electric Ind Co Ltd | レーザ加工装置 |
JPH0655282A (ja) * | 1992-08-10 | 1994-03-01 | Nippon Steel Corp | 鋼板へのレーザマーキング装置およびその方法 |
JPH0667119A (ja) * | 1992-08-24 | 1994-03-11 | Tokin Corp | 光アイソレータの作製方法 |
JPH09293687A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法 |
JP2000243969A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
JP2000243970A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
JP2000243968A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
JP2000299470A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000306834A (ja) * | 1999-02-12 | 2000-11-02 | Semiconductor Energy Lab Co Ltd | レーザ照射方法およびレーザ照射装置および半導体装置 |
JP2001191194A (ja) * | 1999-12-28 | 2001-07-17 | Mitsubishi Electric Corp | レーザ加工機 |
-
2002
- 2002-09-10 JP JP2002264226A patent/JP4439794B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220681A (ja) * | 1988-07-05 | 1990-01-24 | Fujitsu Ltd | レーザビームの集束方法 |
JPH04256382A (ja) * | 1991-02-08 | 1992-09-11 | Matsushita Electric Ind Co Ltd | レーザ加工装置 |
JPH0655282A (ja) * | 1992-08-10 | 1994-03-01 | Nippon Steel Corp | 鋼板へのレーザマーキング装置およびその方法 |
JPH0667119A (ja) * | 1992-08-24 | 1994-03-11 | Tokin Corp | 光アイソレータの作製方法 |
JPH09293687A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法 |
JP2000299470A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000306834A (ja) * | 1999-02-12 | 2000-11-02 | Semiconductor Energy Lab Co Ltd | レーザ照射方法およびレーザ照射装置および半導体装置 |
JP2000243969A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
JP2000243970A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
JP2000243968A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
JP2001191194A (ja) * | 1999-12-28 | 2001-07-17 | Mitsubishi Electric Corp | レーザ加工機 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100347814C (zh) * | 2004-01-30 | 2007-11-07 | 株式会社日立显示器 | 激光退火方法及激光退火装置 |
JP2006024946A (ja) * | 2004-07-08 | 2006-01-26 | Samsung Electronics Co Ltd | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 |
JP2006134986A (ja) * | 2004-11-04 | 2006-05-25 | Sony Corp | レーザ処理装置 |
JP2006179875A (ja) * | 2004-11-29 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | レーザ処理装置、レーザ処理方法及び半導体装置の作製方法 |
US8188402B2 (en) | 2004-11-29 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment apparatus, laser treatment method, and manufacturing method of semiconductor device |
JP2008098621A (ja) * | 2006-09-14 | 2008-04-24 | Semiconductor Energy Lab Co Ltd | レーザ光照射装置およびレーザ光照射方法 |
US8916797B2 (en) | 2010-11-05 | 2014-12-23 | Samsung Display Co., Ltd. | Crystallization apparatus using sequential lateral solidification |
Also Published As
Publication number | Publication date |
---|---|
JP4439794B2 (ja) | 2010-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7682949B2 (en) | Laser treatment device, laser treatment method, and semiconductor device fabrication method | |
KR100863919B1 (ko) | 빔 처리 방법, 레이저 조사 장치, 및 반도체 디바이스제조 방법 | |
JP4127565B2 (ja) | 半導体装置の作製方法 | |
US7247527B2 (en) | Method for manufacturing semiconductor device, and laser irradiation apparatus | |
US6797550B2 (en) | Semiconductor device and manufacturing method therefor | |
JP5227900B2 (ja) | 半導体装置の作製方法 | |
JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
US6844523B2 (en) | Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment | |
JP2003229376A (ja) | レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法 | |
JP2004179474A6 (ja) | レーザー照射装置 | |
JP2003209065A (ja) | 半導体装置の作製方法、半導体装置、半導体装置の生産システム並びに電子機器 | |
JP2001156017A (ja) | レーザー装置及びレーザー光を用いた熱処理方法並びに半導体装置の作製方法 | |
JP4555568B2 (ja) | レーザ処理装置、レーザ処理方法および薄膜トランジスタの作製方法 | |
JP2003158086A (ja) | レーザー処理装置 | |
JP4637376B2 (ja) | レーザ照射装置及び半導体装置の作製方法 | |
JP3967259B2 (ja) | 半導体装置の作製方法 | |
JP2003257989A (ja) | 半導体装置の作製方法 | |
JP2003224084A (ja) | 半導体製造装置 | |
JP4515136B2 (ja) | レーザビーム照射装置、薄膜トランジスタの作製方法 | |
JP2003178996A (ja) | レーザー装置及びレーザー照射方法 | |
JP4531330B2 (ja) | レーザ光の照射方法 | |
JP3908128B2 (ja) | 半導体装置の作製方法 | |
JP2004193201A6 (ja) | レーザー照射方法 | |
JP2002057344A (ja) | 半導体装置の作製方法 | |
JP2003178980A (ja) | 半導体装置の作製方法、半導体装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |