JP2003158086A - Laser processor - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor for which characteristics are con trolled on a substrate. SOLUTION: A semiconductor film formed on the substrate is crystallized by a continuous oscillation type laser. A scanning direction of the continuous oscillation type laser and a crystallizing direction match. By adjusting the crystallizing direction and a charge moving direction of the thin film transistor, the characteristics of the thin film transistor are controlled. Also, for a laser processor which crystallizes the semiconductor film, a beam shape of a laser oscillated from the continuous oscillation type laser is formed into an elliptic shape by a cylindrical lens, the cylindrical lens is rotatable, the laser beam is scanned on the substrate by a galvano-mirror, and the laser beam is focused on the substrate by an f-θ lens.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本願発明は、レーザー光を用
いた半導体膜のアニール（以下、レーザーアニールとい
う）の方法及びそれを行うためのレーザー処理装置（レ
ーザーと該レーザーから出力されるレーザー光を被処理
体まで導くための光学を含む装置）に関する。また、前
記レーザーアニールを工程に含んで作製された半導体装
置及びその作製方法に関する。なお、ここでいう半導体
装置には、液晶表示装置やＥＬ表示装置等の電気光学装
置も含まれるものとする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of annealing a semiconductor film using laser light (hereinafter referred to as laser annealing) and a laser processing apparatus (laser and laser light output from the laser) for performing the method. A device including optics for guiding the object to be processed). Further, the present invention relates to a semiconductor device manufactured by including the laser annealing in a step and a manufacturing method thereof. Note that the semiconductor device mentioned here includes an electro-optical device such as a liquid crystal display device or an EL display device.

【０００２】[0002]

【従来の技術】近年、薄膜トランジスタ（以下、ＴＦＴ
という）の開発が進められ、結晶性半導体膜として多結
晶シリコン膜（ポリシリコン膜）を用いたＴＦＴが注目
されている。特に、液晶表示装置（液晶ディスプレイ）
やＥＬ（エレクトロルミネッセンス）表示装置（ＥＬデ
ィスプレイ）においては、画素をスイッチングする素子
やその画素を制御するための駆動回路を形成する素子と
して用いられる。2. Description of the Related Art In recent years, thin film transistors (hereinafter referred to as TFTs)
Is being developed, and a TFT using a polycrystalline silicon film (polysilicon film) as a crystalline semiconductor film is drawing attention. In particular, liquid crystal display devices (liquid crystal displays)
In an EL (electroluminescence) display device (EL display), it is used as an element that switches a pixel and an element that forms a drive circuit for controlling the pixel.

【０００３】多結晶半導体膜は、薄膜トランジスタの活
性層として用いられる。多結晶半導体膜は、不純物の添
加によりソース領域、ドレイン領域及びチャネル形成領
域が形成される。また、オフセット領域やＬＤＤ領域を
設けても良い。The polycrystalline semiconductor film is used as an active layer of a thin film transistor. A source region, a drain region, and a channel formation region are formed in the polycrystalline semiconductor film by adding impurities. Further, an offset region or an LDD region may be provided.

【０００４】ポリシリコン膜を得る手段としては、非晶
質シリコン膜（アモルファスシリコン膜）を結晶化させ
てポリシリコン膜とする技術が一般的である。特に、最
近ではレーザー光を用いてアモルファスシリコン膜を結
晶化する方法が注目されている。本明細書中では、非晶
質半導体膜をレーザー光で結晶化し、結晶性半導体膜を
得る手段をレーザー結晶化という。As a means for obtaining a polysilicon film, a technique of crystallizing an amorphous silicon film (amorphous silicon film) to form a polysilicon film is generally used. In particular, recently, a method of crystallizing an amorphous silicon film by using laser light has attracted attention. In this specification, means for crystallizing an amorphous semiconductor film by laser light to obtain a crystalline semiconductor film is called laser crystallization.

【０００５】レーザー結晶化は、半導体膜の瞬間的な加
熱が可能であり、ガラス基板やプラスチック基板等の耐
熱性の低い基板上に形成された半導体膜のアニール手段
として有効な技術である。Laser crystallization is a technique capable of instantaneously heating a semiconductor film and is an effective technique as an annealing means for a semiconductor film formed on a substrate having low heat resistance such as a glass substrate or a plastic substrate.

【０００６】レーザー光にも様々な種類があり、連続発
振型とパルス発振型に大別されている。レーザー結晶化
に関し良好な結晶を得ることができるという点で、連続
発振型のレーザーが注目されている。There are various types of laser light, and they are roughly classified into continuous oscillation type and pulse oscillation type. Continuous oscillation type lasers are attracting attention because they can obtain good crystals for laser crystallization.

【０００７】従来のレーザー結晶化技術では、ビームを
線状に形成した線状ビームによりレーザー結晶化をして
いる。（例えば、特許文献１参照。）。In the conventional laser crystallization technique, laser crystallization is performed by a linear beam in which the beam is formed into a linear shape. (For example, refer to Patent Document 1.).

【０００８】[0008]

【特許文献１】特開平８−１９５３５７号公報[Patent Document 1] JP-A-8-195357

【０００９】[0009]

【発明が解決しようとする課題】本願発明は、連続発振
型のレーザーの新規な光学系により、一枚の基板上に形
成された薄膜トランジスタにおいて、これらを作り分
け、要求される特性をすべて満たす薄膜トランジスタを
作製することを課題とする。DISCLOSURE OF THE INVENTION The present invention is a thin film transistor formed on a single substrate by a novel optical system of a continuous oscillation type laser, and these thin film transistors are separately formed to satisfy all required characteristics. The problem is to make.

【００１０】液晶表示装置やＥＬ表示装置においては、
画素をスイッチングする素子やその画素を制御するため
の駆動回路を形成する素子は一つの基板上に形成され
る。これらの素子はその役割に応じて様々な特性を必要
とされる。しかしながら、基板一面に形成された非晶質
シリコン膜に連続発振型のレーザーを一様に照射して結
晶性半導体膜を得る方法で作製された薄膜トランジスタ
は、要求される様々な特性を満足することは難しい。In a liquid crystal display device or an EL display device,
An element that switches a pixel and an element that forms a drive circuit for controlling the pixel are formed over one substrate. These elements are required to have various characteristics depending on their roles. However, a thin film transistor manufactured by a method in which an amorphous silicon film formed over the entire surface of a substrate is uniformly irradiated with a continuous wave laser to obtain a crystalline semiconductor film must satisfy various required characteristics. Is difficult

【００１１】[0011]

【課題を解決するための手段】薄膜トランジスタと半導
体膜の結晶性について述べる。薄膜トランジスタの電気
的特性は、半導体膜の結晶性に依るところが大きい。特
に、結晶粒界といった結晶と結晶の間にある境界は、キ
ャリアの移動を妨げる。キャリアの移動が妨げられるこ
とによって、薄膜トランジスタの電気的抵抗が大きくな
る。したがって、薄膜トランジスタの電気的特性を制御
するには結晶粒界の数を制御する必要がある。The crystallinity of a thin film transistor and a semiconductor film will be described. The electrical characteristics of the thin film transistor largely depend on the crystallinity of the semiconductor film. In particular, boundaries between crystals such as grain boundaries hinder the movement of carriers. The electric resistance of the thin film transistor is increased by hindering the movement of carriers. Therefore, it is necessary to control the number of crystal grain boundaries in order to control the electrical characteristics of the thin film transistor.

【００１２】結晶粒界の数は結晶の成長方向により制御
することができる。基板を加熱することで結晶化を行う
ことでは、結晶の成長方向を制御することはできなかっ
たが、レーザー結晶化では局所的に加熱し溶融すること
ができるため結晶の成長方向を制御することが可能であ
る。The number of crystal grain boundaries can be controlled by the crystal growth direction. It was not possible to control the crystal growth direction by heating the substrate to crystallize it, but in laser crystallization it is possible to control the crystal growth direction because it can be locally heated and melted. Is possible.

【００１３】半導体膜の結晶の成長方向は、連続発振型
のレーザーから発振されたレーザー光のビーム形状を線
状に成形し、その線の方向に対して垂直な方向に合わせ
ることで制御することができる。この場合、図２のよう
に半導体膜の結晶の成長方向は、線状に成形されたレー
ザー光の線の方向（長軸方向）に対して垂直な方向（短
軸方向）に従う。結晶の成長方向は結晶粒界の発生方向
でわかる。ここでは、ビームを線状に成形し、被照射物
（具体的には基板）上を走査することが重要になる。ま
た、レーザ光のビーム形状は、正確には楕円形状もしく
は矩形状としているが、そのアスペクト比は大きいの
で、ここでは線状と定義する。図１ａ）に本願発明を構
成する光学系を示し、以下にその説明を行う。The crystal growth direction of the semiconductor film can be controlled by shaping the beam shape of the laser light emitted from the continuous wave laser into a linear shape and aligning it with the direction perpendicular to the linear direction. You can In this case, as shown in FIG. 2, the crystal growth direction of the semiconductor film follows the direction (short axis direction) perpendicular to the direction (long axis direction) of the linearly shaped laser beam. The crystal growth direction can be known from the direction of grain boundary generation. Here, it is important to form the beam into a linear shape and scan the irradiation target (specifically, the substrate). The beam shape of the laser light is, to be exact, an elliptical shape or a rectangular shape, but since the aspect ratio is large, it is defined here as a linear shape. FIG. 1a) shows an optical system constituting the present invention, which will be described below.

【００１４】円形に発振されたレーザービームはシリン
ドリカルレンズ１０２で一軸方向に拡散される。レーザ
ービームはガルバノミラー１０３により制御され、ｆ−
θレンズに入射する。焦点距離をｆ−θレンズ１０４に
より調整することで、ある平面上のどの位置でも焦点を
結ぶ（ピントを合わす）ことができる。焦点を結ぶ（ピ
ントを合わす）とは被照射物上の線状のビーム形状及び
大きさを被照射物どの位置でも同じにすることである。
ガルバノミラー１０３を動かすことでレーザーの照射位
置を変え、基板上を走査することができる。このように
すると、基板を動かすことなく基板上に楕円形のレーザ
ービームを走査することができる。The circularly oscillated laser beam is uniaxially diffused by the cylindrical lens 102. The laser beam is controlled by the galvanometer mirror 103, and f-
It is incident on the θ lens. The focal length can be adjusted (focused) at any position on a plane by adjusting the focal length with the f-θ lens 104. Focusing (focusing) means making the linear beam shape and size on the irradiation target the same at any position on the irradiation target.
By moving the galvanometer mirror 103, the laser irradiation position can be changed and scanning can be performed on the substrate. With this configuration, the elliptical laser beam can be scanned on the substrate without moving the substrate.

【００１５】レーザーの単位面積当たりのエネルギー密
度を変えたければ、この光学系にレンズを挿入する、基
板の距離を変える等が考えられる。シリンドリカルレン
ズ１０２の焦点距離を変えることで、ビーム形状を調整
することができる。また、ガルバノミラー１０３により
走査速度を変えることができる。If it is desired to change the energy density per unit area of the laser, it is conceivable to insert a lens into this optical system or change the distance between the substrates. By changing the focal length of the cylindrical lens 102, the beam shape can be adjusted. Further, the scanning speed can be changed by the galvanometer mirror 103.

【００１６】ここで重要なのは、シリンドリカルレンズ
１０２を回転させることで、基板上に投影される線形ビ
ームを回転させることができることである。通常基板上
に形成されるアクティブマトリクス回路等の薄膜トラン
ジスタは多数存在し、その向き、即ち電荷移動方向はバ
ラバラである。したがって、本願発明のようにシリンド
リカルレンズ１０２を回転できる構成で線の方向に走査
する結晶の成長方向を制御する構成を組み合わせること
で、基板上の各薄膜トランジスタの電気的特性を制御す
ることができる。What is important here is that the linear beam projected onto the substrate can be rotated by rotating the cylindrical lens 102. There are many thin film transistors such as active matrix circuits that are usually formed on a substrate, and the directions thereof, that is, the charge transfer directions are different. Therefore, the electrical characteristics of each thin film transistor on the substrate can be controlled by combining the configuration in which the cylindrical lens 102 can be rotated as in the present invention to control the growth direction of the crystal scanned in the direction of the line.

【００１７】[0017]

【発明の実施の形態】（実施形態１）本願発明の実施形
態の一つについて説明する。本願発明の実施形態は基板
の縦方向と横方向に電荷移動方向を有する薄膜トランジ
スタにおいて、結晶成長方向と電荷移動方向を揃えた薄
膜トランジスタを作製するものである。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) One of the embodiments of the present invention will be described. The embodiment of the present invention is to manufacture a thin film transistor having charge transfer directions in the vertical and horizontal directions of a substrate, in which the crystal growth direction and the charge transfer direction are aligned.

【００１８】図１ａ）は本願発明のレーザーを含むレー
ザー装置の構成を示す図である。連続発振型Ｎｄ：ＹＶ
Ｏ₄レーザ１０１、連続発振型Ｎｄ：ＹＶＯ₄レーザ１０
１を発振源とするレーザー光（第２高調波、波長５３２
nm）を楕円状に加工する凸型シリンドリカルレンズ１０
２、レーザー光を走査するガルバノミラー１０３、焦点
距離を調整するｆ−θレンズ１０４、基板を固定するス
テージ１０５を有している。凸型シリンドリカルレンズ
１０２は回転ステージに設置され、任意に回転できる構
成になっている。基板には非晶質シリコン膜が成膜さ
れ、領域Ａと領域Ｂがもうけられている。図１ｂ）は基
板の上面図であり、領域Ａには基板の横方向に電荷移動
方向がある薄膜トランジスタが形成され、また領域Ｂに
は基板の縦方向に電荷移動方向がある薄膜トランジスタ
が形成されることを示すものである。FIG. 1a) is a diagram showing the configuration of a laser device including the laser of the present invention. Continuous oscillation type Nd: YV
O ₄ laser 101, continuous oscillation type Nd: YVO ₄ laser 10
Laser light whose oscillation source is 1 (second harmonic, wavelength 532
Convex cylindrical lens 10 for processing (nm) into an elliptical shape
2. It has a galvanometer mirror 103 for scanning laser light, an f-θ lens 104 for adjusting the focal length, and a stage 105 for fixing the substrate. The convex cylindrical lens 102 is installed on a rotary stage and can be rotated arbitrarily. An amorphous silicon film is formed on the substrate, and areas A and B are provided. FIG. 1b) is a top view of the substrate, in which a thin film transistor having a charge transfer direction in the lateral direction of the substrate is formed in a region A, and a thin film transistor having a charge transfer direction in the vertical direction of the substrate is formed in a region B. It means that.

【００１９】ここでは、レーザーの出力は１０Wであ
る。レーザービーム形状は短軸方向２０μm、長軸方向
４００μmの楕円形を形成した。走査速度２０cm/sであ
る。半導体膜の溶融は、単位面積あたりのエネルギー密
度が問題となる。したがって、これと類似するエネルギ
ー密度であれば、レーザービームの形状または大きさを
変化させてもよい。Here, the laser output is 10 W. The laser beam shape was an ellipse having a short axis direction of 20 μm and a long axis direction of 400 μm. The scanning speed is 20 cm / s. In the melting of the semiconductor film, the energy density per unit area becomes a problem. Therefore, if the energy density is similar to this, the shape or size of the laser beam may be changed.

【００２０】このような構成で非晶質シリコン膜にレー
ザー光の照射が行われる。領域Ａにおいては、凸型シリ
ンドリカルレンズ１０２は回転ステージ（詳細は図示し
ない）によりシリンドリカルレンズのパワーの方向がａ
の方向に設定され、ガルバノミラー１０３により基板の
横方向にレーザー光が走査される。一方、領域Ｂでは凸
型シリンドリカルレンズ１０２は回転ステージによりａ
より９０°回転したシリンドリカルレンズのパワーの方
向がｂの方向に設定され、ガルバノミラー１０３により
基板の縦方向にレーザー光が走査される。With this structure, the amorphous silicon film is irradiated with laser light. In the area A, the convex cylindrical lens 102 has a rotating stage (details not shown) so that the power direction of the cylindrical lens is a.
The laser beam is scanned in the lateral direction of the substrate by the galvano mirror 103. On the other hand, in the region B, the convex cylindrical lens 102 is a
The power direction of the cylindrical lens rotated by 90 ° is set to the direction b, and the galvano mirror 103 scans the laser light in the vertical direction of the substrate.

【００２１】このようにすると、レーザーの走査方向、
即ち結晶成長方向と電荷移動方向を揃えた薄膜トランジ
スタを作製することができる。このような方法で作製さ
れた薄膜トランジスタは図３ａ）で示されるような結晶
粒界を有する。なお、結晶粒は単結晶になっている。薄
膜トランジスタに要求される電気的特性によっては、レ
ーザーの走査方向、即ち結晶成長方向と電荷移動方向を
垂直にしてもよい。垂直にした場合、図３ｂ）のように
薄膜トランジスタの電荷移動方向に複数の結晶粒界が存
在するため、キャリアの移動度が下がる。しかしなが
ら、薄膜トランジスタのスイッチがオフ状態おけるリー
ク電流が低減できるという利点がある。In this way, the laser scanning direction,
That is, a thin film transistor in which the crystal growth direction and the charge transfer direction are aligned can be manufactured. The thin film transistor manufactured by such a method has a crystal grain boundary as shown in FIG. The crystal grains are single crystals. Depending on the electrical characteristics required of the thin film transistor, the laser scanning direction, that is, the crystal growth direction and the charge transfer direction may be perpendicular to each other. When it is made vertical, as shown in FIG. 3 b), the mobility of carriers decreases because there are a plurality of crystal grain boundaries in the charge transfer direction of the thin film transistor. However, there is an advantage that the leak current when the switch of the thin film transistor is off can be reduced.

【００２２】また、ガルバノミラー１０３によりレーザ
ーが走査され、凸型シリンドリカルレンズ１０２により
レーザービームの形状が制御されるため、基板を動かす
ことなく結晶化を行うことができる。Further, since the laser is scanned by the galvanometer mirror 103 and the shape of the laser beam is controlled by the convex cylindrical lens 102, crystallization can be performed without moving the substrate.

【００２３】（実施形態２）実施形態１とは異なる実施
の形態について説明する。この実施形態は基板の縦方向
と横方向に電荷移動方向を有する薄膜トランジスタにお
いて、結晶の成長方向と電荷移動方向をそろえずに均一
な電気特性を有する薄膜トランジスタを作製するもので
ある。図１ａ）、ｂ）と同じ構成の光学系、基板を用い
る。(Second Embodiment) An embodiment different from the first embodiment will be described. In this embodiment, a thin film transistor having uniform electric characteristics without aligning the crystal growth direction and the charge transfer direction in the thin film transistor having the charge transfer direction in the vertical direction and the horizontal direction of the substrate is manufactured. An optical system and a substrate having the same structure as in FIGS. 1a) and 1b) are used.

【００２４】回転ステージに設置された凸型シリンドリ
カルレンズ１０２は、ａとｂの中間すなわち４５°に設
定される。このような構成でレーザー光を発振すると基
板上には、斜め方向に楕円形状が投影される。基板の縦
方向または横方向から４５°の方向に結晶成長がおこる
ことになる。The convex cylindrical lens 102 installed on the rotary stage is set at an intermediate position between a and b, that is, 45 °. When laser light is oscillated with such a configuration, an elliptical shape is projected in an oblique direction on the substrate. Crystal growth occurs in the direction of 45 ° from the vertical or horizontal direction of the substrate.

【００２５】このように結晶化された基板から図３ｃ）
のような薄膜トランジスタを形成する。基板の横方向に
電荷移動方向を有する薄膜トランジスタと基板の縦方向
に電荷移動方向を有する薄膜トランジスタとは電荷移動
方向を横切る結晶粒界の数がほとんど同じになるため電
気的特性が均一になる。From the thus crystallized substrate, FIG. 3c)
A thin film transistor such as The thin film transistor having the charge transfer direction in the horizontal direction of the substrate and the thin film transistor having the charge transfer direction in the vertical direction of the substrate have almost the same number of crystal grain boundaries across the charge transfer direction, and thus have uniform electric characteristics.

【００２６】図１２にあるように薄膜トランジスタが
縦、横交互に形成され、その特性を均一なものに統一す
る必要がある場合にも適用できる。As shown in FIG. 12, the present invention can be applied to the case where thin film transistors are formed alternately in the vertical and horizontal directions and the characteristics thereof need to be uniform.

【００２７】また、薄膜トランジスタの大きさや形によ
っては、シリンドリカルレンズの角度を４５°に限定す
る必要はない。薄膜トランジスタの電気的特性を均一に
すればよいので、０°から９０°の間で回転させ、走査
すればよい。このようにして形成された薄膜トランジス
タに用いられる半導体膜の結晶成長方向は、基板の縦軸
および横軸とは平行にならず、斜め方向になる。Further, depending on the size and shape of the thin film transistor, it is not necessary to limit the angle of the cylindrical lens to 45 °. Since it suffices to make the electrical characteristics of the thin film transistor uniform, scanning may be performed by rotating the thin film transistor between 0 ° and 90 °. The crystal growth direction of the semiconductor film used in the thin film transistor thus formed is not parallel to the vertical axis and the horizontal axis of the substrate but is oblique.

【００２８】（実施形態３）この実施形態は、ビーム形
状を楕円形状にするに当たり、より光学調整が行いやす
い光学系について述べる。実施形態１及び２では、楕円
形状を作るための凸型シリンドリカルレンズは、１枚で
あった。しかしながら本実施の形態では２枚用いる。(Embodiment 3) In this embodiment, an optical system in which optical adjustment can be more easily performed when making the beam shape into an elliptical shape will be described. In Embodiments 1 and 2, the number of convex cylindrical lenses for forming an elliptical shape is one. However, two sheets are used in this embodiment.

【００２９】２枚のレンズにより、ビームを拡大または
縮小する方法は、ガリレオ式、ケプラー式の二つがあ
る。ガリレオ式は図４のように凹レンズと凸レンズを用
いてビームの大きさを変える方式である。一方、ケプラ
ー式は図４のように２枚の凸レンズを用いてビームの大
きさを変える方式である。There are two methods of expanding or contracting the beam with two lenses, a Galileo type and a Kepler type. The Galileo method is a method of changing the beam size by using a concave lens and a convex lens as shown in FIG. On the other hand, the Kepler method is a method in which the size of the beam is changed by using two convex lenses as shown in FIG.

【００３０】このレンズをシリンドリカルレンズに変え
ると、一軸方向のみビームを拡大または縮小し、長軸と
短軸の比を容易に調整することができる。ただし、２つ
のシリンドリカルレンズは軸方向をそろえる必要があ
る。したがって、回転ステージ等で回転させる際に同時
に動かす必要がある。If this lens is changed to a cylindrical lens, the beam can be expanded or contracted only in the uniaxial direction, and the ratio between the major axis and the minor axis can be easily adjusted. However, the two cylindrical lenses need to be aligned in the axial direction. Therefore, it is necessary to move them simultaneously when rotating them on a rotary stage or the like.

【００３１】シリンドリカルレンズの他にプリズムを２
対使ってビームを１軸方向のみに拡大または縮小させる
こともできる。その他同等の作用を持つものを利用して
もよい。In addition to the cylindrical lens, two prisms are used.
It is also possible to use a pair to expand or contract the beam in only one axis direction. You may use the thing with the other equivalent action.

【００３２】（実施形態４）この実施形態は、より均一
なレーザー照射をするための光学系について述べる。本
実施形態では計算機ホログラムを光学系に導入する。計
算機ホログラムはビームの形状を成形する方法であり、
ビームのエネルギー分布を自在に変えることも可能であ
る。したがって計算機ホログラムの導入によって、ビー
ムのエネルギー分布をより均一にし、均一なレーザー照
射することができる。(Embodiment 4) This embodiment describes an optical system for performing more uniform laser irradiation. In this embodiment, a computer generated hologram is introduced into the optical system. Computer generated hologram is a method of shaping the shape of the beam,
It is also possible to freely change the energy distribution of the beam. Therefore, by introducing a computer generated hologram, the energy distribution of the beam can be made more uniform, and uniform laser irradiation can be performed.

【００３３】（実施形態５）この実施形態は、実際に基
板に照射するにおいて必要とする装置について述べる。
図１ａ）のようにガルバノミラーにより、基板上でビー
ムが走査される場合、基板中央に照射されたビームは、
反射されてレーザー装置に戻ってしまう。この戻りレー
ザービームは、レーザー装置に使われる高調波変換素子
を痛める原因になる。したがってこれを回避するために
アイソレーターといった一方向のビームしか通さない装
置を光学系に導入する。(Embodiment 5) In this embodiment, an apparatus required for actually irradiating a substrate will be described.
When the beam is scanned on the substrate by the galvanometer mirror as shown in FIG. 1a), the beam irradiated to the center of the substrate is
It is reflected and returns to the laser device. This returning laser beam causes damage to the harmonic conversion element used in the laser device. Therefore, in order to avoid this, a device such as an isolator that allows only a unidirectional beam to pass is introduced into the optical system.

【００３４】図１ａ）において、レーザービームの形状
が変わらないシリンドリカルレンズの前に入れておくこ
とが有効である。先ほどの計算機ホログラムとは順不同
で用いることができる。In FIG. 1a), it is effective to put the laser beam in front of a cylindrical lens whose shape does not change. The computer generated holograms can be used in any order.

【００３５】（実施形態６）この実施形態は、実際に基
板に照射するにおいて必要とする実施形態５とは異なる
装置について述べる。基板上を走査されるレーザー光
は、エネルギー密度が高いため長時間基板に照射される
と基板を溶かす。したがって、ガルバノミラーの故障等
何らかの原因でレーザー光の走査が停止した場合、基板
への照射を停止する必要がある。そこで本願発明では、
インターロックをガルバノミラーの先にもうける。イン
ターロックは、ステージ上に設けられたセンサーで異常
を感知するまたはガルバノミラーの故障を感知すること
で発動し、金属板などでビームにシャッターをかける。(Embodiment 6) In this embodiment, an apparatus different from that of Embodiment 5 required for actually irradiating a substrate will be described. Since the laser beam scanned over the substrate has a high energy density, it is melted when the substrate is irradiated for a long time. Therefore, when the scanning of the laser light is stopped for some reason such as a failure of the galvanometer mirror, it is necessary to stop the irradiation of the substrate. Therefore, in the present invention,
Get an interlock in front of the galvanometer mirror. The interlock is activated by detecting an abnormality with a sensor provided on the stage or by detecting a malfunction of the galvanometer mirror, and shutters the beam with a metal plate or the like.

【００３６】（実施形態７）この実施形態は、実際に基
板に照射するにおいて必要とされる実施形態５および６
とは異なる装置について述べる。基板上を走査されるレ
ーザー光は非常に強いため、非晶質シリコン膜に吸収さ
れなかった反射光や透過光も周囲に被害を与える。した
がって、これらの光を周囲にまき散らさないためにチャ
ンバーもしくは反射光を吸収するダンパーを基板の周囲
に設ける必要がある。(Embodiment 7) This embodiment is Embodiments 5 and 6 required for actually irradiating a substrate.
An apparatus different from the above will be described. Since the laser light scanned over the substrate is extremely strong, the reflected light and the transmitted light not absorbed by the amorphous silicon film also damage the surroundings. Therefore, it is necessary to provide a chamber or a damper for absorbing reflected light around the substrate in order to prevent these lights from being scattered around.

【００３７】（実施形態８）この実施形態は量産体制に
おいて必要とする光学系について述べる。図５で示され
るようにガルバノミラー５０３を一つのコントローラー
で制御することにより二つの光源からのレーザー光の走
査を同時に行うものである。このようにすると、レーザ
ー結晶化のスループットを２倍にすることができる。(Embodiment 8) This embodiment describes an optical system required in a mass production system. As shown in FIG. 5, the galvano mirror 503 is controlled by a single controller to simultaneously scan the laser light from two light sources. In this way, the throughput of laser crystallization can be doubled.

【００３８】また、二つのレーザー光を同時に走査する
別の方法として、図６に示すように、一方を基板の表側
から照射し、もう一方を基板の裏側から照射することが
できる。ただし、基板およびステージがレーザー光を透
過できることが必要である。As another method for simultaneously scanning two laser beams, one can be irradiated from the front side of the substrate and the other can be irradiated from the back side of the substrate, as shown in FIG. However, it is necessary that the substrate and the stage can transmit the laser light.

【００３９】本願発明は実施形態１〜８のいずれにおい
ても組み合わせることができる。また、実施形態１〜８
では非晶質シリコン膜の表側からレーザー光を照射した
が、基板を透過し、半導体膜で吸収される波長のレーザ
ー光であれば基板の裏側から照射することができる。The present invention can be combined in any of the first to eighth embodiments. In addition, Embodiments 1 to 8
In the above, the laser beam is irradiated from the front side of the amorphous silicon film, but the laser beam having a wavelength which is transmitted through the substrate and absorbed by the semiconductor film can be irradiated from the back side of the substrate.

【００４０】[0040]

【実施例1】本発明の実施例を図９〜図１１を用いて説
明する。本実施例では、基板の縦方向と横方向に電荷移
動方向を有する薄膜トランジスタを作製する方法につい
て説明する。図７は基板上に周辺駆動回路と画素回路が
形成されたＥＬ表示装置の上面図である。周辺駆動回路
は基板の縦方向に電荷移動方向を有する薄膜トランジス
タと横方向に電荷移動方向を有する薄膜トランジスタが
混在して構成されている。図７上図は周辺駆動回路の一
部であるインバータ回路を構成する薄膜トランジスタを
示したものであり、基板の縦方向に電荷移動方向を有す
る薄膜トランジスタが形成されている。一方、画素回路
は、複数の画素がマトリクス状に形成された構成を有し
ており、その一部を拡大すると図８のようになってい
る。一つの画素は、横方向に電荷移動方向を有する薄膜
トランジスタのみで構成されている。[Embodiment 1] An embodiment of the present invention will be described with reference to FIGS. In this example, a method for manufacturing a thin film transistor having charge transfer directions in a vertical direction and a horizontal direction of a substrate will be described. FIG. 7 is a top view of an EL display device in which a peripheral drive circuit and a pixel circuit are formed on a substrate. The peripheral driving circuit is composed of a thin film transistor having a charge transfer direction in the vertical direction of the substrate and a thin film transistor having a charge transfer direction in the horizontal direction. The upper diagram of FIG. 7 shows a thin film transistor which constitutes an inverter circuit which is a part of a peripheral drive circuit, and a thin film transistor having a charge transfer direction is formed in a vertical direction of a substrate. On the other hand, the pixel circuit has a structure in which a plurality of pixels are formed in a matrix shape, and a part of the pixel circuit is enlarged as shown in FIG. One pixel is composed of only thin film transistors having a charge transfer direction in the horizontal direction.

【００４１】ここでは、画素回路を構成するスイッチン
グ用薄膜トランジスタおよび駆動用薄膜トランジスタ
と、周辺駆動回路のインバーター回路を構成する薄膜ト
ランジスタを同時に作製する方法について、工程に従っ
て詳細に説明する。また、消去用薄膜トランジスタは、
スイッチング用薄膜トランジスタと同様に作製すること
ができるので、ここでは説明を省略した。Here, a method of simultaneously producing a switching thin film transistor and a driving thin film transistor which form a pixel circuit and a thin film transistor which forms an inverter circuit of a peripheral drive circuit will be described in detail according to steps. In addition, the thin film transistor for erasing is
Since it can be manufactured in the same manner as the switching thin film transistor, its description is omitted here.

【００４２】図９において、基板９００にはコーニング
社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板の他に、石英基板、ポリエチレン
テレフタレート（ＰＥＴ）、ポリエチレンナフタレート
（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）などの
プラスチック基板を用いることができる。In FIG. 9, a substrate 900 is a glass substrate such as barium borosilicate glass or aluminoborosilicate glass typified by Corning's # 7059 glass or # 1737 glass, a quartz substrate, polyethylene terephthalate (PET). ), Polyethylene naphthalate (PEN), polyether sulfone (PES) and other plastic substrates can be used.

【００４３】そして、基板９００のＴＦＴを形成する表
面に、基板９００からの不純物拡散を防ぐために、酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの絶縁膜からなる下地膜９０１を形成する。本実施
例では下地膜９０１として２層構造を用いるが、前記絶
縁膜の単層膜または２層以上積層させた構造を用いても
良い。下地膜９０１の１層目としてはプラズマＣＶＤ法
を用い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして
成膜される酸化窒化シリコン膜９０１ａを１０〜２００
nm（好ましくは５０〜１００nm）形成する。本実施例で
は、膜厚５０nmの酸化窒化シリコン膜９０１ａ（組成比
Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）
を形成した。次いで、下地膜９０１の２層目としては、
プラズマＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反応ガ
スとして成膜される酸化窒化シリコン膜９０１ｂを５０
〜２００nm（好ましくは１００〜１５０nm）の厚さに積
層形成する。本実施例では、膜厚１００nmの酸化窒化シ
リコン膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝２７％、
Ｎ＝２４％、Ｈ＝１７％）を形成した。Then, a base film 901 made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the surface of the substrate 900 on which the TFT is formed, in order to prevent the diffusion of impurities from the substrate 900. Although a two-layer structure is used as the base film 901 in this embodiment, a single layer film of the insulating film or a structure in which two or more layers are stacked may be used. As a first layer of the base film 901, a plasma CVD method is used, and a silicon oxynitride film 901a formed with SiH ₄ , NH ₃ , and N ₂ O as reaction gases is used for 10 to 200 layers.
nm (preferably 50 to 100 nm). In this embodiment, a silicon oxynitride film 901a having a film thickness of 50 nm (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%)
Was formed. Next, as the second layer of the base film 901,
A silicon oxynitride film 901b formed by using plasma CVD method with SiH ₄ and N ₂ O as reaction gases
Laminated to have a thickness of up to 200 nm (preferably 100 to 150 nm). In this embodiment, a silicon oxynitride film 901b having a film thickness of 100 nm (composition ratio Si = 32%, O = 27%,
N = 24%, H = 17%).

【００４４】次に、２５〜１５０ｎｍ（好ましくは３０
〜６０ｎｍ）の厚さで非晶質半導体膜９０３を、プラズ
マＣＶＤ法、ＬＰＣＶＤ法やスパッタ法などの公知の方
法で形成する。半導体膜の材料には限定はないが、好ま
しくはシリコンまたはシリコンゲルマニウム（Ｓｉ_xＧ
ｅ_1-x（ｘ＝０．０００１〜０．０２））合金などで形
成すると良い。本実施例では、プラズマＣＶＤ法を用
い、５５nmの非晶質シリコン膜を成膜した。Next, 25 to 150 nm (preferably 30 nm)
An amorphous semiconductor film 903 having a thickness of 60 nm) is formed by a known method such as a plasma CVD method, an LPCVD method or a sputtering method. The material of the semiconductor film is not limited, but is preferably silicon or silicon germanium (Si _x G
It is preferable to use an e1 _-x (x = 0.0001 to 0.02) alloy or the like. In this embodiment, a 55 nm amorphous silicon film is formed by using the plasma CVD method.

【００４５】基板に非晶質シリコン膜の上から図１
（ａ）で示されるようなレーザー照射装置によりレーザ
ーが照射される。領域Ａは画素回路であり、図８のよう
に、基板の横方向に電荷移動方向がある薄膜トランジス
タが形成される。ここでは、シリンドリカルレンズはａ
の方向に設定され、ガルバノミラーにより基板の横方向
にレーザー光が照射される。From the top of the amorphous silicon film on the substrate, as shown in FIG.
The laser is irradiated by the laser irradiation device as shown in (a). The region A is a pixel circuit, and as shown in FIG. 8, a thin film transistor having a charge transfer direction in the lateral direction of the substrate is formed. Here, the cylindrical lens is a
The laser beam is applied in the lateral direction of the substrate by the galvano mirror.

【００４６】ここでは、画素回路にはレーザーの走査方
向、即ち結晶成長方向と電荷移動方向を揃えた薄膜トラ
ンジスタを作製したが、薄膜トランジスタに要求される
電気的特性によっては、レーザーの走査方向、即ち結晶
成長方向と電荷移動方向を垂直にしてもよい。垂直にし
た場合、図３ｂ）のように薄膜トランジスタの電荷移動
方向に複数の結晶粒界が存在するため、キャリアの移動
度が下がる。しかしながら、薄膜トランジスタのスイッ
チがオフ状態におけるリーク電流が低減できるという利
点がある。Here, a thin film transistor in which the laser scanning direction, that is, the crystal growth direction and the charge transfer direction are aligned in the pixel circuit is manufactured. However, depending on the electrical characteristics required for the thin film transistor, the laser scanning direction, that is, the crystal. The growth direction may be perpendicular to the charge transfer direction. When it is made vertical, as shown in FIG. 3 b), the mobility of carriers decreases because there are a plurality of crystal grain boundaries in the charge transfer direction of the thin film transistor. However, there is an advantage that the leak current when the switch of the thin film transistor is off can be reduced.

【００４７】一方、領域Ｂは、周辺駆動回路であり、基
板の縦方向に電荷移動方向を有する薄膜トランジスタと
横方向に電荷移動方向を有する薄膜トランジスタが混在
して形成される。ここではシリンドリカルレンズはａと
ｂの中間すなわち４５°の方向に設定されガルバノミラ
ーにより基板の斜め方向、厳密には基板に投影された楕
円状のビームの短軸方向にレーザー光が走査される。On the other hand, the region B is a peripheral driving circuit, and is formed by a mixture of a thin film transistor having a charge transfer direction in the vertical direction of the substrate and a thin film transistor having a charge transfer direction in the horizontal direction. Here, the cylindrical lens is set in the direction between a and b, that is, at a direction of 45 °, and the galvano mirror scans the laser beam in the oblique direction of the substrate, more specifically, in the minor axis direction of the elliptical beam projected on the substrate.

【００４８】周辺駆動回路は、基板の縦方向に電荷移動
方向を有する薄膜トランジスタと横方向に電荷移動方向
を有する薄膜トランジスタが混在している。しかしなが
ら、回路内では同一周波数で動いているため、それぞれ
の薄膜トランジスタの電気的特性をそろえる必要があ
る。従って上記のように基板の縦方向もしくは横方向に
４５°の角度をもって走査を行った。回路の配置によっ
ては、シリンドリカルレンズの角度を調整しうる。In the peripheral driving circuit, a thin film transistor having a charge transfer direction in the vertical direction of the substrate and a thin film transistor having a charge transfer direction in the horizontal direction are mixed. However, since they operate at the same frequency in the circuit, it is necessary to match the electrical characteristics of the thin film transistors. Therefore, as described above, scanning was performed at an angle of 45 ° in the vertical or horizontal direction of the substrate. The angle of the cylindrical lens can be adjusted depending on the arrangement of the circuit.

【００４９】この結晶質シリコン膜をフォトリソグラフ
ィー法を用いたパターニング処理によって、半導体層９
０２〜９０５を作製した。The crystalline silicon film is subjected to a patterning process using the photolithography method to form the semiconductor layer 9
02-905 were produced.

【００５０】また、半導体層９０２〜９０５を形成した
後、ＴＦＴのしきい値を制御するために、半導体層９０
２〜９０５に微量な不純物元素（ボロンまたはリン）を
ドーピングしても良い。After forming the semiconductor layers 902 to 905, the semiconductor layer 90 is used to control the threshold value of the TFT.
2 to 905 may be doped with a trace amount of impurity element (boron or phosphorus).

【００５１】次いで、半導体層９０２〜９０５を覆うゲ
ート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０nmとしてシリコンを含む絶縁膜で形成する。本実
施例では、プラズマＣＶＤ法により１１０nmの厚さで酸
化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、
Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜
は酸化窒化シリコン膜に限定されるものではなく、ほか
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。Next, a gate insulating film 906 which covers the semiconductor layers 902 to 905 is formed. The gate insulating film 906 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
It is formed of an insulating film containing silicon with a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio Si = 32%, O = 59%, 110 nm thick) is formed by plasma CVD.
N = 7%, H = 2%). Of course, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a laminated structure.

【００５２】また、酸化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilica
te）とＯ₂とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm²で放電させて形成することができ
る。このようにして作製される酸化シリコン膜は、その
後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。When a silicon oxide film is used,
TEOS (Tetraethyl Orthosilica) by plasma CVD method
te) and O ₂ are mixed, reaction pressure is 40 Pa, and substrate temperature is 30
It can be formed by discharging at a high frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm ² at 0 to 400 ° C. The silicon oxide film manufactured in this manner can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.

【００５３】そして、ゲート絶縁膜９０６上にゲート電
極を形成するための耐熱性導電層９０７を２００〜４０
０nm（好ましくは２５０〜３５０nm）の厚さで形成す
る。耐熱性導電層９０７は単層で形成しても良いし、必
要に応じて２層あるいは３層といった複数の層からなる
積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、
Ｗから選ばれた元素、または前記元素を成分とする合金
か、前記元素を組み合わせた合金膜が含まれる。これら
の耐熱性導電層はスパッタ法やＣＶＤ法で形成されるも
のであり、低抵抗化を図るために含有する不純物濃度を
低減させることが好ましく、特に酸素濃度に関しては３
０ppm以下とすると良い。本実施例ではＷ膜はＷをター
ゲットとしてスパッタ法で形成しても良いし、６フッ化
タングステン（ＷＦ₆）を用いて熱ＣＶＤ法で形成する
こともできる。いずれにしてもゲート電極として使用す
るためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は
２０μΩcm以下にすることが望ましい。Ｗ膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、Ｗ
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。このことより、スパッタ法による場
合、純度９９．９９％または９９．９９９％のＷターゲ
ットを用い、さらに成膜時に気相中からの不純物の混入
がないように十分に配慮してＷ膜を形成することにより
抵抗率９〜２０μΩcmを実現することができる。Then, a heat resistant conductive layer 907 for forming a gate electrode is formed on the gate insulating film 906 by 200 to 40.
It is formed with a thickness of 0 nm (preferably 250 to 350 nm). The heat-resistant conductive layer 907 may be formed as a single layer or may have a laminated structure including a plurality of layers such as two layers or three layers as needed. Ta, Ti, and
An element selected from W, an alloy containing the above element as a component, or an alloy film in which the above elements are combined is included. These heat resistant conductive layers are formed by a sputtering method or a CVD method, and it is preferable to reduce the concentration of impurities contained in order to reduce the resistance.
It is good to set it to 0 ppm or less. In this embodiment, the W film may be formed by a sputtering method using W as a target, or may be formed by a thermal CVD method using tungsten hexafluoride (WF ₆ ). In any case, it is necessary to reduce the resistance in order to use it as the gate electrode, and it is desirable that the resistivity of the W film is 20 μΩcm or less. The W film can be made low in resistivity by increasing the crystal grain size.
If there are many impurity elements such as oxygen, crystallization is hindered and resistance increases. From this, in the case of the sputtering method, a W target with a purity of 99.99% or 99.999% is used, and the W film is formed with sufficient consideration so that impurities are not mixed from the vapor phase during film formation. By doing so, a resistivity of 9 to 20 μΩcm can be realized.

【００５４】一方、耐熱性導電層９０７にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩcm程度で
ありゲート電極に使用することができるが、β相のＴａ
膜の抵抗率は１８０μΩcm程度でありゲート電極とする
には不向きであった。ＴａＮ膜はα相に近い結晶構造を
持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相の
Ｔａ膜が容易に得られる。また、図示しないが、耐熱性
導電膜９０７の下に２〜２０nm程度の厚さでリン（Ｐ）
をドープしたシリコン膜を形成しておくことは有効であ
る。これにより、その上に形成される導電膜の密着性向
上と酸化防止を図ると同時に、耐熱性導電層９０７が微
量に含有するアルカリ金属元素が第１の形状のゲート絶
縁膜９０６に拡散するのを防ぐことができる。いずれに
しても、耐熱性導電層９０７は抵抗率を１０〜５０μΩ
cmの範囲ですることが好ましい。On the other hand, when a Ta film is used for the heat resistant conductive layer 907, it can be similarly formed by the sputtering method. Ar is used as the sputtering gas for the Ta film. Also, if an appropriate amount of Xe or Kr is added to the gas during sputtering,
The internal stress of the formed film can be relaxed and the film can be prevented from peeling. The resistivity of the α-phase Ta film is about 20 μΩcm and it can be used for the gate electrode.
The resistivity of the film was about 180 μΩcm, which was unsuitable for a gate electrode. Since the TaN film has a crystal structure close to that of the α phase, an α phase Ta film can be easily obtained by forming the TaN film as a base of the Ta film. Although not shown, phosphorus (P) having a thickness of about 2 to 20 nm is formed under the heat resistant conductive film 907.
It is effective to form a doped silicon film. Thus, the adhesion of the conductive film formed thereon is improved and the oxidation is prevented, and at the same time, a small amount of the alkali metal element contained in the heat resistant conductive layer 907 is diffused into the gate insulating film 906 having the first shape. Can be prevented. In any case, the heat resistant conductive layer 907 has a resistivity of 10 to 50 μΩ.
It is preferably in the range of cm.

【００５５】次にフォトリソグラフィーの技術を使用し
てレジストによるマスク９０８を形成する。そして、第
１のエッチング処理を行う。本実施例ではＩＣＰエッチ
ング装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を用
い、１Paの圧力で３．２W/cm ²のＲＦ（１３．５６MHz）
電力を投入してプラズマを形成して行う。基板側（試料
ステージ）にも２２４mW/cm²のＲＦ（１３．５６MHz）
電力を投入し、これにより実質的に負の自己バイアス電
圧が印加される。この条件でW膜のエッチング速度は約
１００nm/minである。第１のエッチング処理はこのエッ
チング速度を基にW膜がちょうどエッチングされる時間
を推定し、それよりもエッチング時間を２０％増加させ
た時間をエッチング時間とした。Next, using the technique of photolithography,
A resist mask 908 is formed. And the
Etching treatment 1 is performed. In this embodiment, ICP etching
Cl gas is used as an etching gas.₂And CF_FourFor
3.2 W / cm at 1 Pa pressure ²RF (13.56MHz)
It is performed by applying electric power to form plasma. Substrate side (Sample
224mW / cm on stage)²RF (13.56MHz)
Applying power, which results in a substantially negative self bias
Pressure is applied. Under this condition, the etching rate of W film is about
It is 100 nm / min. The first etching process is
Time that W film is just etched based on the etching speed
And increase the etching time by 20%
The etching time was defined as the etching time.

【００５６】第１のエッチング処理により第１のテーパ
ー形状を有する導電層９０９〜９１２が形成される。導
電層９０９〜９１２のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９
０６）の選択比は２〜４（代表的には３）であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は２０〜５０nm程度エッチングされる。（図
９（Ｂ））By the first etching treatment, conductive layers 909 to 912 having a first tapered shape are formed. The angle of the tapered portions of the conductive layers 909 to 912 is 15 to 30 °.
Is formed. In order to perform etching without leaving a residue, overetching for increasing the etching time is performed at a rate of about 10 to 20%. Silicon oxynitride film for the W film (gate insulating film 9
Since the selection ratio of 06) is 2 to 4 (typically 3),
By the over-etching process, the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm. (Fig. 9 (B))

【００５７】そして、第１のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、ｎ
型を付与する不純物元素添加の工程を行う。第１の形状
の導電層を形成したマスク９０８をそのまま残し、第１
のテーパー形状を有する導電層９０９〜９１２をマスク
として自己整合的にｎ型を付与する不純物元素をイオン
ドープ法で添加する。ｎ型を付与する不純物元素をゲー
ト電極の端部におけるテーパー部とゲート絶縁膜９０６
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を１×１０¹³〜５×１０¹⁴ato
ｍs/cm²とし、加速電圧を８０〜１６０keVとして行う。
ｎ型を付与する不純物元素として１５族に属する元素、
典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、
ここではリン（Ｐ）を用いた。このようなイオンドープ
法により第１の不純物領域９１４〜９１７には１×１０
²⁰〜１×１０²¹atoms/cm³の濃度範囲でｎ型を付与する
不純物元素が添加される。（図９（Ｃ））Then, a first doping process is performed to add an impurity element of one conductivity type to the semiconductor layer. Where n
A step of adding an impurity element that imparts a mold is performed. The mask 908 on which the conductive layer having the first shape is formed is left as it is.
By using the tapered conductive layers 909 to 912 as a mask, an impurity element imparting n-type is added in a self-aligning manner by an ion doping method. The impurity element imparting n-type conductivity is provided to the gate insulating film 906 and the taper portion at the end of the gate electrode
Through, and a dose amount of 1 × 10 ^{13 to} 5 × 10 ¹⁴ ato be added so as to reach the semiconductor layer located thereunder.
and ms / cm ^2, the accelerating voltage of 80～160KeV.
an element belonging to Group 15 as an impurity element imparting n-type,
Typically, phosphorus (P) or arsenic (As) is used,
Here, phosphorus (P) was used. 1 × 10 1 is formed in the first impurity regions 914 to 917 by the ion doping method.
An impurity element imparting n-type is added within a concentration range of ²⁰ to 1 × 10 ²¹ atoms / cm ³ . (Fig. 9 (C))

【００５８】この工程において、ドーピングの条件によ
っては、不純物が、第１の形状の導電層９０９〜９１２
の下に回り込み、第１の不純物領域９１４〜９１７が第
１の形状の導電層９０９〜９１２に重なることも起こり
うる。In this step, depending on the doping conditions, impurities may cause impurities to pass through the first shape conductive layers 909 to 912.
It is also possible that the first impurity regions 914 to 917 overlap with the first shape conductive layers 909 to 912.

【００５９】次に、図９（Ｄ）に示すように第２のエッ
チング処理を行う。エッチング処理も同様にＩＣＰエッ
チング装置により行い、エッチングガスにＣＦ₄とＣｌ₂
の混合ガスを用い、ＲＦ電力３．２W/cm²(１３.５６MH
z)、バイアス電力４５mW/cm²(１３.５６MHz)、圧力１．
０Paでエッチングを行う。この条件で形成される第２の
形状を有する導電層９１８〜９２１が形成される。その
端部にはテーパー部が形成され、該端部から内側にむか
って徐々に厚さが増加するテーパー形状となる。第１の
エッチング処理と比較して基板側に印加するバイアス電
力を低くした分等方性エッチングの割合が多くなり、テ
ーパー部の角度は３０〜６０°となる。マスク９０８は
エッチングされて端部が削れ、マスク９２２となる。ま
た、図９（Ｄ）の工程において、ゲート絶縁膜９０６の
表面が４０ｎｍ程度エッチングされる。Next, a second etching process is performed as shown in FIG. Similarly, the etching process is performed by the ICP etching device, and CF ₄ and Cl ₂ are used as the etching gas.
RF power of 3.2 W / cm ² (13.56MH)
z), bias power 45 mW / cm ² (13.56 MHz), pressure 1.
Etching is performed at 0 Pa. The conductive layers 918 to 921 having the second shape formed under this condition are formed. A taper portion is formed at the end portion, and the end portion has a taper shape in which the thickness gradually increases toward the inside. Compared with the first etching process, the bias power applied to the substrate side is lowered, so that the proportion of isotropic etching increases, and the angle of the tapered portion becomes 30 to 60 °. The mask 908 is etched and the end portion is scraped off to form a mask 922. Further, in the step of FIG. 9D, the surface of the gate insulating film 906 is etched by about 40 nm.

【００６０】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
keVとし、１×１０¹³/cm²のドーズ量で行い、不純物濃
度が大きくなった第１の不純物領域９２４〜９２７と、
前記第１の不純物領域９２４〜９２７に接する第２の不
純物領域９２８〜９３１とを形成する。この工程におい
て、ドーピングの条件によっては、不純物が第２の形状
の導電層９１８〜９２１の下に回りこみ、第２の不純物
領域９２８〜９３１が第２の形状の導電層９１８〜９２
１と重なることも起こりうる。第２の不純物領域におけ
る不純物濃度は、１×１０¹⁶〜１×１０ ¹⁸atoms/cm³と
なるようにする。（図１０（Ａ））Then, the dose is higher than that of the first doping process.
Impurity source that gives n-type under high acceleration voltage
Doping element. For example, the acceleration voltage is 70 to 120.
1 x 10 with keV¹³/cm²The dose amount of
The first impurity regions 924 to 927 of increased degree,
The second impurity contacting the first impurity regions 924 to 927 is formed.
Pure material regions 928-931 are formed. In this process
Depending on the doping conditions, the impurities may have a second shape.
Under the conductive layers 918 to 921 of the second impurity
The regions 928 to 931 have second shape conductive layers 918 to 92.
Overlapping with 1 may occur. In the second impurity region
Impurity concentration is 1 × 10¹⁶~ 1 x 10 ¹⁸atoms / cm³When
To be (Fig. 10 (A))

【００６１】そして、図１０（Ｂ）に示すように、ｐチ
ャネル型ＴＦＴを形成する半導体層９０２、９０５に一
導電型とは逆の導電型の不純物領域９３３（９３３ａ、
９３３ｂ）及び９３４（９３４ａ、９３４ｂ）を形成す
る。この場合も第２の形状の導電層９１８、９２１をマ
スクとしてｐ型を付与する不純物元素を添加し、自己整
合的に不純物領域を形成する。このとき、ｎチャネル型
ＴＦＴを形成する半導体層９０３、９０４は、レジスト
のマスク９３２を形成し全面を被覆しておく。ここで形
成される不純物領域９３３、９３４はジボラン（Ｂ
₂Ｈ₆）を用いたイオンドープ法で形成する。不純物領域
９３３、９３４のｐ型を付与する不純物元素の濃度は、
２×１０²⁰〜２×１０²¹atoms/cm³となるようにする。Then, as shown in FIG. 10B, the impurity regions 933 (933a, 933a, 933a, 933a, 933a, 933a, 933a, 933a, 933a, which have a conductivity type opposite to that of the one conductivity type are formed in the semiconductor layers 902, 905 forming the p-channel TFT.
933b) and 934 (934a, 934b) are formed. In this case also, the impurity element imparting p-type conductivity is added using the second shape conductive layers 918 and 921 as masks to form the impurity regions in a self-aligned manner. At this time, the semiconductor layers 903 and 904 forming the n-channel TFT are covered with a resist mask 932 to cover the entire surfaces. The impurity regions 933 and 934 formed here are diborane (B
It is formed by the ion doping method using ₂ H ₆ ). The concentration of the impurity element imparting p-type in the impurity regions 933 and 934 is
It is set to be 2 × 10 ^{20 to} 2 × 10 ²¹ atoms / cm ³ .

【００６２】しかしながら、この不純物領域９３３、９
３４は詳細にはｎ型を付与する不純物元素を含有する２
つの領域に分けて見ることができる。第３の不純物領域
９３３ａ、９３４ａは１×１０²⁰〜１×１０²¹atoms/cm
³の濃度でｐ型を付与する不純物元素を含み、第４の不
純物領域９３３ｂ、９３４ｂは１×１０¹⁷〜１×１０ ²⁰
atoms/cm³の濃度でｎ型を付与する不純物元素を含んで
いる。しかし、これらの第４の不純物領域９３３ｂ、９
３４ｂのｐ型を付与する不純物元素の濃度を１×１０¹⁹
atoms/cm³以上となるようにし、第３の不純物領域９３
３ａ、９３４ａにおいては、ｐ型を付与する不純物元素
の濃度をｎ型を付与する不純物元素の濃度の１．５から
３倍となるようにすることにより、第３の不純物領域で
ｐチャネル型ＴＦＴのソース領域およびドレイン領域と
して機能するために何ら問題は生じない。However, the impurity regions 933, 9
In particular, 34 contains an impurity element imparting n-type 2
It can be divided into two areas. Third impurity region
1x10 for 933a and 934a²⁰~ 1 x 10^{twenty one}atoms / cm
³The impurity element that imparts p-type conductivity at a concentration of
1 × 10 for the pure material regions 933b and 934b¹⁷~ 1 x 10 ²⁰
atoms / cm³Containing an impurity element that imparts n-type at a concentration of
There is. However, these fourth impurity regions 933b, 9
The concentration of the impurity element imparting p-type of 34b is set to 1 × 10.¹⁹
atoms / cm³As described above, the third impurity region 93 is formed.
3a and 934a, an impurity element imparting p-type
From the concentration of the impurity element imparting n-type of 1.5
In the third impurity region,
With a source region and a drain region of a p-channel TFT
There is no problem in working.

【００６３】その後、図１０（Ｃ）に示すように、第２
の形状を有する導電層９１８〜９２１およびゲート絶縁
膜９０６上に第１の層間絶縁膜９３７を形成する。第１
の層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜９３７は無機絶縁物材料から形成する。第１の層間絶
縁膜９３７の膜厚は１００〜２００nmとする。第１の層
間絶縁膜９３７として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反
応圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電
させて形成することができる。また、第１の層間絶縁膜
９３７として酸化窒化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製され
る酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作製
される酸化窒化シリコン膜で形成すれば良い。この場合
の作製条件は反応圧力２０〜２００Pa、基板温度３００
〜４００℃とし、高周波（６０MHz）電力密度０．１〜
１．０W/cm²で形成することができる。また、第１の層
間絶縁膜９３７としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製さ
れる酸化窒化水素化シリコン膜を適用しても良い。窒化
シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃
から作製することが可能である。After that, as shown in FIG. 10C, the second
A first interlayer insulating film 937 is formed over the conductive layers 918 to 921 and the gate insulating film 906 each having the above shape. First
The interlayer insulating film 937 may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film in which these are combined. In any case, the first interlayer insulating film 937 is formed of an inorganic insulating material. The thickness of the first interlayer insulating film 937 is 100 to 200 nm. When a silicon oxide film is used as the first interlayer insulating film 937, TEOS and O ₂ are mixed by a plasma CVD method at a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (13.56 MHz) power density. It can be formed by discharging at 0.5 to 0.8 W / cm ² . When a silicon oxynitride film is used as the first interlayer insulating film 937, a silicon oxynitride film manufactured from SiH ₄ , N ₂ O, or NH ₃ by a plasma CVD method or from SiH ₄ or N ₂ O is used. The silicon oxynitride film to be formed may be used. The manufacturing conditions in this case are a reaction pressure of 20 to 200 Pa and a substrate temperature of 300.
~ 400 ℃, high frequency (60MHz) power density 0.1
It can be formed at 1.0 W / cm ² . Alternatively, as the first interlayer insulating film 937, a hydrogenated silicon oxynitride film formed of SiH ₄ , N ₂ O, and H ₂ may be used. Similarly, the silicon nitride film is also subjected to plasma CVD using SiH ₄ , NH ₃
It is possible to manufacture from.

【００６４】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ppm以下、好
ましくは０．１ppm以下の窒素雰囲気中で４００〜７０
０℃、代表的には５００〜６００℃で行うものであり、
本実施例では５５０℃で４時間の熱処理を行った。ま
た、基板５０１に耐熱温度が低いプラスチック基板を用
いる場合にはレーザーアニール法を適用することが好ま
しい。Then, a step of activating the impurity element imparting n-type or p-type added at each concentration is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. Besides, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 400 ppm to 70 ppm in a nitrogen atmosphere of 1 ppm or less, preferably 0.1 ppm or less.
It is performed at 0 ° C., typically 500 to 600 ° C.,
In this example, heat treatment was performed at 550 ° C. for 4 hours. Further, when a plastic substrate having a low heat resistant temperature is used as the substrate 501, it is preferable to apply a laser annealing method.

【００６５】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある１０¹⁶〜１０¹⁸/cm³のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。いずれにしても、半導体層９
０２〜９０５中の欠陥密度を１０¹⁶/cm³以下とすること
が望ましく、そのために水素を０．０１〜０．１atoms
％程度付与すれば良い。Following the activation step, the atmosphere gas is changed to 300 to 100% in an atmosphere containing 3 to 100% hydrogen.
Heat treatment is performed at 450 ° C. for 1 to 12 hours to hydrogenate the semiconductor layer. This step is a step of terminating 10 ¹⁶ to 10 ¹⁸ / cm ³ dangling bonds in the semiconductor layer by thermally excited hydrogen. Plasma hydrogenation (using hydrogen excited by plasma) may be performed as another means of hydrogenation. In any case, the semiconductor layer 9
It is desirable that the defect density in 02 to 905 is 10 ¹⁶ / cm ³ or less, and therefore hydrogen is added in an amount of 0.01 to 0.1 atoms.
% May be given.

【００６６】そして、有機絶縁物材料からなる第２の層
間絶縁膜９３９を１．０〜２．０μmの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。Then, a second interlayer insulating film 939 made of an organic insulating material is formed with an average film thickness of 1.0 to 2.0 μm. Organic resin materials include polyimide, acrylic,
Polyamide, polyimide amide, BCB (benzocyclobutene), etc. can be used. For example, when a polyimide of a type that is thermally polymerized after being applied to a substrate is used, it is formed by baking at 300 ° C. in a clean oven.
When acrylic is used, a two-component type is used, and after mixing the main material and the curing agent, the whole surface of the substrate is coated using a spinner, and then preheating is performed on a hot plate at 80 ° C. for 60 seconds. It can be formed by carrying out baking and baking at 250 ° C. for 60 minutes in a clean oven.

【００６７】このように、第２の層間絶縁膜９３９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。As described above, by forming the second interlayer insulating film 939 with the organic insulating material, the surface can be satisfactorily flattened. Moreover, since the organic resin material generally has a low dielectric constant, the parasitic capacitance can be reduced. However, since it has hygroscopicity and is not suitable as a protective film, it may be used in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the first interlayer insulating film 937 as in this embodiment. .

【００６８】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにＣＦ₄、
Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第２
の層間絶縁膜９３９をまずエッチングし、その後、続い
てエッチングガスをＣＦ ₄、Ｏ₂として第１の層間絶縁膜
９３７をエッチングする。さらに、半導体層との選択比
を高めるために、エッチングガスをＣＨＦ₃に切り替え
て第３の形状のゲート絶縁膜５７０をエッチングするこ
とによりコンタクトホールを形成することができる。After that, a resist mask having a predetermined pattern
Are formed on the respective semiconductor layers to form the source region.
Or contact reaching the impurity region to be the drain region
Form a hole. Contact hole is dry etched
Formed by In this case, the etching gas is CF_Four,
O₂Second, which is made of an organic resin material using a mixed gas of He and He
The interlayer insulating film 939 of is first etched, and then,
Etching gas CF _Four, O₂As the first interlayer insulating film
Etch 937. Furthermore, the selection ratio with the semiconductor layer
The etching gas to increase the CHF₃Switch to
To etch the third shape gate insulating film 570.
A contact hole can be formed by

【００６９】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３とドレ
イン配線９４４〜９４６を形成する。図示していない
が、本実施例ではこの配線を、そして、膜厚５０nmのＴ
ｉ膜と、膜厚５００nmの合金膜（ＡｌとＴｉとの合金
膜）との積層膜で形成した。Then, a conductive metal film is formed by a sputtering method or a vacuum evaporation method, patterned with a mask, and then etched to form source wirings 940 to 943 and drain wirings 944 to 946. Although not shown, in this embodiment, this wiring is used, and a T film having a film thickness of 50 nm is used.
It was formed of a laminated film of an i film and an alloy film (alloy film of Al and Ti) having a film thickness of 500 nm.

【００７０】次いで、その上に透明導電膜を８０〜１２
０nmの厚さで形成し、パターニングすることによって画
素電極９４７を形成する（図１１（Ａ））。なお、本実
施例では、透明電極として酸化インジウム・スズ（ＩＴ
Ｏ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。Then, a transparent conductive film is formed on the transparent conductive film by 80 to 12 thereon.
The pixel electrode 947 is formed by forming it with a thickness of 0 nm and patterning it (FIG. 11A). In this example, indium tin oxide (IT
O) film or indium oxide with 2 to 20% of zinc oxide (Z
A transparent conductive film mixed with nO) is used.

【００７１】また、画素電極９４７は、ドレイン配線９
４６と接して重ねて形成することによって駆動用ＴＦＴ
９６３のドレイン領域と電気的な接続が形成される。The pixel electrode 947 is connected to the drain wiring 9
The driving TFT by being formed in contact with and overlapping with 46.
An electrical connection is formed with the drain region of 963.

【００７２】次に、図１１（Ｂ）に示すように、画素電
極９４７に対応する位置に開口部を有する第３の層間絶
縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁
性を有していて、バンクとして機能し、隣接する画素の
有機化合物層を分離する役割を有している。本実施例で
はレジストを用いて第３の層間絶縁膜９４９を形成す
る。Next, as shown in FIG. 11B, a third interlayer insulating film 949 having an opening at a position corresponding to the pixel electrode 947 is formed. The third interlayer insulating film 949 has an insulating property, functions as a bank, and has a role of separating an organic compound layer of an adjacent pixel. In this embodiment, a resist is used to form the third interlayer insulating film 949.

【００７３】本実施例では、第３の層間絶縁膜９４９の
厚さを１μm程度とし、開口部は画素電極９４７に近く
なればなるほど広くなる、所謂逆テーパー状になるよう
に形成する。これはレジストを成膜した後、開口部を形
成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することに
よって形成される。In this embodiment, the thickness of the third interlayer insulating film 949 is set to about 1 μm, and the opening is formed in a so-called reverse taper shape, which becomes wider as it gets closer to the pixel electrode 947. This is formed by forming a resist film, covering a portion other than a portion where an opening is to be formed with a mask, irradiating with UV light for exposure, and removing the exposed portion with a developing solution.

【００７４】本実施例のように、第３の層間絶縁膜９４
９を逆テーパー状にすることで、後の工程において有機
化合物層を成膜した時に、隣り合う画素同士で有機化合
物層が分断されるため、有機化合物層と、第３の層間絶
縁膜９４９の熱膨張係数が異なっていても、有機化合物
層がひび割れたり、剥離したりするのを抑えることがで
きる。As in this embodiment, the third interlayer insulating film 94 is used.
By forming 9 in the reverse taper shape, when an organic compound layer is formed in a later step, the organic compound layer is divided between adjacent pixels, so that the organic compound layer and the third interlayer insulating film 949 are separated from each other. Even if the coefficient of thermal expansion is different, it is possible to prevent the organic compound layer from cracking or peeling.

【００７５】なお、本実施例においては、第３の層間絶
縁膜としてレジストでなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、ＢＣＢ
（ベンゾシクロブテン）、酸化珪素膜等を用いることも
できる。第３の層間絶縁膜９４９は絶縁性を有する物質
であれば、有機物と無機物のどちらでも良い。Although a resist film is used as the third interlayer insulating film in this embodiment, polyimide, polyamide, acrylic, BCB may be used in some cases.
(Benzocyclobutene), a silicon oxide film, or the like can also be used. The third interlayer insulating film 949 may be either an organic substance or an inorganic substance as long as it has an insulating property.

【００７６】次に、有機化合物層９５０を蒸着法により
形成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１
および保護電極９５２を形成する。このとき有機化合物
層９５０及び陰極９５１を形成するに先立って画素電極
９４７に対して熱処理を施し、水分を完全に除去してお
くことが望ましい。なお、本実施例では発光素子の陰極
としてＭｇＡｇ電極を用いるが、公知の他の材料であっ
ても良い。Next, an organic compound layer 950 is formed by a vapor deposition method, and a cathode (MgAg electrode) 951 is further formed by a vapor deposition method.
And a protective electrode 952 is formed. At this time, it is preferable that the pixel electrode 947 be subjected to heat treatment to completely remove water before forming the organic compound layer 950 and the cathode 951. Although the MgAg electrode is used as the cathode of the light emitting element in this embodiment, other known materials may be used.

【００７７】なお、有機化合物層９５０としては、公知
の材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を有機化合物層とするが、正孔注
入層、電子注入層若しくは電子輸送層のいずれかを設け
る場合もある。このように組み合わせは既に様々な例が
報告されており、そのいずれの構成を用いても構わな
い。A known material can be used for the organic compound layer 950. In this embodiment, a hole transporting layer and a light emitting layer are used.
The two-layer structure of (yer) is used as the organic compound layer, but a hole injection layer, an electron injection layer, or an electron transport layer may be provided in some cases. As described above, various examples of combinations have already been reported, and any of these configurations may be used.

【００７８】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。In this embodiment, polyphenylene vinylene is formed as the hole transport layer by vapor deposition. As the light emitting layer, polyvinylcarbazole in which PBD of 1,3,4-oxadiazole derivative is molecularly dispersed in an amount of 30 to 40% is formed by a vapor deposition method, and about 1% of coumarin 6 is used as a green emission center. I am adding.

【００７９】また、保護電極９５２でも有機化合物層９
５０を水分や酸素から保護することは可能であるが、さ
らに好ましくは保護膜９５３を設けると良い。本実施例
では保護膜９５３として３００nm厚の窒化珪素膜を設け
る。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。The organic compound layer 9 is also used for the protective electrode 952.
Although it is possible to protect 50 from moisture and oxygen, it is more preferable to provide a protective film 953. In this embodiment, a 300-nm-thick silicon nitride film is provided as the protective film 953. This protective film may also be continuously formed after the protective electrode 952 without exposing to the atmosphere.

【００８０】また、保護電極９５２は陰極９５１の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機化合物層９５０、陰極９５１は非常に水分に弱いの
で、保護電極９５２までを大気解放しないで連続的に形
成し、外気から有機化合物層を保護することが望まし
い。The protective electrode 952 is provided to prevent the deterioration of the cathode 951, and is typically a metal film containing aluminum as a main component. Of course, other materials may be used. Also,
Since the organic compound layer 950 and the cathode 951 are very sensitive to moisture, it is desirable to protect the organic compound layer from the outside air by continuously forming the protective electrode 952 without exposing it to the atmosphere.

【００８１】なお、有機化合物層９５０の膜厚は１０〜
４００[nm]（典型的には６０〜１５０[nm]）、陰極９５
１の厚さは８０〜２００[nm]（典型的には１００〜１５
０[nm]）とすれば良い。The thickness of the organic compound layer 950 is 10 to 10.
400 [nm] (typically 60 to 150 [nm]), cathode 95
The thickness of 1 is 80 to 200 [nm] (typically 100 to 15
0 [nm]).

【００８２】こうして図１１（Ｂ）に示すような構造の
発光装置が完成する。なお、画素電極９４７、有機化合
物層９５０、陰極９５１の重なっている部分９５４が発
光素子に相当する。Thus, the light emitting device having the structure shown in FIG. 11B is completed. The overlapping portion 954 of the pixel electrode 947, the organic compound layer 950, and the cathode 951 corresponds to a light emitting element.

【００８３】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は駆動回路が有するＴＦＴであり、ＣＭ
ＯＳを形成している。スイッチング用ＴＦＴ９６２及び
駆動用ＴＦＴ９６３は画素部が有するＴＦＴであり、駆
動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成
することができる。The p-channel TFT 960 and the n-channel TFT 961 are TFTs included in the drive circuit, and
It forms the OS. The switching TFT 962 and the driving TFT 963 are TFTs included in the pixel portion, and the TFT of the driving circuit and the TFT of the pixel portion can be formed over the same substrate.

【００８４】なお、発光素子を用いた発光装置の場合、
駆動回路の電源の電圧が５〜６V程度、最大でも１０V程
度で十分なので、ＴＦＴにおいてホットエレクトロンに
よる劣化があまり問題にならない。また駆動回路を高速
で動作させる必要があるので、ＴＦＴのゲート絶縁膜の
容量は小さいほうが好ましい。よって、本実施例のよう
に、発光素子を用いた発光装置の駆動回路では、ＴＦＴ
の半導体層が有する第２の不純物領域９２９と、第４の
不純物領域９３３ｂとが、それぞれゲート電極９１８、
９１９と重ならない構成にするのが好ましい。In the case of a light emitting device using a light emitting element,
Since the voltage of the power source of the driving circuit is about 5 to 6 V, and about 10 V at the maximum, it is sufficient, so that deterioration of the TFT due to hot electrons does not become a problem. Further, since it is necessary to operate the driving circuit at high speed, it is preferable that the capacitance of the gate insulating film of the TFT is small. Therefore, in the drive circuit of the light emitting device using the light emitting element as in this embodiment, the TFT
The second impurity region 929 and the fourth impurity region 933b included in the semiconductor layer of the gate electrode 918,
It is preferable that the structure does not overlap with 919.

【００８５】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作製することが可能であ
る。The method for manufacturing the light emitting device of the present invention is not limited to the manufacturing method described in this embodiment. The light emitting device of the present invention can be manufactured using a known method.

【００８６】また、本実施例では発光装置の作製方法の
みについて示したが、薄膜トランジスタを有する液晶表
示装置においても同様なレーザー結晶化を適用すること
ができる。Although only the method for manufacturing a light emitting device is shown in this embodiment, similar laser crystallization can be applied to a liquid crystal display device having a thin film transistor.

【発明の効果】本願発明により、特性を制御した薄膜ト
ランジスタを作製することができた。また、基板を動か
すことなくレーザービームを走査することができたので
結晶化のスループットをあげることができた。さらにこ
の二つをあわせることにより、高性能な液晶表示装置お
よびＥＬ表示装置を歩留まりよくかつ大量に作製するこ
とができた。According to the present invention, a thin film transistor whose characteristics are controlled can be manufactured. Moreover, since the laser beam could be scanned without moving the substrate, the crystallization throughput could be increased. Furthermore, by combining the two, a high-performance liquid crystal display device and an EL display device could be manufactured with high yield and in large quantities.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明のレーザー照射装置および処理基
板。FIG. 1 shows a laser irradiation apparatus and a processed substrate according to the present invention.

【図２】 楕円形のレーザービームにより結晶化され
た半導体膜。FIG. 2 shows a semiconductor film crystallized by an elliptical laser beam.

【図３】 結晶の成長方向が制御された薄膜トランジ
スタ。FIG. 3 is a thin film transistor in which a crystal growth direction is controlled.

【図４】 実施形態３におけるビームエキスパンダ。FIG. 4 is a beam expander according to a third embodiment.

【図５】 実施形態７における本発明のレーザー照射
装置。FIG. 5 shows a laser irradiation apparatus of the present invention in a seventh embodiment.

【図６】 実施形態７における本発明のレーザー照射
装置。FIG. 6 shows a laser irradiation apparatus of the present invention in a seventh embodiment.

【図７】 実施例１の周辺駆動回路と画素回路が形成
されたＥＬ表示装置。FIG. 7 is an EL display device in which the peripheral drive circuit and the pixel circuit of Example 1 are formed.

【図８】 実施例１の画素回路の拡大図。FIG. 8 is an enlarged view of the pixel circuit of the first embodiment.

【図９】 ＥＬ表示装置が有するＴＦＴの作製工程を
示す図。9A to 9C are diagrams illustrating a manufacturing process of a TFT included in an EL display device.

【図１０】 ＥＬ表示装置が有するＴＦＴの作製工程を
示す図。10A to 10C are diagrams illustrating a process for manufacturing a TFT included in an EL display device.

【図１１】 ＥＬ表示装置が有するＴＦＴの作製工程を
示す図。11A to 11C are diagrams illustrating a manufacturing process of a TFT included in an EL display device.

【図１２】 本発明のレーザー照射装置および処理基
板。FIG. 12 shows a laser irradiation apparatus and a processed substrate of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｆターム(参考） 5F052 AA02 BA07 BA14 BA18 BB04 BB07 DA02 DA03 DB02 DB03 DB07 JA01 JA04 5F110 AA01 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE04 EE06 EE09 EE14 EE15 EE23 EE44 EE45 FF02 FF04 FF09 FF28 FF30 GG01 GG02 GG13 GG24 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL04 HL06 HL07 HL11 HL22 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN32 NN35 NN36 NN72 PP03 PP04 PP05 PP23 PP24 QQ04 QQ11 QQ24 QQ25 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. ⁷ Identification code FI theme code (reference) H01L 29/786 F term (reference) 5F052 AA02 BA07 BA14 BA18 BB04 BB07 DA02 DA03 DB02 DB03 DB07 JA01 JA04 5F110 AA01 BB02 BB04 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE04 EE06 EE09 EE14 EE15 EE23 EE44 EE45 FF02 FF04 FF09 FF28 FF30 GG01 GG NN13 NN25 NN NN NN NN NN NN NN NN23 HL NN HL23 NN HL23 HL25 NN HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL23 HL24 NN72 PP03 PP04 PP05 PP23 PP24 QQ04 QQ11 QQ24 QQ25

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】レーザーと、 前記レーザーから発振されたレーザー光のビーム形状を
ステージ上で線状に成形し、かつ、前記ステージ上で前
記線状に成形されたレーザー光を回転させ長軸方向を設
定する手段と、 前記ステージ上で線状に成形され長軸方向を設定された
レーザー光をステージ上でピントを合わす手段と前記ス
テージ上でピントが合わされたレーザー光を走査する手
段とを有することを特徴とするレーザー処理装置。1. A laser and a beam shape of a laser beam oscillated from the laser are linearly shaped on a stage, and the linearly shaped laser beam is rotated on the stage to form a long axis direction. And a means for focusing the laser light linearly shaped on the stage and set in the long axis direction on the stage, and a means for scanning the laser light focused on the stage. A laser processing device characterized in that 【請求項２】請求項１において、前記線状に成形し、か
つ、前記長軸方向を設定する手段はシリンドリカルレン
ズであることを特徴とするレーザー処理装置。2. The laser processing apparatus according to claim 1, wherein the means for forming the linear shape and setting the major axis direction is a cylindrical lens. 【請求項３】請求項１又は請求項２において、前記走査
する手段はガルバノミラーであることを特徴とするレー
ザー処理装置。3. The laser processing apparatus according to claim 1 or 2, wherein the scanning means is a galvanometer mirror. 【請求項４】請求項１乃至３のいずれか一において、前
記ステージ上でピントを合わす手段はｆ−θレンズであ
ることを特徴とするレーザー処理装置。4. The laser processing apparatus according to claim 1, wherein the means for focusing on the stage is an f-θ lens. 【請求項５】請求項１乃至４のいずれか一において、前
記レーザーは連続発振型のレーザーであることを特徴と
するレーザー処理装置。5. The laser processing apparatus according to claim 1, wherein the laser is a continuous wave laser. 【請求項６】請求項１乃至５のいずれか一において、前
記線状に成形し、かつ、前記長軸方向を設定する手段は
２枚のシリンドリカルレンズであることを特徴とするレ
ーザー処理装置。6. The laser processing apparatus according to claim 1, wherein the means for forming the linear shape and setting the major axis direction is two cylindrical lenses. 【請求項７】請求項１乃至６のいずれか一において、前
記レーザーと前記ステージとの間に計算機ホログラムが
設置されていることを特徴とするレーザー処理装置。7. A laser processing apparatus according to claim 1, wherein a computer generated hologram is installed between the laser and the stage. 【請求項８】請求項１乃至７のいずれか一において、前
記レーザーと前記ステージとの間にアイソレーターが設
置されていることを特徴とするレーザー処理装置。8. The laser processing apparatus according to claim 1, further comprising an isolator installed between the laser and the stage. 【請求項９】請求項１乃至８のいずれか一において、反
射光を吸収するためのダンパーが設置されていることを
特徴とするレーザー処理装置。9. A laser processing apparatus according to claim 1, further comprising a damper for absorbing reflected light.