JP2003151963A - Dry-etching method and apparatus - Google Patents
Dry-etching method and apparatusInfo
- Publication number
- JP2003151963A JP2003151963A JP2001350871A JP2001350871A JP2003151963A JP 2003151963 A JP2003151963 A JP 2003151963A JP 2001350871 A JP2001350871 A JP 2001350871A JP 2001350871 A JP2001350871 A JP 2001350871A JP 2003151963 A JP2003151963 A JP 2003151963A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dry etching
- silicon oxide
- oxide film
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ドライエッチング
方法に関するものである。TECHNICAL FIELD The present invention relates to a dry etching method.
【０００２】[0002]
【従来の技術】従来、ＤＲＡＭの容量素子部では、容量
絶縁膜としてＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏ
ｘｉｄｅ）膜が使用されている。そしてこれまで、デバ
イスの微細化に対して、容量電極の表面積を大きくする
ことで容量が確保されてきた。2. Description of the Related Art Conventionally, in a capacitive element portion of a DRAM, an ONO (Oxide-Nitride-O) is used as a capacitive insulating film.
xide) film is used. Up to now, the capacitance has been secured by increasing the surface area of the capacitance electrode with respect to the miniaturization of the device.
【０００３】しかし、ＯＮＯ膜は誘電率ε=７〜8であ
り、より微細化、高集積化が要求されるデバイスに対し
て十分な容量を得るのは困難になってきた。そのため、
４ＧｂｉｔＤＲＡＭ以降のＤＲＡＭ等の容量素子部で
は、誘電率ε=２００〜２５０である（Ｂａ，Ｓｒ）Ｔ
ｉＯ3 （以後、ＢＳＴと略す）のような多元素系酸化物
からなる膜を容量絶縁膜として用いることが検討されて
いる。However, since the ONO film has a dielectric constant ε = 7 to 8, it has become difficult to obtain a sufficient capacity for a device which requires further miniaturization and higher integration. for that reason,
In a capacitive element portion such as DRAM after 4 Gbit DRAM, a dielectric constant ε = 200 to 250 (Ba, Sr) T
The use of a film made of a multi-element oxide such as i0 3 (hereinafter abbreviated as BST) as a capacitive insulating film has been studied.
【０００４】ＢＳＴ膜を容量絶縁膜として用いる場合、
容量電極材料としてＰｔ（白金）、Ｉｒ（イリジウム）
が使用される。そこで、０．１３μmルール（４Ｇｂｉ
ｔＤＲＡＭに相当）のデバイスを実現するには、上記し
たＰｔ、Ｉｒといった貴金属を精度よく微細加工するこ
とが必要となる。When the BST film is used as the capacitive insulating film,
Pt (platinum), Ir (iridium) as the material of the capacitor electrode
Is used. Therefore, the 0.13 μm rule (4 Gbi
In order to realize a device (corresponding to tDRAM), it is necessary to accurately perform fine processing on the above-mentioned precious metals such as Pt and Ir.
【０００５】白金を下部電極とする容量電極として、ス
タック型構造容量が提案されている。スタック型構造容
量の形成工程を、図６および図７を用いて説明する。ま
ず、図６（ａ）に示すように、半導体基板（Ｓｉ基板）
１の上にＰｔ膜（白金膜）２，シリコン酸化膜３を順次
に堆積し、リソグラフィー法によってフォトレジスト４
をパターニングする。A stack type structure capacitor has been proposed as a capacity electrode having platinum as a lower electrode. A process of forming the stack type structure capacitor will be described with reference to FIGS. 6 and 7. First, as shown in FIG. 6A, a semiconductor substrate (Si substrate)
1, a Pt film (platinum film) 2 and a silicon oxide film 3 are sequentially deposited, and a photoresist 4 is formed by a lithography method.
Pattern.
【０００６】次に、図６（ｂ）に示すように、フォトレ
ジスト４をマスクとして、シリコン酸化膜３をドライエ
ッチングする。このシリコン酸化膜３のドライエッチン
グは一般に、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガスを用いて、
２周波励起型ＲＩＥ（Reactive Ion Etching）方式のド
ライエッチング装置にて行なう。Next, as shown in FIG. 6B, the silicon oxide film 3 is dry-etched using the photoresist 4 as a mask. Dry etching of the silicon oxide film 3 is generally performed by using a mixed gas of C 4 F 8 , O 2 and Ar.
It is performed by a two-frequency excitation type RIE (Reactive Ion Etching) type dry etching apparatus.
【０００７】次に、図６（ｃ）に示すように、フォトレ
ジスト４を除去し、パターニングされたシリコン酸化膜
３をマスクとして、Ｐｔ膜２のドライエッチングを行な
う。Ｐｔのドライエッチングには一般に、Ａｒ，Ｃｌ2
の混合ガスを用いる。このようなガスを用いたドライエ
ッチング時には、（Ｐｔ／フォトレジスト）選択比が
０．１〜０．２程度となるので、Ｐｔエッチ時のマスク
材料として通常、上記したシリコン酸化膜３（もしくは
シリコン窒化膜）を用いるのである。Next, as shown in FIG. 6C, the photoresist 4 is removed, and the Pt film 2 is dry-etched using the patterned silicon oxide film 3 as a mask. Generally, Ar and Cl 2 are used for dry etching of Pt.
The mixed gas of is used. During dry etching using such a gas, the (Pt / photoresist) selection ratio is about 0.1 to 0.2. Therefore, as a mask material for Pt etching, the above-mentioned silicon oxide film 3 (or silicon) is usually used. A nitride film is used.
【０００８】次に、図６（ｄ）に示すように、マスクと
して用いたシリコン酸化膜３を除去し、ＢＳＴ膜５，Ｐ
ｔ膜６を堆積し、堆積したＢＳＴ膜５，Ｐｔ膜６をリソ
グラフィー，ドライエッチングによってパターニングす
ることにより、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜
６からなる上部電極を形成する。Next, as shown in FIG. 6D, the silicon oxide film 3 used as the mask is removed, and the BST films 5 and P are formed.
The t film 6 is deposited, and the deposited BST film 5 and Pt film 6 are patterned by lithography and dry etching to form an upper electrode made of the Pt film 6 using the BST film 5 as a capacitive insulating film.
【０００９】図７は、上記した２周波励起型ＲＩＥ（Re
active Ion Etching）方式のドライエッチング装置の構
成を示す。給気系および排気系（図示せず）を設けた反
応室１１の内部に、上部電極１２と処理対象の半導体基
板１３を設置する下部電極１４とを配置し、反応室１１
の外部に各電極１２，１４に接続する高周波電源１５，
１６を配置している。反応室１１を構成する少なくとも
側壁の内面は、プラズマ耐性の強い（すなわち硬度が高
い）保護膜、ここではＹ2Ｏ3膜（イットリア膜）１７で
コーティングされている。FIG. 7 shows the above-mentioned two-frequency excitation type RIE (Re
The structure of a dry etching apparatus of an active ion etching method is shown. An upper electrode 12 and a lower electrode 14 on which a semiconductor substrate 13 to be processed is installed are arranged inside a reaction chamber 11 provided with an air supply system and an exhaust system (not shown).
A high-frequency power source 15, which is connected to each electrode 12, 14 outside the
16 are arranged. At least the inner surface of the side wall forming the reaction chamber 11 is coated with a protective film having strong plasma resistance (that is, high hardness), here a Y 2 O 3 film (yttria film) 17.
【００１０】上記したシリコン酸化膜３のドライエッチ
ング条件は以下に示す通りである。
（ドライエッチング条件１）
Ｃ4Ｆ8流量 ２０ml/ 分
Ｏ2流量 １５ml/ 分
Ａｒ流量 ５００ml/ 分
圧力 ５Pa
投入電力（上部） １０００W
投入電力（下部） １０００W
基板温度 ２０℃The dry etching conditions for the above-mentioned silicon oxide film 3 are as follows. (Dry etching condition 1) C 4 F 8 flow rate 20 ml / min O 2 flow rate 15 ml / min Ar flow rate 500 ml / min pressure 5 Pa Input power (upper) 1000 W Input power (lower) 1000 W Substrate temperature 20 ° C.
【００１１】[0011]
【発明が解決しようとする課題】ところで、上記したよ
うにしてスタック型構造容量を形成する工程では、図６
(b) に示すようにシリコン酸化膜３をオーバーエッチン
グする際に、Ｐｔ膜２の表面がＣ4Ｆ8/Ｏ2/Ａｒプラズ
マに曝されることになる。By the way, in the step of forming the stack type structure capacitor as described above, the process shown in FIG.
As shown in (b), when the silicon oxide film 3 is overetched, the surface of the Pt film 2 is exposed to C 4 F 8 / O 2 / Ar plasma.
【００１２】そこで、Ｐｔ膜２の表面がフッ素系プラズ
マに曝されることによる影響を調べるために、シリコン
酸化膜３のオーバーエッチング（したがってＰｔエッ
チ）の前後の反応室１１の内部の不純物を分析した。具
体的には、反応室１１の壁に、デバイス特性に影響を与
えると考えられるＹを含むＹ2Ｏ3膜１７でコーティング
が施されていることを考慮して、Ｐｔ，Ｙに着目して、
半導体基板１に付着したＰｔ，Ｙの原子数をＩＣＰ質量
分析法で分析した。Therefore, in order to investigate the influence of the surface of the Pt film 2 exposed to the fluorine-based plasma, impurities inside the reaction chamber 11 before and after the over-etching of the silicon oxide film 3 (hence Pt etching) are analyzed. did. Specifically, considering that the wall of the reaction chamber 11 is coated with the Y 2 O 3 film 17 containing Y, which is considered to affect the device characteristics, attention is paid to Pt and Y. ,
The number of Pt and Y atoms attached to the semiconductor substrate 1 was analyzed by ICP mass spectrometry.
【００１３】結果は図８に示す通りであり、Ｐｔ処理前
として示したオーバーエッチ前には反応室１１のＹ汚染
は観察されなかったが（検出限界以下）、Ｐｔ処理後と
して示したオーバーエッチ後には反応室１１のＹ汚染が
観察された（Ｙ：６×１０11atoms/cm2）。図中、Ｅ＋
ｎは１０のｎ乗を示す。The results are shown in FIG. 8, and although Y contamination of the reaction chamber 11 was not observed before the overetching shown before Pt treatment (below the detection limit), the overetching shown after Pt treatment was performed. After that, Y contamination of the reaction chamber 11 was observed (Y: 6 × 10 11 atoms / cm 2 ). E + in the figure
n indicates 10 to the n-th power.
【００１４】これは、次のような理由に拠るものと考え
られる。プラズマから供給されたフッ素イオンもしくは
フッ素ラジカルとＰｔとが反応して、ＰｔＦ4，ＰｔＦ6
等が生成する。これらの反応生成物ＰｔＦｘは強力なル
イス酸であり、反応性が非常に強いため、反応室１１の
壁面のコーティングに用いられているＹ2Ｏ3を還元し、
それにより放出されたＹ（イットリウム）が半導体基板
１に供給される。It is considered that this is due to the following reasons. The fluorine ions or fluorine radicals supplied from the plasma react with Pt to form PtF 4 , PtF 6
And so on. Since these reaction products PtFx are strong Lewis acids and have extremely strong reactivity, they reduce Y 2 O 3 used for coating the wall surface of the reaction chamber 11,
The Y (yttrium) emitted thereby is supplied to the semiconductor substrate 1.
【００１５】また、シリコン酸化膜３のオーバーエッチ
中にエッチングされたＰｔがスパッタ効果により反応室
１１の壁面に付着し、触媒効果を発揮して、プラズマ中
の粒子と前記壁面のＹ2Ｏ3との反応を容易にし、それに
より放出されたＹが半導体基板１に供給される、という
メカニズムも存在すると考えられる。Further, Pt etched during the over-etching of the silicon oxide film 3 adheres to the wall surface of the reaction chamber 11 due to the sputtering effect and exerts a catalytic effect to particles in the plasma and Y 2 O 3 on the wall surface. It is considered that there is also a mechanism that facilitates the reaction with and the Y released thereby is supplied to the semiconductor substrate 1.
【００１６】このようにして供給されたＹは半導体基板
１に打ち込まれ、トランジスタの特性の劣化を引き起こ
すことになる。反応室１１の壁面のコーティングに用い
られるプラズマ耐性の強い材料としては、上記したＹ2
Ｏ3の他に、Ａｌ2Ｏ3（アルマイト）、ＳｉＣ（炭化ケ
イ素）等があるが、これらによってコーティングされた
反応室１１でも半導体基板１の汚染が同様に観測され
る。The Y thus supplied is implanted into the semiconductor substrate 1 and causes deterioration of the characteristics of the transistor. As the material having strong plasma resistance used for coating the wall surface of the reaction chamber 11, Y 2 mentioned above is used.
In addition to O 3 , there are Al 2 O 3 (alumite), SiC (silicon carbide), and the like, and the contamination of the semiconductor substrate 1 is similarly observed in the reaction chamber 11 coated with these.
【００１７】本発明は上記問題点に鑑み、Ｐｔ上のシリ
コン酸化膜のドライエッチング時に発生する反応室壁材
料による汚染を抑制することを目的とするものである。In view of the above problems, it is an object of the present invention to suppress the contamination of the silicon oxide film on Pt due to the material of the reaction chamber wall, which occurs during dry etching.
【００１８】[0018]
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、Ｐｔ上のシリコン酸化膜もしくはシリコ
ン窒化膜をドライエッチングする際に、壁面が石英で覆
われた反応室を用いることで、Ｐｔと壁材料との反応を
抑制するようにしたものである。In order to solve the above problems, the present invention uses a reaction chamber whose wall surface is covered with quartz when dry etching a silicon oxide film or a silicon nitride film on Pt. Thus, the reaction between Pt and the wall material is suppressed.
【００１９】請求項１記載の発明は、白金膜上に堆積さ
れたシリコン酸化膜もしくはシリコン窒化膜を、壁面が
石英で覆われた反応室内でドライエッチングすることを
特徴とするもので、オーバーエッチングにより白金がプ
ラズマに曝され、プラズマ中のラジカルやイオンと反応
しても、その副生成物によって石英から、デバイスの特
性を劣化させる不純物が放出されることはなく、反応室
の被覆材料による汚染を防止あるいは低減できる。The invention according to claim 1 is characterized in that a silicon oxide film or a silicon nitride film deposited on a platinum film is dry-etched in a reaction chamber whose wall surface is covered with quartz. When platinum is exposed to plasma by the reaction and reacts with radicals and ions in the plasma, the by-products do not release impurities that deteriorate the characteristics of the device from quartz, and contamination by the coating material in the reaction chamber Can be prevented or reduced.
【００２０】請求項２記載の発明は、請求項１記載のド
ライエッチング方法において、エッチングガスとしてフ
ッ素系ガスを使用することを特徴とするもので、白金に
対して一般に用いられるフッ素系ガスによれば、ＰｔＦ
ｘで示される強力なルイス酸が副成物として生成する
が、そのルイス酸によって石英から、デバイスの特性を
劣化させる不純物が放出されることはなく、石英自体の
侵食も生じにくい。このことから逆に、フッ素系ガスを
好適に使用可能となる。The invention according to claim 2 is characterized in that in the dry etching method according to claim 1, a fluorine-based gas is used as an etching gas, and a fluorine-based gas generally used for platinum is used. For example, PtF
A strong Lewis acid represented by x is generated as a by-product, but the Lewis acid does not release impurities that deteriorate the characteristics of the device from quartz, and the corrosion of quartz itself is unlikely to occur. From this, on the contrary, the fluorine-based gas can be preferably used.
【００２１】請求項３記載の発明は、請求項１記載のド
ライエッチング方法において、白金膜とシリコン酸化膜
もしくはシリコン窒化膜との間に、窒化チタンアルミニ
ウム、窒化チタンシリコン、窒化チタンの内の一種であ
る密着層が形成されていることを特徴とするもので、こ
のような密着層に対してはシリコン酸化膜もしくはシリ
コン窒化膜を選択的にエッチングできるので、密着層の
上でエッチングをストップさせることが可能であり、白
金とプラズマとから、汚染源となる副生成物が生成する
のを回避できる。According to the third aspect of the present invention, in the dry etching method according to the first aspect, one of titanium aluminum nitride, titanium silicon nitride, and titanium nitride is provided between the platinum film and the silicon oxide film or the silicon nitride film. It is characterized in that the adhesion layer is formed, and since the silicon oxide film or the silicon nitride film can be selectively etched with respect to such an adhesion layer, the etching is stopped on the adhesion layer. It is possible to avoid the generation of a by-product which is a pollution source from platinum and plasma.
【００２２】請求項４記載の発明は、請求項１記載のド
ライエッチング方法において、白金膜上に、窒化チタン
アルミニウム、窒化チタンシリコン、窒化チタンの内の
一種である密着層を介して、シリコン酸化膜もしくはシ
リコン窒化膜が堆積されたウエハについて、前記シリコ
ン酸化膜もしくはシリコン窒化膜と密着層とを順次にド
ライエッチングするに際して、少なくとも前記シリコン
酸化膜もしくはシリコン窒化膜のドライエッチングを、
壁面が石英で覆われた反応室内で行なうことを特徴とす
る。これによれば、密着層をエッチングする際には白金
がプラズマに曝され副成物が生成するので、壁面が石英
で覆われた反応室を用いる必要があるが、シリコン酸化
膜もしくはシリコン窒化膜のエッチングは密着層の存在
を利用してその上でストップさせるようにすれば、白金
がプラズマに曝され汚染源となる副成物が生成するのを
回避できるので、必ずしも壁面が石英で覆われた反応室
を用いる必要はない。よって、反応室の選択幅が広が
る。According to a fourth aspect of the present invention, in the dry etching method according to the first aspect, silicon oxide is formed on the platinum film through an adhesion layer which is one of titanium aluminum nitride, titanium silicon nitride and titanium nitride. When the silicon oxide film or the silicon nitride film and the adhesion layer are sequentially dry-etched with respect to the wafer on which the film or the silicon nitride film is deposited, at least the dry etching of the silicon oxide film or the silicon nitride film is performed.
It is characterized in that it is carried out in a reaction chamber whose wall surface is covered with quartz. According to this, when etching the adhesion layer, platinum is exposed to plasma and by-products are generated, so it is necessary to use a reaction chamber whose wall surface is covered with quartz. If the etching of (1) is stopped by utilizing the existence of the adhesion layer, it is possible to avoid the production of by-products that are a source of pollution by exposing platinum to plasma, so the wall surface is not always covered with quartz. It is not necessary to use a reaction chamber. Therefore, the selection range of the reaction chamber is widened.
【００２３】請求項５記載の発明は、請求項４記載のド
ライエッチング方法において、シリコン酸化膜もしくは
シリコン窒化膜のドライエッチングをフッ素系ガスによ
り行うことを特徴とするもので、フッ素系ガスを用いる
ことにより、シリコン酸化膜もしくはシリコン窒化膜を
速やかにエッチングできる。According to a fifth aspect of the present invention, in the dry etching method according to the fourth aspect, the silicon oxide film or the silicon nitride film is dry-etched with a fluorine-based gas, and a fluorine-based gas is used. As a result, the silicon oxide film or the silicon nitride film can be etched quickly.
【００２４】請求項６記載の発明は、請求項４記載のド
ライエッチング方法において、密着層のドライエッチン
グを塩素系ガスにより行なうことを特徴とするもので、
塩素系ガスを用いることにより、フッ素系ガスを用いる
場合のような強力なルイス酸の生成、それによる石英の
侵食を回避できる。よって、反応室のメンテナンス周期
の延長、メンテナンス性の向上を図ることが可能とな
る。The invention according to claim 6 is characterized in that, in the dry etching method according to claim 4, the adhesion layer is dry-etched with a chlorine-based gas.
By using a chlorine-based gas, it is possible to avoid the formation of a strong Lewis acid, which is the case when a fluorine-based gas is used, and thus the erosion of quartz. Therefore, it is possible to extend the maintenance cycle of the reaction chamber and improve the maintainability.
【００２５】請求項７記載の発明は、請求項２または請
求項５のいずれかに記載のドライエッチング方法におい
て、フッ素系ガスがＣＦ4，ＣＨＦ3，ＣＨ2Ｆ2，Ｃ
2Ｆ6，Ｃ 4Ｆ6，Ｃ5Ｆ8，Ｃ4Ｆ8の内の少なくとも１種を
含むことを特徴とする。The invention according to claim 7 is the invention according to claim 2 or the contract.
The dry etching method according to any one of claim 5
Fluorine gas is CFFour, CHF3, CH2F2, C
2F6, C FourF6, CFiveF8, CFourF8At least one of
It is characterized by including.
【００２６】請求項８記載の発明は、請求項６記載のド
ライエッチング方法において、塩素系ガスがＣｌ2，Ｈ
Ｃｌ，ＢＣｌ3の内の少なくとも１種を含むことを特徴
とする。The invention according to claim 8 is the dry etching method according to claim 6, wherein the chlorine-based gas is Cl 2 , H.
It is characterized by containing at least one of Cl and BCl 3 .
【００２７】請求項９記載の発明は、白金膜上に、窒化
チタンアルミニウム、窒化チタンシリコン、窒化チタン
の内の一種である密着層を介して、シリコン酸化膜もし
くはシリコン窒化膜が堆積されたウエハのためのドライ
エッチング装置であって、少なくとも一方が石英によっ
て壁面が覆われ、前記石英で覆われた一方において前記
シリコン酸化膜もしくはシリコン窒化膜のドライエッチ
ングを行ない、他方において前記密着層のドライエッチ
ングを行なうように構成された２つの反応室と、前記石
英で覆われた一方の反応室から他方の反応室へウエハを
搬送する真空搬送手段とを備えたことを特徴とする。According to a ninth aspect of the present invention, a wafer in which a silicon oxide film or a silicon nitride film is deposited on a platinum film via an adhesion layer which is one of titanium aluminum nitride, titanium silicon nitride and titanium nitride A dry etching apparatus for at least one of which the wall surface is covered with quartz, wherein one side covered with the quartz performs dry etching of the silicon oxide film or the silicon nitride film, and the other side performs dry etching of the adhesion layer. And a vacuum transfer means for transferring a wafer from one reaction chamber covered with quartz to the other reaction chamber.
【００２８】これによれば、密着層のエッチングは、壁
面が石英で覆われた反応室で行なうことで、壁材料に基
づく汚染を抑制できる。シリコン酸化膜もしくはシリコ
ン窒化膜のエッチングは、石英でもよいが、石英以外の
コーティング材料で覆われた反応室で行なうことで、エ
ッチングに寄与するラジカルの石英による消費を回避
し、エッチング速度の低下、選択比の変動を防止し、反
応室のメンテナンス周期の延長、メンテナンス性の向上
を図ることが可能となる。また真空搬送手段によって、
２つの反応室間の移載時におけるウエハへの異物の付
着、それによる歩留まり低下、大気搬送時に起こる水分
の付着を抑制できる。According to this, since the adhesion layer is etched in the reaction chamber whose wall surface is covered with quartz, contamination due to the wall material can be suppressed. Quartz may be used for etching the silicon oxide film or the silicon nitride film, but by performing the etching in a reaction chamber covered with a coating material other than quartz, consumption of radicals that contribute to etching by quartz is avoided, and the etching rate is reduced. It is possible to prevent the variation of the selection ratio, extend the maintenance cycle of the reaction chamber, and improve the maintainability. Also, by the vacuum transfer means,
It is possible to prevent foreign matter from adhering to the wafer during transfer between the two reaction chambers, resulting in a reduction in yield, and water from adhering to the atmosphere.
【００２９】[0029]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
（実施の形態１）本発明の実施の形態１におけるドライ
エッチング方法を説明する。このドライエッチング方法
は、先に図６を用いて説明したスタック型構造容量の形
成工程で実施されるが、ドライエッチング工程のみ、図
面を用いて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) A dry etching method in Embodiment 1 of the present invention will be described. This dry etching method is performed in the step of forming the stack type structure capacitor described above with reference to FIG. 6, but only the dry etching step will be described with reference to the drawings.
【００３０】図１は、この実施の形態１のドライエッチ
ング方法を実施するためのドライエッチング装置を示
す。このドライエッチング装置は先に図６を用いて説明
した従来装置とほぼ同様の構成を有しており、反応室１
１の側壁（好ましくは天部および底部も）の内面が石英
ウォール１８で覆われている点で従来装置と相違してい
る。石英ウォール１８中には、デバイスの性能を劣化さ
せる汚染源となるＹ，Ａｌ等の元素は含まれていない。FIG. 1 shows a dry etching apparatus for carrying out the dry etching method of the first embodiment. This dry etching apparatus has almost the same configuration as the conventional apparatus described above with reference to FIG.
This is different from the conventional device in that the inner surface of the side wall (preferably also the top and bottom) of No. 1 is covered with the quartz wall 18. The quartz wall 18 does not contain elements such as Y and Al that are sources of pollution that deteriorate the performance of the device.
【００３１】エッチング対象は、図２（ａ）に示すよう
な、半導体基板１上に白金膜２，シリコン酸化膜３を堆
積し、フォトレジスト４をパターニングしたウエハであ
る。このウエハに対して、図２（ｂ）に示すように、フ
ォトレジスト４をマスクとして、シリコン酸化膜３をド
ライエッチングする。ドライエッチング条件は、上述し
たドライエッチング条件１と同一であり、Ｃ4Ｆ8，
Ｏ2，Ａｒの混合ガスを用いる。The etching target is a wafer having a platinum film 2 and a silicon oxide film 3 deposited on a semiconductor substrate 1 and a photoresist 4 patterned as shown in FIG. 2 (a). As shown in FIG. 2B, the silicon oxide film 3 is dry-etched on this wafer using the photoresist 4 as a mask. The dry etching conditions are the same as the dry etching conditions 1 described above, and C 4 F 8 ,
A mixed gas of O 2 and Ar is used.
【００３２】このため、シリコン酸化膜３のオーバーエ
ッチ時に、上述したのと同様に、シリコン酸化膜３の下
地のＰｔ膜２がプラズマに曝され、プラズマ中のフッ素
ラジカルやイオンと反応してＰｔＦ4，ＰｔＦ6等が生成
するが、生成したＰｔＦ4，ＰｔＦ6等は反応室１１の壁
面を覆っている石英ウォール１８の成分と反応するもの
の、この石英ウォール１８から、デバイスの性能を劣化
させる汚染元素が半導体基板１に供給されることはな
い。よって、従来は発生していた反応室１１の壁材料に
よる汚染を抑制できる。Therefore, when the silicon oxide film 3 is over-etched, the Pt film 2 underlying the silicon oxide film 3 is exposed to the plasma and reacts with fluorine radicals and ions in the plasma to cause PtF as in the case described above. Although 4 , PtF 6 and the like are generated, the generated PtF 4 , PtF 6 and the like react with the components of the quartz wall 18 covering the wall surface of the reaction chamber 11, but the quartz wall 18 deteriorates the performance of the device. The contaminant element is not supplied to the semiconductor substrate 1. Therefore, it is possible to suppress the contamination caused by the wall material of the reaction chamber 11, which has been conventionally generated.
【００３３】石英ウォール１８を用いることによる汚染
抑制効果を評価するために、上述した評価方法と同様に
して、シリコン酸化膜３のオーバーエッチ（したがって
Ｐｔエッチ）の前後で、半導体基板１に付着した不純物
をＩＣＰ質量分析法で分析した。結果は図３に示す通り
であり、不純物としてＰｔは検出されたが、反応室の壁
材料に起因すると考えられる汚染元素は検出されなかっ
た。
（実施の形態２）本発明の実施の形態２におけるドライ
エッチング方法を説明する。このドライエッチング方法
は、シリコン酸化膜とＰｔ膜とを密着させるために窒化
チタンシリコン（ＴｉＳｉＮ）を用いたスタック型構造
容量の形成工程で実施される。In order to evaluate the effect of suppressing contamination by using the quartz wall 18, the silicon oxide film 3 was adhered to the semiconductor substrate 1 before and after overetching (thus, Pt etching) in the same manner as the above-described evaluation method. Impurities were analyzed by ICP mass spectrometry. The results are as shown in FIG. 3, and Pt was detected as an impurity, but the pollutant element which is considered to be caused by the wall material of the reaction chamber was not detected. (Second Embodiment) A dry etching method according to a second embodiment of the present invention will be described. This dry etching method is carried out in a step of forming a stack type structure capacitor using titanium silicon nitride (TiSiN) to bring the silicon oxide film and the Pt film into close contact with each other.
【００３４】図４は、上記したスタック型構造容量を形
成する工程断面図である。まず、図４（ａ）に示すよう
に、半導体基板１上にＰｔ膜２，ＴｉＳｉＮ膜７，シリ
コン酸化膜３を順次に堆積し、リソグラフィー法によっ
てフォトレジスト４のパターニングを行う。4A to 4C are sectional views showing steps of forming the above-mentioned stack type structure capacitor. First, as shown in FIG. 4A, the Pt film 2, the TiSiN film 7 and the silicon oxide film 3 are sequentially deposited on the semiconductor substrate 1, and the photoresist 4 is patterned by the lithography method.
【００３５】このようにして形成されたウエハをエッチ
ング対象として、上述した図１のドライエッチング装置
を用いて、図４（ｂ）に示すように、フォトレジスト４
をマスクとして、シリコン酸化膜３をドライエッチング
する。ドライエッチング条件は上述したドライエッチン
グ条件１と同一であり、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガス
を用いる。As shown in FIG. 4B, the photoresist 4 thus formed is used as an etching target, using the dry etching apparatus shown in FIG.
Using the as a mask, the silicon oxide film 3 is dry-etched. The dry etching conditions are the same as the dry etching conditions 1 described above, and a mixed gas of C 4 F 8 , O 2 and Ar is used.
【００３６】このようなフッ化炭素ガスを主体としたプ
ラズマでドライエッチングを行なう際には、
（シリコン酸化膜のエッチ速度）＞（ＴｉＳｉＮのエッ
チ速度）
となり、選択比（シリコン酸化膜/ＴｉＳｉＮ）に基づ
き、図示したようにＴｉＳｉＮ膜７の上でエッチングを
ストップさせることが可能である。よって、Ｐｔがプラ
ズマに曝されることに起因する問題は回避できる。When dry etching is carried out with such a plasma containing mainly a fluorocarbon gas, (etching rate of silicon oxide film)> (etching rate of TiSiN), and the selection ratio (silicon oxide film / TiSiN) Based on the above, it is possible to stop the etching on the TiSiN film 7 as shown in the figure. Therefore, the problem caused by Pt being exposed to plasma can be avoided.
【００３７】次に、図４（ｃ）に示すように、フォトレ
ジスト４，シリコン酸化膜３をマスクとして、ＴｉＳｉ
Ｎ膜７をドライエッチングする。ドライエッチング条件
は以下ドライエッチング条件２であり、Ｃｌ2，Ａｒの
混合ガスを用いる。Next, as shown in FIG. 4C, using the photoresist 4 and the silicon oxide film 3 as a mask, TiSi is used.
The N film 7 is dry-etched. The dry etching condition is the dry etching condition 2 below, and a mixed gas of Cl 2 and Ar is used.
【００３８】（ドライエッチング条件２）
Ｃｌ2 流量 ２０ml/ 分
Ａｒ流量 ５００ml/ 分
圧力 ５Pa
投入電力（上部） ５００W
投入電力（下部） ２５０W
基板温度 ２０℃
このような塩素系ガスを主体としたプラズマでシリコン
酸化膜３の下地のＴｉＳｉＮ膜７をドライエッチングす
る際には、オーバーエッチによってＰｔ膜２が露出して
も、フッ素系ガスを用いる時に発生するＰｔＦｘのよう
な強力なルイス酸は発生せず、当然ながらＰｔＦｘによ
る石英ウォール１８の侵食は生じない。よって、反応室
１１のメンテナンス周期の延長、メンテナンス性の向上
が可能となる。(Dry etching condition 2) Cl 2 flow rate 20 ml / min Ar flow rate 500 ml / min pressure 5 Pa input power (upper) 500 W input power (lower) 250 W Substrate temperature 20 ° C. When the TiSiN film 7 underlying the silicon oxide film 3 is dry-etched, even if the Pt film 2 is exposed by overetching, a strong Lewis acid such as PtFx generated when using a fluorine-based gas is not generated. Of course, the erosion of the quartz wall 18 by PtFx does not occur. Therefore, it is possible to extend the maintenance cycle of the reaction chamber 11 and improve the maintainability.
【００３９】ドライエッチングの終了後には、従来と同
様にして、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６か
らなる上部電極を形成する。なお、シリコン酸化膜３の
エッチ時には、上記したように下地のＴｉＳｉＮ膜７の
上でエッチングをストップさせることが可能であるた
め、つまりオーバーエッチングにならないようにストッ
プさせることが可能であるため、このシリコン酸化膜３
のエッチングについては、壁面がＹ2Ｏ3などでコーティ
ングされた別途の反応室を用いることも可能である。
（実施の形態３）本発明の実施の形態３におけるドライ
エッチング方法を説明する。このドライエッチング方法
は、上記した実施の形態２で説明したスタック型構造容
量の形成工程で実施するので、図４を援用して説明す
る。After the dry etching is completed, the upper electrode made of the Pt film 6 with the BST film 5 as the capacitance insulating film is formed in the same manner as in the conventional case. Since the etching can be stopped on the underlying TiSiN film 7 during the etching of the silicon oxide film 3, that is, the etching can be stopped so as not to cause overetching. Silicon oxide film 3
For the above etching, it is possible to use a separate reaction chamber whose wall surface is coated with Y 2 O 3 or the like. (Embodiment 3) A dry etching method according to Embodiment 3 of the present invention will be described. This dry etching method is carried out in the step of forming the stacked structure capacitor described in the second embodiment, and therefore will be described with reference to FIG.
【００４０】図５は、この実施の形態３のドライエッチ
ング方法を実施するためのドライエッチング装置の構成
を示す。このドライエッチング装置では、ウエハ１９を
格納するためのカセット室２０とウエハ移載室２１とが
接続して配置され、ウエハ移載室２１の両側に、壁面が
Ｙ2Ｏ3で覆われた（以下、Ｙ2Ｏ3被覆されたという）第
１反応室２２と壁面が石英ウォールで覆われた（以下、
石英被覆されたという）第２反応室２３とが接続されて
いて、ウエハ移載室２１，真空搬送機構２４により、ウ
エハ１９を大気にさらすことなく第１反応室２２と第２
反応室２３との間を移載することが可能である。FIG. 5 shows the structure of a dry etching apparatus for carrying out the dry etching method according to the third embodiment. In this dry etching apparatus, a cassette chamber 20 for storing a wafer 19 and a wafer transfer chamber 21 are connected to each other, and the wall surfaces of both sides of the wafer transfer chamber 21 are covered with Y 2 O 3 ( Hereinafter, the first reaction chamber 22 and the wall surface which are said to be covered with Y 2 O 3 are covered with a quartz wall (hereinafter,
The second reaction chamber 23 (which is said to be covered with quartz) is connected to the first reaction chamber 22 and the second reaction chamber 22 by the wafer transfer chamber 21 and the vacuum transfer mechanism 24 without exposing the wafer 19 to the atmosphere.
Transfer to and from the reaction chamber 23 is possible.
【００４１】ドライエッチングの対象のウエハ１９は、
図４（ａ）に示したような、半導体基板１上に白金膜
２，ＴｉＳｉＮ膜７，シリコン酸化膜３を順次に堆積
し、フォトレジスト４をパターニングしたものである。
このウエハ１９は、ドライエッチング装置の前工程で作
成しておく。The wafer 19 to be dry-etched is
As shown in FIG. 4A, a platinum film 2, a TiSiN film 7 and a silicon oxide film 3 are sequentially deposited on a semiconductor substrate 1 and a photoresist 4 is patterned.
This wafer 19 is created in the previous step of the dry etching apparatus.
【００４２】そして、図５に示したドライエッチング装
置を用いて、図４（ｂ），（ｃ）の工程と同様にして、
シリコン酸化膜３、ＴｉＳｉＮ膜７のドライエッチング
を行う。Then, using the dry etching apparatus shown in FIG. 5, in the same manner as in the steps of FIGS. 4B and 4C,
Dry etching of the silicon oxide film 3 and the TiSiN film 7 is performed.
【００４３】その際には、真空搬送機構によりウエハ１
９を、カセット室２０から移載室２１を経由して、Ｙ2
Ｏ3被覆された第１反応室２２に搬入し、この第１反応
室２２内でウエハ１９のシリコン酸化膜３を上述したド
ライエッチング条件１にてドライエッチングする。At this time, the wafer 1 is transferred by the vacuum transfer mechanism.
9 from the cassette chamber 20 via the transfer chamber 21 to Y 2
The silicon oxide film 3 on the wafer 19 is dry-etched in the first reaction chamber 22 covered with O 3 in the first reaction chamber 22 under the dry etching condition 1 described above.
【００４４】次に、ウエハ１９を第１反応室２２から取
り出し、ウエハ移載室２１を経由して、石英被覆された
第２反応室２３に移載し、この第２反応室２３内でウエ
ハ１９のＴｉＳｉＮ膜７を上述したドライエッチング条
件２にてドライエッチングする。Next, the wafer 19 is taken out of the first reaction chamber 22, transferred to the second reaction chamber 23 covered with quartz via the wafer transfer chamber 21, and the wafer is placed in the second reaction chamber 23. The TiSiN film 7 of 19 is dry-etched under the dry etching condition 2 described above.
【００４５】次に、ウエハ１９を第２反応室２３から取
り出し、ウエハ移載室２１を経由してカセット室２０に
移載し、ドライエッチング装置の後工程へ搬出する。そ
して、ドライエッチング装置の後工程で、従来と同様に
して、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６からな
る上部電極を形成する。Next, the wafer 19 is taken out of the second reaction chamber 23, transferred to the cassette chamber 20 via the wafer transfer chamber 21, and carried out to the subsequent step of the dry etching apparatus. Then, in a subsequent step of the dry etching apparatus, the upper electrode made of the Pt film 6 using the BST film 5 as a capacitive insulating film is formed in the same manner as the conventional method.
【００４６】つまり、上記したドライエッチング装置で
は、シリコン酸化膜３はＹ2Ｏ3被覆された第１反応室２
２内でオーバーエッチングにならないようにエッチング
し、ＴｉＳｉＮ膜７は石英被覆された第２反応室２２内
でエッチングする。That is, in the dry etching apparatus described above, the silicon oxide film 3 is covered with Y 2 O 3 in the first reaction chamber 2.
The TiSiN film 7 is etched in the second reaction chamber 22 covered with quartz so as not to be over-etched in 2.
【００４７】このため、第１反応室２２ではＰｔは露出
せず、Ｐｔに起因する壁材料からの汚染物質の放出は発
生しない。また第２反応室２３では、塩素系ガスを用い
るため、フッ素系ガスを用いるときのような強力なルイ
ス酸ＰｔＦｘは発生せず、当然ながらルイス酸ＰｔＦｘ
による石英ウォールの侵食は発生しない。よって、第１
反応室２１のメンテナンス周期の延長、メンテナンス性
の向上を図ることが可能となる。Therefore, Pt is not exposed in the first reaction chamber 22, and the contaminants are not released from the wall material due to Pt. Further, since chlorine-based gas is used in the second reaction chamber 23, strong Lewis acid PtFx unlike in the case of using fluorine-based gas is not generated.
No erosion of the quartz wall due to Therefore, the first
It is possible to extend the maintenance cycle of the reaction chamber 21 and improve the maintainability.
【００４８】さらに、両ドライエッチング加工とも石英
被覆された反応室で行う場合には、この石英にプラズマ
中のフッ素ラジカルが反応するため、シリコン酸化膜３
のエッチングに寄与するフッ素ラジカルが実質的に減少
し、エッチング速度が低下し、それとともに選択比が変
動することが懸念されるが、このドライエッチング装置
では、シリコン酸化膜３のエッチングをＹ2Ｏ3被覆され
た第１反応室２２で行なうので、こうした理由によるエ
ッチング速度の低下、選択比の変動は生じない。Furthermore, when both dry etching processes are performed in a reaction chamber covered with quartz, the silicon oxide film 3 is used because fluorine radicals in plasma react with the quartz.
Decreased fluorine radicals contribute to the etching substantially reduces the etch rate, but the selection ratio with it is feared that variations in this dry etching apparatus, the etching of the silicon oxide film 3 Y 2 O Since it is carried out in the first reaction chamber 22 coated with 3), the etching rate is not lowered and the selection ratio is not changed due to such reasons.
【００４９】しかも、ウエハ移載室２１を経て真空搬送
するので、第１および第２の反応室２２，２３間の移載
時におけるウエハ１９への異物の付着、それによる歩留
まり低下、大気搬送時に起こる水分の付着を抑制でき
る。Moreover, since the wafer is vacuum transferred through the wafer transfer chamber 21, foreign matter adheres to the wafer 19 during transfer between the first and second reaction chambers 22 and 23, resulting in a decrease in yield and during atmospheric transfer. It is possible to suppress the adhesion of moisture that occurs.
【００５０】なお、上記した各実施の形態ではシリコン
酸化膜３をドライエッチングする反応室をＹ2Ｏ3被覆し
た例を挙げたが、Ａｌ2Ｏ3被覆もしくはＳｉＣ被覆した
反応室を用いても同様の効果が得られる。Although the reaction chamber for dry etching the silicon oxide film 3 is coated with Y 2 O 3 in each of the above embodiments, a reaction chamber coated with Al 2 O 3 or SiC may be used. The same effect can be obtained.
【００５１】また、Ｐｔエッチ時のマスクにシリコン酸
化膜３を用いた例を挙げたが、シリコン窒化膜を用いた
場合も同様の効果が得られる。また、Ｐｔ膜２とシリコ
ン酸化膜３との間の密着層として、ＴｉＳｉＮ（窒化チ
タンシリコン）を用いた例を挙げたが、ＴｉＮ（窒化チ
タン）、ＴｉＡｌＮ（窒化チタンアルミニウム）を用い
ても同様の効果が得られる。Although the example in which the silicon oxide film 3 is used as the mask at the time of Pt etching has been described, the same effect can be obtained when the silicon nitride film is used. Further, although an example using TiSiN (titanium silicon nitride) as the adhesion layer between the Pt film 2 and the silicon oxide film 3 has been given, the same applies when TiN (titanium nitride) or TiAlN (titanium aluminum nitride) is used. The effect of is obtained.
【００５２】フッ素系ガスとしては、ＣＦ4，ＣＨＦ3，
ＣＨ2Ｆ2，Ｃ2Ｆ6，Ｃ4Ｆ6，Ｃ5Ｆ8，Ｃ4Ｆ8のうち少な
くとも１種を含むガスを使用できる。塩素系ガスとして
は、Ｃｌ2，ＨＣｌ，ＢＣｌ3のうち少なくとも１種を含
むガスを使用できる。As the fluorine-based gas, CF 4 , CHF 3 ,
A gas containing at least one of CH 2 F 2 , C 2 F 6 , C 4 F 6 , C 5 F 8 and C 4 F 8 can be used. As the chlorine-based gas, a gas containing at least one of Cl 2 , HCl and BCl 3 can be used.
【００５３】[0053]
【発明の効果】以上のように本発明によれば、Ｐｔ膜上
に堆積されたシリコン酸化膜もしくはシリコン窒化膜の
ドライエッチングを、壁面が石英で覆われた反応室で行
なうことにより、エッチング副成物と壁材料との反応を
抑制し、壁材料から放出される重金属元素によるデバイ
スの特性劣化及び欠陥を抑制できる。As described above, according to the present invention, dry etching of a silicon oxide film or a silicon nitride film deposited on a Pt film is performed in a reaction chamber whose wall surface is covered with quartz, so that etching It is possible to suppress the reaction between the composition and the wall material, and to suppress the characteristic deterioration and defects of the device due to the heavy metal element released from the wall material.
【図１】本発明の実施の形態１におけるドライエッチン
グ方法を実施するためのドライエッチング装置の概略構
成図FIG. 1 is a schematic configuration diagram of a dry etching apparatus for performing a dry etching method according to a first embodiment of the present invention.
【図２】同実施の形態１におけるドライエッチング方法
を説明する工程断面図2A to 2C are process cross-sectional views for explaining the dry etching method according to the first embodiment.
【図３】石英ウォールで反応室側壁を覆った図１のドラ
イエッチング装置における不純物汚染の分析結果を示す
グラフFIG. 3 is a graph showing an analysis result of impurity contamination in the dry etching apparatus of FIG. 1 in which the side wall of the reaction chamber is covered with a quartz wall.
【図４】本発明の実施の形態２におけるドライエッチン
グ方法を説明する工程断面図FIG. 4 is a process cross-sectional view illustrating a dry etching method according to a second embodiment of the present invention.
【図５】本発明の実施の形態３におけるドライエッチン
グ方法を実施するためのドライエッチング装置の概略構
成図FIG. 5 is a schematic configuration diagram of a dry etching apparatus for performing a dry etching method according to a third embodiment of the present invention.
【図６】従来よりある白金下部電極を用いたスタック型
構造容量の形成方法を説明する工程断面図6A to 6C are process cross-sectional views illustrating a conventional method of forming a stack-type structural capacitor using a platinum lower electrode.
【図７】Ｙ2Ｏ3で反応室側壁を覆った従来のドライエッ
チング装置の概略構成図FIG. 7 is a schematic configuration diagram of a conventional dry etching apparatus in which a reaction chamber side wall is covered with Y 2 O 3 .
【図８】図７に示したドライエッチング装置における不
純物汚染の分析結果を示すグラフ8 is a graph showing an analysis result of impurity contamination in the dry etching apparatus shown in FIG.
１ 半導体基板 ２ Ｐｔ膜 ３ シリコン酸化膜 ４ フォトレジスト ７ ＴｉＳｉＮ膜 11 反応室 12 上部電極 13 半導体基板 14 下部電極 18 石英ウォール 1 Semiconductor substrate 2 Pt film 3 Silicon oxide film 4 photoresist 7 TiSiN film 11 Reaction chamber 12 Upper electrode 13 Semiconductor substrate 14 Lower electrode 18 quartz wall
フロントページの続き (72)発明者 坂森 重則 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F004 AA14 BB29 DA00 DA23 DA26 DB00 DB03 DB08 EB02 5F083 AD21 AD56 JA14 JA38 PR03Continued front page (72) Inventor Shigenori Sakamori 2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo Inside Ryo Electric Co., Ltd. F-term (reference) 5F004 AA14 BB29 DA00 DA23 DA26 DB00 DB03 DB08 EB02 5F083 AD21 AD56 JA14 JA38 PR03
Claims (9)
しくはシリコン窒化膜を、壁面が石英で覆われた反応室
内でドライエッチングするドライエッチング方法。1. A dry etching method for dry etching a silicon oxide film or a silicon nitride film deposited on a platinum film in a reaction chamber whose wall surface is covered with quartz.
用する請求項１記載のドライエッチング方法。2. The dry etching method according to claim 1, wherein a fluorine-based gas is used as the etching gas.
ン窒化膜との間に、窒化チタンアルミニウム、窒化チタ
ンシリコン、窒化チタンの内の一種である密着層が形成
されている請求項１記載のドライエッチング方法。3. The dry etching according to claim 1, wherein an adhesion layer which is one of titanium aluminum nitride, titanium silicon nitride and titanium nitride is formed between the platinum film and the silicon oxide film or the silicon nitride film. Method.
窒化チタンシリコン、窒化チタンの内の一種である密着
層を介して、シリコン酸化膜もしくはシリコン窒化膜が
堆積されたウエハについて、前記シリコン酸化膜もしく
はシリコン窒化膜と密着層とを順次にドライエッチング
するに際して、少なくとも前記シリコン酸化膜もしくは
シリコン窒化膜のドライエッチングを、壁面が石英で覆
われた反応室内で行なうドライエッチング方法。4. A titanium aluminum nitride film on a platinum film,
With respect to a wafer on which a silicon oxide film or a silicon nitride film is deposited through an adhesion layer which is one of titanium silicon nitride and titanium nitride, the silicon oxide film or the silicon nitride film and the adhesion layer are sequentially dry-etched. At this time, a dry etching method in which at least the silicon oxide film or the silicon nitride film is dry-etched in a reaction chamber whose wall surface is covered with quartz.
のドライエッチングをフッ素系ガスにより行う請求項４
記載のドライエッチング方法。5. The dry etching of the silicon oxide film or the silicon nitride film is performed with a fluorine-based gas.
The dry etching method described.
により行なう請求項４記載のドライエッチング方法。6. The dry etching method according to claim 4, wherein the dry etching of the adhesion layer is performed with a chlorine-based gas.
Ｆ2，Ｃ2Ｆ6，Ｃ4Ｆ6，Ｃ5Ｆ8，Ｃ4Ｆ8の内の少なくと
も１種を含む請求項２または請求項５のいずれかに記載
のドライエッチング方法。7. The fluorine-based gas is CF 4 , CHF 3 , CH 2
The dry etching method according to claim 2, which contains at least one of F 2 , C 2 F 6 , C 4 F 6 , C 5 F 8 , and C 4 F 8 .
内の少なくとも１種を含む請求項６記載のドライエッチ
ング方法。8. The dry etching method according to claim 6, wherein the chlorine-based gas contains at least one of Cl 2 , HCl and BCl 3 .
窒化チタンシリコン、窒化チタンの内の一種である密着
層を介して、シリコン酸化膜もしくはシリコン窒化膜が
堆積されたウエハのためのドライエッチング装置であっ
て、少なくとも一方が石英によって壁面が覆われ、前記
石英で覆われた一方において前記シリコン酸化膜もしく
はシリコン窒化膜のドライエッチングを行ない、他方に
おいて前記密着層のドライエッチングを行なうように構
成された２つの反応室と、前記石英で覆われた一方の反
応室から他方の反応室へウエハを搬送する真空搬送手段
とを備えたドライエッチング装置。9. A titanium aluminum nitride film on a platinum film,
A dry etching apparatus for a wafer in which a silicon oxide film or a silicon nitride film is deposited through an adhesion layer that is one of titanium nitride silicon nitride and titanium nitride, at least one of which has a wall surface covered with quartz. Two reaction chambers configured to dry-etch the silicon oxide film or the silicon nitride film on one side covered with the quartz, and dry-etch the adhesion layer on the other side, and one covered with the quartz. And a vacuum transfer means for transferring a wafer from the other reaction chamber to the other reaction chamber.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350871A JP3946031B2 (en) | 2001-11-16 | 2001-11-16 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350871A JP3946031B2 (en) | 2001-11-16 | 2001-11-16 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003151963A true JP2003151963A (en) | 2003-05-23 |
| JP3946031B2 JP3946031B2 (en) | 2007-07-18 |
Family
ID=19163275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001350871A Expired - Fee Related JP3946031B2 (en) | 2001-11-16 | 2001-11-16 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3946031B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005042145A (en) * | 2003-07-24 | 2005-02-17 | Toshiba Ceramics Co Ltd | Plasma corrosion resistant thermal spraying member, and its production method |
| KR100539962B1 (en) * | 2003-07-03 | 2005-12-28 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device using photoresist trimming process |
| CN114717555A (en) * | 2022-05-10 | 2022-07-08 | 重庆臻宝实业有限公司 | Method for forming rare earth oxyfluoride film |
-
2001
- 2001-11-16 JP JP2001350871A patent/JP3946031B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539962B1 (en) * | 2003-07-03 | 2005-12-28 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device using photoresist trimming process |
| JP2005042145A (en) * | 2003-07-24 | 2005-02-17 | Toshiba Ceramics Co Ltd | Plasma corrosion resistant thermal spraying member, and its production method |
| CN114717555A (en) * | 2022-05-10 | 2022-07-08 | 重庆臻宝实业有限公司 | Method for forming rare earth oxyfluoride film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3946031B2 (en) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9960031B2 (en) | Plasma processing apparatus and plasma processing method | |
| US7368392B2 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
| US6893893B2 (en) | Method of preventing short circuits in magnetic film stacks | |
| US6964928B2 (en) | Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask | |
| EP1389800A2 (en) | Method for removal of residue from a film stack using a sacrificial mask layer | |
| US6942813B2 (en) | Method of etching magnetic and ferroelectric materials using a pulsed bias source | |
| JP2006066408A (en) | Dry etching method | |
| KR20030022361A (en) | Method of etching titanium nitride | |
| US6911346B2 (en) | Method of etching a magnetic material | |
| EP0473344B1 (en) | Process for etching a conductive bi-layer structure | |
| JP2003518738A (en) | Silicon metal mask etching method | |
| JP2924723B2 (en) | Dry etching method | |
| US7413992B2 (en) | Tungsten silicide etch process with reduced etch rate micro-loading | |
| JP3318801B2 (en) | Dry etching method | |
| US7425510B2 (en) | Methods of cleaning processing chamber in semiconductor device fabrication equipment | |
| JP5297615B2 (en) | Dry etching method | |
| JP2891952B2 (en) | Method for manufacturing semiconductor device | |
| US20030047532A1 (en) | Method of etching ferroelectric layers | |
| US20070010096A1 (en) | Method for fabricating semiconductor device | |
| JP3946031B2 (en) | Manufacturing method of semiconductor device | |
| WO1996027899A1 (en) | Method for plasma etching an oxide/polycide structure | |
| JP7220603B2 (en) | METHOD AND PLASMA PROCESSING APPARATUS FOR ETCHING FILM | |
| JP2006261216A (en) | Method of forming semiconductor apparatus | |
| JP2001284326A (en) | Dry etching process and method of manufacturing semiconductor device using the same | |
| TW202412087A (en) | Methods of highly selective silicon oxide removal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |