JP2003151282A - 混成抵抗***点メモリセルアレイおよびその製造方法 - Google Patents
混成抵抗***点メモリセルアレイおよびその製造方法Info
- Publication number
- JP2003151282A JP2003151282A JP2002311294A JP2002311294A JP2003151282A JP 2003151282 A JP2003151282 A JP 2003151282A JP 2002311294 A JP2002311294 A JP 2002311294A JP 2002311294 A JP2002311294 A JP 2002311294A JP 2003151282 A JP2003151282 A JP 2003151282A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- array
- memory
- memory cells
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】実用的な寸法と電流密度特性を有する分離タ゛イオ
ート゛により高密度の製造と高速動作を可能にする抵抗性
交点メモリセルアレイを含むテ゛ータ記憶テ゛ハ゛イスの提供。 【解決手段】新規な抵抗***点メモリセルアレイ(12)を含むテ゛ータ
記憶テ゛ハ゛イス(10)とその製造方法。抵抗***点メモリセルアレイ(1
2)は、実用的な寸法と電流密度特性を有する分離タ゛イオート
゛(28)により高密度の製造と高速動作が可能になる。更
に、テ゛ータ記憶テ゛ハ゛イス(10)は、メモリセル(18)の抵抗状態のセンシ
ンク゛を妨げる可能性のある寄生電流を実質的に回避する
新規の等電位分離回路(32)を含む。抵抗***点メモリセルアレイ
(12)のメモリセル(18)は、2つ以上のメモリセル(18)の多数のク゛ルーフ
゜(26)に構成される。各ク゛ルーフ゜(26)のメモリセル(18)は、それ
ぞれのワート゛線(14)と、ヒ゛ット線(16)に結合された共通分離
タ゛イオート゛(28)との間に接続される。
ート゛により高密度の製造と高速動作を可能にする抵抗性
交点メモリセルアレイを含むテ゛ータ記憶テ゛ハ゛イスの提供。 【解決手段】新規な抵抗***点メモリセルアレイ(12)を含むテ゛ータ
記憶テ゛ハ゛イス(10)とその製造方法。抵抗***点メモリセルアレイ(1
2)は、実用的な寸法と電流密度特性を有する分離タ゛イオート
゛(28)により高密度の製造と高速動作が可能になる。更
に、テ゛ータ記憶テ゛ハ゛イス(10)は、メモリセル(18)の抵抗状態のセンシ
ンク゛を妨げる可能性のある寄生電流を実質的に回避する
新規の等電位分離回路(32)を含む。抵抗***点メモリセルアレイ
(12)のメモリセル(18)は、2つ以上のメモリセル(18)の多数のク゛ルーフ
゜(26)に構成される。各ク゛ルーフ゜(26)のメモリセル(18)は、それ
ぞれのワート゛線(14)と、ヒ゛ット線(16)に結合された共通分離
タ゛イオート゛(28)との間に接続される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、抵抗***点メモリ
セルアレイおよびその製造方法に関する。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（ＭＲＡ
Ｍ）エレメント、相変化メモリエレメント、抵抗性重合
体メモリエレメント、ポリシリコンメモリエレメント、
追記型（ライトワンス）（例えば、ヒューズまたはアン
チヒューズ（anti-fuse）を利用した）抵抗性メモリエ
レメントを有する抵抗***点メモリセルアレイを含む、
様々な抵抗***点メモリセルアレイが提案されてきてい
る。 【０００３】代表的なＭＲＡＭ記憶デバイスは、例え
ば、メモリセルのアレイを含む。ワード線がメモリセル
の行に沿って延在し、ビット線がメモリセルの列に沿っ
て延在できる。各メモリセルは、ワード線とビット線の
交点にある。各ＭＲＡＭメモリセルは、情報のビットを
磁化の向きとして記憶する。特に、各メモリセルの磁化
は、任意の所定時間において２つの安定した向きの一方
を呈する。そのような平行と反平行の２つの安定した向
きは、０と１の論理値を表す。磁化の向きは、メモリセ
ルの抵抗に影響を及ぼす。例えば、メモリセルの抵抗
は、磁化の向きが平行の場合に第１の値Ｒであり、磁化
の向きが平行から反平行に変化した場合に、メモリセル
の抵抗は、第２の値Ｒ＋ΔＲに増大できる。 【０００４】一般に、抵抗***点メモリセルの論理状態
は、選択されたメモリセルの抵抗状態をセンシングする
ことによって読み取ることができる。しかしながら、抵
抗***点メモリセルアレイ内のすべてのメモリセルは、
多数の平行経路によって相互接続されているため、一般
に、アレイ内の１つのメモリセルの抵抗状態のセンシン
グは困難である。したがって、１つの交点に見られる抵
抗は、他のワード線とビット線のメモリセルの抵抗と並
列のその交点におけるメモリセルの抵抗と等しい。さら
に、センシングされるターゲットメモリセルが、蓄積さ
れた磁化のために異なる抵抗状態を有する場合は、小さ
い電圧差が生じることがある。この小さい電圧差によっ
て、ターゲットメモリセルの抵抗状態のセンシングを妨
げることがある寄生電流または「スニークパス」電流が
生じることがある。 【０００５】 【特許文献１】米国特許第５，７９３，６９７号明細書 【特許文献２】米国特許第６，２５９，６４４号明細書 【特許文献３】米国特許第６，２５６，２４７号明細書 【特許文献４】米国特許出願第２００１／００１２２２
８号明細書 【０００６】 【発明が解決しようとする課題】したがって、高密度で
高速アクセスの抵抗***点メモリを開発する前に乗り越
えなければならない１つのハードルは、選択されたメモ
リセルに記憶されたデータをセンシングしている間、選
択された抵抗***点メモリセルを確実に分離することで
ある。一般に、そのようなメモリセルを分離するための
従来の技術は、選択トランジスタ分離技術、ダイオード
分離技術、および等電位分離技術の３つのメモリセル分
離カテゴリのうちの１つに入る。 【０００７】一般に、選択トランジスタ分離技術は、そ
れぞれの抵抗***点メモリセルと直列に選択トランジス
タを挿入する必要がある。このアーキテクチャは、一般
に、読み取りアクセス時間が速いことに特徴がある。残
念ながら、抵抗***点メモリセルアレイの下の領域が、
一般に、直列トランジスタ用に確保されており、したが
って支援回路に利用できないので、そのような直列トラ
ンジスタアーキテクチャは、一般にシリコン領域の利用
率が比較的低いという特徴もある。さらに、この分離技
術は、メモリセルを基板内の直列トランジスタに接続す
るビアのために各メモリセル内に領域を割り当てなけれ
ばならないので、メモリセルの配置密度が比較的低くな
りやすい。また、この分離技術は、一般に、読み取り回
路と並列に書き込み回路を設けるために、分離された書
き込み導体をメモリセルに追加しなければならず、書き
込み導体の配置により、必要な書き込み電界を生成する
ための書き込み電流が多くなるので、比較的大きい書き
込み電流を必要とする。一般的に、この手法は、直列ト
ランジスタを基板内に配置しなければならず、また直列
トランジスタを基板からメモリセル平面に入れる実用的
な方法がないので、１つのメモリ平面に制限される。 【０００８】ダイオード分離技術は、一般に、それぞれ
の抵抗***点メモリエレメントと直列にダイオードを挿
入する必要がある。このメモリセルアレイアーキテクチ
ャは、多重層（multi-level）の抵抗***点メモリアレ
イの構成を可能にする薄膜ダイオードによって実施され
得る（例えば、特許文献１を参照）。このアーキテクチ
ャは、高速動作の可能性を有する。このアーキテクチャ
に関連してしばしば起こる問題には、メモリセルアレイ
の電位密度に適合する最小プロセス構成サイズを有する
適切な薄膜ダイオードを提供することが含まれる。さら
に、この手法は、１つのメモリエレメントにつき１つの
ダイオードを使用し、現在では実用的なＭＲＡＭ構成と
パラメータを使用し、例えば、各ダイオードは、５〜１
５ｋＡ／ｃｍ２を伝える必要がある。そのような高い電
流密度は、高密度ＭＲＡＭアレイ内に薄膜ダイオードを
実装するには概して実際的でない。 【０００９】等電位分離技術は、一般に、直列ダイオー
ドやトランジスタを使用せずに抵抗***点メモリセルを
センシングする必要がある（例えば、特許文献２を参
照）。この手法は、製造が比較的単純なメモリエレメン
トの交点アレイによって実現され得る。この交点メモリ
セルアレイアーキテクチャは、一般に、最小構成サイズ
の回路実装技術のみにより限定される密度を有し、一般
に、比較的少ない書き込み電流を必要とする。さらに、
この手法を、多重層の抵抗***点メモリセルアレイに拡
張して、きわめて高密度のメモリを達成することは比較
的簡単である。しかしながら、等電位分離技術は、大き
なアレイで実現するには困難なことが多い。自動較正お
よび３倍サンプル読み取り技術は、等電位分離技術を使
用して大きなＭＲＡＭアレイのデータをセンシングする
ために使用されてきたが、これらのセンシングプロセス
は、一般に、読み取りセンス時間を５μｓ〜２０μｓの
範囲に制限する。 【００１０】 【課題を解決するための手段】本発明は、実用的な寸法
と電流密度特性を有する分離ダイオードにより高密度の
製造と高速動作を可能にする新規の抵抗***点メモリセ
ルアレイを含むデータ記憶デバイスを特徴とする。さら
に、本発明のデータ記憶デバイスは、メモリセルの抵抗
状態のセンシングを妨げる可能性のある寄生電流を実質
的に回避する新規の等電位分離回路を含む。 【００１１】１つの態様において、本発明は、メモリセ
ルの抵抗***点アレイと、複数のワード線と、複数のビ
ット線とを含むデータ記憶デバイスを特徴とする。メモ
リセルは、２つ以上のメモリセルの多数のグループに構
成される。各グループのメモリセルは、それぞれのワー
ド線と、ビット線に結合された共通分離ダイオードとの
間に接続される。 【００１２】本発明の実施形態は、以下の１つ以上の特
徴を含むことができる。 【００１３】多数の読み取り回路はそれぞれ、それぞれ
のビット線によってメモリセルの１つまたは複数の関連
するグループに結合されることが好ましい。読み取り回
路は、関連するグループのメモリセルに流れる電流をセ
ンシングするように動作可能であることが好ましい。各
読み取り回路は、差動アンプを含むことができる。差動
アンプは、電流モードの差動アンプとすることができ
る。差動アンプは、１つまたは複数の基準セルに流れる
電流を選択されたメモリセルに流れる電流と比較するよ
うに動作可能であることが好ましい。データ記憶デバイ
スは、さらに、それぞれが関連する読み取り回路に結合
された多数の比較器回路を含むことができる。比較器回
路は、アナログ差動センス電圧をデジタル出力読み取り
信号に変換するように動作可能であることが好ましい。 【００１４】データ記憶デバイスは、ワード線とビット
線とに結合された等電位発生器を含むことが好ましい。
等電位発生器は、抵抗***点メモリセルアレイにおける
電圧レベルを、寄生電流が選択されていないメモリセル
に流れるのを実質的に防止するように設定するように動
作可能であることが好ましい。等電位発生器は、メモリ
セルの各グループの共通分離ダイオードの入力ノードと
選択されていないワード線を共通アレイ電圧に設定する
ように動作可能である。いくつかの実施形態において、
等電位発生器は、１つまたは複数の選択されていないワ
ード線からのフィードバックに基づいて、選択されたワ
ード線の等電位分離を確立するように動作可能である。
ワード線の選択されたグループ内の選択されていないワ
ード線を共に接続して、印加されたアレイ電圧とほぼ等
しい平均フィードバック電圧を設定することができる。
１つの実施形態において、各分離ダイオードの入力ノー
ドは、それぞれの電圧フォロワトランジスタに結合さ
れ、等電位発生器は、電圧フォロワトランジスタのゲー
トに結合される。等電位発生器は、基準電圧に結合され
た第１の入力と、ワード線に結合された第２の入力と、
電圧フォロワトランジスタのゲートに結合された出力と
を有する演算増幅器回路を含むことができる。演算増幅
器回路の第２の入力は、スイッチング回路を介してワー
ド線に結合され得る。 【００１５】いくつかの実施形態において、各メモリセ
ルは、磁気ランダムアクセスメモリエレメントからなる
ことができる。 【００１６】別の態様において、本発明は、データ記憶
デバイスを作成する方法を特徴とする。この発明の方法
により、メモリセルの抵抗***点アレイが形成される。
また、複数のワード線と複数のビット線が形成される。
メモリセルは、２つ以上のメモリセルの多数のグループ
に構成される。各グループのメモリセルは、それぞれの
ワード線と、ビット線に結合された共通分離ダイオード
との間に接続される。 【００１７】本発明の他の特徴および利点は、図面およ
び特許請求の範囲を含む以下の説明から明らかになるで
あろう。 【００１８】 【発明の実施の形態】以下の説明において、類似の要素
を示すために同じ参照番号を使用する。さらに、図面
は、例示的な実施形態の主な特徴を概略的に示すように
意図されている。図面は、実際の実施形態のすべての特
徴や示した要素の相対的な寸法を示すようには意図され
ておらず、一定の縮尺で示されていない。 【００１９】図１を参照すると、１つの実施形態におい
て、データ記憶デバイス１０は、抵抗***点メモリセル
アレイ１２と、交点メモリセルアレイ１２の行に沿って
延在する複数のワード線１４と、交点メモリセルアレイ
１２の列に沿って延在する複数のビット線１６とを含
む。メモリセルアレイ１２のメモリセル１８は、磁気ラ
ンダムアクセスメモリ（ＭＲＡＭ）エレメント、相変化
メモリエレメント、抵抗性重合体メモリエレメント、ポ
リシリコンメモリエレメント、および追記型（ライトワ
ンス）（例えば、ヒューズやアンチヒューズを利用す
る）抵抗性メモリエレメントを含む、様々な従来の抵抗
性メモリエレメントのいずれとしても実施され得る。 【００２０】データ記憶デバイス１０は、また、それぞ
れのビット線１６によってメモリセル１８の１つまたは
複数の関連する組にそれぞれ結合される多数の読み取り
回路２０を含む。各読み取り回路２０は、メモリセル１
８の関連するグループ（単数または複数）のメモリセル
に流れる電流をセンシングするように動作できる。ステ
アリング回路２２は、受け取ったビット線アドレス（Ａ
ｙ）に基づいて、関連する読み取り回路２０を、選択さ
れたビット線１６に選択的に結合する。各ステアリング
回路２２は、各ビット線１６を一定のアレイ電圧（Ｖ
ＡＲＲＡＹ）の供給源または関連する読み取り回路２０
に接続する一組のスイッチを含む。ワード線復号回路２
４は、受け取ったワード線アドレス（Ａｘ）に基づい
て、特定のワード線１４を選択的に活性化する。読み取
り操作中、ワード線復号回路２４は、各ワード線１４に
一定のアレイ電圧（ＶＡＲＲＡＹ）または読み取り電位
を選択的に印加することにより、選択されたワード線１
４を活性化できる。各読み取り回路２０の出力は、デー
タ記憶デバイス１０のそれぞれの入力／出力（Ｉ／Ｏ）
パッドの入力に結合される。 【００２１】図示された実施形態では、比較的少数のメ
モリセル１８を有する抵抗***点メモリセルアレイが示
されている。しかしながら、他の実施形態は、多数のメ
モリセルを含むことができる。例えば、１つの実施形態
において、抵抗***点メモリセルアレイ１２は、メモリ
セル１８の１０２４×１０２４のアレイと、２５６個の
読み取り回路２０とを含み、各読み取り回路２０は、４
つのビット線１６のピッチに適合する。この実施形態に
おいて、４つのビット線１６のすべてが、各読み取り回
路２０に多重化されてもよい。いくつかの実施形態は、
複数層のメモリセルアレイ１２を含むことができる。そ
のような実施形態では、様々な層（level）からのビッ
ト線１６を読み取り回路１２に多重化することができ
る。 【００２２】いくつかの実施形態において、データ記憶
デバイス１０は、抵抗***点メモリアレイ１２のメモリ
セル１８に情報を書き込むための書き込み回路（図示せ
ず）を含むこともできる。 【００２３】以下で詳細に説明されるように、抵抗***
点メモリセルアレイ１２のアーキテクチャは、実用的な
寸法と電流密度特性を有する分離ダイオードによって、
高密度の製造と高速の動作を可能にする。さらに、デー
タ記憶デバイス１０は、メモリセル１８の抵抗状態のセ
ンシングを妨げる可能性がある寄生電流を実質的に防ぐ
新規な等電位分離回路を含む。 【００２４】図２を参照すると、１つの実施形態におい
て、抵抗***点メモリセルアレイ１２のメモリセル１８
は、２つ以上のメモリセル１８の多数のグループ２６に
構成される。例えば、図示された実施形態において、各
グループ２６は、３つのメモリセル１８を含む。各グル
ープ２６のメモリセル１８は、それぞれのワード線１４
と、ビット線１６に結合された共通グループ分離ダイオ
ード２８との間に接続される。抵抗***点メモリセルア
レイ１２は、実用的な寸法と電流密度特性を有する分離
ダイオードによって実現され得るアーキテクチャにおい
て、ダイオード分離アーキテクチャと関連した高速動作
の利点と、等電位分離アーキテクチャの高密度の利点を
特徴とする。いくつかの実施形態において、分離ダイオ
ード２８は、従来の薄膜ダイオード製造技術を使用して
メモリセル１８と共に作成されることができ、それによ
り、多重層の多重抵抗***点メモリアレイを構成するこ
とが可能になる。 【００２５】動作において、ターゲットメモリセルに対
応するワード線１４を選択し、それを低電位（ほぼアー
ス電位）に接続するすることによって、抵抗***点メモ
リセルアレイ１２のターゲットセル内のデータをセンシ
ングする。これと同時に、図３Ａと関連して以下に詳細
に説明されるように、ビット線１６のグループが、基準
／センス対で読み取り回路２０に接続される。等電位発
生器の出力から選択されていないビット線１６にアレイ
電位（ＶＡＲＲＡＹ）が印加される。これについては、
以下でまた説明する。等電位発生器は、選択されたビッ
ト線に結合された読み取り回路２０にビット線電圧を設
定するために制御電圧を印加し、その結果、選択された
メモリエレメントに印加される電圧が、アレイ電位（Ｖ
ＡＲＲＡ Ｙ）と等しくなる。また、等電位発生器は、選
択されていないビット線に結合されたステアリング回路
２２に制御電圧を印加して、選択されていないメモリエ
レメントに印加される電圧がアレイ電位
（ＶＡＲＲＡＹ）と等くなるように、選択されていない
ビット線の電圧を設定する。ワード線１４の選択された
グループ２９内の選択されていないワード線１４は、共
に接続され、等電位発生器への第２の入力として平均化
フィードバック電圧を生成する。等電位発生器は、印加
されたアレイ電圧（ＶＡＲＲＡＹ）とソースフォロワト
ランジスタ４４へのフィードバック電圧との差から出力
電圧（ＶＧ）を発生させて、選択された基準抵抗３６、
選択されたメモリ抵抗３８、および選択されたワード線
に接続された選択されていないメモリ抵抗３９に印加さ
れるＶＡＲＲＡＹと等しい電圧を得る。このように、選
択されたワード線に接続されたメモリエレメントは、そ
れらと他のすべてのメモリエレメントの両端に約Ｖ
ＡＲＲＡＹが印加され、選択されたビット線１６および
ワード線１４の選択されたグループ２９と関連する選択
されていないメモリエレメントの両端の電位はほぼゼロ
である。その結果、ビット線読み取り回路２０は、選択
されたメモリエレメントからのみセンス電流を受け取
る。ワード線１４の選択されていないグループは、高電
位（分離ダイオード２８の電圧降下の約２倍の大きさ）
に接続され、逆バイアスのかかった分離ダイオード２８
によって関連するビット線１４から分離される。選択さ
れていないビット線１６には電圧（ＶＧ）が印加され、
それにより、関連するメモリエレメントおよび関連する
分離ダイオード２８の両端にＶＡＲＲＡＹが印加され
る。その結果、読み取り操作中に選択されていないビッ
ト線に寄生ビット線電流が流れる。 【００２６】図３Ａと図３Ｂに示されるように、１つの
実施形態において、各読み取り回路２０は、センスアン
プ回路３０、等電位発生器回路３２、および比較器回路
３４を含む。センスアンプ３０は、電流モード差動アン
プとして実施され得る。図３Ａの実施形態において、基
準ビット線とセンスビット線のメモリセルアレイの、２
つのビット線１６が示される。基準ビット線とセンスビ
ット線は、それぞれターゲット基準セルエレメント３６
とターゲットセンスセルエレメント３８を有する等価回
路の形で示され、他のセルは、抵抗４０、４２によって
表されている。動作において、基準ビット線に生成され
る電流とセンスビット線に生成される電流との差を検出
することによって、データ「１」またはデータ「０」が
センシングされ得る。いくつかの実施形態では、基準ビ
ット線と関連したいくつかのメモリセルが存在すること
がある。他の実施形態では、１ビット当たり１つの基準
ビット線が存在できる。 【００２７】読み取り操作中、等電位発生器は、それぞ
れ選択されたビット線に１つ、１組の電圧フォロワトラ
ンジスタ４４に印加されるゲート電圧信号（ＶＧ）を発
生させる。各電圧フォロワトランジスタ４４は、それぞ
れのビット線電圧（例えばＶ ＲＥＦ，１とＶ
ＳＥＮＳＥ，１）を狭い電圧範囲に設定し、同時にセン
スアンプ回路３０のセンスノードに高インピーダンスを
提供する。電圧フォロワトランジスタ４４に流れるセン
ス電流は、グループ分離ダイオード２８を通り、次に選
択されたメモリエレメント３６、３８を通る。電圧レベ
ルＶＧは、メモリエレメント３６、３８の両端に印加さ
れる電圧ＶＲＥＦ，２とＶＳＥＮＳＥ，２が、アレイ電
圧ＶＡＲＲＡＹにきわめて近くなるように設定されるの
が好ましい。電圧Ｖ ＲＥＦ，２とＶＳＥＮＳＥ，２がＶ
ＡＲＲＡＹと等しい場合、前述したように、スニークパ
スメモリエレメント４０、４２に寄生電流は流れない。
選択されていないビット線には類似の作用が生じ、等電
位発生器の出力（ＶＧ）によって、ゲート電圧が選択さ
れていないビット線と関連するソースフォロワに印加さ
れ、Ｖ ＡＲＲＡＹとほぼ等しい電圧が選択されていない
メモリセル３９に印加され、それにより、寄生スニーク
パス電流は、関連するスニークパスメモリセル４３に流
れない。この実施形態において、グループ２６内のすべ
ての選択されていないワード線は、ノードＡで共に結合
され、等電位発生器回路３２への第２の入力としてフィ
ードバック電圧を作成するために平均電圧ＶＡを発生さ
せる。選択されていないワード線を共に接続することに
より、選択されたメモリセルに印加される電圧をサンプ
リングする分圧器回路が構成される。これらの電圧はほ
ぼ等しく、選択されていないメモリエレメントの分圧器
の出力は、選択されたメモリセルに印加されるわずかに
異なる電圧の平均を表す。１つの実施形態において、等
電位発生器回路３２は、ＶＡＲＲＡＹのソースに結合さ
れた第１の入力と、行選択復号回路（図３Ａに示してい
ない）を介して選択されていないワード線１４（ＶＡ）
に結合された第２の入力と、電圧フォロワトランジスタ
４４のゲートに結合された出力とを有する演算増幅器制
御回路として実施される。一定のアレイ電圧は、外部回
路（図示せず）から提供されてもよい。ＶＡがＶ
ＡＲＲＡＹと等しいとき、ＶＧは、ＶＲＥＦ，２、Ｖ
ＳＥＮＳＥ，２およびＶＡがすべてほぼ同じ大きさを有
し、それにより、ノードＡにわずかな電流が流れるよう
に設定される。この技術は、また、多数のセンスアンプ
が使用されるとき（すなわち、複数のビット対を同時に
センシングするとき）にも良好に動作する。 【００２８】電流ミラーセンスアンプ回路３０は、既知
の電流ミラー回路の動作と同じように動作する（例え
ば、特許文献３と特許文献４を参照）。この回路は、２
つのほぼ等しいセンス電流から大きなセンス電圧信号
（ＶＯＵＴ）を発生させることができる。 【００２９】図３Ｂに示したように、比較器回路３４
は、クロックト比較器／ラッチとして実施され得る。こ
の回路は、アナログ差分センス電圧データを信頼性の高
いフルスイングデジタルデータに変換するための既知の
クロックト比較器／ラッチ回路の動作と同じように動作
する。データ記憶デバイス１０の他の構成要素と組み合
わせたとき、比較器／ラッチ回路３４は、センス動作を
完成させるための信頼性が高くかつ効率的な回路であ
る。 【００３０】図４を参照すると、１つの実施形態におい
て、抵抗***点メモリセルアレイ１２のメモリセル１８
は、以下のように読み出され得る。最初に、ワード線お
よびビット線のアドレス（ＡＸおよびＡＹ）を、選択さ
れるメモリセルと選択される基準セルのアドレスに設定
することによって、センシングされるべきメモリセルが
選択される（ステップ５０）。各ビットごとに基準ビッ
ト線とセンスビット線がある場合、２つのビット線は、
「ビット」−「ビットバー」ビット線対と呼ばれること
がある。最初にワード線グループ２９を選択し、次にワ
ード線グループ２９から１つのワード線１４を選択する
ことによって、１つのワード線１４を選択することがで
きる。センシングされるべき選択されたメモリセルは、
選択されたワード線１４と選択されたビット線１６の交
点にある。次に、選択されたワード線１６上で１組のメ
モリセル１８内の等電位分離をもたらす動作条件を確立
するために、等電位発生器３２に制御電圧ＶＧが生成さ
れる（ステップ５２）。制御電圧ＶＧは、選択されたメ
モリエレメントに流れるセンス電流を最大にし、スニー
クパスエレメントに電流が流れるのを実質的に防ぐ。電
流ミラーセンスアンプ回路３０にセンス電流が流れる。
基準ビット線のセンス電流によって、ミラートランジス
タ５３のゲート上にミラー電圧が設定される（図３Ａ）
（ステップ５４）。センスビット線のセンス電流が、基
準センス電流より大きい場合は、出力ノード電圧（Ｖ
０ＵＴ）が基準ノード電圧ＶＲＥＦ，１より低くなり、
論理状態１を示す。代案として、センスビット線のセン
ス電流が、基準センス電流より小さい場合は、出力ノー
ド電圧（ＶＯＵＴ）が基準ノード電圧ＶＲＥＦ，１より
も高くなり、別の論理状態を示す。電流ミラーセンスア
ンプ回路３０に有効なデータを発生させることができる
ように、外部から遅延期間が設定される（ステップ５
６）。適切な遅延期間の後、アナログ電流センス回路電
圧は、比較器／ラッチ回路３４に接続される。比較器／
ラッチ回路３４は、クロック信号（ＣＬＫ）がハイのと
きに小さいアナログ差分信号から完全な論理信号を生成
し（ステップ５８）、出力が、緩衝増幅器６０を介して
比較器／ラッチ回路３４から取り出される（図３Ｂ）
（ステップ６２）。 【００３１】他の実施形態も特許請求の範囲内にある。 【００３２】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 １．データ記憶デバイス（10）であって、メモリセル
（18）の抵抗***点アレイ（12）と、複数のワード線
（14）と、及び複数のビット線（16）とを含み、メモリ
セル（18）が、２つ以上のメモリセル（18）の多数のグ
ループ（26）に構成され、各グループ（26）の前記メモ
リセル（18）が、それぞれのワード線（14）と、ビット
線（16）に結合された共通分離ダイオード（28）との間
に接続された、データ記憶デバイス（10）。 ２．それぞれのビット線（16）によってメモリセル（1
8）の１つまたは複数の関連するグループ（26）にそれ
ぞれ結合され、その関連するグループ（26）のメモリセ
ル（18）に流れる電流をセンシングするように動作する
多数の読み取り回路（20）をさらに含む、上記１のデー
タ記憶デバイス。 ３．前記ワード線（14）と前記ビット線（16）に結合さ
れ、選択されていないメモリセル（18）に寄生電流が流
れるのを実質的に防ぐために抵抗***点メモリセルアレ
イ（12）の電圧レベルを設定するように動作可能な等電
位発生器（32）をさらに含む、上記１のデータ記憶デバ
イス。 ４．前記等電位発生器（32）が、メモリセル（18）の各
グループ（26）の前記共通分離ダイオード（28）の入力
ノードを、選択されていないワード線（14）からのフィ
ードバックによって設定するように動作可能である、上
記３のデータ記憶デバイス。 ５．ワード線（14）の選択されたグループ内の選択され
ていないワード線（14）が、印加されたアレイ電圧とほ
ぼ等しい平均フィードバック電圧を設定するように共に
接続される、上記４のデータ記憶デバイス。 ６．前記等電位発生器（32）が、選択されたワード線
（14）の等電位分離を、１つまたは複数の選択されてい
ないワード線（14）からのフィードバックに基づいて確
立するように動作可能である、上記５のデータ記憶デバ
イス。 ７．各分離ダイオード（28）の前記入力ノードが、それ
ぞれの電圧フォロワトランジスタ（44）に結合され、前
記等電位発生器（32）が、前記電圧フォロワトランジス
タ（44）のゲートに結合された、上記５のデータ記憶デ
バイス。 ８．前記等電位発生器（32）が、基準電圧に結合された
第１の入力と、選択されていないワード線（14）に結合
された第２の入力と、前記電圧フォロワトランジスタ
（44）の前記ゲートに結合された出力とを有する演算増
幅器回路を含む、上記７のデータ記憶デバイス。 ９．前記演算増幅器回路の前記第２の入力が、スイッチ
ング回路を介して前記選択されていないワード線（32）
に結合される、上記８のデータ記憶デバイス。 １０．データ記憶デバイス（10）を作成する方法であっ
て、メモリセル（18）の抵抗***点アレイ（12）を形成
するステップと、複数のワード線（14）を形成するステ
ップと、及び複数のビット線（16）を形成するステップ
とからなり、メモリセル（18）が、２つ以上のメモリセ
ル（18）の多数のグループ（26）に構成され、各グルー
プ（26）の前記メモリセル（18）が、それぞれのワード
線（14）と、ビット線（16）に結合された共通分離ダイ
オード（28）との間に接続されている、方法。 【００３３】 【発明の効果】本発明によれば、実用的な寸法と電流密
度特性を有する分離ダイオードにより高密度の製造と高
速動作を可能にする抵抗***点メモリセルアレイを含む
データ記憶デバイスが提供される。
セルアレイおよびその製造方法に関する。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（ＭＲＡ
Ｍ）エレメント、相変化メモリエレメント、抵抗性重合
体メモリエレメント、ポリシリコンメモリエレメント、
追記型（ライトワンス）（例えば、ヒューズまたはアン
チヒューズ（anti-fuse）を利用した）抵抗性メモリエ
レメントを有する抵抗***点メモリセルアレイを含む、
様々な抵抗***点メモリセルアレイが提案されてきてい
る。 【０００３】代表的なＭＲＡＭ記憶デバイスは、例え
ば、メモリセルのアレイを含む。ワード線がメモリセル
の行に沿って延在し、ビット線がメモリセルの列に沿っ
て延在できる。各メモリセルは、ワード線とビット線の
交点にある。各ＭＲＡＭメモリセルは、情報のビットを
磁化の向きとして記憶する。特に、各メモリセルの磁化
は、任意の所定時間において２つの安定した向きの一方
を呈する。そのような平行と反平行の２つの安定した向
きは、０と１の論理値を表す。磁化の向きは、メモリセ
ルの抵抗に影響を及ぼす。例えば、メモリセルの抵抗
は、磁化の向きが平行の場合に第１の値Ｒであり、磁化
の向きが平行から反平行に変化した場合に、メモリセル
の抵抗は、第２の値Ｒ＋ΔＲに増大できる。 【０００４】一般に、抵抗***点メモリセルの論理状態
は、選択されたメモリセルの抵抗状態をセンシングする
ことによって読み取ることができる。しかしながら、抵
抗***点メモリセルアレイ内のすべてのメモリセルは、
多数の平行経路によって相互接続されているため、一般
に、アレイ内の１つのメモリセルの抵抗状態のセンシン
グは困難である。したがって、１つの交点に見られる抵
抗は、他のワード線とビット線のメモリセルの抵抗と並
列のその交点におけるメモリセルの抵抗と等しい。さら
に、センシングされるターゲットメモリセルが、蓄積さ
れた磁化のために異なる抵抗状態を有する場合は、小さ
い電圧差が生じることがある。この小さい電圧差によっ
て、ターゲットメモリセルの抵抗状態のセンシングを妨
げることがある寄生電流または「スニークパス」電流が
生じることがある。 【０００５】 【特許文献１】米国特許第５，７９３，６９７号明細書 【特許文献２】米国特許第６，２５９，６４４号明細書 【特許文献３】米国特許第６，２５６，２４７号明細書 【特許文献４】米国特許出願第２００１／００１２２２
８号明細書 【０００６】 【発明が解決しようとする課題】したがって、高密度で
高速アクセスの抵抗***点メモリを開発する前に乗り越
えなければならない１つのハードルは、選択されたメモ
リセルに記憶されたデータをセンシングしている間、選
択された抵抗***点メモリセルを確実に分離することで
ある。一般に、そのようなメモリセルを分離するための
従来の技術は、選択トランジスタ分離技術、ダイオード
分離技術、および等電位分離技術の３つのメモリセル分
離カテゴリのうちの１つに入る。 【０００７】一般に、選択トランジスタ分離技術は、そ
れぞれの抵抗***点メモリセルと直列に選択トランジス
タを挿入する必要がある。このアーキテクチャは、一般
に、読み取りアクセス時間が速いことに特徴がある。残
念ながら、抵抗***点メモリセルアレイの下の領域が、
一般に、直列トランジスタ用に確保されており、したが
って支援回路に利用できないので、そのような直列トラ
ンジスタアーキテクチャは、一般にシリコン領域の利用
率が比較的低いという特徴もある。さらに、この分離技
術は、メモリセルを基板内の直列トランジスタに接続す
るビアのために各メモリセル内に領域を割り当てなけれ
ばならないので、メモリセルの配置密度が比較的低くな
りやすい。また、この分離技術は、一般に、読み取り回
路と並列に書き込み回路を設けるために、分離された書
き込み導体をメモリセルに追加しなければならず、書き
込み導体の配置により、必要な書き込み電界を生成する
ための書き込み電流が多くなるので、比較的大きい書き
込み電流を必要とする。一般的に、この手法は、直列ト
ランジスタを基板内に配置しなければならず、また直列
トランジスタを基板からメモリセル平面に入れる実用的
な方法がないので、１つのメモリ平面に制限される。 【０００８】ダイオード分離技術は、一般に、それぞれ
の抵抗***点メモリエレメントと直列にダイオードを挿
入する必要がある。このメモリセルアレイアーキテクチ
ャは、多重層（multi-level）の抵抗***点メモリアレ
イの構成を可能にする薄膜ダイオードによって実施され
得る（例えば、特許文献１を参照）。このアーキテクチ
ャは、高速動作の可能性を有する。このアーキテクチャ
に関連してしばしば起こる問題には、メモリセルアレイ
の電位密度に適合する最小プロセス構成サイズを有する
適切な薄膜ダイオードを提供することが含まれる。さら
に、この手法は、１つのメモリエレメントにつき１つの
ダイオードを使用し、現在では実用的なＭＲＡＭ構成と
パラメータを使用し、例えば、各ダイオードは、５〜１
５ｋＡ／ｃｍ２を伝える必要がある。そのような高い電
流密度は、高密度ＭＲＡＭアレイ内に薄膜ダイオードを
実装するには概して実際的でない。 【０００９】等電位分離技術は、一般に、直列ダイオー
ドやトランジスタを使用せずに抵抗***点メモリセルを
センシングする必要がある（例えば、特許文献２を参
照）。この手法は、製造が比較的単純なメモリエレメン
トの交点アレイによって実現され得る。この交点メモリ
セルアレイアーキテクチャは、一般に、最小構成サイズ
の回路実装技術のみにより限定される密度を有し、一般
に、比較的少ない書き込み電流を必要とする。さらに、
この手法を、多重層の抵抗***点メモリセルアレイに拡
張して、きわめて高密度のメモリを達成することは比較
的簡単である。しかしながら、等電位分離技術は、大き
なアレイで実現するには困難なことが多い。自動較正お
よび３倍サンプル読み取り技術は、等電位分離技術を使
用して大きなＭＲＡＭアレイのデータをセンシングする
ために使用されてきたが、これらのセンシングプロセス
は、一般に、読み取りセンス時間を５μｓ〜２０μｓの
範囲に制限する。 【００１０】 【課題を解決するための手段】本発明は、実用的な寸法
と電流密度特性を有する分離ダイオードにより高密度の
製造と高速動作を可能にする新規の抵抗***点メモリセ
ルアレイを含むデータ記憶デバイスを特徴とする。さら
に、本発明のデータ記憶デバイスは、メモリセルの抵抗
状態のセンシングを妨げる可能性のある寄生電流を実質
的に回避する新規の等電位分離回路を含む。 【００１１】１つの態様において、本発明は、メモリセ
ルの抵抗***点アレイと、複数のワード線と、複数のビ
ット線とを含むデータ記憶デバイスを特徴とする。メモ
リセルは、２つ以上のメモリセルの多数のグループに構
成される。各グループのメモリセルは、それぞれのワー
ド線と、ビット線に結合された共通分離ダイオードとの
間に接続される。 【００１２】本発明の実施形態は、以下の１つ以上の特
徴を含むことができる。 【００１３】多数の読み取り回路はそれぞれ、それぞれ
のビット線によってメモリセルの１つまたは複数の関連
するグループに結合されることが好ましい。読み取り回
路は、関連するグループのメモリセルに流れる電流をセ
ンシングするように動作可能であることが好ましい。各
読み取り回路は、差動アンプを含むことができる。差動
アンプは、電流モードの差動アンプとすることができ
る。差動アンプは、１つまたは複数の基準セルに流れる
電流を選択されたメモリセルに流れる電流と比較するよ
うに動作可能であることが好ましい。データ記憶デバイ
スは、さらに、それぞれが関連する読み取り回路に結合
された多数の比較器回路を含むことができる。比較器回
路は、アナログ差動センス電圧をデジタル出力読み取り
信号に変換するように動作可能であることが好ましい。 【００１４】データ記憶デバイスは、ワード線とビット
線とに結合された等電位発生器を含むことが好ましい。
等電位発生器は、抵抗***点メモリセルアレイにおける
電圧レベルを、寄生電流が選択されていないメモリセル
に流れるのを実質的に防止するように設定するように動
作可能であることが好ましい。等電位発生器は、メモリ
セルの各グループの共通分離ダイオードの入力ノードと
選択されていないワード線を共通アレイ電圧に設定する
ように動作可能である。いくつかの実施形態において、
等電位発生器は、１つまたは複数の選択されていないワ
ード線からのフィードバックに基づいて、選択されたワ
ード線の等電位分離を確立するように動作可能である。
ワード線の選択されたグループ内の選択されていないワ
ード線を共に接続して、印加されたアレイ電圧とほぼ等
しい平均フィードバック電圧を設定することができる。
１つの実施形態において、各分離ダイオードの入力ノー
ドは、それぞれの電圧フォロワトランジスタに結合さ
れ、等電位発生器は、電圧フォロワトランジスタのゲー
トに結合される。等電位発生器は、基準電圧に結合され
た第１の入力と、ワード線に結合された第２の入力と、
電圧フォロワトランジスタのゲートに結合された出力と
を有する演算増幅器回路を含むことができる。演算増幅
器回路の第２の入力は、スイッチング回路を介してワー
ド線に結合され得る。 【００１５】いくつかの実施形態において、各メモリセ
ルは、磁気ランダムアクセスメモリエレメントからなる
ことができる。 【００１６】別の態様において、本発明は、データ記憶
デバイスを作成する方法を特徴とする。この発明の方法
により、メモリセルの抵抗***点アレイが形成される。
また、複数のワード線と複数のビット線が形成される。
メモリセルは、２つ以上のメモリセルの多数のグループ
に構成される。各グループのメモリセルは、それぞれの
ワード線と、ビット線に結合された共通分離ダイオード
との間に接続される。 【００１７】本発明の他の特徴および利点は、図面およ
び特許請求の範囲を含む以下の説明から明らかになるで
あろう。 【００１８】 【発明の実施の形態】以下の説明において、類似の要素
を示すために同じ参照番号を使用する。さらに、図面
は、例示的な実施形態の主な特徴を概略的に示すように
意図されている。図面は、実際の実施形態のすべての特
徴や示した要素の相対的な寸法を示すようには意図され
ておらず、一定の縮尺で示されていない。 【００１９】図１を参照すると、１つの実施形態におい
て、データ記憶デバイス１０は、抵抗***点メモリセル
アレイ１２と、交点メモリセルアレイ１２の行に沿って
延在する複数のワード線１４と、交点メモリセルアレイ
１２の列に沿って延在する複数のビット線１６とを含
む。メモリセルアレイ１２のメモリセル１８は、磁気ラ
ンダムアクセスメモリ（ＭＲＡＭ）エレメント、相変化
メモリエレメント、抵抗性重合体メモリエレメント、ポ
リシリコンメモリエレメント、および追記型（ライトワ
ンス）（例えば、ヒューズやアンチヒューズを利用す
る）抵抗性メモリエレメントを含む、様々な従来の抵抗
性メモリエレメントのいずれとしても実施され得る。 【００２０】データ記憶デバイス１０は、また、それぞ
れのビット線１６によってメモリセル１８の１つまたは
複数の関連する組にそれぞれ結合される多数の読み取り
回路２０を含む。各読み取り回路２０は、メモリセル１
８の関連するグループ（単数または複数）のメモリセル
に流れる電流をセンシングするように動作できる。ステ
アリング回路２２は、受け取ったビット線アドレス（Ａ
ｙ）に基づいて、関連する読み取り回路２０を、選択さ
れたビット線１６に選択的に結合する。各ステアリング
回路２２は、各ビット線１６を一定のアレイ電圧（Ｖ
ＡＲＲＡＹ）の供給源または関連する読み取り回路２０
に接続する一組のスイッチを含む。ワード線復号回路２
４は、受け取ったワード線アドレス（Ａｘ）に基づい
て、特定のワード線１４を選択的に活性化する。読み取
り操作中、ワード線復号回路２４は、各ワード線１４に
一定のアレイ電圧（ＶＡＲＲＡＹ）または読み取り電位
を選択的に印加することにより、選択されたワード線１
４を活性化できる。各読み取り回路２０の出力は、デー
タ記憶デバイス１０のそれぞれの入力／出力（Ｉ／Ｏ）
パッドの入力に結合される。 【００２１】図示された実施形態では、比較的少数のメ
モリセル１８を有する抵抗***点メモリセルアレイが示
されている。しかしながら、他の実施形態は、多数のメ
モリセルを含むことができる。例えば、１つの実施形態
において、抵抗***点メモリセルアレイ１２は、メモリ
セル１８の１０２４×１０２４のアレイと、２５６個の
読み取り回路２０とを含み、各読み取り回路２０は、４
つのビット線１６のピッチに適合する。この実施形態に
おいて、４つのビット線１６のすべてが、各読み取り回
路２０に多重化されてもよい。いくつかの実施形態は、
複数層のメモリセルアレイ１２を含むことができる。そ
のような実施形態では、様々な層（level）からのビッ
ト線１６を読み取り回路１２に多重化することができ
る。 【００２２】いくつかの実施形態において、データ記憶
デバイス１０は、抵抗***点メモリアレイ１２のメモリ
セル１８に情報を書き込むための書き込み回路（図示せ
ず）を含むこともできる。 【００２３】以下で詳細に説明されるように、抵抗***
点メモリセルアレイ１２のアーキテクチャは、実用的な
寸法と電流密度特性を有する分離ダイオードによって、
高密度の製造と高速の動作を可能にする。さらに、デー
タ記憶デバイス１０は、メモリセル１８の抵抗状態のセ
ンシングを妨げる可能性がある寄生電流を実質的に防ぐ
新規な等電位分離回路を含む。 【００２４】図２を参照すると、１つの実施形態におい
て、抵抗***点メモリセルアレイ１２のメモリセル１８
は、２つ以上のメモリセル１８の多数のグループ２６に
構成される。例えば、図示された実施形態において、各
グループ２６は、３つのメモリセル１８を含む。各グル
ープ２６のメモリセル１８は、それぞれのワード線１４
と、ビット線１６に結合された共通グループ分離ダイオ
ード２８との間に接続される。抵抗***点メモリセルア
レイ１２は、実用的な寸法と電流密度特性を有する分離
ダイオードによって実現され得るアーキテクチャにおい
て、ダイオード分離アーキテクチャと関連した高速動作
の利点と、等電位分離アーキテクチャの高密度の利点を
特徴とする。いくつかの実施形態において、分離ダイオ
ード２８は、従来の薄膜ダイオード製造技術を使用して
メモリセル１８と共に作成されることができ、それによ
り、多重層の多重抵抗***点メモリアレイを構成するこ
とが可能になる。 【００２５】動作において、ターゲットメモリセルに対
応するワード線１４を選択し、それを低電位（ほぼアー
ス電位）に接続するすることによって、抵抗***点メモ
リセルアレイ１２のターゲットセル内のデータをセンシ
ングする。これと同時に、図３Ａと関連して以下に詳細
に説明されるように、ビット線１６のグループが、基準
／センス対で読み取り回路２０に接続される。等電位発
生器の出力から選択されていないビット線１６にアレイ
電位（ＶＡＲＲＡＹ）が印加される。これについては、
以下でまた説明する。等電位発生器は、選択されたビッ
ト線に結合された読み取り回路２０にビット線電圧を設
定するために制御電圧を印加し、その結果、選択された
メモリエレメントに印加される電圧が、アレイ電位（Ｖ
ＡＲＲＡ Ｙ）と等しくなる。また、等電位発生器は、選
択されていないビット線に結合されたステアリング回路
２２に制御電圧を印加して、選択されていないメモリエ
レメントに印加される電圧がアレイ電位
（ＶＡＲＲＡＹ）と等くなるように、選択されていない
ビット線の電圧を設定する。ワード線１４の選択された
グループ２９内の選択されていないワード線１４は、共
に接続され、等電位発生器への第２の入力として平均化
フィードバック電圧を生成する。等電位発生器は、印加
されたアレイ電圧（ＶＡＲＲＡＹ）とソースフォロワト
ランジスタ４４へのフィードバック電圧との差から出力
電圧（ＶＧ）を発生させて、選択された基準抵抗３６、
選択されたメモリ抵抗３８、および選択されたワード線
に接続された選択されていないメモリ抵抗３９に印加さ
れるＶＡＲＲＡＹと等しい電圧を得る。このように、選
択されたワード線に接続されたメモリエレメントは、そ
れらと他のすべてのメモリエレメントの両端に約Ｖ
ＡＲＲＡＹが印加され、選択されたビット線１６および
ワード線１４の選択されたグループ２９と関連する選択
されていないメモリエレメントの両端の電位はほぼゼロ
である。その結果、ビット線読み取り回路２０は、選択
されたメモリエレメントからのみセンス電流を受け取
る。ワード線１４の選択されていないグループは、高電
位（分離ダイオード２８の電圧降下の約２倍の大きさ）
に接続され、逆バイアスのかかった分離ダイオード２８
によって関連するビット線１４から分離される。選択さ
れていないビット線１６には電圧（ＶＧ）が印加され、
それにより、関連するメモリエレメントおよび関連する
分離ダイオード２８の両端にＶＡＲＲＡＹが印加され
る。その結果、読み取り操作中に選択されていないビッ
ト線に寄生ビット線電流が流れる。 【００２６】図３Ａと図３Ｂに示されるように、１つの
実施形態において、各読み取り回路２０は、センスアン
プ回路３０、等電位発生器回路３２、および比較器回路
３４を含む。センスアンプ３０は、電流モード差動アン
プとして実施され得る。図３Ａの実施形態において、基
準ビット線とセンスビット線のメモリセルアレイの、２
つのビット線１６が示される。基準ビット線とセンスビ
ット線は、それぞれターゲット基準セルエレメント３６
とターゲットセンスセルエレメント３８を有する等価回
路の形で示され、他のセルは、抵抗４０、４２によって
表されている。動作において、基準ビット線に生成され
る電流とセンスビット線に生成される電流との差を検出
することによって、データ「１」またはデータ「０」が
センシングされ得る。いくつかの実施形態では、基準ビ
ット線と関連したいくつかのメモリセルが存在すること
がある。他の実施形態では、１ビット当たり１つの基準
ビット線が存在できる。 【００２７】読み取り操作中、等電位発生器は、それぞ
れ選択されたビット線に１つ、１組の電圧フォロワトラ
ンジスタ４４に印加されるゲート電圧信号（ＶＧ）を発
生させる。各電圧フォロワトランジスタ４４は、それぞ
れのビット線電圧（例えばＶ ＲＥＦ，１とＶ
ＳＥＮＳＥ，１）を狭い電圧範囲に設定し、同時にセン
スアンプ回路３０のセンスノードに高インピーダンスを
提供する。電圧フォロワトランジスタ４４に流れるセン
ス電流は、グループ分離ダイオード２８を通り、次に選
択されたメモリエレメント３６、３８を通る。電圧レベ
ルＶＧは、メモリエレメント３６、３８の両端に印加さ
れる電圧ＶＲＥＦ，２とＶＳＥＮＳＥ，２が、アレイ電
圧ＶＡＲＲＡＹにきわめて近くなるように設定されるの
が好ましい。電圧Ｖ ＲＥＦ，２とＶＳＥＮＳＥ，２がＶ
ＡＲＲＡＹと等しい場合、前述したように、スニークパ
スメモリエレメント４０、４２に寄生電流は流れない。
選択されていないビット線には類似の作用が生じ、等電
位発生器の出力（ＶＧ）によって、ゲート電圧が選択さ
れていないビット線と関連するソースフォロワに印加さ
れ、Ｖ ＡＲＲＡＹとほぼ等しい電圧が選択されていない
メモリセル３９に印加され、それにより、寄生スニーク
パス電流は、関連するスニークパスメモリセル４３に流
れない。この実施形態において、グループ２６内のすべ
ての選択されていないワード線は、ノードＡで共に結合
され、等電位発生器回路３２への第２の入力としてフィ
ードバック電圧を作成するために平均電圧ＶＡを発生さ
せる。選択されていないワード線を共に接続することに
より、選択されたメモリセルに印加される電圧をサンプ
リングする分圧器回路が構成される。これらの電圧はほ
ぼ等しく、選択されていないメモリエレメントの分圧器
の出力は、選択されたメモリセルに印加されるわずかに
異なる電圧の平均を表す。１つの実施形態において、等
電位発生器回路３２は、ＶＡＲＲＡＹのソースに結合さ
れた第１の入力と、行選択復号回路（図３Ａに示してい
ない）を介して選択されていないワード線１４（ＶＡ）
に結合された第２の入力と、電圧フォロワトランジスタ
４４のゲートに結合された出力とを有する演算増幅器制
御回路として実施される。一定のアレイ電圧は、外部回
路（図示せず）から提供されてもよい。ＶＡがＶ
ＡＲＲＡＹと等しいとき、ＶＧは、ＶＲＥＦ，２、Ｖ
ＳＥＮＳＥ，２およびＶＡがすべてほぼ同じ大きさを有
し、それにより、ノードＡにわずかな電流が流れるよう
に設定される。この技術は、また、多数のセンスアンプ
が使用されるとき（すなわち、複数のビット対を同時に
センシングするとき）にも良好に動作する。 【００２８】電流ミラーセンスアンプ回路３０は、既知
の電流ミラー回路の動作と同じように動作する（例え
ば、特許文献３と特許文献４を参照）。この回路は、２
つのほぼ等しいセンス電流から大きなセンス電圧信号
（ＶＯＵＴ）を発生させることができる。 【００２９】図３Ｂに示したように、比較器回路３４
は、クロックト比較器／ラッチとして実施され得る。こ
の回路は、アナログ差分センス電圧データを信頼性の高
いフルスイングデジタルデータに変換するための既知の
クロックト比較器／ラッチ回路の動作と同じように動作
する。データ記憶デバイス１０の他の構成要素と組み合
わせたとき、比較器／ラッチ回路３４は、センス動作を
完成させるための信頼性が高くかつ効率的な回路であ
る。 【００３０】図４を参照すると、１つの実施形態におい
て、抵抗***点メモリセルアレイ１２のメモリセル１８
は、以下のように読み出され得る。最初に、ワード線お
よびビット線のアドレス（ＡＸおよびＡＹ）を、選択さ
れるメモリセルと選択される基準セルのアドレスに設定
することによって、センシングされるべきメモリセルが
選択される（ステップ５０）。各ビットごとに基準ビッ
ト線とセンスビット線がある場合、２つのビット線は、
「ビット」−「ビットバー」ビット線対と呼ばれること
がある。最初にワード線グループ２９を選択し、次にワ
ード線グループ２９から１つのワード線１４を選択する
ことによって、１つのワード線１４を選択することがで
きる。センシングされるべき選択されたメモリセルは、
選択されたワード線１４と選択されたビット線１６の交
点にある。次に、選択されたワード線１６上で１組のメ
モリセル１８内の等電位分離をもたらす動作条件を確立
するために、等電位発生器３２に制御電圧ＶＧが生成さ
れる（ステップ５２）。制御電圧ＶＧは、選択されたメ
モリエレメントに流れるセンス電流を最大にし、スニー
クパスエレメントに電流が流れるのを実質的に防ぐ。電
流ミラーセンスアンプ回路３０にセンス電流が流れる。
基準ビット線のセンス電流によって、ミラートランジス
タ５３のゲート上にミラー電圧が設定される（図３Ａ）
（ステップ５４）。センスビット線のセンス電流が、基
準センス電流より大きい場合は、出力ノード電圧（Ｖ
０ＵＴ）が基準ノード電圧ＶＲＥＦ，１より低くなり、
論理状態１を示す。代案として、センスビット線のセン
ス電流が、基準センス電流より小さい場合は、出力ノー
ド電圧（ＶＯＵＴ）が基準ノード電圧ＶＲＥＦ，１より
も高くなり、別の論理状態を示す。電流ミラーセンスア
ンプ回路３０に有効なデータを発生させることができる
ように、外部から遅延期間が設定される（ステップ５
６）。適切な遅延期間の後、アナログ電流センス回路電
圧は、比較器／ラッチ回路３４に接続される。比較器／
ラッチ回路３４は、クロック信号（ＣＬＫ）がハイのと
きに小さいアナログ差分信号から完全な論理信号を生成
し（ステップ５８）、出力が、緩衝増幅器６０を介して
比較器／ラッチ回路３４から取り出される（図３Ｂ）
（ステップ６２）。 【００３１】他の実施形態も特許請求の範囲内にある。 【００３２】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 １．データ記憶デバイス（10）であって、メモリセル
（18）の抵抗***点アレイ（12）と、複数のワード線
（14）と、及び複数のビット線（16）とを含み、メモリ
セル（18）が、２つ以上のメモリセル（18）の多数のグ
ループ（26）に構成され、各グループ（26）の前記メモ
リセル（18）が、それぞれのワード線（14）と、ビット
線（16）に結合された共通分離ダイオード（28）との間
に接続された、データ記憶デバイス（10）。 ２．それぞれのビット線（16）によってメモリセル（1
8）の１つまたは複数の関連するグループ（26）にそれ
ぞれ結合され、その関連するグループ（26）のメモリセ
ル（18）に流れる電流をセンシングするように動作する
多数の読み取り回路（20）をさらに含む、上記１のデー
タ記憶デバイス。 ３．前記ワード線（14）と前記ビット線（16）に結合さ
れ、選択されていないメモリセル（18）に寄生電流が流
れるのを実質的に防ぐために抵抗***点メモリセルアレ
イ（12）の電圧レベルを設定するように動作可能な等電
位発生器（32）をさらに含む、上記１のデータ記憶デバ
イス。 ４．前記等電位発生器（32）が、メモリセル（18）の各
グループ（26）の前記共通分離ダイオード（28）の入力
ノードを、選択されていないワード線（14）からのフィ
ードバックによって設定するように動作可能である、上
記３のデータ記憶デバイス。 ５．ワード線（14）の選択されたグループ内の選択され
ていないワード線（14）が、印加されたアレイ電圧とほ
ぼ等しい平均フィードバック電圧を設定するように共に
接続される、上記４のデータ記憶デバイス。 ６．前記等電位発生器（32）が、選択されたワード線
（14）の等電位分離を、１つまたは複数の選択されてい
ないワード線（14）からのフィードバックに基づいて確
立するように動作可能である、上記５のデータ記憶デバ
イス。 ７．各分離ダイオード（28）の前記入力ノードが、それ
ぞれの電圧フォロワトランジスタ（44）に結合され、前
記等電位発生器（32）が、前記電圧フォロワトランジス
タ（44）のゲートに結合された、上記５のデータ記憶デ
バイス。 ８．前記等電位発生器（32）が、基準電圧に結合された
第１の入力と、選択されていないワード線（14）に結合
された第２の入力と、前記電圧フォロワトランジスタ
（44）の前記ゲートに結合された出力とを有する演算増
幅器回路を含む、上記７のデータ記憶デバイス。 ９．前記演算増幅器回路の前記第２の入力が、スイッチ
ング回路を介して前記選択されていないワード線（32）
に結合される、上記８のデータ記憶デバイス。 １０．データ記憶デバイス（10）を作成する方法であっ
て、メモリセル（18）の抵抗***点アレイ（12）を形成
するステップと、複数のワード線（14）を形成するステ
ップと、及び複数のビット線（16）を形成するステップ
とからなり、メモリセル（18）が、２つ以上のメモリセ
ル（18）の多数のグループ（26）に構成され、各グルー
プ（26）の前記メモリセル（18）が、それぞれのワード
線（14）と、ビット線（16）に結合された共通分離ダイ
オード（28）との間に接続されている、方法。 【００３３】 【発明の効果】本発明によれば、実用的な寸法と電流密
度特性を有する分離ダイオードにより高密度の製造と高
速動作を可能にする抵抗***点メモリセルアレイを含む
データ記憶デバイスが提供される。
【図面の簡単な説明】
【図１】メモリセルの抵抗***点アレイと、多数の読み
取り回路および関連するステアリング回路と、ワード線
復号回路とを含むデータ記憶デバイスの回路図である。 【図２】それぞれのワード線と共通グループ分離ダイオ
ードとの間にそれぞれ接続された３つのメモリセルの多
数のグループを含む、図１の抵抗***点メモリセルアレ
イの一部分の回路図である。 【図３Ａ】メモリセルの１つ以上の関連するグループの
メモリセルに流れる電流をセンシングするように動作可
能なセンスアンプ回路と、図１の抵抗***点メモリセル
アレイにおける電圧レベルを、選択されていないメモリ
セルに寄生電流が流れるのを実質的に防ぐように設定す
るように動作可能な等電位発生器の回路との図である。 【図３Ｂ】図３Ａの読み取り回路によって生成されたア
ナログ差分センス電圧をデジタル出力読取信号に変換す
るように動作可能な比較器回路の回路図である。 【図４】図１の抵抗***点メモリセルアレイのメモリセ
ルを読み取る方法の流れ図である。 【符号の説明】 10 データ記憶デバイス 12 抵抗***点アレイ 14 ワード線 16 ビット線 18 メモリセル 26 グループ 28 共通分離ダイオード 32 等電位発生器 44 電圧フォロワトランジスタ
取り回路および関連するステアリング回路と、ワード線
復号回路とを含むデータ記憶デバイスの回路図である。 【図２】それぞれのワード線と共通グループ分離ダイオ
ードとの間にそれぞれ接続された３つのメモリセルの多
数のグループを含む、図１の抵抗***点メモリセルアレ
イの一部分の回路図である。 【図３Ａ】メモリセルの１つ以上の関連するグループの
メモリセルに流れる電流をセンシングするように動作可
能なセンスアンプ回路と、図１の抵抗***点メモリセル
アレイにおける電圧レベルを、選択されていないメモリ
セルに寄生電流が流れるのを実質的に防ぐように設定す
るように動作可能な等電位発生器の回路との図である。 【図３Ｂ】図３Ａの読み取り回路によって生成されたア
ナログ差分センス電圧をデジタル出力読取信号に変換す
るように動作可能な比較器回路の回路図である。 【図４】図１の抵抗***点メモリセルアレイのメモリセ
ルを読み取る方法の流れ図である。 【符号の説明】 10 データ記憶デバイス 12 抵抗***点アレイ 14 ワード線 16 ビット線 18 メモリセル 26 グループ 28 共通分離ダイオード 32 等電位発生器 44 電圧フォロワトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ルン・トラン
アメリカ合衆国カリフォルニア州95070,
サラトガ，ウッドブリー・コート・5085
Claims (1)
- 【特許請求の範囲】 【請求項１】データ記憶デバイス（10）であって、 メモリセル（18）の抵抗***点アレイ（12）と、 複数のワード線（14）と、及び複数のビット線（16）と
を含み、 メモリセル（18）が、２つ以上のメモリセル（18）の多
数のグループ（26）に構成され、各グループ（26）の前
記メモリセル（18）が、それぞれのワード線（14）と、
ビット線（16）に結合された共通分離ダイオード（28）
との間に接続された、データ記憶デバイス（10）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/000636 | 2001-10-31 | ||
| US10/000,636 US6456524B1 (en) | 2001-10-31 | 2001-10-31 | Hybrid resistive cross point memory cell arrays and methods of making the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003151282A true JP2003151282A (ja) | 2003-05-23 |
| JP2003151282A5 JP2003151282A5 (ja) | 2005-05-12 |
| JP4121830B2 JP4121830B2 (ja) | 2008-07-23 |
Family
ID=21692365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002311294A Expired - Fee Related JP4121830B2 (ja) | 2001-10-31 | 2002-10-25 | 混成抵抗***点メモリセルアレイおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6456524B1 (ja) |
| EP (1) | EP1308957A3 (ja) |
| JP (1) | JP4121830B2 (ja) |
| KR (1) | KR20030036018A (ja) |
| CN (1) | CN100351943C (ja) |
| TW (1) | TW567507B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093044A (ja) * | 2003-09-19 | 2005-04-07 | Samsung Electronics Co Ltd | 半導体メモリでのデータリード回路及びデータリード方法 |
| US9047946B2 (en) | 2011-08-31 | 2015-06-02 | Panasonic Intellectual Property Management Co., Ltd. | Read circuit and non-volatile memory using the read circuit |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791859B2 (en) * | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
| US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
| US6885573B2 (en) * | 2002-03-15 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Diode for use in MRAM devices and method of manufacture |
| US6798685B2 (en) * | 2002-08-02 | 2004-09-28 | Unity Semiconductor Corporation | Multi-output multiplexor |
| US6538940B1 (en) * | 2002-09-26 | 2003-03-25 | Motorola, Inc. | Method and circuitry for identifying weak bits in an MRAM |
| JP3766380B2 (ja) * | 2002-12-25 | 2006-04-12 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
| US6885577B2 (en) * | 2003-06-18 | 2005-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic RAM cell device and array architecture |
| US6751147B1 (en) | 2003-08-05 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Method for adaptively writing a magnetic random access memory |
| US6826086B1 (en) | 2003-08-05 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Method, apparatus and system for erasing and writing a magnetic random access memory |
| US7240275B2 (en) * | 2003-08-05 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Logical data block, magnetic random access memory, memory module, computer system and method |
| JP3836823B2 (ja) * | 2003-08-25 | 2006-10-25 | 株式会社東芝 | 半導体集積回路装置 |
| US6937509B2 (en) * | 2003-09-08 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Data storage device and method of forming the same |
| US6985383B2 (en) * | 2003-10-20 | 2006-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference generator for multilevel nonlinear resistivity memory storage elements |
| DE60333199D1 (de) * | 2003-11-12 | 2010-08-12 | St Microelectronics Srl | Phasenänderungsspeicher mit Überspannungsschutz und Schutzverfahren für Phasenänderungsspeicher mit Überspannungsschutz |
| US20050138012A1 (en) * | 2003-12-23 | 2005-06-23 | Royer Robert J.Jr. | Meta-data storage and access techniques |
| US7879037B2 (en) | 2004-02-11 | 2011-02-01 | Medtronic Xomed, Inc. | High speed surgical cutting instrument |
| DE102004041907B3 (de) * | 2004-08-30 | 2006-03-23 | Infineon Technologies Ag | Resistive Speicheranordnung, insbesondere CBRAM-Speicher |
| WO2006041430A1 (en) * | 2004-09-17 | 2006-04-20 | Hewlett-Packard Development Company, L.P. | Data storage device and method of forming the same |
| KR100682908B1 (ko) * | 2004-12-21 | 2007-02-15 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| KR100688540B1 (ko) * | 2005-03-24 | 2007-03-02 | 삼성전자주식회사 | 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치 |
| US7388273B2 (en) | 2005-06-14 | 2008-06-17 | International Business Machines Corporation | Reprogrammable fuse structure and method |
| US7453755B2 (en) * | 2005-07-01 | 2008-11-18 | Sandisk 3D Llc | Memory cell with high-K antifuse for reverse bias programming |
| US7403413B2 (en) * | 2006-06-28 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple port resistive memory cell |
| US7397689B2 (en) * | 2006-08-09 | 2008-07-08 | Micron Technology, Inc. | Resistive memory device |
| US7684227B2 (en) | 2007-05-31 | 2010-03-23 | Micron Technology, Inc. | Resistive memory architectures with multiple memory cells per access device |
| US8335100B2 (en) * | 2007-06-14 | 2012-12-18 | Micron Technology, Inc. | Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array |
| TWI367485B (en) * | 2007-09-21 | 2012-07-01 | Higgs Opl Capital Llc | Device controlling phase change storage element and method of increasing reliability of phase change storage element |
| US20090086521A1 (en) * | 2007-09-28 | 2009-04-02 | Herner S Brad | Multiple antifuse memory cells and methods to form, program, and sense the same |
| US7961506B2 (en) | 2008-02-05 | 2011-06-14 | Micron Technology, Inc. | Multiple memory cells with rectifying device |
| US7936597B2 (en) * | 2008-03-25 | 2011-05-03 | Seagate Technology Llc | Multilevel magnetic storage device |
| US7974117B2 (en) * | 2008-10-30 | 2011-07-05 | Seagate Technology Llc | Non-volatile memory cell with programmable unipolar switching element |
| US8248836B2 (en) * | 2009-07-13 | 2012-08-21 | Seagate Technology Llc | Non-volatile memory cell stack with dual resistive elements |
| US8514637B2 (en) * | 2009-07-13 | 2013-08-20 | Seagate Technology Llc | Systems and methods of cell selection in three-dimensional cross-point array memory devices |
| US8467253B2 (en) | 2010-05-24 | 2013-06-18 | Hewlett-Packard Development Company, L.P. | Reading memory elements within a crossbar array |
| US9025365B2 (en) | 2010-05-24 | 2015-05-05 | Hewlett-Packard Development Company, L.P. | Reading memory elements within a crossbar array |
| GB2482666B (en) * | 2010-08-03 | 2012-06-20 | Dna Electronics Ltd | Chemical sensor |
| US8866121B2 (en) | 2011-07-29 | 2014-10-21 | Sandisk 3D Llc | Current-limiting layer and a current-reducing layer in a memory device |
| US8659001B2 (en) | 2011-09-01 | 2014-02-25 | Sandisk 3D Llc | Defect gradient to boost nonvolatile memory performance |
| US8637413B2 (en) | 2011-12-02 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile resistive memory element with a passivated switching layer |
| US8698119B2 (en) | 2012-01-19 | 2014-04-15 | Sandisk 3D Llc | Nonvolatile memory device using a tunnel oxide as a current limiter element |
| US8686386B2 (en) | 2012-02-17 | 2014-04-01 | Sandisk 3D Llc | Nonvolatile memory device using a varistor as a current limiter element |
| US20140241031A1 (en) | 2013-02-28 | 2014-08-28 | Sandisk 3D Llc | Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same |
| JP2015046211A (ja) * | 2013-08-29 | 2015-03-12 | マイクロン テクノロジー， インク． | 半導体装置 |
| WO2016118165A1 (en) * | 2015-01-23 | 2016-07-28 | Hewlett Packard Enterprise Development Lp | Sensing an output signal in a crossbar array |
| US9767896B2 (en) * | 2016-01-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for accessing memory cells in semiconductor memories |
| WO2022261890A1 (zh) * | 2021-06-17 | 2022-12-22 | 华为技术有限公司 | 读操作电路、芯片及电子设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4569121A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer |
| KR100193101B1 (ko) * | 1994-07-22 | 1999-06-15 | 모리시다 요이치 | 비휘발성 반도체 기억장치 및 그 구동방법 |
| US5848002A (en) * | 1994-12-27 | 1998-12-08 | Nkk Corporation | Information storage apparatus and method for operating the same |
| US5982659A (en) * | 1996-12-23 | 1999-11-09 | Lsi Logic Corporation | Memory cell capable of storing more than two logic states by using different via resistances |
| US6259644B1 (en) * | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
| JP3344331B2 (ja) * | 1998-09-30 | 2002-11-11 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US6188615B1 (en) * | 1999-10-29 | 2001-02-13 | Hewlett-Packard Company | MRAM device including digital sense amplifiers |
| US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US6185143B1 (en) | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
| US6356477B1 (en) * | 2001-01-29 | 2002-03-12 | Hewlett Packard Company | Cross point memory array including shared devices for blocking sneak path currents |
-
2001
- 2001-10-31 US US10/000,636 patent/US6456524B1/en not_active Expired - Lifetime
-
2002
- 2002-08-30 TW TW091119864A patent/TW567507B/zh not_active IP Right Cessation
- 2002-10-25 JP JP2002311294A patent/JP4121830B2/ja not_active Expired - Fee Related
- 2002-10-30 EP EP02257520A patent/EP1308957A3/en not_active Withdrawn
- 2002-10-30 KR KR1020020066325A patent/KR20030036018A/ko not_active Application Discontinuation
- 2002-10-31 CN CNB021481547A patent/CN100351943C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093044A (ja) * | 2003-09-19 | 2005-04-07 | Samsung Electronics Co Ltd | 半導体メモリでのデータリード回路及びデータリード方法 |
| US9047946B2 (en) | 2011-08-31 | 2015-06-02 | Panasonic Intellectual Property Management Co., Ltd. | Read circuit and non-volatile memory using the read circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1308957A2 (en) | 2003-05-07 |
| CN100351943C (zh) | 2007-11-28 |
| TW567507B (en) | 2003-12-21 |
| JP4121830B2 (ja) | 2008-07-23 |
| KR20030036018A (ko) | 2003-05-09 |
| CN1417802A (zh) | 2003-05-14 |
| US6456524B1 (en) | 2002-09-24 |
| EP1308957A3 (en) | 2003-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003151282A (ja) | 混成抵抗***点メモリセルアレイおよびその製造方法 | |
| US6597598B1 (en) | Resistive cross point memory arrays having a charge injection differential sense amplifier | |
| KR101018014B1 (ko) | 차동 감지 증폭기를 포함하는 정보 저장 장치 | |
| US6185143B1 (en) | Magnetic random access memory (MRAM) device including differential sense amplifiers | |
| US6259644B1 (en) | Equipotential sense methods for resistive cross point memory cell arrays | |
| US6128239A (en) | MRAM device including analog sense amplifiers | |
| US7031185B2 (en) | Data storage device and method of forming the same | |
| US6678189B2 (en) | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents | |
| KR101123925B1 (ko) | 판독 동작 수행 방법 및 시스템 | |
| JP2003178574A (ja) | 高密度メモリセンス増幅器 | |
| JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
| JP2003323791A5 (ja) | ||
| US7719882B2 (en) | Advanced MRAM design | |
| KR101136038B1 (ko) | 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템 | |
| US7535754B2 (en) | Integrated circuit memory devices with MRAM voltage divider strings therein | |
| EP1750274B1 (en) | Magnetic memory device | |
| US6836429B2 (en) | MRAM having two write conductors | |
| JP3803503B2 (ja) | 磁気ランダムアクセスメモリ回路 | |
| US6826077B2 (en) | Magnetic random access memory with reduced parasitic currents | |
| WO2006041430A1 (en) | Data storage device and method of forming the same | |
| JP3427974B2 (ja) | 磁気ランダムアクセスメモリ回路 | |
| CN114649018A (zh) | 存储器装置及其操作方法 | |
| JP2007134035A (ja) | 選択された基準メモリセルを含む抵抗型メモリ素子及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20070605 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070905 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |