JP2003150269A - 電源電圧周波数制御回路 - Google Patents
電源電圧周波数制御回路Info
- Publication number
- JP2003150269A JP2003150269A JP2001343168A JP2001343168A JP2003150269A JP 2003150269 A JP2003150269 A JP 2003150269A JP 2001343168 A JP2001343168 A JP 2001343168A JP 2001343168 A JP2001343168 A JP 2001343168A JP 2003150269 A JP2003150269 A JP 2003150269A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- power supply
- supply voltage
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims abstract description 57
- 238000012545 processing Methods 0.000 claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 claims description 85
- 238000010586 diagram Methods 0.000 description 22
- 230000003247 decreasing effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 230000001902 propagating effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 102220465380 NF-kappa-B inhibitor beta_S23A_mutation Human genes 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】処理に応じてクロック周波数を変化させ、それ
に応じて電源電圧を供給する場合にターゲット回路の動
作を保証することができる電源電圧周波数制御回路を提
供する。 【解決手段】複数のクロック周波数のシステムクロック
ＳＹＳＣＬＫを供給可能で、システムクロックに同期し
て処理を行うターゲット回路１１に対して、第１の制御
信号Ｓ１４１に応じたクロック周波数のシステムクロッ
クを供給するクロック供給回路１２と、第２の制御信号
Ｓ１４２に応じた値の電源電圧をターゲット回路１１に
供給する電源電圧供給回路１３と、ターゲット回路１３
からの周波数変更値と変更時間の指示に従い、第１の制
御信号Ｓ１４１をクロック供給回路１２に出力し、第２
の制御信号Ｓ１４２を電源電圧供給回路１３に出力する
制御回路１４とを有する。
に応じて電源電圧を供給する場合にターゲット回路の動
作を保証することができる電源電圧周波数制御回路を提
供する。 【解決手段】複数のクロック周波数のシステムクロック
ＳＹＳＣＬＫを供給可能で、システムクロックに同期し
て処理を行うターゲット回路１１に対して、第１の制御
信号Ｓ１４１に応じたクロック周波数のシステムクロッ
クを供給するクロック供給回路１２と、第２の制御信号
Ｓ１４２に応じた値の電源電圧をターゲット回路１１に
供給する電源電圧供給回路１３と、ターゲット回路１３
からの周波数変更値と変更時間の指示に従い、第１の制
御信号Ｓ１４１をクロック供給回路１２に出力し、第２
の制御信号Ｓ１４２を電源電圧供給回路１３に出力する
制御回路１４とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、所定の電源電圧の
供給を受け、システムクロックに同期して所定の処理を
行うターゲット回路に供給するシステムクロックのクロ
ック周波数および電源電圧を制御する電源電圧周波数制
御回路に関するものである。
供給を受け、システムクロックに同期して所定の処理を
行うターゲット回路に供給するシステムクロックのクロ
ック周波数および電源電圧を制御する電源電圧周波数制
御回路に関するものである。
【０００２】
【従来の技術】電子回路システムの消費電力は、クロッ
ク周波数と電源電圧の２乗に比例する。そこで、システ
ムの動作状態に基づき、処理すべきタスクの負荷に応じ
てクロック周波数を変化させ、それに応じて電源電圧を
供給することにより、消費電力を低減させることができ
る。
ク周波数と電源電圧の２乗に比例する。そこで、システ
ムの動作状態に基づき、処理すべきタスクの負荷に応じ
てクロック周波数を変化させ、それに応じて電源電圧を
供給することにより、消費電力を低減させることができ
る。
【０００３】具体的には、負荷の重いとき、すなわちタ
ーゲット回路の処理すべきタスクが多い場合には、高い
電源電圧ＶDDを供給し、高速なクロック周波数に切り替
える。負荷の軽いとき、すなわち、ターゲット回路の処
理すべきタスクが少ない場合には、低速なクロック周波
数に切り替え、低い電源電圧ＶDDを供給する。たとえ
ば、クロック周波数ｆがｆ１のときにターゲット回路の
動作を保証できる最低限の電源電圧ＶDDをＶ１、クロッ
ク周波数ｆがｆ２（＜ｆ１）のときにターゲット回路の
動作を保証できる最低限の電源電圧ＶDDをＶ２（＜Ｖ
１）とすると、システムクロック周波数ｆがｆ１のとき
はＶ１以上の電源電圧ＶDDを供給し、システムクロック
周波数ｆがｆ１より低いｆ２のときは、Ｖ２以上の電源
電圧ＶDDを供給する。このようにすることにより、必要
以上の電力消費を抑えることが可能となる。
ーゲット回路の処理すべきタスクが多い場合には、高い
電源電圧ＶDDを供給し、高速なクロック周波数に切り替
える。負荷の軽いとき、すなわち、ターゲット回路の処
理すべきタスクが少ない場合には、低速なクロック周波
数に切り替え、低い電源電圧ＶDDを供給する。たとえ
ば、クロック周波数ｆがｆ１のときにターゲット回路の
動作を保証できる最低限の電源電圧ＶDDをＶ１、クロッ
ク周波数ｆがｆ２（＜ｆ１）のときにターゲット回路の
動作を保証できる最低限の電源電圧ＶDDをＶ２（＜Ｖ
１）とすると、システムクロック周波数ｆがｆ１のとき
はＶ１以上の電源電圧ＶDDを供給し、システムクロック
周波数ｆがｆ１より低いｆ２のときは、Ｖ２以上の電源
電圧ＶDDを供給する。このようにすることにより、必要
以上の電力消費を抑えることが可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、電源電
圧ＶDDを変化させるにはある程度の時間が必要であり、
たとえば図１８（Ａ）〜（Ｃ）に示すように、電源電圧
ＶDDがＶ１に収束する時刻Ｔ１までの間、ターゲット回
路にはｆ１の周波数のクロックが供給されているが、タ
ーゲット回路の動作を保証する電源電圧ＶDDが供給され
ないことになり、この間、ターゲット回路の動作が保証
されないことになる。したがって、従来の電子回路シス
テムでは、上述したように、周波数を切替えながらシス
テムを動作させる場合には、その動作を保証できない場
合が発生するという問題がある。
圧ＶDDを変化させるにはある程度の時間が必要であり、
たとえば図１８（Ａ）〜（Ｃ）に示すように、電源電圧
ＶDDがＶ１に収束する時刻Ｔ１までの間、ターゲット回
路にはｆ１の周波数のクロックが供給されているが、タ
ーゲット回路の動作を保証する電源電圧ＶDDが供給され
ないことになり、この間、ターゲット回路の動作が保証
されないことになる。したがって、従来の電子回路シス
テムでは、上述したように、周波数を切替えながらシス
テムを動作させる場合には、その動作を保証できない場
合が発生するという問題がある。
【０００５】また、上述したようにシステムの動作状態
に基づき、ターゲット回路の処理すべきタスクの負荷に
応じてクロック周波数を変化させ、それに応じて電源電
圧Ｖ DDを供給する場合、その都度ＣＰＵなどの制御回路
が指示を出し、可変なクロック周波数のクロックを供給
できるクロック供給回路または、可変な電源電圧を供給
できる電源回路がクロック周波数ｆおよび電源電圧ＶDD
を変更する。この場合、一般的には、ＣＰＵはあらかじ
め定められた時刻に指示を出すように構成されるが、あ
らかじめ定められた時刻を知るには、タイマからの割り
込み処理を必要とする。この場合、ＣＰＵは本来処理し
ているタスクの処理を中断することになる。したがっ
て、従来の電子回路システムでは、定まったスケジュー
ルに応じてクロック周波数と電源電圧を制御する場合、
その都度タスクの処理を中断し、クロック供給回路と電
源電圧供給回路にそれぞれ指示を送るという処理上のオ
ーバーヘッドが発生するという問題がある。
に基づき、ターゲット回路の処理すべきタスクの負荷に
応じてクロック周波数を変化させ、それに応じて電源電
圧Ｖ DDを供給する場合、その都度ＣＰＵなどの制御回路
が指示を出し、可変なクロック周波数のクロックを供給
できるクロック供給回路または、可変な電源電圧を供給
できる電源回路がクロック周波数ｆおよび電源電圧ＶDD
を変更する。この場合、一般的には、ＣＰＵはあらかじ
め定められた時刻に指示を出すように構成されるが、あ
らかじめ定められた時刻を知るには、タイマからの割り
込み処理を必要とする。この場合、ＣＰＵは本来処理し
ているタスクの処理を中断することになる。したがっ
て、従来の電子回路システムでは、定まったスケジュー
ルに応じてクロック周波数と電源電圧を制御する場合、
その都度タスクの処理を中断し、クロック供給回路と電
源電圧供給回路にそれぞれ指示を送るという処理上のオ
ーバーヘッドが発生するという問題がある。
【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、その第１の目的は、処理すべきタスクの負荷
に応じてクロック周波数を変化させ、それに応じて電源
電圧を供給する場合にターゲット回路の動作を保証する
ことができる電源電圧周波数制御回路を提供することに
ある。
のであり、その第１の目的は、処理すべきタスクの負荷
に応じてクロック周波数を変化させ、それに応じて電源
電圧を供給する場合にターゲット回路の動作を保証する
ことができる電源電圧周波数制御回路を提供することに
ある。
【０００７】また、本発明の第２の目的は、定まったス
ケジュールに応じてクロック周波数と電源電圧を制御す
る場合に処理上のオーバーヘッドの発生を抑止でき、タ
ーゲット回路の制御系の処理を軽減することができる電
源電圧周波数制御回路を提供することにある。
ケジュールに応じてクロック周波数と電源電圧を制御す
る場合に処理上のオーバーヘッドの発生を抑止でき、タ
ーゲット回路の制御系の処理を軽減することができる電
源電圧周波数制御回路を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点の電源電圧周波数制御回路によ
れば、複数のクロック周波数のシステムクロックを供給
可能で、システムクロックに同期して処理を行うターゲ
ット回路に対して、第１の制御信号に応じたクロック周
波数のシステムクロックを供給するクロック供給回路
と、第２の制御信号に応じた値の電源電圧を上記ターゲ
ット回路に供給する電源電圧供給回路と、周波数を高く
する指示をする場合には、次に変更する周波数に対し
て、システムの動作が保証できる電源電圧に事前に高く
するように上記第２の制御信号により電源電圧供給回路
に指示してから、周波数を高くするように第１の制御信
号によりクロック供給回路に指示する制御手段とを有す
る。
め、本発明の第１の観点の電源電圧周波数制御回路によ
れば、複数のクロック周波数のシステムクロックを供給
可能で、システムクロックに同期して処理を行うターゲ
ット回路に対して、第１の制御信号に応じたクロック周
波数のシステムクロックを供給するクロック供給回路
と、第２の制御信号に応じた値の電源電圧を上記ターゲ
ット回路に供給する電源電圧供給回路と、周波数を高く
する指示をする場合には、次に変更する周波数に対し
て、システムの動作が保証できる電源電圧に事前に高く
するように上記第２の制御信号により電源電圧供給回路
に指示してから、周波数を高くするように第１の制御信
号によりクロック供給回路に指示する制御手段とを有す
る。
【０００９】第１の観点では、好適には、上記制御手段
は、周波数を低くする指示をする場合には、周波数を低
くように第１の制御信号によりクロック供給回路に指示
するとともに、次に変更する周波数に対して、システム
の動作が保証できる電源電圧に低くするように上記第２
の制御信号により電源電圧供給回路に指示する。
は、周波数を低くする指示をする場合には、周波数を低
くように第１の制御信号によりクロック供給回路に指示
するとともに、次に変更する周波数に対して、システム
の動作が保証できる電源電圧に低くするように上記第２
の制御信号により電源電圧供給回路に指示する。
【００１０】本発明の第２の観点の電源電圧周波数制御
回路によれば、複数のクロック周波数のシステムクロッ
クを供給可能で、システムクロックに同期して処理を行
うターゲット回路に対して、第１の制御信号に応じたク
ロック周波数のシステムクロックを供給するクロック供
給回路と、第２の制御信号に応じた値の電源電圧を上記
ターゲット回路に供給する電源電圧供給回路と、上記タ
ーゲット回路からの周波数変更値と変更時間の指示に従
い、上記第１の制御信号を上記クロック供給回路に出力
し、上記第２の制御信号を上記電源電圧供給回路に出力
す制御手段とを有する。
回路によれば、複数のクロック周波数のシステムクロッ
クを供給可能で、システムクロックに同期して処理を行
うターゲット回路に対して、第１の制御信号に応じたク
ロック周波数のシステムクロックを供給するクロック供
給回路と、第２の制御信号に応じた値の電源電圧を上記
ターゲット回路に供給する電源電圧供給回路と、上記タ
ーゲット回路からの周波数変更値と変更時間の指示に従
い、上記第１の制御信号を上記クロック供給回路に出力
し、上記第２の制御信号を上記電源電圧供給回路に出力
す制御手段とを有する。
【００１１】本発明の第２の観点では、上記制御手段
は、上記ターゲット回路から指示される周波数変更値か
ら、上記ターゲット回路に供給する電源電圧値を算出
し、上記第２の制御信号により上記電源電圧供給回路に
指示する。
は、上記ターゲット回路から指示される周波数変更値か
ら、上記ターゲット回路に供給する電源電圧値を算出
し、上記第２の制御信号により上記電源電圧供給回路に
指示する。
【００１２】本発明の第２の観点では、上記制御手段
は、上記ターゲット回路に供給するシステムクロックの
周波数値と上記ターゲット回路に供給する電源電圧値の
関係のテーブルを保持しており、指示された周波数値に
応じた電圧を選択して、上記第２の制御信号により上記
電源電圧供給回路に指示する。
は、上記ターゲット回路に供給するシステムクロックの
周波数値と上記ターゲット回路に供給する電源電圧値の
関係のテーブルを保持しており、指示された周波数値に
応じた電圧を選択して、上記第２の制御信号により上記
電源電圧供給回路に指示する。
【００１３】本発明の第２の観点では、上記制御手段
は、指示された上記ターゲット回路に供給するシステム
クロックの周波数値から、周波数−電圧変換を行い、変
換して得られた電源電圧値を、上記第２の制御信号によ
り上記電源電圧供給回路に指示する。
は、指示された上記ターゲット回路に供給するシステム
クロックの周波数値から、周波数−電圧変換を行い、変
換して得られた電源電圧値を、上記第２の制御信号によ
り上記電源電圧供給回路に指示する。
【００１４】本発明の第２の観点では、上記制御手段に
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、上記ターゲット回路から指示された周波数変更時間
を上記タイマに設定し、当該タイマによる一致信号を入
力すると、上記第１の制御信号を上記クロック供給回路
に出力する。
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、上記ターゲット回路から指示された周波数変更時間
を上記タイマに設定し、当該タイマによる一致信号を入
力すると、上記第１の制御信号を上記クロック供給回路
に出力する。
【００１５】本発明の第２の観点では、上記制御手段
は、上記クロック供給回路が供給しているクロックの周
波数と上記ターゲット回路により指示された周波数変更
値とを比較し、比較結果に応じて周波数を高くするか低
くするかを判定して、上記第１の制御信号により上記ク
ロック供給回路に指示する。
は、上記クロック供給回路が供給しているクロックの周
波数と上記ターゲット回路により指示された周波数変更
値とを比較し、比較結果に応じて周波数を高くするか低
くするかを判定して、上記第１の制御信号により上記ク
ロック供給回路に指示する。
【００１６】本発明の第２の観点では、上記制御手段
は、周波数を高くする判定を行った場合には、指示され
た時刻より早い時刻において電源電圧を上げるように上
記第２の制御信号を上記電源電圧供給回路に出力し、指
示された時刻にシステムクロック周波数を指示された周
波数値に上げるように上記第１の制御信号を上記クロッ
ク供給回路に出力する。
は、周波数を高くする判定を行った場合には、指示され
た時刻より早い時刻において電源電圧を上げるように上
記第２の制御信号を上記電源電圧供給回路に出力し、指
示された時刻にシステムクロック周波数を指示された周
波数値に上げるように上記第１の制御信号を上記クロッ
ク供給回路に出力する。
【００１７】本発明の第２の観点では、上記制御手段
は、周波数を低くする判定を行った場合には、指示され
た時刻にシステムクロック周波数を指示された周波数値
に下げるように上記第１の制御信号を上記クロック供給
回路に出力し、電源電圧を下げるように上記第２の制御
信号を上記電源電圧供給回路に出力する。
は、周波数を低くする判定を行った場合には、指示され
た時刻にシステムクロック周波数を指示された周波数値
に下げるように上記第１の制御信号を上記クロック供給
回路に出力し、電源電圧を下げるように上記第２の制御
信号を上記電源電圧供給回路に出力する。
【００１８】本発明の第２の観点では、上記制御手段
は、周波数を高くする判定を行った場合には、指示され
た時刻より早い時刻において電源電圧を上げるように上
記第２の制御信号を上記電源電圧供給回路に出力し、指
示された時刻にシステムクロック周波数を指示された周
波数値に上げるように上記第１の制御信号を上記クロッ
ク供給回路に出力し、周波数を低くする判定を行った場
合には、指示された時刻にシステムクロック周波数を指
示された周波数値に下げるように上記第１の制御信号を
上記クロック供給回路に出力し、電源電圧を下げるよう
に上記第２の制御信号を上記電源電圧供給回路に出力す
る。
は、周波数を高くする判定を行った場合には、指示され
た時刻より早い時刻において電源電圧を上げるように上
記第２の制御信号を上記電源電圧供給回路に出力し、指
示された時刻にシステムクロック周波数を指示された周
波数値に上げるように上記第１の制御信号を上記クロッ
ク供給回路に出力し、周波数を低くする判定を行った場
合には、指示された時刻にシステムクロック周波数を指
示された周波数値に下げるように上記第１の制御信号を
上記クロック供給回路に出力し、電源電圧を下げるよう
に上記第２の制御信号を上記電源電圧供給回路に出力す
る。
【００１９】本発明の第２の観点では、上記制御手段に
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、周波数を高くする時刻から電源電圧を上げる時刻を
算出し、算出した時刻に基づく時間を上記タイマに設定
し、当該タイマによる一致信号を入力すると、上記第２
の制御信号を上記電源電圧供給回路に出力する。
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、周波数を高くする時刻から電源電圧を上げる時刻を
算出し、算出した時刻に基づく時間を上記タイマに設定
し、当該タイマによる一致信号を入力すると、上記第２
の制御信号を上記電源電圧供給回路に出力する。
【００２０】本発明の第３の観点の電源電圧周波数制御
回路によれば、供給されたクロック周波数に対して電源
電圧が高いか低いかを判断し、高い場合には電源電圧を
下げるように、低い場合には上げるように指示する電圧
指示信号を出力する周波数−電圧変換回路と、上記周波
数変更値の指示に従い、周波数変更を指示する制御信号
を出力する制御手段と、複数のクロック周波数のシステ
ムクロックを供給可能で、システムクロックに同期して
処理を行うターゲット回路および上記周波数−電圧変換
回路に対して、上記制御信号に応じたクロック周波数の
システムクロックを独立して供給するクロック供給回路
と、上記電圧信号信号に応じた値の電源電圧を上記ター
ゲット回路および周波数−電圧変換回路に供給する電源
電圧供給回路とを有する。
回路によれば、供給されたクロック周波数に対して電源
電圧が高いか低いかを判断し、高い場合には電源電圧を
下げるように、低い場合には上げるように指示する電圧
指示信号を出力する周波数−電圧変換回路と、上記周波
数変更値の指示に従い、周波数変更を指示する制御信号
を出力する制御手段と、複数のクロック周波数のシステ
ムクロックを供給可能で、システムクロックに同期して
処理を行うターゲット回路および上記周波数−電圧変換
回路に対して、上記制御信号に応じたクロック周波数の
システムクロックを独立して供給するクロック供給回路
と、上記電圧信号信号に応じた値の電源電圧を上記ター
ゲット回路および周波数−電圧変換回路に供給する電源
電圧供給回路とを有する。
【００２１】本発明の第３の観点では、上記制御手段
は、周波数を高くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数を上げ、電
源電圧が上がるのに十分な時間が経過した後において上
記ターゲット回路に供給するクロック周波数を上げるよ
うに上記制御信号により上記クロック供給回路に指示す
る。
は、周波数を高くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数を上げ、電
源電圧が上がるのに十分な時間が経過した後において上
記ターゲット回路に供給するクロック周波数を上げるよ
うに上記制御信号により上記クロック供給回路に指示す
る。
【００２２】本発明の第３の観点では、上記制御手段
は、周波数を低くする指示を受けた場合には、上記ター
ゲット回路に供給するクロック周波数を下げ、続いて、
上記周波数−電圧変換回路に供給するクロック周波数を
下げるように上記制御信号により上記クロック供給回路
に指示する。
は、周波数を低くする指示を受けた場合には、上記ター
ゲット回路に供給するクロック周波数を下げ、続いて、
上記周波数−電圧変換回路に供給するクロック周波数を
下げるように上記制御信号により上記クロック供給回路
に指示する。
【００２３】本発明の第３の観点では、上記制御手段
は、周波数を低くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数と、上記タ
ーゲット回路に供給するクロック周波数を同時に下げる
ように上記制御信号により上記クロック供給回路に指示
する。
は、周波数を低くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数と、上記タ
ーゲット回路に供給するクロック周波数を同時に下げる
ように上記制御信号により上記クロック供給回路に指示
する。
【００２４】本発明の第３の観点では、上記制御手段
は、周波数を高くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数を上げ、電
源電圧が上がるのに十分な時間が経過した後において上
記ターゲット回路に供給するクロック周波数を上げるよ
うに上記制御信号により上記クロック供給回路に指示
し、周波数を低くする指示を受けた場合には、上記ター
ゲット回路に供給するクロック周波数を下げ、続いて、
上記周波数−電圧変換回路に供給するクロック周波数を
下げるように上記制御信号により上記クロック供給回路
に指示する。
は、周波数を高くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数を上げ、電
源電圧が上がるのに十分な時間が経過した後において上
記ターゲット回路に供給するクロック周波数を上げるよ
うに上記制御信号により上記クロック供給回路に指示
し、周波数を低くする指示を受けた場合には、上記ター
ゲット回路に供給するクロック周波数を下げ、続いて、
上記周波数−電圧変換回路に供給するクロック周波数を
下げるように上記制御信号により上記クロック供給回路
に指示する。
【００２５】本発明の第３の観点では、上記制御手段
は、周波数を高くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数を上げ、電
源電圧が上がるのに十分な時間が経過した後において上
記ターゲット回路に供給するクロック周波数を上げるよ
うに上記制御信号により上記クロック供給回路に指示
し、周波数を低くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数と、上記タ
ーゲット回路に供給するクロック周波数を同時に下げる
ように上記制御信号により上記クロック供給回路に指示
する。
は、周波数を高くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数を上げ、電
源電圧が上がるのに十分な時間が経過した後において上
記ターゲット回路に供給するクロック周波数を上げるよ
うに上記制御信号により上記クロック供給回路に指示
し、周波数を低くする指示を受けた場合には、上記周波
数−電圧変換回路に供給するクロック周波数と、上記タ
ーゲット回路に供給するクロック周波数を同時に下げる
ように上記制御信号により上記クロック供給回路に指示
する。
【００２６】本発明の第３の観点では、上記制御手段に
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、周波数を高くする時刻から電源電圧を上げる時刻を
算出し、算出した時刻に基づく時間を上記タイマに設定
し、当該タイマによる一致信号を入力すると、上記ター
ゲット回路に供給するクロック周波数を上げるように上
記制御信号により上記クロック供給回路に指示する。
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、周波数を高くする時刻から電源電圧を上げる時刻を
算出し、算出した時刻に基づく時間を上記タイマに設定
し、当該タイマによる一致信号を入力すると、上記ター
ゲット回路に供給するクロック周波数を上げるように上
記制御信号により上記クロック供給回路に指示する。
【００２７】本発明の第３の観点では、上記制御手段
は、電源電圧が上がったことを検知し、電源電圧が上が
ったことを確認した後、上記ターゲット回路に供給する
クロック周波数を上げるように上記制御信号により上記
クロック供給回路に指示する。
は、電源電圧が上がったことを検知し、電源電圧が上が
ったことを確認した後、上記ターゲット回路に供給する
クロック周波数を上げるように上記制御信号により上記
クロック供給回路に指示する。
【００２８】本発明の第３の観点では、上記制御手段に
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、周波数を高くする時刻から電源電圧を上げる時刻を
算出し、算出した時刻に基づく時間を上記タイマに設定
し、当該タイマによる一致信号を入力し、かつ電源電圧
が上がったことを検知し、電源電圧が上がったことを確
認した後、上記ターゲット回路に供給するクロック周波
数を上げるように上記制御信号により上記クロック供給
回路に指示する。
より計測すべき時間が設定可能で、設定された時間を計
測する一致信号を出力するタイマを有し、上記制御手段
は、周波数を高くする時刻から電源電圧を上げる時刻を
算出し、算出した時刻に基づく時間を上記タイマに設定
し、当該タイマによる一致信号を入力し、かつ電源電圧
が上がったことを検知し、電源電圧が上がったことを確
認した後、上記ターゲット回路に供給するクロック周波
数を上げるように上記制御信号により上記クロック供給
回路に指示する。
【００２９】本発明によれば、たとえば制御手段では、
周波数を高く指示する場合には、次に変更する周波数に
対して、システムの動作が保証できる電源電圧に事前に
高くするように第２の制御信号により電源電圧供給回路
に指示が出されてから、周波数を高くするように第１の
制御信号によりクロック供給回路に指示が出される。す
なわち、制御手段では、電源電圧供給回路が電源電圧を
変更するのに要するセットアップ時間が考慮され、低い
周波数から高い周波数に切り替える場合は、そのタイミ
ングからセットアップ時間だけ早い時点で電源電圧供給
回路に対して、高い周波数に応じた電源電圧に上げるよ
うに第２の制御信号により指示が出される。また、制御
手段は、周波数を低くする指示をする場合には、周波数
を低くするように第１の制御信号によりクロック供給回
路に指示が出されるとともに、次に変更する周波数に対
して、システムの動作が保証できる電源電圧に低くする
ように第２の制御信号により電源電圧供給回路に指示が
出される。したがって、周波数を切り替えてもシステム
の動作を保証することができる。
周波数を高く指示する場合には、次に変更する周波数に
対して、システムの動作が保証できる電源電圧に事前に
高くするように第２の制御信号により電源電圧供給回路
に指示が出されてから、周波数を高くするように第１の
制御信号によりクロック供給回路に指示が出される。す
なわち、制御手段では、電源電圧供給回路が電源電圧を
変更するのに要するセットアップ時間が考慮され、低い
周波数から高い周波数に切り替える場合は、そのタイミ
ングからセットアップ時間だけ早い時点で電源電圧供給
回路に対して、高い周波数に応じた電源電圧に上げるよ
うに第２の制御信号により指示が出される。また、制御
手段は、周波数を低くする指示をする場合には、周波数
を低くするように第１の制御信号によりクロック供給回
路に指示が出されるとともに、次に変更する周波数に対
して、システムの動作が保証できる電源電圧に低くする
ように第２の制御信号により電源電圧供給回路に指示が
出される。したがって、周波数を切り替えてもシステム
の動作を保証することができる。
【００３０】また、本発明によれば、たとえば所定時刻
にてシステムクロック周波数を低くする（下げる）場
合、時刻情報を含む周波数変更指示が制御手段に供給さ
れる。制御手段では、ターゲット回路による周波数変更
指示を受けると、ターゲット回路から指示された周波数
から周波数を高くする（上げる）動作をすべきか低くす
る（下げる）動作をすべきかの判定が行われる。この場
合、現在の周波数を下げる変更であることが判断され
る。制御手段では、指示された周波数値から、ターゲッ
ト回路に供給すべき電源電圧値が求められとともに、た
とえば周波数を下げる時刻がタイマに設定される。そし
て、タイマからの一致信号を検知した時点で、指定され
た時刻になったものとして、指示された周波数に下げる
ように、第１の制御信号によりクロック供給回路に指示
され、求めた電源電圧値に下げるように、第２の制御信
号により電源電圧供給回路に指示される。これにより、
クロック供給回路において、クロック周波数が切り替え
れ、周波数が下げられたシステムクロックがターゲット
回路に供給される。また、電源電圧供給回路において、
電源電圧が切り替えられて、ターゲット回路に供給され
る。
にてシステムクロック周波数を低くする（下げる）場
合、時刻情報を含む周波数変更指示が制御手段に供給さ
れる。制御手段では、ターゲット回路による周波数変更
指示を受けると、ターゲット回路から指示された周波数
から周波数を高くする（上げる）動作をすべきか低くす
る（下げる）動作をすべきかの判定が行われる。この場
合、現在の周波数を下げる変更であることが判断され
る。制御手段では、指示された周波数値から、ターゲッ
ト回路に供給すべき電源電圧値が求められとともに、た
とえば周波数を下げる時刻がタイマに設定される。そし
て、タイマからの一致信号を検知した時点で、指定され
た時刻になったものとして、指示された周波数に下げる
ように、第１の制御信号によりクロック供給回路に指示
され、求めた電源電圧値に下げるように、第２の制御信
号により電源電圧供給回路に指示される。これにより、
クロック供給回路において、クロック周波数が切り替え
れ、周波数が下げられたシステムクロックがターゲット
回路に供給される。また、電源電圧供給回路において、
電源電圧が切り替えられて、ターゲット回路に供給され
る。
【００３１】また、所定時刻にてシステムクロック周波
数を上げる場合、ターゲット回路から時刻情報を含む周
波数変更指示が制御手段に供給される。制御手段では。
ターゲット回路による周波数変更指示を受けると、指示
された周波数から周波数を高くする（上げる）動作をす
べきか低くする（下げる）動作をすべきかの判定が行わ
れる。この場合、現在の周波数を上げる変更であること
が判断される。制御手段では、周波数を上げる場合に
は、周波数を変更する以前に電源電圧を上げておく必要
がある。そこで、制御手段では、指示された周波数値か
ら、ターゲット回路に供給すべき電源電圧値が求められ
るとともに、ターゲット回路から指示された時刻から電
源電圧を高くする（上げる）時刻が算出され、算出した
時刻がタイマに設定される。そして、タイマからの一致
信号を検知した時点で、指定された時刻Ｔ１になったも
のとして、求めた電源電圧値に上げるように、第２の制
御信号により電源電圧供給回路に指示される。次に、周
波数を上げる時刻がタイマに設定される。そして、タイ
マからの一致信号を検知した時点で、指定された時刻に
なったものとして、指示された周波数に上げるように、
第１の制御信号によりクロック供給回路に指示される。
これにより、クロック供給回路において、クロック周波
数が切り替えられ、周波数が上げられたシステムクロッ
クがターゲット回路に供給される。また、電源電圧供給
回路において、電源電圧が切り替えられて、ターゲット
回路に供給される。
数を上げる場合、ターゲット回路から時刻情報を含む周
波数変更指示が制御手段に供給される。制御手段では。
ターゲット回路による周波数変更指示を受けると、指示
された周波数から周波数を高くする（上げる）動作をす
べきか低くする（下げる）動作をすべきかの判定が行わ
れる。この場合、現在の周波数を上げる変更であること
が判断される。制御手段では、周波数を上げる場合に
は、周波数を変更する以前に電源電圧を上げておく必要
がある。そこで、制御手段では、指示された周波数値か
ら、ターゲット回路に供給すべき電源電圧値が求められ
るとともに、ターゲット回路から指示された時刻から電
源電圧を高くする（上げる）時刻が算出され、算出した
時刻がタイマに設定される。そして、タイマからの一致
信号を検知した時点で、指定された時刻Ｔ１になったも
のとして、求めた電源電圧値に上げるように、第２の制
御信号により電源電圧供給回路に指示される。次に、周
波数を上げる時刻がタイマに設定される。そして、タイ
マからの一致信号を検知した時点で、指定された時刻に
なったものとして、指示された周波数に上げるように、
第１の制御信号によりクロック供給回路に指示される。
これにより、クロック供給回路において、クロック周波
数が切り替えられ、周波数が上げられたシステムクロッ
クがターゲット回路に供給される。また、電源電圧供給
回路において、電源電圧が切り替えられて、ターゲット
回路に供給される。
【００３２】また、本発明によれば、たとえば所定時刻
において、ターゲット回路に供給するシステムクロック
の周波数を上げる場合、制御手段では、周波数変更指示
を受けると、周波数を高くする（上げる）動作をすべき
か低くする（下げる）動作をすべきかの判定が行われ
る。この場合、周波数を上げる変更であることが判断さ
れる。制御手段では、所定時刻よりも早い時刻におい
て、周波数−電圧変換回路へのクロックの周波数を上げ
るように制御信号によりクロックパルス発生回路に指示
される。これにより、クロックパルス発生回路では、周
波数−電圧変換回路へのクロックの周波数が上げられ
る。なお、このとき、たとえばその周波数で電源電圧を
上げるために必要な時間がタイマに設定される。周波数
−電圧変換回路では、周波数に対して電源電圧が低いた
め、電源電圧発生回路に電圧を上げるように電圧指示信
号により指示が出される。これにより、ターゲット回路
および周波数−電圧変換回路に供給される電源電圧が、
周波数に必要な電源電圧に収束する。そして、制御手段
は、タイマからの一致信号を検知した時点で、ターゲッ
ト回路へのシステムクロックの周波数を上げるように、
制御信号によりクロックパルス発生回路に指示される。
そして、所定時刻において制御手段により指示を受けた
クロックパルス発生回路により、ターゲット回路へのシ
ステムクロックの周波数が上げられる。この場合、ター
ゲット回路に供給される電源電圧は高い値に遷移してい
るが、ターゲット回路は周波数のクロックに同期して動
作しており、周波数に対して必要最低限の電源電圧より
高いため、その動作は保証される。
において、ターゲット回路に供給するシステムクロック
の周波数を上げる場合、制御手段では、周波数変更指示
を受けると、周波数を高くする（上げる）動作をすべき
か低くする（下げる）動作をすべきかの判定が行われ
る。この場合、周波数を上げる変更であることが判断さ
れる。制御手段では、所定時刻よりも早い時刻におい
て、周波数−電圧変換回路へのクロックの周波数を上げ
るように制御信号によりクロックパルス発生回路に指示
される。これにより、クロックパルス発生回路では、周
波数−電圧変換回路へのクロックの周波数が上げられ
る。なお、このとき、たとえばその周波数で電源電圧を
上げるために必要な時間がタイマに設定される。周波数
−電圧変換回路では、周波数に対して電源電圧が低いた
め、電源電圧発生回路に電圧を上げるように電圧指示信
号により指示が出される。これにより、ターゲット回路
および周波数−電圧変換回路に供給される電源電圧が、
周波数に必要な電源電圧に収束する。そして、制御手段
は、タイマからの一致信号を検知した時点で、ターゲッ
ト回路へのシステムクロックの周波数を上げるように、
制御信号によりクロックパルス発生回路に指示される。
そして、所定時刻において制御手段により指示を受けた
クロックパルス発生回路により、ターゲット回路へのシ
ステムクロックの周波数が上げられる。この場合、ター
ゲット回路に供給される電源電圧は高い値に遷移してい
るが、ターゲット回路は周波数のクロックに同期して動
作しており、周波数に対して必要最低限の電源電圧より
高いため、その動作は保証される。
【００３３】また、所定時刻においてターゲット回路に
供給するシステムクロックの周波数を下げる場合、制御
手段では、周波数を下げる変更であることが判断され
る。これにより、制御手段では、ターゲット回路に供給
すべきシステムクロックの周波数を下げるように、制御
信号によりクロックパルス発生回路に指示される。これ
により、クロックパルス発生回路では、ターゲット回路
へのシステムクロックの周波数が下げられる。続いて、
制御手段では、周波数−電圧変換回路へのクロックの周
波数を下げるように制御信号によりクロックパルス発生
回路に指示される。これにより、クロックパルス発生回
路では、周波数−電圧変換回路へのクロックの周波数が
下げられる。なお、クロックパルス発生回路がターゲッ
ト回路へ供給するシステムクロックと周波数−電圧変換
回路に供給するクロックを同時に切り替えることが可能
ならば、同時に切り替えても構わない。
供給するシステムクロックの周波数を下げる場合、制御
手段では、周波数を下げる変更であることが判断され
る。これにより、制御手段では、ターゲット回路に供給
すべきシステムクロックの周波数を下げるように、制御
信号によりクロックパルス発生回路に指示される。これ
により、クロックパルス発生回路では、ターゲット回路
へのシステムクロックの周波数が下げられる。続いて、
制御手段では、周波数−電圧変換回路へのクロックの周
波数を下げるように制御信号によりクロックパルス発生
回路に指示される。これにより、クロックパルス発生回
路では、周波数−電圧変換回路へのクロックの周波数が
下げられる。なお、クロックパルス発生回路がターゲッ
ト回路へ供給するシステムクロックと周波数−電圧変換
回路に供給するクロックを同時に切り替えることが可能
ならば、同時に切り替えても構わない。
【００３４】
【発明の実施の形態】第１実施形態
図１は、本発明に係る電源電圧周波数制御回路を採用し
た電子回路システムの第１の実施形態を示すブロック図
である。
た電子回路システムの第１の実施形態を示すブロック図
である。
【００３５】本回路システム１０は、図１に示すよう
に、ターゲット回路１１、クロック供給回路１２、電源
電圧供給回路１３、および制御回路１４を有している。
に、ターゲット回路１１、クロック供給回路１２、電源
電圧供給回路１３、および制御回路１４を有している。
【００３６】ターゲット回路１１は、クロック周波数お
よび電源電圧ＶDDの制御対象となるシステムを構成し、
後述するように、クロック周波数においてシステムの動
作を保証する最低の電源電圧を供給することが可能な電
源電圧供給回路１３から電源電圧ＶDDの供給を受け、多
階調のクロック周波数を生成することができるクロック
供給回路１２から供給されるシステムクロックＳＹＳＣ
ＬＫに同期して動作し、所望の処理を行う。
よび電源電圧ＶDDの制御対象となるシステムを構成し、
後述するように、クロック周波数においてシステムの動
作を保証する最低の電源電圧を供給することが可能な電
源電圧供給回路１３から電源電圧ＶDDの供給を受け、多
階調のクロック周波数を生成することができるクロック
供給回路１２から供給されるシステムクロックＳＹＳＣ
ＬＫに同期して動作し、所望の処理を行う。
【００３７】本第１の実施形態に係るターゲット回路１
１では、ＣＰＵ１１１とタイマ１１２を含むその周辺回
路１１３が連動して要求されたタスクを処理する。ＣＰ
Ｕ１１１は、タイマ１１２の計時時刻を受けて、任意の
時刻において、周波数の変更後の値と周波数を変更する
時刻を制御回路１４に信号Ｓ１１１として指示する。す
なわち、ＣＰＵ１１１は、変更する周波数の値を指示す
るだけ、電源電圧は考慮していない。
１では、ＣＰＵ１１１とタイマ１１２を含むその周辺回
路１１３が連動して要求されたタスクを処理する。ＣＰ
Ｕ１１１は、タイマ１１２の計時時刻を受けて、任意の
時刻において、周波数の変更後の値と周波数を変更する
時刻を制御回路１４に信号Ｓ１１１として指示する。す
なわち、ＣＰＵ１１１は、変更する周波数の値を指示す
るだけ、電源電圧は考慮していない。
【００３８】タイマ１１２は、周波数が固定のクロック
ＦＸＣＬＫに同期して動作することにより、一定の時間
を計測し、計測結果を一致信号Ｓ１１２ａとして制御回
路１４に出力する。また、タイマ１１２は計測時刻を信
号Ｓ１１２ｂとしてＣＰＵ１１１に報知する。
ＦＸＣＬＫに同期して動作することにより、一定の時間
を計測し、計測結果を一致信号Ｓ１１２ａとして制御回
路１４に出力する。また、タイマ１１２は計測時刻を信
号Ｓ１１２ｂとしてＣＰＵ１１１に報知する。
【００３９】図２は、図１のタイマの具体的な構成例を
示す図である。このタイマ１１２は、図２に示すよう
に、クロックＦＸＣＬＫに同期して動作するカウンタ１
１２１、カウンタ１１２１のカウント値ＶＣＮＴと比較
する比較値ＶＣＭＰを保持しておくコンペアレジスタ１
１２２、カウンタ１１２１のカウント値ＶＣＮＴとコン
ペアレジスタ１１２２に保持された比較値ＶＣＭＰとを
比較するコンパレータ１１２３により構成されている。
示す図である。このタイマ１１２は、図２に示すよう
に、クロックＦＸＣＬＫに同期して動作するカウンタ１
１２１、カウンタ１１２１のカウント値ＶＣＮＴと比較
する比較値ＶＣＭＰを保持しておくコンペアレジスタ１
１２２、カウンタ１１２１のカウント値ＶＣＮＴとコン
ペアレジスタ１１２２に保持された比較値ＶＣＭＰとを
比較するコンパレータ１１２３により構成されている。
【００４０】このタイマ１１２においては、コンペアレ
ジスタ１１２２に保持される比較値ＶＣＭＰは制御回路
１４により信号Ｓ１４３として設定され、カウンタ１１
２１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した
時点で、一致したことを報知する一致信号Ｓ１１２ａが
コンパレータ１１２３から制御回路１４に出力される。
制御回路１４は、この一致信号Ｓ１１２ａを検知するこ
とにより時間の経過を知り得る。また、カウンタ１１２
１の値は、ＣＰＵ１１１および制御回路１４が共に読み
出すことが可能で、ＣＰＵ１１１および制御回路１４は
読み出したカウンタ１１２１の値に必要な経過時間を加
算した時間をコンペアレジスタ１１２２に設定する。
ジスタ１１２２に保持される比較値ＶＣＭＰは制御回路
１４により信号Ｓ１４３として設定され、カウンタ１１
２１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した
時点で、一致したことを報知する一致信号Ｓ１１２ａが
コンパレータ１１２３から制御回路１４に出力される。
制御回路１４は、この一致信号Ｓ１１２ａを検知するこ
とにより時間の経過を知り得る。また、カウンタ１１２
１の値は、ＣＰＵ１１１および制御回路１４が共に読み
出すことが可能で、ＣＰＵ１１１および制御回路１４は
読み出したカウンタ１１２１の値に必要な経過時間を加
算した時間をコンペアレジスタ１１２２に設定する。
【００４１】クロック供給回路１２は、多階調のクロッ
ク周波数のシステムクロックＳＹＳＣＬＫを生成するこ
とが可能で、制御回路１４による第１の制御信号Ｓ１４
１により指示されたクロック周波数のシステムクロック
ＳＹＳＣＬＫを、ターゲット回路１１に供給する。
ク周波数のシステムクロックＳＹＳＣＬＫを生成するこ
とが可能で、制御回路１４による第１の制御信号Ｓ１４
１により指示されたクロック周波数のシステムクロック
ＳＹＳＣＬＫを、ターゲット回路１１に供給する。
【００４２】図３は、図１のクロック供給回路の具体的
な構成例を示す図である。このクロック供給回路１２
は、図３に示すように、所定周波数のクロックを発振す
る位相同期回路（ＰＬＬ回路）１２１、複数の分周比に
て複数、たとえば４種類のクロック周波数ｆ０，ｆ１，
ｆ２，ｆ３のクロックを生成する分周器１２２、および
制御回路１４による第１の制御信号Ｓ１４１により指示
されたクロック周波数のシステムクロックを選択して出
力するセレクタ１２３により構成されている。
な構成例を示す図である。このクロック供給回路１２
は、図３に示すように、所定周波数のクロックを発振す
る位相同期回路（ＰＬＬ回路）１２１、複数の分周比に
て複数、たとえば４種類のクロック周波数ｆ０，ｆ１，
ｆ２，ｆ３のクロックを生成する分周器１２２、および
制御回路１４による第１の制御信号Ｓ１４１により指示
されたクロック周波数のシステムクロックを選択して出
力するセレクタ１２３により構成されている。
【００４３】このクロック供給回路１２においては、Ｐ
ＬＬ回路１２１のたとえば周波数３００ＭＨｚの発振ク
ロックが分周器１２２に供給される。分周器１２２で
は、複数の分周比、たとえば１／３、１／４、１／６、
１／１２の分周比にてＰＬＬ回路１２１の発振クロック
が分周されることにより、たとえばｆ０（＝１００ＭＨ
ｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨｚ），
ｆ３（＝２５ＭＨｚ）のクロック周波数のクロックが生
成され、セレクタ１２３に供給される。そして、セレク
タ１２３においては、制御回路１４による第１の制御信
号Ｓ１４１に従って、所望の周波数のクロックが選択さ
れ、システムクロックＳＹＳＣＬＫとしてターゲット回
路１１に供給される。
ＬＬ回路１２１のたとえば周波数３００ＭＨｚの発振ク
ロックが分周器１２２に供給される。分周器１２２で
は、複数の分周比、たとえば１／３、１／４、１／６、
１／１２の分周比にてＰＬＬ回路１２１の発振クロック
が分周されることにより、たとえばｆ０（＝１００ＭＨ
ｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨｚ），
ｆ３（＝２５ＭＨｚ）のクロック周波数のクロックが生
成され、セレクタ１２３に供給される。そして、セレク
タ１２３においては、制御回路１４による第１の制御信
号Ｓ１４１に従って、所望の周波数のクロックが選択さ
れ、システムクロックＳＹＳＣＬＫとしてターゲット回
路１１に供給される。
【００４４】電源電圧供給回路１３は、多階調の電源電
圧ＶDDを供給することが可能で、制御回路１４の第２の
制御信号Ｓ１４２に応じた値の電源電圧ＶDDをターゲッ
ト回路１１に供給する。
圧ＶDDを供給することが可能で、制御回路１４の第２の
制御信号Ｓ１４２に応じた値の電源電圧ＶDDをターゲッ
ト回路１１に供給する。
【００４５】制御回路１４は、ターゲット回路１１のＣ
ＰＵ１１１による時刻情報を周波数変更指示信号Ｓ１１
１を受けると、ＣＰＵ１１１から指示された周波数から
周波数を高くする（上げる）動作をすべきか低くする
（下げる）動作をすべきかの判定を行い、周波数を上げ
る場合には、指示された周波数値から、ターゲット回路
１１に供給すべき電源電圧値を求めるとともに、ＣＰＵ
１１１から指示された時刻から電源電圧ＶDDを高くする
（上げる）時刻を算出し、算出した時刻をタイマ１１２
のコンペアレジスタ１１２２に設定し、タイマからの一
致信号Ｓ１１２ａを検知した時点で、求めた電源電圧値
に上げるように、第２の制御信号Ｓ１４２により電源電
圧供給回路１３に指示し、次に、周波数を上げる時刻を
タイマ１１２のコンペアレジスタ１１２２に設定し、タ
イマからの一致信号Ｓ１１２ａを検知した時点で、指示
された周波数に上げるように、第１の制御信号Ｓ１４１
によりクロック供給回路１２に指示する。また、制御回
路１４は、周波数を下げる動作をすべきものと判定した
場合には、指示された周波数値から、ターゲット回路１
１に供給すべき電源電圧値を求めるとともに、周波数を
下げる時刻をタイマ１１２のコンペアレジスタ１１２２
に設定し、タイマからの一致信号Ｓ１１２ａを検知した
時点で、指示された周波数に下げるように、第１の制御
信号Ｓ１４１によりクロック供給回路１２に指示し、求
めた電源電圧値に下げるように、第２の制御信号Ｓ１４
２により電源電圧供給回路１３に指示する。
ＰＵ１１１による時刻情報を周波数変更指示信号Ｓ１１
１を受けると、ＣＰＵ１１１から指示された周波数から
周波数を高くする（上げる）動作をすべきか低くする
（下げる）動作をすべきかの判定を行い、周波数を上げ
る場合には、指示された周波数値から、ターゲット回路
１１に供給すべき電源電圧値を求めるとともに、ＣＰＵ
１１１から指示された時刻から電源電圧ＶDDを高くする
（上げる）時刻を算出し、算出した時刻をタイマ１１２
のコンペアレジスタ１１２２に設定し、タイマからの一
致信号Ｓ１１２ａを検知した時点で、求めた電源電圧値
に上げるように、第２の制御信号Ｓ１４２により電源電
圧供給回路１３に指示し、次に、周波数を上げる時刻を
タイマ１１２のコンペアレジスタ１１２２に設定し、タ
イマからの一致信号Ｓ１１２ａを検知した時点で、指示
された周波数に上げるように、第１の制御信号Ｓ１４１
によりクロック供給回路１２に指示する。また、制御回
路１４は、周波数を下げる動作をすべきものと判定した
場合には、指示された周波数値から、ターゲット回路１
１に供給すべき電源電圧値を求めるとともに、周波数を
下げる時刻をタイマ１１２のコンペアレジスタ１１２２
に設定し、タイマからの一致信号Ｓ１１２ａを検知した
時点で、指示された周波数に下げるように、第１の制御
信号Ｓ１４１によりクロック供給回路１２に指示し、求
めた電源電圧値に下げるように、第２の制御信号Ｓ１４
２により電源電圧供給回路１３に指示する。
【００４６】このように、制御回路１４は、クロック周
波数に応じて必要な電源電圧を指示する。これにより、
ＣＰＵ１１１は、変更する周波数の値および時刻を指示
するだけで済み、電源電圧を考慮する必要がなくなる。
波数に応じて必要な電源電圧を指示する。これにより、
ＣＰＵ１１１は、変更する周波数の値および時刻を指示
するだけで済み、電源電圧を考慮する必要がなくなる。
【００４７】制御回路１４では、クロック周波数の値か
らそれに必要な電源電圧を算出するには、たとえば図４
に示すように、クロック供給回路１２が生成できるそれ
ぞれのクロック周波数においてシステムの動作が保証で
きる電源電圧の値の関係をテーブルとして内部に保持し
ておく方法が採用される。図４の例では、クロック周波
数ｆ０のとき電源電圧ＶDDはＶ０、クロック周波数ｆ１
のとき電源電圧ＶDDはＶ１、クロック周波数ｆ２のとき
電源電圧ＶDDはＶ２、クロック周波数ｆ３のとき電源電
圧ＶDDはＶ３をそれぞれ供給するようにあらかじめ定め
られている。ただし、ｆ０＞ｆ１＞ｆ２＞ｆ３、Ｖ０＞
Ｖ１＞Ｖ２＞Ｖ３なる関係を満足する。
らそれに必要な電源電圧を算出するには、たとえば図４
に示すように、クロック供給回路１２が生成できるそれ
ぞれのクロック周波数においてシステムの動作が保証で
きる電源電圧の値の関係をテーブルとして内部に保持し
ておく方法が採用される。図４の例では、クロック周波
数ｆ０のとき電源電圧ＶDDはＶ０、クロック周波数ｆ１
のとき電源電圧ＶDDはＶ１、クロック周波数ｆ２のとき
電源電圧ＶDDはＶ２、クロック周波数ｆ３のとき電源電
圧ＶDDはＶ３をそれぞれ供給するようにあらかじめ定め
られている。ただし、ｆ０＞ｆ１＞ｆ２＞ｆ３、Ｖ０＞
Ｖ１＞Ｖ２＞Ｖ３なる関係を満足する。
【００４８】あるいは、制御回路１４では、クロックを
入力とし、そのクロック周期に応じた電源電圧または、
電源電圧設定値を出力する機能を有する周波数−電圧変
換回路を備える方法などが採用される。また、制御回路
１４は、電源電圧を変更する場合にはある程度の時間を
要するため、事前に電源電圧を制御する必要がある場合
がある。この必要な時間も内部のレジスタに保持してお
くことにより、周波数の変更時刻から自動的に電源電圧
の変更時刻を算出することが可能となる。
入力とし、そのクロック周期に応じた電源電圧または、
電源電圧設定値を出力する機能を有する周波数−電圧変
換回路を備える方法などが採用される。また、制御回路
１４は、電源電圧を変更する場合にはある程度の時間を
要するため、事前に電源電圧を制御する必要がある場合
がある。この必要な時間も内部のレジスタに保持してお
くことにより、周波数の変更時刻から自動的に電源電圧
の変更時刻を算出することが可能となる。
【００４９】また、制御回路１４は、電源電圧供給回路
１３が電源電圧を変更するのに要するセットアップ時間
を考慮し、低い周波数から高い周波数に切り替える場合
は、そのタイミングからセットアップ時間だけ早い時点
で電源電圧供給回路１３に対して、高い周波数に応じた
電源電圧に上げるように第２の制御信号Ｓ１４２により
指示する。また、高い周波数から低い周波数に切り替え
る場合は、そのタイミングにあわせて電源電圧供給回路
１３に対して、低い周波数に応じた電源電圧に下げるよ
うに第２の制御信号Ｓ１４２により指示する。このタイ
ミングにて電源電圧を制御することにより、周波数を切
り替えてもシステムの動作を保証することができる。制
御回路１４は、タイマ１１２を用いた時間計測により、
適切なタイミングにおいて電源電圧を制御することがで
きる。
１３が電源電圧を変更するのに要するセットアップ時間
を考慮し、低い周波数から高い周波数に切り替える場合
は、そのタイミングからセットアップ時間だけ早い時点
で電源電圧供給回路１３に対して、高い周波数に応じた
電源電圧に上げるように第２の制御信号Ｓ１４２により
指示する。また、高い周波数から低い周波数に切り替え
る場合は、そのタイミングにあわせて電源電圧供給回路
１３に対して、低い周波数に応じた電源電圧に下げるよ
うに第２の制御信号Ｓ１４２により指示する。このタイ
ミングにて電源電圧を制御することにより、周波数を切
り替えてもシステムの動作を保証することができる。制
御回路１４は、タイマ１１２を用いた時間計測により、
適切なタイミングにおいて電源電圧を制御することがで
きる。
【００５０】図５は、本第１の実施形態における制御回
路のクロック周波数と電源電圧を変更する制御動作を説
明するためのタイミングチャートである。また、図６
は、本第１の実施形態における制御回路のクロック周波
数と電源電圧を変更する制御動作を説明するためのフロ
ーチャートである。
路のクロック周波数と電源電圧を変更する制御動作を説
明するためのタイミングチャートである。また、図６
は、本第１の実施形態における制御回路のクロック周波
数と電源電圧を変更する制御動作を説明するためのフロ
ーチャートである。
【００５１】以下に、上記構成による動作を、制御回路
１４の制御機能を中心に、図５のタイミングチャートお
よび図６のフローチャートに関連付けて説明する。
１４の制御機能を中心に、図５のタイミングチャートお
よび図６のフローチャートに関連付けて説明する。
【００５２】図５（Ａ）および（Ｂ）に示すように、時
刻Ｔ１にてシステムクロック周波数ｆをｆ１からｆ２に
下げる場合、ターゲット回路１１のＣＰＵ１１１から時
刻Ｔ１より早い時刻Ｔ４において、時刻Ｔ１にて周波数
をｆ２に変更するように指示する時刻情報を含む周波数
変更指示信号Ｓ１１１が制御回路１４に出力される。
刻Ｔ１にてシステムクロック周波数ｆをｆ１からｆ２に
下げる場合、ターゲット回路１１のＣＰＵ１１１から時
刻Ｔ１より早い時刻Ｔ４において、時刻Ｔ１にて周波数
をｆ２に変更するように指示する時刻情報を含む周波数
変更指示信号Ｓ１１１が制御回路１４に出力される。
【００５３】制御回路１４では、ターゲット回路１１の
ＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受け
ると、ＣＰＵ１１１から指示された周波数から周波数を
高くする（上げる）動作をすべきか低くする（下げる）
動作をすべきかの判定が行われる（図６のＳＴ１）。こ
の場合、現在の周波数ｆ１の値からｆ２に下げる変更で
あることが判断される。制御回路１４では、指示された
周波数値から、ターゲット回路１１に供給すべき電源電
圧値を求められとともに、周波数を下げる時刻がタイマ
１１２のコンペアレジスタ１１２２に設定される。そし
て、タイマ１１２からの一致信号Ｓ１１２ａを検知した
時点で（図６のＳＴ２）、指定された時刻Ｔ１になった
ものとして、指示された周波数に下げるように、第１の
制御信号Ｓ１４１によりクロック供給回路１２に指示さ
れ（図６のＳＴ３）、求めた電源電圧値に下げるよう
に、第２の制御信号Ｓ１４２により電源電圧供給回路１
３に指示される（図６のＳＴ４）。
ＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受け
ると、ＣＰＵ１１１から指示された周波数から周波数を
高くする（上げる）動作をすべきか低くする（下げる）
動作をすべきかの判定が行われる（図６のＳＴ１）。こ
の場合、現在の周波数ｆ１の値からｆ２に下げる変更で
あることが判断される。制御回路１４では、指示された
周波数値から、ターゲット回路１１に供給すべき電源電
圧値を求められとともに、周波数を下げる時刻がタイマ
１１２のコンペアレジスタ１１２２に設定される。そし
て、タイマ１１２からの一致信号Ｓ１１２ａを検知した
時点で（図６のＳＴ２）、指定された時刻Ｔ１になった
ものとして、指示された周波数に下げるように、第１の
制御信号Ｓ１４１によりクロック供給回路１２に指示さ
れ（図６のＳＴ３）、求めた電源電圧値に下げるよう
に、第２の制御信号Ｓ１４２により電源電圧供給回路１
３に指示される（図６のＳＴ４）。
【００５４】これにより、クロック供給回路１２におい
て、クロック周波数ｆがｆ１からｆ２に切り替えられ、
周波数ｆ２のシステムクロックＳＹＳＣＬＫがターゲッ
ト回路１１に供給される。また、電源電圧供給回路１３
において、電源電圧ＶDDがＶ１からＶ２に切り替えられ
て、ターゲット回路１１に供給される。
て、クロック周波数ｆがｆ１からｆ２に切り替えられ、
周波数ｆ２のシステムクロックＳＹＳＣＬＫがターゲッ
ト回路１１に供給される。また、電源電圧供給回路１３
において、電源電圧ＶDDがＶ１からＶ２に切り替えられ
て、ターゲット回路１１に供給される。
【００５５】また、図５（Ａ）および（Ｂ）に示すよう
に、時刻Ｔ２にてシステムクロック周波数ｆをｆ２から
ｆ１に上げる場合、ＣＰＵ１１１から時刻Ｔ２より早い
時刻Ｔ５において、時刻Ｔ５にて周波数をｆ１に変更す
るよう指示する時刻情報を含む周波数変更指示信号Ｓ１
１１が制御回路１４に出力される。
に、時刻Ｔ２にてシステムクロック周波数ｆをｆ２から
ｆ１に上げる場合、ＣＰＵ１１１から時刻Ｔ２より早い
時刻Ｔ５において、時刻Ｔ５にて周波数をｆ１に変更す
るよう指示する時刻情報を含む周波数変更指示信号Ｓ１
１１が制御回路１４に出力される。
【００５６】制御回路１４では、ターゲット回路１１の
ＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受け
ると、ＣＰＵ１１１から指示された周波数から周波数を
高くする（上げる）動作をすべきか低くする（下げる）
動作をすべきかの判定が行われる（図６のＳＴ１）。こ
の場合、現在の周波数ｆ２の値からｆ１に上げる変更で
あることが判断される。
ＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受け
ると、ＣＰＵ１１１から指示された周波数から周波数を
高くする（上げる）動作をすべきか低くする（下げる）
動作をすべきかの判定が行われる（図６のＳＴ１）。こ
の場合、現在の周波数ｆ２の値からｆ１に上げる変更で
あることが判断される。
【００５７】制御回路１４では、周波数を上げる場合に
は、周波数を変更する以前に電源電圧を上げておく必要
がある。そこで、制御回路１４では、指示された周波数
値から、ターゲット回路１１に供給すべき電源電圧値が
求められるとともに、ＣＰＵ１１１から指示された時刻
Ｔ５から電源電圧ＶDDを高くする（上げる）時刻Ｔ３が
算出され（図６のＳＴ５）、算出した時刻がタイマ１１
２のコンペアレジスタ１１２２に設定される。そして、
タイマ１１２からの一致信号Ｓ１１２ａを検知した時点
で、指定された時刻Ｔ１になったものとして（図６のＳ
Ｔ６）、求めた電源電圧値に上げるように、第２の制御
信号Ｓ１４２により電源電圧供給回路１３に指示される
（図６のＳＴ７）。次に、周波数を上げる時刻Ｔ２がタ
イマ１１２のコンペアレジスタ１１２２に設定される。
そして、タイマ１１２からの一致信号Ｓ１１２ａを検知
した時点で、指定された時刻Ｔ２になったものとして
（図６のＳＴ８）、指示された周波数に上げるように、
第１の制御信号Ｓ１４１によりクロック供給回路１２に
指示される（図６のＳＴ９）。
は、周波数を変更する以前に電源電圧を上げておく必要
がある。そこで、制御回路１４では、指示された周波数
値から、ターゲット回路１１に供給すべき電源電圧値が
求められるとともに、ＣＰＵ１１１から指示された時刻
Ｔ５から電源電圧ＶDDを高くする（上げる）時刻Ｔ３が
算出され（図６のＳＴ５）、算出した時刻がタイマ１１
２のコンペアレジスタ１１２２に設定される。そして、
タイマ１１２からの一致信号Ｓ１１２ａを検知した時点
で、指定された時刻Ｔ１になったものとして（図６のＳ
Ｔ６）、求めた電源電圧値に上げるように、第２の制御
信号Ｓ１４２により電源電圧供給回路１３に指示される
（図６のＳＴ７）。次に、周波数を上げる時刻Ｔ２がタ
イマ１１２のコンペアレジスタ１１２２に設定される。
そして、タイマ１１２からの一致信号Ｓ１１２ａを検知
した時点で、指定された時刻Ｔ２になったものとして
（図６のＳＴ８）、指示された周波数に上げるように、
第１の制御信号Ｓ１４１によりクロック供給回路１２に
指示される（図６のＳＴ９）。
【００５８】これにより、クロック供給回路１２におい
て、クロック周波数ｆがｆ２からｆ１に切り替えられ、
周波数ｆ１のシステムクロックＳＹＳＣＬＫがターゲッ
ト回路１１に供給される。また、電源電圧供給回路１３
において、電源電圧ＶDDがＶ２からＶ１に切り替えられ
て、ターゲット回路１１に供給される。
て、クロック周波数ｆがｆ２からｆ１に切り替えられ、
周波数ｆ１のシステムクロックＳＹＳＣＬＫがターゲッ
ト回路１１に供給される。また、電源電圧供給回路１３
において、電源電圧ＶDDがＶ２からＶ１に切り替えられ
て、ターゲット回路１１に供給される。
【００５９】なお、ＣＰＵ１１１から周波数変更の指示
を送る時刻Ｔ４およびＴ５は、電源電圧ＶDDおよびクロ
ック周波数ｆが変更される時刻より早ければ、いつでも
問題はない。したがって、処理しているタスクのスケジ
ューリング上任意の時刻に指示を送ればよいので、タス
クを中断されることは発生しない。通常のシステムでは
ＯＳやアプリケーションなどにより時間の管理が異な
る。絶対時刻でタスクの処理を管理するシステムもあれ
ば、逐次的に処理を行い、相対時刻でタスクの処理を管
理するシステムもある。なお、制御回路１４は、タイマ
１１２のカウンタ１１２１の値を読むことが可能である
ため、周波数変更時刻Ｔ１およびＴ２の指定は、タイマ
１１２により管理されている絶対時刻でも、ＣＰＵ１１
１から指示される時刻Ｔ４およびＴ５からの相対時刻で
も問題はない。絶対時刻で制御時刻を指示される場合に
は、その時刻をタイマ１１２のコンペアレジスタ１１２
２に設定する。相対時刻で制御時刻を制御される場合に
は、現在の時刻を読みこみ、指定の時間を加算してコン
ペアレジスタ１１２２に設定する。
を送る時刻Ｔ４およびＴ５は、電源電圧ＶDDおよびクロ
ック周波数ｆが変更される時刻より早ければ、いつでも
問題はない。したがって、処理しているタスクのスケジ
ューリング上任意の時刻に指示を送ればよいので、タス
クを中断されることは発生しない。通常のシステムでは
ＯＳやアプリケーションなどにより時間の管理が異な
る。絶対時刻でタスクの処理を管理するシステムもあれ
ば、逐次的に処理を行い、相対時刻でタスクの処理を管
理するシステムもある。なお、制御回路１４は、タイマ
１１２のカウンタ１１２１の値を読むことが可能である
ため、周波数変更時刻Ｔ１およびＴ２の指定は、タイマ
１１２により管理されている絶対時刻でも、ＣＰＵ１１
１から指示される時刻Ｔ４およびＴ５からの相対時刻で
も問題はない。絶対時刻で制御時刻を指示される場合に
は、その時刻をタイマ１１２のコンペアレジスタ１１２
２に設定する。相対時刻で制御時刻を制御される場合に
は、現在の時刻を読みこみ、指定の時間を加算してコン
ペアレジスタ１１２２に設定する。
【００６０】以上説明したように、本第１の実施形態に
よれば、複数のクロック周波数のシステムクロックを供
給可能で、システムクロックに同期して処理を行うター
ゲット回路１１に対して、第１の制御信号Ｓ１５１に応
じたクロック周波数のシステムクロックを供給するクロ
ック供給回路１２と、第２の制御信号Ｓ１５２に応じた
値の電源電圧をターゲット回路１１に供給する電源電圧
供給回路１３と、ターゲット回路１１のＣＰＵ１１１か
ら周波数変更の指示を受けると、周波数変更値から周波
数を上げる変更か否かを判断し、周波数を上げる変更の
場合は、指示された時刻より早い時刻において電源電圧
を上げるように第２の制御信号Ｓ１４２を出力し、指示
された時刻にシステムクロック周波数を指示された周波
数値に上げるように第１の制御信号Ｓ１４１を出力し、
周波数を下げる変更の場合は、指示された時刻にシステ
ムクロック周波数を指示された周波数値に下げるように
第１の制御信号Ｓ１４１を出力し、電源電圧を下げるよ
うに第２の制御信号Ｓ１４２を出力する制御回路１４を
設けたので、以下の効果を得ることができる。
よれば、複数のクロック周波数のシステムクロックを供
給可能で、システムクロックに同期して処理を行うター
ゲット回路１１に対して、第１の制御信号Ｓ１５１に応
じたクロック周波数のシステムクロックを供給するクロ
ック供給回路１２と、第２の制御信号Ｓ１５２に応じた
値の電源電圧をターゲット回路１１に供給する電源電圧
供給回路１３と、ターゲット回路１１のＣＰＵ１１１か
ら周波数変更の指示を受けると、周波数変更値から周波
数を上げる変更か否かを判断し、周波数を上げる変更の
場合は、指示された時刻より早い時刻において電源電圧
を上げるように第２の制御信号Ｓ１４２を出力し、指示
された時刻にシステムクロック周波数を指示された周波
数値に上げるように第１の制御信号Ｓ１４１を出力し、
周波数を下げる変更の場合は、指示された時刻にシステ
ムクロック周波数を指示された周波数値に下げるように
第１の制御信号Ｓ１４１を出力し、電源電圧を下げるよ
うに第２の制御信号Ｓ１４２を出力する制御回路１４を
設けたので、以下の効果を得ることができる。
【００６１】すなわち、ＣＰＵなどターゲット回路１１
（システム）の制御を行っている回路が時間を管理しな
がら、制御する必要がなく、割り込み処理等が発生せ
ず、システム側の負荷が軽減される。また、システム側
は周波数の制御のみ考慮すればよく、電源電圧の制御の
ための負荷がない。システム側は任意の時刻に変更の指
示をだすことが可能であり、通常の処理の空いていると
きに処理すればよく、スケジューリングの負荷が小さい
という利点がある。
（システム）の制御を行っている回路が時間を管理しな
がら、制御する必要がなく、割り込み処理等が発生せ
ず、システム側の負荷が軽減される。また、システム側
は周波数の制御のみ考慮すればよく、電源電圧の制御の
ための負荷がない。システム側は任意の時刻に変更の指
示をだすことが可能であり、通常の処理の空いていると
きに処理すればよく、スケジューリングの負荷が小さい
という利点がある。
【００６２】また、本実施形態によれば、制御回路１４
は、電源電圧供給回路１３が電源電圧を変更するのに要
するセットアップ時間を考慮し、低い周波数から高い周
波数に切り替える場合は、そのタイミングからセットア
ップ時間だけ早い時点で電源電圧供給回路１３に対し
て、高い周波数に応じた電源電圧に上げるように第２の
制御信号Ｓ１４２により指示し、高い周波数から低い周
波数に切り替える場合は、そのタイミングにあわせて電
源電圧供給回路１３に対して、低い周波数に応じた電源
電圧に下げるように第２の制御信号Ｓ１４２により指示
し、このタイミングにて電源電圧を制御することから、
周波数を切り替えてもシステムの動作を保証することが
できる。制御回路１４は、タイマ１１２を用いた時間計
測により、適切なタイミングにおいて電源電圧を制御す
ることができる。
は、電源電圧供給回路１３が電源電圧を変更するのに要
するセットアップ時間を考慮し、低い周波数から高い周
波数に切り替える場合は、そのタイミングからセットア
ップ時間だけ早い時点で電源電圧供給回路１３に対し
て、高い周波数に応じた電源電圧に上げるように第２の
制御信号Ｓ１４２により指示し、高い周波数から低い周
波数に切り替える場合は、そのタイミングにあわせて電
源電圧供給回路１３に対して、低い周波数に応じた電源
電圧に下げるように第２の制御信号Ｓ１４２により指示
し、このタイミングにて電源電圧を制御することから、
周波数を切り替えてもシステムの動作を保証することが
できる。制御回路１４は、タイマ１１２を用いた時間計
測により、適切なタイミングにおいて電源電圧を制御す
ることができる。
【００６３】第２実施形態
図７は、本発明に係る電源電圧周波数制御回路を採用し
た電子回路システムの第２の実施形態を示すブロック図
である。
た電子回路システムの第２の実施形態を示すブロック図
である。
【００６４】本第２の実施形態が上述した第１の実施形
態と異なる点は、ターゲット回路１１のＣＰＵ１１１と
通信しているタイマ１１２とは別に制御回路１４により
制御され、ＣＰＵ１１１がそのカウンタ値を読み込むこ
とが可能なタイマ１５を独立に配置したことにある。
態と異なる点は、ターゲット回路１１のＣＰＵ１１１と
通信しているタイマ１１２とは別に制御回路１４により
制御され、ＣＰＵ１１１がそのカウンタ値を読み込むこ
とが可能なタイマ１５を独立に配置したことにある。
【００６５】図１の構成では、ＣＰＵ１１１と連動して
所定のタスクを処理しているタイマ１１２に制御回路１
４用のコンパレータとコンペアレジスタを追加する修正
を必要とするが、既に既存のシステムに対して本発明の
回路を追加するような状況では、タイマの修正が困難な
場合がある。また、システムが処理するタスクによって
は、タイマを独占的に使用したい場合も想定される。そ
のような場合には、本第２の実施形態に係る図７に示す
構成のように、ＣＰＵ１１１と通信しているタイマ１１
２とは別に制御回路１４により制御され、ＣＰＵ１１１
がそのカウンタ値を読み込むことが可能なタイマ１５を
独立に配置することにより、上述した第１の実施形態の
効果と同様の効果を得ることができることはもとより、
既存のシステムに容易かつ柔軟に対応できるという利点
がある。
所定のタスクを処理しているタイマ１１２に制御回路１
４用のコンパレータとコンペアレジスタを追加する修正
を必要とするが、既に既存のシステムに対して本発明の
回路を追加するような状況では、タイマの修正が困難な
場合がある。また、システムが処理するタスクによって
は、タイマを独占的に使用したい場合も想定される。そ
のような場合には、本第２の実施形態に係る図７に示す
構成のように、ＣＰＵ１１１と通信しているタイマ１１
２とは別に制御回路１４により制御され、ＣＰＵ１１１
がそのカウンタ値を読み込むことが可能なタイマ１５を
独立に配置することにより、上述した第１の実施形態の
効果と同様の効果を得ることができることはもとより、
既存のシステムに容易かつ柔軟に対応できるという利点
がある。
【００６６】第３実施形態
図８は、本発明に係る電源電圧周波数制御回路を採用し
た電子回路システムの第３の実施形態を示すブロック図
である。
た電子回路システムの第３の実施形態を示すブロック図
である。
【００６７】本回路システム２０は、図８に示すよう
に、ターゲット回路２１、クロックパルス発生回路２
２、周波数−電圧変換回路２３、電源電圧発生回路２
４、タイマ２５、周波数制御回路２６を有している。
に、ターゲット回路２１、クロックパルス発生回路２
２、周波数−電圧変換回路２３、電源電圧発生回路２
４、タイマ２５、周波数制御回路２６を有している。
【００６８】ターゲット回路２１は、クロック周波数お
よび電源電圧ＶDDの制御対象となるシステムを構成し、
後述するように、クロック周波数においてシステムの動
作を保証する最低の電源電圧を供給することが可能な電
源電圧発生回路２４から電源電圧ＶDDの供給を受け、多
階調のクロック周波数を生成することができるクロッパ
ルス発生回路２２から供給されるシステムクロックＳＹ
ＳＣＬＫに同期して動作し、所望の処理を行う。
よび電源電圧ＶDDの制御対象となるシステムを構成し、
後述するように、クロック周波数においてシステムの動
作を保証する最低の電源電圧を供給することが可能な電
源電圧発生回路２４から電源電圧ＶDDの供給を受け、多
階調のクロック周波数を生成することができるクロッパ
ルス発生回路２２から供給されるシステムクロックＳＹ
ＳＣＬＫに同期して動作し、所望の処理を行う。
【００６９】クロックパルス発生回路２２は、多階調の
クロック周波数のクロックを発生することが可能で、周
波数制御回路２６による制御信号Ｓ２６１により独立し
て指示された周波数のシステムクロックＳＹＳＣＬを発
生して、指示されたタイミングでターゲット回路２１に
供給し、独立して指示された周波数のクロックＣＬＫを
指示されたタイミングで周波数−電圧変換回路２３に供
給する。なお、クロックパルス発生回路２２は、ターゲ
ット回路２１に供給する必要最低限の電源電圧を決定す
るために、周波数−電圧変換回路２３にもシステムクロ
ックＳＹＳＣＬＫと周波数が同じクロックＣＬＫを供給
する。
クロック周波数のクロックを発生することが可能で、周
波数制御回路２６による制御信号Ｓ２６１により独立し
て指示された周波数のシステムクロックＳＹＳＣＬを発
生して、指示されたタイミングでターゲット回路２１に
供給し、独立して指示された周波数のクロックＣＬＫを
指示されたタイミングで周波数−電圧変換回路２３に供
給する。なお、クロックパルス発生回路２２は、ターゲ
ット回路２１に供給する必要最低限の電源電圧を決定す
るために、周波数−電圧変換回路２３にもシステムクロ
ックＳＹＳＣＬＫと周波数が同じクロックＣＬＫを供給
する。
【００７０】図９は、図８のクロックパルス発生回路の
具体的な構成例を示す図である。このクロックパルス発
生回路２２は、図９に示すように、所定周波数のクロッ
クを発振する位相同期回路（ＰＬＬ回路）２２１、複数
の分周比にて複数、たとえば４種類のクロック周波数ｆ
０，ｆ１，ｆ２，ｆ３のクロックを生成する分周器２２
２、周波数制御回路２６による制御信号Ｓ２６１により
指示されたクロック周波数のシステムクロックＳＹＳＣ
ＬＫを選択してターゲット回路２１に出力するセレクタ
２２３、および周波数制御回路２６による制御信号Ｓ２
６１により指示されたクロック周波数のクロックＣＬＫ
を選択して周波数−電圧変換回路２３に出力するセレク
タ２２４により構成されている。
具体的な構成例を示す図である。このクロックパルス発
生回路２２は、図９に示すように、所定周波数のクロッ
クを発振する位相同期回路（ＰＬＬ回路）２２１、複数
の分周比にて複数、たとえば４種類のクロック周波数ｆ
０，ｆ１，ｆ２，ｆ３のクロックを生成する分周器２２
２、周波数制御回路２６による制御信号Ｓ２６１により
指示されたクロック周波数のシステムクロックＳＹＳＣ
ＬＫを選択してターゲット回路２１に出力するセレクタ
２２３、および周波数制御回路２６による制御信号Ｓ２
６１により指示されたクロック周波数のクロックＣＬＫ
を選択して周波数−電圧変換回路２３に出力するセレク
タ２２４により構成されている。
【００７１】クロックパルス発生回路２２は、周波数制
御回路２６の制御信号Ｓ２６１によりシステムクロック
ＳＹＳＣＬＫを上げる指示を受けた場合には、セレクタ
２２４で指定の周波数、たとえばｆ１のクロックＣＬＫ
を選択して周波数−電圧変換回路２３に出力し、電源電
圧ＶDDが周波数ｆ１おける動作を保証できるＶ１に上が
るのに十分な時間が経過した後において、セレクタ２２
３で指定の周波数ｆ１のクロックを選択して、システム
クロックＳＹＳＣＬＫとしてターゲット回路２１に供給
する。
御回路２６の制御信号Ｓ２６１によりシステムクロック
ＳＹＳＣＬＫを上げる指示を受けた場合には、セレクタ
２２４で指定の周波数、たとえばｆ１のクロックＣＬＫ
を選択して周波数−電圧変換回路２３に出力し、電源電
圧ＶDDが周波数ｆ１おける動作を保証できるＶ１に上が
るのに十分な時間が経過した後において、セレクタ２２
３で指定の周波数ｆ１のクロックを選択して、システム
クロックＳＹＳＣＬＫとしてターゲット回路２１に供給
する。
【００７２】クロックパルス発生回路２２は、周波数制
御回路２６の制御信号Ｓ２６１によりシステムクロック
ＳＹＳＣＬＫを下げる指示を受けた場合には、セレクタ
２２３で指定の周波数、たとえばｆ２のクロックを選択
してシステムクロックＳＹＳＣＬＫとしてターゲット回
路２１に供給し、続いて、セレクタ２２４で指定の周波
数ｆ２のクロックを選択して、クロックＣＬＫとして周
波数−電圧変換回路２３に供給する。あるいは、クロッ
クパルス発生回路２２は、周波数制御回路２６の制御信
号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを下げ
る指示を受けた場合には、セレクタ２２３で指定の周波
数、たとえばｆ２のクロックを選択してシステムクロッ
クＳＹＳＣＬＫとしてターゲット回路２１に供給すると
ともに、セレクタ２２４で指定の周波数ｆ２のクロック
を選択して、クロックＣＬＫとして周波数−電圧変換回
路２３に供給する。
御回路２６の制御信号Ｓ２６１によりシステムクロック
ＳＹＳＣＬＫを下げる指示を受けた場合には、セレクタ
２２３で指定の周波数、たとえばｆ２のクロックを選択
してシステムクロックＳＹＳＣＬＫとしてターゲット回
路２１に供給し、続いて、セレクタ２２４で指定の周波
数ｆ２のクロックを選択して、クロックＣＬＫとして周
波数−電圧変換回路２３に供給する。あるいは、クロッ
クパルス発生回路２２は、周波数制御回路２６の制御信
号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを下げ
る指示を受けた場合には、セレクタ２２３で指定の周波
数、たとえばｆ２のクロックを選択してシステムクロッ
クＳＹＳＣＬＫとしてターゲット回路２１に供給すると
ともに、セレクタ２２４で指定の周波数ｆ２のクロック
を選択して、クロックＣＬＫとして周波数−電圧変換回
路２３に供給する。
【００７３】このクロックパルス発生回路２２において
は、ＰＬＬ回路２２１のたとえば周波数３００ＭＨｚの
発振クロックが分周器１２２に供給される。分周器２２
２では、複数の分周比、たとえば１／３、１／４、１／
６、１／１２の分周比にてＰＬＬ回路２２１の発振クロ
ックが分周されることにより、たとえばｆ０（＝１００
ＭＨｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨ
ｚ），ｆ３（＝２５ＭＨｚ）のクロック周波数のクロッ
クが生成され、セレクタ２２３およびセレクタ２２４に
供給される。そして、セレクタ２２３においては、周波
数制御回路２６による制御信号Ｓ２６１に従って、所望
の周波数のクロックが指定のタイミングで選択され、シ
ステムクロックＳＹＳＣＬＫとしてターゲット回路１１
に供給される。セレクタ２２４においては、周波数制御
回路２６による制御信号Ｓ２６１に従って、所望の周波
数のクロックが指定のタイミングで選択され、クロック
ＣＬＫとして周波数−電圧変換回路２３に供給される。
は、ＰＬＬ回路２２１のたとえば周波数３００ＭＨｚの
発振クロックが分周器１２２に供給される。分周器２２
２では、複数の分周比、たとえば１／３、１／４、１／
６、１／１２の分周比にてＰＬＬ回路２２１の発振クロ
ックが分周されることにより、たとえばｆ０（＝１００
ＭＨｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨ
ｚ），ｆ３（＝２５ＭＨｚ）のクロック周波数のクロッ
クが生成され、セレクタ２２３およびセレクタ２２４に
供給される。そして、セレクタ２２３においては、周波
数制御回路２６による制御信号Ｓ２６１に従って、所望
の周波数のクロックが指定のタイミングで選択され、シ
ステムクロックＳＹＳＣＬＫとしてターゲット回路１１
に供給される。セレクタ２２４においては、周波数制御
回路２６による制御信号Ｓ２６１に従って、所望の周波
数のクロックが指定のタイミングで選択され、クロック
ＣＬＫとして周波数−電圧変換回路２３に供給される。
【００７４】周波数−電圧変換回路２３は、クロックパ
ルス発生回路２２により供給されたクロックＣＬＫの周
波数に対して、電源電圧発生回路２４から供給される電
源電圧ＶDDが高いか低いかを判断し、電源電圧が高い場
合には、電源電圧発生回路２４に電源電圧を下げるよう
に電圧指示信号Ｓ２３により指示し、供給されたクロッ
ク周波数に対して、電源電圧が低い場合には、電源電圧
発生回路２４に電源電圧を上げるように電圧指示信号Ｓ
２３により指示する。このような周波数−電圧変換回路
の構成方法としては、たとえばターゲット回路に含まれ
るクリティカルパスを抜き出す、多段の遅延素子列を構
成する方法などにより、その遅延情報を取得する方法が
とられている。
ルス発生回路２２により供給されたクロックＣＬＫの周
波数に対して、電源電圧発生回路２４から供給される電
源電圧ＶDDが高いか低いかを判断し、電源電圧が高い場
合には、電源電圧発生回路２４に電源電圧を下げるよう
に電圧指示信号Ｓ２３により指示し、供給されたクロッ
ク周波数に対して、電源電圧が低い場合には、電源電圧
発生回路２４に電源電圧を上げるように電圧指示信号Ｓ
２３により指示する。このような周波数−電圧変換回路
の構成方法としては、たとえばターゲット回路に含まれ
るクリティカルパスを抜き出す、多段の遅延素子列を構
成する方法などにより、その遅延情報を取得する方法が
とられている。
【００７５】図１０は、図８の周波数−電圧変換回路の
具体的な構成例を示す図である。この周波数−電圧変換
回路２３は、図１０に示すように、レプリカ回路２３
１、遅延検出回路２３２、および制御回路２３３を有し
ている。
具体的な構成例を示す図である。この周波数−電圧変換
回路２３は、図１０に示すように、レプリカ回路２３
１、遅延検出回路２３２、および制御回路２３３を有し
ている。
【００７６】周波数−電圧変換回路２３では、レプリカ
回路２３１は、ターゲット回路２１のクリティカルパス
と同じ伝送特性の伝送路を持つように構成される。そし
て、レプリカ回路２３１にクロックパルス発生回路２２
によるクロックＣＬＫを供給し、遅延検出回路２３２に
おいて、レプリカ回路２３１を伝播してくる信号の遅延
時間を検出する。遅延検出回路２３２は、レプリカ回路
２３１を伝播してくる信号をクロックＣＬＫの次のサイ
クルにてラッチすることにより、レプリカ回路２３１を
伝播してくる信号とクロックＣＬＫの位相差、すなわち
クロック１サイクルに対するレプリカ回路の遅延時間を
検出することが可能である。
回路２３１は、ターゲット回路２１のクリティカルパス
と同じ伝送特性の伝送路を持つように構成される。そし
て、レプリカ回路２３１にクロックパルス発生回路２２
によるクロックＣＬＫを供給し、遅延検出回路２３２に
おいて、レプリカ回路２３１を伝播してくる信号の遅延
時間を検出する。遅延検出回路２３２は、レプリカ回路
２３１を伝播してくる信号をクロックＣＬＫの次のサイ
クルにてラッチすることにより、レプリカ回路２３１を
伝播してくる信号とクロックＣＬＫの位相差、すなわち
クロック１サイクルに対するレプリカ回路の遅延時間を
検出することが可能である。
【００７７】制御回路２３３は、遅延検出回路２３２に
て検出された遅延情報をもとに、電源電圧発生回路２４
に電圧値を指示する。レプリカ回路２３１を伝播してく
る信号の遅延時間がクロック１サイクルより十分短い場
合は、さらに電源電圧ＶDDを下げることが可能であり、
制御回路２３３は、現状の電源電圧ＶDDより低い電源電
圧値を電源電圧発生回路２４に指示する。レプリカ回路
２３１を伝播してくる信号の遅延時間がクロック１サイ
クルより長い場合は、さらに電源電圧ＶDDを上げる必要
があり、制御回路２３３は、現状の電源電圧ＶDDより高
い電源電圧値を電源電圧発生回路２４に指示する。
て検出された遅延情報をもとに、電源電圧発生回路２４
に電圧値を指示する。レプリカ回路２３１を伝播してく
る信号の遅延時間がクロック１サイクルより十分短い場
合は、さらに電源電圧ＶDDを下げることが可能であり、
制御回路２３３は、現状の電源電圧ＶDDより低い電源電
圧値を電源電圧発生回路２４に指示する。レプリカ回路
２３１を伝播してくる信号の遅延時間がクロック１サイ
クルより長い場合は、さらに電源電圧ＶDDを上げる必要
があり、制御回路２３３は、現状の電源電圧ＶDDより高
い電源電圧値を電源電圧発生回路２４に指示する。
【００７８】電源電圧発生回路２４から供給される電源
電圧ＶDDによりレプリカ回路２３１の遅延特性が変化
し、レプリカ回路２３１を伝播してくる信号の遅延時間
がクロック１サイクル分になるように、電源電圧ＶDDが
収束する。したがって、この周波数−電圧変換回路２３
に供給するクロックＣＬＫの周波数を変更することによ
り、レプリカ回路２３１を伝播してくる信号の遅延時間
が、そのクロック１サイクル分となる電源電圧ＶDDが電
源電圧発生回路２４から供給されるようになる。
電圧ＶDDによりレプリカ回路２３１の遅延特性が変化
し、レプリカ回路２３１を伝播してくる信号の遅延時間
がクロック１サイクル分になるように、電源電圧ＶDDが
収束する。したがって、この周波数−電圧変換回路２３
に供給するクロックＣＬＫの周波数を変更することによ
り、レプリカ回路２３１を伝播してくる信号の遅延時間
が、そのクロック１サイクル分となる電源電圧ＶDDが電
源電圧発生回路２４から供給されるようになる。
【００７９】電源電圧発生回路２４は、周波数−電圧変
換回路２３からの指示に従い、電源電圧ＶDDを上げ下げ
してターゲット回路２１および周波数−電圧変換回路２
３に供給する。
換回路２３からの指示に従い、電源電圧ＶDDを上げ下げ
してターゲット回路２１および周波数−電圧変換回路２
３に供給する。
【００８０】タイマ２５は、周波数が固定のクロックＦ
ＸＣＬＫに同期して動作することにより、周波数制御回
路２６により設定され一定の時間を計測し、計測結果を
一致信号Ｓ２５として周波数制御回路２６に出力する。
ＸＣＬＫに同期して動作することにより、周波数制御回
路２６により設定され一定の時間を計測し、計測結果を
一致信号Ｓ２５として周波数制御回路２６に出力する。
【００８１】図１１は、図８のタイマの具体的な構成例
を示す図である。このタイマ２５１は、図１１に示すよ
うに、クロックＦＸＣＬＫに同期して動作するカウンタ
２５１１、カウンタ２５１のカウント値ＶＣＮＴと比較
する比較値ＶＣＭＰを保持しておくコンペアレジスタ２
５２、カウンタ２５１のカウント値ＶＣＮＴとコンペア
レジスタ２５２に保持された比較値ＶＣＭＰとを比較す
るコンパレータ２５３により構成されている。
を示す図である。このタイマ２５１は、図１１に示すよ
うに、クロックＦＸＣＬＫに同期して動作するカウンタ
２５１１、カウンタ２５１のカウント値ＶＣＮＴと比較
する比較値ＶＣＭＰを保持しておくコンペアレジスタ２
５２、カウンタ２５１のカウント値ＶＣＮＴとコンペア
レジスタ２５２に保持された比較値ＶＣＭＰとを比較す
るコンパレータ２５３により構成されている。
【００８２】このタイマ２５においては、コンペアレジ
スタ２５２に保持される比較値ＶＣＭＰは周波数制御回
路２６により信号Ｓ２６２として設定され、カウンタ２
５１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した
時点で、一致したことを報知する一致信号Ｓ２５がコン
パレータ２５３から周波数制御回路２６に出力される。
周波数制御回路２６は、この一致信号Ｓ２５を検知する
ことにより時間の経過を知り得る。
スタ２５２に保持される比較値ＶＣＭＰは周波数制御回
路２６により信号Ｓ２６２として設定され、カウンタ２
５１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した
時点で、一致したことを報知する一致信号Ｓ２５がコン
パレータ２５３から周波数制御回路２６に出力される。
周波数制御回路２６は、この一致信号Ｓ２５を検知する
ことにより時間の経過を知り得る。
【００８３】周波数制御回路２６は、図示しない制御系
からターゲット回路２１へのシステムクロックＳＹＳＣ
ＬＫの周波数変更指示を受けると、指示された周波数か
ら周波数を高くする（上げる）動作をすべきか低くする
（下げる）動作をすべきかの判定を行い、周波数を上げ
る場合には、周波数−電圧変換回路２３へのクロックＣ
ＬＫの周波数を上げるように制御信号Ｓ２６１によりク
ロックパルス発生回路２２に指示し、その周波数で電源
電圧ＶDDを上げるために必要な時間を、タイマ２５のコ
ンペアレジスタ２５２に設定し、タイマ２５からの一致
信号Ｓ２５を検知した時点で、ターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数を上げるよう
に、制御信号Ｓ２６１によりクロックパルス発生回路２
２に指示する。また、周波数制御回路２６は、周波数を
下げる動作をすべきものと判定した場合には、ターゲッ
ト回路２１に供給すべきシステムクロックＳＹＳＣＬＫ
の周波数を下げるように、制御信号Ｓ２６１によりクロ
ックパルス発生回路２２に指示し、周波数−電圧変換回
路２３へのクロックＣＬＫの周波数を下げるように制御
信号Ｓ２６１によりクロックパルス発生回路２２に指示
する。
からターゲット回路２１へのシステムクロックＳＹＳＣ
ＬＫの周波数変更指示を受けると、指示された周波数か
ら周波数を高くする（上げる）動作をすべきか低くする
（下げる）動作をすべきかの判定を行い、周波数を上げ
る場合には、周波数−電圧変換回路２３へのクロックＣ
ＬＫの周波数を上げるように制御信号Ｓ２６１によりク
ロックパルス発生回路２２に指示し、その周波数で電源
電圧ＶDDを上げるために必要な時間を、タイマ２５のコ
ンペアレジスタ２５２に設定し、タイマ２５からの一致
信号Ｓ２５を検知した時点で、ターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数を上げるよう
に、制御信号Ｓ２６１によりクロックパルス発生回路２
２に指示する。また、周波数制御回路２６は、周波数を
下げる動作をすべきものと判定した場合には、ターゲッ
ト回路２１に供給すべきシステムクロックＳＹＳＣＬＫ
の周波数を下げるように、制御信号Ｓ２６１によりクロ
ックパルス発生回路２２に指示し、周波数−電圧変換回
路２３へのクロックＣＬＫの周波数を下げるように制御
信号Ｓ２６１によりクロックパルス発生回路２２に指示
する。
【００８４】このように、周波数制御回路２６は、クロ
ックパルス発生回路２２に対して、ターゲット回路２１
に供給するシステムクロックＳＴＳＣＬＫ、および周波
数−電圧変換回路２３に供給するクロックＣＬＫの周波
数を独立して指示することができる。また、周波数制御
回路２６２は、タイマ２５用いて、時間の経過を計測す
ることができる。
ックパルス発生回路２２に対して、ターゲット回路２１
に供給するシステムクロックＳＴＳＣＬＫ、および周波
数−電圧変換回路２３に供給するクロックＣＬＫの周波
数を独立して指示することができる。また、周波数制御
回路２６２は、タイマ２５用いて、時間の経過を計測す
ることができる。
【００８５】図１２は、本第３の実施形態における制御
回路のクロック周波数と電源電圧を変更する制御動作を
説明するためのタイミングチャートである。また、図１
３は、本第３の実施形態における制御回路のクロック周
波数と電源電圧を変更する制御動作を説明するためのフ
ローチャートである。
回路のクロック周波数と電源電圧を変更する制御動作を
説明するためのタイミングチャートである。また、図１
３は、本第３の実施形態における制御回路のクロック周
波数と電源電圧を変更する制御動作を説明するためのフ
ローチャートである。
【００８６】以下に、上記構成による動作を、周波数制
御回路２６の制御機能を中心に、図１２のタイミングチ
ャートおよび図１３のフローチャートに関連付けて説明
する。なお、クロック周波数がｆ１のときにターゲット
回路２１の動作を保証できる最低限の電源電圧をＶ１、
クロック周波数がｆ２のときにターゲット回路の動作を
保証できる最低限の電源電圧をＶ２とする。このとき、
ｆ１＞ｆ２ならば、Ｖ１＞Ｖ２となる。
御回路２６の制御機能を中心に、図１２のタイミングチ
ャートおよび図１３のフローチャートに関連付けて説明
する。なお、クロック周波数がｆ１のときにターゲット
回路２１の動作を保証できる最低限の電源電圧をＶ１、
クロック周波数がｆ２のときにターゲット回路の動作を
保証できる最低限の電源電圧をＶ２とする。このとき、
ｆ１＞ｆ２ならば、Ｖ１＞Ｖ２となる。
【００８７】まず、図１２（Ｂ）に示すように、時刻Ｔ
１において、ターゲット回路３−１に供給するシステム
クロックＳＹＳＣＬＫの周波数をｆ２からｆ１に上げる
場合について説明する。
１において、ターゲット回路３−１に供給するシステム
クロックＳＹＳＣＬＫの周波数をｆ２からｆ１に上げる
場合について説明する。
【００８８】周波数制御回路２６では、周波数変更指示
を受けると、周波数を高くする（上げる）動作をすべき
か低くする（下げる）動作をすべきかの判定が行われる
（図１３のＳＴ１１）。この場合、周波数をｆ２からｆ
１に上げる変更であることが判断される。周波数制御回
路２６では、図１２（Ａ）に示すように、時刻Ｔ１より
も早い時刻Ｔ０において、周波数−電圧変換回路２３へ
のクロックＣＬＫの周波数を上げるように制御信号Ｓ２
６１によりクロックパルス発生回路２２に指示される。
これにより、クロックパルス発生回路２２では、図１２
（Ｃ）に示すように、周波数−電圧変換回路２３へのク
ロックＣＬＫの周波数がｆ２からｆ１に上げられる（図
１３のＳＴ１２）。なお、このとき、その周波数ｆ１で
電源電圧ＶDDを上げるために必要な時間をがタイマ２５
のコンペアレジスタ２５２に設定される。
を受けると、周波数を高くする（上げる）動作をすべき
か低くする（下げる）動作をすべきかの判定が行われる
（図１３のＳＴ１１）。この場合、周波数をｆ２からｆ
１に上げる変更であることが判断される。周波数制御回
路２６では、図１２（Ａ）に示すように、時刻Ｔ１より
も早い時刻Ｔ０において、周波数−電圧変換回路２３へ
のクロックＣＬＫの周波数を上げるように制御信号Ｓ２
６１によりクロックパルス発生回路２２に指示される。
これにより、クロックパルス発生回路２２では、図１２
（Ｃ）に示すように、周波数−電圧変換回路２３へのク
ロックＣＬＫの周波数がｆ２からｆ１に上げられる（図
１３のＳＴ１２）。なお、このとき、その周波数ｆ１で
電源電圧ＶDDを上げるために必要な時間をがタイマ２５
のコンペアレジスタ２５２に設定される。
【００８９】周波数−電圧変換回路２３では、周波数ｆ
１に対して電源電圧が低いため、出言電圧発生回路２４
に電圧を上げるように電圧指示信号Ｓ２３により指示が
出される。これにより、ターゲット回路２１および周波
数−電圧変換回路２３に供給される電源電圧ＶDDが、周
波数ｆ１に必要な電源電圧Ｖ１に収束する。
１に対して電源電圧が低いため、出言電圧発生回路２４
に電圧を上げるように電圧指示信号Ｓ２３により指示が
出される。これにより、ターゲット回路２１および周波
数−電圧変換回路２３に供給される電源電圧ＶDDが、周
波数ｆ１に必要な電源電圧Ｖ１に収束する。
【００９０】そして、周波数制御回路２６は、タイマ２
５からの一致信号Ｓ２５を検知した時点で（図１３のＳ
Ｔ１３）、ターゲット回路２１へのシステムクロックＳ
ＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１
によりクロックパルス発生回路２２に指示される。そし
て、図１２（Ｂ）および（Ｄ）に示すように、時刻Ｔ１
において周波数制御回路２６により指示を受けたクロッ
クパルス発生回路２２により、ターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数がｆ２からｆ１
に上げられる（図１３のＳＴ１４）。
５からの一致信号Ｓ２５を検知した時点で（図１３のＳ
Ｔ１３）、ターゲット回路２１へのシステムクロックＳ
ＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１
によりクロックパルス発生回路２２に指示される。そし
て、図１２（Ｂ）および（Ｄ）に示すように、時刻Ｔ１
において周波数制御回路２６により指示を受けたクロッ
クパルス発生回路２２により、ターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数がｆ２からｆ１
に上げられる（図１３のＳＴ１４）。
【００９１】この場合、時刻Ｔ０からＴ１への間、図１
２（Ｅ）に示すように、ターゲット回路２１に供給され
る電源電圧ＶDDはＶ２からＶ１に遷移しているが、ター
ゲット回路２１は周波数ｆ２のクロックに同期して動作
しており、周波数ｆ２に対して必要最低限の電源電圧Ｖ
２より高いため、その動作は保証される。
２（Ｅ）に示すように、ターゲット回路２１に供給され
る電源電圧ＶDDはＶ２からＶ１に遷移しているが、ター
ゲット回路２１は周波数ｆ２のクロックに同期して動作
しており、周波数ｆ２に対して必要最低限の電源電圧Ｖ
２より高いため、その動作は保証される。
【００９２】電源電圧ＶDDがＶ２からＶ１に遷移するの
に要する時間は、周波数−電圧変換回路２３から電源電
圧発生回路２４に指示するタイミングと、電源電圧発生
回路２４の電源電圧を供給する能力、電源電圧を変動さ
せる刻みにより算出することが可能であるため、周波数
制御回路２６はあらかじめ算出しておいた時間をタイマ
２５により計測することが可能となる。したがって、周
波数制御回路２６は、上述したように時刻Ｔ０におい
て、ロックパルス発生回路２２に周波数−電圧変換回路
２３へのクロック周波数をｆ２からｆ１に上げるよう指
示し、タイマ２５にて算出しておいた時間の経過を検知
し、その後、クロックパルス発生回路２２にターゲット
回路２１に供給するシステムクロックＳＹＳＣＬＫの周
波数をｆ２からｆ１に上げるよう指示することにより、
この動作が実現される。
に要する時間は、周波数−電圧変換回路２３から電源電
圧発生回路２４に指示するタイミングと、電源電圧発生
回路２４の電源電圧を供給する能力、電源電圧を変動さ
せる刻みにより算出することが可能であるため、周波数
制御回路２６はあらかじめ算出しておいた時間をタイマ
２５により計測することが可能となる。したがって、周
波数制御回路２６は、上述したように時刻Ｔ０におい
て、ロックパルス発生回路２２に周波数−電圧変換回路
２３へのクロック周波数をｆ２からｆ１に上げるよう指
示し、タイマ２５にて算出しておいた時間の経過を検知
し、その後、クロックパルス発生回路２２にターゲット
回路２１に供給するシステムクロックＳＹＳＣＬＫの周
波数をｆ２からｆ１に上げるよう指示することにより、
この動作が実現される。
【００９３】次に、図１２（Ｂ）に示すように、時刻Ｔ
２においてターゲット回路２１に供給するシステムクロ
ックＳＹＳＣＬＫの周波数をｆ１からｆ２に下げる場合
について説明する。
２においてターゲット回路２１に供給するシステムクロ
ックＳＹＳＣＬＫの周波数をｆ１からｆ２に下げる場合
について説明する。
【００９４】この場合、周波数制御回路２６では、周波
数をｆ１からｆ２に下げる変更であることが判断され
る。これにより、周波数制御回路２６では、ターゲット
回路２１に供給すべきシステムクロックＳＹＳＣＬＫの
周波数を下げるように、制御信号Ｓ２６１によりクロッ
クパルス発生回路２２に指示される（図１３のＳＴ１
５）。これにより、クロックパルス発生回路２２では、
図１２（Ｄ）に示すように、ターゲット回路２２へのシ
ステムクロックＳＹＳＣＬＫの周波数がｆ１からｆ２に
下げられる（図１３のＳＴ１５）。続いて、周波数制御
回路２６では、周波数−電圧変換回路２３へのクロック
ＣＬＫの周波数を下げるように制御信号Ｓ２６１により
クロックパルス発生回路２２に指示される（図１３のＳ
Ｔ１６）。これにより、クロックパルス発生回路２２で
は、図１２（Ｃ）に示すように、周波数−電圧変換回路
２３へのクロックＣＬＫの周波数がｆ１からｆ２に下げ
られる。
数をｆ１からｆ２に下げる変更であることが判断され
る。これにより、周波数制御回路２６では、ターゲット
回路２１に供給すべきシステムクロックＳＹＳＣＬＫの
周波数を下げるように、制御信号Ｓ２６１によりクロッ
クパルス発生回路２２に指示される（図１３のＳＴ１
５）。これにより、クロックパルス発生回路２２では、
図１２（Ｄ）に示すように、ターゲット回路２２へのシ
ステムクロックＳＹＳＣＬＫの周波数がｆ１からｆ２に
下げられる（図１３のＳＴ１５）。続いて、周波数制御
回路２６では、周波数−電圧変換回路２３へのクロック
ＣＬＫの周波数を下げるように制御信号Ｓ２６１により
クロックパルス発生回路２２に指示される（図１３のＳ
Ｔ１６）。これにより、クロックパルス発生回路２２で
は、図１２（Ｃ）に示すように、周波数−電圧変換回路
２３へのクロックＣＬＫの周波数がｆ１からｆ２に下げ
られる。
【００９５】なお、クロックパルス発生回路２２がター
ゲット回路２１へ供給するシステムクロックＳＹＳＣＬ
Ｋと周波数−電圧変換回路２３に供給するクロックＣＬ
Ｋを同時に切り替えることが可能ならば、同時に切り替
えても構わない。
ゲット回路２１へ供給するシステムクロックＳＹＳＣＬ
Ｋと周波数−電圧変換回路２３に供給するクロックＣＬ
Ｋを同時に切り替えることが可能ならば、同時に切り替
えても構わない。
【００９６】以上説明したように、本第３の実施形態に
よれば、多階調のクロック周波数のクロックを発生する
ことが可能で、周波数制御回路２６による制御信号Ｓ２
６１により独立して指示された周波数のシステムクロッ
クＳＹＳＣＬを発生して、指示されたタイミングでター
ゲット回路２１に供給し、独立して指示された周波数の
クロックＣＬＫを指示されたタイミングで周波数−電圧
変換回路に供給するクロックパルス発生回路２２と、ク
ロックパルス発生回路２２により供給されたクロックＣ
ＬＫの周波数に対して、電源電圧発生回路２４から供給
される電源電圧ＶDDが高いか低いかを判断し、電源電圧
が高い場合には、電源電圧発生回路２４に電源電圧を下
げるように信号Ｓ２３により指示し、供給されたクロッ
ク周波数に対して、電源電圧が低い場合には、電源電圧
発生回路２４に電源電圧を上げるように信号Ｓ２３によ
り指示する周波数−電圧変換回路２３と、周波数−電圧
変換回路２３からの指示に従い、電源電圧ＶDDを上げ下
げしてターゲット回路２１および周波数−電圧変換回路
２３に供給する電源電圧発生回路２４と、周波数−電圧
変換回路に供給するクロック周波数と、ターゲット回路
２１に供給するクロック周波数を独立して制御可能で、
周波数を上げる場合には、周波数−電圧変換回路２３に
供給するクロック周波数を上げ、電源電圧が上がるのに
十分な時間が経過した後においてターゲット回路２１供
給するクロック周波数を上げさせ、周波数を下げる場合
には、ターゲット回路２１に供給するクロック周波数を
下げさせ、続いて、周波数−電圧変換回路２３に供給す
るクロック周波数を下させる周波数制御回路２３とを設
けたので、以下の効果を得ることができる。
よれば、多階調のクロック周波数のクロックを発生する
ことが可能で、周波数制御回路２６による制御信号Ｓ２
６１により独立して指示された周波数のシステムクロッ
クＳＹＳＣＬを発生して、指示されたタイミングでター
ゲット回路２１に供給し、独立して指示された周波数の
クロックＣＬＫを指示されたタイミングで周波数−電圧
変換回路に供給するクロックパルス発生回路２２と、ク
ロックパルス発生回路２２により供給されたクロックＣ
ＬＫの周波数に対して、電源電圧発生回路２４から供給
される電源電圧ＶDDが高いか低いかを判断し、電源電圧
が高い場合には、電源電圧発生回路２４に電源電圧を下
げるように信号Ｓ２３により指示し、供給されたクロッ
ク周波数に対して、電源電圧が低い場合には、電源電圧
発生回路２４に電源電圧を上げるように信号Ｓ２３によ
り指示する周波数−電圧変換回路２３と、周波数−電圧
変換回路２３からの指示に従い、電源電圧ＶDDを上げ下
げしてターゲット回路２１および周波数−電圧変換回路
２３に供給する電源電圧発生回路２４と、周波数−電圧
変換回路に供給するクロック周波数と、ターゲット回路
２１に供給するクロック周波数を独立して制御可能で、
周波数を上げる場合には、周波数−電圧変換回路２３に
供給するクロック周波数を上げ、電源電圧が上がるのに
十分な時間が経過した後においてターゲット回路２１供
給するクロック周波数を上げさせ、周波数を下げる場合
には、ターゲット回路２１に供給するクロック周波数を
下げさせ、続いて、周波数−電圧変換回路２３に供給す
るクロック周波数を下させる周波数制御回路２３とを設
けたので、以下の効果を得ることができる。
【００９７】すなわち、ターゲット回路２１と周波数−
電圧変換回路２３に供給するクロックを独立して制御す
ることができることにより、ターゲット回路２１の周波
数を切り替える前に、電源電圧をあげておくことができ
る。また、周波数−電圧変換回路２３による低消費電力
化技術を複数クロックのシステムに応用することができ
る。また、タイマの時間計測により、事前に電源電圧を
上げておく時間を最小限にとどめることができる。さら
に、周波数−電圧変換回路２３のデータを利用すること
により、電源電圧を観測することができ、システムの信
頼性が高まるという利点がある。
電圧変換回路２３に供給するクロックを独立して制御す
ることができることにより、ターゲット回路２１の周波
数を切り替える前に、電源電圧をあげておくことができ
る。また、周波数−電圧変換回路２３による低消費電力
化技術を複数クロックのシステムに応用することができ
る。また、タイマの時間計測により、事前に電源電圧を
上げておく時間を最小限にとどめることができる。さら
に、周波数−電圧変換回路２３のデータを利用すること
により、電源電圧を観測することができ、システムの信
頼性が高まるという利点がある。
【００９８】第４実施形態
図１４は、本発明に係る電源電圧周波数制御回路を採用
した電子回路システムの第４の実施形態を示すブロック
図である。
した電子回路システムの第４の実施形態を示すブロック
図である。
【００９９】本第４の実施形態が上述した第３の実施形
態と異なる点は、タイマを設けていない点にある。
態と異なる点は、タイマを設けていない点にある。
【０１００】そのため、本第４の実施形態に係る周波数
−電圧変換回路２３Ａは、供給されたクロックＣＬＫの
周波数に対して、電源電圧発生回路２４から供給される
電源電源電圧ＶDDが高いか低いかを判断し、その結果を
信号Ｓ２３Ａにより周波数制御回路２６に報知するよう
に構成されている。第３の実施形態に係る周波数制御回
路２６は、タイマ２５により、電源電圧がＶ１に収束し
た時刻Ｔ１を検知していたのに対して、本第４の実施形
態に係る周波数制御回路２６Ａは、周波数−電圧変換回
路２３の判断結果により、その時刻Ｔ１を検知し、換言
すれば、電源電圧ＶDDがＶ１に収束したかどうかを判断
し、電源電圧ＶDDがＶ１に収束した（上がった）ことを
確認した後、ターゲット回路２１に供給するシステムク
ロックＳＹＳＣＬＫの周波数を上げるように指示を出
す。周波数−電圧変換回路２３Ａが、電源電圧を上げる
ように指示している期間は、また電源電圧が収束してい
ないからである。
−電圧変換回路２３Ａは、供給されたクロックＣＬＫの
周波数に対して、電源電圧発生回路２４から供給される
電源電源電圧ＶDDが高いか低いかを判断し、その結果を
信号Ｓ２３Ａにより周波数制御回路２６に報知するよう
に構成されている。第３の実施形態に係る周波数制御回
路２６は、タイマ２５により、電源電圧がＶ１に収束し
た時刻Ｔ１を検知していたのに対して、本第４の実施形
態に係る周波数制御回路２６Ａは、周波数−電圧変換回
路２３の判断結果により、その時刻Ｔ１を検知し、換言
すれば、電源電圧ＶDDがＶ１に収束したかどうかを判断
し、電源電圧ＶDDがＶ１に収束した（上がった）ことを
確認した後、ターゲット回路２１に供給するシステムク
ロックＳＹＳＣＬＫの周波数を上げるように指示を出
す。周波数−電圧変換回路２３Ａが、電源電圧を上げる
ように指示している期間は、また電源電圧が収束してい
ないからである。
【０１０１】図１５は、本第４の実施形態に係る周波数
制御回路のクロック周波数と電源電圧を変更する制御動
作を説明するためのフローチャートである。
制御回路のクロック周波数と電源電圧を変更する制御動
作を説明するためのフローチャートである。
【０１０２】本第４の実施形態に係る周波数制御回路２
６Ａは、図示しない制御系からターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数変更指示を受け
ると、指示された周波数から周波数を高くする（上げ
る）動作をすべきか低くする（下げる）動作をすべきか
の判定を行い（図１５のＳＴ２１）、周波数を上げる場
合には、周波数−電圧変換回路２３ＡへのクロックＣＬ
Ｋの周波数を上げるように制御信号Ｓ２６１によりクロ
ックパルス発生回路２２に指示し（図１５のＳＴ２
２）、周波数−電圧変換回路２３Ａからの信号Ｓ２３Ａ
により電源電圧ＶDDの収束を確認した時点で（図１５の
ＳＴ２３）、ターゲット回路２１へのシステムクロック
ＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６
１によりクロックパルス発生回路２２に指示する（図１
５のＳＴ２４）。また、周波数制御回路２６Ａは、周波
数を下げる動作をすべきものと判定した場合には、ター
ゲット回路２１に供給すべきシステムクロックＳＹＳＣ
ＬＫの周波数を下げるように、制御信号Ｓ２６１により
クロックパルス発生回路２２に指示し（図１５のＳＴ２
５）、周波数−電圧変換回路２３へのクロックＣＬＫの
周波数を下げるように制御信号Ｓ２６１によりクロック
パルス発生回路２２に指示する（図１５のＳＴ２６）。
６Ａは、図示しない制御系からターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数変更指示を受け
ると、指示された周波数から周波数を高くする（上げ
る）動作をすべきか低くする（下げる）動作をすべきか
の判定を行い（図１５のＳＴ２１）、周波数を上げる場
合には、周波数−電圧変換回路２３ＡへのクロックＣＬ
Ｋの周波数を上げるように制御信号Ｓ２６１によりクロ
ックパルス発生回路２２に指示し（図１５のＳＴ２
２）、周波数−電圧変換回路２３Ａからの信号Ｓ２３Ａ
により電源電圧ＶDDの収束を確認した時点で（図１５の
ＳＴ２３）、ターゲット回路２１へのシステムクロック
ＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６
１によりクロックパルス発生回路２２に指示する（図１
５のＳＴ２４）。また、周波数制御回路２６Ａは、周波
数を下げる動作をすべきものと判定した場合には、ター
ゲット回路２１に供給すべきシステムクロックＳＹＳＣ
ＬＫの周波数を下げるように、制御信号Ｓ２６１により
クロックパルス発生回路２２に指示し（図１５のＳＴ２
５）、周波数−電圧変換回路２３へのクロックＣＬＫの
周波数を下げるように制御信号Ｓ２６１によりクロック
パルス発生回路２２に指示する（図１５のＳＴ２６）。
【０１０３】本第４の実施形態によれば、上述した第３
の実施形態の効果と同様の効果を得ることができる。
の実施形態の効果と同様の効果を得ることができる。
【０１０４】第５実施形態
図１６は、本発明に係る電源電圧周波数制御回路を採用
した電子回路システムの第５の実施形態を示すブロック
図である。
した電子回路システムの第５の実施形態を示すブロック
図である。
【０１０５】本第５の実施形態では、上述した第３の実
施形態に係るタイマ２５により時間を計測してターゲッ
ト回路２１に供給するシステムクロックＳＹＳＣＬＫの
周波数を上げる時刻Ｔ１を検知する方法と、上述した第
４の実施実施形態に係る周波数−電圧変換回路２３Ｂの
判断結果により電源電圧の遷移が収束したことを知る方
法の両方を兼ね備えた構成となっている。
施形態に係るタイマ２５により時間を計測してターゲッ
ト回路２１に供給するシステムクロックＳＹＳＣＬＫの
周波数を上げる時刻Ｔ１を検知する方法と、上述した第
４の実施実施形態に係る周波数−電圧変換回路２３Ｂの
判断結果により電源電圧の遷移が収束したことを知る方
法の両方を兼ね備えた構成となっている。
【０１０６】図１７は、本第５の実施形態に係る周波数
制御回路のクロック周波数と電源電圧を変更する制御動
作を説明するためのフローチャートである。
制御回路のクロック周波数と電源電圧を変更する制御動
作を説明するためのフローチャートである。
【０１０７】本第５の実施形態に係る周波数制御回路２
６Ｂは、図示しない制御系からターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数変更指示を受け
ると、指示された周波数から周波数を高くする（上げ
る）動作をすべきか低くする（下げる）動作をすべきか
の判定を行い（図１７のＳＴ３１）、周波数を上げる場
合には、周波数−電圧変換回路２３ＡへのクロックＣＬ
Ｋの周波数を上げるように制御信号Ｓ２６１によりクロ
ックパルス発生回路２２に指示し（図１７のＳＴ３
２）、その周波数で電源電圧ＶDDを上げるために必要な
時間を、タイマ２５のコンペアレジスタ２５２に設定
し、タイマ２５からの一致信号Ｓ２５を検知し（図１７
のＳＴ３３）、かつ周波数−電圧変換回路２３Ａからの
信号Ｓ２３Ａにより電源電圧ＶDDの収束を確認した時点
で（図１７のＳＴ３４）、ターゲット回路２１へのシス
テムクロックＳＹＳＣＬＫの周波数を上げるように、制
御信号Ｓ２６１によりクロックパルス発生回路２２に指
示する（図１７のＳＴ３５）。また、周波数制御回路２
６Ｂは、周波数を下げる動作をすべきものと判定した場
合には、ターゲット回路２１に供給すべきシステムクロ
ックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ
２６１によりクロックパルス発生回路２２に指示し（図
１７のＳＴ３６）、周波数−電圧変換回路２３へのクロ
ックＣＬＫの周波数を下げるように制御信号Ｓ２６１に
よりクロックパルス発生回路２２に指示する（図１７の
ＳＴ３７）。
６Ｂは、図示しない制御系からターゲット回路２１への
システムクロックＳＹＳＣＬＫの周波数変更指示を受け
ると、指示された周波数から周波数を高くする（上げ
る）動作をすべきか低くする（下げる）動作をすべきか
の判定を行い（図１７のＳＴ３１）、周波数を上げる場
合には、周波数−電圧変換回路２３ＡへのクロックＣＬ
Ｋの周波数を上げるように制御信号Ｓ２６１によりクロ
ックパルス発生回路２２に指示し（図１７のＳＴ３
２）、その周波数で電源電圧ＶDDを上げるために必要な
時間を、タイマ２５のコンペアレジスタ２５２に設定
し、タイマ２５からの一致信号Ｓ２５を検知し（図１７
のＳＴ３３）、かつ周波数−電圧変換回路２３Ａからの
信号Ｓ２３Ａにより電源電圧ＶDDの収束を確認した時点
で（図１７のＳＴ３４）、ターゲット回路２１へのシス
テムクロックＳＹＳＣＬＫの周波数を上げるように、制
御信号Ｓ２６１によりクロックパルス発生回路２２に指
示する（図１７のＳＴ３５）。また、周波数制御回路２
６Ｂは、周波数を下げる動作をすべきものと判定した場
合には、ターゲット回路２１に供給すべきシステムクロ
ックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ
２６１によりクロックパルス発生回路２２に指示し（図
１７のＳＴ３６）、周波数−電圧変換回路２３へのクロ
ックＣＬＫの周波数を下げるように制御信号Ｓ２６１に
よりクロックパルス発生回路２２に指示する（図１７の
ＳＴ３７）。
【０１０８】本第５の実施形態によれば、タイマ２５に
より、ターゲット回路２１に供給するシステムクロック
ＳＹＳＣＬＫの周波数を上げる時刻Ｔ１を検知し、周波
数−電圧変換回路２３Ａの判断結果から電源電圧が所望
の値に収束したことを確認でき、より信頼性の高い周波
数制御を実現できる利点がある。
より、ターゲット回路２１に供給するシステムクロック
ＳＹＳＣＬＫの周波数を上げる時刻Ｔ１を検知し、周波
数−電圧変換回路２３Ａの判断結果から電源電圧が所望
の値に収束したことを確認でき、より信頼性の高い周波
数制御を実現できる利点がある。
【０１０９】
【発明の効果】以上説明したように、本発明によれば、
ＣＰＵなどターゲット回路（システム）の制御を行って
いる回路が時間を管理しながら、制御する必要がなく、
割り込み処理等が発生せず、システム側の負荷が軽減さ
れる。また、ターゲット回路側は周波数の制御のみ考慮
すればよく、電源電圧の制御のための負荷がない。ま
た、ターゲット回路側は任意の時刻に変更の指示をだす
ことが可能であり、通常の処理の空いているときに処理
すればよく、スケジューリングの負荷が小さい。
ＣＰＵなどターゲット回路（システム）の制御を行って
いる回路が時間を管理しながら、制御する必要がなく、
割り込み処理等が発生せず、システム側の負荷が軽減さ
れる。また、ターゲット回路側は周波数の制御のみ考慮
すればよく、電源電圧の制御のための負荷がない。ま
た、ターゲット回路側は任意の時刻に変更の指示をだす
ことが可能であり、通常の処理の空いているときに処理
すればよく、スケジューリングの負荷が小さい。
【０１１０】本発明によれば、ターゲット回路と周波数
−電圧変換回路に供給するクロックを独立して制御する
ことができることから、ターゲット回路の周波数を切り
替える前に、電源電圧をあげておくことができる。ま
た、周波数−電圧変換回路による低消費電力化技術を複
数クロックのシステムに応用することができる。また、
タイマの時間計測により、事前に電源電圧を上げておく
時間を最小限にとどめることができる。さらに、周波数
−電圧変換回路のデータを利用することにより、電源電
圧を観測することができ、システムの信頼性が高まると
いう利点がある。
−電圧変換回路に供給するクロックを独立して制御する
ことができることから、ターゲット回路の周波数を切り
替える前に、電源電圧をあげておくことができる。ま
た、周波数−電圧変換回路による低消費電力化技術を複
数クロックのシステムに応用することができる。また、
タイマの時間計測により、事前に電源電圧を上げておく
時間を最小限にとどめることができる。さらに、周波数
−電圧変換回路のデータを利用することにより、電源電
圧を観測することができ、システムの信頼性が高まると
いう利点がある。
【図１】本発明に係る電源電圧周波数制御回路を採用し
た電子回路システムの第１の実施形態を示すブロック図
である。
た電子回路システムの第１の実施形態を示すブロック図
である。
【図２】本第１の実施形態に係るタイマの具体的な構成
例を示す図である。
例を示す図である。
【図３】本第１の実施形態に係るクロック供給回路の具
体的な構成例を示す図である。
体的な構成例を示す図である。
【図４】本実施形態においてクロック周波数と電源電圧
との関係の一例を示す図である。
との関係の一例を示す図である。
【図５】本第１の実施形態における制御回路のクロック
周波数と電源電圧を変更する制御動作を説明するための
タイミングチャートである。
周波数と電源電圧を変更する制御動作を説明するための
タイミングチャートである。
【図６】本第１の実施形態における制御回路のクロック
周波数と電源電圧を変更する制御動作を説明するための
フローチャートである。
周波数と電源電圧を変更する制御動作を説明するための
フローチャートである。
【図７】本発明に係る電源電圧周波数制御回路を採用し
た電子回路システムの第２の実施形態を示すブロック図
である。
た電子回路システムの第２の実施形態を示すブロック図
である。
【図８】本発明に係る電源電圧周波数制御回路を採用し
た電子回路システムの第３の実施形態を示すブロック図
である。
た電子回路システムの第３の実施形態を示すブロック図
である。
【図９】本第３の実施形態に係るクロックパルス発生回
路の具体的な構成例を示す図である。
路の具体的な構成例を示す図である。
【図１０】本第３の実施形態に係る周波数−電圧変換回
路の具体的な構成例を示す図である。
路の具体的な構成例を示す図である。
【図１１】本第３の実施形態に係るタイマの具体的な構
成例を示す図である。
成例を示す図である。
【図１２】本第３の実施形態における制御回路のクロッ
ク周波数と電源電圧を変更する制御動作を説明するため
のタイミングチャートである。
ク周波数と電源電圧を変更する制御動作を説明するため
のタイミングチャートである。
【図１３】本第３の実施形態における制御回路のクロッ
ク周波数と電源電圧を変更する制御動作を説明するため
のフローチャートである。
ク周波数と電源電圧を変更する制御動作を説明するため
のフローチャートである。
【図１４】本発明に係る電源電圧周波数制御回路を採用
した電子回路システムの第４の実施形態を示すブロック
図である。
した電子回路システムの第４の実施形態を示すブロック
図である。
【図１５】本第４の実施形態における周波数制御回路の
クロック周波数と電源電圧を変更する制御動作を説明す
るためのフローチャートである。
クロック周波数と電源電圧を変更する制御動作を説明す
るためのフローチャートである。
【図１６】本発明に係る電源電圧周波数制御回路を採用
した電子回路システムの第５の実施形態を示すブロック
図である。
した電子回路システムの第５の実施形態を示すブロック
図である。
【図１７】本第５の実施形態における周波数制御回路の
クロック周波数と電源電圧を変更する制御動作を説明す
るためのフローチャートである。
クロック周波数と電源電圧を変更する制御動作を説明す
るためのフローチャートである。
【図１８】従来の課題を説明するための図である。
１０，１０Ａ…電子回路システム、１１…ターゲット回
路、１１１…ＣＰＵ，１１２…タイマ、１１２１…カウ
ンタ、１１２２…コンペアレジスタ、１１２３…コンパ
レータ、１１３…周辺回路、１２…クロック供給回路、
１２１…位相同期回路（ＰＬＬ回路）、１２２…分周
器、１２３…セレクタ、１３…電源電圧供給回路、１４
…制御回路、１５…タイマ、２０，２０Ａ，２０Ｂ…電
子回路システム、２１…ターゲット回路、２２…クロッ
クパルス発生回路、２３…周波数−電圧変換回路、２４
…電源電圧発生回路、２５…タイマ、２５１…カウン
タ、２５２…コンペアレジスタ、２５３…コンパレー
タ、２６…周波数制御回路。
路、１１１…ＣＰＵ，１１２…タイマ、１１２１…カウ
ンタ、１１２２…コンペアレジスタ、１１２３…コンパ
レータ、１１３…周辺回路、１２…クロック供給回路、
１２１…位相同期回路（ＰＬＬ回路）、１２２…分周
器、１２３…セレクタ、１３…電源電圧供給回路、１４
…制御回路、１５…タイマ、２０，２０Ａ，２０Ｂ…電
子回路システム、２１…ターゲット回路、２２…クロッ
クパルス発生回路、２３…周波数−電圧変換回路、２４
…電源電圧発生回路、２５…タイマ、２５１…カウン
タ、２５２…コンペアレジスタ、２５３…コンパレー
タ、２６…周波数制御回路。
Claims (28)
- 【請求項１】 複数のクロック周波数のシステムクロッ
クを供給可能で、システムクロックに同期して処理を行
うターゲット回路に対して、第１の制御信号に応じたク
ロック周波数のシステムクロックを供給するクロック供
給回路と、 第２の制御信号に応じた値の電源電圧を上記ターゲット
回路に供給する電源電圧供給回路と、 周波数を高くする指示をする場合には、次に変更する周
波数に対して、システムの動作が保証できる電源電圧に
事前に高くするように上記第２の制御信号により電源電
圧供給回路に指示してから、周波数を高くするように第
１の制御信号によりクロック供給回路に指示する制御手
段とを有する電源電圧周波数制御回路。 - 【請求項２】 上記制御手段は、周波数を低くする指示
をする場合には、周波数を低くように第１の制御信号に
よりクロック供給回路に指示するとともに、次に変更す
る周波数に対して、システムの動作が保証できる電源電
圧に低くするように上記第２の制御信号により電源電圧
供給回路に指示する請求項１記載の電源電圧周波数制御
回路。 - 【請求項３】 複数のクロック周波数のシステムクロッ
クを供給可能で、システムクロックに同期して処理を行
うターゲット回路に対して、第１の制御信号に応じたク
ロック周波数のシステムクロックを供給するクロック供
給回路と、 第２の制御信号に応じた値の電源電圧を上記ターゲット
回路に供給する電源電圧供給回路と、 上記ターゲット回路からの周波数変更値と変更時間の指
示に従い、上記第１の制御信号を上記クロック供給回路
に出力し、上記第２の制御信号を上記電源電圧供給回路
に出力す制御手段とを有する電源電圧周波数制御回路。 - 【請求項４】 上記制御手段は、上記ターゲット回路か
ら指示される周波数変更値から、上記ターゲット回路に
供給する電源電圧値を算出し、上記第２の制御信号によ
り上記電源電圧供給回路に指示する請求項３記載の電源
電圧周波数制御回路。 - 【請求項５】 上記制御手段は、上記ターゲット回路に
供給するシステムクロックの周波数値と上記ターゲット
回路に供給する電源電圧値の関係のテーブルを保持して
おり、指示された周波数値に応じた電圧を選択して、上
記第２の制御信号により上記電源電圧供給回路に指示す
る請求項３記載の電源電圧周波数制御回路。 - 【請求項６】 上記制御手段は、指示された上記ターゲ
ット回路に供給するシステムクロックの周波数値から、
周波数−電圧変換を行い、変換して得られた電源電圧値
を、上記第２の制御信号により上記電源電圧供給回路に
指示する請求項３記載の電源電圧周波数制御回路。 - 【請求項７】 上記制御手段により計測すべき時間が設
定可能で、設定された時間を計測する一致信号を出力す
るタイマを有し、 上記制御手段は、上記ターゲット回路から指示された周
波数変更時間を上記タイマに設定し、当該タイマによる
一致信号を入力すると、上記第１の制御信号を上記クロ
ック供給回路に出力する請求項３記載の電源電圧周波数
制御回路。 - 【請求項８】 上記制御手段は、上記クロック供給回路
が供給しているクロックの周波数と上記ターゲット回路
により指示された周波数変更値とを比較し、比較結果に
応じて周波数を高くするか低くするかを判定して、上記
第１の制御信号により上記クロック供給回路に指示する
請求項３記載の電源電圧周波数制御回路。 - 【請求項９】 上記制御手段は、周波数を高くする判定
を行った場合には、指示された時刻より早い時刻におい
て電源電圧を上げるように上記第２の制御信号を上記電
源電圧供給回路に出力し、指示された時刻にシステムク
ロック周波数を指示された周波数値に上げるように上記
第１の制御信号を上記クロック供給回路に出力する請求
項８記載の電源電圧周波数制御回路。 - 【請求項１０】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力する
と、上記第２の制御信号を上記電源電圧供給回路に出力
する請求項９記載の電源電圧周波数制御回路。 - 【請求項１１】 上記制御手段は、周波数を低くする判
定を行った場合には、指示された時刻にシステムクロッ
ク周波数を指示された周波数値に下げるように上記第１
の制御信号を上記クロック供給回路に出力し、電源電圧
を下げるように上記第２の制御信号を上記電源電圧供給
回路に出力する請求項８記載の電源電圧周波数制御回
路。 - 【請求項１２】 上記制御手段は、周波数を高くする判
定を行った場合には、指示された時刻より早い時刻にお
いて電源電圧を上げるように上記第２の制御信号を上記
電源電圧供給回路に出力し、指示された時刻にシステム
クロック周波数を指示された周波数値に上げるように上
記第１の制御信号を上記クロック供給回路に出力し、周
波数を低くする判定を行った場合には、指示された時刻
にシステムクロック周波数を指示された周波数値に下げ
るように上記第１の制御信号を上記クロック供給回路に
出力し、電源電圧を下げるように上記第２の制御信号を
上記電源電圧供給回路に出力する請求項８記載の電源電
圧周波数制御回路。 - 【請求項１３】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力する
と、上記第２の制御信号を上記電源電圧供給回路に出力
する請求項１２記載の電源電圧周波数制御回路。 - 【請求項１４】 供給されたクロック周波数に対して電
源電圧が高いか低いかを判断し、高い場合には電源電圧
を下げるように、低い場合には上げるように指示する電
圧指示信号を出力する周波数−電圧変換回路と、 上記周波数変更値の指示に従い、周波数変更を指示する
制御信号を出力する制御手段と、 複数のクロック周波数のシステムクロックを供給可能
で、システムクロックに同期して処理を行うターゲット
回路および上記周波数−電圧変換回路に対して、上記制
御信号に応じたクロック周波数のシステムクロックを独
立して供給するクロック供給回路と、 上記電圧信号信号に応じた値の電源電圧を上記ターゲッ
ト回路および周波数−電圧変換回路に供給する電源電圧
供給回路と、 を有する電源電圧周波数制御回路。 - 【請求項１５】 上記制御手段は、周波数を高くする指
示を受けた場合には、上記周波数−電圧変換回路に供給
するクロック周波数を上げ、電源電圧が上がるのに十分
な時間が経過した後において上記ターゲット回路に供給
するクロック周波数を上げるように上記制御信号により
上記クロック供給回路に指示する請求項１４記載の電源
電圧周波数制御回路。 - 【請求項１６】 上記制御手段は、周波数を低くする指
示を受けた場合には、上記ターゲット回路に供給するク
ロック周波数を下げ、続いて、上記周波数−電圧変換回
路に供給するクロック周波数を下げるように上記制御信
号により上記クロック供給回路に指示する請求項１４記
載の電源電圧周波数制御回路。 - 【請求項１７】 上記制御手段は、周波数を低くする指
示を受けた場合には、上記周波数−電圧変換回路に供給
するクロック周波数と、上記ターゲット回路に供給する
クロック周波数を同時に下げるように上記制御信号によ
り上記クロック供給回路に指示する請求項１４記載の電
源電圧周波数制御回路。 - 【請求項１８】 上記制御手段は、周波数を高くする指
示を受けた場合には、上記周波数−電圧変換回路に供給
するクロック周波数を上げ、電源電圧が上がるのに十分
な時間が経過した後において上記ターゲット回路に供給
するクロック周波数を上げるように上記制御信号により
上記クロック供給回路に指示し、周波数を低くする指示
を受けた場合には、上記ターゲット回路に供給するクロ
ック周波数を下げ、続いて、上記周波数−電圧変換回路
に供給するクロック周波数を下げるように上記制御信号
により上記クロック供給回路に指示する請求項１４記載
の電源電圧周波数制御回路。 - 【請求項１９】 上記制御手段は、周波数を高くする指
示を受けた場合には、上記周波数−電圧変換回路に供給
するクロック周波数を上げ、電源電圧が上がるのに十分
な時間が経過した後において上記ターゲット回路に供給
するクロック周波数を上げるように上記制御信号により
上記クロック供給回路に指示し、周波数を低くする指示
を受けた場合には、上記周波数−電圧変換回路に供給す
るクロック周波数と、上記ターゲット回路に供給するク
ロック周波数を同時に下げるように上記制御信号により
上記クロック供給回路に指示する請求項１４記載の電源
電圧周波数制御回路。 - 【請求項２０】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力する
と、上記ターゲット回路に供給するクロック周波数を上
げるように上記制御信号により上記クロック供給回路に
指示する請求項１５記載の電源電圧周波数制御回路。 - 【請求項２１】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力する
と、上記ターゲット回路に供給するクロック周波数を上
げるように上記制御信号により上記クロック供給回路に
指示する請求項１８記載の電源電圧周波数制御回路。 - 【請求項２２】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力する
と、上記ターゲット回路に供給するクロック周波数を上
げるように上記制御信号により上記クロック供給回路に
指示する請求項１９記載の電源電圧周波数制御回路。 - 【請求項２３】 上記制御手段は、電源電圧が上がった
ことを検知し、電源電圧が上がったことを確認した後、
上記ターゲット回路に供給するクロック周波数を上げる
ように上記制御信号により上記クロック供給回路に指示
する請求項１５記載の電源電圧周波数制御回路。 - 【請求項２４】 上記制御手段は、電源電圧が上がった
ことを検知し、電源電圧が上がったことを確認した後、
上記ターゲット回路に供給するクロック周波数を上げる
ように上記制御信号により上記クロック供給回路に指示
する請求項１８記載の電源電圧周波数制御回路。 - 【請求項２５】 上記制御手段は、電源電圧が上がった
ことを検知し、電源電圧が上がったことを確認した後、
上記ターゲット回路に供給するクロック周波数を上げる
ように上記制御信号により上記クロック供給回路に指示
する請求項１９記載の電源電圧周波数制御回路。 - 【請求項２６】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力し、
かつ電源電圧が上がったことを検知し、電源電圧が上が
ったことを確認した後、上記ターゲット回路に供給する
クロック周波数を上げるように上記制御信号により上記
クロック供給回路に指示する請求項１５記載の電源電圧
周波数制御回路。 - 【請求項２７】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力し、
かつ電源電圧が上がったことを検知し、電源電圧が上が
ったことを確認した後、上記ターゲット回路に供給する
クロック周波数を上げるように上記制御信号により上記
クロック供給回路に指示する請求項１８記載の電源電圧
周波数制御回路。 - 【請求項２８】 上記制御手段により計測すべき時間が
設定可能で、設定された時間を計測する一致信号を出力
するタイマを有し、 上記制御手段は、周波数を高くする時刻から電源電圧を
上げる時刻を算出し、算出した時刻に基づく時間を上記
タイマに設定し、当該タイマによる一致信号を入力し、
かつ電源電圧が上がったことを検知し、電源電圧が上が
ったことを確認した後、上記ターゲット回路に供給する
クロック周波数を上げるように上記制御信号により上記
クロック供給回路に指示する請求項１９記載の電源電圧
周波数制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343168A JP3794312B2 (ja) | 2001-11-08 | 2001-11-08 | 電源電圧周波数制御回路 |
| US10/291,735 US6778418B2 (en) | 2001-11-08 | 2002-11-12 | Power-supply voltage frequency control circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343168A JP3794312B2 (ja) | 2001-11-08 | 2001-11-08 | 電源電圧周波数制御回路 |
| US10/291,735 US6778418B2 (en) | 2001-11-08 | 2002-11-12 | Power-supply voltage frequency control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150269A true JP2003150269A (ja) | 2003-05-23 |
| JP3794312B2 JP3794312B2 (ja) | 2006-07-05 |
Family
ID=32827398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001343168A Expired - Lifetime JP3794312B2 (ja) | 2001-11-08 | 2001-11-08 | 電源電圧周波数制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6778418B2 (ja) |
| JP (1) | JP3794312B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293768A (ja) * | 2005-04-12 | 2006-10-26 | Univ Waseda | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927605B2 (en) * | 2003-11-07 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | System and method for dynamically varying a clock signal |
| JP2005310854A (ja) * | 2004-04-19 | 2005-11-04 | Sanyo Electric Co Ltd | 駆動回路 |
| US7228446B2 (en) * | 2004-12-21 | 2007-06-05 | Packet Digital | Method and apparatus for on-demand power management |
| US7257723B2 (en) * | 2005-01-07 | 2007-08-14 | Atheros Communications, Inc. | Reducing power consumption in embedded systems by controlling voltage based on system state and partition designation |
| US7164998B2 (en) * | 2005-02-22 | 2007-01-16 | Freescale Semiconductor, Inc. | Method for determining programmable coefficients to replicate frequency and supply voltage correlation in an integrated circuit |
| US7167035B2 (en) * | 2005-02-22 | 2007-01-23 | Freescale Semiconductor, Inc. | Delay circuitry and method therefor |
| US7301378B2 (en) * | 2005-02-22 | 2007-11-27 | Freescale Semiconductor, Inc. | Circuit and method for determining optimal power and frequency metrics of an integrated circuit |
| TWI309766B (en) * | 2006-05-11 | 2009-05-11 | Asustek Comp Inc | Method and apparatus for switching performance |
| US8219845B2 (en) * | 2007-05-09 | 2012-07-10 | Microsoft Corporation | Timer service uses a single timer function to perform timing services for both relative and absolute timers |
| US8312299B2 (en) | 2008-03-28 | 2012-11-13 | Packet Digital | Method and apparatus for dynamic power management control using serial bus management protocols |
| JP2013196619A (ja) * | 2012-03-22 | 2013-09-30 | Fujitsu Ltd | 半導体装置及び半導体装置の制御方法 |
| WO2015097657A2 (en) * | 2013-12-23 | 2015-07-02 | Marvell Israel (M.I.S.L) Ltd. | Apparatus and method for reacting to a change in supply voltage |
| KR102615227B1 (ko) * | 2018-02-01 | 2023-12-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104443A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 大規模集積回路 |
| JPH05108193A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
| JPH05119876A (ja) * | 1991-10-25 | 1993-05-18 | Toshiba Corp | 電子装置及びその装置に含まれる集積回路 |
| JPH07287699A (ja) * | 1994-02-28 | 1995-10-31 | Hitachi Ltd | データ処理装置 |
| JPH08339235A (ja) * | 1995-06-14 | 1996-12-24 | Hitachi Ltd | 半導体集積回路 |
| JPH10198456A (ja) * | 1996-12-23 | 1998-07-31 | Internatl Business Mach Corp <Ibm> | マイクロプロセッサ及びその最適化方法 |
| JP2000112544A (ja) * | 1998-10-07 | 2000-04-21 | Nokia Mobile Phones Ltd | 電力消費量の調整方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437302B1 (en) * | 2000-08-24 | 2002-08-20 | Pillar Industries | Interruptible variable frequency power supply and load matching circuit, and method of design |
| US6348780B1 (en) * | 2000-09-22 | 2002-02-19 | Texas Instruments Incorporated | Frequency control of hysteretic power converter by adjusting hystersis levels |
| US6608521B1 (en) * | 2002-05-14 | 2003-08-19 | Texas Instruments Incorporated | Pulse width modulation regulator control circuit having precise frequency and amplitude control |
-
2001
- 2001-11-08 JP JP2001343168A patent/JP3794312B2/ja not_active Expired - Lifetime
-
2002
- 2002-11-12 US US10/291,735 patent/US6778418B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104443A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 大規模集積回路 |
| JPH05108193A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
| JPH05119876A (ja) * | 1991-10-25 | 1993-05-18 | Toshiba Corp | 電子装置及びその装置に含まれる集積回路 |
| JPH07287699A (ja) * | 1994-02-28 | 1995-10-31 | Hitachi Ltd | データ処理装置 |
| JPH08339235A (ja) * | 1995-06-14 | 1996-12-24 | Hitachi Ltd | 半導体集積回路 |
| JPH10198456A (ja) * | 1996-12-23 | 1998-07-31 | Internatl Business Mach Corp <Ibm> | マイクロプロセッサ及びその最適化方法 |
| JP2000112544A (ja) * | 1998-10-07 | 2000-04-21 | Nokia Mobile Phones Ltd | 電力消費量の調整方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008524744A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| JP2006293768A (ja) * | 2005-04-12 | 2006-10-26 | Univ Waseda | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6778418B2 (en) | 2004-08-17 |
| US20040090808A1 (en) | 2004-05-13 |
| JP3794312B2 (ja) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003150269A (ja) | 電源電圧周波数制御回路 | |
| US7290156B2 (en) | Frequency-voltage mechanism for microprocessor power management | |
| JP5159316B2 (ja) | オンデマンド電力管理の方法及び機器 | |
| US7587622B2 (en) | Power management of components having clock processing circuits | |
| WO2013023393A1 (zh) | 一种动态调节电压和频率的电路控制***和方法 | |
| KR20070105316A (ko) | 주문형 전력 관리를 위한 방법 및 장치 | |
| JP2002100967A (ja) | 電源電圧制御装置、半導体装置およびその駆動方法 | |
| US7971076B2 (en) | Circuitry and method for monitoring a supply voltage | |
| JP2006502466A (ja) | デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法 | |
| KR19990014219A (ko) | 클록 생성 방법 및 장치 | |
| US6628739B1 (en) | Digital phase lock loop circuit | |
| US20040119516A1 (en) | Multi clock deciding system | |
| US7096373B2 (en) | System and method for optimizing clock speed generation in a computer | |
| KR100958811B1 (ko) | 지연고정루프회로 | |
| JP4655683B2 (ja) | スルーレート調整回路およびスルーレート調整方法 | |
| JPH11308102A (ja) | 位相同期回路 | |
| US20110267118A1 (en) | Delay locked loop of semiconductor integrated circuit and method for driving the same | |
| US9088204B2 (en) | Switching regulator control circuit with multiple clock frequency setting modes | |
| TWI668563B (zh) | 資料儲存決定裝置 | |
| JP2014089748A (ja) | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 | |
| CN1332287C (zh) | 电源管理的频率电压装置及频率电压控制的方法 | |
| US9535101B2 (en) | Reverse current detector circuit | |
| JP5639740B2 (ja) | Ｄｌｌ回路とその制御方法 | |
| US20230195207A1 (en) | Electronic device and method of controlling temperature in same | |
| JP2003243980A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3794312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |