JP2003150080A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JP2003150080A JP2003150080A JP2001350510A JP2001350510A JP2003150080A JP 2003150080 A JP2003150080 A JP 2003150080A JP 2001350510 A JP2001350510 A JP 2001350510A JP 2001350510 A JP2001350510 A JP 2001350510A JP 2003150080 A JP2003150080 A JP 2003150080A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- line
- gate
- display device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 低消費電力で、表示品位の高いアクティブマ
トリクス型表示装置を提供する。 【解決手段】 本発明は、画素電極が形成される画素領
域ごとに配置される補助容量電極と、複数の画素電極に
対応して配置される第１及び第２の補助容量ラインから
なる補助容量とを有し、１フレーム期間ごとにその極性
が反転する第１のビデオ信号電圧と、第１のビデオ信号
電圧とは逆の極性を有する第２のビデオ信号電圧のいず
れかを、スイッチング素子を介して画素電極に印加する
ことによって表示を行うことにより、補助容量ラインに
よる、いわゆるドット反転駆動を実現することができ
る。これにより、低消費電力で、表示品位の高いアクテ
ィブマトリクス型表示装置を提供することができる。
トリクス型表示装置を提供する。 【解決手段】 本発明は、画素電極が形成される画素領
域ごとに配置される補助容量電極と、複数の画素電極に
対応して配置される第１及び第２の補助容量ラインから
なる補助容量とを有し、１フレーム期間ごとにその極性
が反転する第１のビデオ信号電圧と、第１のビデオ信号
電圧とは逆の極性を有する第２のビデオ信号電圧のいず
れかを、スイッチング素子を介して画素電極に印加する
ことによって表示を行うことにより、補助容量ラインに
よる、いわゆるドット反転駆動を実現することができ
る。これにより、低消費電力で、表示品位の高いアクテ
ィブマトリクス型表示装置を提供することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置に関する。
クス型表示装置に関する。
【０００２】
【従来の技術】独立した画素電極に薄膜トランジスタ
（ＴＦＴ：Thin Film Transistor）のようなスイッチン
グ素子を介してそれぞれの映像信号を供給するアクティ
ブマトリクス型表示装置において、対向電極及び補助容
量に交流電位を与えるＡＣ駆動を行うことにより、液晶
の劣化を防止すると同時に、ドレインドライバに入力さ
れるビデオ信号の正・負極性間の電位差を小さくし、ド
レインドライバの電流及び電圧を下げることで低消費電
力を実現していた。
（ＴＦＴ：Thin Film Transistor）のようなスイッチン
グ素子を介してそれぞれの映像信号を供給するアクティ
ブマトリクス型表示装置において、対向電極及び補助容
量に交流電位を与えるＡＣ駆動を行うことにより、液晶
の劣化を防止すると同時に、ドレインドライバに入力さ
れるビデオ信号の正・負極性間の電位差を小さくし、ド
レインドライバの電流及び電圧を下げることで低消費電
力を実現していた。
【０００３】しかし、１水平期間ごとに各ドレインライ
ンに与えるビデオ信号極性を反転する水平反転対極ＡＣ
駆動では、１水平期間ごとに、対向電極及び全補助容量
ラインの電圧の極性を反転させるため、対向電極及び全
補助容量ラインにおける容量性の負荷及びこれらによる
消費電力は依然として大きかった。
ンに与えるビデオ信号極性を反転する水平反転対極ＡＣ
駆動では、１水平期間ごとに、対向電極及び全補助容量
ラインの電圧の極性を反転させるため、対向電極及び全
補助容量ラインにおける容量性の負荷及びこれらによる
消費電力は依然として大きかった。
【０００４】そこで、さらなる低消費電力化を実現する
ため、補助容量の電圧の極性を反転させることにより、
対向電極電圧を一定の電圧とすることで消費電力を格段
に低減することができると同時に、ビデオ信号の正・負
極性間の電位差を小さくし、ドレインドライバの電流及
び電圧を下げるという駆動方法（以下、「ＳＣ駆動」と
称する。）が特開平１２−８１６０６号公報に開示され
ている。以下、ＳＣ駆動を用いたアクティブマトリクス
型液晶表示装置について説明する。
ため、補助容量の電圧の極性を反転させることにより、
対向電極電圧を一定の電圧とすることで消費電力を格段
に低減することができると同時に、ビデオ信号の正・負
極性間の電位差を小さくし、ドレインドライバの電流及
び電圧を下げるという駆動方法（以下、「ＳＣ駆動」と
称する。）が特開平１２−８１６０６号公報に開示され
ている。以下、ＳＣ駆動を用いたアクティブマトリクス
型液晶表示装置について説明する。
【０００５】図１０は、ＳＣ駆動を用いたアクティブマ
トリクス型液晶表示装置における表示パネルの等価回路
図である。ドレインライン１０５とゲートライン１０７
とが交差して配置され、その交差部には、スイッチング
素子であるＴＦＴ１０９と、それぞれ容量電極の一方を
ＴＦＴ１０９に接続した液晶容量１１２及び補助容量１
１０、補助容量１１０の容量電極の他方に接続された補
助容量ライン１０８を有する。補助容量ライン１０８
は、ゲートライン１０７と並設され、同一のゲートライ
ン１０７に接続された補助容量１１０に共通となってい
る。また、液晶容量１１２の容量電極の他方は、ＴＦＴ
１０９が設けられた基板と液晶を挟んだ反対側の基板に
一体的に設けられた対向電極１１１である。
トリクス型液晶表示装置における表示パネルの等価回路
図である。ドレインライン１０５とゲートライン１０７
とが交差して配置され、その交差部には、スイッチング
素子であるＴＦＴ１０９と、それぞれ容量電極の一方を
ＴＦＴ１０９に接続した液晶容量１１２及び補助容量１
１０、補助容量１１０の容量電極の他方に接続された補
助容量ライン１０８を有する。補助容量ライン１０８
は、ゲートライン１０７と並設され、同一のゲートライ
ン１０７に接続された補助容量１１０に共通となってい
る。また、液晶容量１１２の容量電極の他方は、ＴＦＴ
１０９が設けられた基板と液晶を挟んだ反対側の基板に
一体的に設けられた対向電極１１１である。
【０００６】図１１は、１つの画素に着目した表示パネ
ルを駆動する信号波形を示したもので、ここには、ゲー
ト電圧ＶG、画素電圧ＶP、ソース電圧ＶS、ビデオ信号
電圧ＶD、補助容量電圧ＶSC、対向電極電圧ＶCOMが示さ
れている。ゲート電圧ＶGは、１フレーム間に一度、Ｏ
Ｎ期間がある。ゲートのＯＮ期間において、ゲートライ
ン１０７に印加されるゲート電圧ＶGが高（以下、「Ｈ
ｉｇｈ」と称する。）レベルになる。この期間中、ＴＦ
Ｔ１０９がオンしてドレイン・ソース間が導通し、ソー
ス電圧ＶSが、ドレインライン１０５に印加されている
ビデオ信号電圧ＶDに追従して同じレベルになり、液晶
容量１１２及び補助容量１１０の一方に印加される。ゲ
ートのＯＦＦ期間になるとゲート電圧ＶGが低（以下、
「Ｌｏｗ」と称する。）レベルとなってＴＦＴ１０９が
オフし、ソース電圧ＶSが決まるとともに、ゲート電圧
ＶGの立ち下がりに伴ってΔＶSだけレベルが降下し、Ｖ
PLとなる。対向電極電圧ＶCOMは一定の電圧で、予めソ
ース電圧ＶSの降下分ΔＶSだけ、ビデオ信号電圧ＶDの
センターレベルＶcよりも低下したレベルにある。
ルを駆動する信号波形を示したもので、ここには、ゲー
ト電圧ＶG、画素電圧ＶP、ソース電圧ＶS、ビデオ信号
電圧ＶD、補助容量電圧ＶSC、対向電極電圧ＶCOMが示さ
れている。ゲート電圧ＶGは、１フレーム間に一度、Ｏ
Ｎ期間がある。ゲートのＯＮ期間において、ゲートライ
ン１０７に印加されるゲート電圧ＶGが高（以下、「Ｈ
ｉｇｈ」と称する。）レベルになる。この期間中、ＴＦ
Ｔ１０９がオンしてドレイン・ソース間が導通し、ソー
ス電圧ＶSが、ドレインライン１０５に印加されている
ビデオ信号電圧ＶDに追従して同じレベルになり、液晶
容量１１２及び補助容量１１０の一方に印加される。ゲ
ートのＯＦＦ期間になるとゲート電圧ＶGが低（以下、
「Ｌｏｗ」と称する。）レベルとなってＴＦＴ１０９が
オフし、ソース電圧ＶSが決まるとともに、ゲート電圧
ＶGの立ち下がりに伴ってΔＶSだけレベルが降下し、Ｖ
PLとなる。対向電極電圧ＶCOMは一定の電圧で、予めソ
ース電圧ＶSの降下分ΔＶSだけ、ビデオ信号電圧ＶDの
センターレベルＶcよりも低下したレベルにある。
【０００７】各補助容量ライン１０８には、対応するゲ
ートライン１０７に印加されるゲート電圧ＶGの立ち下
がり後に反転する補助容量電圧ＶSCが印加される。補助
容量電圧ＶSCはＶSCH及びＶSCLという高低２つのレベル
で反転し、例えば、ソース電圧ＶSが対向電極電圧ＶCOM
よりも高い正極性期間では、ゲート電圧ＶGの立ち下が
り後に、低いレベルＶSCLから高いレベルＶSCHに立ち上
がる。従って、ゲート電圧ＶGが立ち下がってソース電
圧ＶSがいったん決まり得られた画素電圧ＶPは、補助容
量１１０を介して補助容量電圧ＶSCの立ち上がりの影響
を受けてΔＶPだけ上昇する。このときの画素電圧Ｖ
Pが、ゲートのＯＦＦ期間中、即ち１フレーム間、保持
される。
ートライン１０７に印加されるゲート電圧ＶGの立ち下
がり後に反転する補助容量電圧ＶSCが印加される。補助
容量電圧ＶSCはＶSCH及びＶSCLという高低２つのレベル
で反転し、例えば、ソース電圧ＶSが対向電極電圧ＶCOM
よりも高い正極性期間では、ゲート電圧ＶGの立ち下が
り後に、低いレベルＶSCLから高いレベルＶSCHに立ち上
がる。従って、ゲート電圧ＶGが立ち下がってソース電
圧ＶSがいったん決まり得られた画素電圧ＶPは、補助容
量１１０を介して補助容量電圧ＶSCの立ち上がりの影響
を受けてΔＶPだけ上昇する。このときの画素電圧Ｖ
Pが、ゲートのＯＦＦ期間中、即ち１フレーム間、保持
される。
【０００８】補助容量電圧ＶSCの立ち上がりによって、
液晶容量１１２と補助容量１１０間で電荷の再配分が生
じ、画素電圧ＶPは、ΔＶP＝ＶPH−ＶPLだけ上昇する。
ソース電圧ＶSが対向電極電圧ＶCOMよりも低い負極期間
では、逆に、補助容量電圧Ｖ SCは正側から負側へ立ち下
がるので、画素電圧ＶPは、ΔＶPだけ降下する。この結
果、画素電圧ＶPの振幅が大きくなり、液晶容量１１２
に印加される電圧を大きくすることができる。つまり、
補助容量電圧ＶSCを２つのレベルに反転させることによ
って、対向電極電圧ＶCOMを直流電流としても、ビデオ
信号電圧ＶDの振幅を小さくすることができる。
液晶容量１１２と補助容量１１０間で電荷の再配分が生
じ、画素電圧ＶPは、ΔＶP＝ＶPH−ＶPLだけ上昇する。
ソース電圧ＶSが対向電極電圧ＶCOMよりも低い負極期間
では、逆に、補助容量電圧Ｖ SCは正側から負側へ立ち下
がるので、画素電圧ＶPは、ΔＶPだけ降下する。この結
果、画素電圧ＶPの振幅が大きくなり、液晶容量１１２
に印加される電圧を大きくすることができる。つまり、
補助容量電圧ＶSCを２つのレベルに反転させることによ
って、対向電極電圧ＶCOMを直流電流としても、ビデオ
信号電圧ＶDの振幅を小さくすることができる。
【０００９】通常、補助容量１１０は、液晶容量１１２
よりも十分大きいため、画素電圧の変化分ΔＶPは、１
ラインの補助容量電圧の変動Ｖ（ＶSCH−ＶSCL）により
制御される。そのため、補助容量ラインに流れる電流が
小さくても、より大きな電圧が液晶容量１１２に印加さ
れる。つまり、補助容量電圧を変動させることによりビ
デオ信号電圧ＶDの振幅を小さくしている。
よりも十分大きいため、画素電圧の変化分ΔＶPは、１
ラインの補助容量電圧の変動Ｖ（ＶSCH−ＶSCL）により
制御される。そのため、補助容量ラインに流れる電流が
小さくても、より大きな電圧が液晶容量１１２に印加さ
れる。つまり、補助容量電圧を変動させることによりビ
デオ信号電圧ＶDの振幅を小さくしている。
【００１０】ところで、現在、画素の増加に伴い、複数
のドレインライン１０５を同時にオンにして、複数の液
晶容量１１２及び補助容量１１０に対し、同時にビデオ
信号電圧ＶDを印加する駆動方法が用いられている。こ
れにより、ドレインライン１０５が液晶容量１１２及び
補助容量１１０に対してビデオ信号電圧ＶDを印加する
時間を十分確保することができる。
のドレインライン１０５を同時にオンにして、複数の液
晶容量１１２及び補助容量１１０に対し、同時にビデオ
信号電圧ＶDを印加する駆動方法が用いられている。こ
れにより、ドレインライン１０５が液晶容量１１２及び
補助容量１１０に対してビデオ信号電圧ＶDを印加する
時間を十分確保することができる。
【００１１】特に、大型または高精細の表示パネルを点
順次駆動するときには、数十本のドレインライン１０５
を同時にオンにして、数十の液晶容量１１２及び補助容
量１１０に対して同時にビデオ信号電圧ＶDを印加す
る。このように、数十本のドレインライン１０５が同時
にオンになると、オンになっているドレインライン１０
５と、補助容量ライン１０８とが重畳する部分におい
て、大きな容量結合が発生する。この容量結合によっ
て、補助容量ライン１０８やゲートライン１０７の電圧
が、ドレインライン１０５の電圧の影響を受けて変動し
てしまう。この電圧変化により、同時にオンになるドレ
インライン１０５を単位に画像のムラが発生することが
ある。
順次駆動するときには、数十本のドレインライン１０５
を同時にオンにして、数十の液晶容量１１２及び補助容
量１１０に対して同時にビデオ信号電圧ＶDを印加す
る。このように、数十本のドレインライン１０５が同時
にオンになると、オンになっているドレインライン１０
５と、補助容量ライン１０８とが重畳する部分におい
て、大きな容量結合が発生する。この容量結合によっ
て、補助容量ライン１０８やゲートライン１０７の電圧
が、ドレインライン１０５の電圧の影響を受けて変動し
てしまう。この電圧変化により、同時にオンになるドレ
インライン１０５を単位に画像のムラが発生することが
ある。
【００１２】
【発明が解決しようとしている課題】容量結合及びそれ
に起因する画像のムラを防止するためには、ゲートライ
ン方向に隣り合う画素電極に対して極性が異なる電圧を
印加し、ドレインライン方向に隣り合う画素電極には同
じ極性の電圧を印加する図１２（ａ）のような垂直反転
駆動や図１２（ｂ）のように、上下左右隣り合う画素全
てに逆の極性が印加されるドット反転駆動が考えられ
る。どちらの駆動方法でも、液晶の劣化を防ぐため、１
フレームごとに前のフレームとは逆の極性の電圧を印加
している。より効果的に容量結合を防止するには、隣接
して同じ極性の電圧が印加される画素電極の数をできる
だけ少なくすることが考えられる。そこで、本発明は、
ＳＣ駆動において、隣接する単数または複数の画素電極
ごとに極性の異なる電圧を印加すること、いわゆるドッ
ト反転を実現することを目的とする。
に起因する画像のムラを防止するためには、ゲートライ
ン方向に隣り合う画素電極に対して極性が異なる電圧を
印加し、ドレインライン方向に隣り合う画素電極には同
じ極性の電圧を印加する図１２（ａ）のような垂直反転
駆動や図１２（ｂ）のように、上下左右隣り合う画素全
てに逆の極性が印加されるドット反転駆動が考えられ
る。どちらの駆動方法でも、液晶の劣化を防ぐため、１
フレームごとに前のフレームとは逆の極性の電圧を印加
している。より効果的に容量結合を防止するには、隣接
して同じ極性の電圧が印加される画素電極の数をできる
だけ少なくすることが考えられる。そこで、本発明は、
ＳＣ駆動において、隣接する単数または複数の画素電極
ごとに極性の異なる電圧を印加すること、いわゆるドッ
ト反転を実現することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記の目的を
達成するためになされたものであり、行方向に複数延在
し、ゲート電圧を伝達するゲートラインと、列方向に複
数延在し、ビデオ信号電圧を伝達するドレインライン
と、前記ゲートラインと前記ドレインラインとの交点に
対応して配置されるスイッチング素子と、前記スイッチ
ング素子を介して前記ドレインラインに接続される画素
電極と、前記画素電極の各行に対応して行方向に複数延
在する第１及び第２の補助容量ラインとを有し、前記第
１もしくは第２の補助容量ラインのいずれかに重畳し
て、補助容量電極が配置されるアクティブマトリクス型
表示装置である。
達成するためになされたものであり、行方向に複数延在
し、ゲート電圧を伝達するゲートラインと、列方向に複
数延在し、ビデオ信号電圧を伝達するドレインライン
と、前記ゲートラインと前記ドレインラインとの交点に
対応して配置されるスイッチング素子と、前記スイッチ
ング素子を介して前記ドレインラインに接続される画素
電極と、前記画素電極の各行に対応して行方向に複数延
在する第１及び第２の補助容量ラインとを有し、前記第
１もしくは第２の補助容量ラインのいずれかに重畳し
て、補助容量電極が配置されるアクティブマトリクス型
表示装置である。
【００１４】または、行方向に複数延在し、ゲート電圧
を伝達するゲートラインと、列方向に複数延在し、ビデ
オ信号電圧を伝達するドレインラインと、前記ゲートラ
インと前記ドレインラインとの交点に対応して配置され
るスイッチング素子と、前記スイッチング素子を介して
前記ドレインラインに接続される画素電極と、前記画素
電極の各行に対応して行方向に複数延在する第１及び第
２の補助容量ラインとを有し、前記第１及び第２の補助
容量ラインには、互いに逆相で前記スイッチング素子の
オフ期間中に変化する第１及び第２の補助容量電圧が供
給されるアクティブマトリクス型表示装置である。
を伝達するゲートラインと、列方向に複数延在し、ビデ
オ信号電圧を伝達するドレインラインと、前記ゲートラ
インと前記ドレインラインとの交点に対応して配置され
るスイッチング素子と、前記スイッチング素子を介して
前記ドレインラインに接続される画素電極と、前記画素
電極の各行に対応して行方向に複数延在する第１及び第
２の補助容量ラインとを有し、前記第１及び第２の補助
容量ラインには、互いに逆相で前記スイッチング素子の
オフ期間中に変化する第１及び第２の補助容量電圧が供
給されるアクティブマトリクス型表示装置である。
【００１５】または、行方向に複数延在し、ゲート電圧
を伝達するゲートラインと、列方向に複数延在し、ビデ
オ信号電圧を伝達するドレインラインと、前記ゲートラ
インと前記ドレインラインとの交点に対応して配置され
るスイッチング素子と、前記スイッチング素子を介して
前記ドレインラインに接続される画素電極と、前記画素
電極の各行に対応して行方向に複数延在する第１及び第
２の補助容量ラインと、前記画素電極が形成された基板
に対向する対向基板上に形成される対向電極とを有し、
前記対向電極には、一定の電圧が印加され、前記第１及
び第２の補助容量ラインには、互いに逆相であり、前記
スイッチング素子のオフ期間中に変化する第１及び第２
の補助容量電圧が供給されるアクティブマトリクス型表
示装置である。
を伝達するゲートラインと、列方向に複数延在し、ビデ
オ信号電圧を伝達するドレインラインと、前記ゲートラ
インと前記ドレインラインとの交点に対応して配置され
るスイッチング素子と、前記スイッチング素子を介して
前記ドレインラインに接続される画素電極と、前記画素
電極の各行に対応して行方向に複数延在する第１及び第
２の補助容量ラインと、前記画素電極が形成された基板
に対向する対向基板上に形成される対向電極とを有し、
前記対向電極には、一定の電圧が印加され、前記第１及
び第２の補助容量ラインには、互いに逆相であり、前記
スイッチング素子のオフ期間中に変化する第１及び第２
の補助容量電圧が供給されるアクティブマトリクス型表
示装置である。
【００１６】さらに、前記第１及び第２の補助容量ライ
ンは、連続する前記画素電極の複数列を単位として、交
互に補助容量電極を有する上記のアクティブマトリクス
型表示装置である。
ンは、連続する前記画素電極の複数列を単位として、交
互に補助容量電極を有する上記のアクティブマトリクス
型表示装置である。
【００１７】さらに、前記第１及び第２の補助容量ライ
ンは、その形成される画素電極の各行に対応して配置さ
れる全ての前記補助容量電極と重畳する上記のアクティ
ブマトリクス型表示装置である。
ンは、その形成される画素電極の各行に対応して配置さ
れる全ての前記補助容量電極と重畳する上記のアクティ
ブマトリクス型表示装置である。
【００１８】さらに、前記補助容量電極は、前記第１も
しくは第２の補助容量ラインのうち、補助容量を形成し
ない方の補助容量ラインに重畳するダミー配線を有する
ことを特徴とする上記のアクティブマトリクス型表示装
置である。
しくは第２の補助容量ラインのうち、補助容量を形成し
ない方の補助容量ラインに重畳するダミー配線を有する
ことを特徴とする上記のアクティブマトリクス型表示装
置である。
【００１９】さらに、前記画素電極が形成される画素領
域において、前記ゲートラインは、前記第１及び第２の
補助容量ラインの間に配置される上記のアクティブマト
リクス型表示装置である。
域において、前記ゲートラインは、前記第１及び第２の
補助容量ラインの間に配置される上記のアクティブマト
リクス型表示装置である。
【００２０】さらに、前記画素領域において、前記ゲー
トラインには、前記ゲートラインを境界線として、前記
補助容量電極が配置されている方の領域に、前記スイッ
チング素子を構成するゲート電極が形成されている上記
のアクティブマトリクス型表示装置である。
トラインには、前記ゲートラインを境界線として、前記
補助容量電極が配置されている方の領域に、前記スイッ
チング素子を構成するゲート電極が形成されている上記
のアクティブマトリクス型表示装置である。
【００２１】
【発明の実施の形態】第１の実施形態について説明す
る。図１は、アクティブマトリクス型表示装置における
表示パネルの平面図であり、図２は、第１の実施形態に
かかる表示パネルの平面図であり、図３はその等価回路
図である。
る。図１は、アクティブマトリクス型表示装置における
表示パネルの平面図であり、図２は、第１の実施形態に
かかる表示パネルの平面図であり、図３はその等価回路
図である。
【００２２】まず、図１において、表示パネル１には、
行方向にドレインドライバ２が配置され、列方向にはゲ
ートドライバ３が配置されている。そして、ドレインド
ライバ２及びゲートドライバ３に囲まれるように、映像
表示を行う表示領域４が配置されている。
行方向にドレインドライバ２が配置され、列方向にはゲ
ートドライバ３が配置されている。そして、ドレインド
ライバ２及びゲートドライバ３に囲まれるように、映像
表示を行う表示領域４が配置されている。
【００２３】そして、表示領域４には、図２及び図３に
示されるように、列方向には、ドレインライン５と、列
方向に長い長方形の画素電極６が複数配置され、行方向
には、ゲートライン７と、第１の補助容量ライン８ａ及
び第２の補助容量ライン８ｂが配置されている。各画素
電極６が配置される領域（以下、「画素領域」と称す
る。）には、ＴＦＴ９と、第１の補助容量１０ａもしく
は第２の補助容量１０ｂのいずれかが配置されている。
ＴＦＴ９は、ゲートライン７から延びて形成されたゲー
ト電極９ｇと、ドレインライン５とコンタクトを介して
電気的に接続された半導体層のドレイン領域９ｄと、画
素電極６とコンタクトを介して電気的に接続された半導
体層のソース領域９ｓとで構成されている。第１の補助
容量１０ａは、ＴＦＴ９に接続された半導体層よりなる
補助容量電極１０ｘと、第１の補助容量ライン８ａから
延びて形成された補助容量電極１０ｙで形成されてい
る。第２の補助容量１０ｂは、上記の補助容量電極１０
ｘと、第２の補助容量ライン８ｂから延びて形成された
補助容量電極１０ｚで形成されている。また、ＴＦＴ９
が設けられた基板と液晶を挟んだ反対側の基板に対向電
極１１が設けられ、液晶容量１２の画素電極６に対応す
る補助容量電極を構成している。
示されるように、列方向には、ドレインライン５と、列
方向に長い長方形の画素電極６が複数配置され、行方向
には、ゲートライン７と、第１の補助容量ライン８ａ及
び第２の補助容量ライン８ｂが配置されている。各画素
電極６が配置される領域（以下、「画素領域」と称す
る。）には、ＴＦＴ９と、第１の補助容量１０ａもしく
は第２の補助容量１０ｂのいずれかが配置されている。
ＴＦＴ９は、ゲートライン７から延びて形成されたゲー
ト電極９ｇと、ドレインライン５とコンタクトを介して
電気的に接続された半導体層のドレイン領域９ｄと、画
素電極６とコンタクトを介して電気的に接続された半導
体層のソース領域９ｓとで構成されている。第１の補助
容量１０ａは、ＴＦＴ９に接続された半導体層よりなる
補助容量電極１０ｘと、第１の補助容量ライン８ａから
延びて形成された補助容量電極１０ｙで形成されてい
る。第２の補助容量１０ｂは、上記の補助容量電極１０
ｘと、第２の補助容量ライン８ｂから延びて形成された
補助容量電極１０ｚで形成されている。また、ＴＦＴ９
が設けられた基板と液晶を挟んだ反対側の基板に対向電
極１１が設けられ、液晶容量１２の画素電極６に対応す
る補助容量電極を構成している。
【００２４】ドレインドライバ２は、図１に図示されて
いるように、互いに逆の極性を持つ第１のビデオ信号電
圧ＶＤａ及び第２のビデオ信号電圧ＶＤｂが入力され、
ドレインライン５を順次選択して第1のビデオ信号電圧
ＶＤａもしくは第２のビデオ信号電圧ＶＤｂのいずれか
を印加していく。ゲートドライバ３は、ゲートライン７
を順次選択して、ゲート信号ＧＶを印加する。表示領域
４は、複数の画素電極６を有し、映像表示を行う領域で
ある。ドレインライン５は、互いに逆の極性を持つ第１
のビデオ信号電圧ＶＤａもしくは第２のビデオ信号電圧
ＶＤｂのいずれかを、コンタクトを介してＴＦＴ９に伝
達する配線である。画素電極６は、表示単位である画素
領域を構成し、対向電極１１と共に、ドレインライン５
からＴＦＴ９を介して伝達されたビデオ信号電圧ＶＤに
よって液晶を駆動する電極である。ゲートライン７は、
ゲートドライバ３によって選択され、ゲート信号ＧＶが
印加されると、接続されているＴＦＴ９をオンする。第
１の補助容量ライン８ａは、ゲートライン７と同じ層
に、行方向に並ぶ補助容量電極１０ｙに一体化して形成
され、各行の第１の補助容量を互いに連結している。第
２の補助容量ライン８ｂは、ゲートライン７と同じ層
に、行方向に並ぶ補助容量電極１０ｚに一体化して、各
行の第２の補助容量を互いに連結している。なお、第１
の補助容量ライン８ａには、第１の補助容量電圧が供給
され、第２の補助容量ライン８ｂには、第１の補助容量
電圧とは逆の極性をもつ第２の補助容量電圧が供給され
る。ＴＦＴ９は、ゲート電極９ｇに電圧が印加されたと
きにだけ、ソース領域９ｓからドレイン領域９ｄへの方
向もしくはドレイン領域９ｄからソース領域９ｓへの方
向のいずれかに、ゲート電極９ｇの直下にある半導体層
のチャネル領域中を電流が流れるスイッチング素子であ
る。第１の補助容量１０ａ及び第２の補助容量１０ｂ
は、ドレインライン５からＴＦＴ９を介して供給された
ビデオ信号電圧ＶＤによる電荷を１フレーム期間保持
し、液晶容量１２の電荷の損失を補う。対向電極１１に
は、一定の電圧が印加され、画素電極６に印加されたビ
デオ信号電圧ＶＤに応じて画素電極６と共に液晶を駆動
する。液晶容量１２は、液晶が保持しているドレインラ
イン５からＴＦＴ９を介して供給されたビデオ信号電圧
ＶＤによる電荷である。しかし、液晶容量１２が保持す
る電荷は、第１の補助容量１０ａや第２の補助容量１０
ｂの保持する電荷に比べて非常に少なく、ＴＦＴ９のオ
フ動作によるリークや液晶中の不純物からのリークによ
って流出しやすいため、第１の補助容量１０ａ及び第２
の補助容量１０ｂの保持する電荷によって電荷を補って
いる。
いるように、互いに逆の極性を持つ第１のビデオ信号電
圧ＶＤａ及び第２のビデオ信号電圧ＶＤｂが入力され、
ドレインライン５を順次選択して第1のビデオ信号電圧
ＶＤａもしくは第２のビデオ信号電圧ＶＤｂのいずれか
を印加していく。ゲートドライバ３は、ゲートライン７
を順次選択して、ゲート信号ＧＶを印加する。表示領域
４は、複数の画素電極６を有し、映像表示を行う領域で
ある。ドレインライン５は、互いに逆の極性を持つ第１
のビデオ信号電圧ＶＤａもしくは第２のビデオ信号電圧
ＶＤｂのいずれかを、コンタクトを介してＴＦＴ９に伝
達する配線である。画素電極６は、表示単位である画素
領域を構成し、対向電極１１と共に、ドレインライン５
からＴＦＴ９を介して伝達されたビデオ信号電圧ＶＤに
よって液晶を駆動する電極である。ゲートライン７は、
ゲートドライバ３によって選択され、ゲート信号ＧＶが
印加されると、接続されているＴＦＴ９をオンする。第
１の補助容量ライン８ａは、ゲートライン７と同じ層
に、行方向に並ぶ補助容量電極１０ｙに一体化して形成
され、各行の第１の補助容量を互いに連結している。第
２の補助容量ライン８ｂは、ゲートライン７と同じ層
に、行方向に並ぶ補助容量電極１０ｚに一体化して、各
行の第２の補助容量を互いに連結している。なお、第１
の補助容量ライン８ａには、第１の補助容量電圧が供給
され、第２の補助容量ライン８ｂには、第１の補助容量
電圧とは逆の極性をもつ第２の補助容量電圧が供給され
る。ＴＦＴ９は、ゲート電極９ｇに電圧が印加されたと
きにだけ、ソース領域９ｓからドレイン領域９ｄへの方
向もしくはドレイン領域９ｄからソース領域９ｓへの方
向のいずれかに、ゲート電極９ｇの直下にある半導体層
のチャネル領域中を電流が流れるスイッチング素子であ
る。第１の補助容量１０ａ及び第２の補助容量１０ｂ
は、ドレインライン５からＴＦＴ９を介して供給された
ビデオ信号電圧ＶＤによる電荷を１フレーム期間保持
し、液晶容量１２の電荷の損失を補う。対向電極１１に
は、一定の電圧が印加され、画素電極６に印加されたビ
デオ信号電圧ＶＤに応じて画素電極６と共に液晶を駆動
する。液晶容量１２は、液晶が保持しているドレインラ
イン５からＴＦＴ９を介して供給されたビデオ信号電圧
ＶＤによる電荷である。しかし、液晶容量１２が保持す
る電荷は、第１の補助容量１０ａや第２の補助容量１０
ｂの保持する電荷に比べて非常に少なく、ＴＦＴ９のオ
フ動作によるリークや液晶中の不純物からのリークによ
って流出しやすいため、第１の補助容量１０ａ及び第２
の補助容量１０ｂの保持する電荷によって電荷を補って
いる。
【００２５】次に、駆動方法について説明する。図４
は、表示パネルにおける各信号の関連を示すタイミング
チャートである。これは、垂直スタート信号ＳＴＶ及び
ゲート信号ＧＶ１、ＧＶ２、ＧＶ３、水平スタート信号
ＳＴＨ及び水平クロック信号ＣＫＨと、第１の補助容量
ライン８ａの電位ＳＣａ及び第２の補助容量ライン８ｂ
の電位ＳＣｂにおける電圧変化のタイミングを示してい
る。
は、表示パネルにおける各信号の関連を示すタイミング
チャートである。これは、垂直スタート信号ＳＴＶ及び
ゲート信号ＧＶ１、ＧＶ２、ＧＶ３、水平スタート信号
ＳＴＨ及び水平クロック信号ＣＫＨと、第１の補助容量
ライン８ａの電位ＳＣａ及び第２の補助容量ライン８ｂ
の電位ＳＣｂにおける電圧変化のタイミングを示してい
る。
【００２６】まず、垂直スタート信号ＳＴＶのパルスの
立ち下がりに応じてゲート信号ＧＶ１のパルスが立ち上
がり、１行目のゲートライン７にゲート信号ＧＶ１が供
給されてこれに接続されたＴＦＴ９がオンになる。それ
から、水平スタート信号ＳＴＨのパルスが立ち上がり、
このパルスの立ち下がりに同期して、１行目のゲートラ
イン７が選択される期間で最初の水平クロック信号ＣＫ
Ｈのパルスが立ち上がる。１行目のゲートライン７にゲ
ート信号ＧＶ１が供給されている期間中に、水平クロッ
ク信号ＣＫＨのパルスが順次立ち上がり、これらのパル
スの立ち上がりに同期して、ドレインライン５が順次選
択され、順次ビデオ信号電圧ＶＤが、ＴＦＴ９を介し
て、画素電極６と、第１の補助容量１０ａ及び第２の補
助容量１０ｂに印加されていく。なお、第１のビデオ信
号電圧ＶＤａは、画素電極６及び第１の補助容量１０ａ
に、第２のビデオ信号電圧ＶＤｂは、画素電極６及び第
２の補助容量１０ｂに印加される。全てのドレインライ
ン５にビデオ信号電圧ＶＤが印加されると、１行目のゲ
ートライン７にゲート信号ＧＶ１が供給されなくなり、
これに接続されるＴＦＴ９はオフとなる。そして、順次
ゲート信号ＧＶ２、ゲート信号ＧＶ３のパルスが立ち上
がり、２行目のゲートライン７にはゲート信号ＧＶ２、
３行目のゲートライン７にはゲート信号ＧＶ３、という
具合に、それぞれ印加され、上記の動作を繰り返す。ゲ
ートライン７に接続されたＴＦＴ９がオフ状態、即ち、
ゲートライン７にゲート信号ＧＶが供給されていない期
間中に、第１の補助容量ライン８ａの電位ＳＣａと、第
２の補助容量ライン８ｂの電位ＳＣｂの極性が反転す
る。そして、全てのゲートライン７にゲート信号ＧＶが
供給されると、再び垂直スタート信号ＳＴＶのパルスが
立ち上がり、それに同期して１行目のゲートライン７に
ゲート信号ＧＶが供給され、同様の動作を繰り返す。
立ち下がりに応じてゲート信号ＧＶ１のパルスが立ち上
がり、１行目のゲートライン７にゲート信号ＧＶ１が供
給されてこれに接続されたＴＦＴ９がオンになる。それ
から、水平スタート信号ＳＴＨのパルスが立ち上がり、
このパルスの立ち下がりに同期して、１行目のゲートラ
イン７が選択される期間で最初の水平クロック信号ＣＫ
Ｈのパルスが立ち上がる。１行目のゲートライン７にゲ
ート信号ＧＶ１が供給されている期間中に、水平クロッ
ク信号ＣＫＨのパルスが順次立ち上がり、これらのパル
スの立ち上がりに同期して、ドレインライン５が順次選
択され、順次ビデオ信号電圧ＶＤが、ＴＦＴ９を介し
て、画素電極６と、第１の補助容量１０ａ及び第２の補
助容量１０ｂに印加されていく。なお、第１のビデオ信
号電圧ＶＤａは、画素電極６及び第１の補助容量１０ａ
に、第２のビデオ信号電圧ＶＤｂは、画素電極６及び第
２の補助容量１０ｂに印加される。全てのドレインライ
ン５にビデオ信号電圧ＶＤが印加されると、１行目のゲ
ートライン７にゲート信号ＧＶ１が供給されなくなり、
これに接続されるＴＦＴ９はオフとなる。そして、順次
ゲート信号ＧＶ２、ゲート信号ＧＶ３のパルスが立ち上
がり、２行目のゲートライン７にはゲート信号ＧＶ２、
３行目のゲートライン７にはゲート信号ＧＶ３、という
具合に、それぞれ印加され、上記の動作を繰り返す。ゲ
ートライン７に接続されたＴＦＴ９がオフ状態、即ち、
ゲートライン７にゲート信号ＧＶが供給されていない期
間中に、第１の補助容量ライン８ａの電位ＳＣａと、第
２の補助容量ライン８ｂの電位ＳＣｂの極性が反転す
る。そして、全てのゲートライン７にゲート信号ＧＶが
供給されると、再び垂直スタート信号ＳＴＶのパルスが
立ち上がり、それに同期して１行目のゲートライン７に
ゲート信号ＧＶが供給され、同様の動作を繰り返す。
【００２７】図５は、第１の実施形態にかかる表示装置
の駆動方法を示す信号波形図であり、ゲートライン方向
に隣り合う画素領域における１フレーム間の信号波形を
示している。図５（ａ）は、第１の補助容量１０ａの信
号波形を示し、図５（ｂ）は、第２の補助容量１０ｂの
信号波形を示すこととする。図５（ａ）に示す信号波形
は図１１とほぼ同様であるが、図５（ｂ）に示す信号波
形は、ちょうど図１１と極性が反転したものである。
の駆動方法を示す信号波形図であり、ゲートライン方向
に隣り合う画素領域における１フレーム間の信号波形を
示している。図５（ａ）は、第１の補助容量１０ａの信
号波形を示し、図５（ｂ）は、第２の補助容量１０ｂの
信号波形を示すこととする。図５（ａ）に示す信号波形
は図１１とほぼ同様であるが、図５（ｂ）に示す信号波
形は、ちょうど図１１と極性が反転したものである。
【００２８】本実施形態におけるアクティブマトリクス
型表示装置は、画素電極が形成される画素領域ごとに配
置される補助容量と、行方向に並ぶ複数の画素電極に一
体化して形成され、行方向に並ぶ補助容量電極を一つお
きに連結する第１及び第２の補助容量ラインとを有し、
１フレーム期間ごとにその極性が反転する第１のビデオ
信号電圧と、第１のビデオ信号電圧とは逆の極性を有す
る第２のビデオ信号電圧のいずれかを、スイッチング素
子を介して画素電極に印加することによって表示を行う
ことにより、補助容量ラインによる、いわゆるドット反
転駆動を実現することができる。そして、このアクティ
ブマトリクス型表示装置は、スイッチング素子がオンと
なる期間、第１の補助容量ラインを有する第１の補助容
量には、第１のビデオ信号電圧を供給すると同時に、第
２の補助容量ラインを有する第２の補助容量には第２の
ビデオ信号電圧を供給するが、スイッチング素子がオフ
となる動作を行うときに、第１及び第２の補助容量に供
給された電圧が流出してしまう。しかし、このアクティ
ブマトリクス型表示装置は、スイッチング素子がオフと
なる期間、第１の補助容量ラインには、第１の補助容量
が保持する電圧の極性へレベルが変化する第１の補助容
量電圧を供給し、第２の補助容量ラインには、第１の補
助容量電圧とは逆の極性を有し、第１の補助容量が保持
する電圧の極性へレベルが変化する第２の補助容量電圧
を供給することにより、スイッチング素子のオフ動作に
よって変動した第１及び第２の補助容量の電圧を補填す
ることができ、さらに、第１及び第２の補助容量に供給
された電圧を増幅することができる。
型表示装置は、画素電極が形成される画素領域ごとに配
置される補助容量と、行方向に並ぶ複数の画素電極に一
体化して形成され、行方向に並ぶ補助容量電極を一つお
きに連結する第１及び第２の補助容量ラインとを有し、
１フレーム期間ごとにその極性が反転する第１のビデオ
信号電圧と、第１のビデオ信号電圧とは逆の極性を有す
る第２のビデオ信号電圧のいずれかを、スイッチング素
子を介して画素電極に印加することによって表示を行う
ことにより、補助容量ラインによる、いわゆるドット反
転駆動を実現することができる。そして、このアクティ
ブマトリクス型表示装置は、スイッチング素子がオンと
なる期間、第１の補助容量ラインを有する第１の補助容
量には、第１のビデオ信号電圧を供給すると同時に、第
２の補助容量ラインを有する第２の補助容量には第２の
ビデオ信号電圧を供給するが、スイッチング素子がオフ
となる動作を行うときに、第１及び第２の補助容量に供
給された電圧が流出してしまう。しかし、このアクティ
ブマトリクス型表示装置は、スイッチング素子がオフと
なる期間、第１の補助容量ラインには、第１の補助容量
が保持する電圧の極性へレベルが変化する第１の補助容
量電圧を供給し、第２の補助容量ラインには、第１の補
助容量電圧とは逆の極性を有し、第１の補助容量が保持
する電圧の極性へレベルが変化する第２の補助容量電圧
を供給することにより、スイッチング素子のオフ動作に
よって変動した第１及び第２の補助容量の電圧を補填す
ることができ、さらに、第１及び第２の補助容量に供給
された電圧を増幅することができる。
【００２９】本実施形態では、ドット反転駆動を行うこ
とにより、隣接するビデオ信号電圧による影響を解消し
て、容量結合による画像のムラを防ぐ。さらに、スイッ
チング素子がオフとなる期間に第１及び第２の補助容量
ラインに対し、第１もしくは第２の補助容量電圧のいず
れかをそれぞれ印加することによって、ビデオ信号電圧
の振幅を狭くすることもできるため、消費電力を削減す
ることができる。
とにより、隣接するビデオ信号電圧による影響を解消し
て、容量結合による画像のムラを防ぐ。さらに、スイッ
チング素子がオフとなる期間に第１及び第２の補助容量
ラインに対し、第１もしくは第２の補助容量電圧のいず
れかをそれぞれ印加することによって、ビデオ信号電圧
の振幅を狭くすることもできるため、消費電力を削減す
ることができる。
【００３０】なお、本実施形態では、できるだけ画像の
ムラやフリッカを小さくするために第１及び第２の補助
容量ラインが、１つの画素電極を単位として、行方向に
おいて交互に補助容量電極を有する構成としていたが、
本発明はこれに限定されることはなく、連続する画素電
極の複数列を単位として、交互に補助容量電極を有する
構成としても構わない。例えば、ＲＧＢの原色を表示す
る３つの画素電極を一つの単位として、この単位ごとに
第１もしくは第２の補助容量ラインのいずれかに補助容
量電極を有する構成としても構わない。
ムラやフリッカを小さくするために第１及び第２の補助
容量ラインが、１つの画素電極を単位として、行方向に
おいて交互に補助容量電極を有する構成としていたが、
本発明はこれに限定されることはなく、連続する画素電
極の複数列を単位として、交互に補助容量電極を有する
構成としても構わない。例えば、ＲＧＢの原色を表示す
る３つの画素電極を一つの単位として、この単位ごとに
第１もしくは第２の補助容量ラインのいずれかに補助容
量電極を有する構成としても構わない。
【００３１】ところで、本実施形態においては、図２に
示されるように、第１の補助容量ライン８ａ及び第２の
補助容量ライン８ｂが、全ての補助容量電極１０ｘに重
畳して形成されている。そして、第２の補助容量ライン
８ｂと第２の補助容量１０ｂを形成する補助容量電極１
０ｚが存在する画素領域にのみ、第１の補助容量ライン
８ａと補助容量電極１０ｚと連続する半導体層とが重畳
する重畳部分１３に寄生容量ＣPARが発生する。
示されるように、第１の補助容量ライン８ａ及び第２の
補助容量ライン８ｂが、全ての補助容量電極１０ｘに重
畳して形成されている。そして、第２の補助容量ライン
８ｂと第２の補助容量１０ｂを形成する補助容量電極１
０ｚが存在する画素領域にのみ、第１の補助容量ライン
８ａと補助容量電極１０ｚと連続する半導体層とが重畳
する重畳部分１３に寄生容量ＣPARが発生する。
【００３２】そこで、第２の実施の形態について説明す
る。第２の実施形態は、寄生容量Ｃ PARが第２の補助容
量１０ｂにのみ形成されていることに起因する問題を解
決するものである。図６は、第２の実施形態にかかる表
示パネルの平面図であり、図７は、その等価回路図であ
る。第１の実施形態と同様の構成については、同じ番号
を付し、説明を省略する。
る。第２の実施形態は、寄生容量Ｃ PARが第２の補助容
量１０ｂにのみ形成されていることに起因する問題を解
決するものである。図６は、第２の実施形態にかかる表
示パネルの平面図であり、図７は、その等価回路図であ
る。第１の実施形態と同様の構成については、同じ番号
を付し、説明を省略する。
【００３３】本実施形態が、第１の実施形態と異なる点
は、補助容量電極１０ｙを有する画素領域内に、補助容
量電極１０ｙから延びて形成され、第２の補助容量ライ
ン８ｂに重畳するダミー配線１４が設けられている点で
ある。このダミー配線１４は、補助容量を形成しない第
２の補助容量ライン８ｂとの重畳部分１３’を形成する
ことにより、補助容量電極１０ｚと第１の補助容量ライ
ン８ａとの重畳部分１３における寄生容量ＣPARと等し
い寄生容量ＣPAR'を形成する。
は、補助容量電極１０ｙを有する画素領域内に、補助容
量電極１０ｙから延びて形成され、第２の補助容量ライ
ン８ｂに重畳するダミー配線１４が設けられている点で
ある。このダミー配線１４は、補助容量を形成しない第
２の補助容量ライン８ｂとの重畳部分１３’を形成する
ことにより、補助容量電極１０ｚと第１の補助容量ライ
ン８ａとの重畳部分１３における寄生容量ＣPARと等し
い寄生容量ＣPAR'を形成する。
【００３４】第１の実施形態においては、補助容量電極
１０ｚと第１の補助容量ライン８ａとの重畳部分１３に
のみ寄生容量ＣPARが発生することにより、補助容量電
極１０ｚを有する第２の補助容量１０ｂの電位のみが低
下していた。そのため、補助容量電極１０ｙが存在する
画素領域と、補助容量電極１０ｚが存在する画素領域と
の間に、各画素領域内の画素電極６に最適な対向電極電
圧の大きさに差が生じ、コントラストのばらつきやフリ
ッカが発生していた。しかし、本実施形態では、第１の
補助容量電極１０ｘにダミー配線１４を形成することに
より、第１の補助容量電極１０ｘとは補助容量を形成し
ない第２の補助容量ライン８ｂとダミー配線１４が重畳
する重畳部分１３’を形成し、そこで寄生容量ＣPAR'を
発生させた。その結果、第１の補助容量１０ａ及び第２
の補助容量１０ｂの間で極性のバランスを取ることによ
り、各画素電極６に最適な対向電極電圧の大きさの差を
なくすことができ、この差に起因するコントラストのば
らつきやフリッカを解消することができる。
１０ｚと第１の補助容量ライン８ａとの重畳部分１３に
のみ寄生容量ＣPARが発生することにより、補助容量電
極１０ｚを有する第２の補助容量１０ｂの電位のみが低
下していた。そのため、補助容量電極１０ｙが存在する
画素領域と、補助容量電極１０ｚが存在する画素領域と
の間に、各画素領域内の画素電極６に最適な対向電極電
圧の大きさに差が生じ、コントラストのばらつきやフリ
ッカが発生していた。しかし、本実施形態では、第１の
補助容量電極１０ｘにダミー配線１４を形成することに
より、第１の補助容量電極１０ｘとは補助容量を形成し
ない第２の補助容量ライン８ｂとダミー配線１４が重畳
する重畳部分１３’を形成し、そこで寄生容量ＣPAR'を
発生させた。その結果、第１の補助容量１０ａ及び第２
の補助容量１０ｂの間で極性のバランスを取ることによ
り、各画素電極６に最適な対向電極電圧の大きさの差を
なくすことができ、この差に起因するコントラストのば
らつきやフリッカを解消することができる。
【００３５】次に、第３の実施形態について説明する。
図８は、第３の実施形態にかかる表示パネルの平面図で
あり、図９は、その等価回路図である。第１の実施形態
と同様の構成については、同じ番号を付し、説明を省略
する。本実施形態において、ドレインライン５及び画素
電極６の配置は第１及び第２の実施形態と同様である。
図８は、第３の実施形態にかかる表示パネルの平面図で
あり、図９は、その等価回路図である。第１の実施形態
と同様の構成については、同じ番号を付し、説明を省略
する。本実施形態において、ドレインライン５及び画素
電極６の配置は第１及び第２の実施形態と同様である。
【００３６】本実施形態が、第１及び第２の実施形態と
異なる点は、ゲートライン７が、画素電極の中央部分
に、第１の補助容量ライン８ａ及び第２の補助容量ライ
ン８ｂの間に挟まれるように配置されているという点で
ある。また、各画素領域において、ゲートライン７と一
体的に形成され、ＴＦＴ９を構成するゲート電極は、ゲ
ートライン７を境界線として、補助容量電極１０ｘが配
置されている方の領域に形成されている。
異なる点は、ゲートライン７が、画素電極の中央部分
に、第１の補助容量ライン８ａ及び第２の補助容量ライ
ン８ｂの間に挟まれるように配置されているという点で
ある。また、各画素領域において、ゲートライン７と一
体的に形成され、ＴＦＴ９を構成するゲート電極は、ゲ
ートライン７を境界線として、補助容量電極１０ｘが配
置されている方の領域に形成されている。
【００３７】第２の実施形態では、本来必要な補助容量
電極に加えてダミー配線が設けられていたため、パター
ンの複雑化及び開口率の低下を招いていた。しかし、本
実施形態では、ゲートライン７が第１の補助容量ライン
８ａ及び第２の補助容量ライン８ｂの間に配置されてい
ることにより、全ての補助容量電極１０ｘが、補助容量
を構成する第１の補助容量ライン８ａもしくは第２の補
助容量ライン８ｂのいずれかにのみ重畳するため、重畳
部分１３及び重畳部分１３’そのものをなくし、重畳部
分に発生する寄生容量ＣPARをも解消することができ
る。さらに、本実施形態では、第２の補助容量ライン８
ｂとＴＦＴ９との間の距離を短縮して配線抵抗を小さく
することができる。そして、第１の実施形態における補
助容量電極１０ｚや第２の実施形態におけるダミー配線
１４の形成に要する半導体層の面積を削減することがで
きるため、開口率が向上する。
電極に加えてダミー配線が設けられていたため、パター
ンの複雑化及び開口率の低下を招いていた。しかし、本
実施形態では、ゲートライン７が第１の補助容量ライン
８ａ及び第２の補助容量ライン８ｂの間に配置されてい
ることにより、全ての補助容量電極１０ｘが、補助容量
を構成する第１の補助容量ライン８ａもしくは第２の補
助容量ライン８ｂのいずれかにのみ重畳するため、重畳
部分１３及び重畳部分１３’そのものをなくし、重畳部
分に発生する寄生容量ＣPARをも解消することができ
る。さらに、本実施形態では、第２の補助容量ライン８
ｂとＴＦＴ９との間の距離を短縮して配線抵抗を小さく
することができる。そして、第１の実施形態における補
助容量電極１０ｚや第２の実施形態におけるダミー配線
１４の形成に要する半導体層の面積を削減することがで
きるため、開口率が向上する。
【００３８】なお、各実施形態において、ダブルゲート
型のＴＦＴを例示したが、本発明はこれに限定されず、
ゲート電極は１つでもそれ以上でも構わない。また、補
助容量ラインをゲートラインと同じ層に形成していた
が、補助容量ラインをゲートラインと別の層に形成して
も、本発明を実施することができる。
型のＴＦＴを例示したが、本発明はこれに限定されず、
ゲート電極は１つでもそれ以上でも構わない。また、補
助容量ラインをゲートラインと同じ層に形成していた
が、補助容量ラインをゲートラインと別の層に形成して
も、本発明を実施することができる。
【００３９】さらに、各実施形態において、アクティブ
マトリクス型液晶表示装置を例示してきたが、本発明は
これに限定されず、アクティブマトリクス型のＥＬ表示
装置にも適用することができる。
マトリクス型液晶表示装置を例示してきたが、本発明は
これに限定されず、アクティブマトリクス型のＥＬ表示
装置にも適用することができる。
【００４０】
【発明の効果】 上記のように、本発明のアクティブマ
トリクス型表示装置は、行方向に複数延在し、ゲート電
圧を伝達するゲートラインと、列方向に複数延在し、ビ
デオ信号電圧を伝達するドレインラインと、ゲートライ
ンとドレインラインとの交点に対応して配置されるスイ
ッチング素子と、スイッチング素子を介してドレインラ
インに接続される画素電極と、画素電極の各行に対応し
て行方向に複数延在する第１及び第２の補助容量ライン
とを有し、第１及び第２の補助容量ラインに対応して、
前記画素電極の各列交互に補助容量電極が配置されるこ
とにより、各補助容量ラインに異なる極性を持つ信号を
供給することができるので、これら補助容量ラインによ
り、隣接する画素電極ごとに異なる極性の電圧が印加さ
れる、いわゆるドット反転駆動を実現することができ
る。
トリクス型表示装置は、行方向に複数延在し、ゲート電
圧を伝達するゲートラインと、列方向に複数延在し、ビ
デオ信号電圧を伝達するドレインラインと、ゲートライ
ンとドレインラインとの交点に対応して配置されるスイ
ッチング素子と、スイッチング素子を介してドレインラ
インに接続される画素電極と、画素電極の各行に対応し
て行方向に複数延在する第１及び第２の補助容量ライン
とを有し、第１及び第２の補助容量ラインに対応して、
前記画素電極の各列交互に補助容量電極が配置されるこ
とにより、各補助容量ラインに異なる極性を持つ信号を
供給することができるので、これら補助容量ラインによ
り、隣接する画素電極ごとに異なる極性の電圧が印加さ
れる、いわゆるドット反転駆動を実現することができ
る。
【００４１】そして、第１及び第２の補助容量ラインに
は、互いに逆相でスイッチング素子のオフ期間中に変化
する第１及び第２の補助容量電圧が供給されることによ
り、上記の補助容量ラインによるドット反転駆動を実現
し、ビデオ信号電圧の振幅を小さくすることができる。
は、互いに逆相でスイッチング素子のオフ期間中に変化
する第１及び第２の補助容量電圧が供給されることによ
り、上記の補助容量ラインによるドット反転駆動を実現
し、ビデオ信号電圧の振幅を小さくすることができる。
【００４２】さらに、画素電極が形成された基板に対向
する対向基板上に形成される対向電極を有し、対向電極
には、一定の電圧が印加され、第１及び第２の補助容量
ラインには、互いに逆相であり、スイッチング素子のオ
フ期間中に変化する第１及び第２の補助容量電圧が供給
されることによって、補助容量ラインによる交流駆動を
実現することができる。
する対向基板上に形成される対向電極を有し、対向電極
には、一定の電圧が印加され、第１及び第２の補助容量
ラインには、互いに逆相であり、スイッチング素子のオ
フ期間中に変化する第１及び第２の補助容量電圧が供給
されることによって、補助容量ラインによる交流駆動を
実現することができる。
【００４３】さらに、第１及び第２の補助容量ライン
は、連続する画素電極の複数列を単位として、交互に補
助容量電極を有することにより、例えば、色の３原色Ｒ
ＧＢを表示する画素電極を１グループにして、隣接する
グループごとに逆の極性を持つ電圧を印加することによ
って、グループ単位の反転駆動を実現することができ
る。
は、連続する画素電極の複数列を単位として、交互に補
助容量電極を有することにより、例えば、色の３原色Ｒ
ＧＢを表示する画素電極を１グループにして、隣接する
グループごとに逆の極性を持つ電圧を印加することによ
って、グループ単位の反転駆動を実現することができ
る。
【００４４】さらに、第１及び第２の補助容量ライン
は、その形成される画素電極の各行に対応して配置され
る全ての補助容量電極と重畳することにより、補助容量
を形成しない補助容量ラインと補助容量電極の重畳する
領域で発生する寄生容量の極性のバランスを取ることが
できるので、画像のムラを防ぐことができる。
は、その形成される画素電極の各行に対応して配置され
る全ての補助容量電極と重畳することにより、補助容量
を形成しない補助容量ラインと補助容量電極の重畳する
領域で発生する寄生容量の極性のバランスを取ることが
できるので、画像のムラを防ぐことができる。
【００４５】さらに、補助容量電極は、第１もしくは第
２の補助容量ラインのうち、補助容量を形成しない方の
補助容量ラインに重畳するダミー配線を有することによ
り、第１及び第２の補助容量ラインは、同様に、全ての
補助容量電極と重畳することになり、補助容量を形成し
ない補助容量ラインと補助容量電極の重畳する領域で発
生する寄生容量の極性のバランスを取ることができるの
で、画像のムラを防ぐことができる。
２の補助容量ラインのうち、補助容量を形成しない方の
補助容量ラインに重畳するダミー配線を有することによ
り、第１及び第２の補助容量ラインは、同様に、全ての
補助容量電極と重畳することになり、補助容量を形成し
ない補助容量ラインと補助容量電極の重畳する領域で発
生する寄生容量の極性のバランスを取ることができるの
で、画像のムラを防ぐことができる。
【００４６】さらに、画素電極が形成される画素領域に
おいて、ゲートラインは、第１及び第２の補助容量ライ
ンの間に配置されていることにより、補助容量を形成し
ない補助容量ラインと補助容量電極の重畳する領域と、
そこで発生する寄生容量をなくすことができるので、画
像のムラを防ぐことができる。
おいて、ゲートラインは、第１及び第２の補助容量ライ
ンの間に配置されていることにより、補助容量を形成し
ない補助容量ラインと補助容量電極の重畳する領域と、
そこで発生する寄生容量をなくすことができるので、画
像のムラを防ぐことができる。
【００４７】画素領域において、ゲートラインには、ゲ
ートラインを境界線として、補助容量電極が配置されて
いる方の領域に、スイッチング素子を構成するゲート電
極が形成されていることにより、補助容量を形成しない
補助容量ラインと補助容量電極の重畳する領域と、そこ
で発生する寄生容量をなくすことができるので、画像の
ムラを防ぐことができる。
ートラインを境界線として、補助容量電極が配置されて
いる方の領域に、スイッチング素子を構成するゲート電
極が形成されていることにより、補助容量を形成しない
補助容量ラインと補助容量電極の重畳する領域と、そこ
で発生する寄生容量をなくすことができるので、画像の
ムラを防ぐことができる。
【００４８】その結果、表示品位の高いアクティブマト
リクス型表示装置を提供することができる。
リクス型表示装置を提供することができる。
【図１】アクティブマトリクス型表示装置の表示パネル
の平面図である。
の平面図である。
【図２】本発明の第１の実施形態にかかる表示パネルの
平面図である。
平面図である。
【図３】本発明の第１の実施形態にかかる表示パネルの
等価回路図である。
等価回路図である。
【図４】本発明の第１の実施形態にかかる表示パネルに
おける各信号の関係を示すタイミングチャートである。
おける各信号の関係を示すタイミングチャートである。
【図５】本発明の第１の実施形態にかかる表示装置の駆
動方法を示す信号波形図である。
動方法を示す信号波形図である。
【図６】本発明の第２の実施形態にかかる表示パネルの
平面図である。
平面図である。
【図７】本発明の第２の実施形態にかかる表示パネルの
等価回路図である。
等価回路図である。
【図８】本発明の第３の実施形態にかかる表示パネルの
平面図である。
平面図である。
【図９】本発明の第３の実施形態にかかる表示パネルの
等価回路図である。
等価回路図である。
【図１０】従来の表示パネルの等価回路図である。
【図１１】従来の表示装置の駆動方法を示す信号波形図
である。
である。
【図１２】垂直反転駆動及びドット反転駆動を示す概念
図である。
図である。
１：表示パネル
２：ドレインドライバ
３：ゲートドライバ
４：表示領域
５：ドレインライン
６：画素電極
７：ゲートライン
８ａ：第１の補助容量ライン
８ｂ：第２の補助容量ライン
９：ＴＦＴ
１０ａ：第１の補助容量
１０ｂ：第２の補助容量
１１：対向電極
１２：液晶容量
１３，１３’：重畳部分
１４：ダミー配線
１０５：ドレインライン
１０７：ゲートライン
１０８：補助容量ライン
１０９：ＴＦＴ
１１０：補助容量
１１１：対向電極
１１２：液晶容量
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ
６２４Ｃ
６２４Ｚ
3/30 3/30 Ｊ
3/36 3/36
Ｆターム(参考） 2H092 GA13 GA17 JA24 JB62 JB69
NA01 NA26 PA06
2H093 NA16 NA31 NA43 NC34 NC35
ND15 ND39 NE03
5C006 AC11 AC25 AC27 AF42 AF43
AF44 AF51 AF53 AF69 AF71
BB16 BB27 BC03 BC12 FA22
FA47
5C080 AA10 BB05 DD05 DD06 DD26
EE28 FF11 JJ03 JJ04
5C094 AA03 AA07 AA13 AA22 AA24
AA53 AA56 BA03 BA43 CA19
DA09 DA13 DB01 DB04 EA04
EA10 FA01 FB12 FB14 FB15
GA10
Claims (8)
- 【請求項１】 行方向に複数延在し、ゲート電圧を伝達
するゲートラインと、列方向に複数延在し、ビデオ信号
電圧を伝達するドレインラインと、前記ゲートラインと
前記ドレインラインとの交点に対応して配置されるスイ
ッチング素子と、前記スイッチング素子を介して前記ド
レインラインに接続される画素電極と、前記画素電極の
各行に対応して行方向に複数延在する第１及び第２の補
助容量ラインとを有し、前記第１もしくは第２の補助容
量ラインのいずれかに重畳して、補助容量電極が配置さ
れることを特徴とするアクティブマトリクス型表示装
置。 - 【請求項２】 行方向に複数延在し、ゲート電圧を伝達
するゲートラインと、列方向に複数延在し、ビデオ信号
電圧を伝達するドレインラインと、前記ゲートラインと
前記ドレインラインとの交点に対応して配置されるスイ
ッチング素子と、前記スイッチング素子を介して前記ド
レインラインに接続される画素電極と、前記画素電極の
各行に対応して行方向に複数延在する第１及び第２の補
助容量ラインとを有し、前記第１及び第２の補助容量ラ
インには、互いに逆相で前記スイッチング素子のオフ期
間中に変化する第１及び第２の補助容量電圧が供給され
ることを特徴とするアクティブマトリクス型表示装置。 - 【請求項３】 行方向に複数延在し、ゲート電圧を伝達
するゲートラインと、列方向に複数延在し、ビデオ信号
電圧を伝達するドレインラインと、前記ゲートラインと
前記ドレインラインとの交点に対応して配置されるスイ
ッチング素子と、前記スイッチング素子を介して前記ド
レインラインに接続される画素電極と、前記画素電極の
各行に対応して行方向に複数延在する第１及び第２の補
助容量ラインと、前記画素電極が形成された基板に対向
する対向基板上に形成される対向電極とを有し、前記対
向電極には、一定の電圧が印加され、前記第１及び第２
の補助容量ラインには、互いに逆相であり、前記スイッ
チング素子のオフ期間中に変化する第１及び第２の補助
容量電圧が供給されることを特徴とするアクティブマト
リクス型表示装置。 - 【請求項４】 前記第１及び第２の補助容量ラインは、
連続する前記画素電極の複数列を単位として、交互に補
助容量電極を有することを特徴とする請求項２または請
求項３に記載のアクティブマトリクス型表示装置。 - 【請求項５】 前記第１及び第２の補助容量ラインは、
その形成される画素電極の各行に対応して配置される全
ての前記補助容量電極と重畳することを特徴とする請求
項１乃至請求項４のいずれかに記載のアクティブマトリ
クス型表示装置。 - 【請求項６】 前記補助容量電極は、前記第１もしくは
第２の補助容量ラインのうち、補助容量を形成しない方
の補助容量ラインに重畳するダミー配線を有することを
特徴とする請求項５に記載のアクティブマトリクス型表
示装置。 - 【請求項７】 前記画素電極が形成される画素領域にお
いて、前記ゲートラインは、前記第１及び第２の補助容
量ラインの間に配置されることを特徴とする請求項１乃
至請求項４のいずれかに記載のアクティブマトリクス型
表示装置。 - 【請求項８】 前記画素領域において、前記ゲートライ
ンには、前記ゲートラインを境界線として、前記補助容
量電極が配置されている方の領域に、前記スイッチング
素子を構成するゲート電極が形成されていることを特徴
とする請求項７に記載のアクティブマトリクス型表示装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350510A JP3960781B2 (ja) | 2001-11-15 | 2001-11-15 | アクティブマトリクス型表示装置 |
| TW91137567A TW573291B (en) | 2001-11-15 | 2002-12-27 | Active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350510A JP3960781B2 (ja) | 2001-11-15 | 2001-11-15 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150080A true JP2003150080A (ja) | 2003-05-21 |
| JP3960781B2 JP3960781B2 (ja) | 2007-08-15 |
Family
ID=19162996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001350510A Expired - Lifetime JP3960781B2 (ja) | 2001-11-15 | 2001-11-15 | アクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3960781B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004040545A1 (ja) * | 2002-10-29 | 2004-05-13 | Toshiba Matsushita Display Technology Co., Ltd. | 平面表示装置 |
| JP2005156764A (ja) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005257929A (ja) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2006011392A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 表示装置 |
| JP2006011399A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2006011394A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 表示装置 |
| JP2006145923A (ja) * | 2004-11-22 | 2006-06-08 | Sanyo Electric Co Ltd | 表示装置 |
| JP2006235572A (ja) * | 2005-02-23 | 2006-09-07 | Samsung Sdi Co Ltd | ドット反転を実行する液晶表示装置及びその駆動方法 |
| KR100632808B1 (ko) | 2005-02-21 | 2006-10-12 | 네오뷰코오롱 주식회사 | 단순화된 구동 회로를 갖는 액티브 매트릭스형 디스플레이패널 및 장치 |
| KR100668544B1 (ko) * | 2004-11-30 | 2007-01-16 | 산요덴키가부시키가이샤 | 액정 표시 장치 |
| JP2008015512A (ja) * | 2006-06-30 | 2008-01-24 | Chi Mei Optoelectronics Corp | 液晶表示パネルとその駆動方法および液晶表示装置 |
| JP2008225491A (ja) * | 2003-12-05 | 2008-09-25 | Sharp Corp | 液晶表示装置 |
| KR101016734B1 (ko) * | 2003-12-26 | 2011-02-25 | 엘지디스플레이 주식회사 | 액정 표시 패널 및 그 구동 방법 |
| KR101108174B1 (ko) * | 2010-05-17 | 2012-02-09 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP2012037890A (ja) * | 2010-08-05 | 2012-02-23 | Samsung Electronics Co Ltd | 表示装置 |
| US8395742B2 (en) | 2007-02-06 | 2013-03-12 | Samsung Display Co., Ltd. | Liquid crystal display |
| JP2016191955A (ja) * | 2006-06-02 | 2016-11-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2016200833A (ja) * | 2009-12-25 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR20170124110A (ko) * | 2017-10-27 | 2017-11-09 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2001
- 2001-11-15 JP JP2001350510A patent/JP3960781B2/ja not_active Expired - Lifetime
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004040545A1 (ja) * | 2002-10-29 | 2006-03-02 | 東芝松下ディスプレイテクノロジー株式会社 | 平面表示装置 |
| WO2004040545A1 (ja) * | 2002-10-29 | 2004-05-13 | Toshiba Matsushita Display Technology Co., Ltd. | 平面表示装置 |
| US7133004B2 (en) | 2002-10-29 | 2006-11-07 | Toshiba Matsushita Display Technology Co., Ltd. | Flat display device |
| JP2005156764A (ja) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | 表示装置 |
| US7532189B2 (en) | 2003-11-25 | 2009-05-12 | Sanyo Electric Co., Ltd. | Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption |
| JP2008225491A (ja) * | 2003-12-05 | 2008-09-25 | Sharp Corp | 液晶表示装置 |
| KR101016734B1 (ko) * | 2003-12-26 | 2011-02-25 | 엘지디스플레이 주식회사 | 액정 표시 패널 및 그 구동 방법 |
| JP2005257929A (ja) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2006011399A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2006011394A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 表示装置 |
| JP2006011392A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 表示装置 |
| JP2006145923A (ja) * | 2004-11-22 | 2006-06-08 | Sanyo Electric Co Ltd | 表示装置 |
| KR100668544B1 (ko) * | 2004-11-30 | 2007-01-16 | 산요덴키가부시키가이샤 | 액정 표시 장치 |
| KR100632808B1 (ko) | 2005-02-21 | 2006-10-12 | 네오뷰코오롱 주식회사 | 단순화된 구동 회로를 갖는 액티브 매트릭스형 디스플레이패널 및 장치 |
| JP2006235572A (ja) * | 2005-02-23 | 2006-09-07 | Samsung Sdi Co Ltd | ドット反転を実行する液晶表示装置及びその駆動方法 |
| JP2016191955A (ja) * | 2006-06-02 | 2016-11-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11657770B2 (en) | 2006-06-02 | 2023-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US11600236B2 (en) | 2006-06-02 | 2023-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US10013923B2 (en) | 2006-06-02 | 2018-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US10714024B2 (en) | 2006-06-02 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2008015512A (ja) * | 2006-06-30 | 2008-01-24 | Chi Mei Optoelectronics Corp | 液晶表示パネルとその駆動方法および液晶表示装置 |
| US8395742B2 (en) | 2007-02-06 | 2013-03-12 | Samsung Display Co., Ltd. | Liquid crystal display |
| US9852703B2 (en) | 2009-12-25 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
| JP2016200833A (ja) * | 2009-12-25 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2019003222A (ja) * | 2009-12-25 | 2019-01-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10255868B2 (en) | 2009-12-25 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
| US8686936B2 (en) | 2010-05-17 | 2014-04-01 | Samsung Display Co., Ltd. | Liquid crystal display apparatus and method of driving the same |
| KR101108174B1 (ko) * | 2010-05-17 | 2012-02-09 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR101793176B1 (ko) * | 2010-08-05 | 2017-11-03 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP2012037890A (ja) * | 2010-08-05 | 2012-02-23 | Samsung Electronics Co Ltd | 表示装置 |
| KR20170124110A (ko) * | 2017-10-27 | 2017-11-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101891663B1 (ko) * | 2017-10-27 | 2018-08-27 | 삼성디스플레이 주식회사 | 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3960781B2 (ja) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3960780B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| JP3960781B2 (ja) | アクティブマトリクス型表示装置 | |
| US5790092A (en) | Liquid crystal display with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for same | |
| US7136040B1 (en) | Liquid crystal display and a method for driving the same | |
| US5526012A (en) | Method for driving active matris liquid crystal display panel | |
| US8031148B2 (en) | Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US8174519B2 (en) | Liquid crystal display and driving method thereof | |
| JP5483517B2 (ja) | 液晶表示装置 | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| US20050253829A1 (en) | Display device and display device driving method | |
| US20110241979A1 (en) | Liquid crystal display | |
| EP1662472A2 (en) | Liquid crystal display device | |
| JP2009169438A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2005292831A (ja) | 液晶表示装置 | |
| JP2006085131A (ja) | 液晶表示装置 | |
| KR100595798B1 (ko) | 액정 표시 장치 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| KR100783701B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR20060043559A (ko) | 액티브 매트릭스형 표시 장치 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US7079100B2 (en) | Active matrix type display | |
| JP2010128503A (ja) | 表示パネルの駆動方法及びこれを実行するための表示装置 | |
| US20210132453A1 (en) | Liquid crystal display device | |
| KR100965587B1 (ko) | 액정표시장치 및 이의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3960781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |