JP2003149270A - Method for manufacturing semiconductor-inspecting apparatus and semiconductor device - Google Patents
Method for manufacturing semiconductor-inspecting apparatus and semiconductor deviceInfo
- Publication number
- JP2003149270A JP2003149270A JP2001346899A JP2001346899A JP2003149270A JP 2003149270 A JP2003149270 A JP 2003149270A JP 2001346899 A JP2001346899 A JP 2001346899A JP 2001346899 A JP2001346899 A JP 2001346899A JP 2003149270 A JP2003149270 A JP 2003149270A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- forming step
- protrusion
- forming
- positioning groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体検査装置の
製造技術および半導体装置の製造技術に関し、特に、プ
ローブ（探針）を形成したプローブ面と反対の面である
非プローブ面を加工する工程に適用して有効な技術に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for manufacturing a semiconductor inspection device and a technique for manufacturing a semiconductor device, and particularly to a step of processing a non-probe surface which is a surface opposite to a probe surface on which a probe (probe) is formed. Related to effective technology.
【０００２】[0002]
【従来の技術】ＩＣやＬＳＩなどの半導体装置の製造工
程は、シリコンウェハの表面上に複数の回路を形成する
前工程と複数の回路を形成したシリコンウェハを個々の
半導体チップに分割し、分割した半導体チップを樹脂や
セラミックを使用して封止しパッケージ化する後工程に
分けることができる。2. Description of the Related Art In the process of manufacturing a semiconductor device such as an IC or an LSI, a pre-process for forming a plurality of circuits on the surface of a silicon wafer and a silicon wafer on which a plurality of circuits are formed are divided into individual semiconductor chips. The semiconductor chip can be divided into post-processes of sealing and packaging using a resin or ceramic.
【０００３】上述した前工程によってシリコンウェハの
表面に回路を形成した後、この回路の電気特性検査が行
われる。また、後工程によるパッケージ組立後も電気特
性検査が行われる。電気特性検査の結果により良品であ
るか不良品であるかの選別が行われる。After the circuit is formed on the surface of the silicon wafer by the above-mentioned pre-process, the electrical characteristic inspection of this circuit is performed. Further, the electrical characteristic inspection is performed even after the package is assembled in the post process. Based on the result of the electrical characteristic inspection, it is selected whether the product is a good product or a defective product.
【０００４】上述した電気特性検査は、回路間の導通検
査や素子が正しく機能するか否かを判断する検査である
プロービング検査と、高温雰囲気中で熱的ストレスや電
気的ストレスを回路に与えて判別するバーンイン検査に
分けることができる。The above-mentioned electrical characteristic test is a continuity test between circuits or a probing test which is a test for judging whether or not an element works properly, and a thermal stress or an electrical stress is applied to a circuit in a high temperature atmosphere. It can be divided into a burn-in inspection to determine.
【０００５】通常、プロービング検査は、前工程におい
て回路が表面上に形成されたシリコンウェハ状態で行わ
れ、バーンイン検査は、後工程においてパッケージ組立
がされた後に行われる。Usually, the probing inspection is performed in a silicon wafer state in which a circuit is formed on the surface in a pre-process, and the burn-in inspection is performed after a package is assembled in a post-process.
【０００６】ところが最近、バーンイン不良品の救済が
可能であることや選別歩留向上によるコスト低減を図る
観点から、シリコンウェハ状態でバーンイン検査を行う
ウェハレベルバーンイン（ＷＬＢＩ）が行われている。However, in recent years, wafer level burn-in (WLBI) has been performed in which burn-in inspection is performed in a silicon wafer state from the viewpoint of being able to rescue defective products in burn-in and reducing the cost by improving the selection yield.
【０００７】前記したプロービング検査やウェハレベル
バーンイン検査には、例えば特開平１１−２７４２５１
号公報に記載されているように、シリコンよりなる基板
を加工しプローブを形成したシリコンコンタクタを用い
た半導体検査装置が用いられる。For the above-mentioned probing inspection and wafer level burn-in inspection, for example, Japanese Patent Laid-Open No. 11-274251.
As described in the publication, a semiconductor inspection device using a silicon contactor in which a substrate made of silicon is processed to form a probe is used.
【０００８】シリコンコンタクタは、シリコンよりなる
基板の一方の面を加工して形成されたプローブと、この
形成されたプローブが梁上に形成されるように基板を加
工して梁が形成されている。そして、プローブが形成さ
れた面と反対の面に二次電極パッドが形成されており、
この二次電極パッドとプローブは配線によって電気接続
されている。このシリコンコンタクタの二次電極パッド
には、電気特性検査を行うテスタが電気接続されてい
る。The silicon contactor includes a probe formed by processing one surface of a substrate made of silicon, and a beam formed by processing the substrate so that the formed probe is formed on the beam. . Then, the secondary electrode pad is formed on the surface opposite to the surface on which the probe is formed,
The secondary electrode pad and the probe are electrically connected by wiring. A tester for inspecting electrical characteristics is electrically connected to the secondary electrode pad of this silicon contactor.
【０００９】そして、検査対象であるウェハのチップ領
域上のパッドとシリコンコンタクタのプローブとを電気
接触させることにより、検査対象である半導体チップと
テスタがシリコンコンタクタを介して電気接続されプロ
ービング検査や、ウェハレベルバーンイン検査が行われ
る。Then, by electrically contacting the pad on the chip area of the wafer to be inspected with the probe of the silicon contactor, the semiconductor chip to be inspected and the tester are electrically connected through the silicon contactor, and a probing inspection, Wafer level burn-in inspection is performed.
【００１０】[0010]
【発明が解決しようとする課題】シリコンコンタクタを
製造する方法としては、マイクロマシン技術を適用し基
板の両面を加工して製造するが、パターニング精度の必
要から最初にプローブを形成しておき、プローブを形成
した後、パターニングによる両面加工が行われる。した
がって、プローブを形成した面と反対の面（非プローブ
面）をパターニング（レジスト塗布、感光、現像）する
場合、プローブが形成された面（プローブ面）を裏面と
して保持してハンドリングされる。As a method of manufacturing a silicon contactor, micromachine technology is applied to process both sides of a substrate for manufacturing. However, because of the need for patterning accuracy, the probe is first formed and then the probe is formed. After the formation, double-sided processing by patterning is performed. Therefore, when patterning (resist coating, exposure, and development) on the surface opposite to the surface on which the probe is formed (non-probe surface), the surface on which the probe is formed (probe surface) is held as the back surface for handling.
【００１１】しかし、シリコンコンタクタのプローブ面
にはプローブのみが突出した状態であるため（例えば約
３０ｍｍ×５０ｍｍの大チップ上の２１６個のプローブ
（高さ３０μｍの突起形状））、プローブ面を保持して
ハンドリングする際にプローブが接触を受け、さらに接
触する場合には、荷重がプローブ先端に集中してかかる
ため、プローブが破損してしまう問題点があった。However, since only the probe is projected on the probe surface of the silicon contactor (for example, 216 probes on a large chip of about 30 mm × 50 mm (protrusion shape having a height of 30 μm)), the probe surface is held. Then, when the probe is contacted during handling, and further contact is made, the load is concentrated on the tip of the probe, which causes a problem that the probe is damaged.
【００１２】特に、真空吸着によってプローブ面を保持
しハンドリングを行う場合は、吸着による圧力がプロー
ブ先端に集中してしまうため、プローブが破損してしま
う問題点があった。In particular, when the probe surface is held and handled by vacuum suction, the pressure due to the suction concentrates on the tip of the probe, which causes a problem that the probe is damaged.
【００１３】前記問題点を解決するため、プローブ面に
レジストを塗布することによって、プローブの直接の接
触を保護することが考えられるが、プローブ面にレジス
トを塗布する工程が新た加わることになり工程が複雑と
なるとともに、プローブの破損を充分に防止できない。In order to solve the above problems, it is possible to protect the direct contact of the probe by applying a resist on the probe surface, but a step of applying a resist on the probe surface is newly added. Is complicated and the probe cannot be sufficiently prevented from being damaged.
【００１４】本発明の目的は、プローブが形成されたプ
ローブ面を保持してハンドリングを行う際に、プローブ
の破損を防止することができる半導体検査装置の製造方
法を提供することにある。It is an object of the present invention to provide a method of manufacturing a semiconductor inspection device capable of preventing damage to a probe when the probe surface on which the probe is formed is held and handled.
【００１５】また、本発明の他の目的は、プローブが形
成されたプローブ面を保持してハンドリングを行う際、
新規な工程を追加せずにプローブの破損を防止すること
ができる半導体検査装置の製造方法を提供することにあ
る。Another object of the present invention is to carry out handling while holding the probe surface on which the probe is formed.
It is an object of the present invention to provide a method of manufacturing a semiconductor inspection device capable of preventing damage to a probe without adding a new process.
【００１６】また、本発明の他の目的は、プローブ破損
のない信頼性のある半導体検査装置を使用して信頼のお
ける検査をすることができる半導体装置の製造方法を提
供することにある。Another object of the present invention is to provide a method of manufacturing a semiconductor device which can perform a reliable inspection using a reliable semiconductor inspection device without probe damage.
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１８】[0018]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要について説明すれば、
次のとおりである。Of the inventions disclosed in this application, typical ones will be described below.
It is as follows.
【００１９】本発明の半導体装置の製造方法は、シリコ
ンよりなる基板の一方の面に、検査対象と接触させるプ
ローブを形成するプローブ形成工程と、前記プローブ形
成工程によりプローブを形成したプローブ面を保持し
て、前記プローブ面と反対の面である非プローブ面を加
工する非プローブ面加工工程と、前記プローブ形成工程
により形成したプローブの位置決めをするための位置決
め溝を形成する位置決め溝形成工程とを含んで形成され
る半導体検査装置を使用して半導体装置の電気特性検査
をする検査工程を有する半導体装置の製造方法であっ
て、前記プローブ形成工程は、プローブを形成する面側
に突起物を形成する突起物形成工程を備え、前記非プロ
ーブ面加工工程は、前記突起物形成工程により突起物を
形成したプローブ面を保持して、前記非プローブ面を加
工し、前記位置決め溝形成工程は、前記突起物形成工程
により形成した突起物を除去するものである。A method of manufacturing a semiconductor device according to the present invention comprises a probe forming step of forming a probe to be brought into contact with an object to be inspected on one surface of a substrate made of silicon, and holding a probe surface formed with the probe by the probe forming step. Then, a non-probe surface processing step of processing a non-probe surface that is the surface opposite to the probe surface, and a positioning groove forming step of forming a positioning groove for positioning the probe formed by the probe forming step. A semiconductor device manufacturing method comprising an inspection step of inspecting an electrical characteristic of a semiconductor device using a semiconductor inspection device formed by including the method, wherein the probe forming step forms a protrusion on a surface on which a probe is formed. And a non-probe surface processing step, in which the probe surface on which the projection is formed by the projection forming step is formed. Lifting to said processed non-probe surface, the positioning groove forming step is to remove the protrusions formed by the projection forming step.
【００２０】[0020]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. In all the drawings for explaining the embodiments, members having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
【００２１】実施の形態における半導体検査装置のシリ
コンコンタクタの製造方法について、図１〜図１６を用
いて説明する。図１〜図１６は、半導体検査装置のシリ
コンコンタクタを製造する工程を示した断面図である。A method of manufacturing the silicon contactor of the semiconductor inspection apparatus according to the embodiment will be described with reference to FIGS. 1 to 16 are cross-sectional views showing a process of manufacturing a silicon contactor of a semiconductor inspection device.
【００２２】まず、図１に示すようにシリコンよりなる
基板１を用意する。次に、シリコンよりなる基板１の両
面に熱酸化法を使用して、図２に示すように二酸化シリ
コン（Ｓｉ０2）膜２を形成する。First, as shown in FIG. 1, a substrate 1 made of silicon is prepared. Then, a silicon dioxide (SiO 2 ) film 2 is formed on both surfaces of the substrate 1 made of silicon by using a thermal oxidation method as shown in FIG.
【００２３】次に、二酸化シリコン（Ｓｉ０2）膜２を
形成した基板１の片面に、レジスト膜３を塗布する。そ
して、ホトマスクを介して露光し現像することによっ
て、図３に示すようにパターニングする。パターニング
によって、レジスト膜３を残す領域は、プローブを形成
する領域とプローブを保護するための突起物（プローブ
防護突起物）を形成する領域である。Next, a resist film 3 is applied to one surface of the substrate 1 on which the silicon dioxide (SiO 2 ) film 2 is formed. Then, by exposing through a photomask and developing, patterning is performed as shown in FIG. The area where the resist film 3 is left by patterning is an area for forming a probe and an area for forming a protrusion (probe protection protrusion) for protecting the probe.
【００２４】そして、図４に示すように、レジスト膜３
を塗布しなかった二酸化シリコン膜２をドライエッチン
グにより除去した後、図５に示すように、レジスト膜３
を除去する。このようにして、基板１の片面の二酸化シ
リコン膜２をパターニングすることができる。Then, as shown in FIG.
After removing the silicon dioxide film 2 not coated with the resist by dry etching, as shown in FIG.
To remove. In this way, the silicon dioxide film 2 on one surface of the substrate 1 can be patterned.
【００２５】次に、図６に示すように、二酸化シリコン
膜２をマスクとしてシリコンよりなる基板１のエッチン
グを行う。エッチングを行う場合、二酸化シリコン膜２
が存在する領域はエッチングされないため、シリコンよ
りなるプローブ４（例えば高さ３０μｍの突起形状）と
プローブ防護突起物５が形成される。そして、エッチン
グ終了後、図７に示すように二酸化シリコン膜２を除去
する。Next, as shown in FIG. 6, the substrate 1 made of silicon is etched by using the silicon dioxide film 2 as a mask. When etching, silicon dioxide film 2
Since the region where is present is not etched, the probe 4 (for example, a protrusion shape having a height of 30 μm) made of silicon and the probe protection protrusion 5 are formed. After the etching is completed, the silicon dioxide film 2 is removed as shown in FIG.
【００２６】このように、プローブ４を形成するプロー
ブ形成工程において、同時にプローブの破損を防止する
ためのプローブ防護突起物５を形成することができる。
したがって、上述したプローブ形成工程は、プローブ防
護突起物５を形成する突起物形成工程も兼ねていること
になる。このため、プローブ防護突起物５を形成する新
たな工程を追加することなく、プローブ防護突起物５を
形成することができ、工程の複雑化を回避することがで
きる。Thus, in the probe forming step of forming the probe 4, the probe protection protrusion 5 for preventing damage to the probe can be formed at the same time.
Therefore, the above-mentioned probe forming step also serves as a protrusion forming step for forming the probe protection protrusion 5. Therefore, the probe protection protrusion 5 can be formed without adding a new process of forming the probe protection protrusion 5, and the process can be prevented from becoming complicated.
【００２７】次に、図８に示すように基板１のプローブ
４とプローブ防護突起物５を形成した面に、熱酸化法な
どを用いて、二酸化シリコン膜６を形成する。その後、
レジスト膜７を塗布し、ホトマスクを介して露光現像す
ることによって、図９に示すように、プローブ４の存在
する領域にレジスト膜７が残るようにパターニングす
る。そして、図１０に示すように、二酸化シリコン膜６
のエッチングを行い、その後図１１に示すようにプロー
ブ４の存在する領域に残っているレジスト膜７の除去を
行う。Next, as shown in FIG. 8, a silicon dioxide film 6 is formed on the surface of the substrate 1 on which the probes 4 and the probe protection protrusions 5 are formed by using a thermal oxidation method or the like. afterwards,
By applying a resist film 7 and exposing and developing it through a photomask, as shown in FIG. 9, patterning is performed so that the resist film 7 remains in the region where the probe 4 exists. Then, as shown in FIG.
Etching is performed, and then the resist film 7 remaining in the region where the probe 4 is present is removed as shown in FIG.
【００２８】上述した工程は、プローブ４を形成するプ
ローブ面側を加工する工程であったが、次はプローブ面
と反対側の非プローブ面を加工する非プローブ面加工工
程に入る。非プローブ面の加工は、裏面となるプローブ
面を保持してハンドリングすることによって行われる。The above-described process was a process for processing the probe surface side forming the probe 4, but next comes a non-probe surface processing process for processing the non-probe surface opposite to the probe surface. The processing of the non-probe surface is performed by holding and handling the probe surface which is the back surface.
【００２９】したがって、従来はプローブを形成した面
を保持台で保持する場合、プローブ面は、プローブのみ
が突出していたため、プローブが接触を受けていた。ま
た接触する場合には、荷重がプローブ先端に集中してか
かるため、プローブが破損してしまう問題点があった
が、本実施の形態では、上述したようにプローブ４を形
成する際にプローブ防護突起物５も形成している。この
ため、プローブ面を保持台で保持して非プローブ面の加
工を行う場合、ほとんどプローブ防護突起物５で接触に
よる加重を受けるため、プローブ４の接触による破損を
防止することができる。Therefore, conventionally, when the surface on which the probe is formed is held by the holding table, only the probe is projected on the probe surface, so that the probe is contacted. Further, in the case of contact, since the load is concentrated on the tip of the probe, there is a problem that the probe is damaged. However, in the present embodiment, the probe protection is performed when forming the probe 4 as described above. The protrusion 5 is also formed. Therefore, when the non-probe surface is processed while the probe surface is held by the holding table, most of the probe protection protrusion 5 receives the weight due to the contact, so that the damage due to the contact of the probe 4 can be prevented.
【００３０】したがって、プローブ４にかかる荷重を分
散させる観点から、プローブ防護突起物５は、なるべく
基板１上に密に形成しておくことが望ましい。また、同
様にプローブ４にかかる荷重を分散させる観点から、プ
ローブ防護突起物５の先端部の面積は、プローブ４の先
端の面積よりも広いことが望ましい。特に、プローブ４
の破損を防止する観点から、プローブ防護突起物５の先
端部の面積は、プローブ４の先端部の面積の５００倍以
上であることが望ましい。Therefore, from the viewpoint of dispersing the load applied to the probe 4, it is desirable that the probe protection protrusions 5 are formed on the substrate 1 as closely as possible. Similarly, from the viewpoint of dispersing the load applied to the probe 4, the area of the tip of the probe protection protrusion 5 is preferably larger than the area of the tip of the probe 4. In particular, probe 4
From the viewpoint of preventing damage to the probe, the area of the tip of the probe protection protrusion 5 is preferably 500 times or more the area of the tip of the probe 4.
【００３１】以下に、プローブ４を形成したプローブ面
を保持して、非プローブ面を加工する非プローブ面加工
工程について説明する。The non-probe surface processing step of processing the non-probe surface while holding the probe surface on which the probe 4 is formed will be described below.
【００３２】プローブ４とプローブ防護突起物５とを形
成したプローブ面を裏面として保持し、二酸化シリコン
膜２を形成した非プローブ面にレジスト膜８を塗布す
る。そして、ホトマスクを介して露光し現像することに
よって、図１２に示すようにパターニングする。パター
ニングは、プローブ４の部位に弾性を持たせるための梁
を作るように行われる。The probe surface on which the probe 4 and the probe protection protrusion 5 are formed is held as a back surface, and the resist film 8 is applied to the non-probe surface on which the silicon dioxide film 2 is formed. Then, by exposing and developing through a photomask, patterning is performed as shown in FIG. The patterning is performed so as to make a beam for giving elasticity to the portion of the probe 4.
【００３３】そして、図１３に示すように、レジスト膜
８を塗布しなかった二酸化シリコン膜２をドライエッチ
ングにより除去した後、図１４に示すように、レジスト
膜８を除去する。このようにして、非プローブ面におけ
る二酸化シリコン膜２のパターニングをすることができ
る。Then, as shown in FIG. 13, the silicon dioxide film 2 on which the resist film 8 has not been applied is removed by dry etching, and then the resist film 8 is removed as shown in FIG. In this way, the silicon dioxide film 2 on the non-probe surface can be patterned.
【００３４】次に、図１５に示すように、プローブの位
置決めするための位置決め溝９の形成と梁形成のための
溝１０の形成のため、ＫＯＨ（水酸化カリウム）溶液を
使用して異方性エッチングする。Next, as shown in FIG. 15, a KOH (potassium hydroxide) solution is used to anisotropically form a positioning groove 9 for positioning the probe and a groove 10 for forming a beam. Etching.
【００３５】異方性エッチングは、角落ちによってエッ
チングが進行する方向のエッチング速度と深さ（高さ）
方向のエッチング速度が異なる。例えば、角落ちによっ
てエッチングが進行する方向のエッチング速度は、深さ
（高さ）方向のエッチング速度の２．８倍の速度で進行
する。In anisotropic etching, the etching rate and depth (height) in the direction in which etching progresses due to corner drop
The etching rates in the directions are different. For example, the etching rate in the direction in which the etching proceeds due to the corner drop progresses at a rate 2.8 times the etching rate in the depth (height) direction.
【００３６】したがって、プローブ防護突起物５を位置
決め溝９の深さに応じた形状、寸法にすることにより、
位置決め溝９を形成する位置決め溝形成工程でプローブ
防護突起物５を除去することができる。このように従来
から存在する位置決め溝形成工程中で、プローブ防護突
起物５を除去することができるため、プローブ防護突起
物５を除去する新たな工程を追加せずに済み、工程の複
雑化を回避することができる。Therefore, by forming the probe protection protrusion 5 into a shape and a size corresponding to the depth of the positioning groove 9,
In the positioning groove forming step of forming the positioning groove 9, the probe protection protrusion 5 can be removed. As described above, since the probe protection protrusion 5 can be removed during the existing positioning groove forming process, it is not necessary to add a new process for removing the probe protection protrusion 5 and the process is complicated. It can be avoided.
【００３７】次に、位置決め溝９と梁を作るための溝１
０を形成後、図１６に示すように貫通孔を形成し、配線
１１、配線１２を形成する。このようにして、半導体検
査装置のシリコンコンタクタを形成することができる。Next, the positioning groove 9 and the groove 1 for making a beam
After forming 0, through holes are formed as shown in FIG. 16, and wirings 11 and 12 are formed. In this way, the silicon contactor of the semiconductor inspection device can be formed.
【００３８】本実施の形態によれば、プローブが形成さ
れたプローブ面を保持してハンドリングを行う際に、プ
ローブの破損を防止することができる。According to the present embodiment, it is possible to prevent damage to the probe when the probe surface on which the probe is formed is held and handled.
【００３９】次に、図１７から図２２を用い、上述した
位置決め溝９を形成する位置決め溝形成工程において、
一例として四角柱台の形状をしたプローブ防護突起物を
除去する過程を説明する。Next, in the positioning groove forming step of forming the positioning groove 9 described above with reference to FIGS. 17 to 22,
As an example, a process of removing the probe protection protrusion having the shape of a square prism will be described.
【００４０】図１７の上部は、シリコンの（１００）面
を表面とする基板１に、四角柱台の形状をしたプローブ
防護突起物５を形成した様子を上部より見た図である。
四角柱台の形状をしたプローブ防護突起物５は、４つの
（１１１）面と１つの（１００）面より構成されてい
る。図１７の下部は、図１７の上部に示した図を横方向
から見た断面図である。The upper part of FIG. 17 is a view of the state in which the probe protection protrusion 5 in the shape of a square prism is formed on the substrate 1 having the (100) plane of silicon as the surface, as viewed from above.
The probe protection protrusion 5 in the shape of a square column is composed of four (111) planes and one (100) plane. The lower part of FIG. 17 is a cross-sectional view of the diagram shown in the upper part of FIG. 17 as seen from the lateral direction.
【００４１】図１７に示したプローブ防護突起物５が、
ＫＯＨ（水酸化カリウム）溶液によってエッチングされ
始めると、図１８に示すようにシリコンの（１００）面
を表面とする基板１の深さ方向のエッチングが進行する
とともに、プローブ防護突起物５の（１１１）面によっ
て形成されている角落ちが進行し、（２２１）面が現れ
てくる。The probe protection protrusion 5 shown in FIG.
When etching is started by a KOH (potassium hydroxide) solution, as shown in FIG. 18, the etching in the depth direction of the substrate 1 having the (100) face of silicon as the surface proceeds, and (111) of the probe protection protrusion 5 is formed. The angle drop formed by the () plane progresses, and the (221) plane appears.
【００４２】そして、シリコンの（２２１）面における
エッチングが進行し、プローブ防護突起物５は、図１９
に示すように（２２１）面を４つの側面とする四角柱台
の形状となる。Then, the etching of the (221) plane of silicon proceeds, and the probe protection protrusion 5 is formed as shown in FIG.
As shown in (4), it has a shape of a square column base having (221) planes as four side surfaces.
【００４３】さらに、ＫＯＨ溶液によるエッチングが進
行すると図２０に示すように、底面の大きさが減少する
とともにプローブ防護突起物（２２１）面を側面とする
四角柱台の形状から（２２１）面を側面とする四角柱の
形状となる。その後、図２１に示すように四角柱の底面
および高さが減少していき、最終的には図２２に示すよ
うにプローブ防護突起物５は除去される。プローブ防護
突起物５が除去されるまでに基板１の深さ方向にもエッ
チングが進行するが、深さ方向のエッチングが位置決め
溝９の深さに到達する前に、プローブ防護突起物５が除
去されれば、位置決め溝形成工程において、プローブ防
護突起物５を除去することができる。すなわち、ＫＯＨ
溶液による異方性エッチングによれば、位置決め溝９を
形成する前にプローブ防護突起物５を除去することがで
きる。Further, as the etching with the KOH solution progresses, as shown in FIG. 20, the size of the bottom surface is reduced and the (221) surface is changed from the shape of the square prism base having the probe protection protrusion (221) surface as the side surface. It will be in the shape of a quadrangular prism that forms the side surface. Then, as shown in FIG. 21, the bottom surface and height of the quadrangular prism are reduced, and finally the probe protection protrusion 5 is removed as shown in FIG. Although the etching progresses in the depth direction of the substrate 1 before the probe protection protrusion 5 is removed, the probe protection protrusion 5 is removed before the etching in the depth direction reaches the depth of the positioning groove 9. If so, the probe protection protrusion 5 can be removed in the positioning groove forming step. That is, KOH
By anisotropic etching with a solution, the probe protection protrusion 5 can be removed before the positioning groove 9 is formed.
【００４４】次に、本実施の形態で説明した半導体検査
装置の製造方法により製造した半導体検査装置を用い
て、検査対象であるウェハ上に形成された電気回路（半
導体装置）の電気特性検査をする様子を図２３に示す。Next, using the semiconductor inspection device manufactured by the method for manufacturing a semiconductor inspection device described in the present embodiment, an electric characteristic inspection of an electric circuit (semiconductor device) formed on a wafer to be inspected is performed. FIG. 23 shows how this is done.
【００４５】図２３には、半導体検査装置のシリコンコ
ンタクタが、検査対象であるウェハ上に形成された電気
回路に接触する部分について示す。図２３において、半
導体検査装置のシリコンコンタクタは、梁が形成された
基板１上にプローブ４が複数形成されている。また、位
置決め溝９には、シリコンコンタクタ位置決め枠１３が
形成されている。シリコンコンタクタに形成されている
プローブ４は、電気回路の形成されたウェハ１５の電極
パッド１４に接触することができるように構成されてい
る。なお、シリコンコンタクタに形成される配線や、テ
スタと電気接触させる二次電極パットなどの図示は省略
してある。電気特性検査は、前記した構成を有するシリ
コンコンタクタを介したテスタによって実施される。FIG. 23 shows a portion where the silicon contactor of the semiconductor inspection device contacts an electric circuit formed on the wafer to be inspected. In FIG. 23, the silicon contactor of the semiconductor inspection apparatus has a plurality of probes 4 formed on a substrate 1 on which a beam is formed. Further, a silicon contactor positioning frame 13 is formed in the positioning groove 9. The probe 4 formed on the silicon contactor is configured so as to be able to contact the electrode pad 14 of the wafer 15 on which the electric circuit is formed. Wirings formed on the silicon contactor and secondary electrode pads for making electrical contact with the tester are not shown. The electrical characteristic test is performed by the tester via the silicon contactor having the above-described configuration.
【００４６】次に、本実施の形態において説明した半導
体検査装置の製造方法によって製造された半導体検査装
置を使用した検査工程を含む半導体装置の製造方法の一
例について図２４を参照して説明する。Next, an example of a semiconductor device manufacturing method including an inspection step using the semiconductor inspection device manufactured by the semiconductor inspection device manufacturing method described in the present embodiment will be described with reference to FIG.
【００４７】本実施の形態における半導体装置の製造方
法は、図２４の前工程Ｓ１０１において、シリコンウェ
ハ上にデバイス素子形成と配線形成が行われ電気回路が
形成される。次に、シリコンウェハ上に形成された電気
回路のバーンイン検査を本実施の形態における半導体検
査装置の製造方法によって製造された半導体検査装置を
使用し、ウェハ状態でのバーンイン検査であるウェハレ
ベルバーンイン検査（Ｂ／Ｉ（ＷＬＢＩ））を行う（検
査工程）（Ｓ１０２）。In the method of manufacturing a semiconductor device according to the present embodiment, in the pre-process S101 of FIG. 24, device elements and wirings are formed on a silicon wafer to form an electric circuit. Next, the burn-in inspection of the electric circuit formed on the silicon wafer is performed by using the semiconductor inspection apparatus manufactured by the method for manufacturing a semiconductor inspection apparatus according to the present embodiment. (B / I (WLBI)) is performed (inspection step) (S102).
【００４８】その後、第１回目のプロービング検査（Ｐ
検１）が行われ（Ｓ１０３）、不良と判断された半導体
チップの救済をする（Ｓ１０４）。そして、第２回目の
プロービング検査（Ｐ検２）が行われた（Ｓ１０５）
後、半導体チップに切り分けられパッケージ組立が行わ
れる（Ｓ１０６）。次に、テスタによる選別がなされ
（Ｓ１０７）、出荷される（Ｓ１０８）。このようにし
て半導体装置の製造が行われる。After that, the first probing inspection (P
Inspection 1) is performed (S103), and the semiconductor chip determined to be defective is repaired (S104). Then, the second probing inspection (P inspection 2) was performed (S105).
After that, the semiconductor chips are cut into pieces and the packages are assembled (S106). Next, a tester sorts (S107) and ships (S108). In this way, the semiconductor device is manufactured.
【００４９】上述したように、実施の形態における半導
体装置の製造方法によれば、プローブ破損のない信頼性
の高い半導体検査装置を使用して、信頼性の高い半導体
装置の電気特性検査を行うことができる。As described above, according to the method of manufacturing a semiconductor device of the embodiment, a highly reliable semiconductor inspection device without probe damage is used to inspect a highly reliable semiconductor device. You can
【００５０】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。Although the invention made by the present inventor has been specifically described based on the above embodiment, the present invention is not limited to the above embodiment, and various modifications are made without departing from the gist thereof. It goes without saying that it is possible.
【００５１】[0051]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.
【００５２】プローブが形成されたプローブ面を保持し
てハンドリングを行う際に、プローブの破損を防止する
ことができる。It is possible to prevent damage to the probe when carrying out handling while holding the probe surface on which the probe is formed.
【００５３】プローブが形成されたプローブ面を保持し
てハンドリングを行う際、新規な工程を追加せずにプロ
ーブの破損を防止することができる。When carrying out handling while holding the probe surface on which the probe is formed, it is possible to prevent damage to the probe without adding a new step.
【００５４】プローブ破損のない信頼性のある半導体検
査装置を使用して信頼のおける半導体装置の検査を行う
ことができる。A reliable semiconductor inspection device without probe damage can be used to perform a reliable inspection of the semiconductor device.
【図１】シリコンよりなる基板の断面を示す断面図であ
る。FIG. 1 is a sectional view showing a section of a substrate made of silicon.
【図２】基板の両面に二酸化シリコン膜を形成した状態
を示す断面図である。FIG. 2 is a cross-sectional view showing a state in which a silicon dioxide film is formed on both surfaces of a substrate.
【図３】基板の片面にパターニングしたレジスト膜を形
成した状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state in which a patterned resist film is formed on one surface of a substrate.
【図４】基板の片面に形成した二酸化シリコン膜をエッ
チングした状態を示す断面図である。FIG. 4 is a cross-sectional view showing a state where a silicon dioxide film formed on one surface of a substrate is etched.
【図５】パターニングしたレジスト膜を除去した状態を
示す断面図である。FIG. 5 is a cross-sectional view showing a state in which a patterned resist film is removed.
【図６】シリコンをエッチングした状態を示す断面図で
ある。FIG. 6 is a cross-sectional view showing a state where silicon is etched.
【図７】二酸化シリコン膜を除去した状態を示す断面図
である。FIG. 7 is a cross-sectional view showing a state in which a silicon dioxide film is removed.
【図８】二酸化シリコン膜を形成した状態を示す断面図
である。FIG. 8 is a cross-sectional view showing a state in which a silicon dioxide film is formed.
【図９】プローブを形成した領域にレジスト膜を形成し
た状態を示す断面図である。FIG. 9 is a cross-sectional view showing a state where a resist film is formed in a region where a probe is formed.
【図１０】二酸化シリコン膜を除去した状態を示す断面
図である。FIG. 10 is a cross-sectional view showing a state in which the silicon dioxide film is removed.
【図１１】レジスト膜を除去した状態を示す断面図であ
る。FIG. 11 is a cross-sectional view showing a state where the resist film is removed.
【図１２】非プローブ面にパターニングしたレジスト膜
を形成した状態を示す断面図である。FIG. 12 is a cross-sectional view showing a state in which a patterned resist film is formed on the non-probe surface.
【図１３】二酸化シリコン膜を除去した状態を示す断面
図である。FIG. 13 is a cross-sectional view showing a state where the silicon dioxide film is removed.
【図１４】パターニングしたレジスト膜を除去した状態
を示す断面図である。FIG. 14 is a cross-sectional view showing a state where the patterned resist film is removed.
【図１５】位置決め溝と梁を形成した状態を示す断面図
である。FIG. 15 is a cross-sectional view showing a state in which a positioning groove and a beam are formed.
【図１６】貫通孔と配線とを形成した状態を示す断面図
である。FIG. 16 is a cross-sectional view showing a state in which a through hole and a wiring are formed.
【図１７】ＫＯＨ溶液を使用したエッチングによりプロ
ーブ防護突起物が除去されていく状態を示す図である。FIG. 17 is a view showing a state in which the probe protection protrusion is being removed by etching using a KOH solution.
【図１８】ＫＯＨ溶液を使用したエッチングによりプロ
ーブ防護突起物が除去されていく状態を示す図である。FIG. 18 is a diagram showing a state where the probe protection protrusion is being removed by etching using a KOH solution.
【図１９】ＫＯＨ溶液を使用したエッチングによりプロ
ーブ防護突起物が除去されていく状態を示す図である。FIG. 19 is a diagram showing a state in which the probe protection protrusion is being removed by etching using a KOH solution.
【図２０】ＫＯＨ溶液を使用したエッチングによりプロ
ーブ防護突起物が除去されていく状態を示す図である。FIG. 20 is a diagram showing a state in which the probe protection protrusion is being removed by etching using a KOH solution.
【図２１】ＫＯＨ溶液を使用したエッチングによりプロ
ーブ防護突起物が除去されていく状態を示す図である。FIG. 21 is a diagram showing a state where the probe protection protrusion is being removed by etching using a KOH solution.
【図２２】ＫＯＨ溶液を使用したエッチングによりプロ
ーブ防護突起物が除去されていく状態を示す図である。FIG. 22 is a diagram showing a state where the probe protection protrusion is being removed by etching using a KOH solution.
【図２３】シリコンコンタクタのプローブを検査対象に
接触させた状態を示す断面図である。FIG. 23 is a cross-sectional view showing a state in which the probe of the silicon contactor is brought into contact with the inspection target.
【図２４】本発明の一実施の形態である半導体検査装置
の製造方法によって製造された半導体検査装置を使用し
た検査工程を含む半導体装置の製造方法の一例を示すフ
ローチャートである。FIG. 24 is a flowchart showing an example of a semiconductor device manufacturing method including an inspection process using the semiconductor inspection device manufactured by the semiconductor inspection device manufacturing method according to the embodiment of the present invention.
１ 基板 ２ 二酸化シリコン膜 ３ レジスト膜 ４ プローブ ５ プローブ防護突起物 ６ 二酸化シリコン膜 ７ レジスト膜 ８ レジスト膜 ９ 位置決め溝 １０ 溝 １１ 配線 １２ 配線 １３ シリコンコンタクタ位置決め枠 １４ 電極パッド １５ ウェハ 1 substrate 2 Silicon dioxide film 3 Resist film 4 probes 5 Probe protection protrusion 6 Silicon dioxide film 7 Resist film 8 Resist film 9 Positioning groove 10 grooves 11 wiring 12 wiring 13 Silicon contactor positioning frame 14 electrode pads 15 wafers
フロントページの続き (72)発明者 河上 賢司 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 2G011 AA15 AA21 AB06 AD01 AE02 AF07 4M106 AA01 BA01 DD03 DD10 DD16Continued front page (72) Inventor Kenji Kawakami 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Stock Ceremony Company within Hitachi Semiconductor Group F-term (reference) 2G011 AA15 AA21 AB06 AD01 AE02 AF07 4M106 AA01 BA01 DD03 DD10 DD16
Claims (4)
査対象と接触させるプローブを形成するプローブ形成工
程と、 前記プローブ形成工程によりプローブを形成したプロー
ブ面を保持して、前記プローブ面と反対の面である非プ
ローブ面を加工する非プローブ面加工工程と、 前記プローブ形成工程により形成したプローブの位置決
めをするための位置決め溝を形成する位置決め溝形成工
程とを備える半導体検査装置の製造方法であって、 前記プローブ形成工程によりプローブを形成する面側に
突起物を形成する突起物形成工程を備え、 前記非プローブ面加工工程は、前記突起物形成工程によ
り突起物を形成したプローブ面を保持して、前記非プロ
ーブ面を加工し、 前記位置決め溝形成工程は、前記突起物形成工程により
形成した突起物を除去することを特徴とする半導体検査
装置の製造方法。1. A probe forming step of forming a probe to be brought into contact with an object to be inspected on one surface of a substrate made of silicon, and holding the probe surface formed with the probe in the probe forming step, the surface opposite to the probe surface. A non-probe surface processing step of processing a non-probe surface, which is the surface of, and a positioning groove forming step of forming a positioning groove for positioning the probe formed by the probe forming step. And a protrusion forming step of forming a protrusion on the surface side on which the probe is formed by the probe forming step, and the non-probe surface processing step holds the probe surface on which the protrusion is formed by the protrusion forming step. Then, the non-probe surface is processed, and the positioning groove forming step is performed by removing the protrusion formed in the protrusion forming step. Manufacturing method of the semiconductor inspection device characterized by removed by.
査対象と接触させるプローブを形成するプローブ形成工
程と、 前記プローブ形成工程によりプローブを形成したプロー
ブ面を保持して、前記プローブ面と反対の面である非プ
ローブ面を加工する非プローブ面加工工程と、 前記プローブ形成工程により形成したプローブの位置決
めをするための位置決め溝を形成する位置決め溝形成工
程とを備える半導体検査装置の製造方法であって、 前記プローブ形成工程によりプローブを形成する面側
に、前記プローブ形成工程で形成したプローブの先端の
面積よりも大きな面積の先端を有する突起物を形成する
突起物形成工程を備え、 前記非プローブ面加工工程は、前記突起物形成工程によ
り突起物を形成したプローブ面を保持して、前記非プロ
ーブ面を加工し、 前記位置決め溝形成工程は、前記突起物形成工程により
形成した突起物を除去することを特徴とする半導体検査
装置の製造方法。2. A probe forming step of forming a probe to be brought into contact with an object to be inspected on one surface of a substrate made of silicon, and holding the probe surface formed with the probe in the probe forming step, the surface opposite to the probe surface. A non-probe surface processing step of processing a non-probe surface, which is the surface of, and a positioning groove forming step of forming a positioning groove for positioning the probe formed by the probe forming step. There is a protrusion forming step of forming a protrusion having an area larger than the area of the tip of the probe formed in the probe forming step on the surface side on which the probe is formed by the probe forming step, In the probe surface processing step, the probe surface on which the protrusion is formed in the protrusion forming step is held and Processing the blanking surface, the positioning groove forming step, the manufacturing method of the semiconductor inspection device characterized by removing the protrusions formed by the projection forming step.
査対象と接触させるプローブを形成するプローブ形成工
程と、 前記プローブ形成工程によりプローブを形成したプロー
ブ面を保持して、前記プローブ面と反対の面である非プ
ローブ面を加工する非プローブ面加工工程と、 前記プローブ形成工程により形成したプローブの位置決
めをするための位置決め溝を形成する位置決め溝形成工
程とを備える半導体検査装置の製造方法であって、 前記プローブ形成工程によりプローブを形成する面側に
突起物を形成する突起物形成工程を備え、 前記非プローブ面加工工程は、前記突起物形成工程によ
り突起物を形成したプローブ面を保持して、前記非プロ
ーブ面を加工し、 前記位置決め溝形成工程は、前記突起物形成工程により
形成した突起物を、方向によりエッチング速度が異なる
異方性エッチングにより除去することを特徴とする半導
体検査装置の製造方法。3. A probe forming step of forming a probe to be brought into contact with an inspection target on one surface of a substrate made of silicon, and holding the probe surface formed with the probe in the probe forming step, the surface opposite to the probe surface. A non-probe surface processing step of processing a non-probe surface, which is the surface of, and a positioning groove forming step of forming a positioning groove for positioning the probe formed by the probe forming step. And a protrusion forming step of forming a protrusion on the surface side on which the probe is formed by the probe forming step, and the non-probe surface processing step holds the probe surface on which the protrusion is formed by the protrusion forming step. Then, the non-probe surface is processed, and the positioning groove forming step is performed by removing the protrusion formed in the protrusion forming step. Manufacturing method of the semiconductor inspection apparatus and removing by anisotropic etching the etching rate varies depending on the direction.
査対象と接触させるプローブを形成するプローブ形成工
程と、 前記プローブ形成工程によりプローブを形成したプロー
ブ面を保持して、前記プローブ面と反対の面である非プ
ローブ面を加工する非プローブ面加工工程と、 前記プローブ形成工程により形成したプローブの位置決
めをするための位置決め溝を形成する位置決め溝形成工
程とを含んで形成される半導体検査装置を使用して半導
体装置の電気特性検査をする検査工程を有する半導体装
置の製造方法であって、 前記プローブ形成工程は、プローブを形成する面側に突
起物を形成する突起物形成工程を備え、 前記非プローブ面加工工程は、前記突起物形成工程によ
り突起物を形成したプローブ面を保持して、前記非プロ
ーブ面を加工し、 前記位置決め溝形成工程は、前記突起物形成工程により
形成した突起物を除去することを特徴とする半導体装置
の製造方法。4. A probe forming step of forming a probe to be brought into contact with an object to be inspected on one surface of a substrate made of silicon, and holding the probe surface formed with the probe by the probe forming step, the surface opposite to the probe surface. Inspection device formed by including a non-probe surface processing step of processing a non-probe surface which is a surface of a substrate, and a positioning groove forming step of forming a positioning groove for positioning the probe formed by the probe forming step. A method of manufacturing a semiconductor device having an inspection step of inspecting an electric characteristic of a semiconductor device using, wherein the probe forming step includes a protrusion forming step of forming a protrusion on a surface on which a probe is formed, The non-probe surface processing step holds the non-probe surface by holding the probe surface on which the projection is formed by the projection forming step. Engineering, and the positioning groove forming step, a method of manufacturing a semiconductor device characterized by the removal of protrusions formed by the projection forming step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346899A JP2003149270A (en) | 2001-11-13 | 2001-11-13 | Method for manufacturing semiconductor-inspecting apparatus and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346899A JP2003149270A (en) | 2001-11-13 | 2001-11-13 | Method for manufacturing semiconductor-inspecting apparatus and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003149270A true JP2003149270A (en) | 2003-05-21 |
Family
ID=19159982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346899A Pending JP2003149270A (en) | 2001-11-13 | 2001-11-13 | Method for manufacturing semiconductor-inspecting apparatus and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003149270A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474111B2 (en) | 2006-08-22 | 2009-01-06 | Kabushiki Kaisha Nihon Micronics | Electrical probe assembly with guard members for the probes |
-
2001
- 2001-11-13 JP JP2001346899A patent/JP2003149270A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474111B2 (en) | 2006-08-22 | 2009-01-06 | Kabushiki Kaisha Nihon Micronics | Electrical probe assembly with guard members for the probes |
| KR100877907B1 (en) * | 2006-08-22 | 2009-01-12 | 가부시키가이샤 니혼 마이크로닉스 | Probe Assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837829B2 (en) | Inspection method for semiconductor device | |
| JP4359576B2 (en) | Method for disposing chip of first substrate on second substrate | |
| US5481205A (en) | Temporary connections for fast electrical access to electronic devices | |
| CN103035571B (en) | For the method for testing of semiconductor device | |
| US5942805A (en) | Fiducial for aligning an integrated circuit die | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| JPH0621188A (en) | Semiconductor wafer | |
| JPH0777556A (en) | Test receptacle and preparation of kgd using test receptacle | |
| JP2006351588A (en) | Semiconductor device and its manufacturing method | |
| JPH02211648A (en) | Semiconductor device | |
| US7365551B2 (en) | Excess overdrive detector for probe cards | |
| JP2002033361A (en) | Semiconductor wafer | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPH07193106A (en) | Holding device of chip for burn-in test and its manufacture | |
| JP2003149270A (en) | Method for manufacturing semiconductor-inspecting apparatus and semiconductor device | |
| JP3196173B2 (en) | Contactor and semiconductor device inspection method | |
| JPS62261139A (en) | Semiconductor device | |
| JPH05299484A (en) | Semiconductor wafer | |
| KR100734250B1 (en) | Bonding pad of semiconductor memory device for improving adhesive strength bonding pad and bonding wire and method of manufacturing the same | |
| JPH02184063A (en) | Semiconductor device and manufacture thereof | |
| KR100676612B1 (en) | Pad of Semiconductor Device | |
| JPH03139862A (en) | Semiconductor device | |
| KR100609662B1 (en) | Bump of multi-layer board for using the probe card and method thereby | |
| US20050196900A1 (en) | Substrate protection system, device and method | |
| JPH03228345A (en) | Semiconductor chip and inspection of the chip |