JP3196173B2 - Contactor and semiconductor device inspection method - Google Patents
Contactor and semiconductor device inspection methodInfo
- Publication number
- JP3196173B2 JP3196173B2 JP29555597A JP29555597A JP3196173B2 JP 3196173 B2 JP3196173 B2 JP 3196173B2 JP 29555597 A JP29555597 A JP 29555597A JP 29555597 A JP29555597 A JP 29555597A JP 3196173 B2 JP3196173 B2 JP 3196173B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- contactor
- wafer
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体ウエハに形
成された複数の半導体チップの集積回路をウエハ状態で
一括して検査するコンタクタおよび半導体装置の検査方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contactor for inspecting an integrated circuit of a plurality of semiconductor chips formed on a semiconductor wafer collectively in a wafer state, and a method for inspecting a semiconductor device.
【０００２】[0002]
【従来の技術】近年、半導体集積回路装置（以下、半導
体装置という）を搭載した電子機器の小型化の進歩は目
ざましく、また低価格化もかなり具現化されている。こ
のような事情から、電子機器の主要部材である半導体装
置それ自体に対する小型化と低価格化への要求はより強
いものとなっている。2. Description of the Related Art In recent years, there has been remarkable progress in miniaturization of electronic equipment equipped with a semiconductor integrated circuit device (hereinafter, referred to as a semiconductor device), and a considerable reduction in price has been realized. Under such circumstances, there is a stronger demand for miniaturization and cost reduction of the semiconductor device itself, which is a main component of electronic equipment.
【０００３】通常、半導体装置の製造における実装工程
では、半導体チップをリードフレームのダイパッドに接
着した後、ボンディングワイヤにより半導体チップとリ
ードフレームが電気的に接続され、次に半導体チップお
よびリードフレームは樹脂またはセラミックスにより封
止された状態で供給されて、プリント基板に実装され
る。ところが、樹脂やセラミックスなどの封止材料は電
気回路特性に直接作用するものではないので、電子機器
の小型化，軽量化を図るために、半導体装置として半導
体ウエハから切り出したままで未封止状態の半導体チッ
プを回路基板に直接実装する方法が開発されている。し
かし、この方法の場合には当然半導体チップとしては、
その品質が保証されていることが必要である。Usually, in a mounting process in the manufacture of a semiconductor device, after a semiconductor chip is bonded to a die pad of a lead frame, the semiconductor chip and the lead frame are electrically connected by bonding wires. Alternatively, it is supplied in a state sealed with ceramics and mounted on a printed circuit board. However, since sealing materials such as resins and ceramics do not directly affect the characteristics of electric circuits, in order to reduce the size and weight of electronic equipment, semiconductor devices are cut off from semiconductor wafers and unsealed. A method for directly mounting a semiconductor chip on a circuit board has been developed. However, in the case of this method, naturally, as a semiconductor chip,
Its quality must be guaranteed.
【０００４】よって、半導体チップの品質保証のため、
半導体装置の出荷検査を行う前に、半導体装置にストレ
スを印加し、潜在不良を顕在化させて故障を起こす半導
体装置を除去するバーンイン試験が一般的に行われる。
従来は半導体チップを樹脂またはセラミックスなどで封
止した後に、複数のソケットを備えたバーンイン用ボー
ドに装着し、半導体装置に通常の使用状態よりも高い電
圧を印加し、高温状態で動作させることによって半導体
装置にストレスを加える方法が一般的であった。Therefore, in order to guarantee the quality of a semiconductor chip,
Before conducting a shipping inspection of a semiconductor device, a burn-in test is generally performed in which a stress is applied to the semiconductor device to reveal a latent defect and remove the semiconductor device that causes a failure.
Conventionally, after sealing a semiconductor chip with resin or ceramics, it is mounted on a burn-in board equipped with multiple sockets, a higher voltage is applied to the semiconductor device than in normal use, and it is operated at a high temperature. A method of applying stress to a semiconductor device has been generally used.
【０００５】未封止の状態の半導体チップをバーンイン
試験を行う場合には、半導体チップ用ソケットを用いて
信頼性保証用の通電基板に実装してバーンイン試験をす
る方法があるが、半導体チップ用ソケットは高価であ
り、また未封止の半導体チップは取り扱いが煩雑である
ため、試験に長時間を要する。このために、ウエハ状態
で一括してバーンイン試験をする方法が開発されてい
る。When performing a burn-in test on a semiconductor chip in an unsealed state, there is a method in which a semiconductor chip socket is mounted on a current-carrying substrate for reliability assurance using a semiconductor chip socket, and a burn-in test is performed. The socket is expensive, and the unsealed semiconductor chip is complicated to handle, so that a long time is required for the test. For this reason, a method has been developed in which a burn-in test is collectively performed in a wafer state.
【０００６】ウエハ状態で一括してバーンイン試験等の
検査を実施するには、単一の半導体ウエハ上に形成され
た複数の半導体チップにプローブ針を立てて電気的な接
続をとり、電源電圧や信号を同時に印加して、前記複数
の半導体チップを動作させる必要がある。このため、非
常に多くのプローブ針を持つプローブカードが必要にな
り、その価格も高価なものになっている。In order to carry out inspections such as a burn-in test collectively in a wafer state, probe needles are set up on a plurality of semiconductor chips formed on a single semiconductor wafer to make electrical connection, and power supply voltage and It is necessary to apply signals at the same time to operate the plurality of semiconductor chips. For this reason, a probe card having a very large number of probe needles is required, and the price is high.
【０００７】例えば、１デバイスあたり数本から数十本
のプローブ針が必要となり、１ウエハあたりのデバイス
数が数百以上あることから、千本以上のプローブ針を備
えたプローブカードが必要となる。しかしながら、この
ようなプローブカードの製作は極めて困難である。[0007] For example, several to several tens of probe needles are required per device, and since there are several hundred or more devices per wafer, a probe card having 1000 or more probe needles is required. However, it is extremely difficult to manufacture such a probe card.
【０００８】そこで、フレキシブル基板にバンプ電極が
設けられた薄膜型のプローブカードよりなるコンタクタ
が提案されている（日東技法 Vol.28.No.2（Oct. 1990
PP.57-62）を参照）。Therefore, a contactor comprising a thin-film type probe card in which a bump electrode is provided on a flexible substrate has been proposed (Nitto Technique Vol. 28, No. 2 (Oct. 1990)).
PP.57-62)).
【０００９】以下に、前記のコンタクタを用いたバーン
イン試験について説明する。図１２はコンタクタを用い
たプロービングの状態を示す部分断面図である。図１２
において、１はカード型のコンタクタ、２はポリイミド
基板、３はポリイミド基板２上に形成された配線層、４
はプローブ端子としてのバンプ電極、５は配線層３とバ
ンプ電極４とを接続するスルーホール、６は半導体ウエ
ハ、７はパッド電極である。Hereinafter, a burn-in test using the contactor will be described. FIG. 12 is a partial sectional view showing a state of probing using a contactor. FIG.
In the figure, 1 is a card type contactor, 2 is a polyimide substrate, 3 is a wiring layer formed on the polyimide substrate 2, 4
Is a bump electrode as a probe terminal, 5 is a through hole connecting the wiring layer 3 and the bump electrode 4, 6 is a semiconductor wafer, and 7 is a pad electrode.
【００１０】図１２に示すように、コンタクタ１を被測
定基板上のバーンイン試験を行う半導体ウエハ６に押し
つけて、検査用電極として半導体ウエハ６上のパッド電
極７とコンタクタ１のバンプ電極４とを電気的に接続す
る。この状態で電源電圧や信号を配線層３を介してバン
プ電極４より印加することにより、半導体ウエハ６の検
査が可能となる。As shown in FIG. 12, the contactor 1 is pressed against a semiconductor wafer 6 for performing a burn-in test on a substrate to be measured, and a pad electrode 7 on the semiconductor wafer 6 and a bump electrode 4 of the contactor 1 are used as test electrodes. Make an electrical connection. In this state, the semiconductor wafer 6 can be inspected by applying a power supply voltage or a signal from the bump electrode 4 via the wiring layer 3.
【００１１】[0011]
【発明が解決しようとする課題】従来は、半導体ウエハ
とコンタクタの位置合わせは、コンタクタに設けられる
基準位置と半導体ウエハ上に数箇所設けられたアライメ
ントマークによって行っていた。しかしながら、コンタ
クタのバンプ電極と半導体ウエハ上のパッド電極のアラ
イメントが正確に接触しているかどうかを目視で確認す
ることができず、正確なアライメントを実現することは
困難であった。また、アライメントが行われた後に、振
動などによって、半導体ウエハとコンタクタの位置がず
れることもあった。Conventionally, the alignment between the semiconductor wafer and the contactor has been performed by using a reference position provided on the contactor and alignment marks provided at several places on the semiconductor wafer. However, it has not been possible to visually confirm whether or not the contact between the bump electrode of the contactor and the pad electrode on the semiconductor wafer is in accurate contact, and it has been difficult to achieve accurate alignment. After the alignment, the positions of the semiconductor wafer and the contactor may be shifted due to vibration or the like.
【００１２】さらに、従来の構成では、高温（例えば１
２５℃）で実施するようなバーンイン試験の場合、半導
体ウェハを高温に維持することが必要となる。そして半
導体ウエハは、室温（例えば２５℃）から１２５℃まで
加熱すると、半導体ウエハは膨張して伸び、同様に、ポ
リイミド基板からなるコンタクタも膨張して伸びること
になる。Further, in the conventional configuration, high temperature (for example, 1
(25 ° C.), it is necessary to maintain the semiconductor wafer at a high temperature. When the semiconductor wafer is heated from room temperature (for example, 25 ° C.) to 125 ° C., the semiconductor wafer expands and expands. Similarly, the contactor formed of the polyimide substrate expands and expands.
【００１３】半導体ウエハを構成する部材のシリコンの
熱膨張係数は３．５×１０~6／℃であって、コンタクタ
を構成するポリイミドの熱膨張係数は１６×１０~6／℃
である。よって、室温（２５℃）から高温（１２５℃）
への昇温によって、８インチ（直径２０．２ｃｍ）の半
導体ウエハでは、７０μｍ伸びるのに対して、ポリイミ
ド基板のコンタクタは３２０μｍも伸びる。The member constituting the semiconductor wafer has a thermal expansion coefficient of 3.5 × 10 6 / ° C., and the polyimide constituting the contactor has a coefficient of thermal expansion of 16 × 10 6 / ° C.
It is. Therefore, from room temperature (25 ° C) to high temperature (125 ° C)
Due to the increase in the temperature, the thickness of the semiconductor wafer of 8 inches (diameter of 20.2 cm) is increased by 70 μm, while the contactor of the polyimide substrate is extended by 320 μm.
【００１４】通常、半導体ウエハ上のパッド電極の大き
さは５０〜１００μｍであるため、半導体ウエハとポリ
イミド基板の伸びの差によって半導体ウエハの周辺部分
ではパッド電極とバンプ電極の電気的接続がとれなくな
ってしまう。Normally, the size of the pad electrode on the semiconductor wafer is 50 to 100 μm, so that the pad electrode and the bump electrode cannot be electrically connected at the peripheral portion of the semiconductor wafer due to the difference in extension between the semiconductor wafer and the polyimide substrate. Would.
【００１５】つまり、仮に室温で半導体ウエハのパッド
電極とコンタクタのバンプ電極との接触がとれていると
しても、従来のバーンイン試験のような半導体装置の検
査方法では、半導体ウエハが高温に昇温したときに半導
体ウエハに接するコンタクタも高温になり、半導体ウエ
ハとコンタクタとの熱膨脹係数の差によって、半導体ウ
エハの周辺部分においては半導体ウエハのパッド電極と
コンタクタのバンプ電極との位置がずれてしまい、電気
的接続がとれなくなるという問題を有していた。That is, even if the pad electrode of the semiconductor wafer is in contact with the bump electrode of the contactor at room temperature, in a conventional semiconductor device inspection method such as a burn-in test, the semiconductor wafer is heated to a high temperature. Sometimes, the contactor in contact with the semiconductor wafer also becomes hot, and due to the difference in the coefficient of thermal expansion between the semiconductor wafer and the contactor, the position of the pad electrode of the semiconductor wafer and the position of the bump electrode of the contactor are shifted in the peripheral portion of the semiconductor wafer. There was a problem that a static connection could not be established.
【００１６】本発明は、前記従来技術の問題点を解決す
ることに指向するものであり、半導体ウエハのパッド電
極とコンタクタのバンプ電極の正確なアライメントを可
能とする。また、コンタクタのバンプ電極と半導体ウエ
ハのパッド電極の接続を外部から確認することを可能と
し、外的な要因によってずれることを防止する。さら
に、高温においても半導体ウエハの周辺部分でのパッド
電極とコンタクタのバンプ電極とのずれが生じることな
く電気的な接触が確実に行えるようなコンタクタおよび
半導体装置の検査方法を提供することを目的とする。The present invention is directed to solving the problems of the prior art, and enables accurate alignment of a pad electrode of a semiconductor wafer and a bump electrode of a contactor. In addition, the connection between the bump electrode of the contactor and the pad electrode of the semiconductor wafer can be confirmed from the outside, and it is possible to prevent the displacement due to an external factor. Still another object of the present invention is to provide a contactor and a method of inspecting a semiconductor device in which electrical contact can be reliably performed without causing displacement between a pad electrode and a bump electrode of a contactor in a peripheral portion of a semiconductor wafer even at a high temperature. I do.
【００１７】[0017]
【課題を解決するための手段】この目的を達成するため
に、本発明に係るコンタクタおよび半導体装置の検査方
法のコンタクタは、半導体チップと同等の大きさを有す
る複数のくぼみと、くぼみ毎にその外周部分に設けた側
壁部と、半導体チップ上に形成された複数のパッド電極
にそれぞれ対応してくぼみに設けた複数のバンプ電極と
を備えることを特徴とする。In order to achieve this object, a contactor and a contactor of a semiconductor device inspection method according to the present invention are provided with a plurality of recesses having the same size as a semiconductor chip, and for each recess, It is characterized by comprising a side wall provided on the outer peripheral portion, and a plurality of bump electrodes provided in the depressions respectively corresponding to the plurality of pad electrodes formed on the semiconductor chip.
【００１８】また、半導体チップと同等の大きさを有す
る複数のくぼみと、その外周部分に設けた側壁部と、半
導体チップ上の複数のパッド電極のそれぞれに対応して
くぼみに設けた複数のバンプ電極と、複数の半導体チッ
プが伸縮性を有するダイシングシートを介して固定され
る基板と、基板上の半導体チップをくぼみに装着して押
圧し固定する手段とを備えることを特徴とする。Also, a plurality of recesses having the same size as the semiconductor chip, a side wall provided on the outer periphery thereof, and a plurality of bumps provided in the recess corresponding to each of the plurality of pad electrodes on the semiconductor chip. An electrode, a substrate to which a plurality of semiconductor chips are fixed via a dicing sheet having elasticity, and means for mounting and pressing and fixing the semiconductor chip on the substrate to the recess are provided.
【００１９】また、くぼみの外周部分に設けた側壁部
は、断面が台形状に形成されるように構成したものであ
る。Further, the side wall provided on the outer peripheral portion of the recess is configured such that its cross section is formed in a trapezoidal shape.
【００２０】さらに、半導体装置の検査方法は、複数の
半導体チップが形成された半導体ウエハを伸縮性を有す
るダイシングシート上に固定し、ダイシングシートの一
部を含み前記半導体ウエハを完全に切断して半導体チッ
プを分離して、コンタクタに形成された複数のくぼみに
設けた複数のバンプ電極と、対応する半導体チップ上の
各パッド電極との位置を合わせ、電気的に接続されるよ
うに装着して押圧し、バーンイン試験を行うことを特徴
とする。Further, in the method for inspecting a semiconductor device, a semiconductor wafer having a plurality of semiconductor chips formed thereon is fixed on an elastic dicing sheet, and the semiconductor wafer including a part of the dicing sheet is completely cut. Separate the semiconductor chip, align the positions of the bump electrodes provided in the depressions formed in the contactor and the pad electrodes on the corresponding semiconductor chip, and mount them so that they are electrically connected. It is characterized by performing a burn-in test by pressing.
【００２１】また、バーンイン試験の後、半導体チップ
に対して出荷前の検査を行う、さらに半導体チップをコ
ンタクタへ装着する前に、半導体チップの良否判定を行
って、不良と判定された半導体チップを除去することを
特徴とする。After the burn-in test, the semiconductor chip is inspected before shipment, and before the semiconductor chip is mounted on the contactor, the semiconductor chip is judged to be defective. It is characterized by being removed.
【００２２】また、前記ダイシングシートの一部を含み
前記半導体ウエハを完全に切断して半導体チップを分離
する代わりに、半導体ウエハに半導体チップのスクライ
ブラインの沿って溝部を形成し、半導体基板とほぼ同じ
熱膨張率を有する材料で形成されたコンタクタのくぼみ
に設けた複数のバンプ電極と、対応する半導体チップ上
の各パッド電極との位置を合わせ、電気的に接続される
ように装着し押圧して、バーンイン試験を行うことを特
徴とする。Further, instead of completely cutting the semiconductor wafer including a part of the dicing sheet to separate the semiconductor chips, a groove is formed in the semiconductor wafer along a scribe line of the semiconductor chip, and a groove is formed substantially along the semiconductor substrate. Align the positions of the plurality of bump electrodes provided in the depressions of the contactor formed of the material having the same coefficient of thermal expansion and the respective pad electrodes on the corresponding semiconductor chip, and mount and press so as to be electrically connected. And performing a burn-in test.
【００２３】また、バーンイン試験の後、半導体チップ
に対して出荷前の検査を行い、さらに半導体チップをコ
ンタクタへ装着する前に、半導体チップの良否判定を行
って、不良と判定された半導体チップを絶縁することを
特徴とする。After the burn-in test, the semiconductor chip is inspected before shipment, and before the semiconductor chip is mounted on the contactor, the semiconductor chip is judged to be defective. It is characterized by insulation.
【００２４】前記のように構成されるコンタクタおよび
半導体装置の検査方法によれば、側壁部と半導体チップ
を切断して形成された溝部を嵌合させて、半導体チップ
と同等の大きさのくぼみには切断した半導体チップが装
着されるため、半導体チップの上に形成された複数のパ
ッド電極とバンプ電極の位置が自動的に決まる。According to the contactor and the method of inspecting a semiconductor device configured as described above, the side wall and the groove formed by cutting the semiconductor chip are fitted to each other to form the recess having the same size as the semiconductor chip. Since the cut semiconductor chip is mounted, the positions of a plurality of pad electrodes and bump electrodes formed on the semiconductor chip are automatically determined.
【００２５】また、側壁部と溝部を嵌合させ、くぼみに
は半導体チップを装着し、その半導体チップをダイシン
グシートを介して固定した基板と、半導体チップをくぼ
みに押圧し固定する手段とにより、コンタクタのバンプ
電極と半導体チップのパッド電極は着実に接続される。Further, the side wall and the groove are fitted to each other, a semiconductor chip is mounted in the recess, and the semiconductor chip is fixed via a dicing sheet, and a means for pressing and fixing the semiconductor chip in the recess is provided by: The bump electrode of the contactor and the pad electrode of the semiconductor chip are steadily connected.
【００２６】また、側壁部の断面が台形状であるため、
くぼみと底面に合致する側壁部の下部外周よりも側壁部
の上部外周が大きくなり、くぼみに半導体チップの装着
が容易になる。Since the cross section of the side wall is trapezoidal,
The upper outer periphery of the side wall portion is larger than the lower outer periphery of the side wall portion corresponding to the recess and the bottom surface, so that the semiconductor chip can be easily mounted in the recess.
【００２７】さらにまた、半導体ウエハを伸縮性を有す
ダイシングシートに固定し、半導体チップに切断した
後、側壁部を切断によって形成された溝部に嵌合するこ
とで、くぼみの複数のバンプ電極と半導体チップの複数
のパッド電極の位置を合わせて電気的接続がされる。コ
ンタクタのくぼみに半導体チップを装着し押圧してバー
ンイン試験をするこの構成によれば、バーンイン試験時
の高温によるコンタクタの熱膨張に対して、くぼみに装
着された切断された半導体チップは伸縮性のダイシング
シートにより、コンタクタの伸びに応じて移動する。し
たがって、バンプ電極とパッド電極との接触位置がずれ
ることがなくなる。Furthermore, the semiconductor wafer is fixed to an elastic dicing sheet, cut into semiconductor chips, and the side walls are fitted into the grooves formed by cutting, thereby forming a plurality of recessed bump electrodes. Electrical connection is made by adjusting the positions of the plurality of pad electrodes of the semiconductor chip. According to this configuration, the semiconductor chip is mounted in the depression of the contactor and pressed to perform the burn-in test. In accordance with the thermal expansion of the contactor due to the high temperature during the burn-in test, the cut semiconductor chip mounted in the depression has elasticity. The dicing sheet moves according to the extension of the contactor. Therefore, the contact position between the bump electrode and the pad electrode does not shift.
【００２８】また、バーンイン試験が行われた複数の半
導体チップに対して出荷前の検査を行い、検査が行われ
た良品だけを出荷できる。Further, a plurality of semiconductor chips subjected to the burn-in test are inspected before shipment, and only non-defective products subjected to the inspection can be shipped.
【００２９】また、半導体チップの良否の判定を行い、
不良と判定された半導体チップをダイシングシートから
除去してバーンイン試験をするため、不良チップに起因
する異常電流がコンタクタを流れることを防ぐことがで
き、したがって、コンタクタを保護し半導体チップに安
定したバーンイン試験の電圧を供給できる。Also, the quality of the semiconductor chip is determined,
Since the burn-in test is performed by removing the semiconductor chip determined to be defective from the dicing sheet, it is possible to prevent an abnormal current caused by the defective chip from flowing through the contactor. Test voltage can be supplied.
【００３０】[0030]
【発明の実施の形態】以下、図面を参照して本発明にお
ける実施の形態を詳細に説明する。 （実施の形態１）図１は本発明における実施の形態１の
コンタクタの一部分を示す平面図である。図１におい
て、１０はコンタクタ、１１は半導体チップが入るくぼ
み、１２は半導体チップ上に形成されたパッド電極（図
示せず）に対応するバンプ電極、１３は、互いに隣接す
るくぼみ１１−くぼみ１１間に形成され、その断面が台
形状に形成されたコンタクタ１０の側壁部である。Embodiments of the present invention will be described below in detail with reference to the drawings. (First Embodiment) FIG. 1 is a plan view showing a part of a contactor according to a first embodiment of the present invention. In FIG. 1, reference numeral 10 denotes a contactor, 11 denotes a recess into which a semiconductor chip is inserted, 12 denotes a bump electrode corresponding to a pad electrode (not shown) formed on the semiconductor chip, and 13 denotes a space between the adjacent recess 11 and the recess 11. The contactor 10 has a trapezoidal cross section.
【００３１】また、図２は本実施の形態１におけるコン
タクタおよびコンタクタに装着された半導体ウエハの図
１のＸ−Ｘ′断面を示す断面図である。図２において、
１４は半導体ウエハが固定されるダイシングシート、１
５は半導体ウエハに形成されスクライブラインにそって
切断された半導体チップ、１６は側壁部１３が嵌合する
スクライブラインの溝部、θは側壁部１３の底面部と側
面部との角度である。FIG. 2 is a cross-sectional view of the contactor and the semiconductor wafer mounted on the contactor according to the first embodiment, taken along the line XX 'of FIG. In FIG.
14 is a dicing sheet to which a semiconductor wafer is fixed, 1
5 is a semiconductor chip formed on the semiconductor wafer and cut along the scribe line, 16 is a groove of the scribe line in which the side wall 13 is fitted, and θ is an angle between the bottom surface and the side surface of the side wall 13.
【００３２】本実施の形態１において、くぼみ１１間の
側壁部１３の角度θを９０度より小さくすることによ
り、側壁部１３の先端部分の幅が狭くなる。その結果、
コンタクタ１０の側壁部１３が溝部１６に入り易く、ま
た、半導体チップ１５はコンタクタ１０のくぼみ１１に
セットされ易くなる。さらに、パッド電極（図示せず）
とバンプ電極１２の位置が自動的に決まり両者が正確に
接触することになる。In the first embodiment, by making the angle θ of the side wall 13 between the depressions 11 smaller than 90 degrees, the width of the tip of the side wall 13 is reduced. as a result,
The side wall 13 of the contactor 10 easily enters the groove 16, and the semiconductor chip 15 is easily set in the recess 11 of the contactor 10. Further, a pad electrode (not shown)
And the position of the bump electrode 12 are automatically determined, so that they are in accurate contact with each other.
【００３３】（実施の形態２）図３は本発明における実
施の形態２のコンタクタと装着前の半導体チップの断面
図である。ここで、本実施の形態１を説明する図２にお
ける構成部材と対応するものに対してはそれぞれ同一の
符号を付して示す。図３において、１０はコンタクタ、
１１はくぼみ、１２はバンプ電極、１３は側壁部、１４
はダイシングシート、１５は半導体チップ、１６は溝
部、１７は半導体チップ１５をダイシングシート１４を
介し固定する基板、１８はコンタクタ１０と基板１７を
押圧する手段の一例としてのスプリングである。(Embodiment 2) FIG. 3 is a sectional view of a contactor according to Embodiment 2 of the present invention and a semiconductor chip before mounting. Here, components corresponding to those in FIG. 2 for explaining the first embodiment are denoted by the same reference numerals. In FIG. 3, 10 is a contactor,
11 is a recess, 12 is a bump electrode, 13 is a side wall, 14
Is a dicing sheet, 15 is a semiconductor chip, 16 is a groove, 17 is a substrate for fixing the semiconductor chip 15 via the dicing sheet 14, and 18 is a spring as an example of means for pressing the contactor 10 and the substrate 17.
【００３４】図３はコンタクタ１０に半導体装置の半導
体チップ１５を装着し押圧する前の状態で、所定寸法つ
まりチップ大に切断された半導体チップ１５はダイシン
グシート１４に固定され、さらに、ダイシングシート１
４を介して基板１７に固定されている。そして半導体チ
ップ１５が対応するくぼみ１１に装着され、パッド電極
（図示せず）とバンプ電極１２との位置がそれぞれ合う
ように調整される。その後、半導体チップ１５はコンタ
クタ１０のくぼみ１１に装着され、バンプ電極１２と半
導体チップ１５のパッド電極とが接続されるように、コ
ンタクタ１０と基板１７はスプリング１８で押しつけら
れる。FIG. 3 shows a state before the semiconductor chip 15 of the semiconductor device is mounted on the contactor 10 and pressed, and the semiconductor chip 15 cut into a predetermined size, that is, a chip is fixed to the dicing sheet 14.
4 and is fixed to the substrate 17. Then, the semiconductor chip 15 is mounted in the corresponding recess 11, and the positions of the pad electrode (not shown) and the bump electrode 12 are adjusted so as to match each other. Thereafter, the semiconductor chip 15 is mounted in the depression 11 of the contactor 10, and the contactor 10 and the substrate 17 are pressed by a spring 18 so that the bump electrode 12 and the pad electrode of the semiconductor chip 15 are connected.
【００３５】これにより、コンタクタ１０と半導体チッ
プ１５は確実に装着される。なお、本実施の形態２にお
いて、押圧の手段としてスプリングの例を示したが真空
押圧や他の方法によって押圧しても良いことはいうまで
もない。Thus, the contactor 10 and the semiconductor chip 15 are securely mounted. In the second embodiment, a spring is shown as an example of the pressing means. However, it goes without saying that the pressing may be performed by vacuum pressing or another method.
【００３６】前記した実施の形態１，２では、半導体チ
ップ１５の形状に対応した側壁部１３を設けたが、後述
する図７に示すように半導体チップ１５の４箇所の角に
対応する部分にだけ側壁部１３を設け、くぼみ１１は隣
接するものと連続するようにしてもよい。また、この場
合に側壁部１３は図７に示すように十字形でもよいし、
十字形の４端点だけの点形状でもよく、半導体チップ１
５を装着、固定できる形状のものであれば前記説明した
形状に限られるものではない。In the first and second embodiments, the side wall portion 13 corresponding to the shape of the semiconductor chip 15 is provided. However, as shown in FIG. Only the side wall 13 may be provided, and the depression 11 may be continuous with the adjacent one. In this case, the side wall portion 13 may have a cross shape as shown in FIG.
The semiconductor chip 1 may have a cross shape having only four end points.
The shape is not limited to the shape described above, as long as the shape can be mounted and fixed.
【００３７】（実施の形態３）図４は本発明における実
施の形態３の半導体装置の検査方法を示すフローチャー
トである。このフローチャートを図２に示す断面図を用
いて説明する。(Embodiment 3) FIG. 4 is a flowchart showing a semiconductor device inspection method according to Embodiment 3 of the present invention. This flowchart will be described with reference to the sectional view shown in FIG.
【００３８】まず、半導体チップ１５が形成された半導
体ウエハを伸縮性を有する厚さ約１００μｍのダイシン
グシート１４（例えば、ポリオレフィン樹脂）に、後に
ＵＶ（紫外線）光を照射することで半導体チップ１５と
の接着強度が弱まり剥離可能となるような、通常に使用
する接着剤等で接着する。さらに、半導体ウエハの周囲
部のダイシングシート１４を金属製の枠（図示せず）に
張り付け固定する（Ｓ１）。First, the semiconductor wafer on which the semiconductor chip 15 is formed is irradiated with UV (ultraviolet) light to a dicing sheet 14 (for example, a polyolefin resin) having a thickness of about 100 μm and having elasticity. Are bonded using a commonly used adhesive or the like that reduces the adhesive strength and makes the film peelable. Further, the dicing sheet 14 around the semiconductor wafer is attached and fixed to a metal frame (not shown) (S1).
【００３９】次に、通常のダイシングマシーンで半導体
ウエハのスクライブラインを幅約１００μｍで完全に切
り離す。このとき、ダイシングシート１４には約１０μ
ｍ程度の溝部１６ができるがダイシングシート１４は完
全には切り離さない。ダイシングシート１４が電気的に
高抵抗か絶縁性を有しているのであれば、半導体チップ
１５のそれぞれはほぼ完全もしくは完全に電気的に切り
離されたことになる。したがって、半導体チップ１５の
検査時に、半導体チップ間の電気的な干渉は無くなる
（Ｓ２）。Next, the scribe line of the semiconductor wafer is completely cut off at a width of about 100 μm by a normal dicing machine. At this time, about 10 μm
The dicing sheet 14 is not completely separated, although a groove 16 of about m is formed. If the dicing sheet 14 has an electrically high resistance or an insulating property, each of the semiconductor chips 15 is almost completely or completely electrically separated. Therefore, when the semiconductor chip 15 is inspected, there is no electrical interference between the semiconductor chips (S2).
【００４０】切り離された半導体チップ１５とコンタク
タ１０の各くぼみ１１、ならびに、スクライブラインの
溝部１６と側壁部１３とを合わせて装着して押圧する
（Ｓ３）。The separated semiconductor chip 15 and the recesses 11 of the contactor 10, the groove 16 of the scribe line, and the side wall 13 are fitted together and pressed (S3).
【００４１】そして、コンタクタ１０を用いてバーンイ
ン試験を実施する（Ｓ４）。Then, a burn-in test is performed using the contactor 10 (S4).
【００４２】以上のことから、コンタクタ１０のバンプ
電極１２と半導体チップ１５のパッド電極（図示せず）
との接触位置が自動的に決まり、かつ高温のバーンイン
試験時においても半導体チップ１５が切断されているた
めに、コンタクタ１０が熱膨張によって伸びても、半導
体チップ１５が切断されているために半導体ウエハの周
辺部分でもコンタクタ１０のくぼみ１１に従ってダイシ
ングシート１４は広がり、コンタクタ１０のバンプ電極
１２と半導体チップ１５のパッド電極との接触位置がず
れることはない。As described above, the bump electrode 12 of the contactor 10 and the pad electrode (not shown) of the semiconductor chip 15
The contact position with the semiconductor chip 15 is automatically determined, and the semiconductor chip 15 is cut even during the high-temperature burn-in test. The dicing sheet 14 spreads along the depression 11 of the contactor 10 even at the peripheral portion of the wafer, and the contact position between the bump electrode 12 of the contactor 10 and the pad electrode of the semiconductor chip 15 does not shift.
【００４３】（実施の形態４）図５は本発明における実
施の形態４の半導体装置の検査方法を示すフローチャー
トである。本実施の形態４の検査方法は、前記実施の形
態３の検査方法と同様に、図４に示すフローチャートの
処理Ｓ１〜Ｓ４のように、半導体ウエハをダイシングシ
ート１４に固定して、半導体ウエハを完全に切断し、コ
ンタクタ１０のくぼみ１１に半導体チップ１５を装着し
て押圧後、バーンイン試験を行う。(Embodiment 4) FIG. 5 is a flowchart showing a semiconductor device inspection method according to Embodiment 4 of the present invention. In the inspection method according to the fourth embodiment, similarly to the inspection method according to the third embodiment, the semiconductor wafer is fixed to the dicing sheet 14 as in steps S1 to S4 in the flowchart illustrated in FIG. After complete cutting, the semiconductor chip 15 is mounted in the depression 11 of the contactor 10 and pressed, and then a burn-in test is performed.
【００４４】その後、コンタクタ１０から半導体チップ
１５を外し、ダイシングシート１４に付けた状態で半導
体チップ１５のＩＣ特性、機能特性を測定する出荷前検
査を行う（Ｓ５）。Thereafter, the semiconductor chip 15 is detached from the contactor 10 and a pre-shipment inspection for measuring the IC characteristics and functional characteristics of the semiconductor chip 15 with the semiconductor chip 15 attached to the dicing sheet 14 is performed (S5).
【００４５】このことにより、先に行ったバーンイン試
験の結果不良であることが判定された半導体チップ１５
を出荷前検査により除去することで、品質が保証された
良品の半導体チップ１５を供給することができる。As a result, the semiconductor chip 15 determined to be defective as a result of the burn-in test previously performed
Is removed by a pre-shipment inspection, so that a good semiconductor chip 15 whose quality is guaranteed can be supplied.
【００４６】（実施の形態５）図６は本発明における実
施の形態５の半導体装置の検査方法を示すフローチャー
トである。このフローチャートを図２に示す断面図を用
いて説明する。(Embodiment 5) FIG. 6 is a flowchart showing a semiconductor device inspection method according to Embodiment 5 of the present invention. This flowchart will be described with reference to the sectional view shown in FIG.
【００４７】予め半導体チップ１５の良否の判定を半導
体テスターにて行い、例えば過電流が流れ電源電流不良
と判定される半導体ウエハの半導体チップ１５を判定す
る（Ｓ６）。The quality of the semiconductor chip 15 is determined in advance by a semiconductor tester, and for example, the semiconductor chip 15 of the semiconductor wafer to which an overcurrent flows and the power supply current is determined to be defective is determined (S6).
【００４８】前記実施の形態３を説明する図４に示すフ
ローチャートの処理Ｓ１と同様に半導体ウエハをダイシ
ングシート１４に固定する（Ｓ７）。The semiconductor wafer is fixed to the dicing sheet 14 in the same manner as the process S1 of the flowchart shown in FIG. 4 for explaining the third embodiment (S7).
【００４９】また、図４に示すフローチャートの処理Ｓ
２と同様に半導体ウエハを完全に切断する（Ｓ８）。The processing S in the flowchart shown in FIG.
The semiconductor wafer is completely cut in the same manner as in step 2 (S8).
【００５０】次に、先の処理Ｓ６の半導体テスターで行
った良否判定の結果、電源電流不良等によりバーンイン
試験を同時に実施することが不適当である不良の半導体
チップ１５をダイシングシート１４上から除去する（Ｓ
９）。Next, as a result of the pass / fail judgment performed by the semiconductor tester in the previous process S6, the defective semiconductor chip 15 which is inappropriate to simultaneously carry out the burn-in test due to a power supply current defect or the like is removed from the dicing sheet 14. Do (S
9).
【００５１】その後、図４に示すフローチャートの処理
Ｓ３と同様にコンタクタ１０のくぼみ１１に半導体チッ
プ１５を装着し押圧する（Ｓ１０）。Thereafter, the semiconductor chip 15 is mounted on the depression 11 of the contactor 10 and pressed (S10), similarly to the processing S3 of the flowchart shown in FIG.
【００５２】最後に、バーンイン試験を行う（Ｓ１
１）。Finally, a burn-in test is performed (S1).
1).
【００５３】このような処理を順次行うことにより、バ
ーンイン試験を行う前に不良の半導体チップが取り除か
れ、不良の半導体チップによる電圧や信号の印加が干渉
されることなく、コンタクタ１０の保護および半導体チ
ップ１５に安定したバーンイン試験を行うための電圧や
信号の供給ができる。By sequentially performing such processing, the defective semiconductor chip is removed before the burn-in test is performed, and the application of the voltage and the signal by the defective semiconductor chip is not interfered. Voltages and signals for performing a stable burn-in test can be supplied to the chip 15.
【００５４】以上のように本実施の形態によれば、バー
ンイン試験の高温（例えば１２５℃）の検査時に、コン
タクタ１０が熱膨張しても、半導体チップ１５毎に切断
されてコンタクタ１０のくぼみ１１に収容されているの
で、熱膨張によるコンタクタ１０のバンプ電極１２と半
導体チップ１５のパッド電極との位置ずれはなくなる。
例えば、１０ｍｍ角の半導体チップの場合、シリコンの
半導体チップは約３．５μｍ伸び、ポリイミドのコンタ
クタは約１６μｍ伸びる。その差は約１３μｍにすぎ
ず、コンタクタ１０のバンプ電極と半導体チップ１５の
パッド電極との位置ずれを起こすことはなくなる。As described above, according to the present embodiment, even when the contactor 10 thermally expands at the time of a high temperature test (for example, 125 ° C.) in the burn-in test, the contactor 10 is cut off for each semiconductor chip 15 and the recess 11 of the contactor 10 is cut. Therefore, the displacement between the bump electrode 12 of the contactor 10 and the pad electrode of the semiconductor chip 15 due to thermal expansion is eliminated.
For example, in the case of a 10 mm square semiconductor chip, a silicon semiconductor chip extends about 3.5 μm, and a polyimide contactor extends about 16 μm. The difference is only about 13 μm, and the displacement between the bump electrode of the contactor 10 and the pad electrode of the semiconductor chip 15 does not occur.
【００５５】（実施の形態６）図７は本発明における実
施の形態６のコンタクタの一部分を示す平面図である。
図７において、側壁部１３の形状とくぼみ１１の形状の
ほかは、図１に示した実施の形態１の場合と同様である
から、ここでは詳しい説明は省略する。(Embodiment 6) FIG. 7 is a plan view showing a part of a contactor according to Embodiment 6 of the present invention.
In FIG. 7, except for the shape of the side wall portion 13 and the shape of the recess 11, the configuration is the same as that of the first embodiment shown in FIG. 1, and thus the detailed description is omitted here.
【００５６】また、図８は本実施の形態６におけるコン
タクタ及びコンタクタに装着された半導体ウエハの断面
を示す断面図である。実施の形態１を説明する図２にお
ける部材と対応するものに対しては同一の符号を付して
これを示す。本実施の形態６においては、伸縮性のダイ
シングシート１４に貼付られた半導体ウエハに半導体チ
ップ１５のサイズにスクライブラインに沿って、半導体
ウエハの厚さのほぼ半分の深さの溝部１６ａを形成す
る。すなわち、本実施の形態６では、半導体ウエハは完
全には切断されずに、半導体ウエハの厚さの約５０％は
残した状態となる。FIG. 8 is a sectional view showing a section of a contactor and a semiconductor wafer mounted on the contactor in the sixth embodiment. Components corresponding to those in FIG. 2 for describing the first embodiment are denoted by the same reference numerals. In the sixth embodiment, a groove 16a having a depth of approximately half the thickness of the semiconductor wafer is formed along the scribe line on the semiconductor wafer attached to the elastic dicing sheet 14 along the scribe line. . That is, in the sixth embodiment, the semiconductor wafer is not completely cut, and about 50% of the thickness of the semiconductor wafer remains.
【００５７】コンタクタ１０は熱膨張率が半導体基板と
ほぼ同じ材料で形成され、１００℃の温度上昇時に１２
インチの半導体基板の周辺部において５０μｍ以内の膨
張による伸びの差である材料が望ましい。また、半導体
基板と同一の材料でコンタクタを構成することも可能で
ある。The contactor 10 is formed of a material having substantially the same thermal expansion coefficient as that of the semiconductor substrate.
It is desirable to use a material that has a difference in elongation due to expansion within 50 μm at the periphery of the inch semiconductor substrate. Further, the contactor can be made of the same material as the semiconductor substrate.
【００５８】本実施の形態６において、側壁部１３が溝
部１６ａに嵌合することで、半導体チップ１５のパッド
電極（図示せず）とコンタクタ１０のバンプ電極１２の
位置が自動的に決まり、両者が正確に接触することがで
きる。また、コンタクタ１０は半導体基板と熱膨張率が
ほぼ同じ材料によって形成されるため、高温時の熱膨張
によってパッド電極とバンプ電極の位置がずれることも
ない。In the sixth embodiment, the position of the pad electrode (not shown) of the semiconductor chip 15 and the position of the bump electrode 12 of the contactor 10 are automatically determined by fitting the side wall 13 into the groove 16a. Can be contacted accurately. Further, since the contactor 10 is formed of a material having substantially the same coefficient of thermal expansion as that of the semiconductor substrate, the position of the pad electrode and the position of the bump electrode do not shift due to thermal expansion at a high temperature.
【００５９】また、本実施の形態６によれば、半導体ウ
エハは完全に切断されていないため、バーンイン試験後
も半導体ウエハとして取り扱うことができる。According to the sixth embodiment, since the semiconductor wafer is not completely cut, it can be handled as a semiconductor wafer even after the burn-in test.
【００６０】なお、本実施の形態６において、溝部１６
ａの深さは半導体ウエハの厚さ約５０％に限定するもの
ではなく、完全に切断されていない状態であれば半導体
ウエハの厚さの５０％より深くても浅くてもよいことは
いうまでもない。In the sixth embodiment, the groove 16
The depth of a is not limited to about 50% of the thickness of the semiconductor wafer, but may be deeper or shallower than 50% of the thickness of the semiconductor wafer if it is not completely cut. Nor.
【００６１】（実施の形態７）図９は本発明における実
施の形態７の半導体装置の検査方法を示すフローチャー
トである。このフローチャートを図８に示す断面図を用
いて説明する。(Embodiment 7) FIG. 9 is a flowchart showing a semiconductor device inspection method according to Embodiment 7 of the present invention. This flowchart will be described with reference to the sectional view shown in FIG.
【００６２】図４に示される実施の形態３と同様に、半
導体チップ１５が形成された半導体ウエハを伸縮性を有
する厚さ約１００μｍのダイシングシート１４（例え
ば、ポリオレフィン樹脂）に、後にＵＶ（紫外線）光を
照射することで半導体チップ１５との接着強度が弱まり
剥離可能となるような、通常に使用する接着剤等で接着
する。さらに、半導体ウエハの周囲部のダイシングシー
ト１４を金属製の枠（図示せず）に張り付け固定する
（Ｓ２１）。As in the third embodiment shown in FIG. 4, a semiconductor wafer having semiconductor chips 15 formed thereon is applied to a dicing sheet 14 (for example, a polyolefin resin) having a thickness of about 100 μm and having elasticity, and then to UV (ultraviolet rays). (2) Adhesion is performed with a commonly used adhesive or the like, which is irradiated with light so that the adhesive strength with the semiconductor chip 15 is reduced and the semiconductor chip 15 can be separated. Further, the dicing sheet 14 around the semiconductor wafer is attached and fixed to a metal frame (not shown) (S21).
【００６３】次に、通常のダイシングマシーンで半導体
ウエハのスクライブラインに沿って半導体ウエハの厚さ
のほぼ半分の深さの溝部１６ａを形成する（Ｓ２２）。Next, a groove 16a having a depth approximately half the thickness of the semiconductor wafer is formed along a scribe line of the semiconductor wafer by a normal dicing machine (S22).
【００６４】半導体チップ１５とコンタクタ１０の各く
ぼみ１１、ならびに、溝部１６ａと側壁部１３とを合わ
せて装着して押圧する（Ｓ２３）。The semiconductor chip 15 and the depressions 11 of the contactor 10, as well as the groove 16a and the side wall 13 are fitted and pressed (S23).
【００６５】そして、半導体基板とほぼ同じ熱膨張率の
材料で形成されたコンタクタ１０を用いてバーンイン試
験を実施する（Ｓ２４）。Then, a burn-in test is performed using the contactor 10 formed of a material having substantially the same thermal expansion coefficient as the semiconductor substrate (S24).
【００６６】以上のことから、コンタクタ１０のバンプ
電極１２と半導体チップ１５のパッド電極との接触位置
（相対位置）が自動的に決まり、さらに、コンタクタ１
０が半導体基板とほぼ同じ熱膨張率を持つ材料で形成さ
れているため、高温のバーンイン試験時においてもコン
タクタ１０のバンプ電極と半導体チップのパッド電極と
の接触位置がずれることはない。From the above, the contact position (relative position) between the bump electrode 12 of the contactor 10 and the pad electrode of the semiconductor chip 15 is automatically determined.
Since 0 is formed of a material having substantially the same coefficient of thermal expansion as the semiconductor substrate, the contact position between the bump electrode of the contactor 10 and the pad electrode of the semiconductor chip does not shift even during a high-temperature burn-in test.
【００６７】（実施の形態８）図１０は本発明における
実施の形態８の半導体装置の検査方法を示すフローチャ
ートである。本実施の形態８の検査方法は、前記実施の
形態７の検査方法と同様に、図９に示すフローチャート
の処理Ｓ２１〜Ｓ２４のように、半導体ウエハをダイシ
ングシート１４に固定して、半導体ウエハに溝部を形成
し、コンタクタ１０のくぼみ１１に半導体チップ１５を
装着して押圧後、バーンイン試験を行う。 その後、コ
ンタクタ１０から半導体チップ１５を外し、ダイシング
シート１４に付けた状態で半導体チップ１５のＩＣ特
性、機能特性を測定する出荷前検査を行う（Ｓ２５）。(Embodiment 8) FIG. 10 is a flowchart showing a semiconductor device inspection method according to an eighth embodiment of the present invention. In the inspection method according to the eighth embodiment, similarly to the inspection method according to the seventh embodiment, the semiconductor wafer is fixed to the dicing sheet 14 as shown in steps S21 to S24 in the flowchart shown in FIG. A groove is formed, a semiconductor chip 15 is mounted on the depression 11 of the contactor 10 and pressed, and then a burn-in test is performed. Thereafter, the semiconductor chip 15 is detached from the contactor 10 and a pre-shipment inspection for measuring the IC characteristics and functional characteristics of the semiconductor chip 15 in a state of being attached to the dicing sheet 14 is performed (S25).
【００６８】このことにより、先に行ったバーンイン試
験の結果不良であることが判定された半導体チップ１５
を出荷前検査により除去することで、品質が保証された
良品の半導体チップ１５を供給することができる。As a result, the semiconductor chip 15 determined to be defective as a result of the burn-in test previously performed
Is removed by a pre-shipment inspection, so that a good semiconductor chip 15 whose quality is guaranteed can be supplied.
【００６９】また、バーンイン試験の後に、ダイシング
を行い、半導体チップ毎に切断した後に、出荷前検査を
行ってもよい。After the burn-in test, dicing may be performed, the semiconductor chip may be cut, and a pre-shipment inspection may be performed.
【００７０】（実施の形態９）図１１は本発明における
実施の形態９の半導体装置の検査方法を示すフローチャ
ートである。このフローチャートを図８に示す断面図を
用いて説明する。(Embodiment 9) FIG. 11 is a flowchart showing a method of inspecting a semiconductor device according to Embodiment 9 of the present invention. This flowchart will be described with reference to the sectional view shown in FIG.
【００７１】予め半導体チップ１５の良否の判定を半導
体テスターにて行い、例えば過電流が流れ電源電流不良
と判定される半導体ウエハの半導体チップ１５を判定す
る（Ｓ２６）。The quality of the semiconductor chip 15 is determined in advance by a semiconductor tester, and for example, the semiconductor chip 15 of the semiconductor wafer to which an overcurrent flows and the power supply current is determined to be defective is determined (S26).
【００７２】前記実施の形態７を説明する図９に示すフ
ローチャートの処理Ｓ２１と同様に半導体ウエハをダイ
シングシート１４に固定する（Ｓ２７）。The semiconductor wafer is fixed to the dicing sheet 14 in the same manner as the process S21 in the flowchart shown in FIG. 9 for explaining the seventh embodiment (S27).
【００７３】また、図９に示すフローチャートの処理Ｓ
２２と同様に半導体ウエハをスクライブラインに沿って
半導体ウエハの厚さのほぼ半分の深さの溝部１６ａを形
成する（Ｓ２８）。The processing S in the flowchart shown in FIG.
Similarly to 22, the semiconductor wafer is formed along the scribe line with a groove 16a having a depth approximately half the thickness of the semiconductor wafer (S28).
【００７４】次に、先の処理Ｓ２６の半導体テスターで
行った良否判定の結果、電源電流不良等によりバーンイ
ン試験を同時に実施することが不適当である不良の半導
体チップ１５に絶縁塗料を塗布するなどして絶縁する
（Ｓ２９）。Next, as a result of the pass / fail judgment performed by the semiconductor tester in the previous process S26, it is inappropriate to simultaneously carry out the burn-in test due to a power supply current failure or the like. To insulate (S29).
【００７５】その後、図９に示すフローチャートの処理
Ｓ２３と同様にコンタクタ１０のくぼみ１１に半導体チ
ップ１５を装着し押圧する（Ｓ３０）。Thereafter, the semiconductor chip 15 is mounted on the depression 11 of the contactor 10 and pressed (S30), similarly to the processing S23 of the flowchart shown in FIG.
【００７６】最後に、バーンイン試験を行う（Ｓ３
１）。Finally, a burn-in test is performed (S3
1).
【００７７】以上のような処理を順次行うことにより、
バーンイン試験を行う前に不良の半導体チップが絶縁さ
れ、不良の半導体チップによる電圧や信号の印加が干渉
されることなく、コンタクタ１０の保護および半導体チ
ップ１５に安定したバーンイン試験を行うための電圧や
信号の供給ができる。By sequentially performing the above processing,
Before performing the burn-in test, the defective semiconductor chip is insulated, and the voltage and signal for protecting the contactor 10 and performing a stable burn-in test on the semiconductor chip 15 are prevented without interfering with the voltage and signal application by the defective semiconductor chip. A signal can be supplied.
【００７８】[0078]
【発明の効果】以上の説明によって明らかなように、本
発明によれば、コンタクタに半導体チップと同等の大き
さのくぼみを設けることにより、コンタクタの複数のバ
ンプ電極と半導体チップの複数のパッド電極との位置決
めを自動的に決めることができる。As is apparent from the above description, according to the present invention, a plurality of bump electrodes of the contactor and a plurality of pad electrodes of the semiconductor chip are provided in the contactor by providing the contactor with a recess having the same size as the semiconductor chip. Can be automatically determined.
【００７９】また、半導体チップを固定した基板とコン
タクタを押圧し固定する手段により確実にバンプ電極と
パッド電極を接触させることができる。Further, the bump electrode and the pad electrode can be reliably brought into contact with each other by means of pressing and fixing the contactor and the substrate on which the semiconductor chip is fixed.
【００８０】また、くぼみ−くぼみ間に形成された側壁
部の断面が台形状のため、くぼみへの半導体チップの装
着が容易にできる。Further, since the cross section of the side wall formed between the depressions is trapezoidal, the semiconductor chip can be easily mounted in the depressions.
【００８１】また、高温でのバーンイン試験において
も、完全に切断された半導体チップがダイシングシート
に固定されているため、コンタクタの熱膨張は分離した
半導体チップのサイズに対する量に分割され、かつダイ
シングシートの伸びで対応でき、バンプ電極とパッド電
極との位置ずれを生じないようにすることができる。In the burn-in test at a high temperature, since the completely cut semiconductor chip is fixed to the dicing sheet, the thermal expansion of the contactor is divided into an amount corresponding to the size of the separated semiconductor chip, and And the displacement between the bump electrode and the pad electrode can be prevented.
【００８２】また、バーンイン試験により不良判定され
た半導体チップを除去して良品の半導体チップのみ供給
できる。Further, the semiconductor chip determined as defective by the burn-in test is removed, and only a good semiconductor chip can be supplied.
【００８３】また、バーンイン試験をする前に半導体チ
ップの良否を判定し、不良の半導体チップを除去するこ
とで、コンタクタの保護および安定した電圧や信号の供
給ができ、バーンイン試験の信頼性を向上させることが
できる。Further, the quality of the semiconductor chip is determined before the burn-in test is performed, and the defective semiconductor chip is removed, thereby protecting the contactor and supplying a stable voltage and signal, thereby improving the reliability of the burn-in test. Can be done.
【００８４】また、コンタクタと半導体基板とをほぼ同
じ熱膨張率の材料で形成すれば、半導体チップを完全に
切断せずに、半導体チップのスクライブラインに沿った
溝部を設けることで、前記と同様な効果を得ることがで
きる。Further, if the contactor and the semiconductor substrate are made of a material having substantially the same coefficient of thermal expansion, a groove is formed along the scribe line of the semiconductor chip without completely cutting the semiconductor chip. Effects can be obtained.
【００８５】以上のように、優れたコンタクタおよび半
導体装置の検査方法を実現できるもので、ウエハ状態で
行うことによりバーンイン試験済みの高信頼性の半導体
チップを安価に製造することができるという効果を奏す
る。As described above, an excellent method for inspecting a contactor and a semiconductor device can be realized. By performing the method in a wafer state, a highly reliable semiconductor chip which has been subjected to a burn-in test can be manufactured at a low cost. Play.
【図１】本発明における実施の形態１のコンタクタの一
部分を示す平面図FIG. 1 is a plan view showing a part of a contactor according to a first embodiment of the present invention.
【図２】本発明の実施の形態１におけるコンタクタおよ
びコンタクタに装着された半導体ウエハの図１のＸ−
Ｘ′断面を示す断面図FIG. 2 is a cross-sectional view of a contactor and a semiconductor wafer mounted on the contactor in FIG.
Sectional view showing X 'section
【図３】本発明における実施の形態２のコンタクタと装
着前の半導体チップの断面図FIG. 3 is a sectional view of a contactor according to a second embodiment of the present invention and a semiconductor chip before mounting.
【図４】本発明における実施の形態３の半導体装置の検
査方法を示すフローチャートFIG. 4 is a flowchart illustrating a semiconductor device inspection method according to a third embodiment of the present invention;
【図５】本発明における実施の形態４の半導体装置の検
査方法を示すフローチャートFIG. 5 is a flowchart illustrating a semiconductor device inspection method according to a fourth embodiment of the present invention;
【図６】本発明における実施の形態５の半導体装置の検
査方法を示すフローチャートFIG. 6 is a flowchart illustrating a semiconductor device inspection method according to a fifth embodiment of the present invention;
【図７】本発明における実施の形態６のコンタクタの一
部分を示す平面図FIG. 7 is a plan view showing a part of a contactor according to a sixth embodiment of the present invention.
【図８】本発明の実施の形態６におけるコンタクタ及び
コンタクタに装着された半導体ウエハの断面を示す断面
図FIG. 8 is a cross-sectional view showing a cross section of a contactor and a semiconductor wafer mounted on the contactor according to the sixth embodiment of the present invention.
【図９】本発明における実施の形態７の半導体装置の検
査方法を示すフローチャートFIG. 9 is a flowchart illustrating a semiconductor device inspection method according to a seventh embodiment of the present invention;
【図１０】本発明における実施の形態８の半導体装置の
検査方法を示すフローチャートFIG. 10 is a flowchart illustrating a semiconductor device inspection method according to an eighth embodiment of the present invention;
【図１１】本発明における実施の形態９の半導体装置の
検査方法を示すフローチャートFIG. 11 is a flowchart showing a semiconductor device inspection method according to a ninth embodiment of the present invention;
【図１２】従来のコンタクタを用いたバーンイン試験の
プロービングの状態を示す部分断面図FIG. 12 is a partial cross-sectional view showing a state of probing in a burn-in test using a conventional contactor.
１，１０ コンタクタ ２ ポリイミド基板 ３ 配線層 ４，１２ バンプ電極 ５ スルーホール ６ 半導体ウエハ ７ パッド電極 １１ くぼみ １３ 側壁部 １４ ダイシングシート １５ 半導体チップ １６，１６ａ 溝部 １７ 基板 １８ スプリング 1,10 Contactor 2 Polyimide substrate 3 Wiring layer 4,12 Bump electrode 5 Through hole 6 Semiconductor wafer 7 Pad electrode 11 Indent 13 Side wall 14 Dicing sheet 15 Semiconductor chip 16,16a Groove 17 Substrate 18 Spring
Claims (15)
数のくぼみと、前記くぼみ毎にその外周部分に設けた側
壁部と、前記半導体チップ上に形成された複数のパッド
電極にそれぞれ対応して前記くぼみに設けた複数のバン
プ電極とを備え、前記側壁部が半導体ウエハを複数の半
導体チップに切断して形成された溝部に嵌合するように
したことを特徴とするコンタクタ。1. A plurality of depressions each having a size equivalent to a semiconductor chip, a side wall provided on an outer peripheral portion of each depression, and a plurality of pad electrodes formed on the semiconductor chip. A contactor comprising: a plurality of bump electrodes provided in the depression; and the side wall portion is fitted in a groove formed by cutting a semiconductor wafer into a plurality of semiconductor chips.
るダイシングシートを介して固定される基板と、前記基
板上の前記半導体チップを前記くぼみに装着して押圧し
固定する手段とを備えたことを特徴とする請求項１記載
のコンタクタ。2. A semiconductor device comprising: a substrate on which the plurality of semiconductor chips are fixed via a dicing sheet having elasticity; and means for mounting the semiconductor chip on the substrate in the recess, and pressing and fixing the semiconductor chip. The contactor according to claim 1, wherein:
は、断面が台形状に形成されたことを特徴とする請求項
１または２記載のコンタクタ。3. The contactor according to claim 1, wherein a side wall provided on an outer peripheral portion of the recess has a trapezoidal cross section.
する部分にだけ形成されたことを特徴とする請求項１，
２または３記載のコンタクタ。4. The semiconductor device according to claim 1, wherein said side wall portions are formed only at portions corresponding to four corners of the semiconductor chip.
4. The contactor according to 2 or 3.
数のくぼみと、前記くぼみ毎にその外周部分に設けた側
壁部と、前記半導体チップ上に形成された複数のパッド
電極にそれぞれ対応して前記くぼみに設けた複数のバン
プ電極とを備え、前記側壁部が半導体ウエハの複数の半
導体チップ間に形成された溝部に嵌合するようにしたコ
ンタクタであって、前記コンタクタが、前記半導体ウエ
ハと熱膨張率がほぼ同じ材料で形成されたことを特徴と
するコンタクタ。5. A plurality of depressions having a size equivalent to that of a semiconductor chip, a side wall provided on an outer peripheral portion of each depression, and a plurality of pad electrodes formed on the semiconductor chip. and a plurality of bump electrodes provided on said depression, said side wall portion is adapted to fit into a groove formed between the plurality of semiconductor chips of the semiconductor wafer co
A contactor, wherein the contactor is the semiconductor wafer.
It is characterized by being formed of a material with almost the same thermal expansion coefficient as c.
Contactors.
さが半導体ウエハの厚さのほぼ半分であることを特徴と
する請求項５記載のコンタクタ。 6. A depth of a groove formed in the semiconductor wafer.
Is approximately half the thickness of the semiconductor wafer.
The contactor according to claim 5, wherein
るダイシングシートを介して固定される基板と、前記基
板上の前記半導体チップを前記くぼみに装着して押圧し
固定する手段とを備えたことを特徴とする請求項５また
は６記載のコンタクタ。7. The plurality of semiconductor chips have elasticity.
A substrate fixed via a dicing sheet,
Put the semiconductor chip on the plate into the recess and press
And means for fixing.
Is a contactor according to 6 .
は、断面が台形状に形成されたことを特徴とする請求項
５，６または７記載のコンタクタ。 8. A side wall provided on an outer peripheral portion of the recess.
Wherein the cross section is formed in a trapezoidal shape.
The contactor according to 5, 6, or 7 .
する部分にだけ形成 されたことを特徴とする請求項５，
６，７または８記載のコンタクタ。9. The semiconductor device according to claim 1, wherein the side walls correspond to four corners of the semiconductor chip.
5. The method according to claim 5, wherein the first and second portions are formed only in a portion to be formed .
9. The contactor according to 6, 7, or 8 .
体ウエハを伸縮性を有するダイシングシート上に固定す
る第１工程と、前記ダイシングシートの一部を含み前記
半導体ウエハを完全に切断して半導体チップを分離する
第２工程と、コンタクタに形成された複数のくぼみに設
けた複数のバンプ電極と、対応する前記半導体チップ上
の各パッド電極との位置を合わせ、電気的に接続される
ように装着して押圧する第３工程と、バーンイン試験を
行う第４工程とを含んでなることを特徴とする半導体装
置の検査方法。 10. A semiconductor having a plurality of semiconductor chips formed thereon.
Body wafer on a stretchable dicing sheet
A first step, including a part of the dicing sheet,
Completely cut a semiconductor wafer to separate semiconductor chips
In the second step, a plurality of recesses formed in the contactor are provided.
A plurality of girder bump electrodes and the corresponding semiconductor chip
Align with each pad electrode and electrically connect
The third step of mounting and pressing, and the burn-in test
And a fourth step to be performed.
Inspection method.
後、前記半導体チップに対して出荷前の検査をする工程
を含むことを特徴とする請求項１０記載の半導体装置の
検査方法。11. The fourth step of performing a burn-in test.
And thereafter, performing a pre-shipment inspection on the semiconductor chip.
The method for inspecting a semiconductor device according to claim 10, further comprising :
前記第３工程より前に、前記半導体チップの良否判定を
行う工程と、該工程により不良と判定された半導体チッ
プを除去する工程を含むことを特徴とする請求項１０ま
たは１１記載の半導体装置の検査方法。12. A semiconductor chip is mounted on a contactor.
Prior to the third step, the quality of the semiconductor chip is determined.
Performing the process and the semiconductor chip determined to be defective in the process.
11. The method according to claim 10, further comprising the step of removing
12. The method for inspecting a semiconductor device according to claim 11 .
体ウエハを伸縮性を有するダイシングシート上に固定す
る第１工程と、前記半導体ウエハに半導体チップのスク
ライブラインに沿って溝部を形成する第２工程と、半導
体基板とほぼ同じ熱膨張率を有する材料で形成されたコ
ンタクタに形成された複数のくぼみに設けた複数のバン
プ電極と、対応する前記半導体チップ上の各パッド電極
との位置を合わせ、電気的に接続されるように装着して
押圧する第３工程と、バーンイン試験を行う第４工程と
を含んでなることを特徴とする半導体装置の検査方法。13. A semiconductor having a plurality of semiconductor chips formed thereon.
Body wafer on a stretchable dicing sheet
A first step, and a step of placing a semiconductor chip on the semiconductor wafer.
A second step of forming a groove along the live line;
Of a material having the same coefficient of thermal expansion as the body substrate
A plurality of bumps provided in a plurality of depressions formed in the contactor;
Electrodes and corresponding pad electrodes on the semiconductor chip
And position it so that it is electrically connected.
A third step of pressing and a fourth step of performing a burn-in test
A method for inspecting a semiconductor device, comprising:
後、前記半導体チップに対して出荷前の検査をする工程
を含むことを特徴とする 請求項１３記載の半導体装置
の検査方法。14. The fourth step of performing a burn-in test.
And thereafter, performing a pre-shipment inspection on the semiconductor chip.
The method for inspecting a semiconductor device according to claim 13, comprising :
前記第３工程より前に、前記半導体チップの良否判定を
行う工程と、該工程により不良と判定された半導体チッ
プを絶縁する工程を含むことを特徴とする請求項１３ま
たは１４記載の半導体装置の検査方法。15. A semiconductor chip is mounted on a contactor.
Prior to the third step, the quality of the semiconductor chip is determined.
Performing the process and the semiconductor chip determined to be defective in the process.
14. The method according to claim 13, further comprising the step of insulating the pump.
15. The method for inspecting a semiconductor device according to claim 14 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29555597A JP3196173B2 (en) | 1996-11-07 | 1997-10-28 | Contactor and semiconductor device inspection method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29507796 | 1996-11-07 | ||
| JP8-295077 | 1996-11-07 | ||
| JP29555597A JP3196173B2 (en) | 1996-11-07 | 1997-10-28 | Contactor and semiconductor device inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189672A JPH10189672A (en) | 1998-07-21 |
| JP3196173B2 true JP3196173B2 (en) | 2001-08-06 |
Family
ID=26560109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29555597A Expired - Fee Related JP3196173B2 (en) | 1996-11-07 | 1997-10-28 | Contactor and semiconductor device inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3196173B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340895B1 (en) | 1999-07-14 | 2002-01-22 | Aehr Test Systems, Inc. | Wafer-level burn-in and test cartridge |
| US6580283B1 (en) | 1999-07-14 | 2003-06-17 | Aehr Test Systems | Wafer level burn-in and test methods |
| US6562636B1 (en) | 1999-07-14 | 2003-05-13 | Aehr Test Systems | Wafer level burn-in and electrical test system and method |
| US6413113B2 (en) | 1999-07-14 | 2002-07-02 | Aehr Test Systems | Kinematic coupling |
| JP5018625B2 (en) * | 2008-05-08 | 2012-09-05 | 株式会社デンソー | Manufacturing method of semiconductor device |
| JP5890405B2 (en) * | 2011-05-19 | 2016-03-22 | デンカ株式会社 | Method for manufacturing adhesive sheet and electronic component |
| KR101975836B1 (en) | 2017-08-11 | 2019-08-28 | 리노공업주식회사 | A Test Device |
-
1997
- 1997-10-28 JP JP29555597A patent/JP3196173B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189672A (en) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837829B2 (en) | Inspection method for semiconductor device | |
| US6563330B1 (en) | Probe card and method of testing wafer having a plurality of semiconductor devices | |
| US6747361B2 (en) | Semiconductor device and packaging method thereof | |
| US6258609B1 (en) | Method and system for making known good semiconductor dice | |
| KR0174773B1 (en) | Inspecting method for semiconductor device | |
| KR100385225B1 (en) | Flip chip type semiconductor device having probing pads and bump pads and fabrication method thereof | |
| US20110204357A1 (en) | Semiconductor device and penetrating electrode testing method | |
| WO2006009061A1 (en) | Probe cassette, semiconductor inspecting apparatus and semiconductor device manufacturing method | |
| JP2002110751A (en) | Apparatus for inspecting semiconductor integrated circuit device, and its manufacturing method | |
| KR960008514B1 (en) | Test socket and manufacturing method of known good die using that | |
| JP3196173B2 (en) | Contactor and semiconductor device inspection method | |
| US6040706A (en) | Contactor and semiconductor device inspecting method | |
| JP2008130905A (en) | Manufacturing method of semiconductor device and its test equipment | |
| JP2008028274A (en) | Manufacturing method for semiconductor device | |
| JP3495835B2 (en) | Semiconductor integrated circuit device and inspection method thereof | |
| JPH11154694A (en) | Method of alignment for batch wafer measuring test and method for manufacturing probe card | |
| JP2001110858A (en) | Semiconductor device, its manufacturing method, and burn-in device | |
| KR960000219B1 (en) | Package and manufacture method | |
| JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
| US7898275B1 (en) | Known good die using existing process infrastructure | |
| JP3779485B2 (en) | Manufacturing method of semiconductor device | |
| KR950014752B1 (en) | Known good die array producting method | |
| TW387118B (en) | A chip tester | |
| JP2001094021A (en) | Structure and method for mounting semiconductor device | |
| JPH10115659A (en) | Jig for bare chip test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |