JP2003133866A - Bias circuit of transistor - Google Patents
Bias circuit of transistorInfo
- Publication number
- JP2003133866A JP2003133866A JP2001324116A JP2001324116A JP2003133866A JP 2003133866 A JP2003133866 A JP 2003133866A JP 2001324116 A JP2001324116 A JP 2001324116A JP 2001324116 A JP2001324116 A JP 2001324116A JP 2003133866 A JP2003133866 A JP 2003133866A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- collector
- base
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、トランジスタのバ
イアス回路に係わり、特に、携帯電話機の出力用トラン
ジスタのパワーコントロールに好適なバイアス回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor bias circuit, and more particularly to a bias circuit suitable for power control of an output transistor of a mobile phone.
【０００２】[0002]
【従来の技術】図５（Ａ）は、ＨＢＴ（ヘテロバイポー
ラトランジスタ）の伝達特性、図５（Ｂ）は、その測定
回路を示す図である。図５に示すように、ベース電圧
（Ｖｂｂ）を増加させると、トランジスタ（Ｔｒ０）の
ベース・エミッタ間電圧が１．２〜１．４Ｖ程度で急激
に立ち上がる。このような特性のトランジスタ（Ｔｒ
０）のベースに高周波信号を入力した場合、コレクタか
ら取り出される出力は、急激に立ち上がる。2. Description of the Related Art FIG. 5 (A) is a transfer characteristic of an HBT (hetero bipolar transistor), and FIG. 5 (B) is a diagram showing its measuring circuit. As shown in FIG. 5, when the base voltage (Vbb) is increased, the base-emitter voltage of the transistor (Tr0) rapidly rises at about 1.2 to 1.4V. Transistors with such characteristics (Tr
When a high frequency signal is input to the base of (0), the output taken out from the collector suddenly rises.
【０００３】携帯電話機では、基地局と端末の距離を検
出し、距離に応じて出力パワーをコントロールし、基地
局に近いときは弱く、遠いときは強い信号を出力するよ
うに調節している。携帯電話機の出力段に上記した特性
のトランジスタを用いる場合、トランジスタ（Ｔｒ０）
のベース・エミッタ間電圧が、１．２〜１．４Ｖ程度で
急激に立ち上がるから、パワー制御がしにくいという欠
点があった。In the mobile phone, the distance between the base station and the terminal is detected, the output power is controlled according to the distance, and it is adjusted to output a weak signal when the distance is close to the base station and a strong signal when the distance is far from the base station. When a transistor with the above characteristics is used in the output stage of a mobile phone, the transistor (Tr0)
Since the voltage between the base and the emitter rises sharply at about 1.2 to 1.4 V, there is a drawback that power control is difficult.
【０００４】[0004]
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ＨＢＴのような急
峻な伝達特性を持ったトランジスタに緩やかなコレクタ
電流カーブを与え、携帯電話機のパワーコントロールを
容易にすることを可能にした新規なトランジスタのバイ
アス回路を提供することにある。SUMMARY OF THE INVENTION The object of the present invention is to improve the above-mentioned drawbacks of the prior art and, in particular, to provide a transistor having a steep transfer characteristic such as HBT with a gentle collector current curve, and to provide a mobile phone. It is to provide a novel transistor bias circuit capable of facilitating the power control of the device.
【０００５】[0005]
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。In order to achieve the above-mentioned object, the present invention basically adopts the technical constitution as described below.
【０００６】即ち、本発明に係わるトランジスタのバイ
アス回路の第１態様は、高周波信号を増幅するトランジ
スタのバイアス回路であって、コレクタに第１の抵抗器
を介して所定の電圧が印加され、エミッタがグランドに
接続される第１のトランジスタと、コレクタに第２の抵
抗器を介して所定の電圧が印加され、エミッタが前記高
周波信号増幅用のトランジスタのベースに接続され、ベ
ースが前記第１のトランジスタのコレクタに接続される
第２のトランジスタと、前記第１のトランジスタのベー
スと前記第２のトランジスタのエミッタ間に設けた第３
の抵抗器とからなるカレントミラー回路を設けると共
に、前記第１のトランジスタのコレクタとグランド間
に、前記第１の抵抗器を流れる電流をグランドに流す分
流手段を設け、この分流手段を流れる電流を制御するこ
とで、前記高周波信号増幅用のトランジスタのベースバ
イアス電圧を制御することを特徴とするものであり、
叉、第２態様は、前記分流手段は、コレクタが前記第１
のトランジスタのコレクタに接続され、エミッタが第４
の抵抗器を介してグランドに接続される第３のトランジ
スタと、電源と前記第３のトランジスタのベースとの間
に、直列接続された第５の抵抗器及び第６の抵抗器と、
前記第３のトランジスタのベースとグランド間に設けら
れた第７の抵抗器とダイオードとの直列回路と、前記第
５の抵抗器と第６の抵抗器との接続ノードの電圧を制御
する制御回路と、で構成したことを特徴とするものであ
り、叉、第３態様は、前記制御回路は、前記第５の抵抗
器と第６の抵抗器との接続ノードにコレクタが接続さ
れ、エミッタがグランドに接続され、ベースに制御電圧
が印加される第４のトランジスタで構成したことを特徴
とするものであり、叉、第４態様は、前記高周波信号増
幅用のトランジスタ及び前記第１乃至第４のトランジス
タは、ヘテロバイポーラトランジスタであることを特徴
とするものである。That is, a first aspect of the transistor bias circuit according to the present invention is a transistor bias circuit for amplifying a high frequency signal, in which a predetermined voltage is applied to the collector through a first resistor and the emitter is Is connected to the ground, and a predetermined voltage is applied to the collector through the second resistor, the emitter is connected to the base of the high frequency signal amplifying transistor, and the base is connected to the first transistor. A second transistor connected to the collector of the transistor, and a third transistor provided between the base of the first transistor and the emitter of the second transistor.
And a current mirror circuit composed of a resistor and a shunting means for flowing the current flowing through the first resistor to the ground between the collector of the first transistor and the ground. By controlling, it is characterized by controlling the base bias voltage of the transistor for high frequency signal amplification,
Further, in a second aspect, the flow dividing means is such that the collector is the first
Connected to the collector of the transistor of the
A third transistor connected to the ground via the resistor, and a fifth resistor and a sixth resistor connected in series between the power source and the base of the third transistor,
A series circuit of a seventh resistor and a diode provided between the base of the third transistor and the ground, and a control circuit for controlling the voltage of a connection node between the fifth resistor and the sixth resistor. According to the third aspect, in the control circuit, the collector is connected to the connection node of the fifth resistor and the sixth resistor, and the emitter is A fourth transistor connected to the ground and having a base to which a control voltage is applied, is characterized in that the fourth mode is the transistor for amplifying the high frequency signal and the first to fourth transistors. The transistor is a hetero bipolar transistor.
【０００７】[0007]
【発明の実施の形態】本発明に係わるトランジスタのバ
イアス回路は、高周波信号を増幅するトランジスタのバ
イアス回路であって、コレクタに第１の抵抗器を介して
所定の電圧が印加され、エミッタがグランドに接続され
る第１のトランジスタと、コレクタに第２の抵抗器を介
して所定の電圧が印加され、エミッタが前記高周波信号
増幅用のトランジスタのベースに接続され、ベースが前
記第１のトランジスタのコレクタに接続される第２のト
ランジスタと、前記第１のトランジスタのベースと前記
第２のトランジスタのエミッタ間に設けた第３の抵抗器
とからなるカレントミラー回路を設けると共に、前記第
１のトランジスタのコレクタとグランド間に、前記第１
の抵抗器を流れる電流をグランドに流す分流手段を設
け、この分流手段を流れる電流を制御することで、前記
高周波信号増幅用のトランジスタのベースバイアス電圧
を制御することを特徴とするものである。BEST MODE FOR CARRYING OUT THE INVENTION A transistor bias circuit according to the present invention is a transistor bias circuit for amplifying a high frequency signal, in which a predetermined voltage is applied to the collector through a first resistor and the emitter is grounded. A first transistor connected to the first transistor and a collector to which a predetermined voltage is applied via a second resistor, an emitter connected to the base of the high frequency signal amplification transistor, and a base connected to the first transistor. A current mirror circuit including a second transistor connected to the collector and a third resistor provided between the base of the first transistor and the emitter of the second transistor is provided, and the first transistor is provided. Between the collector and the ground of the first
It is characterized in that a shunting means for flowing the current flowing through the resistor to the ground is provided, and the base bias voltage of the transistor for amplifying the high frequency signal is controlled by controlling the current flowing through the shunting means.
【０００８】[0008]
【実施例】以下に、本発明に係わるトランジスタのバイ
アス回路の具体例を図１乃至図４を参照しながら詳細に
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A specific example of a transistor bias circuit according to the present invention will be described in detail below with reference to FIGS.
【０００９】図１（Ａ）は、本発明のバイアス回路の回
路図であって、これらの図には、高周波信号を増幅する
トランジスタ（Ｔｒ０）のバイアス回路であって、コレ
クタに第１の抵抗器（Ｒ１）を介して所定の電圧が印加
され、エミッタがグランドに接続される第１のトランジ
スタ（Ｔｒ１）と、コレクタに第２の抵抗器（Ｒ２）を
介して所定の電圧が印加され、エミッタが前記高周波信
号増幅用のトランジスタ（Ｔｒ０）のベースに接続さ
れ、ベースが前記第１のトランジスタ（Ｔｒ１）のコレ
クタに接続された第２のトランジスタ（Ｔｒ２）と、前
記第１のトランジスタ（Ｔｒ１）のベースと前記第２の
トランジスタ（Ｔｒ２）のエミッタ間に設けた第３の抵
抗器（Ｒ３）とからなるカレントミラー回路（１００）
を設けると共に、前記第１のトランジスタ（Ｔｒ１）の
コレクタとグランド間に、前記第１の抵抗器（Ｒ１）を
流れる電流をグランドに流す分流手段（２００）を設
け、この分流手段（２００）を流れる電流を制御するこ
とで、前記高周波信号増幅用のトランジスタ（Ｔｒ０）
のベースバイアス電圧を制御することを特徴とするトラ
ンジスタのバイアス回路が示され、又、前記分流手段
（２００）は、コレクタが前記第１のトランジスタ（Ｔ
ｒ１）のコレクタに接続され、エミッタが第４の抵抗器
（Ｒ４）を介してグランドに接続される第３のトランジ
スタ（Ｔｒ３）と、電源と前記第３のトランジスタ（Ｔ
ｒ３）のベースとの間に、直列接続された第５の抵抗器
（Ｒ５）及び第６の抵抗器（Ｒ６）と、前記第３のトラ
ンジスタ（Ｔｒ３）のベースとグランド間に設けられた
第７の抵抗器（Ｒ７）及びダイオード（Ｔｒ５）との直
列回路と、前記第５の抵抗器（Ｒ５）と第６の抵抗器
（Ｒ６）との接続ノード（Ｎ）の電圧を制御する制御回
路（２００Ａ）とで構成したことを特徴とするトランジ
スタのバイアス回路が示され、又、前記制御回路（２０
０Ａ）は、前記第５の抵抗器（Ｒ５）と第６の抵抗器
（Ｒ６）との接続ノード（Ｎ）にコレクタが接続され、
エミッタがグランドに接続され、ベースに制御電圧（Ｖ
ｇｃ）が印加される第４のトランジスタ（Ｔｒ４）で構
成したことを特徴とするトランジスタのバイアス回路が
示されている。FIG. 1A is a circuit diagram of a bias circuit of the present invention. In these figures, a bias circuit of a transistor (Tr0) for amplifying a high frequency signal is shown in which a first resistor is provided in a collector. A predetermined voltage is applied via a resistor (R1), a first transistor (Tr1) whose emitter is connected to ground, and a predetermined voltage is applied to a collector via a second resistor (R2), An emitter is connected to the base of the high frequency signal amplifying transistor (Tr0), and a base is connected to the collector of the first transistor (Tr1). A second transistor (Tr2) and the first transistor (Tr1) are connected. ) And a third resistor (R3) provided between the emitter of the second transistor (Tr2) and a current mirror circuit (100)
And a shunt means (200) for flowing a current flowing through the first resistor (R1) to the ground between the collector of the first transistor (Tr1) and the ground. The shunt means (200) is provided. The high-frequency signal amplification transistor (Tr0) is controlled by controlling the flowing current.
There is shown a transistor bias circuit characterized in that it controls the base bias voltage of the first transistor (T).
a third transistor (Tr3) connected to the collector of r1) and the emitter of which is connected to the ground via a fourth resistor (R4), a power supply and the third transistor (T3).
a fifth resistor (R5) and a sixth resistor (R6) connected in series with the base of r3), and a third resistor provided between the base of the third transistor (Tr3) and the ground. And a series circuit of a resistor (R7) and a diode (Tr5), and a control circuit for controlling the voltage of a connection node (N) between the fifth resistor (R5) and the sixth resistor (R6). (200A), a bias circuit of a transistor is shown, and the control circuit (20)
0A) has a collector connected to a connection node (N) between the fifth resistor (R5) and the sixth resistor (R6),
The emitter is connected to ground, and the control voltage (V
A bias circuit of a transistor is shown which is configured by a fourth transistor (Tr4) to which gc) is applied.
【００１０】以下に、本発明を更に詳細に説明する。The present invention will be described in more detail below.
【００１１】本発明は、入力（ＩＮ）から注入される高
周波信号を出力（ＯＵＴ）に増幅して出力するヘテロバ
イポーラトランジスタ（以下、本体トランジスタとい
う）（Ｔｒ０）のバイアスポイントを決定し、且つ、適
度な電力カーブを得ることを可能にした携帯電話機の出
力用のトランジスタのバイアス回路である。The present invention determines the bias point of a hetero-bipolar transistor (hereinafter referred to as body transistor) (Tr0) which amplifies and outputs a high frequency signal injected from an input (IN) to an output (OUT), and It is a bias circuit of an output transistor of a mobile phone, which makes it possible to obtain an appropriate power curve.
【００１２】本発明のバイアス回路において、例えば、
バイアス回路供給電圧（Ｖｓ１）を２．０Ｖ、バイアス
回路供給電圧（Ｖｓ２）を３．０Ｖを印加した場合、抵
抗器Ｒ１で選択されるリファレンス電流（Ｉ１）によ
り、本体トランジスタ（Ｔｒ０）に流れる電流が決定さ
れる。In the bias circuit of the present invention, for example,
When a bias circuit supply voltage (Vs1) of 2.0 V and a bias circuit supply voltage (Vs2) of 3.0 V are applied, a current flowing through the main body transistor (Tr0) by the reference current (I1) selected by the resistor R1. Is determined.
【００１３】このように構成したバイアス回路におい
て、ゲインコントロール端子の電圧（Ｖｇｃ）を、例え
ば、２Ｖに設定した場合、トランジスタ（Ｔｒ４）がオ
ンし、トランジスタ（Ｔｒ３）のベース電圧（Ｖ１）が
０Ｖに近くなることで、トランジスタ（Ｔｒ３）を流れ
る電流（Ｉ２）がカットオフする。In the bias circuit thus constructed, when the voltage (Vgc) at the gain control terminal is set to 2V, for example, the transistor (Tr4) is turned on and the base voltage (V1) of the transistor (Tr3) is 0V. The current (I2) that flows through the transistor (Tr3) is cut off by approaching the point.
【００１４】抵抗器（Ｒ１）を流れる電流を（Ｉ１）、
トランジスタ（Ｔｒ２）のベース電流を（Ｉ４）とした
時、Ｉ１＝Ｉ３＋Ｉ４となり、本体トランジスタ（Ｔｒ
０）に所定の電流が流れる。The current flowing through the resistor (R1) is (I1),
When the base current of the transistor (Tr2) is (I4), I1 = I3 + I4, and the body transistor (Tr2)
A predetermined current flows in 0).
【００１５】次に、ゲインコントロール電圧（Ｖｇｃ）
を、例えば、０Ｖに設定した場合、トランジスタ（ＴＲ
４）がオフする。このとき、バイアス回路供給電圧（Ｖ
ｓ２）から抵抗器（Ｒ５）、（Ｒ６）、（Ｒ７）、及
び、ダイオード接続されたトランジスタ（Ｔｒ５）を介
して分圧される電圧（Ｖ１）が、トランジスタ（Ｔｒ
３）のベースに印加される。そして、電圧（Ｖ１）が、
トランジスタ（Ｔｒ３）を十分オンさせる電圧となるよ
うに、各抵抗器の抵抗値、及びトランジスタ（Ｔｒ３）
のエミッタサイズを決定する。これにより、リファレン
ス電流（Ｉ１）は、トランジスタ（Ｔｒ３）に流れ込
み、トランジスタ（Ｔｒ１）のコレクタ電圧（Ｖ２）を
下げることで、トランジスタ（Ｔｒ２）、トランジスタ
（Ｔｒ１）がカットオフし、本体トランジスタ（Ｔｒ
０）もカットオフ状態に制御する。Next, the gain control voltage (Vgc)
Is set to, for example, 0 V, the transistor (TR
4) turns off. At this time, the bias circuit supply voltage (V
The voltage (V1) divided from the resistors (R5), (R6), (R7) and the diode-connected transistor (Tr5) from s2) is the transistor (Tr).
3) is applied to the base. And the voltage (V1) is
The resistance value of each resistor and the transistor (Tr3) so that the voltage is sufficient to turn on the transistor (Tr3).
Determines the emitter size of. As a result, the reference current (I1) flows into the transistor (Tr3) and lowers the collector voltage (V2) of the transistor (Tr1) to cut off the transistor (Tr2) and the transistor (Tr1).
0) is also controlled to the cutoff state.
【００１６】また、通常、へテロバイポーラトランジス
タは、ベース・エミッタ間電圧が１．２〜１．３Ｖ程度
でオンするが、ゲインコントロール端子（Ｖｇｃ）電圧
が、０Ｖから２Ｖへと上昇するにつれて、トランジスタ
（Ｔｒ３）の電流（Ｉ２）が徐々に減少し、これに従
い、トランジスタ（Ｔｒ１）の電流（Ｉ３）が徐々に増
加するので、本体トランジスタ（Ｔｒ０）のコレクタ電
流も緩やかに上昇する。この状態は、図４に示されてい
る。Normally, the hetero-bipolar transistor turns on when the base-emitter voltage is about 1.2 to 1.3 V, but as the gain control terminal (Vgc) voltage rises from 0 V to 2 V. Since the current (I2) of the transistor (Tr3) gradually decreases and the current (I3) of the transistor (Tr1) gradually increases accordingly, the collector current of the main body transistor (Tr0) also gently increases. This state is shown in FIG.
【００１７】図２には、ゲインコントロール電圧（Ｖｇ
ｃ）に対する本体トランジスタ（Ｔｒ０）のベース電圧
（Ｖｂｂ）の関係を示すカーブ（１）及びゲインコント
ロール電圧（Ｖｇｃ）に対する本体トランジスタ（Ｔｒ
０）のコレクタ電流の関係を示すカーブ（２）が示され
ている。In FIG. 2, the gain control voltage (Vg
curve (1) showing the relationship of the base voltage (Vbb) of the body transistor (Tr0) with respect to c) and the body transistor (Tr) with respect to the gain control voltage (Vgc).
A curve (2) showing the relationship of the collector current of (0) is shown.
【００１８】図３には、ゲインコントロール電圧（Ｖｇ
ｃ）に対するトランジスタ（Ｔｒ３）のベース電圧（Ｖ
１）の関係を示すカーブ（３）及びゲインコントロール
電圧（Ｖｇｃ）に対するトランジスタ（Ｔｒ１）のコレ
クタ電圧（Ｖ２）の関係を示すカーブ（４）が示されて
いる。FIG. 3 shows the gain control voltage (Vg
c) the base voltage (V) of the transistor (Tr3)
A curve (3) showing the relationship of 1) and a curve (4) showing the relationship of the collector voltage (V2) of the transistor (Tr1) with respect to the gain control voltage (Vgc) are shown.
【００１９】図４には、ゲインコントロール電圧（Ｖｇ
ｃ）に対する電流（Ｉ１）、（Ｉ２）、（Ｉ３）、（Ｉ
４）の関係を示すそれぞれのカーブ（５）〜（８）が示
されている。FIG. 4 shows the gain control voltage (Vg
Currents (I1), (I2), (I3), (I) for c)
Curves (5) to (8) showing the relationship of 4) are shown.
【００２０】これらの図から明らかなように、トランジ
スタ（Ｔｒ１）を流れる電流（Ｉ３）の変化に従って、
本体トランジスタ（Ｔｒ０）のコレクタ電流が穏やかに
変化しているのがわかる。As is apparent from these figures, according to the change of the current (I3) flowing through the transistor (Tr1),
It can be seen that the collector current of the body transistor (Tr0) is changing gently.
【００２１】上記したカレントミラー回路の他、図１
（Ｂ）に示したようなカレントミラー回路を用いても、
本発明の目的を達成することが出来る。In addition to the current mirror circuit described above, FIG.
Even if the current mirror circuit as shown in FIG.
The object of the present invention can be achieved.
【００２２】なお、抵抗器（Ｒ３）は、高周波信号が、
カレントミラー回路に混入することを阻止するために設
けた抵抗器である。The resistor (R3) receives a high frequency signal,
This is a resistor provided to prevent the current mirror circuit from being mixed.
【００２３】[0023]
【発明の効果】本発明に係わるトランジスタのバイアス
回路は、上述のように構成したので、ＨＢＴのような急
峻な伝達特性を持ったトランジスタに緩やかなコレクタ
電流カーブを与えることで、パワー動作させたときのパ
ワースロープを緩やかにし、携帯電話機のパワーコント
ロールを容易にすることを可能にした。Since the bias circuit of the transistor according to the present invention is configured as described above, the transistor having a steep transfer characteristic such as HBT is caused to perform power operation by giving a gentle collector current curve. We have made it possible to ease the power control of mobile phones by making the power slope slower.
【図１】本発明に係わるトランジスタのバイアス回路の
回路図である。FIG. 1 is a circuit diagram of a transistor bias circuit according to the present invention.
【図２】ゲインコントロール電圧（Ｖｇｃ）に対する本
体トランジスタ（Ｔｒ０）のベース電圧（Ｖｂｂ）の関
係、及び、ゲインコントロール電圧（Ｖｇｃ）に対する
本体トランジスタ（Ｔｒ０）のコレクタ電流の関係を示
すグラフである。FIG. 2 is a graph showing a relation of a base voltage (Vbb) of a body transistor (Tr0) with respect to a gain control voltage (Vgc) and a relation of a collector current of the body transistor (Tr0) with respect to a gain control voltage (Vgc).
【図３】ゲインコントロール電圧（Ｖｇｃ）に対するト
ランジスタ（Ｔｒ３）のベース電圧（Ｖ１）の関係、及
び、ゲインコントロール電圧（Ｖｇｃ）に対するトラン
ジスタ（Ｔｒ１）のコレクタ電圧（Ｖ２）の関係を示す
グラフである。FIG. 3 is a graph showing a relationship of a base voltage (V1) of a transistor (Tr3) with respect to a gain control voltage (Vgc) and a relationship of a collector voltage (V2) of a transistor (Tr1) with respect to a gain control voltage (Vgc). .
【図４】ゲインコントロール電圧（Ｖｇｃ）に対する各
部の電流の関係を示すグラフである。FIG. 4 is a graph showing a relation of a current of each part with respect to a gain control voltage (Vgc).
【図５】（Ａ）は、ＨＢＴ（ヘテロバイポーラトランジ
スタ）の伝達特性、（Ｂ）は、その測定回路を示す図で
ある。FIG. 5A is a transfer characteristic of an HBT (hetero bipolar transistor), and FIG. 5B is a diagram showing a measuring circuit thereof.
Ｔｒ０ 高周波信号増幅用のトランジスタ（本体トラン
ジスタ）
Ｔｒ１〜Ｔｒ５ トランジスタ
Ｒ１〜Ｒ７ 抵抗器
Ｉ１〜Ｉ４ 電流
１００ カレントミラー回路
２００ 分流手段
２００Ａ 制御回路Tr0 Transistor for amplifying high frequency signal (main body transistor) Tr1 to Tr5 Transistors R1 to R7 Resistors I1 to I4 Current 100 Current mirror circuit 200 Dividing means 200A Control circuit
フロントページの続き Ｆターム(参考） 5J091 AA01 AA41 AA58 CA00 CA81 FA10 HA02 HA06 HA19 HA25 KA00 KA09 KA12 MA22 SA13 TA02 UW08 5J092 AA01 AA41 AA58 CA00 CA81 FA10 HA02 HA06 HA19 HA25 KA00 KA09 KA12 MA22 SA13 TA02 VL08 5J500 AA01 AA41 AA58 AC00 AC81 AF10 AH02 AH06 AH19 AH25 AK00 AK09 AK12 AM22 AS13 AT02 LV08 WU08 Continued front page F term (reference) 5J091 AA01 AA41 AA58 CA00 CA81 FA10 HA02 HA06 HA19 HA25 KA00 KA09 KA12 MA22 SA13 TA02 UW08 5J092 AA01 AA41 AA58 CA00 CA81 FA10 HA02 HA06 HA19 HA25 KA00 KA09 KA12 MA22 SA13 TA02 VL08 5J500 AA01 AA41 AA58 AC00 AC81 AF10 AH02 AH06 AH19 AH25 AK00 AK09 AK12 AM22 AS13 AT02 LV08 WU08
Claims (4)
イアス回路であって、 コレクタに第１の抵抗器を介して所定の電圧が印加さ
れ、エミッタがグランドに接続される第１のトランジス
タと、コレクタに第２の抵抗器を介して所定の電圧が印
加され、エミッタが前記高周波信号増幅用のトランジス
タのベースに接続され、ベースが前記第１のトランジス
タのコレクタに接続される第２のトランジスタと、前記
第１のトランジスタのベースと前記第２のトランジスタ
のエミッタ間に設けた第３の抵抗器とからなるカレント
ミラー回路を設けると共に、 前記第１のトランジスタのコレクタとグランド間に、前
記第１の抵抗器を流れる電流をグランドに流す分流手段
を設け、この分流手段を流れる電流を制御することで、
前記高周波信号増幅用のトランジスタのベースバイアス
電圧を制御することを特徴とするトランジスタのバイア
ス回路。1. A bias circuit of a transistor for amplifying a high-frequency signal, wherein a predetermined voltage is applied to the collector through a first resistor and the emitter is connected to the ground, and the collector is connected to the ground. A predetermined voltage is applied through a second resistor, an emitter is connected to the base of the high-frequency signal amplification transistor, and a base is connected to the collector of the first transistor; A current mirror circuit including a base of the first transistor and a third resistor provided between the emitter of the second transistor is provided, and the first resistor is provided between the collector of the first transistor and the ground. By providing a shunting means for flowing the current flowing through the container to the ground and controlling the current flowing through this shunting means,
A bias circuit for a transistor, which controls a base bias voltage of the transistor for amplifying a high frequency signal.
れ、エミッタが第４の抵抗器を介してグランドに接続さ
れる第３のトランジスタと、 電源と前記第３のトランジスタのベースとの間に直列接
続された第５の抵抗器及び第６の抵抗器と、 前記第３のトランジスタのベースとグランド間に設けら
れた第７の抵抗器とダイオードとの直列回路と、 前記第５の抵抗器と第６の抵抗器との接続ノードの電圧
を制御する制御回路と、 で構成したことを特徴とする請求項１記載のトランジス
タのバイアス回路。2. The shunting means comprises: a third transistor having a collector connected to the collector of the first transistor and an emitter connected to the ground through a fourth resistor; a power supply and the third transistor. A fifth resistor and a sixth resistor connected in series with the base of the transistor, and a series circuit of a seventh resistor and a diode provided between the base of the third transistor and the ground, 2. The bias circuit for a transistor according to claim 1, further comprising: a control circuit that controls a voltage of a connection node between the fifth resistor and the sixth resistor.
６の抵抗器との接続ノードにコレクタが接続され、エミ
ッタがグランドに接続され、ベースに制御電圧が印加さ
れる第４のトランジスタで構成したことを特徴とする請
求項２記載のトランジスタのバイアス回路。3. A fourth control circuit in which a collector is connected to a connection node between the fifth resistor and a sixth resistor, an emitter is connected to ground, and a control voltage is applied to a base. The bias circuit for a transistor according to claim 2, wherein the bias circuit comprises a transistor.
び前記第１乃至第４のトランジスタは、ヘテロバイポー
ラトランジスタであることを特徴とする請求項３記載の
トランジスタのバイアス回路。4. The bias circuit for a transistor according to claim 3, wherein the high frequency signal amplifying transistor and the first to fourth transistors are hetero bipolar transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324116A JP3892273B2 (en) | 2001-10-22 | 2001-10-22 | Transistor bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324116A JP3892273B2 (en) | 2001-10-22 | 2001-10-22 | Transistor bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133866A true JP2003133866A (en) | 2003-05-09 |
| JP3892273B2 JP3892273B2 (en) | 2007-03-14 |
Family
ID=19140901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001324116A Expired - Fee Related JP3892273B2 (en) | 2001-10-22 | 2001-10-22 | Transistor bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892273B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142514A (en) * | 2005-11-15 | 2007-06-07 | Nec Electronics Corp | Variable gain power amplifier |
-
2001
- 2001-10-22 JP JP2001324116A patent/JP3892273B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142514A (en) * | 2005-11-15 | 2007-06-07 | Nec Electronics Corp | Variable gain power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3892273B2 (en) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319265A (en) | Comparator with hysteresis | |
| US9571139B2 (en) | Reference circuits for biasing radio frequency electronics | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| US7292104B1 (en) | Variable gain amplifier | |
| CN113193841A (en) | Amplifier bias circuit with enable control | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| ATE292857T1 (en) | HIGH FREQUENCY AMPLIFIER CIRCUIT WITH NEGATIVE IMPEDANCE CANCELLATION | |
| US6639452B2 (en) | Active bias circuit having Wilson and Widlar configurations | |
| JP3892273B2 (en) | Transistor bias circuit | |
| US7667532B1 (en) | Bias control system for a power amplifier | |
| CN214675078U (en) | Amplifier bias circuit with enable control | |
| JP2003273660A (en) | High frequency amplifier | |
| US7952342B2 (en) | Constant current source apparatus | |
| KR101258281B1 (en) | Voltage to current converter and method for converting | |
| US6803821B1 (en) | Switchable amplifier circuit having reduced shutdown current | |
| JPH03228409A (en) | High frequency power amplifier | |
| JPH0575408A (en) | Voltage transition circuit | |
| JPS6324663Y2 (en) | ||
| JP2914145B2 (en) | Pulse output circuit | |
| CN112436808A (en) | Multi-mode control bias circuit | |
| JPH0746051A (en) | Bias circuit of fet | |
| JPS625538B2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2777002B2 (en) | Motor drive | |
| EP1052771A3 (en) | A high frequency signal amplifying circuit and a receiver using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |