JP2003133737A - Multilayer wiring board and method of manufacturing the same - Google Patents
Multilayer wiring board and method of manufacturing the sameInfo
- Publication number
- JP2003133737A JP2003133737A JP2001330240A JP2001330240A JP2003133737A JP 2003133737 A JP2003133737 A JP 2003133737A JP 2001330240 A JP2001330240 A JP 2001330240A JP 2001330240 A JP2001330240 A JP 2001330240A JP 2003133737 A JP2003133737 A JP 2003133737A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- metal
- insulating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば、多層配線
基板及び半導体素子収納用パッケージなどに適した多層
配線基板とその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-layer wiring board suitable for, for example, a multi-layer wiring board and a package for accommodating semiconductor elements, and a manufacturing method thereof.
【０００２】[0002]
【従来技術】近年、電子機器は小型化が進んでいるが、
近年携帯情報端末の発達や、コンピューターを持ち運ん
で操作するいわゆるモバイルコンピューティングの普及
によってさらに小型、薄型且つ高精細の多層配線基板が
求められる傾向にある。2. Description of the Related Art Recently, electronic devices have been downsized,
In recent years, with the development of portable information terminals and the spread of so-called mobile computing in which a computer is carried and operated, there is a tendency for a smaller, thinner, and higher-definition multilayer wiring board.
【０００３】また、通信機器に代表されるように、高速
動作が求められる電子機器が広く使用されるようになっ
てきた。高速動作が求められるということは、高い周波
数の信号に対し、正確なスイッチングが可能であるなど
多種な要求を含んでいる。そのような電子機器に対応す
るため、高速な動作に適した多層プリント配線板が求め
られている。In addition, electronic devices which are required to operate at high speed, such as communication devices, have come into wide use. The demand for high-speed operation includes various requirements such as accurate switching for high-frequency signals. In order to support such electronic devices, a multilayer printed wiring board suitable for high-speed operation is required.
【０００４】高速な動作を行うためには、配線の長さを
短くし、電気信号の伝播に要する時間を短縮することが
必要である。配線の長さを短縮するために、配線の幅を
細くし、配線の間隙を小さくするという、小型、薄型且
つ高精細の多層配線基板が求められる傾向にある。In order to operate at high speed, it is necessary to shorten the length of wiring and shorten the time required for electric signal propagation. In order to reduce the length of the wiring, the width of the wiring is made narrower and the gap between the wirings is made smaller, and there is a tendency for a small, thin and high-definition multilayer wiring board.
【０００５】そのような高密度配線の要求に対応するた
め、ビルドアップ法と呼ばれる製造方法が用いられてい
る。ビルドアップ法の基本構造としては、ＪＰＣＡ規格
では（１）ベース＋ビルドアップ法、（２）全層ビルド
アップ法の２種類に分類されている。In order to meet such a demand for high-density wiring, a manufacturing method called a build-up method is used. The basic structure of the build-up method is classified into two types in the JPCA standard: (1) base + build-up method and (2) full-layer build-up method.
【０００６】（１）ベース＋ビルドアップ法は、両面銅
張ガラスエポキシ基板などの絶縁基板の表面に導体配線
層やスルーホール導体などが形成されたコア基板表面に
感光性樹脂を塗布後、露光現象して貫通孔を形成した
後、感光性絶縁層の表面全面に銅などのメッキ層を施
し、その後、メッキ層に感光性レジストを塗布し、回路
パターンを露光、現像した後、非レジスト形成部をエッ
チングして回路を形成した後、レジストを除去して導体
配線層を作製したもので、この工程を繰り返して多層化
するものである。(1) In the base + buildup method, a photosensitive resin is applied on the surface of a core substrate having conductor wiring layers and through-hole conductors formed on the surface of an insulating substrate such as a double-sided copper-clad glass epoxy substrate, and then exposed. After forming a through hole by forming a phenomenon, a plating layer such as copper is applied to the entire surface of the photosensitive insulating layer, and then a photosensitive resist is applied to the plating layer, and the circuit pattern is exposed and developed, and then a non-resist formation is performed. The parts are etched to form a circuit, and then the resist is removed to form a conductor wiring layer. This process is repeated to form a multilayer structure.
【０００７】また、（２）全層ビルドアップの製造方法
は、例えば特許２５８７５９３号の様に、絶縁シートに
レーザーなどで貫通孔を形成し、その貫通孔内に導電性
ペーストを充填することにより絶縁シートの表面に形成
された導体配線層を電気的に接続して配線シートを形成
し、このように作製した配線シートを繰り返して形成し
て多層化するものである。Further, (2) a method for manufacturing a full-layer buildup is to form a through hole in an insulating sheet by a laser and fill the through hole with a conductive paste as disclosed in Japanese Patent No. 2587593. The conductor wiring layer formed on the surface of the insulating sheet is electrically connected to form a wiring sheet, and the wiring sheet thus produced is repeatedly formed to form a multilayer.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、（１）
ベース＋ビルドアップ法では、絶縁シートとして感光性
エポキシ樹脂などが多用されるが、エポキシ樹脂はもと
もとガラス転移点が低い上に感光性としたことで吸水率
が増加し、高温高湿放置で絶縁性が低下するなど信頼性
が低下しやすいために、アリル化ポリフェニレンエーテ
ル（Ａ−ＰＰＥ）樹脂やＢＴレジンといったエポキシ樹
脂より吸水率の低い樹脂を用いるが、吸水率の低い樹脂
は極性が低くなるため、極性の高い金属表面との濡れ性
が悪くなり、絶縁層と導体配線層の界面が弱くなり、特
性劣化の要因となる水分等を非常に通しやすくなる。ま
た、貫通孔の径を小さくした場合には、バイア導体の抵
抗上昇等の問題が顕著に現れ、高密度配線基板を作製す
るための大きな障害となっていた。[Problems to be Solved by the Invention] However, (1)
In the base + build-up method, a photosensitive epoxy resin is often used as an insulating sheet, but the epoxy resin originally has a low glass transition point, and since it is made photosensitive, the water absorption rate increases, and it is insulated by leaving it at high temperature and high humidity. Since the reliability such as the deterioration of the property is likely to decrease, a resin having a lower water absorption rate than an epoxy resin such as an allylated polyphenylene ether (A-PPE) resin or a BT resin is used, but a resin having a low water absorption rate has a low polarity. Therefore, the wettability with a highly polar metal surface is deteriorated, the interface between the insulating layer and the conductor wiring layer is weakened, and it becomes very easy for moisture or the like, which causes deterioration of characteristics, to pass through. Further, when the diameter of the through hole is reduced, a problem such as an increase in the resistance of the via conductor appears conspicuously, which has been a major obstacle for manufacturing a high-density wiring board.
【０００９】また、前記（２）全層ビルドアップ法で
は、バイア導体を、貫通孔内への導電性ペーストの充填
によって形成するものの高温放置、ＰＣＴ等の信頼性試
験においてバイア導体が酸化し、電気抵抗が上昇すると
いう問題がある。また、バイア導体のピッチを狭くした
場合には、バイア導体間の絶縁抵抗が低下するという問
題があった。これは、導体配線層やバイア導体と絶縁樹
脂との界面が弱く水分等の劣化の要因となるものが通り
やすい。また、樹脂中を通ってきた水分がバイア導体内
部に直接侵入してくるために発生していると考えられ
る。Further, in the above (2) full-layer build-up method, although the via conductor is formed by filling the through hole with the conductive paste, the via conductor is oxidized in a reliability test such as standing at high temperature or PCT, There is a problem that the electric resistance increases. Further, when the pitch of the via conductors is narrowed, there is a problem that the insulation resistance between the via conductors is reduced. This is because the interface between the conductor wiring layer or the via conductor and the insulating resin is weak and causes deterioration of moisture or the like, which easily passes through. In addition, it is considered that the water that has passed through the resin is directly generated inside the via conductor.
【００１０】従って、本発明は、上記のような課題を解
決することを目的とするものであり、具体的には、バイ
ア導体と導体配線層との接続信頼性を向上させ、過酷な
環境下においても特性劣化のない高信頼性の多層配線基
板と、これを容易に製造することのできる多層配線基板
の製造方法を提供することを目的とするものである。Therefore, the present invention is intended to solve the above-mentioned problems, and more specifically, it improves the connection reliability between the via conductor and the conductor wiring layer in a harsh environment. Also in the above, it is an object of the present invention to provide a highly reliable multilayer wiring board without characteristic deterioration and a method of manufacturing the multilayer wiring board which can be easily manufactured.
【００１１】[0011]
【課題を解決するための手段】本発明の多層配線基板
は、少なくとも熱硬化性樹脂を含む複数の絶縁層を積層
して形成された絶縁基板と、該絶縁層の表面あるいは絶
縁層間に形成され複数の導体配線層と、少なくとも２つ
の導体配線層を接続するために前記絶縁層に形成された
貫通孔に金属粉末および有機成分を含む導体成分を充填
してなるバイア導体とを具備する多層配線基板におい
て、前記導体配線層の少なくとも前記絶縁層と接触する
面に、亜鉛、クロム、ニッケルから選ばれる少なくとも
１種の金属層が形成されており、前記導体配線層の前記
バイア導体の両端で接続される２つの導体配線層のうち
少なくとも片方の導体配線層における接続面に前記金属
層が形成されていないか、前記絶縁層と接触する面にお
ける厚みよりも薄い金属層が形成されていることを特徴
とするものである。A multilayer wiring board of the present invention is formed by laminating a plurality of insulating layers containing at least a thermosetting resin, and a surface of the insulating layer or between insulating layers. Multilayer wiring including a plurality of conductor wiring layers and a via conductor formed by filling a through hole formed in the insulating layer for connecting at least two conductor wiring layers with a metal powder and a conductor component containing an organic component In the substrate, at least one metal layer selected from zinc, chromium, and nickel is formed on at least a surface of the conductor wiring layer that is in contact with the insulating layer, and is connected at both ends of the via conductor of the conductor wiring layer. The metal layer is not formed on the connection surface of at least one of the two conductor wiring layers to be formed, or the metal is thinner than the thickness of the surface in contact with the insulating layer. It is characterized in that the layers are formed.
【００１２】また、本発明の多層配線基板は、両端にお
けるバイア径が異なるバイア導体を有し、そのバイア導
体におけるバイア径の小さい端部側の導体配線層との接
続面には前記金属層が形成されていないか、前記絶縁層
と接触する面における厚みよりも薄い金属層が形成され
ていることによって径の小さい端部側の導体配線層凹部
に絶縁層中の熱硬化性樹脂が残存することによって、バ
イア径が小さい端部側の導体配線層との接続信頼性を高
めることができる。Further, the multilayer wiring board of the present invention has via conductors having different via diameters at both ends, and the metal layer is provided on the connection surface with the conductor wiring layer on the end side of the via conductor having the smaller via diameter. The thermosetting resin in the insulating layer remains in the concave portion of the conductor wiring layer on the end side having a small diameter because it is not formed or a metal layer thinner than the thickness in contact with the insulating layer is formed. As a result, the reliability of connection with the conductor wiring layer on the end side where the via diameter is small can be improved.
【００１３】なお、導体配線層の表面の金属層は電解め
っきにより形成されたものである。The metal layer on the surface of the conductor wiring layer is formed by electrolytic plating.
【００１４】また、バイア導体には、導体成分として、
少なくとも金、銀、銅、アルミニウムから選ばれる少な
くとも１種の低抵抗金属と、錫、ビスマス、インジウム
から選ばれる少なくとも１種の低融点金属を含むことに
よって、導体配線層との接続信頼性を高めることがで
き、特に前記導体配線層を構成する金属と前記低融点金
属とが化合物を形成していることが望ましい。In the via conductor, as a conductor component,
By including at least one low resistance metal selected from gold, silver, copper and aluminum and at least one low melting point metal selected from tin, bismuth and indium, the connection reliability with the conductor wiring layer is improved. In particular, it is desirable that the metal forming the conductor wiring layer and the low melting point metal form a compound.
【００１５】なお、導体配線層の少なくとも前記絶縁層
と接触する面に形成された金属層の厚みは、５〜１００
ｎｍが適当である。The thickness of the metal layer formed on at least the surface of the conductor wiring layer in contact with the insulating layer is 5 to 100.
nm is suitable.
【００１６】また、本発明の多層配線基板の製造方法に
おいては、（ａ）半硬化状態の第１の絶縁シートの表面
に、両面に亜鉛、クロム、ニッケルから選ばれる少なく
とも１種の金属層が形成された金属箔をパターン加工し
た第１の導体配線層を形成する工程と、（ｂ）前記第１
の絶縁シートの表面に半硬化状態の熱硬化性樹脂を含む
第２の絶縁シートを熱圧着する工程と、（ｃ）前記第２
の絶縁シートの所定箇所にレーザーを照射して貫通孔を
形成するとともに、前記第１の導体配線層表面の前記金
属層を除去するか、またはその厚みを減じる工程と、
（ｄ）（ｃ）で形成した貫通孔に金属粉末と有機成分を
含む導体ペーストを充填してバイア導体を形成する工程
と、（ｅ）前記バイア導体が形成された第２の絶縁シー
トの表面に、両面に亜鉛、クロム、ニッケルから選ばれ
る少なくとも１種の金属層が形成された金属箔をパター
ン加工した第２の導体配線層を形成する工程と、（ｆ）
前記半硬化状態の第１の絶縁シートと第２の絶縁シート
を一括で硬化する工程と、を具備することを特徴とする
ものである。なお、前記金属箔表面の金属層は、電解め
っきにより形成されたものであることが望ましい。Further, in the method for producing a multilayer wiring board of the present invention, (a) at least one metal layer selected from zinc, chromium and nickel is formed on both surfaces of the surface of the first insulating sheet in a semi-cured state. Forming a first conductor wiring layer by patterning the formed metal foil; and (b) the first conductor wiring layer.
Thermocompression-bonding a second insulating sheet containing a semi-cured thermosetting resin on the surface of the insulating sheet of (c) the second
A step of irradiating a predetermined portion of the insulating sheet with a laser to form a through hole, and removing the metal layer on the surface of the first conductor wiring layer or reducing the thickness thereof;
(D) a step of filling the through holes formed in (c) with a conductor paste containing metal powder and an organic component to form a via conductor; and (e) a surface of the second insulating sheet on which the via conductor is formed. And (f) a step of forming a second conductor wiring layer by patterning a metal foil on which at least one metal layer selected from zinc, chromium, and nickel is formed on both sides.
A step of collectively curing the first insulating sheet and the second insulating sheet in the semi-cured state. The metal layer on the surface of the metal foil is preferably formed by electrolytic plating.
【００１７】また、前記半硬化状態の第１の絶縁シート
と第２の絶縁シートを一括で硬化するときに、前記導体
配線層を構成する金属と前記低融点金属との化合物が形
成されることが望ましい。Further, when the first insulating sheet and the second insulating sheet in the semi-cured state are collectively cured, a compound of the metal forming the conductor wiring layer and the low melting point metal is formed. Is desirable.
【００１８】上記本発明の多層配線基板は、導体配線層
の絶縁層と接触する面に、耐酸化性に優れた亜鉛、クロ
ム、ニッケルから選ばれる少なくとも１種の金属層を形
成することによって、外部または絶縁層を通じた腐食
が、導体配線層と絶縁層との界面を介して進行し、酸化
作用がバイア導体にまで達するのを抑制することができ
る。In the above-mentioned multilayer wiring board of the present invention, by forming at least one kind of metal layer selected from zinc, chromium and nickel having excellent oxidation resistance on the surface of the conductor wiring layer which is in contact with the insulating layer, Corrosion through the outside or the insulating layer can be suppressed from proceeding through the interface between the conductor wiring layer and the insulating layer and the oxidizing action reaching the via conductor.
【００１９】また、バイア導体と導体配線層との接続部
においては、これら耐酸化性に優れた金属層は接続抵抗
の点からは存在しない方がよく、金属層が除去されてい
るか、存在してもその厚みを薄くすることによって、バ
イア導体と導体配線層との接続信頼性を高めることがで
き、バイア導体と導体配線層を含めた回路の断線や抵抗
変化のない高信頼性の多層配線基板を得ることができ
る。In addition, in the connection portion between the via conductor and the conductor wiring layer, it is preferable that these metal layers having excellent oxidation resistance do not exist in terms of connection resistance, and the metal layer is removed or exists. However, by reducing the thickness, it is possible to improve the connection reliability between the via conductor and the conductor wiring layer, and a highly reliable multi-layer wiring without disconnection of the circuit including the via conductor and the conductor wiring layer or resistance change. A substrate can be obtained.
【００２０】また、本発明の製造方法によれば、導体配
線層間を接続するための貫通孔をレーザー照射によって
形成しているため、感光性樹脂を使用する必要がなく、
絶縁層材料としてガラス転移点が高く、吸水率の小さい
などの材料特性に優れた任意の絶縁材料を選定できる。
また、バイア導体と導体配線層の接続部において導体配
線層の表面に形成された耐蝕性に優れた金属層をレーザ
ー照射によって局所的に除去することができ、導体配線
層とバイア導体の金属成分同士を直接的に接続すること
ができるとともに、一部、化合物を形成することによっ
て、さらに過酷な環境下においても良好な電気的接続を
保つことができる。Further, according to the manufacturing method of the present invention, since the through holes for connecting the conductor wiring layers are formed by laser irradiation, it is not necessary to use a photosensitive resin,
As the insulating layer material, any insulating material having a high glass transition point and a low water absorption rate and excellent material properties can be selected.
Further, the metal layer having excellent corrosion resistance formed on the surface of the conductor wiring layer at the connection portion between the via conductor and the conductor wiring layer can be locally removed by laser irradiation, and the metal component of the conductor wiring layer and the via conductor can be removed. Not only can they be directly connected to each other, but by forming a part of the compound, good electrical connection can be maintained even in a more severe environment.
【００２１】[0021]
【発明の実施の形態】本発明の多層配線基板を製造方法
とあわせて図面をもとに説明する。図１は、本発明にお
ける多層配線基板を説明するための概略断面図である。BEST MODE FOR CARRYING OUT THE INVENTION A multilayer wiring board of the present invention will be described together with a manufacturing method with reference to the drawings. FIG. 1 is a schematic sectional view for explaining a multilayer wiring board according to the present invention.
【００２２】この図１の多層配線基板は、絶縁層が複数
積層された絶縁基板１の表面や内部に導体配線層２やバ
イア導体３が形成されたコア基板Ａの表裏に、薄層の絶
縁層４と、微細なパターンからなる導体配線層５および
バイア導体６が形成された多層配線層Ｂを具備したもの
である。なお、上記のバイア導体３、６はいずれも金属
粉末および有機樹脂を含む導体成分を貫通孔内に充填す
ることによって形成されたものである。In the multilayer wiring board of FIG. 1, a thin layer of insulation is formed on the front and back of a core board A having conductor wiring layers 2 and via conductors 3 formed on the surface and inside of an insulation board 1 having a plurality of insulating layers laminated. The layer 4 and the multilayer wiring layer B in which the conductor wiring layer 5 and the via conductor 6 each having a fine pattern are formed are provided. Each of the via conductors 3 and 6 is formed by filling the through hole with a conductor component containing a metal powder and an organic resin.
【００２３】図２に、図１の多層配線基板における多層
配線層Ｂの要部拡大断面図を示す。この図２に示すよう
に、多層配線層Ｂにおける導体配線層５の絶縁層４との
接触する面には、耐酸化性に優れた亜鉛、クロム、ニッ
ケルから選ばれる少なくとも１種の金属層７が形成され
ている。導体配線層５の絶縁層４との接触する面にこの
ような金属層７を形成することによって、湿度の高い環
境下においても導体配線層５の金属がイオンとして樹脂
中へのマイグレーションを防止したり、絶縁樹脂との密
着力を高めることができる。また、外部または絶縁層を
通じた腐食が、導体配線層と絶縁層との界面を介して進
行し、酸化作用がバイア導体にまで達するのを抑制する
ことができる。FIG. 2 shows an enlarged cross-sectional view of a main part of the multilayer wiring layer B in the multilayer wiring board of FIG. As shown in FIG. 2, at least one metal layer 7 selected from zinc, chromium, and nickel having excellent oxidation resistance is provided on the surface of the multilayer wiring layer B which is in contact with the insulating layer 4 of the conductor wiring layer 5. Are formed. By forming such a metal layer 7 on the surface of the conductor wiring layer 5 in contact with the insulating layer 4, the metal of the conductor wiring layer 5 is prevented from migrating into the resin as ions even in a high humidity environment. In addition, the adhesion with the insulating resin can be enhanced. In addition, it is possible to prevent the corrosion that occurs outside or through the insulating layer from proceeding through the interface between the conductor wiring layer and the insulating layer and the oxidizing action reaching the via conductor.
【００２４】この金属層７の厚みは、かかる効果を得る
ために５ｎｍ以上の厚みで存在すればよいが、厚く成り
すぎると、金属箔自体の抵抗率が上昇するために、信号
の伝送損失が発生してしまうために、その厚みは１００
ｎｍ以下であることが望ましい。特に１０ｎｍ以上、５
０ｎｍ以下であることが望ましい。The metal layer 7 may have a thickness of 5 nm or more in order to obtain such an effect, but if it is too thick, the resistivity of the metal foil itself rises, resulting in signal transmission loss. Since it occurs, its thickness is 100
It is desirable that the thickness is less than or equal to nm. Especially 10 nm or more, 5
It is preferably 0 nm or less.
【００２５】また、本発明においては、多層配線層Ｂに
おける導体配線層５のバイア導体６との接続部表面にお
いては、前記金属層７が形成されていないか、またはそ
の金属層７の厚みが前記絶縁層と接触する面に形成され
ている厚みよりも薄いことが特徴である。これによっ
て、電気抵抗の比較的大きい亜鉛、クロム、ニッケルな
どの介在を少なくすることによって、前記導体配線層５
とバイア導体６中の金属成分とが直接的に接触すること
ができるために、導体配線層５とバイア導体６との接続
抵抗を低減することができ接続信頼性を高めることがで
きる。Further, in the present invention, the metal layer 7 is not formed on the surface of the connecting portion of the conductor wiring layer 5 in the multilayer wiring layer B with the via conductor 6, or the thickness of the metal layer 7 is small. It is characterized in that it is thinner than the thickness formed on the surface in contact with the insulating layer. As a result, the inclusion of zinc, chromium, nickel, etc., which has a relatively large electric resistance, is reduced, so that the conductor wiring layer 5
Since the metal component in the via conductor 6 can directly contact with each other, the connection resistance between the conductor wiring layer 5 and the via conductor 6 can be reduced, and the connection reliability can be improved.
【００２６】また、このバイア導体６をレーザー光で形
成した場合、レーザー光の入射側と出射側でバイア径が
異なり、出射側の径が小さくバイア導体６と導体配線層
５との接触面積が小さくなるために、導体配線層５との
接続信頼性が劣化しやすいことから、このバイア径の小
さい端部側での導体配線層５との接続部が上記の構造か
らなることが望ましい。When the via conductor 6 is formed by laser light, the via diameter is different between the laser light incident side and the laser light emitting side, and the diameter on the emitting side is small, and the contact area between the via conductor 6 and the conductor wiring layer 5 is small. Since the connection reliability with the conductor wiring layer 5 is likely to deteriorate due to the reduction in size, it is desirable that the connection portion with the conductor wiring layer 5 on the end side with the smaller via diameter has the above structure.
【００２７】この金属層７は、電解めっきすることによ
り金属層７の厚みや組織を細かく制御できる。The metal layer 7 can be finely controlled in thickness and structure by electrolytic plating.
【００２８】また、導体配線層５の表面は、表面粗さ
（Ｒｚ）は、１μｍ以上、特に１．５μｍであることが
絶縁層との接続性を高めることのみならず、バイア導体
との接続性を高める上で望ましい。Further, the surface roughness (Rz) of the surface of the conductor wiring layer 5 of 1 μm or more, particularly 1.5 μm not only enhances the connectivity with the insulating layer, but also the connection with the via conductor. It is desirable to improve the sex.
【００２９】本発明においては、導体配線層５は、少な
くとも金、銀、銅、アルミニウムから選ばれる少なくと
も１種の低抵抗金属からなる金属箔によって形成され、
前記金属層７は、この金属箔の表面に電解めっきなどに
よって形成することができる。また、この導体配線層５
と接続されるバイア導体６中に含まれる導体成分とし
て、少なくとも金、銀、銅、アルミニウムから選ばれる
少なくとも１種の低抵抗金属の粉末を含むものである
が、このバイア導体６中には、錫、ビスマス、インジウ
ムから選ばれる少なくとも１種の低融点金属を含むこと
がさらに望ましく、これらの低融点金属の溶融によって
低抵抗金属粉末間、低抵抗金属粉末と導体配線層５を形
成する金属箔とを強固に結合させることができる。In the present invention, the conductor wiring layer 5 is formed of a metal foil made of at least one low resistance metal selected from gold, silver, copper and aluminum.
The metal layer 7 can be formed on the surface of the metal foil by electrolytic plating or the like. In addition, this conductor wiring layer 5
As a conductor component contained in the via conductor 6 connected with, at least one kind of low resistance metal powder selected from gold, silver, copper and aluminum is contained, and the via conductor 6 contains tin, It is more desirable to contain at least one low melting point metal selected from bismuth and indium. By melting these low melting point metals, the low resistance metal powder, the low resistance metal powder, and the metal foil forming the conductor wiring layer 5 are formed. Can be firmly bonded.
【００３０】また、導体配線層５とバイア導体６の接続
部の金属層７の厚みを小さくするか、または金属層７を
完全に除去することによって、バイア導体中の上記低融
点金属と導体配線層５の上記金属との間に化合物８を形
成しやすくすることができ、それにより導体配線層５と
バイア導体６との接続信頼性をさらに高めることができ
る。この導体配線層５とバイア導体６の接続部の金属層
７の厚みは特に１５ｎｍ以下、さらには１０ｎｍ以下で
あることが望ましく、この厚みとすることによって部分
的に金属層７の剥がれ部が発生し、導体配線層５とバイ
ア導体６とを直接的に接触させ、化合物８の形成をより
促進することができる。また、前記化合物８の厚みは５
０ｎｍ以上、望ましくは１００ｎｍ以上とするのが導体
配線層５とバイア導体６との接合力を高めることがで
き、電気的な接続信頼性を高めることができる。Further, by reducing the thickness of the metal layer 7 at the connecting portion between the conductor wiring layer 5 and the via conductor 6 or by completely removing the metal layer 7, the above-mentioned low melting point metal in the via conductor and the conductor wiring. The compound 8 can be easily formed between the metal of the layer 5 and the above metal, and thereby the connection reliability between the conductor wiring layer 5 and the via conductor 6 can be further enhanced. The thickness of the metal layer 7 at the connecting portion between the conductor wiring layer 5 and the via conductor 6 is preferably 15 nm or less, and more preferably 10 nm or less. With this thickness, the metal layer 7 is partially peeled off. Then, the conductor wiring layer 5 and the via conductor 6 can be brought into direct contact with each other to further promote the formation of the compound 8. The thickness of the compound 8 is 5
When the thickness is 0 nm or more, preferably 100 nm or more, the bonding force between the conductor wiring layer 5 and the via conductor 6 can be enhanced, and the electrical connection reliability can be enhanced.
【００３１】なお、この化合物とは、合金または金属間
化合物が挙げられ、金属間化合物としては、Ｃｕ3Ｓ
ｎ、Ｃｕ6Ｓｎ5等が挙げられる。The compound may be an alloy or an intermetallic compound, and the intermetallic compound may be Cu 3 S.
n, Cu 6 Sn 5 and the like.
【００３２】次に、本発明の多層配線基板の製造方法を
図３、図４をもとに説明する。図３はコア基板の製造方
法を説明する工程図、図４は多層配線層Ｂを形成する方
法を説明するための工程図である。Next, a method of manufacturing a multilayer wiring board according to the present invention will be described with reference to FIGS. 3A to 3C are process drawings for explaining the method for manufacturing the core substrate, and FIG. 4 is a process drawing for explaining the method for forming the multilayer wiring layer B.
【００３３】図３のコア基板Ａの製造方法によれば、ま
ず、樹脂フィルム２２の表面に接着剤を介して金属箔２
１を接着する（ａ）。この時、金属箔２１はこの後の配
線形成のしやすさ、電気抵抗等を考慮すると銅箔を用い
るのが望ましい。そして、金属箔２１表面にさらにフォ
トレジスト２３を貼付する（ｂ）。そしてフォトレジス
ト２３を露光、現像することにより、導体配線部分にフ
ォトレジスト２４を残す（ｃ）。フォトレジスト２４は
ネガ型を用いる方が、その後の導体配線層２５を粗化す
るときに処理が行いやすい。その後、金属箔２１をエッ
チングすることにより導体配線層２５を形成し（ｄ）、
フォトレジスト２４を除去する（ｅ）。この時、樹脂フ
ィルム２２表面に形成した導体配線層２５の断面は形成
角（下底両端における角度）が４５〜８０°の台形形状
に形成することによって絶縁層への密着性、埋設性を高
めることができる。このような台形形状の導体配線層２
５は、２〜５０μｍ／ｍｉｎでエッチングするのが良
い。According to the method of manufacturing the core substrate A of FIG. 3, first, the metal foil 2 is formed on the surface of the resin film 22 with an adhesive.
1 is bonded (a). At this time, it is desirable to use a copper foil as the metal foil 21 in consideration of ease of wiring formation thereafter, electric resistance, and the like. Then, a photoresist 23 is further attached to the surface of the metal foil 21 (b). Then, the photoresist 23 is exposed and developed to leave the photoresist 24 on the conductor wiring portion (c). When the photoresist 24 is of a negative type, it is easier to perform the treatment when the conductor wiring layer 25 is roughened thereafter. Then, the conductor foil layer 25 is formed by etching the metal foil 21 (d),
The photoresist 24 is removed (e). At this time, the cross section of the conductor wiring layer 25 formed on the surface of the resin film 22 is formed in a trapezoidal shape having a formation angle (angles at both ends of the lower bottom) of 45 to 80, thereby enhancing the adhesiveness and embedding property to the insulating layer. be able to. Such a trapezoidal conductor wiring layer 2
5 is preferably etched at 2 to 50 μm / min.
【００３４】次に、樹脂フィルム２２上に形成した導体
配線層２５表面を表面粗さ（Ｒａ）を０．２μｍ以上に
粗化するのが望ましい。金属の種類によっても異なる
が、蟻酸、ＮａＣｌＯ2、ＮａＯＨ、Ｎａ2ＰＯ4あるい
はこれらの混合液等の酸性溶液をスプレー等で吹き付け
る、ディッピングするのが良く、特に蟻酸を吹き付ける
のが表面粗さを細かく制御できる点で望ましい。Next, it is desirable to roughen the surface of the conductor wiring layer 25 formed on the resin film 22 to a surface roughness (Ra) of 0.2 μm or more. Although it depends on the type of metal, it is better to spray an acidic solution such as formic acid, NaClO 2 , NaOH, Na 2 PO 4 or a mixture of these with a spray, or to dip it. It is desirable because it can be finely controlled.
【００３５】一方では、絶縁シート２６を準備する
（ｆ）。この絶縁シート２６は、熱硬化性樹脂と無機フ
ィラーからなるものである。絶縁シート２６を構成する
熱硬化性樹脂は吸水率が０．５％以下、特に０．３％以
下であることによって、水分の影響を受けてバイア導体
２８の抵抗が上昇するのを防止することができる。On the other hand, the insulating sheet 26 is prepared (f). The insulating sheet 26 is made of a thermosetting resin and an inorganic filler. The thermosetting resin that constitutes the insulating sheet 26 has a water absorption rate of 0.5% or less, particularly 0.3% or less, thereby preventing the resistance of the via conductor 28 from increasing under the influence of moisture. You can
【００３６】具体的には、絶縁シート２６を構成する熱
硬化性樹脂としては、Ａ−ＰＰＥ（アリル化ポリフェニ
レンエーテル）、ＢＴレジン（ビスマレイミドトリアジ
ン）、ポリイミド樹脂、ポリアミドビスマレイミドの群
から選ばれる少なくとも１種の樹脂が望ましい。また、
絶縁シート２６の無機フィラーとしては、ＳｉＯ2、Ａ
ｌ2Ｏ3、ＡｌＮの群から選ばれる少なくとも１種が好適
であり、フィラーの形状は平均粒径が２０μｍ以下、特
に１０μｍ以下、最適には７μｍ以下の略球形状の粉末
が用いられる。また、多層配線基板の強度を持たせるた
めには繊維質の織布や不織布を含むことが望ましい。コ
ア基板を形成する絶縁層のうち少なくとも１層が繊維質
フィラーを含むことが望ましい。Specifically, the thermosetting resin constituting the insulating sheet 26 is selected from the group of A-PPE (allylated polyphenylene ether), BT resin (bismaleimide triazine), polyimide resin and polyamide bismaleimide. At least one resin is desirable. Also,
As the inorganic filler of the insulating sheet 26, SiO 2 , A
At least one selected from the group consisting of 1 2 O 3 and AlN is suitable, and the shape of the filler is a substantially spherical powder having an average particle size of 20 μm or less, particularly 10 μm or less, and most preferably 7 μm or less. Further, in order to provide the multilayer wiring board with strength, it is desirable to include a fibrous woven fabric or non-woven fabric. It is desirable that at least one layer of the insulating layers forming the core substrate contains a fibrous filler.
【００３７】この無機質フィラーは、有機樹脂：無機質
フィラーの体積比率で１５：８５〜９５：５の比率で混
合される。高密度配線基板を作製するためにバイアピッ
チを小さくするためには繊維質のフィラーよりも、球状
のフィラーを用いるほうが望ましい。The inorganic filler is mixed in a volume ratio of organic resin: inorganic filler of 15:85 to 95: 5. In order to reduce the via pitch in order to manufacture a high-density wiring board, it is preferable to use a spherical filler rather than a fibrous filler.
【００３８】次に、レーザー光を照射して絶縁シート２
６に貫通孔２７を形成する。貫通孔２７加工は、ＣＯ2
レーザー、ＹＡＧレーザー、エキシマレーザー等が使用
できる。その後、金、銀、銅、アルミニウム等から選ば
れる少なくとも１種を含む金属粉末に有機成分を添加し
た導体ペーストを調製し、貫通孔２７に導体ペーストを
充填し、バイア導体２８を形成する（ｇ）。有機成分
は、不揮発で絶縁層を構成する熱硬化性樹脂と反応する
ものを用いるのが望ましい。また、導体ペーストの充填
方法として常圧の印刷機等も使用できるが、真空印刷機
を用いる方がより充填率を上げることができる。Next, the insulating sheet 2 is irradiated with laser light.
A through hole 27 is formed in 6. Through hole 27 processing is CO 2
A laser, a YAG laser, an excimer laser, etc. can be used. Then, a conductor paste in which an organic component is added to a metal powder containing at least one selected from gold, silver, copper, aluminum, etc. is prepared, the through hole 27 is filled with the conductor paste, and the via conductor 28 is formed (g. ). As the organic component, it is desirable to use a non-volatile one that reacts with the thermosetting resin forming the insulating layer. Although a normal pressure printing machine or the like can be used as a method for filling the conductor paste, a vacuum printing machine can be used to further increase the filling rate.
【００３９】その後、樹脂フィルム２２上に作製した鏡
像の導体配線層２５を、バイア導体２８を形成した絶縁
シート２６の両面または片面に熱圧着する（ｈ）。そし
て、この鏡像の導体配線層２５のパターンを有する樹脂
フィルム２２をＢステージ状の絶縁シート２６の表面に
積層して３ｋｇ／ｃｍ2以上の圧力を印加した後、樹脂
フィルム２２を剥離する（ｉ）ことにより、絶縁シート
２６の表面に導体配線層２５を転写するとともに、導体
配線層２５を絶縁層の表面に埋設し、配線シート２９を
得ることができる（ｊ）。Thereafter, the mirror image conductor wiring layer 25 formed on the resin film 22 is thermocompression-bonded to both surfaces or one surface of the insulating sheet 26 on which the via conductor 28 is formed (h). Then, the resin film 22 having the pattern of the conductor wiring layer 25 of this mirror image is laminated on the surface of the B-stage-shaped insulating sheet 26, a pressure of 3 kg / cm 2 or more is applied, and then the resin film 22 is peeled off (i By this, the conductor wiring layer 25 is transferred onto the surface of the insulating sheet 26, and the conductor wiring layer 25 is embedded in the surface of the insulating layer to obtain the wiring sheet 29 (j).
【００４０】次に、以上のようにして得られた複数の配
線シート２９−１〜５を位置合せして重ねて積層するこ
とによりコア基板Ａを作製することができる（ｋ）。Next, the plurality of wiring sheets 29-1 to 29-5 obtained as described above are aligned with each other and stacked to form the core substrate A (k).
【００４１】なお、このコア基板Ａは、積層処理後に、
熱処理して絶縁層中の熱硬化性樹脂を完全に硬化しても
よいし、あるいは後述する多層配線層Ｂの形成後に合わ
せて完全熱硬化することもできる。Incidentally, this core substrate A is
The thermosetting resin in the insulating layer may be completely cured by heat treatment, or may be completely thermoset together after the formation of the multilayer wiring layer B described later.
【００４２】なお、後述する多層配線層Ｂの形成にあた
り、多層配線層Ｂの絶縁層やバイア導体との接続性を高
めるために、コア基板Ａ表面の導体配線層３０の表面粗
さＲｚを１μｍ以上、特に１．５μｍ以上にすることが
望ましい。樹脂フィルム２２と金属箔２１を貼り合わせ
る時に表面粗さ（Ｒｚ）１μｍ以上の表面を貼り合わせ
ると、上記のようなコア基板を作製することができる。
また、導体配線層３０を粗面加工することもできる。こ
の粗面加工は、金属の種類によっても異なるが、蟻酸、
ＮａＣｌＯ2、ＮａＯＨ、Ｎａ2ＰＯ4あるいはこれらの
混合液等の酸性溶液をスプレー等で吹き付け、特に蟻酸
を吹き付けるのが表面粗さを細かく制御できる。特に前
者の方が絶縁シートや導体ペーストへの水分の吸収を防
止できる点でより望ましい。この表面粗さ（Ｒｚ）が
１．０μｍより小さいと絶縁シートあるいはバイア導体
との間で剥離が発生しやすくなる。In forming a multilayer wiring layer B described later, in order to improve the connectivity with the insulating layer of the multilayer wiring layer B and the via conductor, the surface roughness Rz of the conductor wiring layer 30 on the surface of the core substrate A is 1 μm. Above all, it is desirable to be 1.5 μm or more. When the resin film 22 and the metal foil 21 are bonded together, if the surfaces having a surface roughness (Rz) of 1 μm or more are bonded together, the core substrate as described above can be manufactured.
Also, the conductor wiring layer 30 can be roughened. This roughening depends on the type of metal,
The surface roughness can be finely controlled by spraying an acidic solution such as NaClO 2 , NaOH, Na 2 PO 4 or a mixed solution thereof with a spray or the like, and particularly by spraying formic acid. In particular, the former is more preferable because it can prevent the absorption of moisture into the insulating sheet and the conductor paste. When the surface roughness (Rz) is smaller than 1.0 μm, peeling easily occurs between the insulating sheet and the via conductor.
【００４３】また、本発明によれば、コア基板Ａにおけ
る少なくとも最表面に位置する導体配線層３０の表面に
は、コア基板Ａの絶縁シート２９との接着性や耐湿性、
および後述する多層配線層Ｂにおける絶縁シートとの接
着性や耐湿性を高めるために、厚さ５ｎｍ以上の厚みで
耐酸化性に優れた亜鉛、クロム、ニッケルから選ばれる
少なくとも１種の金属層３６が形成されている。なお、
この金属層３６は、コア基板Ａにおける内部に形成され
た導体配線層２５の表裏面にも形成されていることがよ
り望ましい。Further, according to the present invention, at least the surface of the conductor wiring layer 30 located on the outermost surface of the core substrate A has an adhesive property with respect to the insulating sheet 29 of the core substrate A and a moisture resistance,
In addition, in order to improve the adhesiveness to the insulating sheet and the moisture resistance in the multilayer wiring layer B described later, at least one metal layer 36 selected from zinc, chromium and nickel having a thickness of 5 nm or more and excellent in oxidation resistance. Are formed. In addition,
More preferably, the metal layer 36 is also formed on the front and back surfaces of the conductor wiring layer 25 formed inside the core substrate A.
【００４４】次に、コア基板Ａの表裏に多層配線層Ｂを
形成する方法について図４をもとに説明する。まず、上
記のようにして作製した、表面に金属層３６を有する導
体配線層３０が形成された半硬化状態のコア基板Ａの表
面に未硬化または半硬化の熱硬化性樹脂を含む絶縁シー
ト３１を熱圧着する（ｂ）。絶縁シート３１は熱硬化性
樹脂と無機フィラーからなるものである。熱硬化性樹脂
としてはコア基板と同様、具体的には、Ａ−ＰＰＥ（ア
リル化ポリフェニレンエーテル）、ＢＴレジン（ビスマ
レイミドトリアジン）、ポリイミド樹脂、ポリアミドビ
スマレイミド等の吸水率の低い樹脂が望ましい。無機フ
ィラーは、ＳｉＯ2、Ａｌ2Ｏ3、ＡｌＮ、ＢａＴｉＯ3、
ＳｒＴｉＯ3等が好適であり、フィラーの形状は平均粒
径が２０μｍ以下、特に１０μｍ以下、最適には７μｍ
以下の略球形状の粉末が用いられる。この無機質フィラ
ーは、有機樹脂：無機質フィラーの体積比率で１５：８
５〜９５：５の比率範囲で混合される。また、高密度配
線基板を作製するためにバイアピッチを小さくするため
には繊維質のフィラーよりも、球状のフィラーを用いる
ほうが望ましい。Next, a method for forming the multilayer wiring layer B on the front and back of the core substrate A will be described with reference to FIG. First, the insulating sheet 31 containing the uncured or semi-cured thermosetting resin on the surface of the semi-cured core substrate A having the conductor wiring layer 30 having the metal layer 36 formed on the surface, which is manufactured as described above. (B) by thermocompression bonding. The insulating sheet 31 is made of a thermosetting resin and an inorganic filler. As the thermosetting resin, specifically, a resin having a low water absorption rate such as A-PPE (allylated polyphenylene ether), BT resin (bismaleimide triazine), polyimide resin, or polyamide bismaleimide is preferable as in the core substrate. The inorganic filler is SiO 2 , Al 2 O 3 , AlN, BaTiO 3 ,
SrTiO 3 or the like is suitable, and the shape of the filler is such that the average particle size is 20 μm or less, particularly 10 μm or less, optimally 7 μm.
The following substantially spherical powders are used. This inorganic filler has a volume ratio of organic resin: inorganic filler of 15: 8.
It is mixed in a ratio range of 5 to 95: 5. Further, in order to reduce the via pitch in order to manufacture a high-density wiring board, it is desirable to use spherical filler rather than fibrous filler.
【００４５】次に、コア基板表面に熱圧着された絶縁シ
ート３１に貫通孔３２をレーザーにより形成する。この
貫通孔３２の加工は、ＹＡＧレーザー、エキシマレーザ
ー、フェムト秒レーザー等が使用できる。この時、貫通
孔３２をあけるのと同時に底部のコア基板Ａ表面に形成
された導体配線層３０表面の亜鉛、クロム、ニッケルか
ら選ばれる少なくとも１種の金属層３６を完全に除去す
るか、またはその厚みを小さくすることが重要となる。
なお、ＣＯ2レーザーでは波長、エネルギーの関係で除
去作用が小さい。Next, a through hole 32 is formed by laser in the insulating sheet 31 thermocompression bonded to the surface of the core substrate. For processing the through hole 32, a YAG laser, an excimer laser, a femtosecond laser, or the like can be used. At this time, at least one metal layer 36 selected from zinc, chromium, and nickel on the surface of the conductor wiring layer 30 formed on the surface of the core substrate A at the bottom is completely removed at the same time when the through hole 32 is formed, or It is important to reduce the thickness.
It should be noted that the CO 2 laser has a small removal effect in relation to wavelength and energy.
【００４６】この金属層３６の厚みを小さくすることに
より、この後の導体ペーストを充填してバイア導体を形
成した時に導体配線層３０との間に化合物が形成されや
すく過酷な環境下においても接続信頼性を高めることが
できる。導体配線層３０表面の亜鉛、クロム、ニッケル
から選ばれる少なくとも１種の金属層３６の厚みを小さ
くするにはＹＡＧレーザーが最も有効である。ＹＡＧレ
ーザーの条件としては、Ｒｅｐ Ｒａｔｅ（単位時間当
たりのパルス数、エネルギーの逆数）を３０ｋＨｚ以
下、望ましくは２０ｋＨｚ以下がよい。一方、ショット
の繰り返し回数１回から２０回、望ましくは２回から１
５回で行うのがよい。By reducing the thickness of the metal layer 36, a compound is likely to be formed between the conductor layer 30 and the conductor wiring layer 30 when the conductor paste is filled with the conductor paste to form a via conductor. The reliability can be increased. The YAG laser is most effective in reducing the thickness of at least one metal layer 36 selected from zinc, chromium, and nickel on the surface of the conductor wiring layer 30. As a condition of the YAG laser, Rep Rate (pulse number per unit time, reciprocal of energy) is 30 kHz or less, preferably 20 kHz or less. On the other hand, the number of shot repetitions is 1 to 20, preferably 2 to 1
It is good to do it 5 times.
【００４７】このレーザー加工によって、レーザー光入
射側の貫通孔３２の径が、反対側の径よりも大きくな
る。特に貫通孔３２の径が小さい反対側の端部では、導
体配線層３０との接触面積が小さいために、入射側に比
較して接合信頼性が劣る。しかしながら上記の方法に従
えば、貫通孔３２の反対側端部における導体配線層３０
表面の金属層３６を除去またはその厚みを減じることが
できるために、導体配線層３０との接続信頼性を高める
ことができる。By this laser processing, the diameter of the through hole 32 on the laser light incident side becomes larger than the diameter on the opposite side. In particular, since the contact area with the conductor wiring layer 30 is small at the opposite end where the diameter of the through hole 32 is small, the joint reliability is inferior to that at the incident side. However, according to the above method, the conductor wiring layer 30 at the opposite end of the through hole 32 is formed.
Since the surface metal layer 36 can be removed or the thickness thereof can be reduced, the connection reliability with the conductor wiring layer 30 can be improved.
【００４８】次に、貫通孔３２に導体ペーストを埋め込
み、バイア導体３３を形成する。多層配線層Ｂの導体ペ
ーストとしては、金、銀、銅、アルミニウム等から選ば
れる少なくとも１種を含む金属粉末と錫、ビスマス、イ
ンジウムから選ばれる少なくとも１種の低融点金属に有
機成分を添加したものからなる。有機成分は不揮発で絶
縁樹脂と反応するものを用いるのが望ましい。また、導
体ペーストの充填方法として常圧の印刷機等も使用でき
るが、有底バイアホールとなるので真空印刷機を用いる
方がより充填率を上げることができる。Next, a conductive paste is embedded in the through hole 32 to form a via conductor 33. As the conductor paste of the multilayer wiring layer B, an organic component is added to a metal powder containing at least one kind selected from gold, silver, copper, aluminum and the like and at least one low melting point metal selected from tin, bismuth and indium. It consists of things. It is preferable to use a non-volatile organic component that reacts with the insulating resin. Although a normal pressure printing machine or the like can be used as a method for filling the conductor paste, a filling rate can be further increased by using a vacuum printing machine because a bottomed via hole is formed.
【００４９】その後、このバイア導体３３が形成された
絶縁シート３１の表面に導体配線層３４を形成する
（ｅ）。この導体配線層３４の形成は、コア基板Ａ作製
時と同様に、予め樹脂フィルム３５の表面に接着剤を介
して金属箔を接着し、この金属箔をフォトレジスト法に
よってパターン化して導体配線層３４を形成する。な
お、この導体配線層３４の表裏にも厚さ５ｎｍ以上の厚
みで耐酸化性に優れた亜鉛、クロム、ニッケルから選ば
れる少なくとも１種の金属層３７が形成されている。ま
た、この樹脂フィルム３５上に形成した導体配線層３４
の表面を表面粗さ（Ｒａ）を０．２μｍ以上に粗化する
のが望ましい。金属の種類によっても異なるが、蟻酸、
ＮａＣｌＯ2、ＮａＯＨ、Ｎａ2ＰＯ4あるいはこれらの
混合液等の酸性溶液をスプレー等で吹き付ける、特に蟻
酸を吹き付けるのが表面粗さを細かく制御できる点で望
ましい。Then, a conductor wiring layer 34 is formed on the surface of the insulating sheet 31 on which the via conductor 33 is formed (e). The conductor wiring layer 34 is formed by previously adhering a metal foil to the surface of the resin film 35 via an adhesive, and patterning the metal foil by a photoresist method, similarly to the case of manufacturing the core substrate A. 34 is formed. In addition, at least one kind of metal layer 37 selected from zinc, chromium, and nickel having a thickness of 5 nm or more and having excellent oxidation resistance is also formed on the front and back surfaces of the conductor wiring layer 34. In addition, the conductor wiring layer 34 formed on the resin film 35
It is desirable to roughen the surface of (1) to a surface roughness (Ra) of 0.2 μm or more. Depending on the type of metal, formic acid,
It is desirable to spray an acidic solution such as NaClO 2 , NaOH, Na 2 PO 4 or a mixed solution thereof with a spray or the like, and especially formic acid in order to finely control the surface roughness.
【００５０】その後、樹脂フィルム３５上に作製した鏡
像の導体配線層３４を、バイア導体３３を形成した絶縁
シート３１の表面に１００〜１５０℃、３ｋｇ／ｃｍ2
以上の圧力を印加して熱圧着した後、樹脂フィルム３５
を剥離することによって絶縁シート３１の表面に導体配
線層３４を転写形成することができる。Thereafter, the mirror image conductor wiring layer 34 formed on the resin film 35 is formed on the surface of the insulating sheet 31 on which the via conductor 33 is formed at 100 to 150 ° C. and 3 kg / cm 2.
After the above pressure is applied and thermocompression bonding is performed, the resin film 35 is formed.
By peeling off, the conductor wiring layer 34 can be transferred and formed on the surface of the insulating sheet 31.
【００５１】その後、この導体配線層３４が形成された
絶縁シート３１の表面に、上記（ｂ）〜（ｅ）の処理を
繰り返し行うことによって、任意の層数の多層配線層Ｂ
を積層形成することができる（ｆ）。そして、最終的
に、すべてを２００℃以上の温度で圧力をかけながら一
括で硬化することにより本発明の多層配線基板を得るこ
とができる。Then, the surface of the insulating sheet 31 on which the conductor wiring layer 34 is formed is repeatedly subjected to the above-mentioned treatments (b) to (e), so that an arbitrary number of layers of the multilayer wiring layer B can be obtained.
Can be laminated and formed (f). Finally, the multilayer wiring board of the present invention can be obtained by finally curing all while applying pressure at a temperature of 200 ° C. or higher.
【００５２】その際、バイア導体中の低融点金属と導体
配線層の金属とが反応して前述したような合金または金
属間化合物などの化合物を形成するような温度条件で熱
処理することが望ましく、低融点金属の融点以上の化合
物が形成される温度にて所定の時間加熱すればよい。At this time, it is desirable to perform the heat treatment under the temperature condition that the low melting point metal in the via conductor reacts with the metal of the conductor wiring layer to form an alloy or a compound such as an intermetallic compound as described above. It may be heated for a predetermined time at a temperature at which a compound having a melting point of the low melting point metal or higher is formed.
【００５３】なお、上記の製造方法では、貫通孔３２の
片方の端部側における導体配線層３０表面の金属層３６
を除去または厚みを減じる場合について述べたが、この
貫通孔３２のレーザー入射側の端部における導体配線層
３４の表面に形成された金属層３７に対しても除去また
は厚みを減じることが望ましい。そのためには、絶縁シ
ート３１の表面に導体配線層３４を転写形成する前に導
体配線層３４のバイア導体３３との接続部に別途前述し
たようなレーザーを照射して加工を施した後に、絶縁シ
ート３１と位置合わせして転写形成すすれば、バイア導
体３３の両端における導体配線層３０、３４表面の金属
層３６、３７を除去または厚みを減じた接続構造を形成
することができる。In the above manufacturing method, the metal layer 36 on the surface of the conductor wiring layer 30 on one end side of the through hole 32 is used.
However, it is desirable to remove or reduce the thickness of the metal layer 37 formed on the surface of the conductor wiring layer 34 at the laser incident side end of the through hole 32. For that purpose, before transferring the conductor wiring layer 34 to the surface of the insulating sheet 31, the connection portion of the conductor wiring layer 34 with the via conductor 33 is irradiated with a laser as described above and processed, If the sheet 31 is aligned with the sheet 31 and transferred and formed, a connection structure can be formed in which the metal layers 36 and 37 on the surfaces of the conductor wiring layers 30 and 34 at both ends of the via conductor 33 are removed or the thickness is reduced.
【００５４】本発明によれば、多層配線基板、例えばコ
ア基板Ａの表面に微細回路からなる多層配線層Ｂを形成
した多層配線基板において、多層配線層Ｂにおいてバイ
ア導体を任意の位置に配置できるため、多層配線層Ｂに
高密度の回路を形成することができる。また、多層配線
層Ｂにおいて、バイア導体と導体配線層の接続信頼性が
向上できるため、過酷な環境下においても導通不良のな
い多層配線基板が得られる。According to the present invention, in the multilayer wiring board, for example, in the multilayer wiring board in which the multilayer wiring layer B made of a fine circuit is formed on the surface of the core substrate A, the via conductors can be arranged at arbitrary positions in the multilayer wiring layer B. Therefore, a high-density circuit can be formed in the multilayer wiring layer B. Further, in the multi-layer wiring layer B, the connection reliability between the via conductor and the conductor wiring layer can be improved, so that a multi-layer wiring board having no conduction failure even in a harsh environment can be obtained.
【００５５】また、上記の製造方法においては、転写法
によれば、導体配線層のパターン化を、絶縁層の加工と
並列して行うことができるため、また、多層化した多層
配線層やコア基板を一括で完全硬化できるため、短い製
造工程で信頼性の高い多層配線基板を作製することがで
きる。Further, in the above-mentioned manufacturing method, the transfer method can pattern the conductor wiring layer in parallel with the processing of the insulating layer. Since the boards can be completely cured in a batch, a highly reliable multilayer wiring board can be manufactured in a short manufacturing process.
【００５６】[0056]
【実施例】コア基板の絶縁層として、アリル化ポリフェ
ニレンエーテル（Ａ−ＰＰＥ）をガラス布に含浸させ、
厚み１００μｍのプリプレグを作製し第１の絶縁シート
とした。また、コア基板表面の多層配線層の絶縁樹脂と
して、コア基板と同様Ａ−ＰＰＥ樹脂を用い、無機フィ
ラーとして溶融シリカを体積比で５０：５０となるよう
調製し、これに有機溶剤を加えてスラリー状にした。こ
れをドクターブレード法によって厚さ４０μｍのＢステ
ージ状態の第２の絶縁シートを作製した。この第１の絶
縁層にＣＯ2レーザーでコア基板のに用いるプリプレグ
に１００μｍφの貫通孔を形成し、次いで銅の表面を銀
でコーティングした金属粉末と、錫とビスマスの低融点
金属粉末とトリアリルイソシアヌレート（ＴＡＩＣ）か
らなる有機成分を混合して導体ペーストを調製し、この
導体ペーストを貫通孔に充填した。EXAMPLE As an insulating layer for a core substrate, glass cloth is impregnated with allylated polyphenylene ether (A-PPE),
A prepreg having a thickness of 100 μm was produced and used as a first insulating sheet. A-PPE resin was used as an insulating resin for the multilayer wiring layer on the surface of the core substrate, and fused silica was prepared as an inorganic filler at a volume ratio of 50:50, and an organic solvent was added thereto. It was made into a slurry. By using a doctor blade method, a second insulating sheet having a thickness of 40 μm and in a B stage was prepared. A 100 μmφ through-hole was formed in a prepreg used as a core substrate with a CO 2 laser in the first insulating layer, and then a metal powder having a copper surface coated with silver, a low-melting metal powder of tin and bismuth, and triallyl were used. An organic component composed of isocyanurate (TAIC) was mixed to prepare a conductor paste, and the conductor paste was filled in the through holes.
【００５７】一方では、３８μｍのＰＥＴフィルムに、
厚さ１２μｍの電解銅箔を貼り合わせて転写用の銅箔付
きフィルムを準備した。銅箔表面にドライフィルムレジ
ストを貼付し、露光、炭酸ナトリウムによる現像、塩化
第二鉄によるエッチングを行い台形の形成角６０°の形
成角を持つ導体配線層を形成した。その後、水酸化ナト
リウムによるレジストの剥離を行い、ＰＥＴフィルム上
に配線パターンを形成した。この後、１０％の蟻酸によ
り導体配線層表面（プリプレグへの埋め込み側）を表面
粗さＲｚ３．０μｍに粗化した。On the other hand, with a 38 μm PET film,
A 12 μm-thick electrolytic copper foil was attached to prepare a film with a copper foil for transfer. A dry film resist was attached to the surface of the copper foil, exposed, developed with sodium carbonate, and etched with ferric chloride to form a conductor wiring layer having a trapezoid formation angle of 60 °. After that, the resist was peeled off with sodium hydroxide to form a wiring pattern on the PET film. After that, the surface of the conductor wiring layer (the side embedded in the prepreg) was roughened to a surface roughness Rz of 3.0 μm with 10% formic acid.
【００５８】なお、この実施例において用いた金属箔の
表裏面には、すべて表１に示す厚さ３０ｎｍの金属層を
形成したものを使用した。The metal foil used in this example had a metal layer having a thickness of 30 nm shown in Table 1 formed on both the front and back surfaces.
【００５９】次に、バイア導体を形成したプリプレグに
樹脂フィルム上に作製した配線パターンを位置合わせし
て貼り合わせ、１３０℃、５０ｋｇ／ｃｍ2で熱圧着す
ることによりプリプレグ表面に導体配線層を転写した。
その後、導体配線層を転写したプリプレグ４層を１３０
℃、５０ｋｇ／ｃｍ2で積層して半硬化状態のコア基板
を作製した。Next, the wiring pattern formed on the resin film is aligned and bonded to the prepreg having the via conductor formed thereon, and the conductor wiring layer is transferred onto the surface of the prepreg by thermocompression bonding at 130 ° C. and 50 kg / cm 2. did.
After that, the prepreg 4 layer on which the conductor wiring layer is transferred is transferred to 130
By laminating at 50 ° C. and 50 kg / cm 2 , a semi-cured core substrate was produced.
【００６０】コア基板の表裏に上記のように作製した第
２の絶縁シートを１４０℃、５０ｋｇ／ｃｍ2で貼り合
わせて、ＹＡＧレーザーまたはＣＯ2レーザーを用いて
表１に示す条件で貫通孔を形成した。The second insulating sheet prepared as described above was attached to the front and back of the core substrate at 140 ° C. and 50 kg / cm 2 and through holes were formed under the conditions shown in Table 1 using a YAG laser or a CO 2 laser. Formed.
【００６１】次いで、銅の表面を銀でコーティングした
金属粉末と、錫とビスマスの低融点金属粉末と、トリア
リルイソシアヌレート（ＴＡＩＣ）からなる有機成分と
を混合して導体ペーストを調製した。この導体ペースト
を真空印刷機を用いて貫通孔に充填してバイア導体を形
成した。Next, a metal powder having a copper surface coated with silver, a low-melting metal powder of tin and bismuth, and an organic component consisting of triallyl isocyanurate (TAIC) were mixed to prepare a conductor paste. This conductor paste was filled in the through holes using a vacuum printer to form via conductors.
【００６２】次に、バイア導体を形成した第２の絶縁シ
ートとコア基板の導体配線層の形成方法と同様にして形
成された樹脂フィルムの導体配線層を貼り合わせ、１３
０℃、５０ｋｇ／ｃｍ2で熱圧着して、絶縁シートの表
面に導体配線層を転写形成した。Next, the second insulating sheet having the via conductor formed thereon and the conductor wiring layer of the resin film formed in the same manner as the method for forming the conductor wiring layer of the core substrate are bonded together, and 13
The conductor wiring layer was transferred and formed on the surface of the insulating sheet by thermocompression bonding at 0 ° C. and 50 kg / cm 2 .
【００６３】コア基板の絶縁層４層、導体配線層５層、
コア基板の表裏に絶縁層各１層、導体層各１層、合計絶
縁層６層、導体層７層の多層配線基板を作製し、２４０
℃、２０ｋｇ／ｃｍ2ですべての絶縁層を一括で硬化し
た。Four insulating layers of the core substrate, five conductive wiring layers,
On each side of the core substrate, a multi-layer wiring board having one insulating layer, one conductor layer, a total of six insulating layers, and seven conductor layers is prepared.
All insulating layers were collectively cured at 20 ° C. and 20 kg / cm 2 .
【００６４】なお、評価用の配線パターンとしては、多
層配線層に対して８００個のバイア導体を導体配線層で
直列につないだデイジーチェーンを形成した。
（評価）作製した多層配線基板に対して、１）１５０
℃、１０００時間の高温放置試験、２）１３０℃、８５
％ＲＨ、２．３ａｔｍ、２００時間のＰＣＴ試験、３）
−５５℃〜１２５℃、１０００サイクルの温度サイクル
試験、４）２６０℃〜２０℃、１００サイクルのホット
オイル試験を行った。上記試験の前後で８００個のバイ
アホール導体を導体配線層で直列に接続したデイジーチ
ェーンの抵抗変化が１０％以内のものを良品、１０％を
越えるものを不良品としてＮ数２０個の多層配線基板に
ついて試験した。As the wiring pattern for evaluation, a daisy chain was formed by connecting 800 via conductors in series to the multilayer wiring layer in the conductive wiring layer. (Evaluation) 1) 150 for the manufactured multilayer wiring board
℃, 1000 hours high temperature storage test, 2) 130 ℃, 85
% RH, 2.3 atm, 200 hours PCT test, 3)
A temperature cycle test of −55 ° C. to 125 ° C. at 1000 cycles, 4) A hot oil test of 100 ° C. at 260 ° C. to 20 ° C. was performed. Multilayer wiring with N number of 20 with 800 via-hole conductors connected in series before and after the above test and having a resistance change of 10% or less in a daisy chain is a good product and a daisy chain exceeding 10% is a defective product. The substrate was tested.
【００６５】多層配線基板の作製工程において、導体配
線層の亜鉛またはクロムまたはニッケルの金属層の厚み
は、Ｘ線光電子分光法（ＸＰＳ）を用いてスパッタリン
グを行いながら測定を行い、導体配線層と絶縁層との接
触部、導体配線層とバイア導体との接続部における金属
層の厚みの比較を行った。In the manufacturing process of the multilayer wiring board, the thickness of the zinc, chromium, or nickel metal layer of the conductor wiring layer was measured by sputtering using X-ray photoelectron spectroscopy (XPS) to determine the thickness of the conductor wiring layer. The thicknesses of the metal layers at the contact portion with the insulating layer and at the connection portion between the conductor wiring layer and the via conductor were compared.
【００６６】さらに、作製した多層配線基板における導
体配線層とバイア導体との接続部の化合物層の厚みは、
接続部断面を鏡面研磨し、Ｘ線マイクロアナライザーに
より元素分析をマッピングして求めた。Further, the thickness of the compound layer at the connecting portion between the conductor wiring layer and the via conductor in the produced multilayer wiring board is
The cross section of the connection portion was mirror-polished, and the elemental analysis was mapped by an X-ray microanalyzer.
【００６７】[0067]
【表１】 [Table 1]
【００６８】表１からわかるように、導体配線層と絶縁
層との接続面にＺｎ、Ｃｒ、Ｎｉの金属層を形成し、多
層配線層におけるバイア導体と導体配線層の接続部にお
いて、この金属層を除去または厚みを減じることによっ
て高温放置、ＰＣＴ、温度サイクル、ホットオイル等の
信頼性試験後において電気断線のない高信頼性の多層配
線基板が作製できた。As can be seen from Table 1, a metal layer of Zn, Cr, Ni is formed on the connection surface between the conductor wiring layer and the insulating layer, and this metal is formed at the connection portion between the via conductor and the conductor wiring layer in the multilayer wiring layer. By removing the layer or reducing the thickness, a highly reliable multilayer wiring board without electrical disconnection after high temperature standing, PCT, temperature cycle, reliability test of hot oil, etc. could be produced.
【００６９】[0069]
【発明の効果】以上詳述したように、本発明によれば、
多層配線基板におけるバイア導体と導体配線層の接続
性、特にコア基板の表面に形成された微細配線を有する
多層配線層に形成された金属粉末を充填して形成された
バイア導体と導体配線層との接続性を高めることがで
き、これによって過酷な環境下においても優れた接続信
頼性を有する多層配線基板を得ることができる。As described in detail above, according to the present invention,
Connectivity between a via conductor and a conductor wiring layer in a multilayer wiring board, particularly a via conductor and a conductor wiring layer formed by filling metal powder formed in a multilayer wiring layer having fine wiring formed on the surface of a core substrate Of the multi-layer wiring board having excellent connection reliability even in a harsh environment.
【図１】本発明の多層配線基板の一例の概略断面図であ
る。FIG. 1 is a schematic cross-sectional view of an example of a multilayer wiring board of the present invention.
【図２】本発明の多層配線基板の要部拡大断面図であ
る。FIG. 2 is an enlarged cross-sectional view of a main part of a multilayer wiring board according to the present invention.
【図３】本発明の多層配線基板におけるコア基板の製造
方法の一例を説明するための工程図である。FIG. 3 is a process drawing for explaining an example of the method for manufacturing the core substrate in the multilayer wiring substrate of the present invention.
【図４】本発明の多層配線基板における多層配線層の製
造方法の一例を説明するための工程図である。FIG. 4 is a process drawing for explaining an example of the method for manufacturing a multilayer wiring layer in the multilayer wiring board of the present invention.
Ａ コア基板 Ｂ 多層配線層 １ 絶縁基板 ２ 導体配線層 ３、６ バイア導体 ４ 絶縁層 ５ 導体配線層 ７ 凹部 ８ 熱硬化性樹脂 A core substrate B Multi-layer wiring layer 1 Insulation board 2 conductor wiring layer 3, 6 via conductor 4 insulating layers 5 conductor wiring layer 7 recess 8 Thermosetting resin
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E343 AA07 BB16 BB22 BB23 BB24 BB25 BB28 BB34 BB38 BB44 BB67 DD43 GG13 5E346 AA43 CC04 CC08 CC31 CC32 CC33 CC34 CC37 CC38 CC39 DD12 DD24 FF18 GG15 HH07 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5E343 AA07 BB16 BB22 BB23 BB24 BB25 BB28 BB34 BB38 BB44 BB67 DD43 GG13 5E346 AA43 CC04 CC08 CC31 CC32 CC33 CC34 CC37 CC38 CC39 DD12 DD24 FF18 GG15 HH07
Claims (9)
層を積層して形成された絶縁基板と、該絶縁層の表面あ
るいは絶縁層間に形成され複数の導体配線層と、少なく
とも２つの導体配線層を接続するために前記絶縁層に形
成された貫通孔に金属粉末および有機成分を含む導体成
分を充填してなるバイア導体とを具備する多層配線基板
において、 前記導体配線層の少なくとも前記絶縁層と接触する面
に、亜鉛、クロム、ニッケルから選ばれる少なくとも１
種の金属層が形成されており、前記導体配線層の前記バ
イア導体の両端で接続される２つの導体配線層のうち少
なくとも片方の導体配線層における接続面に前記金属層
が形成されていないか、前記絶縁層と接触する面におけ
る厚みよりも薄い金属層が形成されていることを特徴と
する多層配線基板。1. An insulating substrate formed by laminating a plurality of insulating layers containing at least a thermosetting resin, a plurality of conductor wiring layers formed on a surface of the insulating layer or between insulating layers, and at least two conductor wirings. A multilayer wiring board comprising a via conductor formed by filling a through hole formed in the insulating layer with a metal powder and a conductor component containing an organic component for connecting layers, at least the insulating layer of the conductor wiring layer. At least one selected from zinc, chromium, and nickel on the surface that contacts
A metal layer is formed, and whether the metal layer is not formed on the connection surface of at least one conductor wiring layer of the two conductor wiring layers connected at both ends of the via conductor of the conductor wiring layer. A multilayer wiring board, wherein a metal layer thinner than the thickness in contact with the insulating layer is formed.
異なっており、バイア径の小さい端部側の導体配線層と
の接続面に前記金属層が形成されていないか、前記絶縁
層と接触する面における厚みよりも薄い金属層が形成さ
れていることを特徴とする請求項１記載の多層配線基
板。2. The via diameters at both ends of the via conductor are different from each other, and the metal layer is not formed on the connection surface with the conductor wiring layer on the end side where the via diameter is small, or contacts with the insulating layer. The multilayer wiring board according to claim 1, wherein a metal layer thinner than the surface thickness is formed.
ことを特徴とする請求項１または請求項２記載の多層配
線基板。3. The multilayer wiring board according to claim 1, wherein the metal layer is formed by electrolytic plating.
なくとも金、銀、銅、アルミニウムから選ばれる少なく
とも１種の低抵抗金属と、錫、ビスマス、インジウムか
ら選ばれる少なくとも１種の低融点金属を含むことを特
徴とする請求項１乃至請求項３のいずれか記載の多層配
線基板。4. The conductor component forming the via conductor comprises at least one low resistance metal selected from at least gold, silver, copper and aluminum and at least one low melting point metal selected from tin, bismuth and indium. The multilayer wiring board according to any one of claims 1 to 3, further comprising:
する面に形成された金属層の厚みが５〜１００ｎｍであ
る請求項１乃至請求項４のいずれか記載の多層配線基
板。5. The multilayer wiring board according to claim 1, wherein the metal layer formed on at least the surface of the conductor wiring layer that contacts the insulating layer has a thickness of 5 to 100 nm.
点金属とが化合物を形成していることを特徴とする請求
項１乃至請求項５記載の多層配線基板。6. The multilayer wiring board according to claim 1, wherein the metal forming the conductor wiring layer and the low melting point metal form a compound.
面に、両面に亜鉛、クロム、ニッケルから選ばれる少な
くとも１種の金属層が形成された金属箔をパターン加工
した第１の導体配線層を形成する工程と、（ｂ）前記第
１の絶縁シートの表面に半硬化状態の熱硬化性樹脂を含
む第２の絶縁シートを熱圧着する工程と、（ｃ）前記第
２の絶縁シートの所定箇所にレーザーを照射して貫通孔
を形成するとともに、前記第１の導体配線層表面の前記
金属層を除去するか、またはその厚みを減じる工程と、
（ｄ）（ｃ）で形成した貫通孔に金属粉末と有機成分を
含む導体ペーストを充填してバイア導体を形成する工程
と、（ｅ）前記バイア導体が形成された第２の絶縁シー
トの表面に、両面に亜鉛、クロム、ニッケルから選ばれ
る少なくとも１種の金属層が形成された金属箔をパター
ン加工した第２の導体配線層を形成する工程と、（ｆ）
前記半硬化状態の第１の絶縁シートと第２の絶縁シート
を一括で硬化する工程とを具備することを特徴とする多
層配線基板の製造方法。7. A first patterned metal foil comprising: (a) a surface of a semi-cured first insulating sheet on which at least one metal layer selected from zinc, chromium and nickel is formed. Forming a conductor wiring layer; (b) thermocompression-bonding a second insulating sheet containing a semi-cured thermosetting resin on the surface of the first insulating sheet; and (c) the second insulating sheet. A step of irradiating a predetermined portion of the insulating sheet with a laser to form a through hole, and removing the metal layer on the surface of the first conductor wiring layer or reducing the thickness thereof,
(D) a step of filling the through holes formed in (c) with a conductor paste containing metal powder and an organic component to form a via conductor; and (e) a surface of the second insulating sheet on which the via conductor is formed. And (f) a step of forming a second conductor wiring layer by patterning a metal foil on which at least one metal layer selected from zinc, chromium, and nickel is formed on both sides.
A method of manufacturing a multilayer wiring board, comprising the step of collectively curing the first insulating sheet and the second insulating sheet in the semi-cured state.
り形成されたことを特徴とする請求項７記載の多層配線
基板の製造方法。8. The method for manufacturing a multilayer wiring board according to claim 7, wherein the metal layer on the surface of the metal foil is formed by electrolytic plating.
の絶縁シートを一括で硬化するときに、前記導体配線層
を構成する金属と前記低融点金属との化合物を形成する
ことを特徴とする請求項７または請求項８記載の多層配
線基板の製造方法。9. A semi-cured first insulating sheet and a second insulating sheet.
9. The method for manufacturing a multilayer wiring board according to claim 7 or 8, wherein a compound of the metal forming the conductor wiring layer and the low melting point metal is formed when the insulating sheets of 1 are collectively cured. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330240A JP3894770B2 (en) | 2001-10-29 | 2001-10-29 | Multilayer wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330240A JP3894770B2 (en) | 2001-10-29 | 2001-10-29 | Multilayer wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133737A true JP2003133737A (en) | 2003-05-09 |
| JP3894770B2 JP3894770B2 (en) | 2007-03-22 |
Family
ID=19145990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330240A Expired - Fee Related JP3894770B2 (en) | 2001-10-29 | 2001-10-29 | Multilayer wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894770B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008143099A1 (en) * | 2007-05-17 | 2008-11-27 | Fujikura Ltd. | Laminated wiring board and method for manufacturing the same |
| JP2009094367A (en) * | 2007-10-10 | 2009-04-30 | Sumitomo Metal Mining Co Ltd | Multi-layer printed wiring board and method of manufacturing the same |
| JP2009158599A (en) * | 2007-12-25 | 2009-07-16 | Kyocera Corp | Wiring board, its manufacturing method, and packaging structure |
| JP2012079766A (en) * | 2010-09-30 | 2012-04-19 | Fujikura Ltd | Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof |
| JP2013219247A (en) * | 2012-04-10 | 2013-10-24 | Tdk Corp | Wiring board and method for manufacturing the same |
| JP2016054188A (en) * | 2014-09-03 | 2016-04-14 | 大日本印刷株式会社 | Component build-in wiring board, manufacturing method of the same, and intermediate wiring layer for manufacturing the same |
-
2001
- 2001-10-29 JP JP2001330240A patent/JP3894770B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101683007B (en) * | 2007-05-17 | 2011-12-28 | 株式会社藤仓 | Laminated wiring board and method for manufacturing the same |
| EP2157842A1 (en) * | 2007-05-17 | 2010-02-24 | Fujikura, Ltd. | Laminated wiring board and method for manufacturing the same |
| JPWO2008143099A1 (en) * | 2007-05-17 | 2010-08-05 | 株式会社フジクラ | Multilayer wiring board and manufacturing method thereof |
| EP2157842A4 (en) * | 2007-05-17 | 2011-11-30 | Fujikura Ltd | Laminated wiring board and method for manufacturing the same |
| WO2008143099A1 (en) * | 2007-05-17 | 2008-11-27 | Fujikura Ltd. | Laminated wiring board and method for manufacturing the same |
| KR101116712B1 (en) * | 2007-05-17 | 2012-03-13 | 가부시키가이샤후지쿠라 | Laminated wiring board and method for manufacturing the same |
| JP4955763B2 (en) * | 2007-05-17 | 2012-06-20 | 株式会社フジクラ | Multilayer wiring board and manufacturing method thereof |
| US8502086B2 (en) | 2007-05-17 | 2013-08-06 | Fujikura Ltd. | Laminated wiring board and method for manufacturing the same |
| JP2009094367A (en) * | 2007-10-10 | 2009-04-30 | Sumitomo Metal Mining Co Ltd | Multi-layer printed wiring board and method of manufacturing the same |
| JP2009158599A (en) * | 2007-12-25 | 2009-07-16 | Kyocera Corp | Wiring board, its manufacturing method, and packaging structure |
| JP2012079766A (en) * | 2010-09-30 | 2012-04-19 | Fujikura Ltd | Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof |
| JP2013219247A (en) * | 2012-04-10 | 2013-10-24 | Tdk Corp | Wiring board and method for manufacturing the same |
| JP2016054188A (en) * | 2014-09-03 | 2016-04-14 | 大日本印刷株式会社 | Component build-in wiring board, manufacturing method of the same, and intermediate wiring layer for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3894770B2 (en) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4427874B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
| JP3853219B2 (en) | Semiconductor element built-in substrate and multilayer circuit board | |
| JPH11126978A (en) | Multilayered wiring board | |
| US7307022B2 (en) | Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof | |
| JP4129166B2 (en) | Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof | |
| JP2002076637A (en) | Substrate incorporating chip component, and manufacturing method of the substrate | |
| JP3441368B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JPH10190232A (en) | Multilayer interconnection board and its manufacture | |
| JP3894770B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| KR100716809B1 (en) | A PCB using the ACF and manufacturing method thereof | |
| JP3786512B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4315580B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
| JP2002198654A (en) | Electric element built-in wiring board and method of manufacturing the same | |
| JP2004047898A (en) | Manufacturing method of printed wiring board and of multilayer printed wiring board | |
| JPH1154926A (en) | One-sided circuit board and its manufacture | |
| JP4666830B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3631682B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| KR100734244B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
| JP2001024090A (en) | Package substrate | |
| JP4437361B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
| JP2000138457A (en) | Multilayer interconnection board and its manufacture | |
| JP2004253648A (en) | Printed circuit board and method for manufacturing the same, and multi-layer printed wiring board and method for manufacturing the same | |
| JP2005285802A (en) | Wiring board and its manufacturing method | |
| JP2004063809A (en) | Multilayer wiring substrate and its manufacturing method | |
| JP2002252465A (en) | Multilayer wiring board and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3894770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |