JP2003124264A - Method of manufacturing semiconductor device tape carrier - Google Patents

Method of manufacturing semiconductor device tape carrier

Info

Publication number
JP2003124264A
JP2003124264A JP2001318374A JP2001318374A JP2003124264A JP 2003124264 A JP2003124264 A JP 2003124264A JP 2001318374 A JP2001318374 A JP 2001318374A JP 2001318374 A JP2001318374 A JP 2001318374A JP 2003124264 A JP2003124264 A JP 2003124264A
Authority
JP
Japan
Prior art keywords
copper foil
semiconductor device
tape carrier
opening
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001318374A
Other languages
Japanese (ja)
Other versions
JP3656590B2 (en
Inventor
Akira Matsuura
亮 松浦
Satoshi Chinda
聡 珍田
Hiroshi Okikawa
寛 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001318374A priority Critical patent/JP3656590B2/en
Publication of JP2003124264A publication Critical patent/JP2003124264A/en
Application granted granted Critical
Publication of JP3656590B2 publication Critical patent/JP3656590B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily covering/plating only a ball forming land by discriminating it from a bent hole and a positioning hole in the manufacturing method of a semiconductor device tape carrier. SOLUTION: A copper foil 4 is previously removed by etching so that the copper foil 4 does not remain in the regions of the bent hole 9 and a positioning hole 10 and wiring 8 is formed. Then, electrolytic plating is performed and a conductive metal layer 6 is formed on the ball forming lead exposed from an opening part by electroplating.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体素子を外部
基板等に接続する際の接続媒体として用いられる半導体
装置用テープキャリアの製造方法であって、特に、ＢＧ
Ａ（Ball Grid Array）型のパッケージに用いられる半
導体装置用テープキャリアの製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a tape carrier for a semiconductor device, which is used as a connection medium when connecting a semiconductor element to an external substrate or the like.
The present invention relates to a method for manufacturing a tape carrier for a semiconductor device used in an A (Ball Grid Array) type package.

【０００２】[0002]

【従来の技術】電子機器の小型化に伴い、半導体装置の
高集積化、高機能化、高速化の要求が高まっている。Ｂ
ＧＡ（Ball Grid Array）型半導体装置は多ピン化およ
び高密度実装化に適している。2. Description of the Related Art With the miniaturization of electronic equipment, there is an increasing demand for higher integration, higher functionality and higher speed of semiconductor devices. B
GA (Ball Grid Array) type semiconductor devices are suitable for high pin count and high density mounting.

【０００３】図１０は、従来の一般的なＢＧＡ（Ball G
rid Array）型半導体装置を示している。この半導体装
置２１は、絶縁性フィルム等からなる絶縁基材１の片面
にはんだボール形成用ランド２７およびダミーパッド１
６を有し、ダミーパッド１６上に、接着材１５を介して
半導体チップ１２を搭載し、半導体チップ１２の電極パ
ッドとはんだボール形成用ランド２７とは、ワイヤ１３
により電気的に接続されている。封止樹脂１４は、半導
体チップ１２及びワイヤ１３とはんだボール形成用ラン
ド２７との接合部を保護するために、半導体チップ１２
が搭載されている側の絶縁基材１の上をモールドしてい
る。FIG. 10 shows a conventional general BGA (Ball G).
1 shows a rid array) type semiconductor device. This semiconductor device 21 includes a solder ball forming land 27 and a dummy pad 1 on one surface of an insulating base material 1 made of an insulating film or the like.
6, the semiconductor chip 12 is mounted on the dummy pad 16 via the adhesive material 15. The electrode pad of the semiconductor chip 12 and the solder ball forming land 27 are connected to the wire 13
Are electrically connected by. The sealing resin 14 protects the semiconductor chip 12 and the joints between the wires 13 and the solder ball forming lands 27 in order to protect the semiconductor chip 12 and the wires 13.
The insulating base material 1 on the side where is mounted is molded.

【０００４】また、絶縁基材１の所定位置には開口部２
が形成され、この開口部２によりはんだボール形成用ラ
ンド２７が露出し、はんだボールを開口部２に挿入した
後、リフロー処理（加熱溶融処理）されることによりは
んだボールが溶融し、溶融したはんだボールは開口部２
を完全に埋めてはんだボール形成用ランド２７と電気的
に接続する。一方、溶融はんだは、表面張力によりはん
だボール１１を形成する。このはんだボール１１は、プ
リント基板側の電極端子に接続し、外部電極端子として
の役割を果たしている。Further, the opening 2 is provided at a predetermined position of the insulating base material 1.
The solder ball forming land 27 is exposed through the opening 2, and after the solder ball is inserted into the opening 2, the solder ball is melted by the reflow process (heat melting process), and the melted solder Ball has opening 2
Is completely filled and electrically connected to the solder ball forming land 27. On the other hand, the molten solder forms the solder balls 11 due to the surface tension. The solder balls 11 are connected to the electrode terminals on the printed board side and serve as external electrode terminals.

【０００５】図１１は、ＢＧＡ型半導体装置を用いた半
導体装置を実装基板に実装した状態を示す図面である。
実装基板２２は、リジットな絶縁基板２９の片面に電極
端子１７を有し、この電極端子１７の上にソルダーレジ
スト１８が塗布されている。ソルダーレジスト１８は電
極端子１７が露出するように開口を有する。この電極端
子１７の上に半導体装置２１のはんだボール１１が実装
される。また、実装基板２２の電極端子１７には、予め
はんだボール１１との接合を良好にするため、図示しな
いはんだめっきが施されている。このため、半導体装置
２１を実装基板２２に実装する際に加えられる熱によ
り、はんだボール１１とはんだめっきが溶融し、互いに
金属接合することにより、確実な電気的接続を図ってい
る。FIG. 11 is a view showing a state in which a semiconductor device using a BGA type semiconductor device is mounted on a mounting board.
The mounting substrate 22 has an electrode terminal 17 on one surface of a rigid insulating substrate 29, and a solder resist 18 is applied onto the electrode terminal 17. The solder resist 18 has an opening so that the electrode terminal 17 is exposed. The solder balls 11 of the semiconductor device 21 are mounted on the electrode terminals 17. In addition, the electrode terminals 17 of the mounting substrate 22 are preliminarily subjected to solder plating (not shown) in order to improve the connection with the solder balls 11. For this reason, the solder balls 11 and the solder plating are melted by the heat applied when the semiconductor device 21 is mounted on the mounting substrate 22, and metal bonding is made to each other, so that reliable electrical connection is achieved.

【０００６】近年、ＢＧＡ型半導体装置の小型化に伴
い、はんだボールのピッチがますます狭くなり、現在、
超小型化への対応を図るため０．５mmピッチのＢＧＡ型
半導体装置の検討が進んでいる。このため、はんだボー
ル１１の径を小さくする必要があり、これにあわせては
んだボール形成用ランド２７を露出するための開口部２
の直径も小さくする必要がある。一方で、絶縁基材１の
厚さは従来通り一定であるため、絶縁基材１の厚さに対
して開口部２の径が相対的に小さくなり、溶融したはん
だがはんだボール形成用ランド２７に接触し難くなる。
この結果、はんだ濡れ不良が生じたり、開口部内にボイ
ドが生じ、はんだボール形成用ランド２７に溶融したは
んだが接合されないことがある。In recent years, with the miniaturization of BGA type semiconductor devices, the pitch of solder balls has become narrower.
BGA type semiconductor devices with a pitch of 0.5 mm are being studied in order to cope with the miniaturization. Therefore, it is necessary to reduce the diameter of the solder ball 11, and accordingly, the opening 2 for exposing the solder ball forming land 27 is formed.
It is also necessary to reduce the diameter of On the other hand, since the thickness of the insulating base material 1 is constant as before, the diameter of the opening 2 is relatively small with respect to the thickness of the insulating base material 1, and the melted solder is the solder ball forming land 27. Hard to come into contact with.
As a result, poor solder wetting may occur, or voids may occur in the openings, and the molten solder may not be bonded to the solder ball forming lands 27.

【０００７】図１２は、従来例におけるＢＧＡ型半導体
装置を実装基板に実装する際の失敗例を説明するための
断面図であり、より具体的には、いわゆるオープン不良
を説明するための図面である。このオープン不良とは、
実装基板２２に半導体装置２１を実装した後に、はんだ
ボール１１が実装基板２２の電極端子１７側に吸い取ら
れてしまう現象をいい、いわゆる「ボール落ち」と呼ば
れる現象である。これにより、開口部２内には、はんだ
が存在しない状態となり、はんだボール１１とはんだボ
ール形成用ランド２７との電気的接合を図ることができ
なくなるという不都合が生じる。FIG. 12 is a cross-sectional view for explaining an example of failure in mounting a BGA type semiconductor device in a conventional example on a mounting board, and more specifically, a drawing for explaining so-called open failure. is there. This open failure is
After mounting the semiconductor device 21 on the mounting board 22, the solder balls 11 are absorbed by the electrode terminals 17 side of the mounting board 22, which is a so-called “ball drop” phenomenon. As a result, there is no solder in the opening 2, and the solder ball 11 and the solder ball forming land 27 cannot be electrically joined to each other.

【０００８】図１３は、従来例におけるＢＧＡ型半導体
装置を実装基板に実装する際の他の失敗例を説明するた
めの断面図であり、より具体的には、いわゆるくびれ現
象を説明するための図面である。このくびれ現象とは、
実装基板２２に半導体装置２１を実装した後に、はんだ
ボール１１が実装基板２２の電極端子１７側に吸い取ら
れるまでには至らないが、実装基板２２の電極端子１７
側に吸いよせられ、開口部２の直径よりも細い部分から
なるくびれ部２０がはんだボール１１に形成されてしま
い、はんだボール１１と開口部２の間に間隙が発生して
しまう現象をいう。このくびれ部２２の発生によりはん
だボール１１の強度が低下し、くびれ部２０にクラック
が発生してしまうという不都合が生じる。FIG. 13 is a cross-sectional view for explaining another failure example when the BGA type semiconductor device in the conventional example is mounted on a mounting substrate, and more specifically, for explaining a so-called constriction phenomenon. It is a drawing. What is this constriction phenomenon?
After the semiconductor device 21 is mounted on the mounting board 22, the solder balls 11 are not absorbed by the electrode terminals 17 side of the mounting board 22, but the electrode terminals 17 of the mounting board 22 are not absorbed.
This is a phenomenon in which a constricted portion 20 that is sucked to the side and formed of a portion thinner than the diameter of the opening 2 is formed on the solder ball 11 and a gap is generated between the solder ball 11 and the opening 2. The occurrence of the constricted portion 22 lowers the strength of the solder ball 11 and causes a disadvantage that a crack is generated in the constricted portion 20.

【０００９】これらの現象は、半導体装置を実装基板に
実装する際に、実装時に加えられる熱によりはんだボー
ルおよびはんだめっきが溶融し流動性を持ち、表面張力
の働きにより、溶融したはんだボールが電極端子に吸収
されてしまうことに起因すると考えられている。These phenomena are caused when the semiconductor device is mounted on a mounting board, the solder balls and the solder plating are melted by the heat applied at the time of mounting to have fluidity, and the surface tension acts to cause the molten solder balls to become electrodes. It is thought to be caused by being absorbed by the terminals.

【００１０】図１４は、従来の埋めメッキ技術を用いた
ＢＧＡ（Ball Grid Array）型のパッケージに使用され
る半導体装置用テープキャリアの構成例をしめす平面図
である。半導体装置用テープキャリア１００は、角形の
絶縁基材１であり、円形のはんだボール形成用ランド２
７およびダミーパッド１６が一定間隔に設けられ、格子
状に配列されている。FIG. 14 is a plan view showing a structural example of a tape carrier for a semiconductor device used for a BGA (Ball Grid Array) type package using a conventional buried plating technique. The tape carrier 100 for a semiconductor device is a rectangular insulating base material 1 and has a circular solder ball forming land 2.
7 and dummy pads 16 are provided at regular intervals and arranged in a grid pattern.

【００１１】図１５は図１４の半導体装置用テープキャ
リアの裏面図である。はんだボール形成用ランド２７の
上には電解めっきにより所定厚さの導体層６が形成され
ている。ここに、図１４に示された配線８ははんだボー
ル形成用ランド２７に電流を供給し、図１５に示された
はんだボール形成用ランド２７の上に導体層６を析出す
る給電リードとしての役割を担っている。図１６は図１
４の半導体装置用テープキャリアのＡ―Ａ線における断
面図である。半導体装置用テープキャリア１００は、絶
縁基材１の開口部２によってはんだボール形成用ランド
２７を露出させ、全てのはんだボール形成用ランド２７
の上に所定の厚さを有する導体層６が形成されている。FIG. 15 is a rear view of the semiconductor device tape carrier of FIG. A conductor layer 6 having a predetermined thickness is formed on the solder ball forming land 27 by electrolytic plating. Here, the wiring 8 shown in FIG. 14 supplies a current to the solder ball forming land 27 and functions as a power supply lead for depositing the conductor layer 6 on the solder ball forming land 27 shown in FIG. Is responsible for 16 is shown in FIG.
4 is a cross-sectional view taken along line AA of the semiconductor device tape carrier of FIG. In the tape carrier 100 for a semiconductor device, the solder ball forming lands 27 are exposed through the openings 2 of the insulating base material 1, and all the solder ball forming lands 27 are formed.
A conductor layer 6 having a predetermined thickness is formed on the top surface.

【００１２】図１７は、はんだボール形成用ランド、配
線および給電配線の位置関係を示す図面である。この図
面においてテープ材３０に形成された半導体装置用テー
プキャリア１００は、便宜上１ピースのみを示し、長尺
方向に存在する複数のピースについては省略している
が、実際には、半導体装置用テープキャリア１００が複
数形成されたテープ材３０がスプロケットホール２８に
より順次搬送される。なお、本明細書においてピースと
は、１つの半導体装置において使用される半導体装置用
テープキャリアを指している。ここに、はんだボール形
成用ランド２７と配線８は１対１に対応しており、主給
電配線２３および従給電配線２４は配線８を介してはん
だボール形成用ランド２７に電流を供給している。主給
電配線２３は、２列のスプロケットホール２８のそれぞ
れに近接しており、これと並行する位置に形成されてい
る。従給電配線２４はテープ材３０の幅方向に配置さ
れ、２つの主給電配線２３を電気的に接続すると同時
に、１ピースの半導体装置用テープキャリア１００を取
り囲むように形成されている。なお、図８および図９
は、従来例におけるの製造方法の前半を説明した図面で
あり、特に、図１７のテープキャリアのＢ−Ｂ線の断面
図をあらわしたものである。なお、ここでは、説明の都
合上半導体装置用テープキャリア１００のみを表してい
る。FIG. 17 is a view showing the positional relationship between the solder ball forming land, the wiring and the power feeding wiring. In this figure, the semiconductor device tape carrier 100 formed on the tape material 30 shows only one piece for convenience, and a plurality of pieces existing in the lengthwise direction are omitted. The tape material 30 on which a plurality of carriers 100 are formed is sequentially conveyed through the sprocket holes 28. In this specification, the piece refers to a semiconductor device tape carrier used in one semiconductor device. Here, the solder ball forming lands 27 and the wirings 8 have a one-to-one correspondence, and the main power feeding wirings 23 and the sub power feeding wirings 24 supply currents to the solder ball forming lands 27 via the wirings 8. . The main power supply wiring 23 is formed adjacent to and in parallel with each of the two rows of sprocket holes 28. The sub power supply wiring 24 is arranged in the width direction of the tape material 30, and is formed so as to electrically connect the two main power supply wirings 23 and at the same time surround one piece of the semiconductor device tape carrier 100. 8 and 9
[FIG. 17] is a view for explaining the first half of the manufacturing method in the conventional example, and particularly shows a cross-sectional view of the tape carrier of FIG. 17 taken along the line BB. Here, for convenience of description, only the semiconductor device tape carrier 100 is shown.

【００１３】まず、図８（ａ）に示すように、絶縁基材
１の上にグリッド状にパッケージの樹脂封止時のガス抜
きを目的としたベントホール９及び開口部２を形成す
る。次に、図８（ｂ）に示すように、絶縁基材１の片面
に、銅箔４をラミネートする。次に、図８（ｃ）に示す
ように、銅箔４の全面にマスキングテープ５を形成す
る。図８（ｄ）に示すように、開口部２内に露出した銅
箔４の配線およびはんだボール形成用ランドとなるべき
領域上に導体層６を形成する。図８（ｅ）に示すよう
に、マスキングテープ５を剥離し、図８（ｆ）に示すよ
うに、銅箔４の全面にエッチング用レジスト７を形成す
る。図９（ｇ）に示すように、エッチング用レジスト７
に対して露光・現像を施し、配線およびはんだボール形
成用ランドを形成するための銅箔４の領域上にのみエッ
チング用レジスト７が残存するようにする。図９（ｈ）
に示すように、さらに銅箔４をエッチングすることによ
り、配線およびはんだボール形成用ランド２７を形成す
る。図９（ｉ）に示すように、エッチング用レジスト７
を剥離する。これにより、半導体装置用テープキャリア
１００が完成する。First, as shown in FIG. 8A, vent holes 9 and openings 2 are formed on the insulating base material 1 in a grid pattern for the purpose of venting gas when the package is sealed with resin. Next, as shown in FIG. 8B, the copper foil 4 is laminated on one surface of the insulating base material 1. Next, as shown in FIG. 8C, a masking tape 5 is formed on the entire surface of the copper foil 4. As shown in FIG. 8D, the conductor layer 6 is formed on the wirings of the copper foil 4 exposed in the opening 2 and on the regions to be the solder ball forming lands. As shown in FIG. 8 (e), the masking tape 5 is peeled off, and an etching resist 7 is formed on the entire surface of the copper foil 4 as shown in FIG. 8 (f). As shown in FIG. 9G, the etching resist 7
Is exposed and developed so that the etching resist 7 remains only on the region of the copper foil 4 for forming the wiring and the land for forming the solder ball. Figure 9 (h)
As shown in FIG. 3, the copper foil 4 is further etched to form wiring and solder ball forming lands 27. As shown in FIG. 9I, the etching resist 7
Peel off. As a result, the semiconductor device tape carrier 100 is completed.

【００１４】[0014]

【発明が解決しようとする課題】しかしながら、前記し
た半導体装置用テープキャリアのように、基板上のはん
だボール形成用ランドにめっきバンプを形成する場合、
めっき面にパッケージの樹脂封止時のガス抜きを目的と
したベントホールやチップ搭載時の位置合わせ穴がはん
だボール形成用ランドと混在している場合がある。However, when the plating bumps are formed on the solder ball forming lands on the substrate as in the above-described semiconductor device tape carrier,
In some cases, a vent hole for the purpose of venting gas during resin sealing of the package and a positioning hole for mounting a chip are mixed with the solder ball forming land on the plated surface.

【００１５】これらの穴がはんだボール形成用ランドと
同様に底面に銅箔が露出した構造である場合、はんだボ
ール形成用ランドと同様にめっきが析出してしまい、ベ
ントホールの場合はガス抜きの機能を果たすことが出来
ず、また、位置合わせ穴に関しても、場所によるめっき
析出の有無など、機能に障害が発生する可能性がある。When these holes have a structure in which the copper foil is exposed on the bottom surface similarly to the solder ball forming lands, plating is deposited as in the solder ball forming lands, and in the case of vent holes, degassing is performed. The function cannot be achieved, and the function of the alignment hole may be impaired due to the presence or absence of plating deposition depending on the location.

【００１６】これを防止するためには、ベントホール、
位置合わせ穴等、めっき析出を望まない穴に対して、液
体レジストなどで部分的にマスキングして、めっき析出
を防止する方法があるが、その位置制御が困難であり、
工程増加にもつながるため、コストアップの一因となっ
ており、より簡略な部分的なめっき析出防止方法が求め
られている。In order to prevent this, vent holes,
There is a method to prevent plating deposition by partially masking with liquid resist etc. for holes where plating deposition is not desired, such as alignment holes, but its position control is difficult.
Since this also leads to an increase in the number of steps, it is a cause of cost increase, and a simpler method for partially preventing plating deposition is required.

【００１７】そこで、本発明の目的は、上記課題を解決
し、ベントホールや位置合わせ穴と区別して、容易には
んだボール形成用ランドのみに埋めめっきを施すことの
できる半導体装置用テープキャリアの製造方法を提供す
ることにある。Therefore, an object of the present invention is to solve the above problems and to manufacture a tape carrier for a semiconductor device in which only the solder ball forming lands can be easily subjected to buried plating in distinction from vent holes and alignment holes. To provide a method.

【００１８】[0018]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。In order to achieve the above object, the present invention is configured as follows.

【００１９】請求項１の発明は、絶縁基材の一方の面に
直接又は接着層を介して銅箔等の金属層を設け、絶縁基
材の他方の面から前記銅箔が露出するように絶縁基材に
ベントホールおよび開口部を設け、開口部から露出した
銅箔の面に導電金属層を設ける半導体装置用テープキャ
リアの製造方法において、前記銅箔をエッチングするこ
とにより前記ベントホールの領域を避けて配線を形成し
た後に、前記開口部から露出した銅箔の面に電解めっき
により埋め込み用の導電金属層を形成することを特徴と
する。According to the first aspect of the invention, a metal layer such as a copper foil is provided on one surface of the insulating base material directly or via an adhesive layer so that the copper foil is exposed from the other surface of the insulating base material. In a method of manufacturing a tape carrier for a semiconductor device, wherein a vent hole and an opening are provided in an insulating base material, and a conductive metal layer is provided on the surface of the copper foil exposed from the opening, a region of the vent hole is formed by etching the copper foil. After forming the wiring while avoiding the above, a conductive metal layer for embedding is formed on the surface of the copper foil exposed from the opening by electrolytic plating.

【００２０】また、請求項２の発明は、絶縁基材にベン
トホールおよび開口部を形成した後に、絶縁基材の一方
面に直接に又は接着層を介して銅箔を設け、その開口部
から露出した銅箔の面に導電金属層を設ける半導体装置
用テープキャリアの製造方法において、前記銅箔をエッ
チングすることにより前記ベントホールの領域を避けて
配線を形成した後に、前記開口部に露出した銅箔面に電
解めっきにより埋め込み用の導電金属層を形成すること
を特徴とする。In the invention of claim 2, after forming the vent hole and the opening portion in the insulating base material, a copper foil is provided on one surface of the insulating base material directly or through an adhesive layer, and the copper foil is provided from the opening portion. In a method for manufacturing a tape carrier for a semiconductor device, in which a conductive metal layer is provided on the surface of an exposed copper foil, the copper foil is exposed to the opening after forming a wiring by avoiding the vent hole region by etching the copper foil. It is characterized in that a conductive metal layer for embedding is formed on the copper foil surface by electrolytic plating.

【００２１】また、請求項３の発明は、絶縁基材の一方
の面に直接又は接着層を介して銅箔を設け、絶縁基材の
他方の面から前記銅箔が露出するように絶縁基材に位置
決め孔および開口部を設け、開口部から露出した銅箔の
面に導電金属層を設ける半導体装置用テープキャリアの
製造方法において、前記銅箔をエッチングすることによ
り前記位置決め孔の領域を避けて配線を形成した後に、
前記開口部から露出した銅箔の面に電解めっきにより埋
め込み用の導電金属層を形成することを特徴とする。In the invention of claim 3, a copper foil is provided on one surface of the insulating base material directly or via an adhesive layer, and the insulating base material is exposed from the other surface of the insulating base material. In a method of manufacturing a tape carrier for a semiconductor device, in which a positioning hole and an opening are provided in a material, and a conductive metal layer is provided on the surface of the copper foil exposed from the opening, the area of the positioning hole is avoided by etching the copper foil. After forming the wiring,
A conductive metal layer for embedding is formed on the surface of the copper foil exposed from the opening by electrolytic plating.

【００２２】また、請求項４の発明は、絶縁基材に位置
決め孔および開口部を形成した後に、絶縁基材の一方面
に直接に又は接着層を介して銅箔を設け、その開口部か
ら露出した銅箔の面に導電金属層を設ける半導体装置用
テープキャリアの製造方法において、前記銅箔をエッチ
ングすることにより前記位置決め孔を避けて配線を形成
した後に、前記開口部に露出した銅箔面に電解めっきに
より埋め込み用の導電金属層を形成することを特徴とす
る。Further, in the invention of claim 4, after forming the positioning hole and the opening portion in the insulating base material, a copper foil is provided on one surface of the insulating base material directly or through an adhesive layer, and from the opening portion. In a method for manufacturing a tape carrier for a semiconductor device, in which a conductive metal layer is provided on a surface of an exposed copper foil, a copper foil exposed in the opening is formed by etching the copper foil to form a wiring while avoiding the positioning hole. A conductive metal layer for embedding is formed on the surface by electrolytic plating.

【００２３】また、請求項５の発明は、請求項１〜５の
いずれかに記載の半導体装置用テープキャリアの製造方
法において、前記電解めっきを、それによる導電金属層
が前記開口部の内部を凹形状又は外方に凸形状に埋める
ように施すことを特徴とする。According to a fifth aspect of the present invention, in the method of manufacturing a tape carrier for a semiconductor device according to any one of the first to fifth aspects, the electroplating is performed, and a conductive metal layer by the electroplating is applied inside the opening. It is characterized in that it is applied so as to be embedded in a concave shape or an outward convex shape.

【００２４】＜作用＞本発明の半導体装置用テープキャ
リアの製造方法は、ベントホールや位置決め孔の領域を
避けて配線を形成した後に、はんだボール形成用ランド
に電解めっきを行うものである。つまり、ベントホール
や位置決め孔の領域の配線をエッチングで溶解除去した
後に、電解めっきを行って、はんだボール形成用ランド
にのみ導体層を形成するものである。<Operation> In the method of manufacturing a tape carrier for a semiconductor device of the present invention, after forming the wiring while avoiding the areas of the vent hole and the positioning hole, the solder ball forming land is electrolytically plated. That is, after the wiring in the region of the vent hole and the positioning hole is dissolved and removed by etching, electrolytic plating is performed to form the conductor layer only on the solder ball forming land.

【００２５】具体的には、本発明の半導体装置用テープ
キャリアの製造方法は、予めベントホールや位置決め孔
の領域に銅箔が残らないように、銅箔をエッチングによ
り除去して配線を形成した後、電解めっきを行って、開
口部から露出したはんだボール形成用ランドにのみ電解
めっきにより導電金属層を形成するものである。Specifically, in the method for manufacturing a tape carrier for a semiconductor device according to the present invention, the copper foil is removed by etching to form wiring so that the copper foil does not remain in the areas of the vent holes and the positioning holes. After that, electrolytic plating is performed to form a conductive metal layer only on the solder ball forming lands exposed from the opening by electrolytic plating.

【００２６】この電解めっきを行う際に、ベントホール
や位置決め孔は貫通孔になっていて銅箔が存在しないた
め、ベントホールや位置決め孔に導体層が形成され閉塞
されてしまうということはない。When performing this electrolytic plating, the vent hole and the positioning hole are through holes and no copper foil is present, so that the conductor layer is not formed and blocked in the vent hole and the positioning hole.

【００２７】[0027]

【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below based on the illustrated embodiments.

【００２８】図１及び図２は、本発明の一実施形態に係
る半導体装置用テープキャリアの製造方法についての説
明図である。1 and 2 are explanatory views of a method of manufacturing a tape carrier for a semiconductor device according to an embodiment of the present invention.

【００２９】この半導体装置用テープキャリアの製造方
法を図１及び図２に基づいて説明する。なお、図１およ
び図２において描かれた半導体装置用テープキャリアは
図８および図９において描かれた半導体装置用テープキ
ャリアに対応した位置における製造工程断面図を示した
ものであり、ここでも、説明の都合上半導体装置用テー
プキャリア１００のみを表し、スプロケットホール等は
省略している。A method of manufacturing the tape carrier for a semiconductor device will be described with reference to FIGS. The semiconductor device tape carrier depicted in FIGS. 1 and 2 is a sectional view of the manufacturing process at a position corresponding to the semiconductor device tape carrier depicted in FIGS. 8 and 9. For convenience of description, only the semiconductor device tape carrier 100 is shown, and sprocket holes and the like are omitted.

【００３０】まず、図１（ａ）に示すように絶縁基材１
をプレス加工することによりグリッド状に開口部２を形
成する。ここに、絶縁基材１としては、例えば、ポリイ
ミド、ポリエステル、ポリスルホン、ポリパラバン酸、
フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ
樹脂などの電気絶縁性の樹脂単体からなる可撓性フィル
ムが使用される。次に、図１（ｂ）に示すように絶縁基
材１の片面に銅箔４をラミネートする。First, as shown in FIG. 1A, the insulating base material 1
The openings 2 are formed in a grid shape by pressing. Here, as the insulating base material 1, for example, polyimide, polyester, polysulfone, polyparabanic acid,
A flexible film made of an electrically insulating resin simple substance such as a fluororesin, a phenol resin, an acrylic resin, or an epoxy resin is used. Next, as shown in FIG. 1B, a copper foil 4 is laminated on one surface of the insulating base material 1.

【００３１】さらに、図１（ｃ）に示すように、銅箔４
の表面にエッチング用レジスト７をラミネートする。図
１（ｄ）に示すように、エッチング用レジスト７を露
光、現像し、配線およびはんだ形成用ランドを形成した
い部分にのみ、エッチング用レジスト７を残すようにす
る。このときに、ベントホール９の下に位置する銅箔４
上のエッチング用レジスト７を除去するようにする。Further, as shown in FIG. 1 (c), the copper foil 4
An etching resist 7 is laminated on the surface of the. As shown in FIG. 1D, the etching resist 7 is exposed and developed so that the etching resist 7 is left only in the portions where wiring and solder forming lands are to be formed. At this time, the copper foil 4 located under the vent hole 9
The upper etching resist 7 is removed.

【００３２】図１（ｅ）に示すように、銅箔４の面をエ
ッチングすることにより配線８を形成する。図１（ｆ）
に示すように、エッチング用レジスト７を剥離する。こ
れにより絶縁基材１の片面に、ベントホール９の領域を
避けて、配線およびはんだボール形成用ランド２７が形
成される。As shown in FIG. 1E, the wiring 8 is formed by etching the surface of the copper foil 4. Figure 1 (f)
As shown in, the etching resist 7 is removed. As a result, the wiring and solder ball forming lands 27 are formed on one surface of the insulating base material 1 while avoiding the vent hole 9 region.

【００３３】図２（ｇ）に示すように、銅箔４上にマス
キングテープ５を形成する。これは、絶縁基材１に面す
る銅箔４面にだけ、後工程の導体層（導電金属層）が形
成されるようにするためである。マスキングテープとし
ては、ポリイミド、ポリエステル、ポリスルホン、ポリ
パラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹
脂、エポキシ樹脂、塩化ビニル、シリコンゴム、ナイロ
ンなどの電気絶縁性の樹脂に接着剤を塗布した可撓性フ
ィルムが使用される。As shown in FIG. 2 (g), a masking tape 5 is formed on the copper foil 4. This is because the conductor layer (conductive metal layer) in the subsequent step is formed only on the surface of the copper foil 4 facing the insulating base material 1. As a masking tape, a flexible film in which an adhesive is applied to an electrically insulating resin such as polyimide, polyester, polysulfone, polyparabanic acid, fluororesin, phenolic resin, acrylic resin, epoxy resin, vinyl chloride, silicone rubber, or nylon. Is used.

【００３４】図２（ｈ）に示すように、これをめっき液
中に入れて銅箔４に通電し、開口部２から露出するはん
だボール形成用ランド２７を形成している金属層の面に
めっき（導体層６）を析出させる。めっきとしては、銅
めっき、ニッケルめっき、スズめっき、金めっき、銀め
っき等の単体金属及びはんだめっきのような合金めっき
を使用する。As shown in FIG. 2 (h), this is put in a plating solution and the copper foil 4 is energized to expose the solder ball forming land 27 exposed from the opening 2 to the surface of the metal layer. The plating (conductor layer 6) is deposited. As the plating, a single metal such as copper plating, nickel plating, tin plating, gold plating, silver plating, or alloy plating such as solder plating is used.

【００３５】図２（ｉ）に示すように、マスキングテー
プ５を剥離する。これにより、半導体装置用テープキャ
リア１００が完成する。As shown in FIG. 2 (i), the masking tape 5 is peeled off. As a result, the semiconductor device tape carrier 100 is completed.

【００３６】上記実施形態では、電解めっきを、それに
よる導体層（導電金属層）６が図２（ｉ）に示すように
開口部２の内部を凹形状に埋めるように施したが、図３
に示すように、開口部２の内部を外方に凸形状の導体層
６ａとして埋めるように施すこともできる。In the above embodiment, the electroplating is performed so that the conductor layer (conductive metal layer) 6 thereby formed fills the inside of the opening 2 in a concave shape as shown in FIG.
As shown in FIG. 7, the inside of the opening 2 may be provided so as to be filled with a conductor layer 6a having a convex shape outward.

【００３７】図４は上記実施形態に係る半導体装置用テ
ープキャリア１００を用いた半導体装置の断面図であ
る。これは、図２（ｉ）に示した半導体装置用テープキ
ャリア１００のはんだボール形成用ランド２７を有する
面上における半導体チップ搭載領域に半導体チップ１２
を搭載し、さらに半導体チップ１２の電極端子とはんだ
ボール形成用ランド２７とをワイヤ１３によりボンディ
ングし、これらを封止樹脂１４によりモールド成形し、
開口部２にはんだボール１１を搭載し、その内の導体層
６に、はんだボール１１を搭載したものである。FIG. 4 is a sectional view of a semiconductor device using the semiconductor device tape carrier 100 according to the above embodiment. This is because the semiconductor chip 12 is formed in the semiconductor chip mounting region on the surface having the solder ball forming lands 27 of the semiconductor device tape carrier 100 shown in FIG.
, The electrode terminals of the semiconductor chip 12 and the solder ball forming lands 27 are bonded by the wires 13, and these are molded by the sealing resin 14.
The solder balls 11 are mounted on the openings 2, and the solder balls 11 are mounted on the conductor layer 6 therein.

【００３８】図５及び図６は、本発明の他の実施形態に
係る半導体装置用テープキャリアの製造方法についての
説明図である。この半導体装置用テープキャリアのを製
造方法を図５及び図６に基づいて説明する。5 and 6 are explanatory views of a method of manufacturing a tape carrier for a semiconductor device according to another embodiment of the present invention. A method of manufacturing the tape carrier for a semiconductor device will be described with reference to FIGS.

【００３９】まず、図５（ａ）に示すように、絶縁基材
１をプレス加工することによりグリッド状に開口部２を
形成する。これと同時に半導体チップを半導体装置用テ
ープキャリアに搭載する際にチップを位置決めするため
に使用される位置決め孔１０を形成する。ここに、絶縁
基材１としては、例えば、ポリイミド、ポリエステル、
ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノー
ル樹脂、アクリル樹脂、エポキシ樹脂などの電気絶縁性
の樹脂単体からなる可撓性フィルムが使用される。First, as shown in FIG. 5A, the insulating base material 1 is pressed to form openings 2 in a grid shape. At the same time, a positioning hole 10 used for positioning the semiconductor chip when mounting the semiconductor chip on the semiconductor device tape carrier is formed. Here, as the insulating base material 1, for example, polyimide, polyester,
A flexible film made of an electrically insulating resin simple substance such as polysulfone, polyparabanic acid, fluororesin, phenol resin, acrylic resin, or epoxy resin is used.

【００４０】次に、図５（ｂ）に示すように絶縁基材１
の片面に銅箔４をラミネートする。さらに、図５（ｃ）
に示すように銅箔４の表面にエッチング用レジスト７を
ラミネートする。Next, as shown in FIG. 5B, the insulating substrate 1
The copper foil 4 is laminated on one side of. Furthermore, FIG.
An etching resist 7 is laminated on the surface of the copper foil 4 as shown in FIG.

【００４１】図５（ｄ）に示すように、エッチング用レ
ジスト７を露光、現像し、配線を形成したい部分にのみ
エッチング用レジスト７を残すようにする。このとき、
位置決め孔１０の下に位置する銅箔４上のエッチング用
レジスト７については、これを除去するようにする。As shown in FIG. 5D, the etching resist 7 is exposed and developed so that the etching resist 7 is left only in the portions where wiring is to be formed. At this time,
The etching resist 7 on the copper foil 4 located below the positioning hole 10 is removed.

【００４２】図５（ｅ）に示すように銅箔４面をエッチ
ングすることにより配線８を形成する。次いで、図５
（ｆ）に示すようにエッチング用レジスト７を剥離す
る。As shown in FIG. 5E, the wiring 8 is formed by etching the surface of the copper foil 4. Then, FIG.
The etching resist 7 is removed as shown in FIG.

【００４３】図６（ｇ）に示すように銅箔４上にマスキ
ングテープ５を形成する。これは、絶縁基材１に面する
銅箔４面にだけ後工程の導体層が形成されるようにする
ためである。マスキングテープとしては、ポリイミド、
ポリエステル、ポリスルホン、ポリパラバン酸、フッ素
樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂、
塩化ビニル、シリコンゴム、ナイロンなどの電気絶縁性
の樹脂に接着剤を塗布した可撓性フィルムが使用され
る。As shown in FIG. 6 (g), a masking tape 5 is formed on the copper foil 4. This is for forming the conductor layer in the subsequent step only on the surface of the copper foil 4 facing the insulating base material 1. As the masking tape, polyimide,
Polyester, polysulfone, polyparabanic acid, fluororesin, phenolic resin, acrylic resin, epoxy resin,
A flexible film in which an adhesive is applied to an electrically insulating resin such as vinyl chloride, silicon rubber, or nylon is used.

【００４４】図６（ｈ）に示すようにこれをめっき液中
に入れて銅箔４に通電し、開口部２から露出したはんだ
ボール形成用ランド２７にめっき（導体層６）を析出さ
せる。このときに、位置決め孔１０の下には導体となる
銅箔４が形成されていないため、めっきが析出すること
はない。したがって、位置決め孔１０に導体層６を施し
てしまうということはなく、位置決めとしての役割を果
たすことができる。ここに、めっきとしては、銅めっ
き、ニッケルめっき、スズめっき、金めっき、銀めっき
等の単体金属およびはんだめっきのような合金めっきを
使用する。As shown in FIG. 6 (h), this is placed in a plating solution and the copper foil 4 is energized to deposit plating (conductor layer 6) on the solder ball forming land 27 exposed from the opening 2. At this time, since the copper foil 4 serving as a conductor is not formed under the positioning hole 10, plating does not deposit. Therefore, the conductor layer 6 is not applied to the positioning hole 10, and the positioning hole 10 can serve as positioning. Here, as the plating, a single metal such as copper plating, nickel plating, tin plating, gold plating, silver plating, or alloy plating such as solder plating is used.

【００４５】図６（ｉ）に示すようにマスキングテープ
５を剥離する。これにより、半導体装置用テープキャリ
ア１００が完成する。The masking tape 5 is peeled off as shown in FIG. As a result, the semiconductor device tape carrier 100 is completed.

【００４６】図７は上記他の実施形態に係る半導体装置
用テープキャリア１００を用いた半導体装置の断面図で
ある。FIG. 7 is a sectional view of a semiconductor device using a semiconductor device tape carrier 100 according to another embodiment.

【００４７】まず、半導体装置用テープキャリア１００
（図６（ｉ））のはんだボール形成用ランド２７を有す
る面上における半導体チップ搭載領域に半導体チップ１
２を搭載し、さらに半導体チップ１２の電極端子とはん
だボール形成用ランド２７とをワイヤ１３によりボンデ
ィングし、これらを封止樹脂１４によりモールド成形す
る。そして、半導体チップ１２を搭載した後は、位置決
め孔１０は不要となるため、半導体装置テープキャリア
の位置決め孔１０を有する部分については、切断除去す
る。最後に、導体層６の上にはんだボール１１を配置
し、リフローすることにより、導体層６とはんだボール
１１との電気的な導通を確実に図ることができる。First, the tape carrier 100 for semiconductor devices
The semiconductor chip 1 is formed in the semiconductor chip mounting region on the surface having the solder ball forming land 27 of FIG. 6 (i).
2, the electrode terminals of the semiconductor chip 12 and the solder ball forming lands 27 are bonded by the wires 13, and these are molded by the sealing resin 14. After the semiconductor chip 12 is mounted, the positioning hole 10 is no longer necessary, so the portion of the semiconductor device tape carrier having the positioning hole 10 is cut and removed. Finally, by placing the solder balls 11 on the conductor layer 6 and performing reflow, electrical conduction between the conductor layer 6 and the solder balls 11 can be reliably achieved.

【００４８】なお、本発明の実施形態としては、位置決
め孔１０が半導体装置用テープキャリアの角に形成され
たものを示したが、本発明はこれに限られるものではな
く、位置決め孔１０が半導体装置用テープキャリアの中
央部に位置している場合においても適用可能である。Although the positioning hole 10 is formed at the corner of the tape carrier for a semiconductor device as an embodiment of the present invention, the present invention is not limited to this, and the positioning hole 10 is a semiconductor. It is also applicable when it is located at the center of the tape carrier for the device.

【００４９】上記実施形態では、絶縁基材１にプレス加
工により開口部２を形成したが、これに代えて、絶縁基
材１に銅箔４をラミネートした後に、レーザー加工によ
り絶縁基材１に開口部を形成する方法を採用することも
できる。In the above embodiment, the opening 2 was formed in the insulating base material 1 by pressing, but instead of this, after laminating the copper foil 4 on the insulating base material 1, the insulating base material 1 was formed by laser processing. A method of forming an opening can also be adopted.

【００５０】また、ここでは、ベントホール９を有する
半導体装置用テープキャリアの代表例を示したが、これ
に限定されるものではなく、テープキャリアにおいて貫
通孔とすることではじめてその機能を果たすものであれ
ば、いずれの半導体装置用テープキャリアであっても本
発明を適用することができる。Although a typical example of the semiconductor device tape carrier having the vent hole 9 is shown here, the invention is not limited to this, and the function is achieved only by forming a through hole in the tape carrier. The present invention can be applied to any semiconductor device tape carrier.

【００５１】本発明の実施形態に係る半導体装置用テー
プキャリアは、いずれもいわゆるフルグリッドタイプの
ものではないが、本発明はこれに限定されるものではな
く、フルグリッドタイプのものであっても同様の効果を
奏することが可能である。The semiconductor device tape carriers according to the embodiments of the present invention are not of the so-called full grid type, but the present invention is not limited to this and may be of the full grid type. It is possible to achieve the same effect.

【００５２】また、本発明の実施形態に係る半導体装置
用テープキャリアを用いた半導体装置としては、ワイヤ
ボンディングタイプの半導体装置を示したが、本発明は
これに限定されるものではなく、半導体チップの電極端
子を直接はんだボール形成用ランドに接合するいわゆる
フリップチップタイプの半導体装置であっても適用可能
である。Further, as the semiconductor device using the tape carrier for a semiconductor device according to the embodiment of the present invention, the wire bonding type semiconductor device is shown, but the present invention is not limited to this, and the semiconductor chip is not limited thereto. The present invention is also applicable to a so-called flip-chip type semiconductor device in which the electrode terminal of (3) is directly bonded to the solder ball forming land.

【００５３】[0053]

【実施例】５０μｍのポリイミドテープ（絶縁基材１）
に１２μｍの接着剤を塗布したテープ材に、金型を用い
て、ＢＧＡ型半導体装置のはんだボール搭載位置に相当
する場所に、直径３００μｍの貫通穴（開口部２）を形
成した。その後、１８μｍの銅箔４を貼り合せて貫通穴
の一方を塞いだ。同銅箔面にエッチング用の感光性液体
レジスト（エッチング用レジスト７）を厚さ３μｍで塗
布し、配線パターンのマスクを用いて露光および現像を
行った。その後、エッチング液により銅箔露出部分をエ
ッチングして配線およびはんだボール形成用ランドを得
た。[Example] 50 μm polyimide tape (insulating substrate 1)
A through hole (opening 2) having a diameter of 300 μm was formed at a position corresponding to the solder ball mounting position of the BGA type semiconductor device by using a die on the tape material coated with the adhesive of 12 μm. Then, 18 μm copper foil 4 was attached to close one of the through holes. A photosensitive liquid resist for etching (etching resist 7) was applied to the same copper foil surface in a thickness of 3 μm, and exposure and development were performed using a mask of a wiring pattern. Then, the exposed portion of the copper foil was etched with an etching solution to obtain wiring and solder ball forming lands.

【００５４】そのとき、ベントホール９の底面の銅箔も
同時に除去し、貫通穴にした。液体レジストをアルカリ
性のレジスト剥膜液で除去した。ポリイミドテープと銅
箔４を貼り合せた同テープ材の銅箔面に、全面を覆うよ
うにマスキングテープ５を貼り合せた。その状態で硫酸
銅めっき液中に浸漬し、陰極電流密度５Ａ／ｄｍ2で２
７分間電解銅めっきを行い、開口部内に３０μｍ厚の銅
めっき層（導体層６）を形成した。その後、マスキング
テープを剥離したことにより、目的とする配線板（半導
体装置用テープキャリア１００）を得た。At this time, the copper foil on the bottom surface of the vent hole 9 was also removed at the same time to form a through hole. The liquid resist was removed with an alkaline resist stripping solution. A masking tape 5 was attached to the copper foil surface of the same tape material obtained by attaching the polyimide tape and the copper foil 4 so as to cover the entire surface. In that state, it is immersed in a copper sulfate plating solution and 2 at a cathode current density of 5 A / dm 2 .
Electrolytic copper plating was performed for 7 minutes to form a copper plating layer (conductor layer 6) having a thickness of 30 μm in the opening. Then, the masking tape was peeled off to obtain the intended wiring board (semiconductor device tape carrier 100).

【００５５】[0055]

【発明の効果】以上説明したように、本発明の半導体装
置用テープキャリアの製造方法によれば、予めベントホ
ールや位置決め孔の領域に銅箔が残らないように、銅箔
をエッチングにより除去して配線を形成した後、電解め
っきを行って、開口部から露出したはんだボール形成用
ランドに電解めっきにより導電金属層を形成するもので
ある。この電解めっきを行う際に、ベントホールや位置
決め孔は貫通孔になっていて銅箔が存在しないため、ベ
ントホールや位置決め孔に導体層が形成され閉塞されて
しまうということはない。As described above, according to the method for manufacturing a tape carrier for a semiconductor device of the present invention, the copper foil is removed by etching in advance so that the copper foil does not remain in the areas of the vent holes and the positioning holes. After forming the wiring by electroplating, electroplating is performed to form a conductive metal layer on the solder ball forming land exposed from the opening by electroplating. When performing this electrolytic plating, the vent hole and the positioning hole are through holes and no copper foil is present, so that the conductor layer is not formed and blocked in the vent hole or the positioning hole.

【００５６】よって、ベントホール、位置合わせ穴等、
めっき析出を防止したい部分の銅箔を配線形成時に除去
しておくことで、開口部以外の穴のめっき析出を確実に
防止することができる。Therefore, vent holes, alignment holes, etc.
By removing the copper foil in the portion where the plating deposition is desired to be prevented at the time of forming the wiring, it is possible to reliably prevent the deposition of the plating in the holes other than the openings.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施形態に係るベントホールを有す
る半導体装置用テープキャリアの製造方法の前半を示し
た図面である。FIG. 1 is a drawing showing a first half of a method for manufacturing a tape carrier for a semiconductor device having a vent hole according to an embodiment of the present invention.

【図２】本発明におけるベントホールを有する半導体装
置用テープキャリアの製造方法の後半を説明した図面で
ある。FIG. 2 is a diagram illustrating the latter half of the method for manufacturing a tape carrier for a semiconductor device having a vent hole according to the present invention.

【図３】開口部に導体層を形成する工程の変形例を示し
た図である。FIG. 3 is a diagram showing a modification of the step of forming a conductor layer in the opening.

【図４】本発明の一実施形態に係る半導体装置用テープ
キャリアを用いた半導体装置の断面図である。FIG. 4 is a cross-sectional view of a semiconductor device using the semiconductor device tape carrier according to an embodiment of the present invention.

【図５】本発明の他の実施形態に係る位置決め孔を有す
る半導体装置用テープキャリアの製造方法の前半を示し
た図面である。FIG. 5 is a drawing showing the first half of a method for manufacturing a tape carrier for a semiconductor device having a positioning hole according to another embodiment of the present invention.

【図６】本発明の他の実施形態に係る位置決め孔を有す
る半導体装置用テープキャリアの製造方法の後半を示し
た図面である。FIG. 6 is a view showing a second half of the method for manufacturing a tape carrier for a semiconductor device having a positioning hole according to another embodiment of the present invention.

【図７】本発明の他の実施形態に係る半導体装置用テー
プキャリアを用いた半導体装置の断面図である。FIG. 7 is a sectional view of a semiconductor device using a semiconductor device tape carrier according to another embodiment of the present invention.

【図８】従来の半導体装置用テープキャリアの製造方法
の前半を示した図である。FIG. 8 is a diagram showing a first half of a conventional method for manufacturing a tape carrier for a semiconductor device.

【図９】従来の半導体装置用テープキャリアの製造方法
の後半を示した図である。FIG. 9 is a diagram showing the second half of the conventional method for manufacturing a tape carrier for a semiconductor device.

【図１０】従来例における半導体装置用テープキャリア
を用いたＢＧＡ型半導体装置の断面図である。FIG. 10 is a cross-sectional view of a BGA type semiconductor device using a semiconductor device tape carrier in a conventional example.

【図１１】従来例におけるＢＧＡ型半導体装置を実装基
板に実装した状態の断面図である。FIG. 11 is a cross-sectional view of a BGA type semiconductor device in a conventional example mounted on a mounting board.

【図１２】従来例におけるＢＧＡ型半導体装置を実装基
板に実装する際の失敗例を説明するための断面図であ
る。FIG. 12 is a cross-sectional view for explaining an example of failure in mounting a BGA type semiconductor device in a conventional example on a mounting board.

【図１３】従来例におけるＢＧＡ型半導体装置を実装基
板に実装する際の他の失敗例を説明するための断面図で
ある。FIG. 13 is a cross-sectional view for explaining another failure example when mounting a BGA type semiconductor device in a conventional example on a mounting board.

【図１４】従来例における埋めメッキを適用したＢＧＡ
型半導体装置に使用されるテープキャリアの平面図であ
る。FIG. 14 is a BGA to which embedded plating is applied in a conventional example.
FIG. 6 is a plan view of a tape carrier used in the semiconductor device of the type.

【図１５】従来例における埋めメッキを適用したＢＧＡ
型半導体装置に使用されるテープキャリアの裏面図であ
る。FIG. 15 is a BGA to which conventional buried plating is applied.
FIG. 3 is a back view of a tape carrier used for the semiconductor device of the type.

【図１６】図１４の半導体装置用テープキャリアのＡ―
Ａ線における断面図である。16 is a view of A- of the tape carrier for semiconductor device of FIG.
It is sectional drawing in the A line.

【図１７】はんだボール形成用ランド、配線および給電
配線の位置関係を示す図面である。FIG. 17 is a view showing a positional relationship among solder ball forming lands, wirings, and power supply wirings.

【符号の説明】[Explanation of symbols]

１ 絶縁基材 ２ 開口部 ４ 銅箔 ５ マスキングテープ ６ 導体層（導電金属層） ７ エッチング用レジスト ８ 配線 ９ ベントホール １０ 位置決め孔 １１ はんだボール １２ 半導体チップ １３ ワイヤ １４ 封止樹脂 １５ 接着材 １６ ダミーパッド １７ 電極端子 １８ ソルダーレジスト １９ 絶縁基板 ２０ くびれ部 ２１ 半導体装置 ２２ 実装基板 ２３ 主給電配線 ２４ 従給電配線 ２７ はんだボール形成用ランド ２８ スプロケットホール ２９ 絶縁基板 ３０ テープ材 １００ 半導体装置用テープキャリア 1 Insulating base material 2 openings 4 copper foil 5 masking tape 6 Conductor layer (conductive metal layer) 7 Etching resist 8 wiring 9 Bent hole 10 Positioning hole 11 solder balls 12 semiconductor chips 13 wires 14 Sealing resin 15 Adhesive 16 dummy pad 17 electrode terminals 18 Solder resist 19 Insulation board 20 constriction 21 Semiconductor device 22 Mounting board 23 Main power supply wiring 24 Secondary power supply wiring 27 Solder ball forming land 28 Sprocket Hall 29 insulating substrate 30 tape material 100 Semiconductor device tape carrier

───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖川 寛 東京都千代田区大手町一丁目６番１号 日 立電線株式会社内 Ｆターム(参考） 5F044 MM03 MM23 MM48    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hiroshi Okikawa             1-6-1, Otemachi, Chiyoda-ku, Tokyo             Standing Wire Co., Ltd. F-term (reference) 5F044 MM03 MM23 MM48

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】絶縁基材の一方の面に直接又は接着層を介
して銅箔を設け、絶縁基材の他方の面から前記銅箔が露
出するように絶縁基材にベントホールおよび開口部を設
け、開口部から露出した銅箔の面に導電金属層を設ける
半導体装置用テープキャリアの製造方法において、 前記銅箔をエッチングすることにより前記ベントホール
の領域を避けて配線を形成した後に、前記開口部から露
出した銅箔の面に電解めっきにより埋め込み用の導電金
属層を形成することを特徴とする半導体装置用テープキ
ャリアの製造方法。1. A copper foil is provided on one surface of an insulating base material directly or via an adhesive layer, and a vent hole and an opening are formed in the insulating base material so that the copper foil is exposed from the other surface of the insulating base material. In the method of manufacturing a tape carrier for a semiconductor device, wherein a conductive metal layer is provided on the surface of the copper foil exposed from the opening, after forming the wiring by avoiding the area of the vent hole by etching the copper foil, A method for manufacturing a tape carrier for a semiconductor device, characterized in that a conductive metal layer for embedding is formed by electrolytic plating on the surface of the copper foil exposed from the opening. 【請求項２】絶縁基材にベントホールおよび開口部を形
成した後に、絶縁基材の一方面に直接に又は接着層を介
して銅箔を設け、その開口部から露出した銅箔の面に導
電金属層を設ける半導体装置用テープキャリアの製造方
法において、 前記銅箔をエッチングすることにより前記ベントホール
の領域を避けて配線を形成した後に、前記開口部に露出
した銅箔面に電解めっきにより埋め込み用の導電金属層
を形成することを特徴とする半導体装置用テープキャリ
アの製造方法。2. After forming a vent hole and an opening in an insulating base material, a copper foil is provided on one surface of the insulating base material directly or through an adhesive layer, and the copper foil surface exposed from the opening is formed. In a method for manufacturing a tape carrier for a semiconductor device provided with a conductive metal layer, after forming wiring to avoid the area of the vent hole by etching the copper foil, by electrolytic plating on the copper foil surface exposed in the opening A method of manufacturing a tape carrier for a semiconductor device, which comprises forming a conductive metal layer for embedding. 【請求項３】絶縁基材の一方の面に直接又は接着層を介
して銅箔を設け、絶縁基材の他方の面から前記銅箔が露
出するように絶縁基材に位置決め孔および開口部を設
け、開口部から露出した銅箔の面に導電金属層を設ける
半導体装置用テープキャリアの製造方法において、 前記銅箔をエッチングすることにより前記位置決め孔の
領域を避けて配線を形成した後に、前記開口部から露出
した銅箔の面に電解めっきにより埋め込み用の導電金属
層を形成することを特徴とする半導体装置用テープキャ
リアの製造方法。3. A copper foil is provided on one surface of an insulating base material directly or via an adhesive layer, and positioning holes and openings are formed in the insulating base material so that the copper foil is exposed from the other surface of the insulating base material. In the method of manufacturing a tape carrier for a semiconductor device in which a conductive metal layer is provided on the surface of the copper foil exposed from the opening, after forming the wiring while avoiding the region of the positioning hole by etching the copper foil, A method for manufacturing a tape carrier for a semiconductor device, characterized in that a conductive metal layer for embedding is formed by electrolytic plating on the surface of the copper foil exposed from the opening. 【請求項４】絶縁基材に位置決め孔および開口部を形成
した後に、絶縁基材の一方面に直接に又は接着層を介し
て銅箔を設け、その開口部から露出した銅箔の面に導電
金属層を設ける半導体装置用テープキャリアの製造方法
において、 前記銅箔をエッチングすることにより前記位置決め孔を
避けて配線を形成した後に、前記開口部に露出した銅箔
面に電解めっきにより埋め込み用の導電金属層を形成す
ることを特徴とする半導体装置用テープキャリアの製造
方法。4. After forming a positioning hole and an opening in an insulating base material, a copper foil is provided on one surface of the insulating base material directly or via an adhesive layer, and the copper foil surface exposed from the opening is formed. In a method of manufacturing a tape carrier for a semiconductor device, in which a conductive metal layer is provided, after forming wiring by avoiding the positioning hole by etching the copper foil, the copper foil surface exposed in the opening is embedded by electrolytic plating. 7. A method of manufacturing a tape carrier for a semiconductor device, which comprises forming the conductive metal layer of. 【請求項５】請求項１〜５のいずれかに記載の半導体装
置用テープキャリアの製造方法において、 前記電解めっきを、それによる導電金属層が前記開口部
の内部を凹形状又は外方に凸形状に埋めるように施すこ
とを特徴とする半導体装置用テープキャリアの製造方
法。5. The method for manufacturing a tape carrier for a semiconductor device according to claim 1, wherein the conductive metal layer formed by the electrolytic plating has a concave shape or an outward convex shape inside the opening. A method for manufacturing a tape carrier for a semiconductor device, which comprises applying the tape carrier so as to fill the shape.
JP2001318374A 2001-10-16 2001-10-16 Manufacturing method of tape carrier for semiconductor device Expired - Fee Related JP3656590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001318374A JP3656590B2 (en) 2001-10-16 2001-10-16 Manufacturing method of tape carrier for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001318374A JP3656590B2 (en) 2001-10-16 2001-10-16 Manufacturing method of tape carrier for semiconductor device

Publications (2)

Publication Number Publication Date
JP2003124264A true JP2003124264A (en) 2003-04-25
JP3656590B2 JP3656590B2 (en) 2005-06-08

Family

ID=19136081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001318374A Expired - Fee Related JP3656590B2 (en) 2001-10-16 2001-10-16 Manufacturing method of tape carrier for semiconductor device

Country Status (1)

Country Link
JP (1) JP3656590B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372167B2 (en) 2004-09-06 2008-05-13 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device
JP2011029518A (en) * 2009-07-28 2011-02-10 Shindo Denshi Kogyo Kk Flexible printed wiring board, semiconductor device, and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372167B2 (en) 2004-09-06 2008-05-13 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device
JP2011029518A (en) * 2009-07-28 2011-02-10 Shindo Denshi Kogyo Kk Flexible printed wiring board, semiconductor device, and method for manufacturing the same

Also Published As

Publication number Publication date
JP3656590B2 (en) 2005-06-08

Similar Documents

Publication Publication Date Title
US5081562A (en) Circuit board with high heat dissipations characteristic
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6331453B1 (en) Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
US8530351B2 (en) Semiconductor package and fabrication method
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
JPH1050883A (en) Semiconductor device and its manufacture
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP3420706B2 (en) Semiconductor device, method of manufacturing semiconductor device, circuit board, and method of manufacturing circuit board
US11764130B2 (en) Semiconductor device
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP2004235420A (en) Electronic device, manufacturing method thereof, circuit board, manufacturing method thereof, electronic device, and manufacturing method thereof
JP3656590B2 (en) Manufacturing method of tape carrier for semiconductor device
JP3513983B2 (en) Manufacturing method of chip carrier
JP2000216185A (en) Semiconductor wafer fitted with columnar electrode and its manufacture, and semiconductor device and its manufacture
JP2003124266A (en) Method of manufacturing semiconductor device tape carrier
JP2003124265A (en) Method of manufacturing semiconductor device tape carrier
JP3566929B2 (en) Tape carrier for semiconductor device, semiconductor device, and method of manufacturing the same
JPH10294549A (en) Manufacture of printed wiring board and printed wiring board
JP2003303859A (en) Tape carrier for semiconductor device and its manufacturing method
KR100763961B1 (en) TBGA semiconductor package and the fabrication method of the same
JPH11251477A (en) Semiconductor package, semiconductor device, and their manufacturing method
JPH02252251A (en) Film carrier tape
KR100763963B1 (en) TBGA Semiconductor Package and the fabrication method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041109

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20041116

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050114

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Effective date: 20050228

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100318

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110318

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120318

LAPS Cancellation because of no payment of annual fees