JP2003123489A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2003123489A JP2003123489A JP2001320909A JP2001320909A JP2003123489A JP 2003123489 A JP2003123489 A JP 2003123489A JP 2001320909 A JP2001320909 A JP 2001320909A JP 2001320909 A JP2001320909 A JP 2001320909A JP 2003123489 A JP2003123489 A JP 2003123489A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- read
- command
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】本発明は、アドレス指定無しで適切なパスワー
ドプログラム動作が可能なデュアルオペレーション不揮
発性半導体記憶装置を提供することを目的とする。 【解決手段】不揮発性半導体記憶装置は、複数のバンク
と、ある１つのバンクに設けられるパスワード格納領域
と、バンクアドレスをデコードしてバンク選択信号を生
成するバンクデコーダと、上記１つのバンクに対してラ
イト又はリード指示を出力する第１のバンク選択回路
と、上記１つのバンク以外の複数のバンクのそれぞれに
対してライト又はリード指示を出力する複数の第２のバ
ンク選択回路を含み、第１のコマンド入力の場合にバン
ク選択信号により選択されるバンク選択回路がライト又
はリード指示を出力し、第２のコマンド入力の場合に第
１のバンク選択回路がバンク選択信号とは独立にライト
指示を出力し且つ第２のバンク選択回路がバンク選択信
号で選択されるとリード指示を出力する。
ドプログラム動作が可能なデュアルオペレーション不揮
発性半導体記憶装置を提供することを目的とする。 【解決手段】不揮発性半導体記憶装置は、複数のバンク
と、ある１つのバンクに設けられるパスワード格納領域
と、バンクアドレスをデコードしてバンク選択信号を生
成するバンクデコーダと、上記１つのバンクに対してラ
イト又はリード指示を出力する第１のバンク選択回路
と、上記１つのバンク以外の複数のバンクのそれぞれに
対してライト又はリード指示を出力する複数の第２のバ
ンク選択回路を含み、第１のコマンド入力の場合にバン
ク選択信号により選択されるバンク選択回路がライト又
はリード指示を出力し、第２のコマンド入力の場合に第
１のバンク選択回路がバンク選択信号とは独立にライト
指示を出力し且つ第２のバンク選択回路がバンク選択信
号で選択されるとリード指示を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に不揮発性半
導体記憶装置に関し、詳しくはパスワードによるデータ
保護機能を備えた不揮発性半導体記憶装置に関する。
導体記憶装置に関し、詳しくはパスワードによるデータ
保護機能を備えた不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】デュアルオペレーション動作の不揮発性
半導体記憶装置においては、メモリセルアレイを例えば
４つのバンクに分割し、あるバンクに対して書き換え動
作（プログラム動作／イレーズ動作）をしている間に、
他のバンクに対して読み出し動作を実行することが出来
る。
半導体記憶装置においては、メモリセルアレイを例えば
４つのバンクに分割し、あるバンクに対して書き換え動
作（プログラム動作／イレーズ動作）をしている間に、
他のバンクに対して読み出し動作を実行することが出来
る。
【０００３】図１は、デュアルオペレーション動作の不
揮発性半導体記憶装置の概略構成を示す構成図である。
揮発性半導体記憶装置の概略構成を示す構成図である。
【０００４】図１の不揮発性半導体記憶装置１０は、コ
マンドレジスタ１１、コマンドデコーダ１２、制御回路
１３、ラッチ信号発生回路１４、バンクデコーダ１５、
バンクコントロール回路１６、バンクＡ選択回路１７、
バンクＢ選択回路１８、バンクＣ選択回路１９、バンク
Ｄ選択回路２０、バンクＡ２１、バンクＢ２２、バンク
Ｃ２３、及びバンクＤ２４を含む。
マンドレジスタ１１、コマンドデコーダ１２、制御回路
１３、ラッチ信号発生回路１４、バンクデコーダ１５、
バンクコントロール回路１６、バンクＡ選択回路１７、
バンクＢ選択回路１８、バンクＣ選択回路１９、バンク
Ｄ選択回路２０、バンクＡ２１、バンクＢ２２、バンク
Ｃ２３、及びバンクＤ２４を含む。
【０００５】コマンドレジスタ１１は、外部からコマン
ド信号及び制御信号を受け取り、コマンドデコーダ１２
に供給する。コマンドデコーダ１２は、コマンドをデコ
ードして、デコード結果を制御回路１３及びバンクコン
トロール回路１６に供給する。制御回路１３は、ステー
トマシンであり、供給されたコマンドデコード結果に基
づいて不揮発性半導体記憶装置１０の各内部回路を制御
する。
ド信号及び制御信号を受け取り、コマンドデコーダ１２
に供給する。コマンドデコーダ１２は、コマンドをデコ
ードして、デコード結果を制御回路１３及びバンクコン
トロール回路１６に供給する。制御回路１３は、ステー
トマシンであり、供給されたコマンドデコード結果に基
づいて不揮発性半導体記憶装置１０の各内部回路を制御
する。
【０００６】ラッチ信号発生回路１４は、チップイネー
ブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応
答してラッチ信号Ｘを生成し、ラッチ信号Ｘをバンク選
択回路１７乃至２０に供給する。バンクデコーダ１５
は、外部から供給されるバンクアドレスをデコードす
る。バンクデコーダ１５は、バンクアドレスデコード結
果に応じてバンクを選択するバンク選択信号ＡＰＢＫ、
ＢＰＢＫ、ＣＰＢＫ、及びＤＰＢＫを生成し、対応する
バンク選択回路１７乃至２０に供給する。バンク選択回
路１７乃至２０は、対応する各バンク２１乃至２４に対
して、書き換えを指示する信号或いは読み出しを指示す
る信号を生成する。例えばバンクＡ選択回路１７は、バ
ンクＡ２１に対して、書き換えを指示する信号ＡＢＷＳ
ＥＬ或いは読み出しを指示する信号ＡＢＲＳＥＬをアサ
ートする。各バンク２１乃至２４には、メモリセルアレ
イ、アドレスデコーダ、及び制御回路が設けられてお
り、書き換え動作或いは読み出し動作のうちで選択指示
された動作を実行する。
ブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応
答してラッチ信号Ｘを生成し、ラッチ信号Ｘをバンク選
択回路１７乃至２０に供給する。バンクデコーダ１５
は、外部から供給されるバンクアドレスをデコードす
る。バンクデコーダ１５は、バンクアドレスデコード結
果に応じてバンクを選択するバンク選択信号ＡＰＢＫ、
ＢＰＢＫ、ＣＰＢＫ、及びＤＰＢＫを生成し、対応する
バンク選択回路１７乃至２０に供給する。バンク選択回
路１７乃至２０は、対応する各バンク２１乃至２４に対
して、書き換えを指示する信号或いは読み出しを指示す
る信号を生成する。例えばバンクＡ選択回路１７は、バ
ンクＡ２１に対して、書き換えを指示する信号ＡＢＷＳ
ＥＬ或いは読み出しを指示する信号ＡＢＲＳＥＬをアサ
ートする。各バンク２１乃至２４には、メモリセルアレ
イ、アドレスデコーダ、及び制御回路が設けられてお
り、書き換え動作或いは読み出し動作のうちで選択指示
された動作を実行する。
【０００７】バンクコントロール回路１６は、コマンド
デコーダ１２から書き換えコマンド入力を示す信号Ｚを
受け取ると、これに応答して、ライトを指示するリード
／ライト選択信号Ｙを各バンク選択回路１７乃至２０に
供給する。入力バンクアドレスが例えばバンクＡ２１を
示す場合には、バンクデコーダ１５から信号ＡＰＢＫが
アサートされる。バンクデコーダ１５からのバンク選択
信号ＡＰＢＫがアサートされている状態で、ラッチ信号
発生回路１４からラッチ信号Ｘを受け取ると、バンクＡ
選択回路１７は、バンクＡ２１が選択されていることを
示すバンク選択状態をラッチする。バンクＡ選択回路１
７は、このラッチされたバンク選択状態とライト指示の
リード／ライト選択信号Ｙとに応じて、バンクＡ２１に
対して書き換え動作を指示する。これに応じて、バンク
Ａ２１は書き換え動作を実行する。
デコーダ１２から書き換えコマンド入力を示す信号Ｚを
受け取ると、これに応答して、ライトを指示するリード
／ライト選択信号Ｙを各バンク選択回路１７乃至２０に
供給する。入力バンクアドレスが例えばバンクＡ２１を
示す場合には、バンクデコーダ１５から信号ＡＰＢＫが
アサートされる。バンクデコーダ１５からのバンク選択
信号ＡＰＢＫがアサートされている状態で、ラッチ信号
発生回路１４からラッチ信号Ｘを受け取ると、バンクＡ
選択回路１７は、バンクＡ２１が選択されていることを
示すバンク選択状態をラッチする。バンクＡ選択回路１
７は、このラッチされたバンク選択状態とライト指示の
リード／ライト選択信号Ｙとに応じて、バンクＡ２１に
対して書き換え動作を指示する。これに応じて、バンク
Ａ２１は書き換え動作を実行する。
【０００８】バンクＡ２１が書き換え動作を実行してい
る状態で、読み出しコマンドが次のコマンドとして外部
からコマンドレジスタ１１に入力され、更にバンクデコ
ーダ１５に読み出しバンクアドレスが入力されるとす
る。読み出しコマンド入力に応じて、リード／ライト選
択信号Ｙはリード指示となる。バンクアドレスが例えば
バンクＢ２２を指定する場合には、バンクデコーダ１５
のバンク選択信号ＢＰＢＫがアサートされる。バンクＢ
２２を選択するバンク選択信号ＢＰＢＫとリード指示状
態のリード／ライト選択信号Ｙとに応じて、バンクＢ選
択回路１８はバンクＢ２２に対して読み出し動作を指示
する。これに応じて、バンクＢ２２は読み出し動作を実
行する。この時、バンクＡ２１に対する書き換え動作
は、バンクＢ２２に対する読み出し動作と同時に、継続
して実行される。
る状態で、読み出しコマンドが次のコマンドとして外部
からコマンドレジスタ１１に入力され、更にバンクデコ
ーダ１５に読み出しバンクアドレスが入力されるとす
る。読み出しコマンド入力に応じて、リード／ライト選
択信号Ｙはリード指示となる。バンクアドレスが例えば
バンクＢ２２を指定する場合には、バンクデコーダ１５
のバンク選択信号ＢＰＢＫがアサートされる。バンクＢ
２２を選択するバンク選択信号ＢＰＢＫとリード指示状
態のリード／ライト選択信号Ｙとに応じて、バンクＢ選
択回路１８はバンクＢ２２に対して読み出し動作を指示
する。これに応じて、バンクＢ２２は読み出し動作を実
行する。この時、バンクＡ２１に対する書き換え動作
は、バンクＢ２２に対する読み出し動作と同時に、継続
して実行される。
【０００９】上記のようにして、デュアルオペレーショ
ン動作の不揮発性半導体記憶装置においては、あるバン
クに対して書き換え動作（プログラム動作／イレーズ動
作）をしている間に、他のバンクに対して読み出し動作
を実行することが出来る。
ン動作の不揮発性半導体記憶装置においては、あるバン
クに対して書き換え動作（プログラム動作／イレーズ動
作）をしている間に、他のバンクに対して読み出し動作
を実行することが出来る。
【００１０】最近の不揮発性半導体記憶装置には、プロ
テクト機能が設けられているものがあり、セクタ或いは
ブロックと呼ばれる１つの消去単位毎或いは複数の消去
単位毎に、一括して記憶内容の書き換えを禁止すること
が出来る。書き換えを禁止する記憶領域（セクタ或いは
ブロック）に関する情報は、不揮発性素子にプロテクト
状態として記憶し、不揮発性半導体記憶装置内部の制御
回路（ステートマシン）がこの情報を参照することで、
プロテクトされている領域の書き換えを禁止する。
テクト機能が設けられているものがあり、セクタ或いは
ブロックと呼ばれる１つの消去単位毎或いは複数の消去
単位毎に、一括して記憶内容の書き換えを禁止すること
が出来る。書き換えを禁止する記憶領域（セクタ或いは
ブロック）に関する情報は、不揮発性素子にプロテクト
状態として記憶し、不揮発性半導体記憶装置内部の制御
回路（ステートマシン）がこの情報を参照することで、
プロテクトされている領域の書き換えを禁止する。
【００１１】上記プロテクト状態を自由に変更出来ない
ように、パスワードモードが設けられる。パスワードモ
ードにおいては、プロテクト状態を記憶する不揮発性素
子が書き換え不可な状態にロックされ、プロテクト状態
をデフォールトで変更することが出来ないように設定さ
れる。不揮発性メモリに記憶してあるパスワードと外部
からの入力パスワードとが一致すると、ロックがはずさ
れて、プロテクト状態を変更することが可能となる。こ
のロックをはずす動作は、パスワード・アンロックと呼
ばれる。
ように、パスワードモードが設けられる。パスワードモ
ードにおいては、プロテクト状態を記憶する不揮発性素
子が書き換え不可な状態にロックされ、プロテクト状態
をデフォールトで変更することが出来ないように設定さ
れる。不揮発性メモリに記憶してあるパスワードと外部
からの入力パスワードとが一致すると、ロックがはずさ
れて、プロテクト状態を変更することが可能となる。こ
のロックをはずす動作は、パスワード・アンロックと呼
ばれる。
【００１２】バスワードを記憶する不揮発性メモリの領
域は、ＯＴＰ（Ｏｎｅ ＴｉｍｅＰｒｏｔｅｃｔ）領域
と呼ばれ、主記憶領域外にあるメモリ領域である。この
ＯＴＰ領域は、一度プロテクトをかけると二度とはずす
ことが出来ない。通常のアクセスモードではＯＴＰ領域
にアクセスすることは出来ず、ＯＴＰ領域にアクセスす
るためにはＯＴＰモードを使用する必要がある。ＯＴＰ
モードに入ると、主記憶領域の任意の１つのセクタとＯ
ＴＰ領域とが論理的に置き換わり、そのセクタにアクセ
スするアドレスを入力してＯＴＰ領域にアクセスするこ
とが出来る。パスワードは、ＯＴＰ領域の一部に格納さ
れるので、パスワード機能を使用する際には必ずＯＴＰ
モードに設定される。
域は、ＯＴＰ（Ｏｎｅ ＴｉｍｅＰｒｏｔｅｃｔ）領域
と呼ばれ、主記憶領域外にあるメモリ領域である。この
ＯＴＰ領域は、一度プロテクトをかけると二度とはずす
ことが出来ない。通常のアクセスモードではＯＴＰ領域
にアクセスすることは出来ず、ＯＴＰ領域にアクセスす
るためにはＯＴＰモードを使用する必要がある。ＯＴＰ
モードに入ると、主記憶領域の任意の１つのセクタとＯ
ＴＰ領域とが論理的に置き換わり、そのセクタにアクセ
スするアドレスを入力してＯＴＰ領域にアクセスするこ
とが出来る。パスワードは、ＯＴＰ領域の一部に格納さ
れるので、パスワード機能を使用する際には必ずＯＴＰ
モードに設定される。
【００１３】
【発明が解決しようとする課題】図１の不揮発性半導体
記憶装置１０において、ＯＴＰ領域２５をバンクＡ２１
に対して設けるとする。即ち、ＯＴＰモードに入ると、
バンクＡ２１の任意の１つのセクタとＯＴＰ領域２５と
が論理的に置き換わり、そのセクタにアクセスするアド
レスを入力することで、ＯＴＰ領域２５にアクセスする
構成とする。
記憶装置１０において、ＯＴＰ領域２５をバンクＡ２１
に対して設けるとする。即ち、ＯＴＰモードに入ると、
バンクＡ２１の任意の１つのセクタとＯＴＰ領域２５と
が論理的に置き換わり、そのセクタにアクセスするアド
レスを入力することで、ＯＴＰ領域２５にアクセスする
構成とする。
【００１４】パスワードを記憶してある領域の所在は、
ユーザに知らせる必要がない。従って、パスワードプロ
グラム動作（パスワード書き込み動作）においては、ア
ドレスを指定するアドレス入力なしで、パスワードプロ
グラムコマンド入力だけにより、パスワードの書き込み
を実行できることが好ましい。またパスワードプログラ
ム動作を実行しながら、他のバンクに対してリード動作
を実行するデュアルオペレーションが可能であることが
好ましい。
ユーザに知らせる必要がない。従って、パスワードプロ
グラム動作（パスワード書き込み動作）においては、ア
ドレスを指定するアドレス入力なしで、パスワードプロ
グラムコマンド入力だけにより、パスワードの書き込み
を実行できることが好ましい。またパスワードプログラ
ム動作を実行しながら、他のバンクに対してリード動作
を実行するデュアルオペレーションが可能であることが
好ましい。
【００１５】しかしアドレス指定なくパスワードプログ
ラムコマンド入力をした場合、アドレス入力がドントケ
アであるために、バンクＡ２１以外のバンクの選択状態
がバンク選択回路にラッチされる可能性がある。例えば
バンクＣ選択回路１９においてバンク選択状態がラッチ
されると、ライトを指示するリード／ライト選択信号Ｙ
に応じてバンクＣ２３が書き換え動作対象であると見な
されて、バンクＣ２３に対する読み出し動作を実行する
ことが出来ない。またバンクＡ２１ではなくバンクＣ２
３が書き換え対象となっているので、バンクＡ２１に割
り当てられるＯＴＰ領域２５に対するプログラム動作を
実行することさえ出来なくなってしまう。
ラムコマンド入力をした場合、アドレス入力がドントケ
アであるために、バンクＡ２１以外のバンクの選択状態
がバンク選択回路にラッチされる可能性がある。例えば
バンクＣ選択回路１９においてバンク選択状態がラッチ
されると、ライトを指示するリード／ライト選択信号Ｙ
に応じてバンクＣ２３が書き換え動作対象であると見な
されて、バンクＣ２３に対する読み出し動作を実行する
ことが出来ない。またバンクＡ２１ではなくバンクＣ２
３が書き換え対象となっているので、バンクＡ２１に割
り当てられるＯＴＰ領域２５に対するプログラム動作を
実行することさえ出来なくなってしまう。
【００１６】以上を鑑みて、本発明は、デュアルオペレ
ーションが可能で且つアドレス指定無しで適切なパスワ
ードプログラム動作が可能な不揮発性半導体記憶装置を
提供することを目的とする。
ーションが可能で且つアドレス指定無しで適切なパスワ
ードプログラム動作が可能な不揮発性半導体記憶装置を
提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明による不揮発性半
導体記憶装置は、それぞれ独立したメモリセルアレイを
含む複数のバンクと、該複数のバンクうち１つのバンク
に対応して設けられるパスワード格納領域と、バンクア
ドレスをデコードしてバンク選択信号を生成するバンク
デコーダと、該１つのバンクに対して書き換え指示又は
読み出し指示を出力する第１のバンク選択回路と、該１
つのバンク以外の該複数のバンクのそれぞれに対して書
き換え指示又は読み出し指示を出力する複数の第２のバ
ンク選択回路と、第１のコマンド入力の場合に該バンク
選択信号により選択される該第１或いは第２のバンク選
択回路が書き換え指示又は読み出し指示を出力し、第２
のコマンド入力の場合に該第１のバンク選択回路が該バ
ンク選択信号とは独立に書き換え指示を出力し且つ該第
２のバンク選択回路が該バンク選択信号で選択されると
読み出し指示を出力するように、該バンク選択回路を制
御するコマンドデコーダ＆バンクコントロール回路を含
むことを特徴とする。
導体記憶装置は、それぞれ独立したメモリセルアレイを
含む複数のバンクと、該複数のバンクうち１つのバンク
に対応して設けられるパスワード格納領域と、バンクア
ドレスをデコードしてバンク選択信号を生成するバンク
デコーダと、該１つのバンクに対して書き換え指示又は
読み出し指示を出力する第１のバンク選択回路と、該１
つのバンク以外の該複数のバンクのそれぞれに対して書
き換え指示又は読み出し指示を出力する複数の第２のバ
ンク選択回路と、第１のコマンド入力の場合に該バンク
選択信号により選択される該第１或いは第２のバンク選
択回路が書き換え指示又は読み出し指示を出力し、第２
のコマンド入力の場合に該第１のバンク選択回路が該バ
ンク選択信号とは独立に書き換え指示を出力し且つ該第
２のバンク選択回路が該バンク選択信号で選択されると
読み出し指示を出力するように、該バンク選択回路を制
御するコマンドデコーダ＆バンクコントロール回路を含
むことを特徴とする。
【００１８】上記不揮発性半導体記憶装置においては、
パスワードプログラムコマンド入力である第２のコマン
ド入力の場合に、パスワード格納領域（ＯＴＰ領域）が
対応するバンクのバンク選択回路はバンク選択状態とは
無関係に書き換え指示を出力し、それ以外のバンク選択
回路はバンク選択されても書き換え指示でなく読み出し
指示を出力する。従って、パスワード格納領域に対応す
るバンク以外のバンクがバンク選択信号により選択され
ても、書き換え動作が設定されることがないので、デュ
アルオペレーションにおいて当該バンクに対して読み出
し動作を実行することが出来る。またパスワード格納領
域が対応するバンクに対しては、適切にプログラム動作
を実行することが出来る。
パスワードプログラムコマンド入力である第２のコマン
ド入力の場合に、パスワード格納領域（ＯＴＰ領域）が
対応するバンクのバンク選択回路はバンク選択状態とは
無関係に書き換え指示を出力し、それ以外のバンク選択
回路はバンク選択されても書き換え指示でなく読み出し
指示を出力する。従って、パスワード格納領域に対応す
るバンク以外のバンクがバンク選択信号により選択され
ても、書き換え動作が設定されることがないので、デュ
アルオペレーションにおいて当該バンクに対して読み出
し動作を実行することが出来る。またパスワード格納領
域が対応するバンクに対しては、適切にプログラム動作
を実行することが出来る。
【００１９】
【発明の実施の形態】以下に、本発明の実施例を添付の
図面を用いて詳細に説明する。
図面を用いて詳細に説明する。
【００２０】図２は、本発明による不揮発性半導体記憶
装置の概略構成を示す図である。
装置の概略構成を示す図である。
【００２１】図２の不揮発性半導体記憶装置３０は、コ
マンドレジスタ１１、コマンドデコーダ１２Ａ、制御回
路１３、ラッチ信号発生回路１４、バンクデコーダ１
５、バンクコントロール回路１６Ａ、バンクＡ選択回路
１７Ａ、バンクＢ選択回路１８、バンクＣ選択回路１
９、バンクＤ選択回路２０、バンクＡ２１、バンクＢ２
２、バンクＣ２３、バンクＤ２４、及びＯＴＰ領域２５
を含む。図２において、図１と同一の構成要素は同一の
参照番号で参照される。
マンドレジスタ１１、コマンドデコーダ１２Ａ、制御回
路１３、ラッチ信号発生回路１４、バンクデコーダ１
５、バンクコントロール回路１６Ａ、バンクＡ選択回路
１７Ａ、バンクＢ選択回路１８、バンクＣ選択回路１
９、バンクＤ選択回路２０、バンクＡ２１、バンクＢ２
２、バンクＣ２３、バンクＤ２４、及びＯＴＰ領域２５
を含む。図２において、図１と同一の構成要素は同一の
参照番号で参照される。
【００２２】コマンドレジスタ１１は、外部からコマン
ド信号及び制御信号を受け取り、コマンドデコーダ１２
Ａに供給する。コマンドデコーダ１２Ａは、コマンドを
デコードして、デコード結果を制御回路１３及びバンク
コントロール回路１６Ａに供給する。コマンドデコーダ
１２Ａは、プログラム或いはイレーズコマンドが外部か
ら入力された場合には、書き換えコマンド入力を示す信
号Ｚをアサートする。またパスワードプログラムコマン
ドが外部から入力された場合には、書き換え動作を指示
するために信号Ｚをアサートすると共に、パスワード動
作信号ＰＷＡＣＴをアサートする。
ド信号及び制御信号を受け取り、コマンドデコーダ１２
Ａに供給する。コマンドデコーダ１２Ａは、コマンドを
デコードして、デコード結果を制御回路１３及びバンク
コントロール回路１６Ａに供給する。コマンドデコーダ
１２Ａは、プログラム或いはイレーズコマンドが外部か
ら入力された場合には、書き換えコマンド入力を示す信
号Ｚをアサートする。またパスワードプログラムコマン
ドが外部から入力された場合には、書き換え動作を指示
するために信号Ｚをアサートすると共に、パスワード動
作信号ＰＷＡＣＴをアサートする。
【００２３】制御回路１３は、ステートマシンであり、
供給されたコマンドデコード結果に基づいて不揮発性半
導体記憶装置１０の各内部回路を制御する。信号Ｚがア
サートされた場合には、選択されたバンクに対して書き
換え動作を実行するように各回路を制御する。
供給されたコマンドデコード結果に基づいて不揮発性半
導体記憶装置１０の各内部回路を制御する。信号Ｚがア
サートされた場合には、選択されたバンクに対して書き
換え動作を実行するように各回路を制御する。
【００２４】ラッチ信号発生回路１４は、チップイネー
ブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応
答してラッチ信号Ｘを生成し、ラッチ信号Ｘを各バンク
選択回路に供給する。バンクデコーダ１５は、外部から
供給されるバンクアドレスをデコードする。バンクデコ
ーダ１５は、バンクアドレスデコード結果に応じてバン
クを選択するバンク選択信号ＡＰＢＫ、ＢＰＢＫ、ＣＰ
ＢＫ、及びＤＰＢＫを生成し、対応するバンク選択回路
に供給する。バンク選択回路１７Ａ、１８、１９、及び
２０は、対応する各バンク２１乃至２４に対して、書き
換えを指示する信号或いは読み出しを指示する信号を生
成する。例えばバンクＡ選択回路１７Ａは、バンクＡ２
１に対して、書き換えを指示する信号ＡＢＷＳＥＬ或い
は読み出しを指示する信号ＡＢＲＳＥＬをアサートす
る。各バンク２１乃至２４には、メモリセルアレイ、ア
ドレスデコーダ、及び制御回路が設けられており、書き
換え動作或いは読み出し動作のうちで選択指示された動
作を実行する。
ブル信号／ＣＥ或いはライトイネーブル信号／ＷＥに応
答してラッチ信号Ｘを生成し、ラッチ信号Ｘを各バンク
選択回路に供給する。バンクデコーダ１５は、外部から
供給されるバンクアドレスをデコードする。バンクデコ
ーダ１５は、バンクアドレスデコード結果に応じてバン
クを選択するバンク選択信号ＡＰＢＫ、ＢＰＢＫ、ＣＰ
ＢＫ、及びＤＰＢＫを生成し、対応するバンク選択回路
に供給する。バンク選択回路１７Ａ、１８、１９、及び
２０は、対応する各バンク２１乃至２４に対して、書き
換えを指示する信号或いは読み出しを指示する信号を生
成する。例えばバンクＡ選択回路１７Ａは、バンクＡ２
１に対して、書き換えを指示する信号ＡＢＷＳＥＬ或い
は読み出しを指示する信号ＡＢＲＳＥＬをアサートす
る。各バンク２１乃至２４には、メモリセルアレイ、ア
ドレスデコーダ、及び制御回路が設けられており、書き
換え動作或いは読み出し動作のうちで選択指示された動
作を実行する。
【００２５】書き換え動作の場合、バンクコントロール
回路１６Ａは、コマンドデコーダ１２Ａから書き換えコ
マンド入力を示す信号Ｚを受け取ると、これに応答し
て、ライトを指示するリード／ライト選択信号Ｙを各バ
ンク選択回路１７Ａ、１８、１９、及び２０に供給す
る。入力バンクアドレスが例えばバンクＡ２１を示す場
合には、バンクデコーダ１５から信号ＡＰＢＫがアサー
トされる。バンクデコーダ１５からのバンク選択信号Ａ
ＰＢＫがアサートされている状態で、ラッチ信号発生回
路１４からラッチ信号Ｘを受け取ると、バンクＡ選択回
路１７Ａは、バンクＡ２１が選択されていることを示す
バンク選択状態をラッチする。バンクＡ選択回路１７
は、このラッチされたバンク選択状態とライト指示のリ
ード／ライト選択信号Ｙとに応じて、バンクＡ２１に対
して書き換え動作を指示する。これに応じて、バンクＡ
２１は書き換え動作を実行する。
回路１６Ａは、コマンドデコーダ１２Ａから書き換えコ
マンド入力を示す信号Ｚを受け取ると、これに応答し
て、ライトを指示するリード／ライト選択信号Ｙを各バ
ンク選択回路１７Ａ、１８、１９、及び２０に供給す
る。入力バンクアドレスが例えばバンクＡ２１を示す場
合には、バンクデコーダ１５から信号ＡＰＢＫがアサー
トされる。バンクデコーダ１５からのバンク選択信号Ａ
ＰＢＫがアサートされている状態で、ラッチ信号発生回
路１４からラッチ信号Ｘを受け取ると、バンクＡ選択回
路１７Ａは、バンクＡ２１が選択されていることを示す
バンク選択状態をラッチする。バンクＡ選択回路１７
は、このラッチされたバンク選択状態とライト指示のリ
ード／ライト選択信号Ｙとに応じて、バンクＡ２１に対
して書き換え動作を指示する。これに応じて、バンクＡ
２１は書き換え動作を実行する。
【００２６】入力バンクアドレスが例えばバンクＢ２２
を示す場合には、上述の場合と同様に、バンクＢ選択回
路１８が、バンクＢ２２が選択されているバンク選択状
態をラッチする。バンクＢ選択回路１８は、このラッチ
されたバンク選択状態とライト指示のリード／ライト選
択信号Ｙとに応じて、バンクＢ２２に対して書き換え動
作を指示する。これに応じて、バンクＢ２２は書き換え
動作を実行する。バンクＣ２３及びバンクＤ２４につい
ても、それぞれのバンクが選択された場合の動作は上記
と同様である。
を示す場合には、上述の場合と同様に、バンクＢ選択回
路１８が、バンクＢ２２が選択されているバンク選択状
態をラッチする。バンクＢ選択回路１８は、このラッチ
されたバンク選択状態とライト指示のリード／ライト選
択信号Ｙとに応じて、バンクＢ２２に対して書き換え動
作を指示する。これに応じて、バンクＢ２２は書き換え
動作を実行する。バンクＣ２３及びバンクＤ２４につい
ても、それぞれのバンクが選択された場合の動作は上記
と同様である。
【００２７】パスワードプログラム動作の場合、バンク
コントロール回路１６Ａは、コマンドデコーダ１２Ａか
らパスワードプログラムコマンド入力を示す信号ＰＷＡ
ＣＴを受け取ると、リード／ライト選択信号Ｙをリード
指示状態にする。またコマンドデコーダ１２からの信号
ＰＷＡＣＴは、更にバンクＡ選択回路１７Ａに供給され
る。
コントロール回路１６Ａは、コマンドデコーダ１２Ａか
らパスワードプログラムコマンド入力を示す信号ＰＷＡ
ＣＴを受け取ると、リード／ライト選択信号Ｙをリード
指示状態にする。またコマンドデコーダ１２からの信号
ＰＷＡＣＴは、更にバンクＡ選択回路１７Ａに供給され
る。
【００２８】バンクＡ選択回路１７Ａは、コマンドデコ
ーダ１２からの信号ＰＷＡＣＴに応じて、書き換えを指
示する信号ＡＢＷＳＥＬをアサートする。即ち、バンク
Ａ２１に対して書き換え動作を指示する。これに応じ
て、バンクＡ２１はＯＴＰ領域２５に対する書き換え動
作を実行する。この際、バンクデコーダ１５のデコード
結果とは独立に、バンクＡ選択回路１７Ａは、書き換え
を指示する信号ＡＢＷＳＥＬをアサートすることが出来
る。
ーダ１２からの信号ＰＷＡＣＴに応じて、書き換えを指
示する信号ＡＢＷＳＥＬをアサートする。即ち、バンク
Ａ２１に対して書き換え動作を指示する。これに応じ
て、バンクＡ２１はＯＴＰ領域２５に対する書き換え動
作を実行する。この際、バンクデコーダ１５のデコード
結果とは独立に、バンクＡ選択回路１７Ａは、書き換え
を指示する信号ＡＢＷＳＥＬをアサートすることが出来
る。
【００２９】バンクＢ選択回路１８、バンクＣ選択回路
１９、及びバンクＤ選択回路２０においては、リード／
ライト選択信号Ｙがリード指示状態にされているので、
バンクデコーダ１５からのバンク選択信号によりバンク
選択されても、書き換え動作に設定されることはない。
１９、及びバンクＤ選択回路２０においては、リード／
ライト選択信号Ｙがリード指示状態にされているので、
バンクデコーダ１５からのバンク選択信号によりバンク
選択されても、書き換え動作に設定されることはない。
【００３０】バンクＡ２１に対してパスワードプログラ
ム動作を実行している状態で、読み出しコマンドが次の
コマンドとして外部からコマンドレジスタ１１に入力さ
れ、更にバンクデコーダ１５に読み出しバンクアドレス
が入力されるとする。読み出し動作であるからリード／
ライト選択信号Ｙはリード指示であり、バンクアドレス
が例えばバンクＢ２２を指定する場合には、バンクデコ
ーダ１５のバンク選択信号ＢＰＢＫがアサートされる。
バンクＢ２２を選択するバンク選択信号ＢＰＢＫとリー
ド指示状態のリード／ライト選択信号Ｙとに応じて、バ
ンクＢ選択回路１８はバンクＢ２２に対して読み出し動
作を指示する。これに応じて、バンクＢ２２は読み出し
動作を実行する。この時、バンクＡ２１に対するパスワ
ードプログラム動作は、バンクＢ２２に対する読み出し
動作と同時に、継続して実行される。
ム動作を実行している状態で、読み出しコマンドが次の
コマンドとして外部からコマンドレジスタ１１に入力さ
れ、更にバンクデコーダ１５に読み出しバンクアドレス
が入力されるとする。読み出し動作であるからリード／
ライト選択信号Ｙはリード指示であり、バンクアドレス
が例えばバンクＢ２２を指定する場合には、バンクデコ
ーダ１５のバンク選択信号ＢＰＢＫがアサートされる。
バンクＢ２２を選択するバンク選択信号ＢＰＢＫとリー
ド指示状態のリード／ライト選択信号Ｙとに応じて、バ
ンクＢ選択回路１８はバンクＢ２２に対して読み出し動
作を指示する。これに応じて、バンクＢ２２は読み出し
動作を実行する。この時、バンクＡ２１に対するパスワ
ードプログラム動作は、バンクＢ２２に対する読み出し
動作と同時に、継続して実行される。
【００３１】上記のようにして、本発明のデュアルオペ
レーション動作の不揮発性半導体記憶装置においては、
アドレス指定することなくパスワードプログラムコマン
ド入力によりパスワードプログラム動作を実行し、更
に、あるバンクに対してパスワードプログラム動作をし
ている間に、他のバンクに対して読み出し動作を実行す
ることが出来る。
レーション動作の不揮発性半導体記憶装置においては、
アドレス指定することなくパスワードプログラムコマン
ド入力によりパスワードプログラム動作を実行し、更
に、あるバンクに対してパスワードプログラム動作をし
ている間に、他のバンクに対して読み出し動作を実行す
ることが出来る。
【００３２】図３は、本発明におけるバスワードプログ
ラム動作のタイミング図である。
ラム動作のタイミング図である。
【００３３】図３に示されるように、チップイネーブル
信号／ＣＥ或いはライトイネーブル信号／ＷＥに同期し
て、パスワードプログラムコマンド（Ａｄｄ：５５Ｈ＆
Ｉ／Ｏ：３８Ｈ）を入力する。その次のタイミングで、
入出力データＩ／Ｏとして書き込むパスワードのデータ
ＰＷＤを入力し、アドレスデータＡｄｄとしてはドント
ケアとなる。チップイネーブル信号／ＣＥ或いはライト
イネーブル信号／ＷＥに応答して、ラッチ信号Ｘがラッ
チ信号発生回路１４により発生される。またパスワード
プログラムコマンドに応答して、書き換え動作を指示す
る信号Ｚ及びパスワード動作信号ＰＷＡＣＴがＨＩＧＨ
になる。
信号／ＣＥ或いはライトイネーブル信号／ＷＥに同期し
て、パスワードプログラムコマンド（Ａｄｄ：５５Ｈ＆
Ｉ／Ｏ：３８Ｈ）を入力する。その次のタイミングで、
入出力データＩ／Ｏとして書き込むパスワードのデータ
ＰＷＤを入力し、アドレスデータＡｄｄとしてはドント
ケアとなる。チップイネーブル信号／ＣＥ或いはライト
イネーブル信号／ＷＥに応答して、ラッチ信号Ｘがラッ
チ信号発生回路１４により発生される。またパスワード
プログラムコマンドに応答して、書き換え動作を指示す
る信号Ｚ及びパスワード動作信号ＰＷＡＣＴがＨＩＧＨ
になる。
【００３４】アドレス入力はドントケアであるために、
何れのバンクを選択するバンク選択状態がバンク選択回
路にラッチされるか不明である。この状態で、リード／
ライト選択信号Ｙが図３のＴ０で示されるタイミングで
ＨＩＧＨ（ライト指示）になってしまうと、ＯＴＰ領域
２５があるバンクＡ２１ではなく、それ以外のバンクが
書き込み動作に設定されてしまう危険性がある。本発明
においては、パスワード動作信号ＰＷＡＣＴによってリ
ード／ライト選択信号ＹをＬＯＷ（リード指示）にする
ことで、全バンクを読み出し状態に設定する。但し、バ
ンクＡ２１に関しては、パスワード動作信号ＰＷＡＣＴ
によって強制的に書き込み状態に設定する。
何れのバンクを選択するバンク選択状態がバンク選択回
路にラッチされるか不明である。この状態で、リード／
ライト選択信号Ｙが図３のＴ０で示されるタイミングで
ＨＩＧＨ（ライト指示）になってしまうと、ＯＴＰ領域
２５があるバンクＡ２１ではなく、それ以外のバンクが
書き込み動作に設定されてしまう危険性がある。本発明
においては、パスワード動作信号ＰＷＡＣＴによってリ
ード／ライト選択信号ＹをＬＯＷ（リード指示）にする
ことで、全バンクを読み出し状態に設定する。但し、バ
ンクＡ２１に関しては、パスワード動作信号ＰＷＡＣＴ
によって強制的に書き込み状態に設定する。
【００３５】図４は、バンクコントロール回路１６Ａの
回路構成の一例を示す回路図である。
回路構成の一例を示す回路図である。
【００３６】図４のバンクコントロール回路１６Ａは、
インバータ３１とＮＯＲ回路３２を含む。プログラム或
いはイレーズコマンドが外部から入力された場合には、
書き換えコマンド入力を示す信号ＺがＨＩＧＨであり、
パスワード動作信号ＰＷＡＣＴがＬＯＷであるので、リ
ード／ライト選択信号Ｙはライトを指示するＨＩＧＨと
なる。またパスワードプログラムコマンドが外部から入
力された場合には、書き換えを指示する信号ＺがＨＩＧ
Ｈであるが、パスワード動作信号ＰＷＡＣＴがＨＩＧＨ
であるので、リード／ライト選択信号Ｙはリードを指示
するＬＯＷとなる。
インバータ３１とＮＯＲ回路３２を含む。プログラム或
いはイレーズコマンドが外部から入力された場合には、
書き換えコマンド入力を示す信号ＺがＨＩＧＨであり、
パスワード動作信号ＰＷＡＣＴがＬＯＷであるので、リ
ード／ライト選択信号Ｙはライトを指示するＨＩＧＨと
なる。またパスワードプログラムコマンドが外部から入
力された場合には、書き換えを指示する信号ＺがＨＩＧ
Ｈであるが、パスワード動作信号ＰＷＡＣＴがＨＩＧＨ
であるので、リード／ライト選択信号Ｙはリードを指示
するＬＯＷとなる。
【００３７】図５は、バンクＡ選択回路１７Ａの回路構
成の一例を示す回路図である。
成の一例を示す回路図である。
【００３８】図５のバンクＡ選択回路１７Ａは、インバ
ータ４１乃至４８、ＮＭＯＳトランジスタ４９乃至５
１、及びＮＡＮＤ回路５２乃至５５を含む。インバータ
４４及び４５が、バンク選択状態をラッチするラッチ回
路を形成する。ラッチ回路は、ラッチ信号Ｘに応答し
て、バンクＡ２１選択時にＨＩＧＨとなるバンク選択信
号ＡＰＢＫをラッチする。
ータ４１乃至４８、ＮＭＯＳトランジスタ４９乃至５
１、及びＮＡＮＤ回路５２乃至５５を含む。インバータ
４４及び４５が、バンク選択状態をラッチするラッチ回
路を形成する。ラッチ回路は、ラッチ信号Ｘに応答し
て、バンクＡ２１選択時にＨＩＧＨとなるバンク選択信
号ＡＰＢＫをラッチする。
【００３９】プログラム或いはイレーズコマンドが外部
から入力された場合には、リード／ライト選択信号Ｙは
ＨＩＧＨであり、パスワード動作信号ＰＷＡＣＴはＬＯ
Ｗである。従って、ラッチ回路の出力（バンク選択信号
ＡＰＢＫの反転信号）が、ＮＭＯＳトランジスタ５０、
ＮＡＮＤ回路５２、ＮＡＮＤ回路５３、及びインバータ
４６を介して、論理反転されて書き換え指示信号ＡＢＷ
ＳＥＬとして出力される。従って、バンクＡ２１が選択
されている場合に、書き換え指示信号ＡＢＷＳＥＬはＨ
ＩＧＨになる。
から入力された場合には、リード／ライト選択信号Ｙは
ＨＩＧＨであり、パスワード動作信号ＰＷＡＣＴはＬＯ
Ｗである。従って、ラッチ回路の出力（バンク選択信号
ＡＰＢＫの反転信号）が、ＮＭＯＳトランジスタ５０、
ＮＡＮＤ回路５２、ＮＡＮＤ回路５３、及びインバータ
４６を介して、論理反転されて書き換え指示信号ＡＢＷ
ＳＥＬとして出力される。従って、バンクＡ２１が選択
されている場合に、書き換え指示信号ＡＢＷＳＥＬはＨ
ＩＧＨになる。
【００４０】またラッチ回路の出力は、ＮＭＯＳトラン
ジスタ５０、ＮＡＮＤ回路５２、及びインバータ４８を
介して、ＮＡＮＤ回路５４に供給される。ＮＡＮＤ回路
５４の２つの入力は、バンク選択信号ＡＰＢＫ及びその
論理反転（ラッチ回路出力）であるので、読み出し指示
信号ＡＢＲＳＥＬはバンク選択状態に関わらずＬＯＷと
なる。
ジスタ５０、ＮＡＮＤ回路５２、及びインバータ４８を
介して、ＮＡＮＤ回路５４に供給される。ＮＡＮＤ回路
５４の２つの入力は、バンク選択信号ＡＰＢＫ及びその
論理反転（ラッチ回路出力）であるので、読み出し指示
信号ＡＢＲＳＥＬはバンク選択状態に関わらずＬＯＷと
なる。
【００４１】リードコマンドが外部から入力された場合
には、リード／ライト選択信号ＹはＬＯＷであり、パス
ワード動作信号ＰＷＡＣＴもＬＯＷである。従って、書
き換え指示信号ＡＢＷＳＥＬはバンク選択状態に関わら
ずＬＯＷとなる。またバンク選択信号ＡＰＢＫは、ＮＭ
ＯＳトランジスタ５１、ＮＡＮＤ回路５２、及びインバ
ータ４８を介して、ＮＡＮＤ回路５４に供給される。Ｎ
ＡＮＤ回路５４の２つの入力は、双方共にバンク選択信
号ＡＰＢＫであるので、読み出し指示信号ＡＢＲＳＥＬ
はバンク選択時にＨＩＧＨとなる。
には、リード／ライト選択信号ＹはＬＯＷであり、パス
ワード動作信号ＰＷＡＣＴもＬＯＷである。従って、書
き換え指示信号ＡＢＷＳＥＬはバンク選択状態に関わら
ずＬＯＷとなる。またバンク選択信号ＡＰＢＫは、ＮＭ
ＯＳトランジスタ５１、ＮＡＮＤ回路５２、及びインバ
ータ４８を介して、ＮＡＮＤ回路５４に供給される。Ｎ
ＡＮＤ回路５４の２つの入力は、双方共にバンク選択信
号ＡＰＢＫであるので、読み出し指示信号ＡＢＲＳＥＬ
はバンク選択時にＨＩＧＨとなる。
【００４２】パスワードプログラムコマンドが外部から
入力された場合には、リード／ライト選択信号ＹはＬＯ
Ｗであり、パスワード動作信号ＰＷＡＣＴがＨＩＧＨで
ある。従って、ＮＡＮＤ回路５２及び５５の出力が双方
共にＨＩＧＨとなり、書き換え指示信号ＡＢＷＳＥＬは
ＨＩＧＨ、読み出し指示信号ＡＢＲＳＥＬはＬＯＷとな
る。
入力された場合には、リード／ライト選択信号ＹはＬＯ
Ｗであり、パスワード動作信号ＰＷＡＣＴがＨＩＧＨで
ある。従って、ＮＡＮＤ回路５２及び５５の出力が双方
共にＨＩＧＨとなり、書き換え指示信号ＡＢＷＳＥＬは
ＨＩＧＨ、読み出し指示信号ＡＢＲＳＥＬはＬＯＷとな
る。
【００４３】図６は、バンク選択回路の回路構成の一例
を示す回路図である。バンクＢ選択回路１８、バンクＣ
選択回路１９、及びバンクＤ選択回路２０は、図６の回
路構成である。
を示す回路図である。バンクＢ選択回路１８、バンクＣ
選択回路１９、及びバンクＤ選択回路２０は、図６の回
路構成である。
【００４４】図６のバンク選択回路は、インバータ６１
乃至６７、ＮＭＯＳトランジスタ６８乃至７０、及びＮ
ＡＮＤ回路７１及び７２を含む。インバータ６２及び６
３が、バンク選択状態をラッチするラッチ回路を形成す
る。ラッチ回路は、ラッチ信号Ｘに応答して、当該バン
ク選択時にＨＩＧＨとなるバンク選択信号ｑＰＢＫ（ｑ
＝Ｂ，Ｃ，ｏｒ Ｄ）をラッチする。
乃至６７、ＮＭＯＳトランジスタ６８乃至７０、及びＮ
ＡＮＤ回路７１及び７２を含む。インバータ６２及び６
３が、バンク選択状態をラッチするラッチ回路を形成す
る。ラッチ回路は、ラッチ信号Ｘに応答して、当該バン
ク選択時にＨＩＧＨとなるバンク選択信号ｑＰＢＫ（ｑ
＝Ｂ，Ｃ，ｏｒ Ｄ）をラッチする。
【００４５】プログラム或いはイレーズコマンドが外部
から入力された場合には、リード／ライト選択信号Ｙは
ＨＩＧＨである。従って、ラッチ回路の出力（バンク選
択信号ｑＰＢＫの反転信号）が、ＮＭＯＳトランジスタ
６９、インバータ６４、ＮＡＮＤ回路７１、及びインバ
ータ６６を介して、論理反転されて書き換え指示信号ｑ
ＢＷＳＥＬとして出力される。従って、当該バンクが選
択されている場合に、書き換え指示信号ｑＢＷＳＥＬは
ＨＩＧＨになる。
から入力された場合には、リード／ライト選択信号Ｙは
ＨＩＧＨである。従って、ラッチ回路の出力（バンク選
択信号ｑＰＢＫの反転信号）が、ＮＭＯＳトランジスタ
６９、インバータ６４、ＮＡＮＤ回路７１、及びインバ
ータ６６を介して、論理反転されて書き換え指示信号ｑ
ＢＷＳＥＬとして出力される。従って、当該バンクが選
択されている場合に、書き換え指示信号ｑＢＷＳＥＬは
ＨＩＧＨになる。
【００４６】またラッチ回路の出力は、ＮＭＯＳトラン
ジスタ６９、インバータ６４、及びインバータ６５を介
して、ＮＡＮＤ回路７２に供給される。ＮＡＮＤ回路７
２の２つの入力は、バンク選択信号ｑＰＢＫ及びその論
理反転（ラッチ回路出力）であるので、読み出し指示信
号ｑＢＲＳＥＬはバンク選択状態に関わらずＬＯＷとな
る。
ジスタ６９、インバータ６４、及びインバータ６５を介
して、ＮＡＮＤ回路７２に供給される。ＮＡＮＤ回路７
２の２つの入力は、バンク選択信号ｑＰＢＫ及びその論
理反転（ラッチ回路出力）であるので、読み出し指示信
号ｑＢＲＳＥＬはバンク選択状態に関わらずＬＯＷとな
る。
【００４７】リードコマンドが外部から入力された場
合、及びパスワードプログラムコマンドが外部から入力
された場合には、リード／ライト選択信号ＹはＬＯＷで
ある。従って、書き換え指示信号ｑＢＷＳＥＬはバンク
選択状態に関わらずＬＯＷとなる。またバンク選択信号
ｑＰＢＫは、ＮＭＯＳトランジスタ７０、インバータ６
４、及びインバータ６５を介して、ＮＡＮＤ回路７２に
供給される。ＮＡＮＤ回路７２の２つの入力は、双方共
にバンク選択信号ｑＰＢＫであるので、読み出し指示信
号ｑＢＲＳＥＬは当該バンク選択時にＨＩＧＨとなる。
合、及びパスワードプログラムコマンドが外部から入力
された場合には、リード／ライト選択信号ＹはＬＯＷで
ある。従って、書き換え指示信号ｑＢＷＳＥＬはバンク
選択状態に関わらずＬＯＷとなる。またバンク選択信号
ｑＰＢＫは、ＮＭＯＳトランジスタ７０、インバータ６
４、及びインバータ６５を介して、ＮＡＮＤ回路７２に
供給される。ＮＡＮＤ回路７２の２つの入力は、双方共
にバンク選択信号ｑＰＢＫであるので、読み出し指示信
号ｑＢＲＳＥＬは当該バンク選択時にＨＩＧＨとなる。
【００４８】図７は、図４乃至図６の回路の動作を示す
タイミング図である。図７は、最初にリード状態であ
り、その後パスワードプログラム状態になる場合を示
す。またバンクＡ選択回路１７Ａの動作と、バンクＢ乃
至Ｄを代表してバンクＢ選択回路１８の動作を示す。
タイミング図である。図７は、最初にリード状態であ
り、その後パスワードプログラム状態になる場合を示
す。またバンクＡ選択回路１７Ａの動作と、バンクＢ乃
至Ｄを代表してバンクＢ選択回路１８の動作を示す。
【００４９】リード状態においては、書き換えコマンド
入力を示す信号Ｚ及びパスワード動作信号ＰＷＡＣＴは
ＬＯＷであり、リード／ライト選択信号Ｙはリードを指
示するＬＯＷである。この時、バンク選択信号ＡＰＢＫ
がＨＩＧＨになりバンクＡ２１を選択すると、バンクＡ
２１に対する読み出し指示信号ＡＢＲＳＥＬがＨＩＧＨ
となる。またバンク選択信号ＢＰＢＫがＨＩＧＨになり
バンクＢ２２を選択すると、バンクＢ２２に対する読み
出し指示信号ＢＢＲＳＥＬがＨＩＧＨとなる。
入力を示す信号Ｚ及びパスワード動作信号ＰＷＡＣＴは
ＬＯＷであり、リード／ライト選択信号Ｙはリードを指
示するＬＯＷである。この時、バンク選択信号ＡＰＢＫ
がＨＩＧＨになりバンクＡ２１を選択すると、バンクＡ
２１に対する読み出し指示信号ＡＢＲＳＥＬがＨＩＧＨ
となる。またバンク選択信号ＢＰＢＫがＨＩＧＨになり
バンクＢ２２を選択すると、バンクＢ２２に対する読み
出し指示信号ＢＢＲＳＥＬがＨＩＧＨとなる。
【００５０】その後のパスワードプログラム状態におい
ては、書き換え動作を指示する信号Ｚ及びパスワード動
作信号ＰＷＡＣＴはＨＩＧＨであり、リード／ライト選
択信号Ｙはリードを指示するＬＯＷである。ラッチ信号
ＸがＨＩＧＨパルスとして供給されるので、バンクＡ２
１の非選択状態を示すＬＯＷのバンク選択信号ＡＰＢＫ
がラッチされるが、それとは無関係に、パスワード動作
信号ＰＷＡＣＴのＨＩＧＨに応答して、書き換え指示信
号ＡＢＷＳＥＬがＨＩＧＨになる。またリード／ライト
選択信号Ｙはリードを指示するＬＯＷのままであるの
で、ラッチ信号Ｘに応答してバンクＢ２２の選択状態を
示すＨＩＧＨのバンク選択信号ＢＰＢＫがラッチされて
も、バンクＢ２２に対して書き込み動作が設定されるこ
とはない。
ては、書き換え動作を指示する信号Ｚ及びパスワード動
作信号ＰＷＡＣＴはＨＩＧＨであり、リード／ライト選
択信号Ｙはリードを指示するＬＯＷである。ラッチ信号
ＸがＨＩＧＨパルスとして供給されるので、バンクＡ２
１の非選択状態を示すＬＯＷのバンク選択信号ＡＰＢＫ
がラッチされるが、それとは無関係に、パスワード動作
信号ＰＷＡＣＴのＨＩＧＨに応答して、書き換え指示信
号ＡＢＷＳＥＬがＨＩＧＨになる。またリード／ライト
選択信号Ｙはリードを指示するＬＯＷのままであるの
で、ラッチ信号Ｘに応答してバンクＢ２２の選択状態を
示すＨＩＧＨのバンク選択信号ＢＰＢＫがラッチされて
も、バンクＢ２２に対して書き込み動作が設定されるこ
とはない。
【００５１】以上、本発明を実施例に基づいて説明した
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
【００５２】
【発明の効果】本発明による不揮発性半導体記憶装置に
おいては、パスワードプログラムコマンド入力の場合
に、ＯＴＰ領域が対応するバンクのバンク選択回路はバ
ンク選択状態とは無関係に書き換え指示を出力し、それ
以外のバンク選択回路はバンク選択されても書き換え指
示でなく読み出し指示を出力する。従って、ＯＴＰ領域
に対応するバンク以外のバンクがバンク選択信号により
選択されても、書き換え動作が設定されることがないの
で、デュアルオペレーションにおいて当該バンクに対し
て読み出し動作を実行することが出来る。またＯＴＰ領
域が対応するバンクに対しては、適切にプログラム動作
を実行することが出来る。
おいては、パスワードプログラムコマンド入力の場合
に、ＯＴＰ領域が対応するバンクのバンク選択回路はバ
ンク選択状態とは無関係に書き換え指示を出力し、それ
以外のバンク選択回路はバンク選択されても書き換え指
示でなく読み出し指示を出力する。従って、ＯＴＰ領域
に対応するバンク以外のバンクがバンク選択信号により
選択されても、書き換え動作が設定されることがないの
で、デュアルオペレーションにおいて当該バンクに対し
て読み出し動作を実行することが出来る。またＯＴＰ領
域が対応するバンクに対しては、適切にプログラム動作
を実行することが出来る。
【００５３】従って、デュアルオペレーションが可能で
あると共に、アドレス指定無しで適切なパスワードプロ
グラム動作が可能となる。
あると共に、アドレス指定無しで適切なパスワードプロ
グラム動作が可能となる。
【図１】デュアルオペレーション動作の不揮発性半導体
記憶装置の概略構成を示す構成図である。
記憶装置の概略構成を示す構成図である。
【図２】本発明による不揮発性半導体記憶装置の概略構
成を示す図である。
成を示す図である。
【図３】本発明におけるバスワードプログラム動作のタ
イミング図である。
イミング図である。
【図４】バンクコントロール回路の回路構成の一例を示
す回路図である。
す回路図である。
【図５】バンクＡ選択回路の回路構成の一例を示す回路
図である。
図である。
【図６】他のバンク選択回路の回路構成の一例を示す回
路図である。
路図である。
【図７】図４乃至図６の回路の動作を示すタイミング図
である。
である。
１０ 不揮発性半導体記憶装置
１１ コマンドレジスタ
１２、１２Ａ コマンドデコーダ
１３ 制御回路
１４ ラッチ信号発生回路
１５ バンクデコーダ
１６、１６Ａ バンクコントロール回路
１７、１７Ａ バンクＡ選択回路
１８ バンクＢ選択回路
１９ バンクＣ選択回路
２０ バンクＤ選択回路
２１ バンクＡ
２２ バンクＢ
２３ バンクＣ
２４ バンクＤ
２５ ＯＴＰ領域
３０ 不揮発性半導体記憶装置
Claims (10)
- 【請求項１】それぞれ独立したメモリセルアレイを含む
複数のバンクと、 該複数のバンクうち１つのバンクに対応して設けられる
パスワード格納領域と、 バンクアドレスをデコードしてバンク選択信号を生成す
るバンクデコーダと、 該１つのバンクに対して書き換え指示又は読み出し指示
を出力する第１のバンク選択回路と、 該１つのバンク以外の該複数のバンクのそれぞれに対し
て書き換え指示又は読み出し指示を出力する複数の第２
のバンク選択回路と、 第１のコマンド入力の場合に該バンク選択信号により選
択される該第１或いは第２のバンク選択回路が書き換え
指示又は読み出し指示を出力し、第２のコマンド入力の
場合に該第１のバンク選択回路が該バンク選択信号とは
独立に書き換え指示を出力し且つ該第２のバンク選択回
路が該バンク選択信号で選択されると読み出し指示を出
力するように、該第１及び第２のバンク選択回路を制御
するコマンドデコーダ＆バンクコントロール回路を含む
ことを特徴とする不揮発性半導体記憶装置。 - 【請求項２】該第１のコマンドは該バンクに対する書き
換え又は読み出しを指示するコマンドであり、該第２の
コマンドは該パスワード格納領域への書き込みを指示す
るコマンドであることを特徴とする請求項１記載の不揮
発性半導体記憶装置。 - 【請求項３】該パスワード格納領域への書き込みを指示
するコマンド入力はアドレス指定無しのコマンド入力で
あることを特徴とする請求項２記載の不揮発性半導体記
憶装置。 - 【請求項４】該複数のバンクの１つに対する書き換え動
作或いは該パスワード格納領域への書き込み動作を実行
するのと同時に、他のバンクに対して読み出し動作を実
行することを特徴とする請求項２記載の不揮発性半導体
記憶装置。 - 【請求項５】該コマンドデコーダ＆バンクコントロール
回路は、コマンド入力に応じて書き換え動作或いは読み
出し動作を指示するライト／リード選択信号を出力する
回路を含み、該第１のコマンド入力の場合に該第１及び
第２のバンク選択回路は該ライト／リード選択信号及び
該バンク選択信号に応じて該書き換え指示又は読み出し
指示を出力することを特徴とする請求項１記載の不揮発
性半導体記憶装置。 - 【請求項６】該コマンドデコーダ＆バンクコントロール
回路は、該第２のコマンド入力の場合に該ライト／リー
ド選択信号を読み出し動作指示状態に設定し、且つ第１
のバンク選択回路に該ライト／リード選択信号及び該バ
ンク選択信号を無視して該書き換え指示を出力するよう
に指示する信号を供給することを特徴とする請求項５記
載の不揮発性半導体記憶装置。 - 【請求項７】それぞれ独立したメモリセルアレイを含む
複数のバンクと、 バンクアドレスをデコードしてバンク選択信号を生成す
るバンクデコーダと、 該複数のバンクのそれぞれに対して設けられアドレス指
定を伴うコマンド入力の場合に該バンク選択信号により
選択されると書き換え指示又は読み出し指示を対応する
バンクに出力する複数のバンク選択回路を含み、該複数
のバンク選択回路の１つはアドレス指定を伴わないコマ
ンド入力の場合に該バンク選択信号とは独立に該書き換
え指示を出力することを特徴とする不揮発性半導体記憶
装置。 - 【請求項８】該複数のバンク選択回路の該１つに対応す
るバンクに設けられるパスワード格納領域を更に含み、
該アドレス指定を伴わないコマンド入力は該パスワード
格納領域に対する書き込み命令であることを特徴とする
請求項７記載の不揮発性半導体記憶装置。 - 【請求項９】該複数のバンク選択回路の該１つ以外のバ
ンク選択回路は、アドレス指定を伴わないコマンド入力
の場合に該書き換え指示を出力しないように制御される
ことを特徴とする請求項８記載の不揮発性半導体記憶装
置。 - 【請求項１０】該複数のバンクの１つに対する書き換え
動作或いは該パスワード格納領域への書き込み動作を実
行するのと同時に、他のバンクに対して読み出し動作を
実行することを特徴とする請求項８記載の不揮発性半導
体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320909A JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
| US10/263,646 US6711055B2 (en) | 2001-10-18 | 2002-10-04 | Nonvolatile semiconductor memory device of dual-operation type with data protection function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320909A JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003123489A true JP2003123489A (ja) | 2003-04-25 |
| JP3961806B2 JP3961806B2 (ja) | 2007-08-22 |
Family
ID=19138221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001320909A Expired - Fee Related JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6711055B2 (ja) |
| JP (1) | JP3961806B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013137744A (ja) * | 2011-12-02 | 2013-07-11 | Toshiba Corp | 半導体記憶装置 |
| US9256525B2 (en) | 2011-12-02 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100558486B1 (ko) * | 2003-07-14 | 2006-03-07 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법 |
| JP2005317127A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| US9620216B2 (en) | 2015-02-17 | 2017-04-11 | Silicon Storage Technology, Inc. | Flash memory device configurable to provide read only memory functionality |
| US10141042B1 (en) | 2017-05-23 | 2018-11-27 | Micron Technology, Inc. | Method and apparatus for precharge and refresh control |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812646B2 (ja) * | 1989-03-03 | 1996-02-07 | 三菱電機株式会社 | 半導体集積回路 |
| US6009495A (en) * | 1989-12-29 | 1999-12-28 | Packard Bell Nec | Protected address range in an electrically erasable programmable read only memory |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| US6031757A (en) * | 1996-11-22 | 2000-02-29 | Macronix International Co., Ltd. | Write protected, non-volatile memory device with user programmable sector lock capability |
| JPH11110293A (ja) * | 1997-09-29 | 1999-04-23 | Mitsubishi Electric Corp | 不揮発性メモリ制御回路 |
-
2001
- 2001-10-18 JP JP2001320909A patent/JP3961806B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-04 US US10/263,646 patent/US6711055B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013137744A (ja) * | 2011-12-02 | 2013-07-11 | Toshiba Corp | 半導体記憶装置 |
| US9256525B2 (en) | 2011-12-02 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030076730A1 (en) | 2003-04-24 |
| JP3961806B2 (ja) | 2007-08-22 |
| US6711055B2 (en) | 2004-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884839B2 (ja) | 半導体記憶装置 | |
| US6031757A (en) | Write protected, non-volatile memory device with user programmable sector lock capability | |
| US7911839B2 (en) | System and method to control one time programmable memory | |
| US20050071592A1 (en) | Selectable block protection for non-volatile memory | |
| KR100305490B1 (ko) | 비휘발성메모리제어회로 | |
| JP2005149715A (ja) | Ｏｔｐブロックが含まれたフラッシュメモリを有するメモリシステム | |
| JP2003162453A (ja) | 不揮発性半導体記憶装置 | |
| KR100604877B1 (ko) | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 | |
| JP2005503633A (ja) | パワーオンまたはオンリセットハードウェアの安全特性を持つ安全なポリヒューズｒｏｍおよびその方法 | |
| JP2001084780A (ja) | 不揮発性半導体記憶装置 | |
| JP2002329396A (ja) | バンク構成を変更可能なフラッシュメモリ | |
| JP4678083B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
| JP4619367B2 (ja) | 不揮発性記憶装置 | |
| US6970381B2 (en) | Semiconductor memory | |
| JP3961806B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JP4138291B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2003051195A (ja) | 半導体記憶装置 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| US6842371B2 (en) | Permanent master block lock in a memory device | |
| WO2005109445A1 (ja) | 半導体装置および半導体装置の制御方法 | |
| JP3625812B2 (ja) | 不揮発性メモリ | |
| JP2002501275A (ja) | 複数のアドレスプロトコルを支援するメモリ | |
| JPH0496156A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2004199825A (ja) | 半導体記憶装置、およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |