JP2003123489A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2003123489A JP2003123489A JP2001320909A JP2001320909A JP2003123489A JP 2003123489 A JP2003123489 A JP 2003123489A JP 2001320909 A JP2001320909 A JP 2001320909A JP 2001320909 A JP2001320909 A JP 2001320909A JP 2003123489 A JP2003123489 A JP 2003123489A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- read
- command
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
ドプログラム動作が可能なデュアルオペレーション不揮
発性半導体記憶装置を提供することを目的とする。 【解決手段】不揮発性半導体記憶装置は、複数のバンク
と、ある1つのバンクに設けられるパスワード格納領域
と、バンクアドレスをデコードしてバンク選択信号を生
成するバンクデコーダと、上記1つのバンクに対してラ
イト又はリード指示を出力する第1のバンク選択回路
と、上記1つのバンク以外の複数のバンクのそれぞれに
対してライト又はリード指示を出力する複数の第2のバ
ンク選択回路を含み、第1のコマンド入力の場合にバン
ク選択信号により選択されるバンク選択回路がライト又
はリード指示を出力し、第2のコマンド入力の場合に第
1のバンク選択回路がバンク選択信号とは独立にライト
指示を出力し且つ第2のバンク選択回路がバンク選択信
号で選択されるとリード指示を出力する。
Description
導体記憶装置に関し、詳しくはパスワードによるデータ
保護機能を備えた不揮発性半導体記憶装置に関する。
半導体記憶装置においては、メモリセルアレイを例えば
4つのバンクに分割し、あるバンクに対して書き換え動
作(プログラム動作/イレーズ動作)をしている間に、
他のバンクに対して読み出し動作を実行することが出来
る。
揮発性半導体記憶装置の概略構成を示す構成図である。
マンドレジスタ11、コマンドデコーダ12、制御回路
13、ラッチ信号発生回路14、バンクデコーダ15、
バンクコントロール回路16、バンクA選択回路17、
バンクB選択回路18、バンクC選択回路19、バンク
D選択回路20、バンクA21、バンクB22、バンク
C23、及びバンクD24を含む。
ド信号及び制御信号を受け取り、コマンドデコーダ12
に供給する。コマンドデコーダ12は、コマンドをデコ
ードして、デコード結果を制御回路13及びバンクコン
トロール回路16に供給する。制御回路13は、ステー
トマシンであり、供給されたコマンドデコード結果に基
づいて不揮発性半導体記憶装置10の各内部回路を制御
する。
ブル信号/CE或いはライトイネーブル信号/WEに応
答してラッチ信号Xを生成し、ラッチ信号Xをバンク選
択回路17乃至20に供給する。バンクデコーダ15
は、外部から供給されるバンクアドレスをデコードす
る。バンクデコーダ15は、バンクアドレスデコード結
果に応じてバンクを選択するバンク選択信号APBK、
BPBK、CPBK、及びDPBKを生成し、対応する
バンク選択回路17乃至20に供給する。バンク選択回
路17乃至20は、対応する各バンク21乃至24に対
して、書き換えを指示する信号或いは読み出しを指示す
る信号を生成する。例えばバンクA選択回路17は、バ
ンクA21に対して、書き換えを指示する信号ABWS
EL或いは読み出しを指示する信号ABRSELをアサ
ートする。各バンク21乃至24には、メモリセルアレ
イ、アドレスデコーダ、及び制御回路が設けられてお
り、書き換え動作或いは読み出し動作のうちで選択指示
された動作を実行する。
デコーダ12から書き換えコマンド入力を示す信号Zを
受け取ると、これに応答して、ライトを指示するリード
/ライト選択信号Yを各バンク選択回路17乃至20に
供給する。入力バンクアドレスが例えばバンクA21を
示す場合には、バンクデコーダ15から信号APBKが
アサートされる。バンクデコーダ15からのバンク選択
信号APBKがアサートされている状態で、ラッチ信号
発生回路14からラッチ信号Xを受け取ると、バンクA
選択回路17は、バンクA21が選択されていることを
示すバンク選択状態をラッチする。バンクA選択回路1
7は、このラッチされたバンク選択状態とライト指示の
リード/ライト選択信号Yとに応じて、バンクA21に
対して書き換え動作を指示する。これに応じて、バンク
A21は書き換え動作を実行する。
る状態で、読み出しコマンドが次のコマンドとして外部
からコマンドレジスタ11に入力され、更にバンクデコ
ーダ15に読み出しバンクアドレスが入力されるとす
る。読み出しコマンド入力に応じて、リード/ライト選
択信号Yはリード指示となる。バンクアドレスが例えば
バンクB22を指定する場合には、バンクデコーダ15
のバンク選択信号BPBKがアサートされる。バンクB
22を選択するバンク選択信号BPBKとリード指示状
態のリード/ライト選択信号Yとに応じて、バンクB選
択回路18はバンクB22に対して読み出し動作を指示
する。これに応じて、バンクB22は読み出し動作を実
行する。この時、バンクA21に対する書き換え動作
は、バンクB22に対する読み出し動作と同時に、継続
して実行される。
ン動作の不揮発性半導体記憶装置においては、あるバン
クに対して書き換え動作(プログラム動作/イレーズ動
作)をしている間に、他のバンクに対して読み出し動作
を実行することが出来る。
テクト機能が設けられているものがあり、セクタ或いは
ブロックと呼ばれる1つの消去単位毎或いは複数の消去
単位毎に、一括して記憶内容の書き換えを禁止すること
が出来る。書き換えを禁止する記憶領域(セクタ或いは
ブロック)に関する情報は、不揮発性素子にプロテクト
状態として記憶し、不揮発性半導体記憶装置内部の制御
回路(ステートマシン)がこの情報を参照することで、
プロテクトされている領域の書き換えを禁止する。
ように、パスワードモードが設けられる。パスワードモ
ードにおいては、プロテクト状態を記憶する不揮発性素
子が書き換え不可な状態にロックされ、プロテクト状態
をデフォールトで変更することが出来ないように設定さ
れる。不揮発性メモリに記憶してあるパスワードと外部
からの入力パスワードとが一致すると、ロックがはずさ
れて、プロテクト状態を変更することが可能となる。こ
のロックをはずす動作は、パスワード・アンロックと呼
ばれる。
域は、OTP(One TimeProtect)領域
と呼ばれ、主記憶領域外にあるメモリ領域である。この
OTP領域は、一度プロテクトをかけると二度とはずす
ことが出来ない。通常のアクセスモードではOTP領域
にアクセスすることは出来ず、OTP領域にアクセスす
るためにはOTPモードを使用する必要がある。OTP
モードに入ると、主記憶領域の任意の1つのセクタとO
TP領域とが論理的に置き換わり、そのセクタにアクセ
スするアドレスを入力してOTP領域にアクセスするこ
とが出来る。パスワードは、OTP領域の一部に格納さ
れるので、パスワード機能を使用する際には必ずOTP
モードに設定される。
記憶装置10において、OTP領域25をバンクA21
に対して設けるとする。即ち、OTPモードに入ると、
バンクA21の任意の1つのセクタとOTP領域25と
が論理的に置き換わり、そのセクタにアクセスするアド
レスを入力することで、OTP領域25にアクセスする
構成とする。
ユーザに知らせる必要がない。従って、パスワードプロ
グラム動作(パスワード書き込み動作)においては、ア
ドレスを指定するアドレス入力なしで、パスワードプロ
グラムコマンド入力だけにより、パスワードの書き込み
を実行できることが好ましい。またパスワードプログラ
ム動作を実行しながら、他のバンクに対してリード動作
を実行するデュアルオペレーションが可能であることが
好ましい。
ラムコマンド入力をした場合、アドレス入力がドントケ
アであるために、バンクA21以外のバンクの選択状態
がバンク選択回路にラッチされる可能性がある。例えば
バンクC選択回路19においてバンク選択状態がラッチ
されると、ライトを指示するリード/ライト選択信号Y
に応じてバンクC23が書き換え動作対象であると見な
されて、バンクC23に対する読み出し動作を実行する
ことが出来ない。またバンクA21ではなくバンクC2
3が書き換え対象となっているので、バンクA21に割
り当てられるOTP領域25に対するプログラム動作を
実行することさえ出来なくなってしまう。
ーションが可能で且つアドレス指定無しで適切なパスワ
ードプログラム動作が可能な不揮発性半導体記憶装置を
提供することを目的とする。
導体記憶装置は、それぞれ独立したメモリセルアレイを
含む複数のバンクと、該複数のバンクうち1つのバンク
に対応して設けられるパスワード格納領域と、バンクア
ドレスをデコードしてバンク選択信号を生成するバンク
デコーダと、該1つのバンクに対して書き換え指示又は
読み出し指示を出力する第1のバンク選択回路と、該1
つのバンク以外の該複数のバンクのそれぞれに対して書
き換え指示又は読み出し指示を出力する複数の第2のバ
ンク選択回路と、第1のコマンド入力の場合に該バンク
選択信号により選択される該第1或いは第2のバンク選
択回路が書き換え指示又は読み出し指示を出力し、第2
のコマンド入力の場合に該第1のバンク選択回路が該バ
ンク選択信号とは独立に書き換え指示を出力し且つ該第
2のバンク選択回路が該バンク選択信号で選択されると
読み出し指示を出力するように、該バンク選択回路を制
御するコマンドデコーダ&バンクコントロール回路を含
むことを特徴とする。
パスワードプログラムコマンド入力である第2のコマン
ド入力の場合に、パスワード格納領域(OTP領域)が
対応するバンクのバンク選択回路はバンク選択状態とは
無関係に書き換え指示を出力し、それ以外のバンク選択
回路はバンク選択されても書き換え指示でなく読み出し
指示を出力する。従って、パスワード格納領域に対応す
るバンク以外のバンクがバンク選択信号により選択され
ても、書き換え動作が設定されることがないので、デュ
アルオペレーションにおいて当該バンクに対して読み出
し動作を実行することが出来る。またパスワード格納領
域が対応するバンクに対しては、適切にプログラム動作
を実行することが出来る。
図面を用いて詳細に説明する。
装置の概略構成を示す図である。
マンドレジスタ11、コマンドデコーダ12A、制御回
路13、ラッチ信号発生回路14、バンクデコーダ1
5、バンクコントロール回路16A、バンクA選択回路
17A、バンクB選択回路18、バンクC選択回路1
9、バンクD選択回路20、バンクA21、バンクB2
2、バンクC23、バンクD24、及びOTP領域25
を含む。図2において、図1と同一の構成要素は同一の
参照番号で参照される。
ド信号及び制御信号を受け取り、コマンドデコーダ12
Aに供給する。コマンドデコーダ12Aは、コマンドを
デコードして、デコード結果を制御回路13及びバンク
コントロール回路16Aに供給する。コマンドデコーダ
12Aは、プログラム或いはイレーズコマンドが外部か
ら入力された場合には、書き換えコマンド入力を示す信
号Zをアサートする。またパスワードプログラムコマン
ドが外部から入力された場合には、書き換え動作を指示
するために信号Zをアサートすると共に、パスワード動
作信号PWACTをアサートする。
供給されたコマンドデコード結果に基づいて不揮発性半
導体記憶装置10の各内部回路を制御する。信号Zがア
サートされた場合には、選択されたバンクに対して書き
換え動作を実行するように各回路を制御する。
ブル信号/CE或いはライトイネーブル信号/WEに応
答してラッチ信号Xを生成し、ラッチ信号Xを各バンク
選択回路に供給する。バンクデコーダ15は、外部から
供給されるバンクアドレスをデコードする。バンクデコ
ーダ15は、バンクアドレスデコード結果に応じてバン
クを選択するバンク選択信号APBK、BPBK、CP
BK、及びDPBKを生成し、対応するバンク選択回路
に供給する。バンク選択回路17A、18、19、及び
20は、対応する各バンク21乃至24に対して、書き
換えを指示する信号或いは読み出しを指示する信号を生
成する。例えばバンクA選択回路17Aは、バンクA2
1に対して、書き換えを指示する信号ABWSEL或い
は読み出しを指示する信号ABRSELをアサートす
る。各バンク21乃至24には、メモリセルアレイ、ア
ドレスデコーダ、及び制御回路が設けられており、書き
換え動作或いは読み出し動作のうちで選択指示された動
作を実行する。
回路16Aは、コマンドデコーダ12Aから書き換えコ
マンド入力を示す信号Zを受け取ると、これに応答し
て、ライトを指示するリード/ライト選択信号Yを各バ
ンク選択回路17A、18、19、及び20に供給す
る。入力バンクアドレスが例えばバンクA21を示す場
合には、バンクデコーダ15から信号APBKがアサー
トされる。バンクデコーダ15からのバンク選択信号A
PBKがアサートされている状態で、ラッチ信号発生回
路14からラッチ信号Xを受け取ると、バンクA選択回
路17Aは、バンクA21が選択されていることを示す
バンク選択状態をラッチする。バンクA選択回路17
は、このラッチされたバンク選択状態とライト指示のリ
ード/ライト選択信号Yとに応じて、バンクA21に対
して書き換え動作を指示する。これに応じて、バンクA
21は書き換え動作を実行する。
を示す場合には、上述の場合と同様に、バンクB選択回
路18が、バンクB22が選択されているバンク選択状
態をラッチする。バンクB選択回路18は、このラッチ
されたバンク選択状態とライト指示のリード/ライト選
択信号Yとに応じて、バンクB22に対して書き換え動
作を指示する。これに応じて、バンクB22は書き換え
動作を実行する。バンクC23及びバンクD24につい
ても、それぞれのバンクが選択された場合の動作は上記
と同様である。
コントロール回路16Aは、コマンドデコーダ12Aか
らパスワードプログラムコマンド入力を示す信号PWA
CTを受け取ると、リード/ライト選択信号Yをリード
指示状態にする。またコマンドデコーダ12からの信号
PWACTは、更にバンクA選択回路17Aに供給され
る。
ーダ12からの信号PWACTに応じて、書き換えを指
示する信号ABWSELをアサートする。即ち、バンク
A21に対して書き換え動作を指示する。これに応じ
て、バンクA21はOTP領域25に対する書き換え動
作を実行する。この際、バンクデコーダ15のデコード
結果とは独立に、バンクA選択回路17Aは、書き換え
を指示する信号ABWSELをアサートすることが出来
る。
19、及びバンクD選択回路20においては、リード/
ライト選択信号Yがリード指示状態にされているので、
バンクデコーダ15からのバンク選択信号によりバンク
選択されても、書き換え動作に設定されることはない。
ム動作を実行している状態で、読み出しコマンドが次の
コマンドとして外部からコマンドレジスタ11に入力さ
れ、更にバンクデコーダ15に読み出しバンクアドレス
が入力されるとする。読み出し動作であるからリード/
ライト選択信号Yはリード指示であり、バンクアドレス
が例えばバンクB22を指定する場合には、バンクデコ
ーダ15のバンク選択信号BPBKがアサートされる。
バンクB22を選択するバンク選択信号BPBKとリー
ド指示状態のリード/ライト選択信号Yとに応じて、バ
ンクB選択回路18はバンクB22に対して読み出し動
作を指示する。これに応じて、バンクB22は読み出し
動作を実行する。この時、バンクA21に対するパスワ
ードプログラム動作は、バンクB22に対する読み出し
動作と同時に、継続して実行される。
レーション動作の不揮発性半導体記憶装置においては、
アドレス指定することなくパスワードプログラムコマン
ド入力によりパスワードプログラム動作を実行し、更
に、あるバンクに対してパスワードプログラム動作をし
ている間に、他のバンクに対して読み出し動作を実行す
ることが出来る。
ラム動作のタイミング図である。
信号/CE或いはライトイネーブル信号/WEに同期し
て、パスワードプログラムコマンド(Add:55H&
I/O:38H)を入力する。その次のタイミングで、
入出力データI/Oとして書き込むパスワードのデータ
PWDを入力し、アドレスデータAddとしてはドント
ケアとなる。チップイネーブル信号/CE或いはライト
イネーブル信号/WEに応答して、ラッチ信号Xがラッ
チ信号発生回路14により発生される。またパスワード
プログラムコマンドに応答して、書き換え動作を指示す
る信号Z及びパスワード動作信号PWACTがHIGH
になる。
何れのバンクを選択するバンク選択状態がバンク選択回
路にラッチされるか不明である。この状態で、リード/
ライト選択信号Yが図3のT0で示されるタイミングで
HIGH(ライト指示)になってしまうと、OTP領域
25があるバンクA21ではなく、それ以外のバンクが
書き込み動作に設定されてしまう危険性がある。本発明
においては、パスワード動作信号PWACTによってリ
ード/ライト選択信号YをLOW(リード指示)にする
ことで、全バンクを読み出し状態に設定する。但し、バ
ンクA21に関しては、パスワード動作信号PWACT
によって強制的に書き込み状態に設定する。
回路構成の一例を示す回路図である。
インバータ31とNOR回路32を含む。プログラム或
いはイレーズコマンドが外部から入力された場合には、
書き換えコマンド入力を示す信号ZがHIGHであり、
パスワード動作信号PWACTがLOWであるので、リ
ード/ライト選択信号Yはライトを指示するHIGHと
なる。またパスワードプログラムコマンドが外部から入
力された場合には、書き換えを指示する信号ZがHIG
Hであるが、パスワード動作信号PWACTがHIGH
であるので、リード/ライト選択信号Yはリードを指示
するLOWとなる。
成の一例を示す回路図である。
ータ41乃至48、NMOSトランジスタ49乃至5
1、及びNAND回路52乃至55を含む。インバータ
44及び45が、バンク選択状態をラッチするラッチ回
路を形成する。ラッチ回路は、ラッチ信号Xに応答し
て、バンクA21選択時にHIGHとなるバンク選択信
号APBKをラッチする。
から入力された場合には、リード/ライト選択信号Yは
HIGHであり、パスワード動作信号PWACTはLO
Wである。従って、ラッチ回路の出力(バンク選択信号
APBKの反転信号)が、NMOSトランジスタ50、
NAND回路52、NAND回路53、及びインバータ
46を介して、論理反転されて書き換え指示信号ABW
SELとして出力される。従って、バンクA21が選択
されている場合に、書き換え指示信号ABWSELはH
IGHになる。
ジスタ50、NAND回路52、及びインバータ48を
介して、NAND回路54に供給される。NAND回路
54の2つの入力は、バンク選択信号APBK及びその
論理反転(ラッチ回路出力)であるので、読み出し指示
信号ABRSELはバンク選択状態に関わらずLOWと
なる。
には、リード/ライト選択信号YはLOWであり、パス
ワード動作信号PWACTもLOWである。従って、書
き換え指示信号ABWSELはバンク選択状態に関わら
ずLOWとなる。またバンク選択信号APBKは、NM
OSトランジスタ51、NAND回路52、及びインバ
ータ48を介して、NAND回路54に供給される。N
AND回路54の2つの入力は、双方共にバンク選択信
号APBKであるので、読み出し指示信号ABRSEL
はバンク選択時にHIGHとなる。
入力された場合には、リード/ライト選択信号YはLO
Wであり、パスワード動作信号PWACTがHIGHで
ある。従って、NAND回路52及び55の出力が双方
共にHIGHとなり、書き換え指示信号ABWSELは
HIGH、読み出し指示信号ABRSELはLOWとな
る。
を示す回路図である。バンクB選択回路18、バンクC
選択回路19、及びバンクD選択回路20は、図6の回
路構成である。
乃至67、NMOSトランジスタ68乃至70、及びN
AND回路71及び72を含む。インバータ62及び6
3が、バンク選択状態をラッチするラッチ回路を形成す
る。ラッチ回路は、ラッチ信号Xに応答して、当該バン
ク選択時にHIGHとなるバンク選択信号qPBK(q
=B,C,or D)をラッチする。
から入力された場合には、リード/ライト選択信号Yは
HIGHである。従って、ラッチ回路の出力(バンク選
択信号qPBKの反転信号)が、NMOSトランジスタ
69、インバータ64、NAND回路71、及びインバ
ータ66を介して、論理反転されて書き換え指示信号q
BWSELとして出力される。従って、当該バンクが選
択されている場合に、書き換え指示信号qBWSELは
HIGHになる。
ジスタ69、インバータ64、及びインバータ65を介
して、NAND回路72に供給される。NAND回路7
2の2つの入力は、バンク選択信号qPBK及びその論
理反転(ラッチ回路出力)であるので、読み出し指示信
号qBRSELはバンク選択状態に関わらずLOWとな
る。
合、及びパスワードプログラムコマンドが外部から入力
された場合には、リード/ライト選択信号YはLOWで
ある。従って、書き換え指示信号qBWSELはバンク
選択状態に関わらずLOWとなる。またバンク選択信号
qPBKは、NMOSトランジスタ70、インバータ6
4、及びインバータ65を介して、NAND回路72に
供給される。NAND回路72の2つの入力は、双方共
にバンク選択信号qPBKであるので、読み出し指示信
号qBRSELは当該バンク選択時にHIGHとなる。
タイミング図である。図7は、最初にリード状態であ
り、その後パスワードプログラム状態になる場合を示
す。またバンクA選択回路17Aの動作と、バンクB乃
至Dを代表してバンクB選択回路18の動作を示す。
入力を示す信号Z及びパスワード動作信号PWACTは
LOWであり、リード/ライト選択信号Yはリードを指
示するLOWである。この時、バンク選択信号APBK
がHIGHになりバンクA21を選択すると、バンクA
21に対する読み出し指示信号ABRSELがHIGH
となる。またバンク選択信号BPBKがHIGHになり
バンクB22を選択すると、バンクB22に対する読み
出し指示信号BBRSELがHIGHとなる。
ては、書き換え動作を指示する信号Z及びパスワード動
作信号PWACTはHIGHであり、リード/ライト選
択信号Yはリードを指示するLOWである。ラッチ信号
XがHIGHパルスとして供給されるので、バンクA2
1の非選択状態を示すLOWのバンク選択信号APBK
がラッチされるが、それとは無関係に、パスワード動作
信号PWACTのHIGHに応答して、書き換え指示信
号ABWSELがHIGHになる。またリード/ライト
選択信号Yはリードを指示するLOWのままであるの
で、ラッチ信号Xに応答してバンクB22の選択状態を
示すHIGHのバンク選択信号BPBKがラッチされて
も、バンクB22に対して書き込み動作が設定されるこ
とはない。
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
おいては、パスワードプログラムコマンド入力の場合
に、OTP領域が対応するバンクのバンク選択回路はバ
ンク選択状態とは無関係に書き換え指示を出力し、それ
以外のバンク選択回路はバンク選択されても書き換え指
示でなく読み出し指示を出力する。従って、OTP領域
に対応するバンク以外のバンクがバンク選択信号により
選択されても、書き換え動作が設定されることがないの
で、デュアルオペレーションにおいて当該バンクに対し
て読み出し動作を実行することが出来る。またOTP領
域が対応するバンクに対しては、適切にプログラム動作
を実行することが出来る。
あると共に、アドレス指定無しで適切なパスワードプロ
グラム動作が可能となる。
記憶装置の概略構成を示す構成図である。
成を示す図である。
イミング図である。
す回路図である。
図である。
路図である。
である。
Claims (10)
- 【請求項1】それぞれ独立したメモリセルアレイを含む
複数のバンクと、 該複数のバンクうち1つのバンクに対応して設けられる
パスワード格納領域と、 バンクアドレスをデコードしてバンク選択信号を生成す
るバンクデコーダと、 該1つのバンクに対して書き換え指示又は読み出し指示
を出力する第1のバンク選択回路と、 該1つのバンク以外の該複数のバンクのそれぞれに対し
て書き換え指示又は読み出し指示を出力する複数の第2
のバンク選択回路と、 第1のコマンド入力の場合に該バンク選択信号により選
択される該第1或いは第2のバンク選択回路が書き換え
指示又は読み出し指示を出力し、第2のコマンド入力の
場合に該第1のバンク選択回路が該バンク選択信号とは
独立に書き換え指示を出力し且つ該第2のバンク選択回
路が該バンク選択信号で選択されると読み出し指示を出
力するように、該第1及び第2のバンク選択回路を制御
するコマンドデコーダ&バンクコントロール回路を含む
ことを特徴とする不揮発性半導体記憶装置。 - 【請求項2】該第1のコマンドは該バンクに対する書き
換え又は読み出しを指示するコマンドであり、該第2の
コマンドは該パスワード格納領域への書き込みを指示す
るコマンドであることを特徴とする請求項1記載の不揮
発性半導体記憶装置。 - 【請求項3】該パスワード格納領域への書き込みを指示
するコマンド入力はアドレス指定無しのコマンド入力で
あることを特徴とする請求項2記載の不揮発性半導体記
憶装置。 - 【請求項4】該複数のバンクの1つに対する書き換え動
作或いは該パスワード格納領域への書き込み動作を実行
するのと同時に、他のバンクに対して読み出し動作を実
行することを特徴とする請求項2記載の不揮発性半導体
記憶装置。 - 【請求項5】該コマンドデコーダ&バンクコントロール
回路は、コマンド入力に応じて書き換え動作或いは読み
出し動作を指示するライト/リード選択信号を出力する
回路を含み、該第1のコマンド入力の場合に該第1及び
第2のバンク選択回路は該ライト/リード選択信号及び
該バンク選択信号に応じて該書き換え指示又は読み出し
指示を出力することを特徴とする請求項1記載の不揮発
性半導体記憶装置。 - 【請求項6】該コマンドデコーダ&バンクコントロール
回路は、該第2のコマンド入力の場合に該ライト/リー
ド選択信号を読み出し動作指示状態に設定し、且つ第1
のバンク選択回路に該ライト/リード選択信号及び該バ
ンク選択信号を無視して該書き換え指示を出力するよう
に指示する信号を供給することを特徴とする請求項5記
載の不揮発性半導体記憶装置。 - 【請求項7】それぞれ独立したメモリセルアレイを含む
複数のバンクと、 バンクアドレスをデコードしてバンク選択信号を生成す
るバンクデコーダと、 該複数のバンクのそれぞれに対して設けられアドレス指
定を伴うコマンド入力の場合に該バンク選択信号により
選択されると書き換え指示又は読み出し指示を対応する
バンクに出力する複数のバンク選択回路を含み、該複数
のバンク選択回路の1つはアドレス指定を伴わないコマ
ンド入力の場合に該バンク選択信号とは独立に該書き換
え指示を出力することを特徴とする不揮発性半導体記憶
装置。 - 【請求項8】該複数のバンク選択回路の該1つに対応す
るバンクに設けられるパスワード格納領域を更に含み、
該アドレス指定を伴わないコマンド入力は該パスワード
格納領域に対する書き込み命令であることを特徴とする
請求項7記載の不揮発性半導体記憶装置。 - 【請求項9】該複数のバンク選択回路の該1つ以外のバ
ンク選択回路は、アドレス指定を伴わないコマンド入力
の場合に該書き換え指示を出力しないように制御される
ことを特徴とする請求項8記載の不揮発性半導体記憶装
置。 - 【請求項10】該複数のバンクの1つに対する書き換え
動作或いは該パスワード格納領域への書き込み動作を実
行するのと同時に、他のバンクに対して読み出し動作を
実行することを特徴とする請求項8記載の不揮発性半導
体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001320909A JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
US10/263,646 US6711055B2 (en) | 2001-10-18 | 2002-10-04 | Nonvolatile semiconductor memory device of dual-operation type with data protection function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001320909A JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003123489A true JP2003123489A (ja) | 2003-04-25 |
JP3961806B2 JP3961806B2 (ja) | 2007-08-22 |
Family
ID=19138221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001320909A Expired - Fee Related JP3961806B2 (ja) | 2001-10-18 | 2001-10-18 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6711055B2 (ja) |
JP (1) | JP3961806B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013137744A (ja) * | 2011-12-02 | 2013-07-11 | Toshiba Corp | 半導体記憶装置 |
US9256525B2 (en) | 2011-12-02 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100558486B1 (ko) * | 2003-07-14 | 2006-03-07 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법 |
JP2005317127A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
US9620216B2 (en) | 2015-02-17 | 2017-04-11 | Silicon Storage Technology, Inc. | Flash memory device configurable to provide read only memory functionality |
US10141042B1 (en) | 2017-05-23 | 2018-11-27 | Micron Technology, Inc. | Method and apparatus for precharge and refresh control |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0812646B2 (ja) * | 1989-03-03 | 1996-02-07 | 三菱電機株式会社 | 半導体集積回路 |
US6009495A (en) * | 1989-12-29 | 1999-12-28 | Packard Bell Nec | Protected address range in an electrically erasable programmable read only memory |
TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
US6031757A (en) * | 1996-11-22 | 2000-02-29 | Macronix International Co., Ltd. | Write protected, non-volatile memory device with user programmable sector lock capability |
JPH11110293A (ja) * | 1997-09-29 | 1999-04-23 | Mitsubishi Electric Corp | 不揮発性メモリ制御回路 |
-
2001
- 2001-10-18 JP JP2001320909A patent/JP3961806B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-04 US US10/263,646 patent/US6711055B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013137744A (ja) * | 2011-12-02 | 2013-07-11 | Toshiba Corp | 半導体記憶装置 |
US9256525B2 (en) | 2011-12-02 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area |
Also Published As
Publication number | Publication date |
---|---|
US20030076730A1 (en) | 2003-04-24 |
JP3961806B2 (ja) | 2007-08-22 |
US6711055B2 (en) | 2004-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3884839B2 (ja) | 半導体記憶装置 | |
US6031757A (en) | Write protected, non-volatile memory device with user programmable sector lock capability | |
US7911839B2 (en) | System and method to control one time programmable memory | |
US20050071592A1 (en) | Selectable block protection for non-volatile memory | |
KR100305490B1 (ko) | 비휘발성메모리제어회로 | |
JP2005149715A (ja) | Otpブロックが含まれたフラッシュメモリを有するメモリシステム | |
JP2003162453A (ja) | 不揮発性半導体記憶装置 | |
KR100604877B1 (ko) | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 | |
JP2005503633A (ja) | パワーオンまたはオンリセットハードウェアの安全特性を持つ安全なポリヒューズromおよびその方法 | |
JP2001084780A (ja) | 不揮発性半導体記憶装置 | |
JP2002329396A (ja) | バンク構成を変更可能なフラッシュメモリ | |
JP4678083B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
JP4619367B2 (ja) | 不揮発性記憶装置 | |
US6970381B2 (en) | Semiconductor memory | |
JP3961806B2 (ja) | 不揮発性半導体記憶装置 | |
JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
JP4138291B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
JP2003051195A (ja) | 半導体記憶装置 | |
JP2000181802A (ja) | 半導体記憶装置 | |
US6842371B2 (en) | Permanent master block lock in a memory device | |
WO2005109445A1 (ja) | 半導体装置および半導体装置の制御方法 | |
JP3625812B2 (ja) | 不揮発性メモリ | |
JP2002501275A (ja) | 複数のアドレスプロトコルを支援するメモリ | |
JPH0496156A (ja) | Eeprom内蔵マイクロコンピュータ | |
JP2004199825A (ja) | 半導体記憶装置、およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |