JP2003123069A - 画像処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 コントラスト補正の画像処理速度を向上する
ことを目的とする。 【解決手段】 入力画像の画像データを設定データ変換
条件より変換して前記入力画像のコントラスト補正を行
う画像処理方法において、入力画像の画像データを夫々
複数画素を有する複数のブロックに分割し、各ブロック
を代表する画像データに基づいて前記設定データ変換条
件を求める。従って、処理対象となる画素数が減じられ
て、処理速度を向上させることができる。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、入力画像の画像デ
ータを設定データ変換条件より変換して前記入力画像の
コントラスト補正を行う画像処理方法に関する。 【０００２】 【従来の技術】従来、入力画像のコントラスト補正は、
入力画像の全ての画素の画像データに基づいて、例えば
ヒストグラム平坦化等の手法によってコントラスト補正
をするための設定データ変換条件を求めていた。 【０００３】 【発明が解決しようとする課題】しかしながら、上記従
来構成では、種々の画像入力デバイスの高品質化に伴っ
て処理すべき画素数が増大し、画像処理の処理速度が著
しく低下してしまうようになった。本発明は、かかる実
情に鑑みてなされたものであって、その目的は、コント
ラスト補正の画像処理速度を向上することを目的とす
る。 【０００４】 【課題を解決するための手段】請求項１記載の発明で
は、入力画像の画像データを設定データ変換条件より変
換して前記入力画像のコントラスト補正を行う画像処理
方法において、入力画像の画像データを夫々複数画素を
有する複数のブロックに分割し、各ブロックを代表する
画像データに基づいて前記設定データ変換条件を求め
る。従って、処理対象となる画素数が減じられて、処理
速度を向上させることができる。 【０００５】 【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。本実施の形態の写真プリントシス
テムＤＰは、いわゆるデジタルミニラボ機として知られ
ているものであり、図４に外観を示すように、現像処理
済みの写真フィルム１（以下、単に「フィルム１」と略
称する）やメモリーカード，ＭＯあるいはＣＤ−Ｒ等か
ら写真プリントを作製するための画像データを入力する
画像入力装置ＩＲと、画像入力装置ＩＲにて入力した画
像データを印画紙２に露光処理する露光・現像装置ＥＰ
とから構成されている。 【０００６】〔画像入力装置ＩＲの概略構成〕画像入力
装置ＩＲには、図３に概略的に示すように、フィルム１
の駒画像を読み取るフィルムスキャナ３と、メモリーリ
ーダ，ＭＯドライブ及びＣＤ−Ｒドライブ等を備えた外
部入出力装置４と、汎用小型コンピュータシステムにて
構成されてフィルムスキャナ３や外部入出力装置４の制
御のほか写真プリントシステムＤＰ全体の管理を実行す
る主制御装置６とが備えられ、更に、主制御装置６に
は、仕上がりプリント画像をシミュレートしたシミュレ
ート画像や各種の制御用の情報を表示するモニタ６ａ
と、露光条件の手動設定等や制御情報の入力操作をする
ための操作卓６ｂとが接続されている。 【０００７】フィルムスキャナ３は、ハロゲンランプ１
０と、ハロゲンランプ１０から出射した光の色バランス
を調整するための調光フィルタ１１と、調光フィルタ１
１を通過した光を均等に混色するミラートンネル１２
と、搬送機構１３ａや図示を省略するフィルムマスク等
が備えられてフィルム１を所定の読取り位置に位置させ
るフィルムマスクユニット１３と、フィルム１の駒画像
を光電変換するためのＣＣＤラインセンサユニット１４
と、フィルム１の画像をＣＣＤラインセンサユニット１
４上に結像させるためのレンズ１５と、光路を９０度屈
曲させるためのミラー１６と、ＣＣＤラインセンサユニ
ット１４の出力信号を増幅及びＡ／Ｄ変換等する処理回
路１７と、フィルムスキャナ３全体の制御を行う読取制
御装置１８とが設けられている。 【０００８】ＣＣＤラインセンサユニット１４は、約５
０００個のＣＣＤ素子をフィルム１の幅方向に配列した
ＣＣＤラインセンサを３列に並べて備えており、各ＣＣ
Ｄラインセンサの受光面には夫々赤色、緑色、青色のカ
ラーフィルタが形成されて、フィルム１の駒画像を色分
解して検出する。読取制御装置１８は、主制御装置６か
らの読取指令に基づいて、フィルムマスクユニット１３
にセットされたフィルム１の搬送移動を開始させると共
に、処理回路１７から出力されるそのフィルム１の駒画
像の画像データを主制御装置６へ出力する。 【０００９】図１に示すように、主制御装置６には、フ
ィルムスキャナ３から入力された画像データをモザイク
処理するモザイク処理部４０と、モザイク処理部４０を
制御するモザイク処理制御部４４と、各種の画像処理を
行う画像処理部４２と、画像処理部４２にて処理された
画像データを記憶する出力画像メモリ４３とが備えら
れ、フィルムスキャナ３から入力された画像データを写
真プリントの作製に適した画像に画像処理して出力画像
メモリ４３に記憶する。出力画像メモリ４３に記憶され
た画像データは、必要に応じて操作者の指示入力により
濃度補正等を行った後に露光・現像装置ＥＰで露光処理
するための露光用画像データに変換して出力される。 【００１０】画像処理部４２では、濃度補正，シャープ
ネス補正及びコントラスト補正等の補正処理が行われ、
そのために、濃度補正部５０，シャープネス補正部５１
及びコントラスト補正部５２等が後述のようにソフトウ
ェアで構成されている。これらのうち、コントラスト補
正部５２は、いわゆるヒストグラム平坦化によってコン
トラストの補正処理を実行するのであるが、全ての画素
の画像データによってヒストグラムを作製するのではな
く、処理するデータ数を減じてヒストグラムを作製す
る。すなわち、モザイク処理部４０にて、フィルムスキ
ャナ３から入力された画像を縦横に複数のブロックに分
割し、各ブロック毎に、そのブロックに属する画素を代
表する画像データ（具体的には、平均データ）を求める
モザイク処理を行い、モザイク処理後の画像データによ
ってヒストグラムを作製することで、演算処理の高速化
を図っている。 【００１１】モザイク処理部４０には、図１に示すよう
に、各ブロックを代表する画像データを求めるモザイク
処理の主要部を実行するモザイク生成部６０と、モザイ
ク生成部６０の処理過程において画像データを一時的に
保存する中間バッファ６１及びモザイクバッファ６２
と、フィルムスキャナ３から入力された画像データを一
時的に保持するＦＩＦＯメモリ６３と、フィルムスキャ
ナ３から入力されたオリジナルの画像データとモザイク
生成部６０にてモザイク処理された画像データとの両方
を記憶する入力画像メモリ６４とが主要部として備えら
れている。このうち、モザイク生成部６０は論理回路
（より具体的にはＰＬＤ）にて構成されてハードウェア
にてモザイク処理が実行され、画像処理部４２はＤＳＰ
にて構成されてソフトウェアにて上記各種の画像処理が
実行される。 【００１２】モザイク処理部４０の動作と、モザイク処
理部４０での処理結果を利用したコントラスト補正との
概略を説明すると、フィルムスキャナ３から受け取って
ＦＩＦＯメモリ６３に記憶されている画像データは、入
力画像メモリ６４へ送られると共にモザイク生成部６０
へ順次送られ、モザイク生成部６０にてモザイク処理が
なされた画像データはモザイクバッファ６２に順次記憶
され、更に、モザイクバッファ６２の画像データが入力
画像メモリ６４へ送られて記憶される。画像処理部４２
は、入力画像メモリ６４に記憶されている画像データの
うちのモザイク処理された画像データを順次読取って濃
度ヒストグラムを作製し、その濃度ヒストグラムの分布
の偏りを修正する画像データ変換用データを作製してデ
ータ変換テーブル４１へ書込む。その後、コントラスト
補正部５２の処理として、入力画像メモリ６４に記憶さ
れているモザイク処理のなされていないオリジナルの画
像データに対して、データ変換テーブル４１の情報に基
づいてコントラスト変換処理を実行する。 【００１３】モザイク生成部６０の内部構成は、モザイ
ク処理がパイプライン化されており、図２に示すよう
に、１つのブロック内の行要素の画像データの平均を求
める第１処理部７０と、第１処理部７０での処理結果に
対して列要素の画像データの平均を求める第２処理部７
１とが備えられている。第１処理部７０には、各画素の
画像データを順次受け取る第１フリップフロップＦ１
と、入力画像データの加算値を一時的に保持する第２フ
リップフロップＦ２と、第１フリップフロップＦ１の出
力と第２フリップフロップＦ２の出力とを加算する第１
加算器ＡＤ１と、第１加算器ＡＤ１の出力を一時的に保
持する第３フリップフロップＦ３と、第３フリップフロ
ップＦ３の出力をそのブロックの画素列数で除算する第
１除算器ＤＶ１とが備えられている。 【００１４】第２処理部７１には、第１処理部７０の出
力を受け取る第４フリップフロップＦ４と、各ブロック
の加算値を一時的に保持する第５フリップフロップＦ５
と、第４フリップフロップＦ４の出力と第５フリップフ
ロップＦ５の出力とを加算する第２加算器ＡＤ２と、第
２加算器ＡＤ２の出力を一時的に保持する第６フリップ
フロップＦ６と、第６フリップフロップＦ６の出力をそ
のブロックの画素行数で除算する第２除算器ＤＶ２と、
第２除算器ＤＶ２の出力を一時的に保持する第７フリッ
プフロップＦ７とが備えられている。尚、図２では図示
を省略しているが、第１〜第７フリップフロップには同
一のクロック信号が入力されており、各フリップフロッ
プは同期動作する。又、各フリップフロップは、画像デ
ータのビット数に相当する個数が並列して備えられ並列
レジスタを構成している。 【００１５】上記第１処理部７０及び第２処理部７１で
パイプライン処理させるためにモザイク処理制御部４４
が備えられており、モザイク処理制御部４４はモザイク
生成部６０に対して制御信号を出力する。この制御信号
は、処理対象の画素のブロック内での位置情報を示すフ
ラグであり、「ＦｓｔＰｘ」，「ＬｓｔＰｘ」，「Ｆｓ
ｔＬｎ」及び「ＬｓｔＬｎ」の４種類が存在する。各フ
ラグの値は画素毎に割り当てられており、その内容を、
画像の画素並びを１２画素×９画素に簡略化して示す図
５〜図８によって説明する。以下の説明では、３行３列
の画素によって１つのブロックを構成してモザイク化す
る場合を例にとって説明する。 【００１６】先ず、図５の「ＦｓｔＰｘ」は、各ブロッ
クの左端の列の画素のみを「Ｈ」レベルとし、他の画素
を「Ｌ」レベルとしている。図６の「ＬｓｔＰｘ」は、
各ブロックの右端の列の画素のみを「Ｈ」レベルとし、
他の画素を「Ｌ」レベルとしている。図７の「ＦｓｔＬ
ｎ」は、各ブロックの上端の行の画素のみを「Ｈ」レベ
ルとし、他の画素を「Ｌ」レベルとしている。図８の
「ＬｓｔＬｎ」は、各ブロックの下端の行の画素のみを
「Ｈ」レベルとし、他の画素を「Ｌ」レベルとしてい
る。一方、モザイク生成部６０には、これら各フラグの
信号を受け取って論理回路の作動を制御する第１〜第５
制御論理回路７２，７３，７４，７５，７６が備えられ
ており、モザイク処理制御部４４は、各画素の「Ｆｓｔ
Ｐｘ」，「ＬｓｔＰｘ」，「ＦｓｔＬｎ」及び「Ｌｓｔ
Ｌｎ」のフラグを、その画素の画像データが第１フリッ
プフロップＦ１に入力されるのと同じタイミングで第１
制御論理回路７２へ出力する。更に、モザイク処理制御
部４４から第１制御論理回路７２へは、第１フリップフ
ロップＦ１に入力される画像データの有効期間に「Ｈ」
レベルとなる「Ｖａｌｉｄ」信号が出力される。 【００１７】以下、モザイク生成部６０の概略動作を説
明する。尚、以下においては正論理で説明する。画像デ
ータは、ラスタ走査と同様の順序で第１フリップフロッ
プＦ１に順次送り込まれ、左上隅の画素の画像データか
ら順次第１フリップフロップＦ１に入力される。画像デ
ータが入力されたときは、同時に、その画素の上記各フ
ラグの信号及び「Ｖａｌｉｄ」信号も第１制御論理回路
７２へ入力される。第１制御論理回路７２では、「Ｆｓ
ｔＰｘ」と「Ｖａｌｉｄ」とをＡＮＤゲートに入力し、
それの出力を第２フリップフロップＦ２のクリア入力へ
出力しているので、各ブロックの各行において最初の画
素の画像データが第１フリップフロップＦ１へ入力され
たときのみ第２フリップフロップＦ２の出力がリセット
される。 【００１８】第１フリップフロップＦ１の出力と第２フ
リップフロップＦ２の出力とを加算した第１加算器ＡＤ
１の出力は、第２フリップフロップＦ２へ入力されてい
るので、第１フリップフロップＦ１に順次画像データが
入力されるに伴って、それらのデータを加算して行くこ
とになる。第１加算器ＡＤ１の出力は、第３フリップフ
ロップＦ３へ入力されるのであるが、第３フリップフロ
ップＦ３は、第１加算器ＡＤ１が各ブロックの１行分の
画素の画像データの加算を完了してその完了結果を出力
するまで第１加算器ＡＤ１の出力を保持しないようにし
てある。 【００１９】すなわち、第１制御論理回路７２は、入力
された上記各フラグの信号及び「Ｖａｌｉｄ」信号を、
第１フリップフロップＦ１にデータが入力されてから第
１加算器ＡＤ１の出力にそれの影響が現れるまでの遅延
時間に相当する時間だけ遅延回路にて遅延させた後に第
２制御論理回路７３へ出力しており、更に、第２制御論
理回路７３は、第１制御論理回路７２から入力した「Ｌ
ｓｔＰｘ」と「Ｖａｌｉｄ」とをＡＮＤゲートに入力
し、それの出力を第３フリップフロップＦ３のラッチ・
イネーブル端子へ出力しているので、各ブロックの各行
において最後の画素の画像データが第１加算器ＡＤ１に
て加算されて、その出力が確定したときのみ、クロック
端子に入力されたクロック信号によって第１加算器ＡＤ
１の出力が第３フリップフロップＦ３に保持される。第
３フリップフロップＦ３の出力は第１除算器ＤＶ１に入
力され、各ブロックの画素の列数にて除算されて、各ブ
ロックの各行における画像データの平均値が求められ
る。このために、第１除算器ＤＶ１には各ブロックの画
素の列数データが入力されている。第１除算器ＤＶ１の
出力は、第４フリップフロップＦ４にて保持される。 【００２０】第２制御論理回路７３は、第１制御論理回
路７２から入力された上記各フラグの信号及び「Ｖａｌ
ｉｄ」信号を、第３フリップフロップＦ３にデータが入
力されてから第１除算器ＤＶ１の出力にそれの影響が現
れるまでの遅延時間に相当する時間だけ遅延回路にて遅
延させた後に第３制御論理回路７４へ出力しており、第
３制御論理回路７４は、入力された「ＬｓｔＰｘ」と
「Ｖａｌｉｄ」との論理積から、何れかのブロックの何
れかの行の画素の画像データの平均値が第４フリップフ
ロップＦ４に保持されたことを識別し、それに伴って、
その第４フリップフロップＦ４に保持されるデータが各
ブロックの上端の行の平均値であれば、第５フリップフ
ロップＦ５の出力をリセットする。すなわち、第３制御
論理回路７４では、「ＦｓｔＬｎ」と「Ｖａｌｉｄ」と
をＡＮＤゲートに入力し、それの出力を第５フリップフ
ロップＦ５のクリア入力へ出力しているので、各ブロッ
クの上端の行の画素の画像データの平均値が第４フリッ
プフロップＦ４へ入力されたときのみ第５フリップフロ
ップＦ５の出力がリセットされる。 【００２１】一方、第４フリップフロップＦ４に保持さ
れるデータが各ブロックの上端の行以外の行の平均値で
あるときは、中間バッファ６１から画像データを読取っ
て第５フリップフロップＦ５へ入力させる。中間バッフ
ァ６１は、画像データがラスタ走査と同様の順序で入力
される関係上、第２加算器ＡＤ２においてあるブロック
のある行の平均値を加算すると、そのブロックの次の行
の平均値を加算する前に、他のブロックについて加算処
理を行うことになることから、各ブロックの各行の平均
値を加算して行く途中のデータを一時的に記憶保持させ
ておくためのものである。 【００２２】第３制御論理回路７４には、行方向の各ブ
ロック毎のデータを記憶する記憶アドレスを指定するた
めのカウンタを備えており、入力された「ＬｓｔＰｘ」
と「Ｖａｌｉｄ」との論理積のパルスをカウントするこ
とによりアドレスを順次インクリメントすると共に、行
方向のブロック数に相当するカウント値をカウントする
に伴ってカウント値をリセットしている。これによっ
て、第４フリップフロップＦ４が第１処理部７０から新
たなデータを受け取るのと同期して中間バッファ６１の
アドレスを変更し、且つ、次に同じブロックのデータを
受け取るときには前回と同じアドレスが指定されるよう
になっている。従って、あるブロックのある行の画像デ
ータの平均値が入力されたときは、第２加算器ＡＤ２に
よって、それまでのそのブロックについての積算値と加
算されて、第６フリップフロップＦ６へ出力される。 【００２３】第６フリップフロップＦ６は、第２加算器
ＡＤ２がブロックの１行の画像データの平均値の加算を
完了してその完了結果を出力すると、第２加算器ＡＤ２
の出力を保持する。すなわち、第３制御論理回路７４
は、入力された上記各フラグの信号及び「Ｖａｌｉｄ」
信号を、第４フリップフロップＦ４にデータが入力され
てから第２加算器ＡＤ２の出力にそれの影響が現れるま
での遅延時間に相当する時間だけ遅延回路にて遅延させ
た後に第４制御論理回路７５へ出力しており、更に、第
４制御論理回路７５は、第３制御論理回路７４から入力
した「ＬｓｔＰｘ」と「Ｖａｌｉｄ」とをＡＮＤゲート
に入力し、それの出力を第６フリップフロップＦ６のラ
ッチ・イネーブル端子へ出力しているので、第１除算器
ＤＶ１から入力された画像データの行要素の平均値につ
いての加算が完了すると、その値を第６フリップフロッ
プＦ６に保持する。第４制御論理回路７５は、更に、第
３制御論理回路７４から受け取った信号が、「Ｖａｌｉ
ｄ」及び「ＬｓｔＰｘ」が「Ｈ」レベルで且つ「Ｌｓｔ
Ｌｎ」が「Ｌ」レベルの状態であるときのみ、中間バッ
ファ６１に入力データの書込みを指示し、あるブロック
の計算途中の加算値である第６フリップフロップＦ６の
出力が中間バッファ６１に記憶される。 【００２４】第６フリップフロップＦ６の出力は第２除
算器ＤＶ２に入力され、各ブロックの画素の行数にて除
算されて、各ブロックの下端の行の画像データの平均値
が第７フリップフロップＦ７に入力されたときは、その
ブロックの全ての画素の画像データの平均値が出力され
る。このために、第２除算器ＤＶ２には各ブロックの画
素の行数データが入力されている。第７フリップフロッ
プＦ７は、第２除算器ＤＶ２が各ブロックの全ての画素
の画像データの平均値を出力しているときに、その出力
値を保持する。 【００２５】すなわち、第４制御論理回路７５は、入力
された上記各フラグの信号及び「Ｖａｌｉｄ」信号を、
第６フリップフロップＦ６にデータが入力されてから第
２除算器ＤＶ２の出力にそれの影響が現れるまでの遅延
時間に相当する時間だけ遅延回路にて遅延させた後に第
５制御論理回路７６へ出力しており、更に、第５制御論
理回路７６は、第４制御論理回路７５から入力した「Ｌ
ｓｔＰｘ」と「ＬｓｔＬｎ」と「Ｖａｌｉｄ」とをＡＮ
Ｄゲートに入力し、それの出力を第７フリップフロップ
Ｆ７のラッチ・イネーブル端子へ出力しているので、第
２除算器ＤＶ２が各ブロックの全ての画素の画像データ
の平均値を出力しているときに、第７フリップフロップ
Ｆ７がその出力値を保持する。第５制御論理回路７６
は、更に、上記の第７フリップフロップＦ７のデータ保
持と同期してモザイクバッファ６２に入力データの書込
みを指示して、第７フリップフロップＦ７の出力データ
を記憶させる。 【００２６】〔露光・現像装置ＥＰの概略構成〕露光・
現像装置ＥＰは、筐体内部に、ＰＬＺＴプリントヘッド
２０ａを備えた露光ユニット２０と、露光ユニット２０
を制御する露光制御装置２１と、露光ユニット２０にて
露光された印画紙２を現像処理する現像処理部２２と、
現像処理部２２内の印画紙搬送系の制御や現像処理液の
管理を行う現像制御装置２３と、露光・現像装置ＥＰ全
体を制御するプリンタ制御装置２４と、筐体上面に配置
された印画紙マガジン８から引き出された印画紙２を多
数の搬送ローラ２５等にて現像処理部２２へ搬送する印
画紙搬送系ＰＴとが設けられている。 【００２７】露光・現像装置ＥＰの筐体外部には、現像
処理部２２にて現像処理及び乾燥処理された印画紙２を
オーダ毎に分類するためのソータ２６と、排出口２２ａ
から排出された印画紙２をソータ２６へ搬送するコンベ
ア２７とが設けられているほか、各種の制御情報を指示
入力するための操作卓２９や各種の制御情報を表示する
ためのモニタ３０も備えられている。更に、印画紙搬送
系ＰＴの搬送経路の途中には、印画紙マガジン８から引
き出された長尺の印画紙２を設定プリントサイズに切断
するカッタ２８が備えられている。 【００２８】〔写真プリントの作製動作〕次に、上記構
成の写真プリントシステムＤＰによる写真プリントの作
製動作を概略的に説明する。操作者がフィルム１の駒画
像について写真プリントの作製を指示入力したときは、
主制御装置６は、フィルムスキャナ３に対してフィルム
１の読み取りを指令し、読取制御装置１８からそのフィ
ルム１の画像データを順次受取って、上述のような画像
処理を施した後に出力画像メモリ４３に記録する。一
方、操作者がメモリーカード，ＭＯあるいはＣＤ−Ｒ等
の記録媒体に記録された画像データについて写真プリン
トの作製を指示入力したときは、主制御装置６は、外部
入出力装置４の該当するドライブに画像データの読み取
りを指令し、そのドライブから画像データを順次受取っ
て、メモリに記録する。 【００２９】主制御装置６は、上記のようにして入力さ
れた画像データに基づいて、その画像データによってプ
リントを作製した場合に得られるであろうシミュレート
画像を図示を省略する画像処理回路にて演算して求め、
それをモニタ６ａに表示する。操作者は、このモニタ６
ａ上のシミュレート画像を観察して、適正な画像が得ら
れていなければ、操作卓６ｂから露光条件の修正入力操
作を行う。主制御装置６の画像処理回路は、入力された
画像データとその修正入力とに従って予め設定された演
算条件で赤色、緑色、青色毎の露光用画像データを生成
する。 【００３０】この露光用画像データは、露光・現像装置
ＥＰのプリンタ制御装置２４に送られ、プリンタ制御装
置２４に備えられているメモリに記憶される。プリンタ
制御装置２４は、印画紙搬送系ＰＴから得られる印画紙
２の搬送情報に基づいて、印画紙２の前端が所定の露光
開始位置まで搬送されて来たことを検知すると、露光制
御装置２１に対して露光作動の開始を指令すると共に、
露光ユニット２０の露光処理スピードに対応した速度で
露光用画像データを露光制御装置２１へ順次送信する。
露光制御装置２１は、受け取った露光用画像データに基
づいてＰＬＺＴプリントヘッド２０ａの各光シャッタを
作動させて印画紙２にプリント画像の潜像を形成する。
露光ユニット２０にて露光処理された印画紙２は、印画
紙搬送系ＰＴにて現像処理部２２へ搬送されて、各現像
処理タンクを順次通過することにより現像され、現像処
理された印画紙２は、更に乾燥処理された後に排出口２
２ａからコンベア２７上に排出され、ソータ２６にてオ
ーダー毎にまとめられる。

【図面の簡単な説明】 【図１】本発明の実施の形態にかかる要部ブロック構成
図 【図２】本発明の実施の形態にかかるモザイク生成部の
ブロック構成図 【図３】本発明の実施の形態にかかる写真プリントシス
テムのブロック構成図 【図４】本発明の実施の形態にかかる写真プリントシス
テムの外観斜視図 【図５】本発明の実施の形態にかかるフラグの説明図 【図６】本発明の実施の形態にかかるフラグの説明図 【図７】本発明の実施の形態にかかるフラグの説明図 【図８】本発明の実施の形態にかかるフラグの説明図 【符号の説明】 ５２ コントラスト補正部 ６０ モザイク生成部

Claims (1)

1. 【特許請求の範囲】 【請求項１】 入力画像の画像データを設定データ変換
   条件より変換して前記入力画像のコントラスト補正を行
   う画像処理方法であって、 入力画像の画像データを夫々複数画素を有する複数のブ
   ロックに分割し、各ブロックを代表する画像データに基
   づいて前記設定データ変換条件を求める画像処理方法。