JP2003115821A - 受信装置および半導体装置 - Google Patents
受信装置および半導体装置Info
- Publication number
- JP2003115821A JP2003115821A JP2001310345A JP2001310345A JP2003115821A JP 2003115821 A JP2003115821 A JP 2003115821A JP 2001310345 A JP2001310345 A JP 2001310345A JP 2001310345 A JP2001310345 A JP 2001310345A JP 2003115821 A JP2003115821 A JP 2003115821A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- data
- despreading
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/712—Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【課題】 複数のマルチパス成分を有するＣＤＭＡ方式
の信号を受信する受信装置のサイズを小型化する。 【解決手段】 受信部２１は、ＣＤＭＡ方式の信号を受
信する。記憶部２２は、受信部２１によって受信された
信号を記憶する。復調部２３は、記憶部２２に記憶され
た受信信号に含まれる各マルチパス成分を逆拡散符号を
用いて復調する。制御部２４は、復調部２３を時分割多
重化処理させ、全マルチパス成分を復調させるための制
御を行う。ＲＡＫＥ合成部２５は、復調部２３の出力を
最大比合成して復調信号を生成する。
の信号を受信する受信装置のサイズを小型化する。 【解決手段】 受信部２１は、ＣＤＭＡ方式の信号を受
信する。記憶部２２は、受信部２１によって受信された
信号を記憶する。復調部２３は、記憶部２２に記憶され
た受信信号に含まれる各マルチパス成分を逆拡散符号を
用いて復調する。制御部２４は、復調部２３を時分割多
重化処理させ、全マルチパス成分を復調させるための制
御を行う。ＲＡＫＥ合成部２５は、復調部２３の出力を
最大比合成して復調信号を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は受信装置および半導
体装置に関し、特に、複数のマルチパス成分を有するＣ
ＤＭＡ方式の信号を受信する受信装置および複数のマル
チパス成分を有するＣＤＭＡ方式の信号を処理する半導
体装置に関する。
体装置に関し、特に、複数のマルチパス成分を有するＣ
ＤＭＡ方式の信号を受信する受信装置および複数のマル
チパス成分を有するＣＤＭＡ方式の信号を処理する半導
体装置に関する。
【０００２】
【従来の技術】次世代移動通信方式の１つの有力候補と
してＣＤＭＡ（Code Division Multiple Access）方式
があり、このような方式を採用する携帯電話が市場に徐
々に浸透しつつある。
してＣＤＭＡ（Code Division Multiple Access）方式
があり、このような方式を採用する携帯電話が市場に徐
々に浸透しつつある。
【０００３】ＣＤＭＡ方式では複数のユーザ毎に異なる
拡散符号を用いて各々のユーザの情報を拡散して送信す
ることにより、複数のユーザが同じ周波数帯域で同時に
通信することが可能となる。
拡散符号を用いて各々のユーザの情報を拡散して送信す
ることにより、複数のユーザが同じ周波数帯域で同時に
通信することが可能となる。
【０００４】ところで、移動体通信ではマルチパスフェ
ージングが問題となる。マルチパスが発生すると各パス
の希望信号は異なった時刻にそれぞれの時刻に対応する
強度を持って到来する。各時刻に到来する希望波がマル
チパス成分である。
ージングが問題となる。マルチパスが発生すると各パス
の希望信号は異なった時刻にそれぞれの時刻に対応する
強度を持って到来する。各時刻に到来する希望波がマル
チパス成分である。
【０００５】このようなマルチパス環境下において、ス
ペクトル拡散通信方式の特性を向上させる受信方式とし
てＲＡＫＥ受信方式がある。ＲＡＫＥ受信方式は、マル
チパスフェージングが発生した場合のマルチパス成分を
それぞれ復調して合成する方式である。
ペクトル拡散通信方式の特性を向上させる受信方式とし
てＲＡＫＥ受信方式がある。ＲＡＫＥ受信方式は、マル
チパスフェージングが発生した場合のマルチパス成分を
それぞれ復調して合成する方式である。
【０００６】図１０は、従来のＲＡＫＥ合成部を含む受
信装置の構成ブロック図である。図１０に示すように、
従来のＲＡＫＥ合成部を含む受信装置は、アンテナ１、
受信部２、制御部３、フィンガ４−０〜フィンガ４−
Ｎ、ＲＡＫＥ合成部５によって構成されている。
信装置の構成ブロック図である。図１０に示すように、
従来のＲＡＫＥ合成部を含む受信装置は、アンテナ１、
受信部２、制御部３、フィンガ４−０〜フィンガ４−
Ｎ、ＲＡＫＥ合成部５によって構成されている。
【０００７】ここで、アンテナ１は、基地局から伝送さ
れてきた電波を捕捉し、受信部２に供給する。受信部２
は、アンテナ１によって捕捉された電波を、電気信号に
変換してフィンガ４−１〜４−Ｎに供給する。
れてきた電波を捕捉し、受信部２に供給する。受信部２
は、アンテナ１によって捕捉された電波を、電気信号に
変換してフィンガ４−１〜４−Ｎに供給する。
【０００８】制御部３は、各マルチパス信号の遅延時間
を算出し、この遅延時間を表す信号をフィンガ４−０〜
４−Ｎにそれぞれ供給する。フィンガ４−０〜４−Ｎ
は、遅延時間を表す信号を参照し、受信信号を逆拡散す
るための拡散符号の位相を調整して、各々のマルチパス
成分をこの拡散符号による逆拡散により復調して希望波
を得る。
を算出し、この遅延時間を表す信号をフィンガ４−０〜
４−Ｎにそれぞれ供給する。フィンガ４−０〜４−Ｎ
は、遅延時間を表す信号を参照し、受信信号を逆拡散す
るための拡散符号の位相を調整して、各々のマルチパス
成分をこの拡散符号による逆拡散により復調して希望波
を得る。
【０００９】ＲＡＫＥ合成部５は、フィンガ４−０〜４
−Ｎの出力する希望波を時間調整をして最大比合成して
復調信号を生成する。次に、以上の従来例の動作につい
て説明する。
−Ｎの出力する希望波を時間調整をして最大比合成して
復調信号を生成する。次に、以上の従来例の動作につい
て説明する。
【００１０】アンテナ１は、基地局から複数のパス（マ
ルチパス）を経由して到達した電波を捕捉し、受信部２
に供給する。受信部２は、受信信号であるＲＦ（Radio
Frequency）信号を中間周波数の信号であるＩＦ（Inter
mediate Frequency）信号に変換した後、例えば、８ビ
ットのＩ信号およびＱ信号を生成して出力する。
ルチパス）を経由して到達した電波を捕捉し、受信部２
に供給する。受信部２は、受信信号であるＲＦ（Radio
Frequency）信号を中間周波数の信号であるＩＦ（Inter
mediate Frequency）信号に変換した後、例えば、８ビ
ットのＩ信号およびＱ信号を生成して出力する。
【００１１】ところで、基地局から送信された電波は、
マルチパスを経由して到達するので、受信信号は図１１
に示すように、複数のピークを有する信号となる。そこ
で、制御部３は、各マルチパス信号の遅延時間を算出
し、この遅延時間を表す信号をフィンガ４−０〜４−Ｎ
に供給する。
マルチパスを経由して到達するので、受信信号は図１１
に示すように、複数のピークを有する信号となる。そこ
で、制御部３は、各マルチパス信号の遅延時間を算出
し、この遅延時間を表す信号をフィンガ４−０〜４−Ｎ
に供給する。
【００１２】フィンガ４−０〜４−Ｎは、制御部３から
供給された遅延時間を表す信号を参照して、逆拡散符号
を所定の時間だけそれぞれ遅延し、受信部２から供給さ
れる信号との間で乗算する処理を行うことで逆拡散す
る。
供給された遅延時間を表す信号を参照して、逆拡散符号
を所定の時間だけそれぞれ遅延し、受信部２から供給さ
れる信号との間で乗算する処理を行うことで逆拡散す
る。
【００１３】ＲＡＫＥ合成部５は、フィンガ４−０〜４
−Ｎによって逆拡散された信号を時間調整をして最大比
合成して復調信号を生成する。以上のように、ＲＡＫＥ
合成を用いれば、複数のピークを１つに集めて分散した
パワーを合成することができるので、ＳＮ比を向上させ
ることが可能になる。
−Ｎによって逆拡散された信号を時間調整をして最大比
合成して復調信号を生成する。以上のように、ＲＡＫＥ
合成を用いれば、複数のピークを１つに集めて分散した
パワーを合成することができるので、ＳＮ比を向上させ
ることが可能になる。
【００１４】
【発明が解決しようとする課題】ところで、従来のＲＡ
ＫＥ受信装置では、図１０に示すように、マルチパスの
パス分だけフィンガを設ける必要があったため、回路規
模が増大してしまうという問題点があった。
ＫＥ受信装置では、図１０に示すように、マルチパスの
パス分だけフィンガを設ける必要があったため、回路規
模が増大してしまうという問題点があった。
【００１５】また、図１２に示すように、所定のフィン
ガにおいて、受信信号のタイミングが進み側へ大きく変
動した場合には、その部分の信号が正しく再生されず、
最悪の場合ではシンボルの欠落が生じてしまうという問
題点があった。
ガにおいて、受信信号のタイミングが進み側へ大きく変
動した場合には、その部分の信号が正しく再生されず、
最悪の場合ではシンボルの欠落が生じてしまうという問
題点があった。
【００１６】具体的に説明すると、例えば、受信機の移
動（または電波を反射する反射体の移動）に起因して、
あるフィンガによって逆拡散されていたパスが消滅し、
同一のフィンガにより他のパス成分を逆拡散する必要が
生じた場合について考える。そのような場合に、図１２
の第３番目および第４番目のスロットに示すように、新
たに処理対象となるパス成分が既に受信されている場合
には、その部分の信号については欠落を生じてしまうと
いう問題点があった。
動（または電波を反射する反射体の移動）に起因して、
あるフィンガによって逆拡散されていたパスが消滅し、
同一のフィンガにより他のパス成分を逆拡散する必要が
生じた場合について考える。そのような場合に、図１２
の第３番目および第４番目のスロットに示すように、新
たに処理対象となるパス成分が既に受信されている場合
には、その部分の信号については欠落を生じてしまうと
いう問題点があった。
【００１７】本発明はこのような点に鑑みてなされたも
のであり、回路規模の増大を抑制するとともに、シンボ
ルの欠落を生じない受信装置および半導体装置を提供す
ることを目的とする。
のであり、回路規模の増大を抑制するとともに、シンボ
ルの欠落を生じない受信装置および半導体装置を提供す
ることを目的とする。
【００１８】
【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示す、複数のマルチパス成分を有
するＣＤＭＡ方式の信号を受信する受信装置において、
ＣＤＭＡ方式の信号を受信する受信部２１と、前記受信
部２１によって受信された信号を記憶する記憶部２２
と、前記記憶部２２に記憶された受信信号に含まれる各
マルチパス成分を逆拡散符号を用いて復調する復調部２
３と、前記復調部２３を時分割多重化処理させ、全マル
チパス成分を復調させるための制御を行う制御部２４
と、前記復調部２３の出力を最大比合成して復調信号を
生成するＲＡＫＥ合成部２５と、を有することを特徴と
する受信装置が提供される。
決するために、図１に示す、複数のマルチパス成分を有
するＣＤＭＡ方式の信号を受信する受信装置において、
ＣＤＭＡ方式の信号を受信する受信部２１と、前記受信
部２１によって受信された信号を記憶する記憶部２２
と、前記記憶部２２に記憶された受信信号に含まれる各
マルチパス成分を逆拡散符号を用いて復調する復調部２
３と、前記復調部２３を時分割多重化処理させ、全マル
チパス成分を復調させるための制御を行う制御部２４
と、前記復調部２３の出力を最大比合成して復調信号を
生成するＲＡＫＥ合成部２５と、を有することを特徴と
する受信装置が提供される。
【００１９】ここで、受信部２１は、ＣＤＭＡ方式の信
号を受信する。記憶部２２は、受信部２１によって受信
された信号を記憶する。復調部２３は、記憶部２２に記
憶された受信信号に含まれる各マルチパス成分を逆拡散
符号を用いて復調する。制御部２４は、復調部２３を時
分割多重化処理させ、全マルチパス成分を復調させるた
めの制御を行う。ＲＡＫＥ合成部２５は、復調部２３の
出力を最大比合成して復調信号を生成する。
号を受信する。記憶部２２は、受信部２１によって受信
された信号を記憶する。復調部２３は、記憶部２２に記
憶された受信信号に含まれる各マルチパス成分を逆拡散
符号を用いて復調する。制御部２４は、復調部２３を時
分割多重化処理させ、全マルチパス成分を復調させるた
めの制御を行う。ＲＡＫＥ合成部２５は、復調部２３の
出力を最大比合成して復調信号を生成する。
【００２０】また、複数のマルチパス成分を有するＣＤ
ＭＡ方式の信号を処理する半導体装置において、ＣＤＭ
Ａ方式の信号を受信する受信部と、前記受信部によって
受信された信号を記憶する記憶部と、前記記憶部に記憶
されたＣＤＭＡ方式の信号に含まれる各マルチパス成分
を逆拡散符号を用いて復調する復調部と、前記復調部を
時分割多重化処理させ、全マルチパス成分を復調させる
ための制御を行う制御部と、前記復調部の出力を最大比
合成して復調信号を生成するＲＡＫＥ合成部と、を有す
ることを特徴とする半導体装置が提供される。
ＭＡ方式の信号を処理する半導体装置において、ＣＤＭ
Ａ方式の信号を受信する受信部と、前記受信部によって
受信された信号を記憶する記憶部と、前記記憶部に記憶
されたＣＤＭＡ方式の信号に含まれる各マルチパス成分
を逆拡散符号を用いて復調する復調部と、前記復調部を
時分割多重化処理させ、全マルチパス成分を復調させる
ための制御を行う制御部と、前記復調部の出力を最大比
合成して復調信号を生成するＲＡＫＥ合成部と、を有す
ることを特徴とする半導体装置が提供される。
【００２１】ここで、受信部は、ＣＤＭＡ方式の信号を
受信する。記憶部は、受信部によって受信された信号を
記憶する。復調部は、記憶部に記憶された受信信号に含
まれる各マルチパス成分を逆拡散符号を用いて復調す
る。制御部は、復調部を時分割多重化処理させ、全マル
チパス成分を復調させるための制御を行う。ＲＡＫＥ合
成部は、復調部の出力を最大比合成して復調信号を生成
する。
受信する。記憶部は、受信部によって受信された信号を
記憶する。復調部は、記憶部に記憶された受信信号に含
まれる各マルチパス成分を逆拡散符号を用いて復調す
る。制御部は、復調部を時分割多重化処理させ、全マル
チパス成分を復調させるための制御を行う。ＲＡＫＥ合
成部は、復調部の出力を最大比合成して復調信号を生成
する。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の受信
装置は、アンテナ２０、受信部２１、記憶部２２、復調
部２３、制御部２４、および、ＲＡＫＥ合成部２５によ
って構成されている。
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の受信
装置は、アンテナ２０、受信部２１、記憶部２２、復調
部２３、制御部２４、および、ＲＡＫＥ合成部２５によ
って構成されている。
【００２３】ここで、アンテナ２０は、基地局からマル
チパスを経由して到達した電波を捕捉する。受信部２１
は、アンテナ２０によって捕捉された信号を対応する電
気信号に変換して出力する。
チパスを経由して到達した電波を捕捉する。受信部２１
は、アンテナ２０によって捕捉された信号を対応する電
気信号に変換して出力する。
【００２４】記憶部２２は、受信部２１によって受信さ
れた信号を記憶する。復調部２３は、記憶部２２に記憶
された受信信号に含まれる各マルチパス成分を逆拡散符
号を用いて復調する。
れた信号を記憶する。復調部２３は、記憶部２２に記憶
された受信信号に含まれる各マルチパス成分を逆拡散符
号を用いて復調する。
【００２５】制御部２４は、復調部２３を時分割多重化
処理させ、全てのマルチパス成分を復調させるための制
御を行う。ＲＡＫＥ合成部２５は、復調部２３の出力を
最大比合成して復調信号を生成する。
処理させ、全てのマルチパス成分を復調させるための制
御を行う。ＲＡＫＥ合成部２５は、復調部２３の出力を
最大比合成して復調信号を生成する。
【００２６】次に、以上の原理図の動作について説明す
る。アンテナ２０は、基地局から送信され、マルチパス
を経由して到達した電波を捕捉し、受信部２１に供給す
る。
る。アンテナ２０は、基地局から送信され、マルチパス
を経由して到達した電波を捕捉し、受信部２１に供給す
る。
【００２７】受信部２１は、アンテナ２０によって捕捉
された電波を、対応する電気信号に変換した後、ディジ
タル信号に更に変換して出力する。記憶部２２は、リン
グバッファになっており、受信部２１から出力されたデ
ィジタル信号を所定のアドレスに順次格納していき、全
ての領域にデータが格納された場合には、先頭アドレス
に戻って同様にデータを格納する処理を繰り返す。
された電波を、対応する電気信号に変換した後、ディジ
タル信号に更に変換して出力する。記憶部２２は、リン
グバッファになっており、受信部２１から出力されたデ
ィジタル信号を所定のアドレスに順次格納していき、全
ての領域にデータが格納された場合には、先頭アドレス
に戻って同様にデータを格納する処理を繰り返す。
【００２８】復調部２３は、制御部２４の制御に従っ
て、記憶部２２に格納されているデータを読み出す。即
ち、制御部２４は、各マルチパス成分が格納されている
先頭アドレスを復調部２３に通知する。その結果、復調
部２３は、制御部２４から通知された先頭アドレスから
所定のデータを読み出すことにより、各マルチパス成分
を読み出すことができる。その際、復調部２３は、受信
部２１からの書き込み速度よりもＮ倍だけ速い速度でデ
ータを読み出すことにより、単一の復調部２３によりＮ
個のフィンガと同様の処理を実行することができる。例
えば、データ読み出し時には、記憶部２２へのデータ書
き込み時の処理クロックよりＮ倍大きい周波数の処理ク
ロックを用いることで実現できる。
て、記憶部２２に格納されているデータを読み出す。即
ち、制御部２４は、各マルチパス成分が格納されている
先頭アドレスを復調部２３に通知する。その結果、復調
部２３は、制御部２４から通知された先頭アドレスから
所定のデータを読み出すことにより、各マルチパス成分
を読み出すことができる。その際、復調部２３は、受信
部２１からの書き込み速度よりもＮ倍だけ速い速度でデ
ータを読み出すことにより、単一の復調部２３によりＮ
個のフィンガと同様の処理を実行することができる。例
えば、データ読み出し時には、記憶部２２へのデータ書
き込み時の処理クロックよりＮ倍大きい周波数の処理ク
ロックを用いることで実現できる。
【００２９】具体例を示すと、例えば、図１１に示す第
１のマルチパス成分に対応するデータが、記憶部２２の
アドレス“０００１”から格納され、また、第２および
第３のマルチパス成分に対応するデータが、記憶部２２
のアドレス“００１２”およびアドレス“００５８”か
らそれぞれ格納されているとすると、制御部２４は復調
部２３に対して、アドレス値“０００１”、“００１
２”、および、“００５８”を供給する。
１のマルチパス成分に対応するデータが、記憶部２２の
アドレス“０００１”から格納され、また、第２および
第３のマルチパス成分に対応するデータが、記憶部２２
のアドレス“００１２”およびアドレス“００５８”か
らそれぞれ格納されているとすると、制御部２４は復調
部２３に対して、アドレス値“０００１”、“００１
２”、および、“００５８”を供給する。
【００３０】復調部２３は、制御部２４から供給された
アドレス値“０００１”に対応するアドレス“０００
１”から所定量のデータ（１スロット分のデータ）を、
書き込み速度の３倍の速度で読み出し、逆拡散符号を乗
算することにより復調する。
アドレス値“０００１”に対応するアドレス“０００
１”から所定量のデータ（１スロット分のデータ）を、
書き込み速度の３倍の速度で読み出し、逆拡散符号を乗
算することにより復調する。
【００３１】続いて、復調部２３は、制御部２４から供
給されたアドレス値“００１２”および“００５８”に
対応するアドレス“０００１”および“００５８”から
データを書き込み速度の３倍の速度でそれぞれ読み出
し、逆拡散符号を乗算することにより復調する。
給されたアドレス値“００１２”および“００５８”に
対応するアドレス“０００１”および“００５８”から
データを書き込み速度の３倍の速度でそれぞれ読み出
し、逆拡散符号を乗算することにより復調する。
【００３２】その結果、受信部２１から１スロット分の
データが書き込まれる時間内に、３スロット分のデータ
を復調処理することが可能になる。ＲＡＫＥ合成部２５
は、復調部２３によって復調され、スロット単位で順次
出力されてくるデータを、時間調整をして最大比合成し
て復調信号を得る。
データが書き込まれる時間内に、３スロット分のデータ
を復調処理することが可能になる。ＲＡＫＥ合成部２５
は、復調部２３によって復調され、スロット単位で順次
出力されてくるデータを、時間調整をして最大比合成し
て復調信号を得る。
【００３３】以上に説明したように本発明の受信装置で
は、受信信号を記憶部２２に一旦書き込み、書き込み速
度よりも速い速度で読み出して復調部２３により復調す
ることにより復調処理を時分割多重化するようにしたの
で、図１０に示す従来の構成と比較して、回路規模を削
減することが可能になる。
は、受信信号を記憶部２２に一旦書き込み、書き込み速
度よりも速い速度で読み出して復調部２３により復調す
ることにより復調処理を時分割多重化するようにしたの
で、図１０に示す従来の構成と比較して、回路規模を削
減することが可能になる。
【００３４】次に、本発明の実施の形態について説明す
る。図２は、本発明の実施の形態の構成例を示す図であ
る。この図に示すように、本発明の実施の形態は、アン
テナ５０、受信部５１、入力データバッファ部５２、フ
リーランカウンタ５３、逆拡散フィンガ部５４、制御部
５５、タイミング検出部５６、および、ＲＡＫＥ合成部
５７によって構成されている。
る。図２は、本発明の実施の形態の構成例を示す図であ
る。この図に示すように、本発明の実施の形態は、アン
テナ５０、受信部５１、入力データバッファ部５２、フ
リーランカウンタ５３、逆拡散フィンガ部５４、制御部
５５、タイミング検出部５６、および、ＲＡＫＥ合成部
５７によって構成されている。
【００３５】ここで、アンテナ５０は、基地局からマル
チパスを経由して到達した電波を捕捉し、受信部５１に
供給する。受信部５１は、アンテナ５０によって捕捉さ
れた信号を受信し、対応する電気信号に変換して出力す
る。
チパスを経由して到達した電波を捕捉し、受信部５１に
供給する。受信部５１は、アンテナ５０によって捕捉さ
れた信号を受信し、対応する電気信号に変換して出力す
る。
【００３６】入力データバッファ部５２は、後述するよ
うに複数のＲＡＭによりリングバッファが構成されてお
り、フリーランカウンタ５３から供給されるカウント値
によって指定されるアドレスに、受信部５１から供給さ
れたデータを格納する。
うに複数のＲＡＭによりリングバッファが構成されてお
り、フリーランカウンタ５３から供給されるカウント値
によって指定されるアドレスに、受信部５１から供給さ
れたデータを格納する。
【００３７】フリーランカウンタ５３は、フレーム周期
でカウンタをカウントアップし、カウント値を入力デー
タバッファ部５２および制御部５５に供給する。逆拡散
フィンガ部５４は、制御部５５によって指定されたアド
レスを先頭として、入力データバッファ部５２からデー
タをスロット単位で読み出し、逆拡散符号を乗算するこ
とにより受信信号を復調する。
でカウンタをカウントアップし、カウント値を入力デー
タバッファ部５２および制御部５５に供給する。逆拡散
フィンガ部５４は、制御部５５によって指定されたアド
レスを先頭として、入力データバッファ部５２からデー
タをスロット単位で読み出し、逆拡散符号を乗算するこ
とにより受信信号を復調する。
【００３８】制御部５５は、入力データバッファ部５２
へのデータの書き込みおよび読み出し制御を行うととも
に、逆拡散フィンガ部５４のデータの読み出しおよび逆
拡散制御を行う。
へのデータの書き込みおよび読み出し制御を行うととも
に、逆拡散フィンガ部５４のデータの読み出しおよび逆
拡散制御を行う。
【００３９】タイミング検出部５６は、受信部５１から
出力される受信信号を参照し、各マルチパス成分の遅延
時間を検出してタイミング信号を生成し、制御部５５に
供給する。
出力される受信信号を参照し、各マルチパス成分の遅延
時間を検出してタイミング信号を生成し、制御部５５に
供給する。
【００４０】ＲＡＫＥ合成部５７は、逆拡散フィンガ部
５４の出力を最大比合成して復調信号を生成する。次
に、各部の詳細な構成例について説明する。
５４の出力を最大比合成して復調信号を生成する。次
に、各部の詳細な構成例について説明する。
【００４１】図３は、図２に示す入力データバッファ部
５２の詳細な構成例を示す図である。この図に示すよう
に、入力データバッファ部５２は、デコーダ５２ａ、セ
レクタ５２ｂ〜５２ｄ、ＲＡＭ（Random Access Memor
y）５２ｅ〜５２ｇ、および、セレクタ５２ｈによって
構成されている。
５２の詳細な構成例を示す図である。この図に示すよう
に、入力データバッファ部５２は、デコーダ５２ａ、セ
レクタ５２ｂ〜５２ｄ、ＲＡＭ（Random Access Memor
y）５２ｅ〜５２ｇ、および、セレクタ５２ｈによって
構成されている。
【００４２】ここで、デコーダ５２ａは、制御部５５か
ら供給される書き込みポインタからライトイネーブル信
号と、書き込みアドレスとをデコード処理により生成
し、セレクタ５２ｂ〜５２ｄおよびセレクタ５２ｈなら
びにＲＡＭ５２ｅ〜５２ｇに供給する。
ら供給される書き込みポインタからライトイネーブル信
号と、書き込みアドレスとをデコード処理により生成
し、セレクタ５２ｂ〜５２ｄおよびセレクタ５２ｈなら
びにＲＡＭ５２ｅ〜５２ｇに供給する。
【００４３】セレクタ５２ｂは、デコーダ５２ａから供
給されるライトイネーブル信号がアクティブである場合
には、デコーダ５２ａから供給されるアドレス信号を選
択してＲＡＭ５２ｅに供給し、それ以外の場合には制御
部５５から供給される読み出しポインタを選択してＲＡ
Ｍ５２ｅに供給する。
給されるライトイネーブル信号がアクティブである場合
には、デコーダ５２ａから供給されるアドレス信号を選
択してＲＡＭ５２ｅに供給し、それ以外の場合には制御
部５５から供給される読み出しポインタを選択してＲＡ
Ｍ５２ｅに供給する。
【００４４】セレクタ５２ｃ，５２ｄは、デコーダ５２
ａから供給されるライトイネーブル信号がアクティブで
ある場合には、デコーダ５２ａから供給されるアドレス
信号を選択してＲＡＭ５２ｆ，５２ｇにそれぞれ供給
し、それ以外の場合には制御部５５から供給される読み
出しポインタを選択してＲＡＭ５２ｆ，５２ｇにそれぞ
れに読み出しアドレスを供給する。なお、ライトイネー
ブル信号は、書き込み対象となるＲＡＭを１個だけ選択
するための信号であるので、ＲＡＭ５２ｅ〜５２ｇに供
給される信号の何れか１つがアクティブの状態になり、
その他はインアクティブの状態になる。
ａから供給されるライトイネーブル信号がアクティブで
ある場合には、デコーダ５２ａから供給されるアドレス
信号を選択してＲＡＭ５２ｆ，５２ｇにそれぞれ供給
し、それ以外の場合には制御部５５から供給される読み
出しポインタを選択してＲＡＭ５２ｆ，５２ｇにそれぞ
れに読み出しアドレスを供給する。なお、ライトイネー
ブル信号は、書き込み対象となるＲＡＭを１個だけ選択
するための信号であるので、ＲＡＭ５２ｅ〜５２ｇに供
給される信号の何れか１つがアクティブの状態になり、
その他はインアクティブの状態になる。
【００４５】ＲＡＭ５２ｅは、デコーダ５２ａから供給
されるライトイネーブル信号がアクティブである場合に
は、セレクタ５２ｂから供給されるアドレス信号に対応
する記憶領域に対して、受信部５１から供給される受信
データを格納し、ライトイネーブル信号がインアクティ
ブである場合には、セレクタ５２ｂから供給されるアド
レス信号に対応する記憶領域からデータを読み出し、セ
レクタ５２ｈに供給する。
されるライトイネーブル信号がアクティブである場合に
は、セレクタ５２ｂから供給されるアドレス信号に対応
する記憶領域に対して、受信部５１から供給される受信
データを格納し、ライトイネーブル信号がインアクティ
ブである場合には、セレクタ５２ｂから供給されるアド
レス信号に対応する記憶領域からデータを読み出し、セ
レクタ５２ｈに供給する。
【００４６】ＲＡＭ５２ｆ，５２ｇは、デコーダ５２ａ
から供給されるライトイネーブル信号がアクティブであ
る場合には、セレクタ５２ｃ，５２ｄからそれぞれ供給
されるアドレス信号に対応する記憶領域に対して、受信
部５１から供給される受信データを格納し、ライトイネ
ーブル信号がインアクティブである場合には、セレクタ
５２ｃ，５２ｄからそれぞれ供給されるアドレス信号に
対応する記憶領域からデータを読み出し、セレクタ５２
ｈに供給する。
から供給されるライトイネーブル信号がアクティブであ
る場合には、セレクタ５２ｃ，５２ｄからそれぞれ供給
されるアドレス信号に対応する記憶領域に対して、受信
部５１から供給される受信データを格納し、ライトイネ
ーブル信号がインアクティブである場合には、セレクタ
５２ｃ，５２ｄからそれぞれ供給されるアドレス信号に
対応する記憶領域からデータを読み出し、セレクタ５２
ｈに供給する。
【００４７】セレクタ５２ｈは、デコーダ５２ａから供
給されるライトイネーブル信号がインアクティブとなっ
ているＲＡＭのうち、読み出しの対象となるＲＡＭを選
択し、そのＲＡＭから出力されたデータを逆拡散フィン
ガ部５４に出力する。
給されるライトイネーブル信号がインアクティブとなっ
ているＲＡＭのうち、読み出しの対象となるＲＡＭを選
択し、そのＲＡＭから出力されたデータを逆拡散フィン
ガ部５４に出力する。
【００４８】図４は、図２に示す逆拡散フィンガ部５４
の詳細な構成例を示す図である。この図に示すように、
逆拡散フィンガ部５４は、コード発生部５４ａ、乗算回
路５４ｂ、加算回路５４ｃ、および、ＦＦ（Flip Flo
p）回路５４ｄによって構成されている。
の詳細な構成例を示す図である。この図に示すように、
逆拡散フィンガ部５４は、コード発生部５４ａ、乗算回
路５４ｂ、加算回路５４ｃ、および、ＦＦ（Flip Flo
p）回路５４ｄによって構成されている。
【００４９】ここで、コード発生部５４ａは、制御部５
５から供給されるスタート信号に同期して、同じく制御
部５５から供給されるシンボル番号に対応する逆拡散符
号（スクランブリング符号とチャネライゼーション符号
とを加算した符号）を発生して乗算回路５４ｂに供給す
る。
５から供給されるスタート信号に同期して、同じく制御
部５５から供給されるシンボル番号に対応する逆拡散符
号（スクランブリング符号とチャネライゼーション符号
とを加算した符号）を発生して乗算回路５４ｂに供給す
る。
【００５０】乗算回路５４ｂは、コード発生部５４ａか
ら供給される逆拡散符号と、入力データバッファ部５２
から読み出された受信データとを逐次乗算して出力す
る。加算回路５４ｃは、ＦＦ回路５４ｄに格納されてい
る以前のデータと、乗算回路５４ｂから出力されたデー
タとを加算し、得られた結果をＦＦ回路５４ｄに供給す
る。
ら供給される逆拡散符号と、入力データバッファ部５２
から読み出された受信データとを逐次乗算して出力す
る。加算回路５４ｃは、ＦＦ回路５４ｄに格納されてい
る以前のデータと、乗算回路５４ｂから出力されたデー
タとを加算し、得られた結果をＦＦ回路５４ｄに供給す
る。
【００５１】ＦＦ回路５４ｄは、加算回路５４ｃから供
給されたデータを格納する。次に、図５を参照して制御
部５５の詳細な構成例について説明する。制御部５５
は、図５に示すように、外部レジスタ５５ａ、テーブル
５５ｂ、および、マイクロスケジューラ５５ｃによって
構成されている。
給されたデータを格納する。次に、図５を参照して制御
部５５の詳細な構成例について説明する。制御部５５
は、図５に示すように、外部レジスタ５５ａ、テーブル
５５ｂ、および、マイクロスケジューラ５５ｃによって
構成されている。
【００５２】ここで、外部レジスタ５５ａには、タイミ
ング検出部５６によって各マルチパス成分のタイミング
情報が書き込まれる。テーブル５５ｂは、バッファの役
割を有しており、外部レジスタ５５ａに書き込まれたタ
イミング情報を、外部レジスタ５５ａの書き込み動作を
阻害しないように読み出して格納する。
ング検出部５６によって各マルチパス成分のタイミング
情報が書き込まれる。テーブル５５ｂは、バッファの役
割を有しており、外部レジスタ５５ａに書き込まれたタ
イミング情報を、外部レジスタ５５ａの書き込み動作を
阻害しないように読み出して格納する。
【００５３】マイクロスケジューラ５５ｃは、フリーラ
ンカウンタ５３から供給されるカウント値を参照し、書
き込みポインタを生成するとともに、フリーランカウン
タ５３のカウント値とテーブル５５ｂに格納されている
タイミング情報から、読み出しポインタを生成して入力
バッファ部５２に供給する。
ンカウンタ５３から供給されるカウント値を参照し、書
き込みポインタを生成するとともに、フリーランカウン
タ５３のカウント値とテーブル５５ｂに格納されている
タイミング情報から、読み出しポインタを生成して入力
バッファ部５２に供給する。
【００５４】また、マイクロスケジューラ５５ｃは、フ
リーランカウンタ５３のカウント値を参照して周期的に
スタート信号を生成して逆拡散フィンガ部５４に供給す
るとともに、各マルチパス成分に対応するシンボル番号
を生成して逆拡散フィンガ部５４に供給する。
リーランカウンタ５３のカウント値を参照して周期的に
スタート信号を生成して逆拡散フィンガ部５４に供給す
るとともに、各マルチパス成分に対応するシンボル番号
を生成して逆拡散フィンガ部５４に供給する。
【００５５】次に、以上の実施の形態の動作について説
明する。先ず、図２に示す実施の形態の動作の概要につ
いて説明した後、全体の詳細な動作について説明する。
明する。先ず、図２に示す実施の形態の動作の概要につ
いて説明した後、全体の詳細な動作について説明する。
【００５６】本実施の形態では、図６に示すように、受
信信号は１０ｍｓｅｃ、３８，４００ｃｈｉｐからなる
仮想無線フレームによって構成され、この仮想無線フレ
ームは図６（Ａ）に示すように、６６７μｓｅｃ、２，
５６０ｃｈｉｐからなる１５個の仮想無線スロットによ
って構成されている。
信信号は１０ｍｓｅｃ、３８，４００ｃｈｉｐからなる
仮想無線フレームによって構成され、この仮想無線フレ
ームは図６（Ａ）に示すように、６６７μｓｅｃ、２，
５６０ｃｈｉｐからなる１５個の仮想無線スロットによ
って構成されている。
【００５７】また、図６（Ｂ）に示すように、各仮想無
線スロットは、６６．７μｓｅｃ、２５６ｃｈｉｐから
なる１０個の逆拡散スロットによって構成されている。
従来の受信装置においては、複数のフィンガによって、
各逆拡散スロットが同時並行的に逆拡散処理されていた
が、本実施の形態では、図６（Ｃ）に示すように、各逆
拡散スロットが１６個の逆拡散トレーススロットに分割
され、２個の逆拡散トレーススロットを１つのフィンガ
に割り当てて逆拡散処理が実行される。即ち、１個のフ
ィンガを時分割動作させることにより、実質的に８個の
フィンガとして動作させる。
線スロットは、６６．７μｓｅｃ、２５６ｃｈｉｐから
なる１０個の逆拡散スロットによって構成されている。
従来の受信装置においては、複数のフィンガによって、
各逆拡散スロットが同時並行的に逆拡散処理されていた
が、本実施の形態では、図６（Ｃ）に示すように、各逆
拡散スロットが１６個の逆拡散トレーススロットに分割
され、２個の逆拡散トレーススロットを１つのフィンガ
に割り当てて逆拡散処理が実行される。即ち、１個のフ
ィンガを時分割動作させることにより、実質的に８個の
フィンガとして動作させる。
【００５８】このとき、逆拡散処理の処理クロックは、
従来のものよりも１６倍大きい周波数を持つように設定
されている。また、逆拡散トレーススロットは全部で１
６個であるので、８個のフィンガに対しては８個の逆拡
散トレーススロットが余剰であるが、これらの余剰な逆
拡散トレーススロットは、図７に示すように、シンボル
欠落を防止するための処理に割り当てる。
従来のものよりも１６倍大きい周波数を持つように設定
されている。また、逆拡散トレーススロットは全部で１
６個であるので、８個のフィンガに対しては８個の逆拡
散トレーススロットが余剰であるが、これらの余剰な逆
拡散トレーススロットは、図７に示すように、シンボル
欠落を防止するための処理に割り当てる。
【００５９】次に、本発明の実施の形態の詳細な動作に
ついて説明する。アンテナ５０は、１または２以上の基
地局からマルチパスを経由して到達した電波を捕捉す
る。受信部５１は、アンテナ５０によって捕捉された電
波を、先ず、対応する電気信号に変換した後、中間周波
数の信号に変換し、そして、最後にディジタル信号に変
換し、受信ベースバンド信号として入力データバッファ
部５２とタイミング検出部５６にそれぞれ供給する。な
お、受信部５１は、受信信号を４倍オーバーサンプリン
グするので、入力データバッファ５２には通常の４倍の
量のデータが出力されることになる。
ついて説明する。アンテナ５０は、１または２以上の基
地局からマルチパスを経由して到達した電波を捕捉す
る。受信部５１は、アンテナ５０によって捕捉された電
波を、先ず、対応する電気信号に変換した後、中間周波
数の信号に変換し、そして、最後にディジタル信号に変
換し、受信ベースバンド信号として入力データバッファ
部５２とタイミング検出部５６にそれぞれ供給する。な
お、受信部５１は、受信信号を４倍オーバーサンプリン
グするので、入力データバッファ５２には通常の４倍の
量のデータが出力されることになる。
【００６０】入力データバッファ部５２は、図３に示す
ＲＡＭ５２ｅ〜５２ｇに対して、受信部５１から供給さ
れたデータを順番に格納していき、ＲＡＭ５２ｇが一杯
になった場合には、ＲＡＭ５２ｅに循環して同様にデー
タを格納する動作を繰り返す。即ち、ＲＡＭ５２ｅ〜５
２ｇは、リングバッファとして動作する。
ＲＡＭ５２ｅ〜５２ｇに対して、受信部５１から供給さ
れたデータを順番に格納していき、ＲＡＭ５２ｇが一杯
になった場合には、ＲＡＭ５２ｅに循環して同様にデー
タを格納する動作を繰り返す。即ち、ＲＡＭ５２ｅ〜５
２ｇは、リングバッファとして動作する。
【００６１】ここで、入力データバッファ部５２の詳細
な動作について説明すると、先ず、制御部５５から書き
込みポインタが供給される。ここで、書き込みポインタ
は、書き込み対象となるＲＡＭを選択するためのライト
イネーブル（ＷＥ：Write Enable）信号が含まれてお
り、このライトイネーブル信号はデコーダ５２ａによっ
て抽出されてセレクタ５２ｂ〜５２ｄに供給される。例
えば、ＲＡＭ５２ｅが書き込みの対象である場合には、
デコーダ５２ａから出力されるライトイネーブル信号の
うち、ＲＡＭ５２ｅに接続されているライトイネーブル
信号がアクティブの状態になり、その他はインアクティ
ブの状態になる。
な動作について説明すると、先ず、制御部５５から書き
込みポインタが供給される。ここで、書き込みポインタ
は、書き込み対象となるＲＡＭを選択するためのライト
イネーブル（ＷＥ：Write Enable）信号が含まれてお
り、このライトイネーブル信号はデコーダ５２ａによっ
て抽出されてセレクタ５２ｂ〜５２ｄに供給される。例
えば、ＲＡＭ５２ｅが書き込みの対象である場合には、
デコーダ５２ａから出力されるライトイネーブル信号の
うち、ＲＡＭ５２ｅに接続されているライトイネーブル
信号がアクティブの状態になり、その他はインアクティ
ブの状態になる。
【００６２】ライトイネーブル信号がアクティブになる
と、ＲＡＭ５２ｅは書き込み可能な状態になる。このと
き、ライトイネーブル信号はセレクタ５２ｂにも供給さ
れており、ライトイネーブル信号がアクティブになる
と、セレクタ５２ｂはデコーダ５２ａから出力されるア
ドレス信号を選択するので、デコーダ５２ａから出力さ
れたアドレス信号がＲＡＭ５２ｅに供給されることにな
る。
と、ＲＡＭ５２ｅは書き込み可能な状態になる。このと
き、ライトイネーブル信号はセレクタ５２ｂにも供給さ
れており、ライトイネーブル信号がアクティブになる
と、セレクタ５２ｂはデコーダ５２ａから出力されるア
ドレス信号を選択するので、デコーダ５２ａから出力さ
れたアドレス信号がＲＡＭ５２ｅに供給されることにな
る。
【００６３】すると、ＲＡＭ５２ｅは、受信部５１から
供給されたデータを、セレクタ５２ｂから供給されたア
ドレス信号によって指定される記憶領域に格納する。こ
のような動作は、ＲＡＭ５２ｅの先頭番地から最後の番
地まで繰り返され、ＲＡＭ５２ｅは、受信部５１から供
給されたデータによって満たされることになる。
供給されたデータを、セレクタ５２ｂから供給されたア
ドレス信号によって指定される記憶領域に格納する。こ
のような動作は、ＲＡＭ５２ｅの先頭番地から最後の番
地まで繰り返され、ＲＡＭ５２ｅは、受信部５１から供
給されたデータによって満たされることになる。
【００６４】前述のように、受信部５１は受信信号を４
倍オーバーサンプリングし、また、逆拡散スロットを構
成する２５６ｃｈｉｐの信号は、１ｃｈｉｐが１ワード
によって表現されるので、逆拡散スロットを構成する信
号は１０２４ワードのデータとしてＲＡＭ５２ｅに格納
される。
倍オーバーサンプリングし、また、逆拡散スロットを構
成する２５６ｃｈｉｐの信号は、１ｃｈｉｐが１ワード
によって表現されるので、逆拡散スロットを構成する信
号は１０２４ワードのデータとしてＲＡＭ５２ｅに格納
される。
【００６５】ＲＡＭ５２ｅが一杯になると、次に、ＲＡ
Ｍ５２ｆが書き込みの対象とされ、前述の場合と同様の
動作により、受信データが順次格納される。そして、Ｒ
ＡＭ５２ｆが一杯になると、ＲＡＭ５２ｇが書き込みの
対象として選択され、データの書き込みが実行される。
このとき、ＲＡＭ５２ｅとＲＡＭ５２ｆには以前に受信
されたデータが格納されているので、ＲＡＭ５２ｅおよ
びＲＡＭ５２ｆが読み出しの対象として選択され、制御
部５５から供給される読み出しポインタを先頭アドレス
としてデータが読み出されて逆拡散フィンガ部５４に供
給される。
Ｍ５２ｆが書き込みの対象とされ、前述の場合と同様の
動作により、受信データが順次格納される。そして、Ｒ
ＡＭ５２ｆが一杯になると、ＲＡＭ５２ｇが書き込みの
対象として選択され、データの書き込みが実行される。
このとき、ＲＡＭ５２ｅとＲＡＭ５２ｆには以前に受信
されたデータが格納されているので、ＲＡＭ５２ｅおよ
びＲＡＭ５２ｆが読み出しの対象として選択され、制御
部５５から供給される読み出しポインタを先頭アドレス
としてデータが読み出されて逆拡散フィンガ部５４に供
給される。
【００６６】読み出しの動作の詳細について説明する
と、先ず、タイミング検出部５６は、各マルチパス成分
に応じたタイミング情報を生成し、外部レジスタ５５ａ
に供給し、そこに格納させる。外部レジスタ５５ａに格
納された各マルチパス成分に関するタイミング情報は、
テーブル５５ｂに一旦格納された後、マイクロスケジュ
ーラ５５ｃによって読み出され、そこで、フリーランカ
ウンタ５３から出力されるカウント値と加算され、読み
出しポインタが生成される。このようにして生成された
読み出しポインタは、入力データバッファ部５２に供給
される。
と、先ず、タイミング検出部５６は、各マルチパス成分
に応じたタイミング情報を生成し、外部レジスタ５５ａ
に供給し、そこに格納させる。外部レジスタ５５ａに格
納された各マルチパス成分に関するタイミング情報は、
テーブル５５ｂに一旦格納された後、マイクロスケジュ
ーラ５５ｃによって読み出され、そこで、フリーランカ
ウンタ５３から出力されるカウント値と加算され、読み
出しポインタが生成される。このようにして生成された
読み出しポインタは、入力データバッファ部５２に供給
される。
【００６７】入力データバッファ部５２では、例えば、
ＲＡＭ５２ｇが書き込みの対象になっているとすると、
ＲＡＭ５２ｇに対するライトイネーブル信号がアクティ
ブになっており、その他はインアクティブの状態になっ
ている。従って、セレクタ５２ｄはデコーダ５２ａから
供給される書き込みアドレス信号を選択してＲＡＭ５２
ｇに供給し、セレクタ５２ｂおよびセレクタ５２ｃは、
制御部５５から供給される読み出しポインタを選択して
ＲＡＭ５２ｅとＲＡＭ５２ｆにそれぞれ読み出しアドレ
スを供給する。
ＲＡＭ５２ｇが書き込みの対象になっているとすると、
ＲＡＭ５２ｇに対するライトイネーブル信号がアクティ
ブになっており、その他はインアクティブの状態になっ
ている。従って、セレクタ５２ｄはデコーダ５２ａから
供給される書き込みアドレス信号を選択してＲＡＭ５２
ｇに供給し、セレクタ５２ｂおよびセレクタ５２ｃは、
制御部５５から供給される読み出しポインタを選択して
ＲＡＭ５２ｅとＲＡＭ５２ｆにそれぞれ読み出しアドレ
スを供給する。
【００６８】ＲＡＭ５２ｅとＲＡＭ５２ｆは、ライトイ
ネーブル信号がインアクティブであるので、読み出し可
能状態になっており、制御部５５から供給される読み出
しポインタに対応する記憶領域からデータを読み出して
セレクタ５２ｈに供給する。
ネーブル信号がインアクティブであるので、読み出し可
能状態になっており、制御部５５から供給される読み出
しポインタに対応する記憶領域からデータを読み出して
セレクタ５２ｈに供給する。
【００６９】セレクタ５２ｈは、デコーダ５２ａから供
給されるライトイネーブル信号から、読み出しの対象と
なるＲＡＭを選択する信号を生成し、その信号に基づい
てＲＡＭ５２ｅ〜５２ｇから出力されるデータを選択
し、逆拡散フィンガ部５４に供給する。即ち、いまの例
では、ＲＡＭ５２ｇへのライトイネーブル信号がアクテ
ィブとなっているので、セレクタ５２ｈは、ＲＡＭ５２
ｅから出力されるデータを選択する信号を生成し、この
信号に基づいてＲＡＭ５２ｅから出力されるデータを選
択して、逆拡散フィンガ部５４に出力する。なお、この
とき、ＲＡＭ５２ｆからもデータが出力されているが、
このデータは選択されていないので、結果的に破棄され
ることになる。
給されるライトイネーブル信号から、読み出しの対象と
なるＲＡＭを選択する信号を生成し、その信号に基づい
てＲＡＭ５２ｅ〜５２ｇから出力されるデータを選択
し、逆拡散フィンガ部５４に供給する。即ち、いまの例
では、ＲＡＭ５２ｇへのライトイネーブル信号がアクテ
ィブとなっているので、セレクタ５２ｈは、ＲＡＭ５２
ｅから出力されるデータを選択する信号を生成し、この
信号に基づいてＲＡＭ５２ｅから出力されるデータを選
択して、逆拡散フィンガ部５４に出力する。なお、この
とき、ＲＡＭ５２ｆからもデータが出力されているが、
このデータは選択されていないので、結果的に破棄され
ることになる。
【００７０】図８は、入力データバッファ部５２からデ
ータを読み出す際の様子を説明する図である。この図に
おいて、ＲＡＭ＃Ｍは図３に示すＲＡＭ５２ｅ〜５２ｇ
の何れかであり、また、ＲＡＭ＃Ｍ＋１はＲＡＭ＃Ｍの
次にデータが読み出されるＲＡＭを示している。なお、
本実施の形態ではＭ≦３である。
ータを読み出す際の様子を説明する図である。この図に
おいて、ＲＡＭ＃Ｍは図３に示すＲＡＭ５２ｅ〜５２ｇ
の何れかであり、また、ＲＡＭ＃Ｍ＋１はＲＡＭ＃Ｍの
次にデータが読み出されるＲＡＭを示している。なお、
本実施の形態ではＭ≦３である。
【００７１】この図に示すように、ＲＡＭ５２ｅ〜５２
ｇには、４倍オーバーサンプリングされたデータが書き
込まれているので、読み出し側で使用されるデータ量の
４倍のデータが格納されている。そこで、読み出す際に
は、図８に「○」で示すように、４つおきにデータを読
み出すことにより、データ量を削減する。この図では、
読み出し開始アドレスが０〜１０２３である場合におけ
るデータの読み出し位置をそれぞれ示してある。具体的
には、例えば、読み出し開始位置がアドレス“０”であ
る場合には、“０”、“４”、・・・、“１０１６”、
“１０２０”の順にデータが読み出される。
ｇには、４倍オーバーサンプリングされたデータが書き
込まれているので、読み出し側で使用されるデータ量の
４倍のデータが格納されている。そこで、読み出す際に
は、図８に「○」で示すように、４つおきにデータを読
み出すことにより、データ量を削減する。この図では、
読み出し開始アドレスが０〜１０２３である場合におけ
るデータの読み出し位置をそれぞれ示してある。具体的
には、例えば、読み出し開始位置がアドレス“０”であ
る場合には、“０”、“４”、・・・、“１０１６”、
“１０２０”の順にデータが読み出される。
【００７２】ところで、本実施の形態では、図７に示す
ように、逆拡散スロットを１６個の逆拡散トレーススロ
ットに分割して処理するので、ＲＡＭ５２ｅ〜５２ｇか
らは、通常（従来）の１６倍の速度でデータが読み出さ
れて出力される。例えば、データ読み出し時の処理クロ
ックは、データ書き込み時の処理クロック（通常）より
も１６倍大きい周波数の処理クロックとされる。このよ
うにして読み出されたデータのうち、偶数番目の逆拡散
トレーススロットＴＲ＃０，ＴＲ＃２，ＴＲ＃４，・・
・，ＴＲ＃１４については、通常の逆拡散処理が施され
る。また、奇数番目の逆拡散トレーススロットＴＲ＃
１，ＴＲ＃３，ＴＲ＃５，・・・，ＴＲ＃１５について
は、シンボル欠落防止用の補正処理を行う場合には、逆
拡散処理が実行され、それ以外の場合には処理を実行し
ない。
ように、逆拡散スロットを１６個の逆拡散トレーススロ
ットに分割して処理するので、ＲＡＭ５２ｅ〜５２ｇか
らは、通常（従来）の１６倍の速度でデータが読み出さ
れて出力される。例えば、データ読み出し時の処理クロ
ックは、データ書き込み時の処理クロック（通常）より
も１６倍大きい周波数の処理クロックとされる。このよ
うにして読み出されたデータのうち、偶数番目の逆拡散
トレーススロットＴＲ＃０，ＴＲ＃２，ＴＲ＃４，・・
・，ＴＲ＃１４については、通常の逆拡散処理が施され
る。また、奇数番目の逆拡散トレーススロットＴＲ＃
１，ＴＲ＃３，ＴＲ＃５，・・・，ＴＲ＃１５について
は、シンボル欠落防止用の補正処理を行う場合には、逆
拡散処理が実行され、それ以外の場合には処理を実行し
ない。
【００７３】具体的な動作について説明すると、偶数番
目の読み出し処理が実行された後、次の処理対象である
受信データの読み出し開始位置が同じ逆拡散スロット番
号を有している場合、即ち、図７に示すＴＲ＃７に示す
状態で次の処理対象の受信データが格納されている場
合、次の逆拡散スロットの処理では、ＲＡＭ＃Ｍは書き
込みの対象（現在はＲＡＭ＃Ｍ＋２が書き込みの対象）
となるので、ＲＡＭ＃Ｍに書き込まれたデータは削除さ
れてしまう。そこで、本実施の形態では、このようなデ
ータが存在する場合には、奇数番目の逆拡散トレースス
ロットにおいて、逆拡散処理してデータの欠落を防止す
る。
目の読み出し処理が実行された後、次の処理対象である
受信データの読み出し開始位置が同じ逆拡散スロット番
号を有している場合、即ち、図７に示すＴＲ＃７に示す
状態で次の処理対象の受信データが格納されている場
合、次の逆拡散スロットの処理では、ＲＡＭ＃Ｍは書き
込みの対象（現在はＲＡＭ＃Ｍ＋２が書き込みの対象）
となるので、ＲＡＭ＃Ｍに書き込まれたデータは削除さ
れてしまう。そこで、本実施の形態では、このようなデ
ータが存在する場合には、奇数番目の逆拡散トレースス
ロットにおいて、逆拡散処理してデータの欠落を防止す
る。
【００７４】このようにして、奇数番目の逆拡散トレー
ススロットにおいて、データ処理がなされた場合には、
次の逆拡散スロットにおいては逆拡散処理をする必要が
なくなるので、その場合には次回の偶数番目の逆拡散ト
レーススロットにおける処理はキャンセルされることに
なる（図７のＴＲ＃１２の破線参照）。なお、偶数番目
の逆拡散トレーススロットにおいてデータ処理を行うか
否かを判断するためには、読み出し開始位置が同じ逆拡
散スロット番号と等しいか否かを判定するようにすれば
よい。
ススロットにおいて、データ処理がなされた場合には、
次の逆拡散スロットにおいては逆拡散処理をする必要が
なくなるので、その場合には次回の偶数番目の逆拡散ト
レーススロットにおける処理はキャンセルされることに
なる（図７のＴＲ＃１２の破線参照）。なお、偶数番目
の逆拡散トレーススロットにおいてデータ処理を行うか
否かを判断するためには、読み出し開始位置が同じ逆拡
散スロット番号と等しいか否かを判定するようにすれば
よい。
【００７５】以上のようにして、入力データバッファ部
５２から読み出されたデータは、図４に示す逆拡散フィ
ンガ部５４に供給され、そこで逆拡散処理が実行され
る。即ち、逆拡散フィンガ部５４は、入力データバッフ
ァ部５２によって読み出されたデータを入力し、乗算回
路５４ｂに供給する。コード発生部５４ａは、制御部５
５から供給されるシンボル番号に対応するスクランブリ
ング符号とチャネライゼーション符号とが加算された逆
拡散符号を供給しているので、乗算回路５４ｂは入力デ
ータバッファ部５２によって読み出されたデータと、コ
ード発生部５４ａから供給された逆算符号とを順次乗算
して出力する。
５２から読み出されたデータは、図４に示す逆拡散フィ
ンガ部５４に供給され、そこで逆拡散処理が実行され
る。即ち、逆拡散フィンガ部５４は、入力データバッフ
ァ部５２によって読み出されたデータを入力し、乗算回
路５４ｂに供給する。コード発生部５４ａは、制御部５
５から供給されるシンボル番号に対応するスクランブリ
ング符号とチャネライゼーション符号とが加算された逆
拡散符号を供給しているので、乗算回路５４ｂは入力デ
ータバッファ部５２によって読み出されたデータと、コ
ード発生部５４ａから供給された逆算符号とを順次乗算
して出力する。
【００７６】加算回路５４ｃは、乗算回路５４ｂから出
力されたデータと、ＦＦ５４ｄに格納されているこれま
での演算値とを加算して出力する。ＦＦ５４ｄは、加算
回路５４ｃから出力された演算結果のデータを格納す
る。その結果、ＦＦ５４ｄの出力は、入力データバッフ
ァ部５２によって読み出されたデータと、コード発生部
５４ａから供給された逆拡散符号とを乗算した結果を積
分した値となる。
力されたデータと、ＦＦ５４ｄに格納されているこれま
での演算値とを加算して出力する。ＦＦ５４ｄは、加算
回路５４ｃから出力された演算結果のデータを格納す
る。その結果、ＦＦ５４ｄの出力は、入力データバッフ
ァ部５２によって読み出されたデータと、コード発生部
５４ａから供給された逆拡散符号とを乗算した結果を積
分した値となる。
【００７７】このようにして得られた積分値は、ＲＡＫ
Ｅ合成部５７に供給され、そこで、最大比合成されて復
調信号が生成される。以上に示したように、本発明の実
施の形態によれば、受信部５１と逆拡散フィンガ部５４
との間に入力データバッファ部５２を設けるとともに、
データを書き込む速度よりも読み出す速度が高くなるよ
うに設定し、逆拡散フィンガ部５４において時分割多重
処理を行うようにしたので、１個の逆拡散フィンガ部５
４により複数の逆拡散フィンガ部の役割を担うことが可
能になる。その結果、回路規模を縮小することが可能に
なる。
Ｅ合成部５７に供給され、そこで、最大比合成されて復
調信号が生成される。以上に示したように、本発明の実
施の形態によれば、受信部５１と逆拡散フィンガ部５４
との間に入力データバッファ部５２を設けるとともに、
データを書き込む速度よりも読み出す速度が高くなるよ
うに設定し、逆拡散フィンガ部５４において時分割多重
処理を行うようにしたので、１個の逆拡散フィンガ部５
４により複数の逆拡散フィンガ部の役割を担うことが可
能になる。その結果、回路規模を縮小することが可能に
なる。
【００７８】また、本実施の形態では、入力データバッ
ファ部５２からデータを読み出す際に、余剰な逆拡散ト
レーススロットを設け、補正処理が必要である場合には
この余剰なスロットにおいて処理するようにしたので、
シンボルの欠落を防止することが可能になる。
ファ部５２からデータを読み出す際に、余剰な逆拡散ト
レーススロットを設け、補正処理が必要である場合には
この余剰なスロットにおいて処理するようにしたので、
シンボルの欠落を防止することが可能になる。
【００７９】なお、以上の実施の形態においては、逆拡
散スロットを１６個の逆拡散トレーススロットに分割す
るようにしたが、本発明はこのような場合にのみ限定さ
れるものではないことはいうまでもない。
散スロットを１６個の逆拡散トレーススロットに分割す
るようにしたが、本発明はこのような場合にのみ限定さ
れるものではないことはいうまでもない。
【００８０】また、以上の実施の形態に示す回路の構成
は、ほんの一例であり、本発明がこのような場合のみに
限定されるものではないことはいうまでもない。次に、
図２に示す逆拡散フィンガ部５４の他の構成例について
説明する。
は、ほんの一例であり、本発明がこのような場合のみに
限定されるものではないことはいうまでもない。次に、
図２に示す逆拡散フィンガ部５４の他の構成例について
説明する。
【００８１】図９は、図２に示す逆拡散フィンガ部５４
の他の構成例を示す図である。この図に示す逆拡散フィ
ンガ部６０は、コード発生部６０ａ、乗算回路６０ｂ、
および、加算回路６０ｃとＦＦ回路６２−０〜６２−Ｎ
とセレクタ６３を具備するバッファ部６１によって構成
されている。
の他の構成例を示す図である。この図に示す逆拡散フィ
ンガ部６０は、コード発生部６０ａ、乗算回路６０ｂ、
および、加算回路６０ｃとＦＦ回路６２−０〜６２−Ｎ
とセレクタ６３を具備するバッファ部６１によって構成
されている。
【００８２】ここで、コード発生部６０ａは、制御部５
５から供給されるスタート信号がアクティブになった場
合には、シンボル番号に対応するスクランブリング符号
とチャネライゼーション符号とを加算した逆拡散符号を
生成して乗算回路６０ｂに供給する。
５から供給されるスタート信号がアクティブになった場
合には、シンボル番号に対応するスクランブリング符号
とチャネライゼーション符号とを加算した逆拡散符号を
生成して乗算回路６０ｂに供給する。
【００８３】乗算回路６０ｂは、入力データバッファ部
５２によって読み出されたデータと、コード発生部６０
ａから供給される逆拡散符号とを順次乗算して出力す
る。加算回路６０ｃは、乗算回路６０ｂから出力される
データと、バッファ部６１に格納されているデータとを
加算してバッファ部６１に供給する。
５２によって読み出されたデータと、コード発生部６０
ａから供給される逆拡散符号とを順次乗算して出力す
る。加算回路６０ｃは、乗算回路６０ｂから出力される
データと、バッファ部６１に格納されているデータとを
加算してバッファ部６１に供給する。
【００８４】バッファ部６１は、フィンガの個数に応じ
たＦＦ回路６２−０〜６２−Ｎ（本実施の形態ではＮ＝
７）を有しており、各フィンガに対応するデータの積分
値を格納し、セレクタ６３により所定のＦＦ回路の出力
を選択して出力する。
たＦＦ回路６２−０〜６２−Ｎ（本実施の形態ではＮ＝
７）を有しており、各フィンガに対応するデータの積分
値を格納し、セレクタ６３により所定のＦＦ回路の出力
を選択して出力する。
【００８５】次に、以上の逆拡散フィンガ部６０の動作
について説明する。この実施の形態では、入力データバ
ッファ部５２は、図６（Ｂ）の場合の半分のデータ（２
５６ｃｈｉｐの半分の１２８ｃｈｉｐのデータ）を読み
出して出力する。先ず、第１番目のフィンガに対応する
データの読み出しが開始されると、セレクタ６３は制御
部５５から供給されるフィンガ番号を参照し、ＦＦ回路
６２−０の出力を選択する。その結果、ＦＦ回路６２−
０には、第１のフィンガに対応する１２８ｃｈｉｐのデ
ータと逆拡散符号とが乗算された後、乗算された値が積
分された結果が格納される。
について説明する。この実施の形態では、入力データバ
ッファ部５２は、図６（Ｂ）の場合の半分のデータ（２
５６ｃｈｉｐの半分の１２８ｃｈｉｐのデータ）を読み
出して出力する。先ず、第１番目のフィンガに対応する
データの読み出しが開始されると、セレクタ６３は制御
部５５から供給されるフィンガ番号を参照し、ＦＦ回路
６２−０の出力を選択する。その結果、ＦＦ回路６２−
０には、第１のフィンガに対応する１２８ｃｈｉｐのデ
ータと逆拡散符号とが乗算された後、乗算された値が積
分された結果が格納される。
【００８６】第１のフィンガに対する処理が終了する
と、セレクタ６３はＦＦ回路６２−１の出力を選択し、
前述の場合と同様の処理を実行する。その結果、ＦＦ回
路６２−１には第２のフィンガに対応する１２８ｃｈｉ
ｐのデータと逆拡散符号とが乗算された後、乗算された
値が積分された結果が格納される。
と、セレクタ６３はＦＦ回路６２−１の出力を選択し、
前述の場合と同様の処理を実行する。その結果、ＦＦ回
路６２−１には第２のフィンガに対応する１２８ｃｈｉ
ｐのデータと逆拡散符号とが乗算された後、乗算された
値が積分された結果が格納される。
【００８７】同様の処理が８回繰り返され、ＦＦ回路６
２−０〜６２−Ｎには、第１〜第Ｎ＋１のフィンガに対
応する１２８ｃｈｉｐのデータと、逆拡散符号とが乗算
された後、乗算された値が積分された結果がそれぞれ格
納されることになる。このようにして全てのフィンガに
対応するデータが読み出されると、入力データバッファ
部５２の読み出しが完了した領域については、次のデー
タを書き込むことが可能になる。
２−０〜６２−Ｎには、第１〜第Ｎ＋１のフィンガに対
応する１２８ｃｈｉｐのデータと、逆拡散符号とが乗算
された後、乗算された値が積分された結果がそれぞれ格
納されることになる。このようにして全てのフィンガに
対応するデータが読み出されると、入力データバッファ
部５２の読み出しが完了した領域については、次のデー
タを書き込むことが可能になる。
【００８８】次に、逆拡散スロットの後半部分に対応す
るデータが１２８ｃｈｉｐずつ読み出され、前述の場合
と同様の処理によって逆拡散処理が施される。例えば、
最初の処理では、第１番目のフィンガに対応するデータ
が読み出されて出力される。このとき、逆拡散フィンガ
部６０ではセレクタ６３によってＦＦ回路６２−０の出
力が選択されており、ＦＦ回路６２−０には前半の１２
８ｃｈｉｐに対する演算結果が残っているので、後半の
１２８ｃｈｉｐに対応するデータに対する演算結果が累
積的に加算されることになる。その結果、逆拡散スロッ
トを構成する２５６ｃｈｉｐ全てのデータに対する逆拡
散処理の結果が得られる。
るデータが１２８ｃｈｉｐずつ読み出され、前述の場合
と同様の処理によって逆拡散処理が施される。例えば、
最初の処理では、第１番目のフィンガに対応するデータ
が読み出されて出力される。このとき、逆拡散フィンガ
部６０ではセレクタ６３によってＦＦ回路６２−０の出
力が選択されており、ＦＦ回路６２−０には前半の１２
８ｃｈｉｐに対する演算結果が残っているので、後半の
１２８ｃｈｉｐに対応するデータに対する演算結果が累
積的に加算されることになる。その結果、逆拡散スロッ
トを構成する２５６ｃｈｉｐ全てのデータに対する逆拡
散処理の結果が得られる。
【００８９】第１のフィンガに対する処理が終了する
と、セレクタ６３はＦＦ回路６２−１の出力を選択し、
前述の場合と同様の処理により、第２のフィンガに対応
するデータに対する逆拡散処理の結果が得られる。
と、セレクタ６３はＦＦ回路６２−１の出力を選択し、
前述の場合と同様の処理により、第２のフィンガに対応
するデータに対する逆拡散処理の結果が得られる。
【００９０】同様の処理は、第２〜第Ｎ＋１のフィンガ
に対応するデータに対しても実行され、第１〜第Ｎ＋１
のフィンガに対応するデータに対する逆拡散処理の結果
を得る。
に対応するデータに対しても実行され、第１〜第Ｎ＋１
のフィンガに対応するデータに対する逆拡散処理の結果
を得る。
【００９１】以上の実施の形態によれば、１２８ｃｈｉ
ｐ単位で入力データバッファ部５２からデータを読み出
すようにしたので、入力データバッファ部５２が具備す
るＲＡＭ５２ｅ〜５２ｇの記憶容量を半分に減少させる
ことが可能になる。
ｐ単位で入力データバッファ部５２からデータを読み出
すようにしたので、入力データバッファ部５２が具備す
るＲＡＭ５２ｅ〜５２ｇの記憶容量を半分に減少させる
ことが可能になる。
【００９２】
【発明の効果】以上説明したように本発明では、複数の
マルチパス成分を有するＣＤＭＡ方式の信号を受信する
受信装置において、ＣＤＭＡ方式の信号を受信する受信
部と、受信部によって受信された信号を記憶する記憶部
と、記憶部に記憶された受信信号に含まれる各マルチパ
ス成分を逆拡散符号を用いて復調する復調部と、復調部
を時分割多重化処理させ、全マルチパス成分を復調させ
るための制御を行う制御部と、復調部の出力を最大比合
成して復調信号を生成するＲＡＫＥ合成部と、を設ける
ようにしたので、シンボルの欠落が発生することを防止
できる。
マルチパス成分を有するＣＤＭＡ方式の信号を受信する
受信装置において、ＣＤＭＡ方式の信号を受信する受信
部と、受信部によって受信された信号を記憶する記憶部
と、記憶部に記憶された受信信号に含まれる各マルチパ
ス成分を逆拡散符号を用いて復調する復調部と、復調部
を時分割多重化処理させ、全マルチパス成分を復調させ
るための制御を行う制御部と、復調部の出力を最大比合
成して復調信号を生成するＲＡＫＥ合成部と、を設ける
ようにしたので、シンボルの欠落が発生することを防止
できる。
【００９３】また、複数のマルチパス成分を有するＣＤ
ＭＡ方式の信号を処理する半導体装置において、ＣＤＭ
Ａ方式の信号を受信する受信部と、受信部によって受信
された信号を記憶する記憶部と、記憶部に記憶されたＣ
ＤＭＡ方式の信号に含まれる各マルチパス成分を逆拡散
符号を用いて復調する復調部と、復調部を時分割多重化
処理させ、全マルチパス成分を復調させるための制御を
行う制御部と、復調部の出力を最大比合成して復調信号
を生成するＲＡＫＥ合成部と、を設けるようにしたの
で、半導体装置のサイズを小型化することが可能にな
る。
ＭＡ方式の信号を処理する半導体装置において、ＣＤＭ
Ａ方式の信号を受信する受信部と、受信部によって受信
された信号を記憶する記憶部と、記憶部に記憶されたＣ
ＤＭＡ方式の信号に含まれる各マルチパス成分を逆拡散
符号を用いて復調する復調部と、復調部を時分割多重化
処理させ、全マルチパス成分を復調させるための制御を
行う制御部と、復調部の出力を最大比合成して復調信号
を生成するＲＡＫＥ合成部と、を設けるようにしたの
で、半導体装置のサイズを小型化することが可能にな
る。
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の構成例を示す図である。
【図３】図２に示す入力データバッファ部の詳細な構成
例を示す図である。
例を示す図である。
【図４】図２に示す逆拡散フィンガ部の詳細な構成例を
示す図である。
示す図である。
【図５】図２に示す制御部の詳細な構成例を示す図であ
る。
る。
【図６】仮想無線スロット、逆拡散スロット、逆拡散ト
レーススロットの関係を示す図である。
レーススロットの関係を示す図である。
【図７】シンボル欠落を防止するための処理の詳細を説
明するための図である。
明するための図である。
【図８】図２に示す入力データバッファ部からデータを
読み出す際の様子を説明する図である。
読み出す際の様子を説明する図である。
【図９】図２に示す逆拡散フィンガ部の他の構成例を示
す図である。
す図である。
【図１０】従来のＲＡＫＥ合成部を含む受信装置の構成
ブロック図である。
ブロック図である。
【図１１】基地局から送信された電波がマルチパスを経
由した後の電力と時間との関係を示す図である。
由した後の電力と時間との関係を示す図である。
【図１２】所定のフィンガにおいて、受信信号のタイミ
ングが進み側へ大きく変動した場合の様子を説明するた
めの図である。
ングが進み側へ大きく変動した場合の様子を説明するた
めの図である。
１ アンテナ
２ 受信部
３ 制御部
４−０〜４−Ｎ フィンガ
５ ＲＡＫＥ合成部
２０ アンテナ
２１ 受信部
２２ 記憶部
２３ 復調部
２４ 制御部
２５ ＲＡＫＥ合成部
５０ アンテナ
５１ 受信部
５２ 入力データバッファ部
５２ａ デコーダ
５２ｂ〜５２ｄ セレクタ
５２ｅ〜５２ｇ ＲＡＭ
５２ｈ セレクタ
５３ フリーランカウンタ
５４ 逆拡散フィンガ部
５４ａ コード発生部
５４ｂ 乗算回路
５４ｃ 加算回路
５４ｄ ＦＦ回路
５５ 制御部
５５ａ 外部レジスタ
５５ｂ テーブル
５５ｃ マイクロスケジューラ
５６ タイミング検出部
５７ ＲＡＫＥ合成部
６０ 逆拡散フィンガ部
６０ａ コード発生部
６０ｂ 乗算回路
６０ｃ 加算回路
６１ バッファ部
６２−０〜６２−Ｎ ＦＦ回路
６３ セレクタ
【手続補正書】
【提出日】平成１４年４月３日（２００２．４．３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】続いて、復調部２３は、制御部２４から供
給されたアドレス値“００１２”および“００５８”に
対応するアドレス“００１２”および“００５８”から
データを書き込み速度の３倍の速度でそれぞれ読み出
し、逆拡散符号を乗算することにより復調する。
給されたアドレス値“００１２”および“００５８”に
対応するアドレス“００１２”および“００５８”から
データを書き込み速度の３倍の速度でそれぞれ読み出
し、逆拡散符号を乗算することにより復調する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】マイクロスケジューラ５５ｃは、フリーラ
ンカウンタ５３から供給されるカウント値を参照し、書
き込みポインタを生成するとともに、フリーランカウン
タ５３のカウント値とテーブル５５ｂに格納されている
タイミング情報から、読み出しポインタを生成して入力
データバッファ部５２に供給する。
ンカウンタ５３から供給されるカウント値を参照し、書
き込みポインタを生成するとともに、フリーランカウン
タ５３のカウント値とテーブル５５ｂに格納されている
タイミング情報から、読み出しポインタを生成して入力
データバッファ部５２に供給する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正内容】
【００７１】この図に示すように、ＲＡＭ５２ｅ〜５２
ｇには、４倍オーバーサンプリングされたデータが書き
込まれているので、読み出し側で使用されるデータ量の
４倍のデータが格納されている。そこで、読み出す際に
は、図８に「○」で示すように、３つおきにデータを読
み出すことにより、データ量を削減する。この図では、
読み出し開始アドレスが０〜１０２３である場合におけ
るデータの読み出し位置をそれぞれ示してある。具体的
には、例えば、読み出し開始位置がアドレス“０”であ
る場合には、“０”、“４”、・・・、“１０１６”、
“１０２０”の順にデータが読み出される。
ｇには、４倍オーバーサンプリングされたデータが書き
込まれているので、読み出し側で使用されるデータ量の
４倍のデータが格納されている。そこで、読み出す際に
は、図８に「○」で示すように、３つおきにデータを読
み出すことにより、データ量を削減する。この図では、
読み出し開始アドレスが０〜１０２３である場合におけ
るデータの読み出し位置をそれぞれ示してある。具体的
には、例えば、読み出し開始位置がアドレス“０”であ
る場合には、“０”、“４”、・・・、“１０１６”、
“１０２０”の順にデータが読み出される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正内容】
【００７５】以上のようにして、入力データバッファ部
５２から読み出されたデータは、図４に示す逆拡散フィ
ンガ部５４に供給され、そこで逆拡散処理が実行され
る。即ち、逆拡散フィンガ部５４は、入力データバッフ
ァ部５２によって読み出されたデータを入力し、乗算回
路５４ｂに供給する。コード発生部５４ａは、制御部５
５から供給されるシンボル番号に対応するスクランブリ
ング符号とチャネライゼーション符号とが加算された逆
拡散符号を供給しているので、乗算回路５４ｂは入力デ
ータバッファ部５２によって読み出されたデータと、コ
ード発生部５４ａから供給された逆拡散符号とを順次乗
算して出力する。
５２から読み出されたデータは、図４に示す逆拡散フィ
ンガ部５４に供給され、そこで逆拡散処理が実行され
る。即ち、逆拡散フィンガ部５４は、入力データバッフ
ァ部５２によって読み出されたデータを入力し、乗算回
路５４ｂに供給する。コード発生部５４ａは、制御部５
５から供給されるシンボル番号に対応するスクランブリ
ング符号とチャネライゼーション符号とが加算された逆
拡散符号を供給しているので、乗算回路５４ｂは入力デ
ータバッファ部５２によって読み出されたデータと、コ
ード発生部５４ａから供給された逆拡散符号とを順次乗
算して出力する。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金杉 雅己
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 山田 良和
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 疋田 真大
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5K022 EE01 EE31
Claims (9)
- 【請求項１】 複数のマルチパス成分を有するＣＤＭＡ
方式の信号を受信する受信装置において、 ＣＤＭＡ方式の信号を受信する受信部と、 前記受信部によって受信された信号を記憶する記憶部
と、 前記記憶部に記憶された受信信号に含まれる各マルチパ
ス成分を逆拡散符号を用いて復調する復調部と、 前記復調部を時分割多重化処理させ、全マルチパス成分
を復調させるための制御を行う制御部と、 前記復調部の出力を最大比合成して復調信号を生成する
ＲＡＫＥ合成部と、 を有することを特徴とする受信装置。 - 【請求項２】 前記復調部は、前記記憶部において、各
マルチパス成分の遅延時間に応じたアドレスから受信信
号を読み出すことにより、それぞれのマルチパス成分を
復調することを特徴とする請求項１記載の受信装置。 - 【請求項３】 前記復調部は、前記記憶部への書き込み
速度の少なくともＮ（≧１）倍の速度で信号を読み出し
て逆拡散符号を用いて復調することにより、Ｎ倍の多重
化処理を行うことを特徴とする請求項１記載の受信装
置。 - 【請求項４】 前記読み出し時の処理クロックは、前記
記憶部への書き込み時の処理クロックよりも少なくとも
Ｎ倍大きい周波数を有する請求項３記載の受信装置。 - 【請求項５】 前記復調部は、前記記憶部からの読み出
しタイミングを２Ｎ個のタイムスロットに分割し、Ｎ個
のタイムスロットを通常の逆拡散処理に割り当て、残り
のＮ個のタイムスロットを前記受信信号のタイミング変
動時のシンボル再生欠落防止のための逆拡散処理に割り
当てることを特徴とする請求項１記載の受信装置。 - 【請求項６】 前記復調部は、前記記憶部への書き込み
速度が前記受信信号の信号速度Ｎとオーバーサンプリン
グ数ＬとによりＮ×Ｌによって表される場合に、前記記
憶部からの読み出し速度をＮ×Ｍに設定することによ
り、Ｍ倍の多重化処理を実行することを特徴とする請求
項１記載の受信装置。 - 【請求項７】 前記復調部は、積分用の記憶回路をＮ個
有しており、Ｎ個のマルチパス成分の復調を並行して行
うことが可能であることを特徴とする請求項１記載の受
信装置。 - 【請求項８】 前記復調部は、逆拡散スロットを構成す
る複数のシンボルを、複数回に分けて演算することによ
り、前記記憶部の記憶容量を削減することが可能である
ことを特徴とする請求項７記載の受信装置。 - 【請求項９】 複数のマルチパス成分を有するＣＤＭＡ
方式の信号を処理する半導体装置において、 ＣＤＭＡ方式の信号を受信する受信部と、 前記受信部によって受信された信号を記憶する記憶部
と、 前記記憶部に記憶されたＣＤＭＡ方式の信号に含まれる
各マルチパス成分を逆拡散符号を用いて復調する復調部
と、 前記復調部を時分割多重化処理させ、全マルチパス成分
を復調させるための制御を行う制御部と、 前記復調部の出力を最大比合成して復調信号を生成する
ＲＡＫＥ合成部と、 を有することを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310345A JP3871540B2 (ja) | 2001-10-05 | 2001-10-05 | 受信装置および半導体装置 |
| EP20020251992 EP1300961B1 (en) | 2001-10-05 | 2002-03-20 | Receiving unit and semiconductor device |
| US10/105,191 US7035318B2 (en) | 2001-10-05 | 2002-03-26 | Receiving unit and semiconductor device |
| CNB021059683A CN1208919C (zh) | 2001-10-05 | 2002-04-12 | 接收装置和半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310345A JP3871540B2 (ja) | 2001-10-05 | 2001-10-05 | 受信装置および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115821A true JP2003115821A (ja) | 2003-04-18 |
| JP3871540B2 JP3871540B2 (ja) | 2007-01-24 |
Family
ID=19129334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001310345A Expired - Fee Related JP3871540B2 (ja) | 2001-10-05 | 2001-10-05 | 受信装置および半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7035318B2 (ja) |
| EP (1) | EP1300961B1 (ja) |
| JP (1) | JP3871540B2 (ja) |
| CN (1) | CN1208919C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009519674A (ja) * | 2005-12-14 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | スペクトル拡散受信機において使用されるオンデマンド逆拡散処理 |
| JP2009278271A (ja) * | 2008-05-13 | 2009-11-26 | Fujitsu Ltd | Ｒａｋｅ受信機、基地局装置、受信制御方法および受信制御プログラム |
| US7822106B2 (en) | 2001-12-27 | 2010-10-26 | Interdigital Technology Corporation | Enhanced rake structure |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103091B2 (en) * | 2002-05-07 | 2006-09-05 | Stmicroelectronics, Inc. | Common data path rake receiver for a CDMA demodulator circuit |
| US20040071199A1 (en) * | 2002-07-03 | 2004-04-15 | Commasic, Inc. | Virtual finger method and apparatus for processing digital communication signals |
| CN101127973B (zh) * | 2006-12-18 | 2011-11-02 | 浙江华立通信集团有限公司 | Td-scdma/3g/4g终端多径接收合并器 |
| EP1976138A3 (en) * | 2007-03-30 | 2009-05-20 | MediaTek, Inc | Time shared rake fingers and path searcher |
| CN103546193B (zh) * | 2012-07-09 | 2017-02-08 | 中兴通讯股份有限公司 | 重构处理方法及装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5682403A (en) * | 1995-05-04 | 1997-10-28 | Wavelink Communications | Spread spectrum communication network signal processor |
| FR2737362B1 (fr) * | 1995-07-25 | 1997-10-10 | Matra Communication | Procede de selection des retards de propagation retenus pour recevoir des messages transmis par radiocommunication a etalement de spectre |
| JP2820918B2 (ja) * | 1996-03-08 | 1998-11-05 | 株式会社ワイ・アール・ピー移動通信基盤技術研究所 | スペクトル拡散通信装置 |
| US5903550A (en) * | 1997-01-02 | 1999-05-11 | Motorola, Inc. | Method and system for parallel demodulation of multiple chips of a CDMA signal |
| JP3680592B2 (ja) * | 1998-10-30 | 2005-08-10 | 株式会社日立製作所 | 通信装置 |
| EP1107471B1 (en) * | 1999-12-10 | 2006-03-08 | Lucent Technologies Inc. | Time division multiplexed rake finger for W-CDMA |
| JP3414353B2 (ja) * | 2000-03-15 | 2003-06-09 | 日本電気株式会社 | Ｃｄｍａ復調装置及びその方法 |
| WO2002011387A1 (en) * | 2000-07-31 | 2002-02-07 | Morphics Technology, Inc. | Apparatus and methods for sample selection and reuse of rake fingers in spread spectrum systems |
-
2001
- 2001-10-05 JP JP2001310345A patent/JP3871540B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-20 EP EP20020251992 patent/EP1300961B1/en not_active Expired - Fee Related
- 2002-03-26 US US10/105,191 patent/US7035318B2/en not_active Expired - Lifetime
- 2002-04-12 CN CNB021059683A patent/CN1208919C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7822106B2 (en) | 2001-12-27 | 2010-10-26 | Interdigital Technology Corporation | Enhanced rake structure |
| JP2009519674A (ja) * | 2005-12-14 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | スペクトル拡散受信機において使用されるオンデマンド逆拡散処理 |
| JP2009278271A (ja) * | 2008-05-13 | 2009-11-26 | Fujitsu Ltd | Ｒａｋｅ受信機、基地局装置、受信制御方法および受信制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030067965A1 (en) | 2003-04-10 |
| CN1208919C (zh) | 2005-06-29 |
| CN1411193A (zh) | 2003-04-16 |
| JP3871540B2 (ja) | 2007-01-24 |
| US7035318B2 (en) | 2006-04-25 |
| EP1300961A3 (en) | 2004-12-01 |
| EP1300961A2 (en) | 2003-04-09 |
| EP1300961B1 (en) | 2014-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7616680B2 (en) | Method for processing data in a spread spectrum system | |
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| JP3680592B2 (ja) | 通信装置 | |
| KR100888837B1 (ko) | 개량형 레이크 구조체 | |
| JP2003115821A (ja) | 受信装置および半導体装置 | |
| KR100480302B1 (ko) | 레이크 수신기의 다중 복조 경로간의 자원 공유 장치 및 수신 방법 | |
| US6480527B1 (en) | CDMA demodulating method and demodulator | |
| US6985468B2 (en) | Memory circuit and coherent detection circuit | |
| EP1908177B1 (en) | Correlator for primary cell search using memory architecture | |
| US7236516B2 (en) | RAKE receiver device | |
| JP2001223611A (ja) | 受信装置 | |
| JP2001223614A (ja) | コンバイナ | |
| JP4012444B2 (ja) | 遅延プロファイル作成方法および遅延プロファイル作成装置 | |
| US6977918B2 (en) | Method and apparatus for processing a signal received in a high data rate communication system | |
| US6834074B2 (en) | Method of time tracking in a vector correlator based rake receiver | |
| JP2002164812A (ja) | スペクトラム拡散通信用パスサーチ回路 | |
| JP3398708B2 (ja) | スペクトル拡散受信装置 | |
| JP2002009663A (ja) | スペクトラム拡散通信用受信機 | |
| JP2000312166A (ja) | Ｃｄｍａ通信方式における相関器及び復調回路 | |
| JP2000286768A (ja) | Ｃｄｍａ移動局装置 | |
| KR100228012B1 (ko) | 메모리를 이용한 심볼 결합 장치 및 그 방법 | |
| JP2001332997A (ja) | 受信機および逆拡散符号生成方法 | |
| JP2003204289A (ja) | 無線受信装置および無線受信装置を用いた携帯無線端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |