JP2003110302A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JP2003110302A JP2003110302A JP2001306054A JP2001306054A JP2003110302A JP 2003110302 A JP2003110302 A JP 2003110302A JP 2001306054 A JP2001306054 A JP 2001306054A JP 2001306054 A JP2001306054 A JP 2001306054A JP 2003110302 A JP2003110302 A JP 2003110302A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- conductor pattern
- switch diode
- signal transmission
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 230000008054 signal transmission Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 スイッチダイオードをオフにした場合、信号
遮断の効果を大きくする。 【解決手段】 二つの信号伝送ライン２、３を形成した
絶縁基板１と、絶縁基板上１に搭載されると共に二つの
信号伝送ライン２、３間に直列に介挿され、アノード端
子４ａとカソード端子４ｂとがそれぞれ二つ信号伝送ラ
イン２、３に接続され、オン又はオフに切り替えられる
スイッチダイオード４とを備え、絶縁基板１におけるス
イッチダイオード４の搭載面にはスイッチダイオード４
の下側に導体パターン１ａを形成し、導体パターン１ａ
を接地し、アノード端子４ａ及びカソード端子４ｂと導
体パターン１ａとの間に浮遊容量を形成した。
遮断の効果を大きくする。 【解決手段】 二つの信号伝送ライン２、３を形成した
絶縁基板１と、絶縁基板上１に搭載されると共に二つの
信号伝送ライン２、３間に直列に介挿され、アノード端
子４ａとカソード端子４ｂとがそれぞれ二つ信号伝送ラ
イン２、３に接続され、オン又はオフに切り替えられる
スイッチダイオード４とを備え、絶縁基板１におけるス
イッチダイオード４の搭載面にはスイッチダイオード４
の下側に導体パターン１ａを形成し、導体パターン１ａ
を接地し、アノード端子４ａ及びカソード端子４ｂと導
体パターン１ａとの間に浮遊容量を形成した。
Description
【０００１】
【発明の属する技術分野】この発明は、オン又はオフす
るスイッチダイオードによって信号を通過又は遮断する
スイッチ回路に関する。
るスイッチダイオードによって信号を通過又は遮断する
スイッチ回路に関する。
【０００２】
【従来の技術】従来のスイッチ回路の構成を図６に示
す。絶縁基板２１上に信号伝送用の二つの導体パターン
２２、２３が形成される。また、各導体パターン２２、
２３の端部にはそれぞれ対向する接続ランド２２ａ、２
３ａが設けられる。スイッチダイオード２４は絶縁基板
２１上に搭載され、アノード端子２４ａは接続ランド２
２ａに、カソード端子２４ｂは接続ランド２３ａにそれ
ぞれ半田接続される。
す。絶縁基板２１上に信号伝送用の二つの導体パターン
２２、２３が形成される。また、各導体パターン２２、
２３の端部にはそれぞれ対向する接続ランド２２ａ、２
３ａが設けられる。スイッチダイオード２４は絶縁基板
２１上に搭載され、アノード端子２４ａは接続ランド２
２ａに、カソード端子２４ｂは接続ランド２３ａにそれ
ぞれ半田接続される。
【０００３】そして、スイッチダイオード２４が図示し
ない電圧切替回路によってオンされると、一方の導体パ
ターン２２に入力されている信号がスイッチダイオード
２４を介して他方の導体パターン２３に伝送される。ま
た、スイッチダイオードがオフされると、信号の伝送が
遮断される。
ない電圧切替回路によってオンされると、一方の導体パ
ターン２２に入力されている信号がスイッチダイオード
２４を介して他方の導体パターン２３に伝送される。ま
た、スイッチダイオードがオフされると、信号の伝送が
遮断される。
【０００４】
【発明が解決しようとする課題】従来のスイッチ回路で
は、スイッチダイオードはその等価回路を図７に示すよ
うに、ＰＮ接合部に介在する接合容量Ｃｊと、アノード
端子２４ａのインダクタンスＬａ、カソード端子２４ｂ
のインダクタンスＬｂと、各端子２４ａ、２４ｂ間に介
在する浮遊容量Ｃｓとを有している。そのため、図８に
示すようにスイッチダイオード２４をオフにした場合に
はハイパスフィルタの特性を有し、高い周波数の信号Ｓ
を高いレベルで伝送してしまうという問題があった。
は、スイッチダイオードはその等価回路を図７に示すよ
うに、ＰＮ接合部に介在する接合容量Ｃｊと、アノード
端子２４ａのインダクタンスＬａ、カソード端子２４ｂ
のインダクタンスＬｂと、各端子２４ａ、２４ｂ間に介
在する浮遊容量Ｃｓとを有している。そのため、図８に
示すようにスイッチダイオード２４をオフにした場合に
はハイパスフィルタの特性を有し、高い周波数の信号Ｓ
を高いレベルで伝送してしまうという問題があった。
【０００５】そこで、本発明では、スイッチダイオード
をオフにした場合、信号遮断の効果を大きくすることを
目的とする。
をオフにした場合、信号遮断の効果を大きくすることを
目的とする。
【０００６】
【課題を解決するための手段】本発明では、上記課題を
解決するため、二つの信号伝送ラインを形成した絶縁基
板と、前記絶縁基板上に搭載されると共に前記二つの信
号伝送ライン間に直列に介挿され、アノード端子とカソ
ード端子とがそれぞれ前記二つ信号伝送ラインに接続さ
れ、オン又はオフに切り替えられるスイッチダイオード
とを備え、前記絶縁基板における前記スイッチダイオー
ドの搭載面には前記スイッチダイオードの下側に導体パ
ターンを形成し、前記導体パターンを接地した。
解決するため、二つの信号伝送ラインを形成した絶縁基
板と、前記絶縁基板上に搭載されると共に前記二つの信
号伝送ライン間に直列に介挿され、アノード端子とカソ
ード端子とがそれぞれ前記二つ信号伝送ラインに接続さ
れ、オン又はオフに切り替えられるスイッチダイオード
とを備え、前記絶縁基板における前記スイッチダイオー
ドの搭載面には前記スイッチダイオードの下側に導体パ
ターンを形成し、前記導体パターンを接地した。
【０００７】また、前記導体パターンは前記スイッチダ
イオードの二つの端子を結ぶ方向と直交して前記スイッ
チダイオードの両側に導出され、前記導体パターンを前
記スイッチダイオードの両側において接地した。
イオードの二つの端子を結ぶ方向と直交して前記スイッ
チダイオードの両側に導出され、前記導体パターンを前
記スイッチダイオードの両側において接地した。
【０００８】また、前記絶縁基板には前記搭載面とは反
対面に接地導体を形成し、前記導体パターンに接続され
たスルーホールを前記スイッチダイオードの両側に設
け、前記スルーホールを介して前記導体パターンを前記
接地導体に接続した。
対面に接地導体を形成し、前記導体パターンに接続され
たスルーホールを前記スイッチダイオードの両側に設
け、前記スルーホールを介して前記導体パターンを前記
接地導体に接続した。
【０００９】
【発明の実施の形態】図１及び図２に本発明のスイッチ
回路を示す。絶縁基板１上に導体パターンで形成した二
つの信号伝送ライン２、３が設けられる。また、各信号
伝送ライン２、３の端部にはそれぞれ対向する接続ラン
ド２ａ、３ａが設けられる。スイッチダイオード４は絶
縁基板１上に搭載され、アノード端子４ａは接続ランド
２ａに、カソード端子４ｂは接続ランド３ａにそれぞれ
半田接続される。
回路を示す。絶縁基板１上に導体パターンで形成した二
つの信号伝送ライン２、３が設けられる。また、各信号
伝送ライン２、３の端部にはそれぞれ対向する接続ラン
ド２ａ、３ａが設けられる。スイッチダイオード４は絶
縁基板１上に搭載され、アノード端子４ａは接続ランド
２ａに、カソード端子４ｂは接続ランド３ａにそれぞれ
半田接続される。
【００１０】そして、スイッチダイオード４が図示しな
い電圧切替回路によってオンされると、一方の信号伝送
ライン２に入力されている信号がスイッチダイオード４
を介して他方の信号伝送ライン３に伝送される。また、
スイッチダイオード４がオフされると、信号の伝送が遮
断される。
い電圧切替回路によってオンされると、一方の信号伝送
ライン２に入力されている信号がスイッチダイオード４
を介して他方の信号伝送ライン３に伝送される。また、
スイッチダイオード４がオフされると、信号の伝送が遮
断される。
【００１１】また、スイッチダイオード４の下側には絶
縁基板１上に導体パターン１ａが形成される。導体パタ
ーン１ａはスイッチダイオード４のアノード端子４ａ、
カソード端子４ｂを結ぶ方向と直交してスイッチダイオ
ード４の本体４ｃの両側まで導出される。また、図２に
示すように、絶縁基板１の下面には接地された接地パタ
ーン１ｂが形成されている。そして、スイッチダイオー
ド４の本体４ｃの両側にスルーホール１ｃ、１ｄがそれ
ぞれ設けられ、このスルーホール１ｃ、１ｄを介して導
体パターン１ａが接地パターン１ｂに接続される。
縁基板１上に導体パターン１ａが形成される。導体パタ
ーン１ａはスイッチダイオード４のアノード端子４ａ、
カソード端子４ｂを結ぶ方向と直交してスイッチダイオ
ード４の本体４ｃの両側まで導出される。また、図２に
示すように、絶縁基板１の下面には接地された接地パタ
ーン１ｂが形成されている。そして、スイッチダイオー
ド４の本体４ｃの両側にスルーホール１ｃ、１ｄがそれ
ぞれ設けられ、このスルーホール１ｃ、１ｄを介して導
体パターン１ａが接地パターン１ｂに接続される。
【００１２】以上の構成によって、スイッチダイオード
４と接地パターン１ａとを含む等価回路は図３にように
示される。先ず、スイッチダイオード４は、ＰＮ接合部
に介在する接合容量Ｃｊと、アノード端子４ａのインダ
クタンスＬａ、カソード端子４ｂのインダクタンスＬｂ
と、各端子４ａ、４ｂ間に介在する浮遊容量Ｃｓとを有
している。また、導体パターンがスイッチダイオードの
下側に存在することによって、インダクタンスＬａを有
するアノード端子４ａの両端において導体パターン１ａ
との間に浮遊容量Ｃａ１、Ｃａ２が介在し、同様に、イ
ンダクタンスＬｂを有するカソード端子４ｂの両端にお
いて導体パターン１ａとの間に浮遊容量Ｃｂ１、Ｃｂ２
が介在する。
４と接地パターン１ａとを含む等価回路は図３にように
示される。先ず、スイッチダイオード４は、ＰＮ接合部
に介在する接合容量Ｃｊと、アノード端子４ａのインダ
クタンスＬａ、カソード端子４ｂのインダクタンスＬｂ
と、各端子４ａ、４ｂ間に介在する浮遊容量Ｃｓとを有
している。また、導体パターンがスイッチダイオードの
下側に存在することによって、インダクタンスＬａを有
するアノード端子４ａの両端において導体パターン１ａ
との間に浮遊容量Ｃａ１、Ｃａ２が介在し、同様に、イ
ンダクタンスＬｂを有するカソード端子４ｂの両端にお
いて導体パターン１ａとの間に浮遊容量Ｃｂ１、Ｃｂ２
が介在する。
【００１３】この結果、浮遊容量Ｃａ１とインダクタン
スＬａと浮遊容量Ｃａ２とによってローパスフィルタ５
が構成され、同様に、浮遊容量Ｃｂ１とインダクタンス
Ｌｂと浮遊容量Ｃｂ２とによってローパスフィルタ６が
構成される。
スＬａと浮遊容量Ｃａ２とによってローパスフィルタ５
が構成され、同様に、浮遊容量Ｃｂ１とインダクタンス
Ｌｂと浮遊容量Ｃｂ２とによってローパスフィルタ６が
構成される。
【００１４】このため、スイッチダイオード４がオフと
なった場合には信号伝送ライン２、３間の伝送特性は図
４に示すように、低い周波数ではスイッチダイオード４
で減衰し、高い周波数ではローパスフィルタ５、６で減
衰する形となり、結果として高い周波数の信号Ｓを十分
に減衰することができる。
なった場合には信号伝送ライン２、３間の伝送特性は図
４に示すように、低い周波数ではスイッチダイオード４
で減衰し、高い周波数ではローパスフィルタ５、６で減
衰する形となり、結果として高い周波数の信号Ｓを十分
に減衰することができる。
【００１５】以上に述べたスイッチ回路におけるスイッ
チダイオード４を四個（４−１乃至４−４）用いて図５
に示すようにブリッジ型に接続し、スイッチダイオード
４−１と４−２とのカソードを共に一方の出力端子１３
に接続し、スイッチダイオード４−３と４−４とのカソ
ードを共に他方の出力端子１４に接続する。また、スイ
ッチダイオード４−１と４−３とのアノードを一方の入
力端子１１に接続し、スイッチダイオード４−２と４−
４とのアノードを他方の入力端子１２に接続する。
チダイオード４を四個（４−１乃至４−４）用いて図５
に示すようにブリッジ型に接続し、スイッチダイオード
４−１と４−２とのカソードを共に一方の出力端子１３
に接続し、スイッチダイオード４−３と４−４とのカソ
ードを共に他方の出力端子１４に接続する。また、スイ
ッチダイオード４−１と４−３とのアノードを一方の入
力端子１１に接続し、スイッチダイオード４−２と４−
４とのアノードを他方の入力端子１２に接続する。
【００１６】そして、カソード同士が接続されたスイッ
チダイオード４−１と４−２とをオン／オフが互いに逆
となるように動作させ、同様に、スイッチカソード同士
が接続されたスイッチダイオード４−３と４−４とをオ
ン／オフが互いに逆となるように動作させると、入力端
１１に入力した信号を出力端１３又は１４に出力させ、
入力端１２に入力した信号を出力端１３又は１４に出力
させることが出来る。この場合、出力端１３又は１４に
出力された一方の信号に対する他の信号のアイソレーシ
ョンが向上する。
チダイオード４−１と４−２とをオン／オフが互いに逆
となるように動作させ、同様に、スイッチカソード同士
が接続されたスイッチダイオード４−３と４−４とをオ
ン／オフが互いに逆となるように動作させると、入力端
１１に入力した信号を出力端１３又は１４に出力させ、
入力端１２に入力した信号を出力端１３又は１４に出力
させることが出来る。この場合、出力端１３又は１４に
出力された一方の信号に対する他の信号のアイソレーシ
ョンが向上する。
【００１７】
【発明の効果】以上述べたように、本発明においては、
二つの信号伝送ラインを形成した絶縁基板と、絶縁基板
上に搭載されると共に前記二つの信号伝送ライン間に直
列に介挿され、アノード端子とカソード端子とがそれぞ
れ前記二つ信号伝送ラインに接続され、オン又はオフに
切り替えられるスイッチダイオードとを備え、絶縁基板
におけるスイッチダイオードの搭載面にはスイッチダイ
オードの下側に導体パターンを形成し、導体パターンを
接地したので、スイッチダイオードのアノード端子及び
カソード端子のそれぞれの両端において導体パターンと
の間に浮遊容量が介在し、浮遊容量と各端子のインダク
タンスとによってローパスフィルタが構成される。この
ため、スイッチダイオードがオフとなった場合には信号
伝送ライン間の伝送特性は高域で減衰する特性となり、
高い周波数の信号を十分に減衰することができる。
二つの信号伝送ラインを形成した絶縁基板と、絶縁基板
上に搭載されると共に前記二つの信号伝送ライン間に直
列に介挿され、アノード端子とカソード端子とがそれぞ
れ前記二つ信号伝送ラインに接続され、オン又はオフに
切り替えられるスイッチダイオードとを備え、絶縁基板
におけるスイッチダイオードの搭載面にはスイッチダイ
オードの下側に導体パターンを形成し、導体パターンを
接地したので、スイッチダイオードのアノード端子及び
カソード端子のそれぞれの両端において導体パターンと
の間に浮遊容量が介在し、浮遊容量と各端子のインダク
タンスとによってローパスフィルタが構成される。この
ため、スイッチダイオードがオフとなった場合には信号
伝送ライン間の伝送特性は高域で減衰する特性となり、
高い周波数の信号を十分に減衰することができる。
【００１８】また、導体パターンはスイッチダイオード
の二つの端子を結ぶ方向と直交してスイッチダイオード
の両側に導出され、前記導体パターンをスイッチダイオ
ードの両側において接地したので、導体パターン全体を
十分に接地電位とすることが出来る。この結果導体パタ
ーンと各端子との間の浮遊容量の値を安定化できる。
の二つの端子を結ぶ方向と直交してスイッチダイオード
の両側に導出され、前記導体パターンをスイッチダイオ
ードの両側において接地したので、導体パターン全体を
十分に接地電位とすることが出来る。この結果導体パタ
ーンと各端子との間の浮遊容量の値を安定化できる。
【００１９】また、絶縁基板には搭載面とは反対面に接
地導体を形成し、導体パターンに接続されたスルーホー
ルをスイッチダイオードの両側に設け、スルーホールを
介して導体パターンを接地導体に接続したので、導体パ
ターンの面積を大きくする必要がない。従って。絶縁基
板の搭載面を他の回路配線のために広く使用できる。
地導体を形成し、導体パターンに接続されたスルーホー
ルをスイッチダイオードの両側に設け、スルーホールを
介して導体パターンを接地導体に接続したので、導体パ
ターンの面積を大きくする必要がない。従って。絶縁基
板の搭載面を他の回路配線のために広く使用できる。
【図１】本発明のスイッチ回路の構成を示す平面図であ
る。
る。
【図２】本発明のスイッチ回路の構成を示す断面図であ
る。
る。
【図３】本発明のスイッチ回路の等価回路図である。
【図４】本発明のスイッチ回路の伝送特性図である。
【図５】本発明のスイッチ回路を用いた信号切替回路の
構成を示す回路図である。
構成を示す回路図である。
【図６】従来のスイッチ回路の構成を示す平面図であ
る。
る。
【図７】従来のスイッチ回路の等価回路図である。
【図８】従来のスイッチ回路の伝送特性図である。
１ 絶縁基板
１ａ 導体パターン
１ｂ 接地パターン
１ｃ、１ｄ スルーホール
２、３ 信号伝送ライン
２ａ、３ａ 接続ランド
４ スイッチダイオード
４ａ アノード端子
４ｂ カソード端子
４ｃ 本体
Claims (3)
- 【請求項１】 二つの信号伝送ラインを形成した絶縁基
板と、前記絶縁基板上に搭載されると共に前記二つの信
号伝送ライン間に直列に介挿され、アノード端子とカソ
ード端子とがそれぞれ前記二つ信号伝送ラインに接続さ
れ、オン又はオフに切り替えられるスイッチダイオード
とを備え、前記絶縁基板における前記スイッチダイオー
ドの搭載面には前記スイッチダイオードの下側に導体パ
ターンを形成し、前記導体パターンを接地したことを特
徴とするスイッチ回路。 - 【請求項２】 前記導体パターンは前記スイッチダイオ
ードの二つの端子を結ぶ方向と直交して前記スイッチダ
イオードの両側に導出され、前記導体パターンを前記ス
イッチダイオードの両側において接地したことを特徴と
する請求項１に記載のスイッチ回路。 - 【請求項３】 前記絶縁基板には前記搭載面とは反対面
に接地導体を形成し、前記導体パターンに接続されたス
ルーホールを前記スイッチダイオードの両側に設け、前
記スルーホールを介して前記導体パターンを前記接地導
体に接続したことを特徴とする請求項２に記載のスイッ
チ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306054A JP2003110302A (ja) | 2001-10-02 | 2001-10-02 | スイッチ回路 |
| US10/256,692 US6800935B2 (en) | 2001-10-02 | 2002-09-27 | Switching circuit with improved signal blocking effect in off mode |
| EP02256858A EP1304910B1 (en) | 2001-10-02 | 2002-10-02 | Switching circuit with improved signal blocking effect in off mode |
| DE60200613T DE60200613T2 (de) | 2001-10-02 | 2002-10-02 | Schaltkreis mit verbesserter signalsperrender Wirkung im Ruhezustand |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306054A JP2003110302A (ja) | 2001-10-02 | 2001-10-02 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110302A true JP2003110302A (ja) | 2003-04-11 |
Family
ID=19125753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001306054A Withdrawn JP2003110302A (ja) | 2001-10-02 | 2001-10-02 | スイッチ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6800935B2 (ja) |
| EP (1) | EP1304910B1 (ja) |
| JP (1) | JP2003110302A (ja) |
| DE (1) | DE60200613T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151694A (ja) * | 2011-01-19 | 2012-08-09 | Fujitsu Ltd | 電子回路及び送受信システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3138768A (en) | 1962-12-17 | 1964-06-23 | Gary E Evans | Microwave diode switch having by-pass means to cancel signal leak when diode is blocked |
| JPH07263901A (ja) | 1994-03-24 | 1995-10-13 | Murata Mfg Co Ltd | 高周波部品 |
| JP3650433B2 (ja) | 1995-07-19 | 2005-05-18 | Ｔｄｋ株式会社 | アンテナスイッチ |
| US6020853A (en) * | 1998-10-28 | 2000-02-01 | Raytheon Company | Microstrip phase shifting reflect array antenna |
| DE69933018T2 (de) | 1999-07-23 | 2007-08-16 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verfahren zur Reduzierung der Leistungsaufnahme eines Funkemfängers |
-
2001
- 2001-10-02 JP JP2001306054A patent/JP2003110302A/ja not_active Withdrawn
-
2002
- 2002-09-27 US US10/256,692 patent/US6800935B2/en not_active Expired - Fee Related
- 2002-10-02 EP EP02256858A patent/EP1304910B1/en not_active Expired - Fee Related
- 2002-10-02 DE DE60200613T patent/DE60200613T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151694A (ja) * | 2011-01-19 | 2012-08-09 | Fujitsu Ltd | 電子回路及び送受信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6800935B2 (en) | 2004-10-05 |
| DE60200613D1 (de) | 2004-07-15 |
| EP1304910A1 (en) | 2003-04-23 |
| US20030062935A1 (en) | 2003-04-03 |
| EP1304910B1 (en) | 2004-06-09 |
| DE60200613T2 (de) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010104352A (ko) | 집적 회로 인터페이스용 필터 구조물 | |
| US5379189A (en) | Electrical assemblies | |
| JP2006319512A (ja) | 多層配線基板装置 | |
| KR20050109574A (ko) | 짧은 길이를 가지는 마이크로스트립 필터 | |
| EP0778671B1 (en) | High-frequency switch | |
| KR100394805B1 (ko) | 유전체 필터, 안테나 공용기 및 통신기 장치 | |
| JP2003110302A (ja) | スイッチ回路 | |
| US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| US20090056984A1 (en) | Signal transmission structure and layout method for the same | |
| US6617667B2 (en) | Optical device carrier | |
| US6252760B1 (en) | Discrete silicon capacitor | |
| JP3811035B2 (ja) | アンテナ切替回路の実装構造 | |
| US6798316B2 (en) | Dielectric duplexer | |
| KR200263615Y1 (ko) | 감쇠극을 갖는 유전체 필터 | |
| KR100223030B1 (ko) | 기판 통전 구멍의 임피던스 정합 방법 | |
| JP2004031187A (ja) | 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板 | |
| JPS6367009A (ja) | 伝送回路 | |
| JPH09102426A (ja) | チップ型ノイズフイルタ | |
| JP2001345663A (ja) | 信号分離装置 | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JP2567210B2 (ja) | マイクロ波接地構造 | |
| TW202349868A (zh) | 積層型電子零組件 | |
| KR200224768Y1 (ko) | 휴대 단말기용 듀플렉서 | |
| JP2000208670A (ja) | パッケ―ジ基板およびそれを用いた電子装置 | |
| JPH0629202U (ja) | 回路基板および誘電体フィルタの実装用アダプタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051228 |