JP2003109955A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP2003109955A
JP2003109955A JP2001305147A JP2001305147A JP2003109955A JP 2003109955 A JP2003109955 A JP 2003109955A JP 2001305147 A JP2001305147 A JP 2001305147A JP 2001305147 A JP2001305147 A JP 2001305147A JP 2003109955 A JP2003109955 A JP 2003109955A
Authority
JP
Japan
Prior art keywords
film
wiring layer
bonds
copper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001305147A
Other languages
English (en)
Inventor
Akihiro Kojima
章弘 小島
Norihisa Oiwa
徳久 大岩
Nobuhiro Uozumi
宜弘 魚住
Sadayuki Jinbo
定之 神保
Soichi Nadahara
壮一 灘原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001305147A priority Critical patent/JP2003109955A/ja
Publication of JP2003109955A publication Critical patent/JP2003109955A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】銅（Ｃｕ）を配線の材料に用いる場合、銅（Ｃ
ｕ）は酸化の進行が速く、配線抵抗値、及び配線間の接
続抵抗値の増加、また、配線構造の信頼性の低下を招く
という問題があった。 【解決手段】銅（Ｃｕ）配線層１０４の表層部に、酸素
プラズマ１０５を供給して、Ｃｕ2Ｏ結合よりも、Ｃｕ
Ｏ結合が多い状態の酸化層１０６（例：ＣｕＯ結合の占
める割合が５０％以上）を形成し、銅（Ｃｕ）配線層１
０４の酸化の進行を抑制する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、銅（Ｃｕ）配線を
有する半導体装置及び半導体装置の製造方法に係り、配
線材料として用いる銅（Ｃｕ）の酸化を抑制する方法に
関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化、及び高速
化の進展に伴い、配線間容量の低減化が求められてお
り、金属配線層の低抵抗化、及び層間絶縁膜の低誘電率
化技術の開発が、今後においては必須となっている。
【０００３】現在、低抵抗の配線材料として、アルミニ
ウム（Ａｌ）に替えて、銅（以下、Ｃｕとする）を用
い、これを多層配線構造に適用することが検討されてい
る。しかしながら、Ｃｕを配線材料とする場合、周囲の
層間絶縁膜(例：シリコン酸化膜（ＳｉＯ2）)中へのＣ
ｕ成分の拡散の問題に加え、加工中に発生するＣｕの酸
化を抑制する技術、及びＣｕ配線の接続界面の状態を制
御する技術等を開発する必要がある。
【０００４】例えば、多層配線構造において、上層、及
び下層の配線層を電気的に接続すべく、層間絶縁膜にコ
ンタクトホールを形成する過程で、以下の如く問題が発
生する。
【０００５】先ず、下層のＣｕ配線層を形成し、このＣ
ｕ配線層と更なる上層配線層を接続すべく、コンタクト
ホールを層間絶縁膜(例：シリコン酸化膜（ＳｉＯ2）)
に形成する。層間絶縁膜にコンタクトホールを形成する
場合には、反応性イオンエッチング法（以下、ＲＩＥ法
とする）を用いるのが一般的である。また、ＲＩＥ法に
は、Ｃ4Ｆ8／ＣＯ／Ａｒ、またはＣＨＦ3／ＣＯ／Ｏ
2等、所謂、パーフルオロコンパウンド系(以下、ＰＦＣ
系とする)の混合ガスを用いる。
【０００６】このＰＦＣ系の混合ガスを用い、ＲＩＥ法
等によって、シリコン酸化膜（ＳｉＯ2）、またはシリ
コン窒化膜（Ｓｉ3Ｎ4）等にエッチング加工を施すと、
反応生成物（＝フロロカーボン（ＣＦ））が発生し、周
囲の部材に膜状に堆積して、フロロカーボン膜（＝ＣＦ
膜）を形成する。また、Ｃｕ配線層の表層部にも酸化層
が形成される。従って、前述の如く、コンタクトホール
を形成する過程では、Ｃｕ配線層の表面にフロロカーボ
ン膜（＝ＣＦ膜）が形成され、Ｃｕ配線層に清浄度の高
い接続界面を形成するには、このフロロカーボン膜（＝
ＣＦ膜）、及び表層部の酸化層を除去する必要がある。
【０００７】このように、従来の方法では、Ｃｕ配線層
に清浄度の高い接続界面を形成すべく、酸素プラズマを
供給し、アッシング処理を行って、Ｃｕ配線層の表面に
形成されたフロロカーボン膜（＝ＣＦ膜）を除去する。
【０００８】以下に、具体的な従来の方法について、Ｃ
ｕ配線を用いた多層配線構造を例にとり、図面を参照し
て説明する。
【０００９】この従来の方法では、図３（ａ）乃至
（ｄ）を用い、半導体基板上において、下層に位置する
銅（Ｃｕ）配線層の上方に、上層配線層への接続孔（＝
コンタクトホール）を形成する場合について示す。
【００１０】先ず、半導体基板３０１上に、絶縁膜３０
２を形成する。ここでは、絶縁膜３０２に、プラズマＣ
ＶＤ法で形成された酸化珪素（ＳｉＯ2）膜を使用す
る。その後、リソグラフィー技術を用いて、絶縁膜３０
２上にフォトレジストのパターンを形成する。
【００１１】次に、このフォトレジストのパターンをマ
スクにして、異方性のドライエッチング技術を用い、絶
縁膜３０２に配線用の溝を形成する。ここでは、異方性
のドライエッチング技術に、微細加工に適したＲＩＥ法
を用いると良い。
【００１２】この配線用の溝の内部には、所定の膜厚で
形成されたタンタル（Ｔａ）／窒化タンタル（ＴａＮ）
膜３０３を介して配線材料の銅（Ｃｕ）を埋め込み、Ｃ
ＭＰ法等で表面を平坦化して、Ｃｕ配線層３０４を埋め
込み形成する。このように行い、各々、１層目の銅（Ｃ
ｕ）配線層（＝下層配線層）を所定の間隔をおいて形成
する。
【００１３】次に、絶縁膜３０２、及びＣｕ配線層３０
４（＝下層配線層）の各々を覆うように、シリコン窒化
（ＳｉＮ）膜３０５をＣＶＤ法で形成する。その後、シ
リコン窒化（ＳｉＮ）膜３０５上に、層間膜絶縁膜を形
成する。ここでは、ＣＶＤ法を用い、層間絶縁膜として
シリコン酸化膜３０６を形成する。
【００１４】また、シリコン窒化（ＳｉＮ）膜３０５
は、Ｃｕ成分がシリコン酸化膜３０６（＝層間絶縁膜）
中へ拡散することを抑制し、バリア膜として作用する。
従って、シリコン酸化膜３０６、即ち、層間絶縁膜の絶
縁特性、信頼性の劣化を抑制することが可能となる。
【００１５】次に、シリコン酸化膜３０６上に、感光性
のフォトレジスト膜を塗布形成する。その後、リソグラ
フィー技術を用いて、フォトレジスト膜に露光工程及び
現像工程を施し、図３（ａ）に示すように、所定の寸法
及び形状のレジストパターン３０７を形成する。
【００１６】次に、レジストパターン３０７をマスクに
して、異方性のドライエッチング技術を用い、シリコン
酸化膜３０６にシリコン窒化（ＳｉＮ）膜３０５に達す
る開孔部（＝穴）を形成する。
【００１７】ここでは、異方性のドライエッチング技術
に、微細加工に適したＲＩＥ法を用いて、シリコン酸化
膜３０６に開孔部（＝穴）を形成する。また、エッチン
グガスには、ＰＦＣ系のガスとして、Ｃ4Ｆ8／ＣＯ／Ａ
ｒ／Ｏ2の混合ガスを用いる。また、ＲＩＥ法を行う過
程で、シリコン酸化膜３０６のエッチング速度は、シリ
コン窒化（ＳｉＮ）膜３０５のそれに対して、エッチン
グ速度比が１０乃至１５程度（＝エッチング速度比：Ｓ
ｉＯ2／ＳｉＮ＝１０乃至１５）となるように、エッチ
ングの各条件を設定する。
【００１８】次に、異方性のドライエッチング技術を用
い、シリコン窒化（ＳｉＮ）膜３０５を除去して、図３
（ｂ）に示すように、Ｃｕ配線層３０４（＝下層配線
層）に達するコンタクトホール３０８を形成する。
【００１９】ここでは、異方性のドライエッチング技術
に、微細加工に適したＲＩＥ法を用いて、シリコン窒化
（ＳｉＮ）膜３０５を除去し、Ｃｕ配線層３０４（＝下
層配線層）に達するコンタクトホール３０８を形成す
る。このとき、エッチングガスには、ＰＦＣ系のガスと
して、ＣＨＦ3／ＣＯ／Ｏ2の混合ガスを用いる。また、
Ｃｕ配線層３０４（＝下層配線層）の表面には、反応生
成物が堆積してフロロカーボン膜（＝ＣＦ膜）３０９が
形成される。
【００２０】次に、図３（ｃ）に示すように、酸素プラ
ズマ３１０をレジストパターン３０７に供給して、アッ
シング処理を行い、これをシリコン酸化膜３０６上より
灰化除去する。
【００２１】ここでは、所謂、ダウンフロー型のアッシ
ング装置を用い、シリコンウエーハ（＝半導体基板３０
１）ごと、装置の反応容器内に搬入し、半導体基板３０
１の温度は２５０℃程度になるように制御する。アッシ
ング処理では、酸素（Ｏ2）の流量を９０００ｓｃｃ
ｍ、放電圧力を２．０Ｔｏｒｒに設定し、酸素プラズマ
３０９をレジストパターン３０７に作用させて、これを
灰化除去する。また、このとき、Ｃｕ配線層３０４（＝
下層配線層）の表面に堆積して形成されたフロロカーボ
ン膜（＝ＣＦ膜）３０９も同時に除去する。
【００２２】このアッシング処理では、図３（ｄ）に示
すように、Ｃｕ配線層３０４（＝下層配線層）が酸化さ
れて、Ｃｕ2Ｏの酸化層３１１（＝Ｃｕ2Ｏ結合を主成分
とする酸化層）が形成される。
【００２３】次に、図４（ａ）乃至（ｅ）を参照して、
多層配線構造に関し、所謂、デュアルダマシン配線構造
を形成する場合について説明する。
【００２４】先ず、半導体基板４０１上に、絶縁膜４０
２を形成する。ここでは、絶縁膜４０２に、プラズマＣ
ＶＤ法で形成された酸化珪素（ＳｉＯ2）膜を使用す
る。その後、リソグラフィー技術を用いて、絶縁膜４０
２上にフォトレジストのパターンを形成する。
【００２５】次に、このフォトレジストのパターンをマ
スクにして、異方性のドライエッチング技術を用い、絶
縁膜４０２に配線用の溝を形成する。ここでは、異方性
のドライエッチング技術に、微細加工に適したＲＩＥ法
を用いると良い。
【００２６】この配線用の溝の内部には、所定の膜厚で
形成されたタンタル（Ｔａ）／窒化タンタル（ＴａＮ）
膜４０３を介して配線材料の銅（Ｃｕ）を埋め込み、Ｃ
ＭＰ法等で表面を平坦化して、Ｃｕ配線層４０４を埋め
込み形成する。このように行い、各々、１層目の銅（Ｃ
ｕ）配線層を所定の間隔をおいて形成する。
【００２７】次に、絶縁膜４０２、及びＣｕ配線層４０
４（＝下層配線層）の各々を覆うように、シリコン窒化
（ＳｉＮ）膜４０５をＣＶＤ法で形成する。
【００２８】次に、シリコン窒化（ＳｉＮ）膜４０５上
に、層間膜絶縁膜を形成する。ここでは、層間絶縁膜と
して、ＣＶＤ法を用い、シリコン酸化膜４０６を形成す
る。
【００２９】また、シリコン窒化（ＳｉＮ）膜４０５
は、Ｃｕ成分がシリコン酸化膜４０６（＝層間絶縁膜）
中へ拡散することを抑制し、所謂、バリア膜として作用
する。従って、シリコン酸化膜４０６、即ち、層間絶縁
膜の絶縁特性、信頼性の劣化を抑制することが可能とな
る。
【００３０】次に、シリコン酸化膜４０６上に、感光性
のフォトレジスト膜を塗布形成する。その後、リソグラ
フィー技術を用いて、フォトレジスト膜に、露光工程及
び現像工程を施し、所定の寸法及び形状のレジストパタ
ーン４０７（ａ）を形成する。
【００３１】次に、レジストパターン４０７（ａ）をマ
スクにして、異方性のドライエッチング技術を用い、シ
リコン酸化膜４０６にシリコン窒化（ＳｉＮ）膜４０５
に達する開孔部（＝穴）４０８を形成する。
【００３２】ここでは、異方性のドライエッチング技術
には、微細加工に適したＲＩＥ法を用い、シリコン酸化
膜４０６に開孔部４０８（＝穴）を形成する。また、エ
ッチングガスには、ＰＦＣ系のガスとして、Ｃ5Ｆ8／Ｃ
Ｏ／Ａｒ／Ｏ2の混合ガスを用いる。また、ＲＩＥ法を
行う過程で、シリコン酸化膜４０６のエッチング速度
は、シリコン窒化（ＳｉＮ）膜４０５のそれに対して、
エッチング速度比が１０乃至１５程度（＝エッチング速
度比：ＳｉＯ2／ＳｉＮ＝１０乃至１５）となるよう
に、各エッチング条件を設定する。
【００３３】次に、アッシング処理を行い、図４（ａ）
に示すように、レジストパターン４０７（ａ）に酸素プ
ラズマ４０９を供給して、これを灰化除去する。
【００３４】ここでは、所謂、ダウンフロー型のアッシ
ング装置を用い、シリコンウエーハ（＝半導体基板４０
１）ごと、装置の反応容器内に搬入し、半導体基板４０
１の温度は２５０℃程度になるように制御する。アッシ
ング処理は、酸素（Ｏ2）の流量を９０００ｓｃｃｍ、
放電圧力を２．０Ｔｏｒｒに設定し、酸素プラズマ４０
９をレジストパターン４０７（ａ）に作用させて、これ
を灰化除去する。
【００３５】この状態では、Ｃｕ配線層４０４（＝下層
配線層）の表面は、シリコン窒化（ＳｉＮ）膜４０５に
覆われている。従って、直接、高温の酸素プラズマ雰囲
気に晒されることがないので、Ｃｕ配線層４０４（＝下
層配線層）の表層部が酸化されることはない。
【００３６】次に、シリコン酸化膜４０６上に、感光性
のフォトレジスト膜を塗布形成する。その後、リソグラ
フィー技術を用いて、フォトレジスト膜に、露光工程及
び現像工程を施し、所定の寸法及び形状のマスクパター
ン４０７（ｂ）を形成する。その後、異方性のドライエ
ッチング技術を用いて、シリコン酸化膜４０６に配線用
の溝を形成する。
【００３７】ここでは、異方性のドライエッチング技術
には、微細加工に適したＲＩＥ法を使用して、シリコン
酸化膜４０６に配線用の溝を形成する。
【００３８】次に、アッシング処理を行い、図４（ｂ）
に示すように、酸素プラズマ４１１をレジストパターン
４０７（ｂ）に供給して、これを灰化除去する。
【００３９】ここでは、所謂、ダウンフロー型のアッシ
ング装置を用い、シリコンウエーハ（＝半導体基板４０
１）ごと、装置の反応容器内に搬入し、半導体基板４０
１の温度は２５０℃程度になるように制御する。アッシ
ング処理は、酸素（Ｏ2）の流量を９０００ｓｃｃｍ、
放電圧力を２．０Ｔｏｒｒに設定し、酸素プラズマ４１
１をレジストパターン４０７（ｂ）に作用させて、これ
を灰化除去する。
【００４０】このとき、Ｃｕ配線層４０４（＝下層配線
層）の表面は、シリコン窒化（ＳｉＮ）膜４０５に覆わ
れており、直接、高温の酸素プラズマ雰囲気に晒される
ことがない。従って、レジストパターン４０７（ｂ）を
除去する過程で、Ｃｕ配線層４０４（＝下層配線層）の
表層部が酸化されることはない。
【００４１】次に、異方性のドライエッチング技術に
は、微細加工に適したＲＩＥ法を用い、図４（ｃ）に示
すように、シリコン窒化（ＳｉＮ）膜４０５の一部を除
去して、Ｃｕ配線層４０４（＝下層配線層）に達するコ
ンタクトホール４１２を形成する。また、このとき、エ
ッチングガスには、ＰＦＣ系のガスとして、ＣＨＦ3／
ＣＯ／Ｏ2の混合ガスを用いる。
【００４２】尚、ここで、図４（ｃ）に示すように、Ｃ
ｕ配線層４０４（＝下層配線層）の表面には、反応生成
物が堆積し、フロロカーボン膜４１３（＝ＣＦ膜）が形
成されている。
【００４３】次に、この状態で、アッシング処理を行
い、図４（ｄ）に示すように、酸素プラズマ４１４を供
給して、Ｃｕ配線層４０４（＝下層配線層）の表面上に
形成されたフロロカーボン膜４１３（＝ＣＦ膜）を除去
する。
【００４４】この場合、所謂、ダウンフロー型のアッシ
ング装置内を用い、シリコンウエーハ（＝半導体基板４
０１）ごと、装置の反応容器内に搬入し、半導体基板４
０１の温度は２５０℃程度になるように制御する。ま
た、酸素（Ｏ2）の流量を９０００ｓｃｃｍ、放電圧力
を２．０Ｔｏｒｒに設定し、酸素プラズマ４１４を作用
させてフロロカーボン膜４１３（＝ＣＦ膜）を除去す
る。
【００４５】このような場合、各Ｃｕ配線層の表面は、
成膜直後にＣｕＯ結合とＣｕ2Ｏ結合が混在する自然酸
化の状態にあったものが、前述の如く酸素プラズマが作
用すると、図４（ｅ）に示すように、Ｃｕ2Ｏの酸化層
４１５（＝Ｃｕ2Ｏ結合を主成分とする酸化層）に成長
する。
【００４６】以上のように、各従来の方法では、所謂、
ダウンフロー型のアッシング装置を用い、酸素プラズマ
を供給して、フォトレジスト（＝マスクパターン）の灰
化除去を行い、尚且つ、ＲＩＥ法によるエッチング加工
が行われた後には、フロロカーボン膜（＝ＣＦ膜）の除
去を行う。従来の方法の場合、酸素プラズマによる処理
条件は、一例として、反応容器内において、放電圧力を
２．０Ｔｏｒｒに制御して、半導体基板の温度は２５０
℃程度の高温状態に保ち、酸素を９０００ｓｃｃｍ程
度、多量に供給することで処理が行われた。また、この
とき、放電周波数が２．４５ＧＨｚ程度のマイクロ波を
一般的に用い、酸素プラズマを生成する。
【００４７】尚、各従来の方法では、ダウンフロー型の
アッシング装置を用いており、被処理基板（＝半導体基
板）に高周波電力（例：１３、５６ＭＨｚ）を印加する
等の機構は備えてはいない。
【００４８】各従来の方法に示した、Ｃｕ2Ｏの酸化層
３１１、４１５は、当初、数ｎｍ以下の自然酸化膜であ
ったものが、１分間の処理の後には、約３００ｎｍの厚
さにまで増大する。即ち、酸素プラズマによる処理が行
われた後、Ｃｕの表面状態は、処理前の状態によらず、
Ｃｕ2Ｏ結合の状態になり、その処理時間の経過ととも
に、酸化膜の厚さも増加してしまい、これを容易に制御
することはできなくなる。
【００４９】尚、これらの酸化膜の膜厚は、オージェ電
子分光（ＡＥＳ＝Auger Electron Spectroscopy）装置
内において、Ａｒを用いたスパッタリングによって、Ｃ
ｕ配線層の表面を削りながら、酸素原子に起因するスペ
クトル強度の減衰から見積った。
【００５０】
【発明が解決しようとする課題】一般的に、ＰＦＣ系の
ガスを用いて、シリコン酸化膜、シリコン窒化膜に異方
性のドライエッチングを施し、コンタクトホールや配線
用の溝を形成した後には、フロロカーボン膜（＝ＣＦ
膜）が形成される。前述の如く、従来の方法では、コン
タクトホールを形成する過程で、シリコン窒化膜を除去
した後に、Ｃｕ配線層（＝下層配線層）の表面には、反
応生成物が堆積して、フロロカーボン膜（＝ＣＦ膜）が
形成される。従って、このままの状態で、コンタクトホ
ールに配線材料を埋め込むと、金属配線の埋め込み特
性、配線抵抗値の増加、及び半導体装置の信頼性に悪影
響を及ぼす。
【００５１】従来は、このような問題を解決すべく、前
述の如く酸素プラズマを作用させて、アッシング処理を
行い、フロロカーボン膜（＝ＣＦ膜）を除去してきた。
しかしながら、このような場合には、アッシング処理を
行う過程で、半導体基板の温度は１５０乃至２５０℃の
高温状態に保ち、且つ、Ｃｕ配線層の表面には、多量の
酸素プラズマを作用させる必要がある。
【００５２】このとき、Ｃｕ配線層（＝下層配線層）の
表層部には、ＣｕＯ結合よりもＣｕ 2Ｏ結合が多い状態
の酸化層が形成され、この酸化層は、処理時間の経過と
ともに成長し、Ｃｕ配線層（＝下層配線層）全体を酸化
させる程に厚くなる。特に、Ｃｕは酸化の進行速度が速
い。従って、各従来の方法には、Ｃｕ配線層の酸化が容
易に進行して、配線抵抗値、配線間の接続抵抗値の増
加、及び半導体装置の信頼性の低下を招くという問題が
あった。
【００５３】その他には、酸化された部分のみを除去す
る方法が考えられるが、この場合、Ｃｕ配線層の厚さが
減少することになり、配線抵抗値の増加、引いては、半
導体装置の高速性に影響を及ぼすことになる。
【００５４】以上より、本発明の目的は、配線材料等に
用いられるＣｕの酸化を抑制して、高速性、且つ高信頼
性を有する半導体装置を提供することにある。
【００５５】
【課題を解決するための手段】上記目的を達成すべく、
本発明は、半導体基板と、この半導体基板上に形成され
た絶縁膜と、この絶縁膜内に形成された銅膜とを有し、
前記銅膜の表層部には、銅の酸化を抑制するＣｕ2Ｏ結
合よりも、ＣｕＯ結合を多く含む酸化層が形成されてい
ることを特徴とする半導体装置を提供する。
【００５６】本発明によれば、低抵抗の銅（Ｃｕ）配線
を使用する場合に、銅配線の抵抗値を維持し、尚且つ信
頼性の高い半導体装置を提供することが可能となる。
【００５７】また、本発明は、半導体基板と、この半導
体基板上に形成された絶縁膜と、この絶縁膜に埋め込み
形成された銅配線層とを有し、前記銅配線層の表層部に
は、銅の酸化を抑制するＣｕ2Ｏ結合よりも、ＣｕＯ結
合を多く含む酸化層が形成されていることを特徴とする
半導体装置を提供する。
【００５８】本発明によれば、低抵抗の銅（Ｃｕ）配線
を使用する場合に、銅（Ｃｕ）配線の抵抗値を維持し、
尚且つ信頼性の高い半導体装置を提供することが可能と
なる。
【００５９】また、本発明は、半導体基板上に絶縁膜を
形成する工程と、この絶縁膜内に銅膜を形成する工程
と、前記銅膜の表層部に酸素プラズマを供給して、Ｃｕ
2Ｏ結合よりも、ＣｕＯ結合を多く含む酸化層を形成す
る工程とを有することを特徴とする半導体装置の製造方
法を提供する。
【００６０】本発明によれば、低抵抗の銅（Ｃｕ）膜を
使用する場合に、酸化を抑制して、その抵抗値を維持
し、尚且つ信頼性の高い半導体装置を製造することが可
能となる。
【００６１】また、本発明は、半導体基板上に絶縁膜を
形成する工程と、この絶縁膜内に銅配線層を埋め込み形
成する工程と、前記絶縁膜を除去し、前記銅配線層に達
する開口部を形成する工程と、前記銅配線層の表層部に
酸素プラズマを供給して、Ｃｕ2Ｏ結合よりも、ＣｕＯ
結合を多く含む酸化層を形成する工程とを有することを
特徴とする半導体装置の製造方法を提供する。
【００６２】本発明によれば、低抵抗の銅（Ｃｕ）配線
を使用する場合に、銅の酸化を抑制して配線抵抗値を維
持し、尚且つ信頼性を高めて半導体装置を製造すること
が可能となる。
【００６３】また、本発明は、半導体基板上に、第一の
絶縁膜を形成する工程と、この第一の絶縁膜に溝を形成
し、この溝内に銅配線層を埋め込み形成する工程と、こ
の銅配線層に酸素プラズマを供給して、前記銅配線層の
表層部に、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合を多く含む
酸化層を形成する工程と、前記銅配線層、及び前記第一
の絶縁膜上にシリコン窒化膜、またはシリコンカーバイ
ド（ＳｉＣ）膜を形成する工程と、前記シリコン窒化
膜、または前記シリコンカーバイド（ＳｉＣ）膜上に第
二の絶縁膜を形成する工程と、前記第二の絶縁膜に、前
記シリコン窒化膜、または前記シリコンカーバイド（Ｓ
ｉＣ）膜に達する開孔部を形成する工程と、前記シリコ
ン窒化膜、または前記シリコンカーバイド（ＳｉＣ）膜
を除去し、前記銅配線層に達するコンタクトホールを形
成する工程と、前記コンタクトホール内に導電性材料を
埋め込み、この導電性材料を介して、前記銅配線層と電
気的に接続するように配線層を形成する工程とを有する
ことを特徴とする半導体装置の製造方法を提供する。
【００６４】また、本発明は、半導体基板上に、第一の
絶縁膜を形成する工程と、この第一の絶縁膜内に銅配線
層を埋め込み形成する工程と、前記銅配線層上、及び前
記第一の絶縁膜上に、シリコン窒化膜、またはシリコン
カーバイド（ＳｉＣ）膜を形成する工程と、前記シリコ
ン窒化膜、または前記シリコンカーバイド（ＳｉＣ）膜
上に、第二の絶縁膜を形成する工程と、前記第二の絶縁
膜に、前記シリコン窒化膜、または前記シリコンカーバ
イド（ＳｉＣ）膜に達する開孔部を形成する工程と、前
記第二の絶縁膜上に、第二のレジストパターンを形成す
る工程と、前記シリコン窒化膜、または前記シリコンカ
ーバイド（ＳｉＣ）膜を除去し、前記銅配線層に達する
コンタクトホールを形成する工程と、前記コンタクトホ
ール内において、前記銅配線層の表層部に酸素プラズマ
を供給し、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合を多く含む
酸化層を形成する工程と、前記コンタクトホール内に導
電性材料を埋め込み、この導電性材料を介して、前記銅
配線層と電気的に接続するように配線層を形成する工程
とを有することを特徴とする半導体装置の製造方法を提
供する。
【００６５】本発明によれば、多層配線構造において、
低抵抗の銅（Ｃｕ）配線を使用する場合に、コンタクト
ホール内において、下層の銅配線層の酸化を抑制し、且
つその表面を上層の配線層と電気的に接続良好な状態と
することが可能となる。従って、配線抵抗値、及び配線
間の接続抵抗値の増加を抑制し、且つ信頼性を高めて、
上層の配線層と下層の銅配線層を電気に接続し、半導体
装置を製造することが可能となる。
【００６６】以上、本発明によれば、高性能、且つ高信
頼性の半導体装置を製造することが可能となる。
【００６７】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【００６８】本発明の実施の形態では、配線材料等に用
いられる銅（Ｃｕ）の表層部に酸素プラズマを供給し
て、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合が多い状態の酸化
層を形成して、Ｃｕにおける酸化の進行を抑制する。
【００６９】このＣｕ2Ｏ結合よりも、ＣｕＯ結合の多
い状態の酸化層は、例えば、以下の手順で形成すること
が可能である。
【００７０】先ず、半導体基板上に、スパッタリング法
を用いて銅（Ｃｕ）膜を形成する。
【００７１】次に、シリコンウエーハ（＝半導体基板）
ごと、高真空状態に排気された反応容器内に導入して、
試料台の上に設置する（特に、図示せず）。この試料台
には、高周波電力（例：周波数＝１３．５６ＭＨｚ）を
印加する機構、及び冷却機構が設けられており、反応容
器内に導入された後、半導体基板は、試料台に設けられ
た冷却機構により、２０℃乃至４０℃の温度範囲内に保
持される。
【００７２】また、反応容器内において、容器内の圧力
を１５０ｍＴｏｒｒに調整し、その後、酸素（Ｏ2）ガ
スを１００ｓｃｃｍ程度の量で導入する。また、反応容
器内には、例えば、周波数を１３．５６ＭＨｚ、且つ５
５０Ｗ程度の高周波電力を印加して、酸素プラズマを生
成し、これをＣｕ膜の表面に供給して、６０秒間程処理
する。
【００７３】以上のように、反応容器内に高周波電力を
印加して、従来の方法よりも、半導体基板の温度を低く
保ち、且つ、少量の酸素プラズマを作用させて処理を行
うと、Ｃｕ膜の表層部には、Ｃｕ2Ｏ結合よりも、Ｃｕ
Ｏ結合が多い状態の酸化層を形成することができる。
【００７４】本実施の形態では、具体的に云えば、Ｃｕ
2Ｏ結合よりも、ＣｕＯ結合が多い状態とは、Ｃｕ膜の
表層部に形成される酸化層において、Ｃｕ2Ｏ結合に比
較し、ＣｕＯ結合が５０％以上の割合で形成されている
場合のことを示す。また、この酸化層の厚さは、従来の
方法に比べて増加せず、１０分間程の処理を行った後で
も、その厚さは１０ｎｍ以下程度であった。
【００７５】尚、この場合、半導体基板の温度を１５０
℃以上に設定すると、酸化が促進され、Ｃｕ膜に形成さ
れる酸化層においては、ＣｕＯ結合よりも、Ｃｕ2Ｏ結
合が形成される割合が多くなる。従って、半導体基板の
温度は、１５０℃以下に設定することが望ましい。
【００７６】また、酸素プラズマを供給する前に、Ｃｕ
膜の表面の状態を制御して、Ｃｕ2Ｏ結合、及びＣｕＯ
結合の形成される割合を調製し、Ｃｕ膜における酸化の
進行を抑制することが可能となる。
【００７７】具体的には、以下のように、Ｃｕ膜上のフ
ロロカーボン膜（＝ＣＦ膜）に含まれる弗素原子（Ｆ）
と炭素原子（Ｃ）の原子数の比を制御して、Ｃｕ膜の酸
化を抑制することが可能となる。
【００７８】先ず、スパッタリング法を用い、半導体基
板上にＣｕ膜を形成する。次いで、Ｃｕ膜上に、弗素原
子（Ｆ）と炭素原子（Ｃ）の原子数の比が、Ｆ／Ｃ＜
１.０となるように、フロロカーボン膜（＝ＣＦ膜）を
形成する。その後、このフロロカーボン膜（＝ＣＦ膜）
に酸素プラズマを作用させると、フロロカーボン膜（＝
ＣＦ膜）が除去されると同時に、Ｃｕ膜の表層部には、
Ｃｕ2Ｏ結合よりも、ＣｕＯ結合が多い状態の酸化層を
形成することができる。
【００７９】例えば、多層配線構造を形成する過程で、
層間絶縁膜（例：シリコン酸化膜（ＳｉＯ2））をエッ
チング加工した後、ＲＩＥ法を用いて、Ｃｕ配線層上の
シリコン窒化（ＳｉＮ）膜を除去し、コンタクトホール
を形成する場合に適用することが可能となる。
【００８０】この場合、ＲＩＥ法を施す過程で、エッチ
ングガスには、ＰＦＣ系のガスとしてＣＨＦ3／ＣＯ等
を含む混合ガスを用い、シリコン窒化（ＳｉＮ）膜を除
去しながらフロロカーボン膜（＝ＣＦ膜）をＣｕ配線層
の表面に形成する。このとき、フロロカーボン膜（＝Ｃ
Ｆ膜）において、弗素原子（Ｆ）と炭素原子（Ｃ）の原
子数の比は、Ｆ／Ｃ＜１.０となる。
【００８１】一方、ＲＩＥ法を施す過程で、エッチング
ガスに、ＰＦＣ系のガスとして、ＣＨＦ3等を用いる
と、Ｃｕ配線層の表面には、同様に、フロロカーボン膜
（＝ＣＦ膜）が堆積する。このとき、フロロカーボン膜
（＝ＣＦ膜）において、弗素原子（Ｆ）と炭素原子
（Ｃ）の原子数の比は、Ｆ／Ｃ≧１．０となる。また、
このフロロカーボン膜（＝ＣＦ膜）を除去すべく、酸素
プラズマを作用させると、Ｃｕ配線層の表層部には、Ｃ
ｕＯ結合よりも、Ｃｕ2Ｏ結合が多い状態の酸化層が形
成され、処理時間の経過とともに厚さも増加する。
【００８２】尚、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合が多
い状態の酸化層を形成する上では、成膜直後のＣｕ膜の
ように、弗素原子（Ｆ）が存在しない状態であっても良
い。この場合、Ｃｕ膜の表面上において、弗素原子
（Ｆ）と炭素原子（Ｃ）の原子数の比がＦ／Ｃ＜１.０
の状態にある場合と同等の効果を得られる。
【００８３】即ち、ＰＦＣ系のガスを用いて、シリコン
酸化膜、またはシリコン窒化（ＳｉＮ）膜を異方性のド
ライエッチング加工する過程で、フロロカーボン膜（＝
ＣＦ膜）において、弗素原子（Ｆ）の数が、炭素原子
（Ｃ）の数よりも少なくなるように、エッチングガスの
種類等、処理条件を設定する必要がある。
【００８４】以上の処理方法を半導体装置の製造におい
て適用することが可能である。例えば、配線材料に銅
（Ｃｕ）を用いた場合に、表面の酸化を抑制すべく、前
述の処理方法を施し、抵抗値の増加を抑えて、半導体装
置の高速性及び信頼性を高めることが可能である。
【００８５】以降、本発明の実施形態について、図面を
参照して説明する。 （第１の実施の形態）以下、本実施の形態について、図
１（ａ）乃至（ｅ）を参照して説明する。
【００８６】本実施の形態では、一例として、半導体装
置の多層配線構造に関し、銅（Ｃｕ）を配線材料とする
下層配線層の上方に、上層配線層と電気的に接続すべ
く、接続孔（＝コンタクトホール）を形成する場合につ
いて説明する。
【００８７】先ず、半導体基板１０１上に、絶縁膜１０
２を形成する。その後、リソグラフィー技術を用いて、
絶縁膜１０２上にフォトレジストパターンを形成する。
その後、異方性のドライエッチング技術を用い、フォト
レジストパターンをマスクにして、絶縁膜１０２に配線
用の溝を形成する。ここでは、異方性のドライエッチン
グ技術には、微細加工に適したＲＩＥ法を用いると良
い。
【００８８】尚、絶縁膜１０２には、一例として、プラ
ズマＣＶＤ法で形成された酸化珪素（ＳｉＯ2）膜を使
用する。
【００８９】前述の配線用の溝の内部には、所定の膜厚
で形成されたタンタル（Ｔａ）／窒化タンタル（Ｔａ
Ｎ）膜１０３を介して配線材料の銅（Ｃｕ）を埋め込
み、ＣＭＰ法（＝化学的機械的研磨法）等で表面を平坦
化して、各銅（Ｃｕ）配線層１０４（＝下層配線層）を
埋め込み形成する。このように行い、所定の間隔をおい
て、各銅（Ｃｕ）配線層１０４（＝下層配線層）を形成
する。
【００９０】次に、この状態で、高真空状態に排気され
た反応容器内で、酸素プラズマ１０５を供給し、図１
（ａ）に示すように、銅（Ｃｕ）配線層１０４（＝下層
配線層）の表層部に、Ｃｕ2ＯよりもＣｕＯ結合が多い
状態の酸化層、即ち、ＣｕＯ層１０６を形成する。
【００９１】このとき、銅（Ｃｕ）配線層１０４（＝下
層配線層）の表面は、弗素原子（Ｆ）が存在しない状態
にある。従って、前述の如く、酸素プラズマ１０５を供
給して、銅（Ｃｕ）配線層１０４（＝下層配線層）の表
層部に、ＣｕＯ層１０６を形成することが可能となる。
また、ＣｕＯ層１０６は、１０ｎｍ以下程度の厚さにな
るように形成する。
【００９２】尚、本実施の形態では、Ｃｕ2Ｏ結合より
も、ＣｕＯ結合が多い状態とは、ＣｕＯ層１０６におい
て、Ｃｕ2Ｏ結合に比較し、ＣｕＯ結合が５０％以上の
割合で形成されている場合のことを示す。
【００９３】ここでは、シリコンウエーハ（＝半導体基
板１０１）ごと、高真空状態に排気された反応容器内に
導入して、これを試料台上に設置する（特に、図示せ
ず）。この試料台には、高周波電力（周波数：１３．５
６ＭＨｚ）を印加する機構、及び冷却機構が設けられて
おり、反応容器内に導入された後、半導体基板１０１
は、試料台に設けられた冷却機構により、２０乃至２５
℃の室温程度にて保持される。
【００９４】このとき、反応容器内には、圧力を１５０
ｍＴｏｒｒに調整し、その後、酸素（Ｏ2）ガスを１５
０ｓｃｃｍ程度の量で導入する。反応容器内には、周波
数を１３．５６ＭＨｚ、且つ５５０Ｗ程度の高周波電力
を印加して、酸素プラズマを生成し、これを銅（Ｃｕ）
配線層１０４（＝下層配線層）の表面に供給して、６０
秒間程処理し、ＣｕＯ層１０６を形成する。
【００９５】次に、絶縁膜１０２、及びＣｕ配線層１０
４（＝下層配線層）の各々を覆うように、シリコン窒化
（ＳｉＮ）膜１０７をＣＶＤ法で形成する。その後、シ
リコン窒化（ＳｉＮ）膜１０７上に、層間膜絶縁膜を形
成する。ここでは、層間絶縁膜として、シリコン酸化膜
１０８を用いる。シリコン酸化膜１０８は、公知のＣＶ
Ｄ法により形成する。
【００９６】また、シリコン窒化（ＳｉＮ）膜１０７
は、Ｃｕ成分がシリコン酸化膜１０８（＝層間絶縁膜）
中へ拡散することを抑制し、バリア膜として作用する。
従って、シリコン酸化膜１０８、即ち、層間絶縁膜の絶
縁特性、信頼性の劣化を抑制することが可能となる。
【００９７】次に、シリコン酸化膜１０８上に、感光性
のフォトレジスト膜を塗布形成する。その後、リソグラ
フィー技術を用いて、フォトレジスト膜に、露光工程、
及び現像工程を施し、図１（ｂ）に示すように、所定の
寸法及び形状のレジストパターン１０９を形成する。
【００９８】次に、図１（ｃ）に示すように、レジスト
パターン１０９をマスクにして、異方性のドライエッチ
ング技術を用い、シリコン酸化膜１０８にシリコン窒化
（ＳｉＮ）膜１０７に達する開孔部（＝穴）１１０を形
成する。
【００９９】ここでは、異方性のドライエッチング技術
に、微細加工に適したＲＩＥ法を使用して、シリコン酸
化膜１０８に開孔部（＝穴）１１０を形成する。このと
き、エッチングガスには、Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2の
混合ガスを用いる。また、開孔部（＝穴）１１０を形成
すべく、ＲＩＥ法を施す過程で、シリコン酸化膜１０８
のエッチング速度は、シリコン窒化（ＳｉＮ）膜１０７
のそれに対して、エッチング速度比が１０乃至１５程度
（＝エッチング速度比：ＳｉＯ2／ＳｉＮ＝１０乃至１
５）となるように、エッチングの各条件を設定する。
【０１００】次に、異方性のドライエッチング技術を用
い、シリコン窒化（ＳｉＮ）膜１０７を除去して、図１
（ｄ）に示すように、銅（Ｃｕ）配線層１０４（＝下層
配線層）に達するコンタクトホール１１１を形成する。
【０１０１】ここでは、異方性のドライエッチング技術
に、微細加工に適したＲＩＥ法を用いて、シリコン窒化
（ＳｉＮ）膜１０７の一部を除去し、銅（Ｃｕ）配線層
１０４（＝下層配線層）に達するコンタクトホール１１
１を形成する。また、このとき、エッチングガスには、
所謂、ＰＦＣ系の混合ガスを用いる。ここでは、一例と
して、ＣＨＦ3／ＣＯ／Ｏ2の混合ガスを用いて、シリコ
ン窒化（ＳｉＮ）膜１０７の一部を除去する。
【０１０２】次に、レジストパターン１０９にアッシン
グ処理を行い、シリコン酸化膜１０８上より灰化除去す
る。
【０１０３】ここでは、先ず、シリコンウエーハ（＝半
導体基板１０１）ごと、アッシング装置内に搬入し、半
導体基板１０１の温度を２５０℃程度に制御する。アッ
シング処理は、酸素（Ｏ2）の流量を９０００ｓｃｃ
ｍ、放電圧力を２．０Ｔｏｒｒに設定し、図１（ｄ）に
示すように、酸素プラズマ１１２をレジストパターン１
０９に作用させて、これを灰化除去する。
【０１０４】従来の方法では、Ｃｕ配線層（＝下層配線
層）には、ＣｕＯ結合の多い状態の酸化層を形成する
等、酸化の進行を抑える処理が為されておらず、この状
態で酸素プラズマが供給されると、その表層部から酸化
が進行する。しかしながら、本実施の形態では、銅（Ｃ
ｕ）配線層１０４（＝下層配線層）には、予め、その表
層部にＣｕＯ層１０６（＝ＣｕＯ結合の多い状態の酸化
層）が形成されているので、酸化が更に進行することは
ない。
【０１０５】前述の如く、シリコン窒化（ＳｉＮ）膜１
０７を除去した後、レジストパターン１０９に酸素プラ
ズマ１１２を供給することで、アッシング処理によって
灰化除去し、同時に、銅（Ｃｕ）配線層１０４（＝下層
配線層）の表面に形成されたフロロカーボン膜（＝ＣＦ
膜）１１３も除去する。
【０１０６】このような場合、従来の方法では、アッシ
ング処理の過程で、Ｃｕ配線層（＝下層配線層）の全体
にまで酸化が進行して、コンタクトホールの埋め込み特
性、及び配線抵抗値の増加を招き、尚且つ半導体装置の
信頼性にも悪影響を及ぼすという問題があった。
【０１０７】本実施の形態では、このとき、銅（Ｃｕ）
配線層１０４（＝下層配線層）の表層部には、Ｃｕ2Ｏ
よりも、ＣｕＯ結合が多い状態の酸化層、即ち、ＣｕＯ
層１０６が形成されており、アッシング処理中に高温の
酸素雰囲気に晒されても、銅（Ｃｕ）配線層１０４（＝
下層配線層）の内部に迄、酸化が進行することはない。
【０１０８】尚、この場合、ＣｕＯ層１０６は、１０ｎ
ｍ以下の厚さとなるように形成すれば、銅（Ｃｕ）配線
層１０４（＝下層配線層）の酸化の進行を効果的に抑制
するこができる。
【０１０９】一般的に、Ｃｕが酸化される過程では、先
ず、ＣｕＯ結合が形成され、酸化が進行し、酸化層の厚
さが増加するに伴い、Ｃｕ2Ｏ結合に遷移する。ＣｕＯ
結合は、Ｃｕ2Ｏ結合よりも熱的に不安定ではあるが、
その酸化形状はＣｕ2Ｏに比較して平坦であるため、酸
素の進入、即ち、酸化反応の進行を抑制する。従って、
銅（Ｃｕ）配線層１０４（＝下層配線層）の表層部の酸
化において、ＣｕＯ結合の部分を増やせば、酸化の進行
が抑制された状態にすることが可能となる。
【０１１０】以上より、本実施の形態では、シリコン窒
化（ＳｉＮ）膜１０７を除去し、その後、レジストパタ
ーン１０９とフロロカーボン膜（＝ＣＦ膜）１１３を、
同時に、アッシング処理によって除去することが可能と
なる。
【０１１１】次に、洗浄工程を施し、その後、コンタク
トホール１１１の内面に沿って、タンタル（Ｔａ）／窒
化タンタル（ＴａＮ）の積層膜等を用い、バリアメタル
膜１１４を形成する。その後、スパッタリング法及びメ
ッキ法を用いて、コンタクトホール１１１内にＣｕを埋
め込み、次いで、ＣＭＰ法（＝化学的機械的研磨法）に
より表面を平坦化し、図１（ｅ）に示すように、Ｃｕプ
ラグ１１５を埋め込み形成する。
【０１１２】その後、上層配線層は、所定の方法を用
い、Ｃｕプラグ１１５を介して、銅（Ｃｕ）配線層１０
４（＝下層配線層）と電気的に接続するように形成すれ
ばよい。
【０１１３】以上のように、本実施の形態では、予め、
Ｃｕ配線層（例：下層配線層）の表層部に、Ｃｕ2Ｏよ
りも、ＣｕＯ結合が多い酸化層、即ち、ＣｕＯ層１０６
を形成する。このように、予め、Ｃｕ配線層の表層部の
組成を調製することによって、Ｃｕ配線層の酸化を抑制
し、引いては、前述の如く、高性能、且つ高信頼性の半
導体装置を製造することが可能となる。 （第２の実施の形態）以下に、本実施の形態について、
図２（ａ）乃至（ｅ）を参照して説明する。
【０１１４】本実施の形態では、一例として、多層配線
構造に関し、銅（Ｃｕ）を配線材料に用い、所謂、デュ
アルダマシン構造を形成する場合について説明する。
【０１１５】先ず、（第１の実施の形態）と同様に、以
下の如く、下層の位置に銅（Ｃｕ）配線層を形成する。
ここでは、先ず、半導体基板２０１上に、絶縁膜２０２
を形成する。その後、リソグラフィー技術を用いて、絶
縁膜２０２上にフォトレジストのパターンを形成する。
また、絶縁膜２０２には、プラズマＣＶＤ法で形成され
た酸化珪素（ＳｉＯ2）膜を使用する。
【０１１６】次に、フォトレジストのパターンをマスク
にして、異方性のドライエッチング技術を用い、絶縁膜
２０２に配線用の溝を形成する。ここでは、異方性のド
ライエッチング技術に、微細加工に適したＲＩＥ法を用
いると良い。
【０１１７】この配線用の溝の内部には、所定の膜厚で
形成されたタンタル（Ｔａ）／窒化タンタル（ＴａＮ）
膜２０３を介して配線材料の銅（Ｃｕ）を埋め込み、Ｃ
ＭＰ法等で表面を平坦化して、各銅（Ｃｕ）配線層２０
４（＝下層配線層）を埋め込み形成する。このように、
所定の間隔をおいて、各銅（Ｃｕ）配線層２０４を形成
する。その後、絶縁膜２０２、及びＣｕ配線層２０４
（＝下層配線層）の各々を覆うように、シリコン窒化
（ＳｉＮ）膜２０５をＣＶＤ法で形成する。
【０１１８】次に、シリコン窒化（ＳｉＮ）膜２０５上
に、層間膜絶縁膜を形成する。ここでは、層間絶縁膜と
して、シリコン酸化膜２０６を用いる。シリコン酸化膜
２０６は、ＣＶＤ法を用いて形成する。
【０１１９】また、シリコン窒化（ＳｉＮ）膜２０５
は、Ｃｕ成分がシリコン酸化膜２０６（＝層間絶縁膜）
中へ拡散することを抑制し、所謂、バリア膜として作用
する。従って、多層配線構造において、シリコン酸化膜
２０６、即ち、層間絶縁膜の絶縁特性、信頼性の劣化を
抑制することが可能となる。
【０１２０】次に、シリコン酸化膜２０６上に、感光性
のフォトレジスト膜を塗布形成する。その後、リソグラ
フィー技術を用いて、フォトレジスト膜に、露光工程及
び現像工程を施し、所定の寸法及び形状のレジストパタ
ーン２０７を形成する。その後、レジストパターン２０
７をマスクにして、異方性のドライエッチング技術を用
い、シリコン酸化膜２０６に、シリコン窒化（ＳｉＮ）
膜２０５に達する開孔部（＝穴）２０８を形成する。
【０１２１】ここでは、異方性のドライエッチング技術
には、微細加工に適したＲＩＥ法を使用して、シリコン
酸化膜２０６に開孔部２０８（＝穴）を形成する。ま
た、エッチングガスには、Ｃ5Ｆ8／ＣＯ／Ａｒ／Ｏ2の
混合ガス系を用いる。また、開孔部２０８を形成すべ
く、ＲＩＥ法を施す過程で、シリコン酸化膜２０６のエ
ッチング速度は、シリコン窒化（ＳｉＮ）膜２０５のそ
れに対して、エッチング速度比が１０乃至１５程度（＝
エッチング速度比：ＳｉＯ2／ＳｉＮ＝１０乃至１５）
となるように、各エッチング条件を設定する。
【０１２２】次に、アッシング装置内で、図２（ａ）に
示すように、酸素プラズマ２０９をレジストパターン２
０７に作用させ、これを灰化除去する。
【０１２３】ここでは、先ず、シリコンウエーハ（＝半
導体基板２０１）ごと、アッシング装置内に搬入し、半
導体基板２０１の温度を２５０℃程度に制御する。アッ
シング処理は、酸素（Ｏ2）の流量を９０００ｓｃｃ
ｍ、放電圧力を２．０Ｔｏｒｒに設定し、酸素プラズマ
２０９をレジストパターン２０７に作用させて、これを
灰化除去する。
【０１２４】このとき、銅（Ｃｕ）配線層２０４（＝下
層配線層）の表面は、シリコン窒化（ＳｉＮ）膜２０５
によって覆われており、直接、高温の酸素プラズマ雰囲
気に晒されることがない。従って、レジストパターン２
０７を除去する過程で、銅（Ｃｕ）配線層２０４（＝下
層配線層）の表層部が酸化されることはない。
【０１２５】次に、シリコン酸化膜２０６上に、感光性
のフォトレジスト膜を塗布形成する。その後、リソグラ
フィー技術を用いて、フォトレジスト膜に、露光工程及
び現像工程を施し、所定の寸法及び形状のレジストパタ
ーン２１０を形成する。その後、異方性のドライエッチ
ング技術を用いて、シリコン酸化膜２０６に配線用の溝
２１１を形成する。
【０１２６】ここでは、異方性のドライエッチング技術
に、微細加工に適したＲＩＥ法を使用して、シリコン酸
化膜２０６に配線用の溝２１１を形成する。
【０１２７】次に、アッシング装置内で、図２（ｂ）に
示すように、酸素プラズマ２１２をレジストパターン２
１０に作用させて、これを灰化除去する。
【０１２８】ここでは、先ず、シリコンウエーハ（＝半
導体基板２０１）ごと、アッシング装置の反応容器内に
搬入し、半導体基板２０１の温度を２５０℃程度に制御
する。アッシング処理は、酸素（Ｏ2）の流量を９００
０ｓｃｃｍ、放電圧力を２．０Ｔｏｒｒに設定し、酸素
プラズマ２１２をレジストパターン２１０に作用させ
て、これを灰化除去する。
【０１２９】このとき、銅（Ｃｕ）配線層２０４（＝下
層配線層）の表面は、シリコン窒化（ＳｉＮ）膜２０５
に覆われており、直接、高温の酸素プラズマ雰囲気に晒
されることがない。従って、レジストパターン２１０を
除去する過程で、銅（Ｃｕ）配線層２０４（＝下層配線
層）の表層部が酸化されることはない。
【０１３０】次に、異方性のドライエッチング技術を用
いて、シリコン窒化（ＳｉＮ）膜２０５の一部を除去
し、銅（Ｃｕ）配線層２０４（＝下層配線層）に達する
コンタクトホール２１３を形成する。ここでは、異方性
のドライエッチングには、微細加工に適したＲＩＥ法を
用い、エッチングガスには、ＰＦＣ系のガスとして、Ｃ
ＨＦ3／ＣＯ／Ｏ2の混合ガスを用いる。
【０１３１】尚、銅（Ｃｕ）配線層２０４（＝下層配線
層）の表面には、フロロカーボン膜２１４（＝ＣＦ膜）
が形成されている。また、前述の如く、フロロカーボン
膜２１４（＝ＣＦ膜）は、ＰＦＣ系のガス（＝ＣＨＦ3
／ＣＯ／Ｏ2の混合ガス）を用い、シリコン窒化（Ｓｉ
Ｎ）膜２０５の一部を除去する過程で、反応生成物が堆
積されて形成されたものである。従って、このとき、銅
（Ｃｕ）配線層２０４（＝下層配線層）の表面において
は、弗素原子（Ｆ）と炭素原子（Ｃ）の原子数の比が、
Ｆ／Ｃ＜１.０の状態にある。
【０１３２】次に、図２（ｃ）に示すように、銅（Ｃ
ｕ）配線層２０４（＝下層配線層）の表面に酸素プラズ
マ２１５を供給して、フロロカーボン膜２１４（＝ＣＦ
膜）を除去する。
【０１３３】ここでは、先ず、シリコンウエーハ（＝半
導体基板２０１）ごと、高真空状態に排気された反応容
器内に導入して、これを試料台の上に設置する。この試
料台には、高周波電力（例：周波数＝１３．５６ＭＨ
ｚ）を印加する機構、及び冷却機構が設けられている。
反応容器内に導入された後、半導体基板２０１の温度
は、試料台に設けられた冷却機構により、２０乃至２５
℃の室温程度に保持される。
【０１３４】また、反応容器内においては、圧力を１５
０ｍＴｏｒｒに調整し、その後、酸素（Ｏ2）ガスを１
００ｓｃｃｍ程度の量で導入する。反応容器内には、周
波数を１３．５６ＭＨｚ、且つ５５０Ｗ程度の高周波電
力を印加して、酸素プラズマ２１５を生成する。この酸
素プラズマ２１５を銅（Ｃｕ）配線層２０４（＝下層配
線層）の表面に供給して、６０秒間程処理し、フロロカ
ーボン膜２１４（＝ＣＦ膜）を除去する。
【０１３５】フロロカーボン膜２１４（＝ＣＦ膜）を除
去する過程では、図２（ｄ）に示すように、銅（Ｃｕ）
配線層２０４（＝下層配線層）の表層部に、Ｃｕ2Ｏ結
合よりも、ＣｕＯ結合が多い状態の酸化層、即ち、Ｃｕ
Ｏ層２１６を形成する。この場合、ＣｕＯ層２１６の厚
さは、酸素プラズマ２１５によって１０分間の処理を行
った後でも、１０ｎｍ以下である。この程度の厚さに形
成すれば、銅（Ｃｕ）配線層２０４（＝下層配線層）の
酸化の進行を効果的に抑制するこができる。
【０１３６】尚、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合が多
い状態とは、ＣｕＯ層２１６において、ＣｕＯ結合が５
０％以上の割合で形成されている場合のことを示す。
【０１３７】前述の如く、一般的に、Ｃｕが酸化される
過程では、先ず、ＣｕＯ結合が形成され、酸化が進行
し、酸化層の厚さが増加するに伴い、Ｃｕ2Ｏ結合に遷
移する。ＣｕＯ結合は、Ｃｕ2Ｏ結合よりも熱的に不安
定ではあるが、その酸化形状はＣｕ2Ｏに比較して平坦
であるため、酸素の進入、即ち、酸化反応の進行を抑制
する。従って、銅（Ｃｕ）配線層２０４（＝下層配線
層）の表層部の酸化において、ＣｕＯ結合の部分を増や
せば、酸素の進入が抑制され、酸化の進行が抑制された
状態にすることが可能となる。
【０１３８】このように、本実施の形態では、フロロカ
ーボン膜２１４（＝ＣＦ膜）を除去する過程で、Ｃｕ2
Ｏ結合よりもＣｕＯの結合が多く形成された、ＣｕＯ層
２１６を形成する。具体的には、従来の方法に比べ、低
温状態で、少量の酸素を用い、且つ高周波電力を印加し
て酸素プラズマを生成し、この酸素プラズマを供給し
て、フロロカーボン膜２１４（＝ＣＦ膜）を除去し、同
時に、銅（Ｃｕ）配線層２０４（＝下層配線層）の表層
部にＣｕＯ層２１６を形成する。従って、フロロカーボ
ン膜２１４（＝ＣＦ膜）を除去する過程で、銅（Ｃｕ）
配線層２０４（＝下層配線層）の内部に迄、酸化が進行
することがない。
【０１３９】以上より、本実施の形態では、コンタクト
ホール２１３を形成し、その後、フロロカーボン膜２１
４（＝ＣＦ膜）を、アッシング処理で除去することが可
能となる。
【０１４０】次に、洗浄工程を施し、その後、コンタク
トホール２１３の内面に沿って、タンタル（Ｔａ）／窒
化タンタル（ＴａＮ）の積層膜等を用い、バリアメタル
膜２１７を形成する。その後、スパッタリング法及びメ
ッキ法を用いて、コンタクトホール２１３内にＣｕを埋
め込み、次いで、ＣＭＰ法（＝化学的機械的研磨法）に
より表面を平坦化して、図２（ｅ）に示すように、Ｃｕ
コンタクト部２１８を介して、銅（Ｃｕ）配線層２０４
（＝下層配線層）と銅（Ｃｕ）配線層２１９（＝上層配
線層）を電気的に接続させる。
【０１４１】以上、本発明の各実施の形態では、下層に
位置する銅（Ｃｕ）配線層に電気的接続を行うべく、コ
ンタクトホールを形成する過程で、銅（Ｃｕ）配線層の
酸化を抑制する方法について述べた。
【０１４２】尚、これら各実施の形態では、上層、及び
下層の銅（Ｃｕ）配線層は、半導体装置において、特定
の層に位置する配線層に限定されるものではない。
【０１４３】また、これら各実施の形態においては、更
に、本発明の趣旨を逸脱しない範囲において変形が可能
である。
【０１４４】例えば、前述の各実施の形態では、シリコ
ン窒化（ＳｉＮ）膜１０７、２０５に替えて、シリコン
カーバイド（ＳｉＣ）膜を用いることが可能である。こ
の場合、シリコン窒化（ＳｉＮ）膜１０７、２０５に関
して、各実施の形態で述べたのと同様の手順で、シリコ
ンカーバイド（ＳｉＣ）膜を形成することが可能であ
る。また、コンタクトホールを形成する等の過程では、
シリコン窒化（ＳｉＮ）膜１０７、２０５を用いた場合
と同様の手順、及び条件で、エッチング等の加工処理、
次いで、フロロカーボン膜（＝ＣＦ膜）等の除去を、順
次、行うことが可能である。
【０１４５】例えば、（第１の実施の形態）では、（第
２の実施の形態）のように、Ｃｕ配線層（＝下層配線
層）を形成し、その後に、フロロカーボン膜（＝ＣＦ
膜）を除去する過程で、Ｃｕ配線層（＝下層配線層）の
表層部に、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合が多い状態
の酸化層、即ち、ＣｕＯ層を形成することも可能であ
る。
【０１４６】また、（第２の実施の形態）では、（第１
の実施の形態）のように、予め、銅（Ｃｕ）配線層２０
４（＝下層配線層）の表面にＣｕＯ層を形成しておき、
その後、フロロカーボン膜（＝ＣＦ膜）を除去すれば、
同様の効果を得ることが可能である。この場合、銅（Ｃ
ｕ）配線層２０４（＝下層配線層）の表層部には、（第
１の実施の形態）に示したものと同様の手順でＣｕＯ層
を形成すればよい。また、銅（Ｃｕ）配線層２０４（＝
下層配線層）は、ＣｕＯ層によって酸化の進行が抑制さ
れるので、従来用いられている、前述のアッシング処理
条件を適用して、フロロカーボン膜（＝ＣＦ膜）等を除
去することも可能となる。
【０１４７】以上、各実施の形態では、半導体基板の温
度を２０乃至４０℃程度の低温に保ち、高周波電力を印
加した状態で、この半導体基板上に形成された銅（Ｃ
ｕ）膜（銅（Ｃｕ）配線層）の表層部に、少量の酸素プ
ラズマを供給し、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合が多
い状態の酸化層を形成する。
【０１４８】また、各実施の形態では、銅（Ｃｕ）膜
（例：銅（Ｃｕ）配線層）の表面上に、弗素原子（Ｆ）
と炭素原子（Ｃ）の原子数の比が、Ｆ／Ｃ＜１.０とな
るフロロカーボン膜（＝ＣＦ膜）を形成するか、また
は、銅（Ｃｕ）膜（例：銅（Ｃｕ）配線層）の表面に弗
素原子（Ｆ）が存在しない状態を形成するように、各処
理条件を設定する。その後、前述の如く、半導体基板の
温度を２０乃至４０℃程度の低温に保ち、高周波電力を
印加した状態で、銅（Ｃｕ）膜（例：銅（Ｃｕ）配線
層）の表層部に、少量の酸素プラズマを供給し、Ｃｕ2
Ｏ結合よりも、ＣｕＯ結合が多い状態の酸化層を形成す
る。
【０１４９】以上のように行い、銅（Ｃｕ）膜の表層部
の酸化を抑制すれば、前述の各実施の形態に限らず、半
導体装置を製造する過程で、他の用途にも適用すること
が可能である。
【０１５０】
【発明の効果】本発明は、配線層等に用いられ、半導体
基板上に形成された銅（Ｃｕ）膜の表層部に、酸素プラ
ズマを供給して、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合の多
い状態の酸化層を形成する。これより、銅（Ｃｕ）膜の
表層部で酸化の進行が抑制され、酸化層の更なる成長を
抑制することができる。従って、Ｃｕを配線材料に用い
た場合、配線抵抗値の増加を抑制して、高性能、且つ高
信頼性の半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に関係する、半導体
装置の製造工程の断面図である。
【図２】本発明の第２の実施の形態に関係する、半導体
装置の製造工程の断面図である。
【図３】従来の技術に関係する、半導体装置の製造工程
の断面図である。
【図４】従来の技術に関係する、半導体装置の製造工程
の断面図である。
【符号の説明】
１０１、２０１、３０１、４０１・・・半導体基板 １０２、２０２、３０２、４０２・・・絶縁膜 １０３、２０３、３０３、４０３・・・タンタル（Ｔ
ａ）／窒化タンタル（ＴａＮ）膜 １０４、２０４、２１９、３０４、４０４・・・銅（Ｃ
ｕ）配線層（１０４、２０４、３０４、４０４＝下層配
線層、２１９・・・上層配線層） １０５、１１２、２０９、２１２、２１５、３１０、４
０９、４１１ ４１４・・・酸素プラズマ １０６、２１６・・・ＣｕＯ層 １０７、２０５、３０５、４０５・・・シリコン窒化
（ＳｉＮ）膜 １０８、２０６、３０６、４０６・・・シリコン酸化膜 １０９、２０７、２１０、３０７ ４０７（ａ）、４０７（ｂ）・・・レジストパターン １１０、２０８、４０８・・・開孔部（＝穴） １１１、２１３、３０８、４１２・・・コンタクトホー
ル １１３、２１４、３０９、４１３・・・フロロカーボン
（＝ＣＦ）膜 １１４、２１７・・・バリアメタル膜 １１５・・・Ｃｕプラグ ２１１、４１０・・・配線用の溝 ２１８・・・Ｃｕコンタクト部 ３１１、４１５・・・Ｃｕ2Ｏの酸化層
フロントページの続き (72)発明者 魚住 宜弘 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 神保 定之 大分市大字松岡3500番地 株式会社東芝大 分工場内 (72)発明者 灘原 壮一 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH11 HH21 HH32 HH35 JJ11 JJ21 JJ32 JJ35 KK11 KK21 KK32 KK35 MM01 MM02 MM05 MM12 MM13 NN06 NN07 PP15 PP27 PP28 QQ09 QQ13 QQ16 QQ25 QQ48 QQ89 QQ92 RR01 RR04 RR06 SS11 SS15 TT02 WW02 WW03 WW04 XX20

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、 この半導体基板上に形成された絶縁膜と、 この絶縁膜内に形成された銅膜とを有し、 前記銅膜の表層部には、銅の酸化を抑制する、Ｃｕ2Ｏ
    結合よりも、ＣｕＯ結合を多く含む酸化層が形成されて
    いることを特徴とする半導体装置。
  2. 【請求項２】半導体基板と、 この半導体基板上に形成された絶縁膜と、 この絶縁膜に埋め込み形成された銅配線層とを有し、 前記銅配線層の表層部には、銅の酸化を抑制する、Ｃｕ
    2Ｏ結合よりも、ＣｕＯ結合を多く含む酸化層が形成さ
    れていることを特徴とする半導体装置。
  3. 【請求項３】前記ＣｕＯ結合を多く含む酸化層には、Ｃ
    ｕＯ結合が５０％以上の割合で形成されていることを特
    徴とする請求項１に記載の半導体装置。
  4. 【請求項４】前記ＣｕＯ結合を多く含む酸化層は、厚さ
    が１０ｎｍ以下であることを特徴とする請求項１乃至３
    の何れか一項に記載の半導体装置。
  5. 【請求項５】半導体基板上に絶縁膜を形成する工程と、 この絶縁膜内に銅膜を形成する工程と 前記銅膜の表層部に酸素プラズマを供給して、Ｃｕ2Ｏ
    結合よりも、ＣｕＯ結合を多く含む酸化層を形成する工
    程とを有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】半導体基板上に絶縁膜を形成する工程と、 この絶縁膜内に銅配線層を埋め込み形成する工程と前記
    絶縁膜を除去し、前記銅配線層に達する開口部を形成す
    る工程と、 前記銅配線層の表層部に酸素プラズマを供給して、Ｃｕ
    2Ｏ結合よりも、ＣｕＯ結合を多く含む酸化層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】半導体基板上に、第一の絶縁膜を形成する
    工程と、 この第一の絶縁膜に溝を形成し、この溝内に銅配線層を
    埋め込み形成する工程と、 この銅配線層に酸素プラズマを供給して、前記銅配線層
    の表層部に、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合を多く含
    む酸化層を形成する工程と、 前記銅配線層、及び前記第一の絶縁膜上に、シリコン窒
    化膜、またはシリコンカーバイド（ＳｉＣ）膜を形成す
    る工程と、 前記シリコン窒化膜、または前記シリコンカーバイド
    （ＳｉＣ）膜上に第二の絶縁膜を形成する工程と、 前記第二の絶縁膜に、前記シリコン窒化膜、または前記
    シリコンカーバイド（ＳｉＣ）膜に達する開孔部を形成
    する工程と、 前記シリコン窒化膜、または前記シリコンカーバイド
    （ＳｉＣ）膜を除去し、前記銅配線層に達するコンタク
    トホールを形成する工程と、 前記コンタクトホール内に導電性材料を埋め込み、この
    導電性材料を介して、前記銅配線層と電気的に接続する
    ように配線層を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
  8. 【請求項８】半導体基板上に、第一の絶縁膜を形成する
    工程と、 この第一の絶縁膜内に銅配線層を埋め込み形成する工程
    と、 前記銅配線層上、及び前記第一の絶縁膜上に、シリコン
    窒化膜、またはシリコンカーバイド（ＳｉＣ）膜を形成
    する工程と、 前記シリコン窒化膜、または前記シリコンカーバイド
    （ＳｉＣ）膜上に、第二の絶縁膜を形成する工程と、 前記第二の絶縁膜に、前記シリコン窒化膜、または前記
    シリコンカーバイド（ＳｉＣ）膜に達する開孔部を形成
    する工程と、 前記第二の絶縁膜上に、第二のレジストパターンを形成
    する工程と、 前記シリコン窒化膜、または前記シリコンカーバイド
    （ＳｉＣ）膜を除去し、前記銅配線層に達するコンタク
    トホールを形成する工程と、 前記コンタクトホール内において、前記銅配線層の表層
    部に酸素プラズマを供給し、Ｃｕ2Ｏ結合よりも、Ｃｕ
    Ｏ結合を多く含む酸化層を形成する工程と、 前記コンタクトホール内に導電性材料を埋め込み、この
    導電性材料を介して、前記銅配線層と電気的に接続する
    ように配線層を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
  9. 【請求項９】前記ＣｕＯ結合を多く含む酸化層は、厚さ
    が１０ｎｍ以下であることを特徴とする請求項５乃至８
    の何れか一項に記載の半導体装置の製造方法。
  10. 【請求項１０】前記ＣｕＯ結合を多く含む酸化層には、
    ＣｕＯ結合が５０％以上の割合で形成されていることを
    特徴とする請求項５乃至８の何れか一項に記載の半導体
    装置の製造方法。
  11. 【請求項１１】前記酸素プラズマは、前記半導体基板の
    温度を１５０℃以下にして、且つ高周波電力を与えた状
    態で、前記銅配線層の表層部に供給され、前記ＣｕＯ結
    合を多く含む酸化層を形成することを特徴とする請求項
    ５乃至８の何れか一項に記載の半導体装置の製造方法。
  12. 【請求項１２】前記酸素プラズマは、前記銅配線層上の
    弗素及び炭素を含む膜を除去することを特徴とする請求
    項７に記載の半導体装置の製造方法。
  13. 【請求項１３】前記シリコン窒化膜、または前記シリコ
    ンカーバイド（ＳｉＣ）膜は、パーフルオロコンパウン
    ド系の混合ガスを用い、反応性イオンエッチング法によ
    って除去することを特徴とする請求項７または８に記載
    の半導体装置の製造方法。
  14. 【請求項１４】前記酸素プラズマは、前記銅配線層上の
    弗素及び炭素を含む膜を除去し、且つ前記銅配線層の表
    層部に、Ｃｕ2Ｏ結合よりも、ＣｕＯ結合を多く含む酸
    化層ことを特徴とする請求項６または８に記載の半導体
    装置の製造方法。
  15. 【請求項１５】前記銅配線層上の弗素及び炭素を含む膜
    は、炭素原子数に対する弗素原子数の割合が１．０より
    小さい値であることを特徴とする請求項１４に記載の半
    導体装置の製造方法。
JP2001305147A 2001-10-01 2001-10-01 半導体装置及び半導体装置の製造方法 Pending JP2003109955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001305147A JP2003109955A (ja) 2001-10-01 2001-10-01 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001305147A JP2003109955A (ja) 2001-10-01 2001-10-01 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003109955A true JP2003109955A (ja) 2003-04-11

Family

ID=19124979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001305147A Pending JP2003109955A (ja) 2001-10-01 2001-10-01 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003109955A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052255A (ja) * 2006-07-25 2008-03-06 Nec Lcd Technologies Ltd アクティブマトリクス基板の製造方法
US7462565B2 (en) * 2003-02-17 2008-12-09 Renesas Technology Corp. Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462565B2 (en) * 2003-02-17 2008-12-09 Renesas Technology Corp. Method of manufacturing semiconductor device
JP2008052255A (ja) * 2006-07-25 2008-03-06 Nec Lcd Technologies Ltd アクティブマトリクス基板の製造方法

Similar Documents

Publication Publication Date Title
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP4681117B2 (ja) サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
US7125792B2 (en) Dual damascene structure and method
US7750479B2 (en) Treatment of plasma damaged layer for critical dimension retention, pore sealing and repair
US6333248B1 (en) Method of fabricating a semiconductor device
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US7319071B2 (en) Methods for forming a metallic damascene structure
EP1096562A2 (en) Method for making a semiconductor device
EP1233449A2 (en) A method of fabricating a semiconductor device
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
JP2010062587A (ja) 半導体集積回路装置の製造方法
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
TW201017819A (en) Semiconductor device manufacturing method and storage medium
JP2003506856A (ja) アルゴン、ヘリウム、及び、水素ガスによるプラズマ予備洗浄
US20030027427A1 (en) Integrated system for oxide etching and metal liner deposition
JP2003017561A (ja) 半導体装置の製造方法および半導体装置
US8097536B2 (en) Reducing metal voids in a metallization layer stack of a semiconductor device by providing a dielectric barrier layer
JP2000091422A (ja) 多層配線構造の製造方法
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
JP2003100869A (ja) 半導体装置とその製造方法
JP2005116801A (ja) 半導体装置の製造方法
JP4108228B2 (ja) 半導体装置の製造方法
US20050077628A1 (en) Dual damascene structure and method
US6881661B2 (en) Manufacturing method of semiconductor device