JP2003109505A - 画像形成装置の製造方法 - Google Patents
画像形成装置の製造方法Info
- Publication number
- JP2003109505A JP2003109505A JP2001301554A JP2001301554A JP2003109505A JP 2003109505 A JP2003109505 A JP 2003109505A JP 2001301554 A JP2001301554 A JP 2001301554A JP 2001301554 A JP2001301554 A JP 2001301554A JP 2003109505 A JP2003109505 A JP 2003109505A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- anode
- image forming
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 異常放電の種となる異物を放電に至らせずに
除去する。 【解決手段】 電子放出素子(不図示)を有する電子源
基板(カソード基板)1、または、電子放出素子から放
出される電子の照射によって発光する発光部材(不図
示)およびその発光部材に高電圧を印加するアノードを
有するアノード基板1(以下、「基板1」という。)か
ら、異常放電の種となる異物8を放電に至らせずに除去
する静電クリーニング工程は、表面に半導体または絶縁
体からなる部材3を設けた電極2を、基板1に対して部
材3が設けられた面を対向させて配置する工程と、基板
1と電極2との間に電界を印加する工程とからなる。
除去する。 【解決手段】 電子放出素子(不図示)を有する電子源
基板(カソード基板)1、または、電子放出素子から放
出される電子の照射によって発光する発光部材(不図
示)およびその発光部材に高電圧を印加するアノードを
有するアノード基板1(以下、「基板1」という。)か
ら、異常放電の種となる異物8を放電に至らせずに除去
する静電クリーニング工程は、表面に半導体または絶縁
体からなる部材3を設けた電極2を、基板1に対して部
材3が設けられた面を対向させて配置する工程と、基板
1と電極2との間に電界を印加する工程とからなる。
Description
【0001】
【発明の属する技術分野】本発明は、電子源(カソー
ド)と、電子源から放出された電子によって発光するア
ノードとを備えた画像形成装置の製造方法に関するもの
である。
ド)と、電子源から放出された電子によって発光するア
ノードとを備えた画像形成装置の製造方法に関するもの
である。
【0002】
【従来の技術】近年、アノードとカソードとからなる平
板型画像形成装置は広く研究、開発がなされており、そ
れに使用される電子源としては、例えば、電界放出素子
や、表面伝導型電子放出素子などにより構成されたもの
が挙げられる。前者の電界放出素子を用いた一例として
は、アメリカ特許第4,884,010号が提案されて
いる。また、後者の表面伝導型電子放出素子を用いた一
例としては、アメリカ特許第5,066,883号が提
案されている。
板型画像形成装置は広く研究、開発がなされており、そ
れに使用される電子源としては、例えば、電界放出素子
や、表面伝導型電子放出素子などにより構成されたもの
が挙げられる。前者の電界放出素子を用いた一例として
は、アメリカ特許第4,884,010号が提案されて
いる。また、後者の表面伝導型電子放出素子を用いた一
例としては、アメリカ特許第5,066,883号が提
案されている。
【0003】これらは、電子源の構造ならびに駆動の方
法等に違いは見られるものの、共通して見られる特徴
は、複数の電子放出素子で構成される電子源よりなるカ
ソードと、それに近接したアノードを有する点である。
このカソードとアノードとの距離は、概ね数百μm〜数
mm程度である。ここで注意すべき点は、カソードなら
びに結線等の為の配線と、電子を引き付けるためのアノ
ード電極が近接するために、大きな静電容量を生ずる点
である。アノードには、通常電子を引き付ける為に数k
V〜数十kVの高い正電位が印加され、そのために、ア
ノードとカソードの両電極間には多大な電荷が蓄積され
ることになる。なお、本明細書では、アノードの形成さ
れた基板のことをアノード基板、アノードの形成された
基板と対向して位置する電子源の形成された基板のこと
をカソード基板と略することにする。
法等に違いは見られるものの、共通して見られる特徴
は、複数の電子放出素子で構成される電子源よりなるカ
ソードと、それに近接したアノードを有する点である。
このカソードとアノードとの距離は、概ね数百μm〜数
mm程度である。ここで注意すべき点は、カソードなら
びに結線等の為の配線と、電子を引き付けるためのアノ
ード電極が近接するために、大きな静電容量を生ずる点
である。アノードには、通常電子を引き付ける為に数k
V〜数十kVの高い正電位が印加され、そのために、ア
ノードとカソードの両電極間には多大な電荷が蓄積され
ることになる。なお、本明細書では、アノードの形成さ
れた基板のことをアノード基板、アノードの形成された
基板と対向して位置する電子源の形成された基板のこと
をカソード基板と略することにする。
【0004】このような大きな電位差を狭い電極間に与
える場合、すなわち強電界の状況下では、アノードとカ
ソード基板間で異常放電が生ずる場合がある。ここでい
う異常放電とは、駆動に関わり、電子源から放出される
正規の、あるいは予想しうるある意味で定常的な放出電
流とは区別される、アノードとカソードの短絡を生ずる
ような大電流を伴う放電を指す。このような異常放電
は、カソードとアノード基板間が不十分な真空であった
り、あるいは、電極形状に異常電場をもたらすような問
題があった場合などに生じるものと考えられる。このよ
うな異常放電が一度生ずると、アノードとカソード基板
間で作られる静電容量の大きさにもよるが、電流集中に
起因する電極等の損傷や、ひどい場合には、異常放電部
と配線を介して接続された素子の破壊を生ずる真空中の
アーク放電に至る場合がある。このアーク放電は結果的
に大電流をもたらし、電流による多量のジュール熱によ
り、異常放電部の素子の破壊や、蒸発した粒子が他の素
子や配線の短絡を引き起こす場合がある。また、電流集
中により、カソードならびに結線のための配線の電位を
不安定化させ、その結果、配線を介して接続された素子
に損傷を与える場合もある。
える場合、すなわち強電界の状況下では、アノードとカ
ソード基板間で異常放電が生ずる場合がある。ここでい
う異常放電とは、駆動に関わり、電子源から放出される
正規の、あるいは予想しうるある意味で定常的な放出電
流とは区別される、アノードとカソードの短絡を生ずる
ような大電流を伴う放電を指す。このような異常放電
は、カソードとアノード基板間が不十分な真空であった
り、あるいは、電極形状に異常電場をもたらすような問
題があった場合などに生じるものと考えられる。このよ
うな異常放電が一度生ずると、アノードとカソード基板
間で作られる静電容量の大きさにもよるが、電流集中に
起因する電極等の損傷や、ひどい場合には、異常放電部
と配線を介して接続された素子の破壊を生ずる真空中の
アーク放電に至る場合がある。このアーク放電は結果的
に大電流をもたらし、電流による多量のジュール熱によ
り、異常放電部の素子の破壊や、蒸発した粒子が他の素
子や配線の短絡を引き起こす場合がある。また、電流集
中により、カソードならびに結線のための配線の電位を
不安定化させ、その結果、配線を介して接続された素子
に損傷を与える場合もある。
【0005】さらに、この異常放電が生じた結果、二次
的な異常放電を生ずる場合もある。この二次的な異常放
電については不明な点も多いが、その原因の一つとし
て、吸蔵ガスあるいは電極金属の蒸気が放出され、真空
度が局所的に悪化するなどの原因により、生じているも
のと推測される。この二次的な異常放電は、連鎖的に生
ずる場合があり、その結果、たとえ第一の異常放電では
ダメージを生じない場合であっても、結果的に非常に大
きなダメージをもたらす場合がある。
的な異常放電を生ずる場合もある。この二次的な異常放
電については不明な点も多いが、その原因の一つとし
て、吸蔵ガスあるいは電極金属の蒸気が放出され、真空
度が局所的に悪化するなどの原因により、生じているも
のと推測される。この二次的な異常放電は、連鎖的に生
ずる場合があり、その結果、たとえ第一の異常放電では
ダメージを生じない場合であっても、結果的に非常に大
きなダメージをもたらす場合がある。
【0006】また、真空中での放電を抑制する試みとし
ては、高電界を印加できるように、「コンディショニン
グ」と呼ばれる処理を施す方法が一般的に知られてい
る。このコンディショニングとしては、一般に陽陰極表
面の状態を変化させる目的で、使用に供する前に、予め
高真空中で高電界を印加する、あるいは、低圧の水素ガ
ス中でグロー放電を行わせる処理を施す方法などが知ら
れている。これは、例えば「電気学会大学講座 高電圧
工学 第二次改訂版」(財団法人 電気学会 編、オーム
社1981年11月10日発行)には、真空放電に関し
て、火花放電の開始電圧を上昇させる手段として記載さ
れている(第39頁,第11〜第12行)。なお、本明
細書で用いられる異常放電とは、上述の火花放電を含ん
だものである。
ては、高電界を印加できるように、「コンディショニン
グ」と呼ばれる処理を施す方法が一般的に知られてい
る。このコンディショニングとしては、一般に陽陰極表
面の状態を変化させる目的で、使用に供する前に、予め
高真空中で高電界を印加する、あるいは、低圧の水素ガ
ス中でグロー放電を行わせる処理を施す方法などが知ら
れている。これは、例えば「電気学会大学講座 高電圧
工学 第二次改訂版」(財団法人 電気学会 編、オーム
社1981年11月10日発行)には、真空放電に関し
て、火花放電の開始電圧を上昇させる手段として記載さ
れている(第39頁,第11〜第12行)。なお、本明
細書で用いられる異常放電とは、上述の火花放電を含ん
だものである。
【0007】
【発明が解決しようとする課題】従って、平板型画像形
成装置においては、画素欠陥等を生ずる可能性のある異
常放電を生じない、あるいは生じにくくする為の処理を
施すことが重要である。特に、アノード基板やカソード
基板に導電性の異物が付着していると異常放電に至り易
く、これを除去することが肝要である。この処理の一手
段として、製造工程中に予めアノードとカソードの間に
電界を印加するコンディショニングの処理を施すことが
考えられる。しかしながら、製造工程中にアノード基板
とカソード基板間に電界を印加する場合、製造工程のい
つの段階で実施するかにもよるが、先述の異常放電によ
るダメージを生じてしまう可能性がある。このダメージ
は、その後の製造工程に影響を及ぼし、結果的に画素欠
陥を生ずる場合もある。また、一度の異常放電では致命
的なダメージを生ずることが無くても、先に述べた二次
的な異常放電により、ダメージを生ずる可能性もある。
成装置においては、画素欠陥等を生ずる可能性のある異
常放電を生じない、あるいは生じにくくする為の処理を
施すことが重要である。特に、アノード基板やカソード
基板に導電性の異物が付着していると異常放電に至り易
く、これを除去することが肝要である。この処理の一手
段として、製造工程中に予めアノードとカソードの間に
電界を印加するコンディショニングの処理を施すことが
考えられる。しかしながら、製造工程中にアノード基板
とカソード基板間に電界を印加する場合、製造工程のい
つの段階で実施するかにもよるが、先述の異常放電によ
るダメージを生じてしまう可能性がある。このダメージ
は、その後の製造工程に影響を及ぼし、結果的に画素欠
陥を生ずる場合もある。また、一度の異常放電では致命
的なダメージを生ずることが無くても、先に述べた二次
的な異常放電により、ダメージを生ずる可能性もある。
【0008】また、別の方法として、エアブローや除電
ブローなどの方法が一般的であるが、ブローすることに
よって舞った異物が再び基板上に付着することがないよ
うに工夫することが必要である。
ブローなどの方法が一般的であるが、ブローすることに
よって舞った異物が再び基板上に付着することがないよ
うに工夫することが必要である。
【0009】さらに、バキュームする方法も一般的では
あるが、異物が帯電して基板に付着している場合など、
非接触で吸引除去するのは非常に困難である。
あるが、異物が帯電して基板に付着している場合など、
非接触で吸引除去するのは非常に困難である。
【0010】本発明は上記の問題点に鑑みてなされたも
のであり、その目的は、異常放電の種となる異物を放電
に至らせずに除去することができるクリーニング工程
(以下、「静電クリーニング工程」という。)を有する
画像形成装置の製造方法を提供することにある。
のであり、その目的は、異常放電の種となる異物を放電
に至らせずに除去することができるクリーニング工程
(以下、「静電クリーニング工程」という。)を有する
画像形成装置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明の画像形成装置の製造方法は、電子放出素子
を有する電子源基板と、前記電子放出素子から放出され
る電子の照射によって発光する発光部材および該発光部
材に高電圧を印加するアノードを有するアノード基板と
を対向配置させて構成される画像形成装置の製造方法で
あって、表面に半導体または絶縁体からなる部材を設け
た電極を、前記電子源基板または前記アノード基板に対
して前記部材が設けられた面を対向させて配置する工程
と、前記電子源基板または前記アノード基板と前記電極
との間に電界を印加する工程と、からなる静電クリーニ
ング工程を有することを特徴とする。
め、本発明の画像形成装置の製造方法は、電子放出素子
を有する電子源基板と、前記電子放出素子から放出され
る電子の照射によって発光する発光部材および該発光部
材に高電圧を印加するアノードを有するアノード基板と
を対向配置させて構成される画像形成装置の製造方法で
あって、表面に半導体または絶縁体からなる部材を設け
た電極を、前記電子源基板または前記アノード基板に対
して前記部材が設けられた面を対向させて配置する工程
と、前記電子源基板または前記アノード基板と前記電極
との間に電界を印加する工程と、からなる静電クリーニ
ング工程を有することを特徴とする。
【0012】また、本発明の他の画像形成装置の製造方
法は、電子放出素子を有する電子源基板と、前記電子放
出素子から放出される電子の照射によって発光する発光
部材および該発光部材に高電圧を印加するアノードを有
するアノード基板とを対向配置させて構成される画像形
成装置の製造方法であって、半導体または絶縁体からな
る基板の片面に導電性の電極を有する電極基板を、前記
電子源基板または前記アノード基板に対して前記電極を
有する面とは反対の面を対向させて配置する工程と、前
記電子源基板または前記アノード基板と前記電極との間
に電界を印加する工程と、からなる静電クリーニング工
程を有することを特徴とする。
法は、電子放出素子を有する電子源基板と、前記電子放
出素子から放出される電子の照射によって発光する発光
部材および該発光部材に高電圧を印加するアノードを有
するアノード基板とを対向配置させて構成される画像形
成装置の製造方法であって、半導体または絶縁体からな
る基板の片面に導電性の電極を有する電極基板を、前記
電子源基板または前記アノード基板に対して前記電極を
有する面とは反対の面を対向させて配置する工程と、前
記電子源基板または前記アノード基板と前記電極との間
に電界を印加する工程と、からなる静電クリーニング工
程を有することを特徴とする。
【0013】さらに、前記静電クリーニング工程を、前
記電子源基板と前記アノード基板とを合体する工程の直
前に行う構成としてもよい。
記電子源基板と前記アノード基板とを合体する工程の直
前に行う構成としてもよい。
【0014】さらには、前記静電クリーニング工程にお
ける前記電界を印加する工程は、前記電子源基板または
前記アノード基板と前記電極との間に電圧を印加するこ
とによってなされるものであり、前記電子源基板または
前記アノード基板と前記電極との間に電圧を印加したま
ま前記電極を前記電子源基板または前記アノード基板に
対向する位置から遠ざけることを含む構成としてもよ
い。
ける前記電界を印加する工程は、前記電子源基板または
前記アノード基板と前記電極との間に電圧を印加するこ
とによってなされるものであり、前記電子源基板または
前記アノード基板と前記電極との間に電圧を印加したま
ま前記電極を前記電子源基板または前記アノード基板に
対向する位置から遠ざけることを含む構成としてもよ
い。
【0015】また、前記電界の大きさは400V/mm
以上4000V/mm以下である構成としてもよい。
以上4000V/mm以下である構成としてもよい。
【0016】さらに、前記電界は前記電子源基板または
前記アノード基板と前記電極との間に電圧を昇圧させな
がら印加することによって与えられるものである構成と
してもよい。
前記アノード基板と前記電極との間に電圧を昇圧させな
がら印加することによって与えられるものである構成と
してもよい。
【0017】(作用)上記本発明によれば、放電を伴う
ことなく異物を移動させ、また、移動した異物をクリー
ニング電極上の半導電性または絶縁性の部材がトラップ
するため、カソードやアノードへの異物の再付着を防止
でき、確実かつ簡易な方法で異物を除去することが可能
となる。これについて以下に詳述する。
ことなく異物を移動させ、また、移動した異物をクリー
ニング電極上の半導電性または絶縁性の部材がトラップ
するため、カソードやアノードへの異物の再付着を防止
でき、確実かつ簡易な方法で異物を除去することが可能
となる。これについて以下に詳述する。
【0018】図12は10-5Pa程度の雰囲気中におけ
る平坦な電極基板上に設けられた球体の導電物(異物)
と放電の関係を示した図である。図12中の実線で表さ
れているのが放電開始電界、点線で示しているのが異物
の移動開始電界である。
る平坦な電極基板上に設けられた球体の導電物(異物)
と放電の関係を示した図である。図12中の実線で表さ
れているのが放電開始電界、点線で示しているのが異物
の移動開始電界である。
【0019】実線に示されるように、50μm程度の大
きさの異物の場合、5kV/mm程度の電界で放電を開
始することになる。これは、例えば画像の表示動作時に
5kV/mm程度の電界が生じる画像形成装置(例えば
アノードとカソードとの間隔が2mmでアノードに10
kVを印加するような画像形成装置)の場合、このよう
な異物は放電要因となるため除去しなければ成らないこ
とを意味する。しかし、約100μm以下の異物は、画
像形成装置内及びその構成部材(具体的にはフェースプ
レートやリアプレート等)上でその存在を発見しにく
く、また一度基板等に付着すると剥がれにくい。これ
は、異物に働くファンデルワールス力等の付着力が異物
に働く重力を上回るためと考えられる。よって、5kV
/mm程度の高電界を印加する画像形成装置において
は、100μm程度の異物の除去は必須でありながら、
その発見及び除去がなかなか困難である。
きさの異物の場合、5kV/mm程度の電界で放電を開
始することになる。これは、例えば画像の表示動作時に
5kV/mm程度の電界が生じる画像形成装置(例えば
アノードとカソードとの間隔が2mmでアノードに10
kVを印加するような画像形成装置)の場合、このよう
な異物は放電要因となるため除去しなければ成らないこ
とを意味する。しかし、約100μm以下の異物は、画
像形成装置内及びその構成部材(具体的にはフェースプ
レートやリアプレート等)上でその存在を発見しにく
く、また一度基板等に付着すると剥がれにくい。これ
は、異物に働くファンデルワールス力等の付着力が異物
に働く重力を上回るためと考えられる。よって、5kV
/mm程度の高電界を印加する画像形成装置において
は、100μm程度の異物の除去は必須でありながら、
その発見及び除去がなかなか困難である。
【0020】そこで、我々はこのような異物の除去方法
として、電界を印加することで異物を移動させることに
着目した。
として、電界を印加することで異物を移動させることに
着目した。
【0021】図13は電界を印加することによって異物
を移動させることを説明する図である。図13に示すよ
うに、電位差V、ギャップdの電極間に導入された直径
φの導電性粒子があるとすると、次式(1)で示す電荷
qが誘起される。
を移動させることを説明する図である。図13に示すよ
うに、電位差V、ギャップdの電極間に導入された直径
φの導電性粒子があるとすると、次式(1)で示す電荷
qが誘起される。
【0022】q=2π3εEr2/3 ・・・(1)
ここで、εは媒質の誘電率、E(=V/d)はギャップ
dと印加電圧Vで決定される電界強度であり、rは異物
の半径である。誘電体の場合にも、帯電等により最大q
の電荷(表面電荷)が蓄えられる。
dと印加電圧Vで決定される電界強度であり、rは異物
の半径である。誘電体の場合にも、帯電等により最大q
の電荷(表面電荷)が蓄えられる。
【0023】電荷qには次式(2)で示すクーロン力F
が作用するため、このクーロン力Fが束縛力(ファンデ
ルワールス力や接触帯電によるクーロン力等)及び重力
等より大きくなると対向電極へ向かって移動し始める。
が作用するため、このクーロン力Fが束縛力(ファンデ
ルワールス力や接触帯電によるクーロン力等)及び重力
等より大きくなると対向電極へ向かって移動し始める。
【0024】F=αqE ・・・(2)
ここで、αは異物の存在による平等電界からのずれを表
す電界補正係数であり、α=0.8〜1である。
す電界補正係数であり、α=0.8〜1である。
【0025】例えば図12の破線で示すとおり、r=
0.1mmの銅球があった場合には、E=400V/m
m程度の電界で移動し始め、この電界値は真空放電が発
生するよりも十分低い値である。そして対向電極へ到達
すると、そこで電荷交換を行い、散乱されて下側の電極
へ向かって運動する。その際、電極面で等方的に散乱を
受けるため、ある時間後には電極外の領域へ除去される
ことが確認されている。しかし、上記の除去方法では異
物の散乱に任せているため、異物が電極外の領域にたど
りつくまでに時間がかかり好ましくない。また、一般に
この方法では、異物を取り除きたい部材が大きくなるほ
ど電極外の領域にたどり着くまでに長い時間が必要とな
り、大面積の画像表示装置の場合、この時間は深刻な問
題となる。そこで本発明のように、異物を取り除きたい
部材、具体的には電子源基板あるいはアノード基板に対
向配置させるクリーニング電極に半導体または絶縁体か
らなる部材(膜)を設けることで、半導体または絶縁体
の表面に異物を集塵させ、集塵後にクリーニング電極を
部材から取り外すことで、短時間に異物除去することが
可能となる。
0.1mmの銅球があった場合には、E=400V/m
m程度の電界で移動し始め、この電界値は真空放電が発
生するよりも十分低い値である。そして対向電極へ到達
すると、そこで電荷交換を行い、散乱されて下側の電極
へ向かって運動する。その際、電極面で等方的に散乱を
受けるため、ある時間後には電極外の領域へ除去される
ことが確認されている。しかし、上記の除去方法では異
物の散乱に任せているため、異物が電極外の領域にたど
りつくまでに時間がかかり好ましくない。また、一般に
この方法では、異物を取り除きたい部材が大きくなるほ
ど電極外の領域にたどり着くまでに長い時間が必要とな
り、大面積の画像表示装置の場合、この時間は深刻な問
題となる。そこで本発明のように、異物を取り除きたい
部材、具体的には電子源基板あるいはアノード基板に対
向配置させるクリーニング電極に半導体または絶縁体か
らなる部材(膜)を設けることで、半導体または絶縁体
の表面に異物を集塵させ、集塵後にクリーニング電極を
部材から取り外すことで、短時間に異物除去することが
可能となる。
【0026】以下、実施形態および実施例を用いて本発
明を詳述する。
明を詳述する。
【0027】
【発明の実施の形態】次に、本発明が適用される画像形
成装置の製造方法の一実施形態について説明する。
成装置の製造方法の一実施形態について説明する。
【0028】図1は、本発明による画像形成装置の製造
方法の一実施形態を説明するための模式図である。図1
において、符号1はアノード基板あるいはカソード基板
を、符号2はアノード基板あるいはカソード基板に対向
して配置された電極を、符号3はアノード基板あるいは
カソード基板に対向する電極2の表面に設けられた半導
体または絶縁体からなる部材を、符号4は高圧電源を、
符号8は異物を、符号9は模式的な軌道曲線を各々示し
ている。
方法の一実施形態を説明するための模式図である。図1
において、符号1はアノード基板あるいはカソード基板
を、符号2はアノード基板あるいはカソード基板に対向
して配置された電極を、符号3はアノード基板あるいは
カソード基板に対向する電極2の表面に設けられた半導
体または絶縁体からなる部材を、符号4は高圧電源を、
符号8は異物を、符号9は模式的な軌道曲線を各々示し
ている。
【0029】図2は、本発明を適用可能な画像形成装置
を説明する図である。図2において、符号5はカソード
基板を、符号6はアノード基板を、符号7は高圧電源を
各々示している。
を説明する図である。図2において、符号5はカソード
基板を、符号6はアノード基板を、符号7は高圧電源を
各々示している。
【0030】まず、図2を用いて画像形成装置の動作原
理を説明する。
理を説明する。
【0031】カソード基板5には複数の電子放出素子
(不図示)が形成され、アノード基板6には蛍光体等の
発光手段(不図示)が備えられている。カソード基板5
から放出された電子ビームに十分な加速電圧を与えるた
めに、アノード基板6には高圧電源7によりカソード基
板5に対して数kV〜数十kVの正電位が印加される。
このような状況下で、カソード基板5に形成された電子
放出素子から制御された電子が放出され、アノード基板
6に形成された蛍光体を発光させる。この場合の電子の
流れは、上記で説明した異常放電とは区別されるもので
ある。なお、アノード基板6とカソード基板5は通常は
真空中に保持され、カソード基板5とアノード基板6と
の距離は放出電子の平均自由行程よりも小さくなってい
る。
(不図示)が形成され、アノード基板6には蛍光体等の
発光手段(不図示)が備えられている。カソード基板5
から放出された電子ビームに十分な加速電圧を与えるた
めに、アノード基板6には高圧電源7によりカソード基
板5に対して数kV〜数十kVの正電位が印加される。
このような状況下で、カソード基板5に形成された電子
放出素子から制御された電子が放出され、アノード基板
6に形成された蛍光体を発光させる。この場合の電子の
流れは、上記で説明した異常放電とは区別されるもので
ある。なお、アノード基板6とカソード基板5は通常は
真空中に保持され、カソード基板5とアノード基板6と
の距離は放出電子の平均自由行程よりも小さくなってい
る。
【0032】さて、本発明による製造方法は、このよう
な状況を安定に実現するために適用される。図1を参照
すると、本発明による製造方法は、アノード基板とカソ
ード基板を合体させる工程(後述)の前に、アノード基
板またはカソード基板に対して実施される。本発明によ
る製造方法の各工程を実施する順序としては、特に制限
するものはないが、画像形成装置内に異物を混入させな
い目的から、アノード基板とカソード基板とを合体させ
る工程の直前に行うことが、他工程での異物付着を防ぐ
観点から最も効果的である。アノード基板あるいはカソ
ード基板1(以下、単に「基板1」という)に電界を予
め印加する目的は、基板1上に付着した異物を、電界に
よって異物に生じるクーロン力によって電極に引き付
け、基板1上から取り除くことである。
な状況を安定に実現するために適用される。図1を参照
すると、本発明による製造方法は、アノード基板とカソ
ード基板を合体させる工程(後述)の前に、アノード基
板またはカソード基板に対して実施される。本発明によ
る製造方法の各工程を実施する順序としては、特に制限
するものはないが、画像形成装置内に異物を混入させな
い目的から、アノード基板とカソード基板とを合体させ
る工程の直前に行うことが、他工程での異物付着を防ぐ
観点から最も効果的である。アノード基板あるいはカソ
ード基板1(以下、単に「基板1」という)に電界を予
め印加する目的は、基板1上に付着した異物を、電界に
よって異物に生じるクーロン力によって電極に引き付
け、基板1上から取り除くことである。
【0033】基板1上に付着した異物を基板1上から取
り除く原理を下記に述べる。
り除く原理を下記に述べる。
【0034】電極2を正電位にし、基板1をGND(グ
ラウンド)にすると、基板1上の導電性異物8は負に帯
電し、電極2の正電位との間のクーロン力によって電極
2側に引っ張られ接触する。この時に異物8は非弾性散
乱するが、電極2上に半導電性または絶縁性の部材3が
ないと異物8は正電位によって瞬時に正に帯電し、基板
1とのクーロン力によって基板1側に引き戻されてしま
う。これを繰り返し、異物8と電極2の衝突時の損失エ
ネルギーと電荷供給にエネルギーがつりあうまで加速し
ながら運動を続けることになる。これに反し、衝突時に
異物8が正帯電へ電荷交換してしまう時定数が衝突時の
接触時間よりも十分に長くなるように、電極2上に半導
電性膜あるいは絶縁性膜3を設けることによって、衝突
時の異物8への電荷供給を抑え、異物8が再び基板へ到
達しないようにできる。具体的には108Ω/□以上の
半導体、または更に高抵抗な絶縁体等からなる部材
(膜)3であれば、上記機能が期待できる。そしてこの
とき、異物8は非弾性散乱により基板1側へ動くが、電
極2から供給されたエネルギーが非弾性散乱によって損
失したエネルギーよりも少ないため、基板1に到達する
前に電極2側へ引き戻される。この運動を繰り返しなが
ら、徐々に移動できる距離は減っていき、最終的には電
極2上の半導体または絶縁体の部材3の表面にとどまる
こととなる。この模式的な軌道曲線が、図1中の符号9
によって示されている。
ラウンド)にすると、基板1上の導電性異物8は負に帯
電し、電極2の正電位との間のクーロン力によって電極
2側に引っ張られ接触する。この時に異物8は非弾性散
乱するが、電極2上に半導電性または絶縁性の部材3が
ないと異物8は正電位によって瞬時に正に帯電し、基板
1とのクーロン力によって基板1側に引き戻されてしま
う。これを繰り返し、異物8と電極2の衝突時の損失エ
ネルギーと電荷供給にエネルギーがつりあうまで加速し
ながら運動を続けることになる。これに反し、衝突時に
異物8が正帯電へ電荷交換してしまう時定数が衝突時の
接触時間よりも十分に長くなるように、電極2上に半導
電性膜あるいは絶縁性膜3を設けることによって、衝突
時の異物8への電荷供給を抑え、異物8が再び基板へ到
達しないようにできる。具体的には108Ω/□以上の
半導体、または更に高抵抗な絶縁体等からなる部材
(膜)3であれば、上記機能が期待できる。そしてこの
とき、異物8は非弾性散乱により基板1側へ動くが、電
極2から供給されたエネルギーが非弾性散乱によって損
失したエネルギーよりも少ないため、基板1に到達する
前に電極2側へ引き戻される。この運動を繰り返しなが
ら、徐々に移動できる距離は減っていき、最終的には電
極2上の半導体または絶縁体の部材3の表面にとどまる
こととなる。この模式的な軌道曲線が、図1中の符号9
によって示されている。
【0035】上記現象は、基板1と電極2のギャップ間
が放電による全路破壊を起こす電界よりもずっと低い電
界から発生するので、放電(ここでは、全路破壊するよ
うな放電をいう。)させずに異物8を基板1から除去す
ることができる。具体的には、前述のような放電要因お
よび除去困難な100μm程度の異物の混入を想定し、
電界の大きさを図12に示すように400V/mmから
4kV/mmの範囲に設定すればよい。
が放電による全路破壊を起こす電界よりもずっと低い電
界から発生するので、放電(ここでは、全路破壊するよ
うな放電をいう。)させずに異物8を基板1から除去す
ることができる。具体的には、前述のような放電要因お
よび除去困難な100μm程度の異物の混入を想定し、
電界の大きさを図12に示すように400V/mmから
4kV/mmの範囲に設定すればよい。
【0036】なお、電圧の印加を止めてしまうと、異物
8が自由になり、再び基板1に付着するおそれがあるの
で、電圧を印加したまま電極2を基板1の対向位置から
遠ざけることが好ましい。
8が自由になり、再び基板1に付着するおそれがあるの
で、電圧を印加したまま電極2を基板1の対向位置から
遠ざけることが好ましい。
【0037】
【実施例】以下、本発明を実施例に基づいて説明する。
【0038】(第1の実施例)図3は、本発明の画像形
成装置の製造方法の第1の実施例を説明するためのブロ
ック図である。
成装置の製造方法の第1の実施例を説明するためのブロ
ック図である。
【0039】まず、第1の工程ではカソード基板を作成
した。
した。
【0040】図4は、第1の工程で作成したカソード基
板を示す模式図である。図4に示すように、第1の工程
で作成したカソード基板10は、電子放出素子として表
面伝導型電子放出素子がマトリクス配置された電子源に
より構成されている。なお、図4において、符号25は
x方向配線、符号23はy方向配線、符号13は表面伝
導型電子放出素子を示している。本実施例においては、
720素子分(後述の図9におけるn=720)のx方
向配線25と、240素子分(後述の図9におけるm=
240)のy方向配線23とを有するカソード基板10
を作成した。
板を示す模式図である。図4に示すように、第1の工程
で作成したカソード基板10は、電子放出素子として表
面伝導型電子放出素子がマトリクス配置された電子源に
より構成されている。なお、図4において、符号25は
x方向配線、符号23はy方向配線、符号13は表面伝
導型電子放出素子を示している。本実施例においては、
720素子分(後述の図9におけるn=720)のx方
向配線25と、240素子分(後述の図9におけるm=
240)のy方向配線23とを有するカソード基板10
を作成した。
【0041】ここで、カソード基板10の作成方法の詳
細を図5(a)〜(e)を参照して説明する。
細を図5(a)〜(e)を参照して説明する。
【0042】工程1−1:洗浄した青板ガラス32(図
6参照)の表面に、厚さが0.5μmのSiO2層をス
パッタリングにより形成し、これをカソード基板10と
した。該カソード基板10上にスパッタ成膜法とフォト
リソグラフィー法を用いて表面伝導型電子放出素子13
(図4参照)の素子電極21および22を形成する。こ
れらの電極は、厚さ5nmのTi層と厚さ100nmの
Ni層とを積層したものである。素子電極21,22同
士の間隔は2μmとした(図5(a))。
6参照)の表面に、厚さが0.5μmのSiO2層をス
パッタリングにより形成し、これをカソード基板10と
した。該カソード基板10上にスパッタ成膜法とフォト
リソグラフィー法を用いて表面伝導型電子放出素子13
(図4参照)の素子電極21および22を形成する。こ
れらの電極は、厚さ5nmのTi層と厚さ100nmの
Ni層とを積層したものである。素子電極21,22同
士の間隔は2μmとした(図5(a))。
【0043】工程1−2:続いて、Agペーストをカソ
ード基板10上に所定の形状に印刷し、これを焼成する
ことによりy方向配線23を形成した。y方向配線23
の幅は100μm、厚さは約10μmである(図5
(b))。
ード基板10上に所定の形状に印刷し、これを焼成する
ことによりy方向配線23を形成した。y方向配線23
の幅は100μm、厚さは約10μmである(図5
(b))。
【0044】工程1−3:次に、PbOを主成分とし、
ガラスバインダーを混合したペーストを、同じ印刷法に
よりカソード基板10上に印刷して絶縁層24を形成す
る。これはy方向配線23とx方向配線25とを絶縁す
るもので、厚さが約20μmとなるように形成した。な
お、素子電極22と重なる部分には切り欠きを設けて、
x方向配線25と素子電極22とが接続されるようにし
てある(図5(c))。
ガラスバインダーを混合したペーストを、同じ印刷法に
よりカソード基板10上に印刷して絶縁層24を形成す
る。これはy方向配線23とx方向配線25とを絶縁す
るもので、厚さが約20μmとなるように形成した。な
お、素子電極22と重なる部分には切り欠きを設けて、
x方向配線25と素子電極22とが接続されるようにし
てある(図5(c))。
【0045】工程1−4:続いて、x方向配線25を上
記の絶縁層24上に形成する(図5(d))。この作成
方法はy方向配線23の場合と同じで、x方向配線25
の幅は300μm、厚さは約10μmである。そして、
PbO微粒子よりなる導電性膜26を形成する。
記の絶縁層24上に形成する(図5(d))。この作成
方法はy方向配線23の場合と同じで、x方向配線25
の幅は300μm、厚さは約10μmである。そして、
PbO微粒子よりなる導電性膜26を形成する。
【0046】導電性膜26を形成する際には、まず、y
方向配線23およびx方向配線25を形成したカソード
基板10上に、スパッタリング法によりCr膜を形成
し、フォトリソグラフィー法により、導電性膜26の形
状に対応する開口部をCr膜に形成する。次に、有機P
b化合物の溶液(ccp−4230:奥野製薬(株)
製)を塗布して、大気中300℃、12分間の焼成を行
って、PbO微粒子膜を形成した後、上記Cr膜をウェ
ットエッチングにより除去して、リフトオフにより導電
性膜26を所定の形状にする(図5(e))。
方向配線23およびx方向配線25を形成したカソード
基板10上に、スパッタリング法によりCr膜を形成
し、フォトリソグラフィー法により、導電性膜26の形
状に対応する開口部をCr膜に形成する。次に、有機P
b化合物の溶液(ccp−4230:奥野製薬(株)
製)を塗布して、大気中300℃、12分間の焼成を行
って、PbO微粒子膜を形成した後、上記Cr膜をウェ
ットエッチングにより除去して、リフトオフにより導電
性膜26を所定の形状にする(図5(e))。
【0047】次に、第2の工程ではカソード基板を静電
クリーニングした。
クリーニングした。
【0048】図6は、本実施例における静電クリーニン
グ工程を説明するための模式図である。図6に示すよう
に、静電クリーニング用電極基板31は、青板ガラス3
2の一方の面に電極33が形成されており、高圧電源4
と接続されている。符号34で示されている誘電体ペー
ストは約20μmの厚みで電極33を全域に渡って被覆
している。符号10は上述したカソード基板を示してお
り、カソード基板10は電子放出部の形成された面がク
リーニング用電極基板31の誘電体ペースト面34と対
向して配置されている。青板ガラス32の厚さは2mm
であり、静電クリーニング用電極基板31とカソード基
板10間の距離も2mmとなるように、不図示の絶縁体
を用いて電圧の印加されない領域にて両者を支持した。
グ工程を説明するための模式図である。図6に示すよう
に、静電クリーニング用電極基板31は、青板ガラス3
2の一方の面に電極33が形成されており、高圧電源4
と接続されている。符号34で示されている誘電体ペー
ストは約20μmの厚みで電極33を全域に渡って被覆
している。符号10は上述したカソード基板を示してお
り、カソード基板10は電子放出部の形成された面がク
リーニング用電極基板31の誘電体ペースト面34と対
向して配置されている。青板ガラス32の厚さは2mm
であり、静電クリーニング用電極基板31とカソード基
板10間の距離も2mmとなるように、不図示の絶縁体
を用いて電圧の印加されない領域にて両者を支持した。
【0049】静電クリーニングは、高圧電源4より電極
33に電圧を印加することで開始される。本実施例で
は、高圧電源4から直流電圧2kVを1分間印加した。
なお、本工程における異常放電を検知する目的でフォト
マルを用いて発光測定を同時に行なったが、異常放電は
検知されなかった。
33に電圧を印加することで開始される。本実施例で
は、高圧電源4から直流電圧2kVを1分間印加した。
なお、本工程における異常放電を検知する目的でフォト
マルを用いて発光測定を同時に行なったが、異常放電は
検知されなかった。
【0050】上記の静電クリーニングの後、静電クリー
ニング用基板31の誘電体ペースト面34を光学顕微鏡
で観察したところ、様々な形状の異物の付着が確認で
き、本カソード基板10はギャップ2mmに対して16
kVを1時間印加しても異常放電は起きなかった。これ
に対して、上記の工程1−1から1−4によって同様に
作成し、上記静電クリーニングを行わないカソード基板
にギャップ2mmで高電圧を印加したところ、12kV
で放電が発生していたことから、本静電クリーニングに
よって耐圧(放電開始電圧)が向上したといえる。
ニング用基板31の誘電体ペースト面34を光学顕微鏡
で観察したところ、様々な形状の異物の付着が確認で
き、本カソード基板10はギャップ2mmに対して16
kVを1時間印加しても異常放電は起きなかった。これ
に対して、上記の工程1−1から1−4によって同様に
作成し、上記静電クリーニングを行わないカソード基板
にギャップ2mmで高電圧を印加したところ、12kV
で放電が発生していたことから、本静電クリーニングに
よって耐圧(放電開始電圧)が向上したといえる。
【0051】次に、第3の工程ではアノード基板を作成
した。
した。
【0052】図7は、本実施例における画像形成装置の
アノード基板の構成を示す模式図である。図7におい
て、符号16は電子線を加速させるために必要な高圧を
印加するための高圧取り出し部、符号17はメタルバッ
ク(アノード)、符号18は蛍光膜、符号15はガラス
基板を示している。
アノード基板の構成を示す模式図である。図7におい
て、符号16は電子線を加速させるために必要な高圧を
印加するための高圧取り出し部、符号17はメタルバッ
ク(アノード)、符号18は蛍光膜、符号15はガラス
基板を示している。
【0053】アノード基板も、カソード基板10と同様
に、基板15にはSiO2層を設けた青板ガラスを用い
ている。アノード基板には、超音波加工により、排気管
接続用の開口部(不図示)を形成する。続いて、印刷プ
ロセスにより高圧取り出し部16をAuにて形成し、さ
らに蛍光膜18としてブラックストライプおよびストラ
イプ状の蛍光体を形成する。その後、フィルミング処理
を行った後、メタルバック17としてこの上に厚さ約2
0μmのAl膜を真空蒸着法により堆積させた。
に、基板15にはSiO2層を設けた青板ガラスを用い
ている。アノード基板には、超音波加工により、排気管
接続用の開口部(不図示)を形成する。続いて、印刷プ
ロセスにより高圧取り出し部16をAuにて形成し、さ
らに蛍光膜18としてブラックストライプおよびストラ
イプ状の蛍光体を形成する。その後、フィルミング処理
を行った後、メタルバック17としてこの上に厚さ約2
0μmのAl膜を真空蒸着法により堆積させた。
【0054】第4の工程では、アノード基板を静電クリ
ーニングした。
ーニングした。
【0055】図8は、アノード基板の静電クリーニング
工程を説明するための模式図である。符号31は静電ク
リーニング用電極基板を示しており、その青板ガラス3
2の一方の面には電極33が形成されており、電極33
は高圧電源4と接続されている。誘電体ペースト34は
約20μmの厚みで電極33を全域に渡って被覆してい
る。符号15は上述したアノード基板を示しており、ア
ノード基板15のメタルバック17及び蛍光膜18が形
成された面が静電クリーニング用電極基板31の誘電体
ペースト面34に対向するように配置されている。青板
ガラス32の厚さは2mmであり、静電クリーニング用
電極基板31とアノード基板間の距離も2mmとなるよ
うに、不図示の絶縁体を用いて電圧の印加されない領域
にて両者を支持した。
工程を説明するための模式図である。符号31は静電ク
リーニング用電極基板を示しており、その青板ガラス3
2の一方の面には電極33が形成されており、電極33
は高圧電源4と接続されている。誘電体ペースト34は
約20μmの厚みで電極33を全域に渡って被覆してい
る。符号15は上述したアノード基板を示しており、ア
ノード基板15のメタルバック17及び蛍光膜18が形
成された面が静電クリーニング用電極基板31の誘電体
ペースト面34に対向するように配置されている。青板
ガラス32の厚さは2mmであり、静電クリーニング用
電極基板31とアノード基板間の距離も2mmとなるよ
うに、不図示の絶縁体を用いて電圧の印加されない領域
にて両者を支持した。
【0056】静電クリーニングは、高圧電源4より電極
33に電圧を印加することで開始される。本実施例で
は、上述した工程2と同様に、直流電圧2kVを1分間
印加した。なお、本工程における異常放電を検知する目
的でフォトマルを用いて発光測定を同時に行なったが、
異常放電は検知されなかった。上記静電クリーニングの
後、静電クリーニング用基板31の誘電体ペースト面3
4を光学顕微鏡で観察したところ、様々な形状の異物の
付着が確認でき、本アノード基板はギャップ2mmに対
して16kVを1時間印加しても異常放電は起きなかっ
た。これに対して、上記アノードと同様に作成し、上記
静電クリーニングを行わないアノード基板にギャップ2
mmで高電圧を印加したところ、12kVで放電が発生
していたことから、本静電クリーニングによって耐圧
(放電開始電圧)が向上したといえる。
33に電圧を印加することで開始される。本実施例で
は、上述した工程2と同様に、直流電圧2kVを1分間
印加した。なお、本工程における異常放電を検知する目
的でフォトマルを用いて発光測定を同時に行なったが、
異常放電は検知されなかった。上記静電クリーニングの
後、静電クリーニング用基板31の誘電体ペースト面3
4を光学顕微鏡で観察したところ、様々な形状の異物の
付着が確認でき、本アノード基板はギャップ2mmに対
して16kVを1時間印加しても異常放電は起きなかっ
た。これに対して、上記アノードと同様に作成し、上記
静電クリーニングを行わないアノード基板にギャップ2
mmで高電圧を印加したところ、12kVで放電が発生
していたことから、本静電クリーニングによって耐圧
(放電開始電圧)が向上したといえる。
【0057】第5の工程では、図9に示すようにカソー
ド基板10とアノード基板15とを有する画像形成装置
の容器を製造した。
ド基板10とアノード基板15とを有する画像形成装置
の容器を製造した。
【0058】この工程では、カソード基板10を支える
リアプレート14とアノード基板を兼ねるフェースプレ
ート15とを、支持枠19を介してフリットガラスを用
いて接合する。このとき、排気管(不図示)の接合も同
時に行う。なお、電子源の各電子放出素子とフェースプ
レートの蛍光膜との位置が正確に対応するように、注意
深く位置合わせを行う。カソード基板10とアノード基
板15の距離は2mmである。
リアプレート14とアノード基板を兼ねるフェースプレ
ート15とを、支持枠19を介してフリットガラスを用
いて接合する。このとき、排気管(不図示)の接合も同
時に行う。なお、電子源の各電子放出素子とフェースプ
レートの蛍光膜との位置が正確に対応するように、注意
深く位置合わせを行う。カソード基板10とアノード基
板15の距離は2mmである。
【0059】第6の工程では電子放出部を作成した。
【0060】工程6−1:上記の画像形成装置を不図示
の排気管を介して真空排気装置に接続し、容器内を排気
する。容器内の圧力が10-4Pa以下となったところ
で、フォーミング処理を行う。フォーミング工程は、各
x方向配線25毎に図10(b)に模式的に示すような
波高値の漸増するパルス電圧を印加して行った。パルス
間隔T2は10sec.とし、パルス幅T1は1mse
c.とした。なお、図には示されていないが、フォーミ
ング用のパルスの間に波高値0.1Vの矩形波パルスを
挿入して電流値を測定して、電子放出素子の抵抗値を同
時に測定し、1素子あたりの抵抗値が1MΩを越えたと
ころで、その配線に接続される素子のフォーミング処理
を終了し、次のx方向配線に接続された素子の処理に移
る。これを繰り返して、すべての素子についてフォーミ
ング処理を完了する。
の排気管を介して真空排気装置に接続し、容器内を排気
する。容器内の圧力が10-4Pa以下となったところ
で、フォーミング処理を行う。フォーミング工程は、各
x方向配線25毎に図10(b)に模式的に示すような
波高値の漸増するパルス電圧を印加して行った。パルス
間隔T2は10sec.とし、パルス幅T1は1mse
c.とした。なお、図には示されていないが、フォーミ
ング用のパルスの間に波高値0.1Vの矩形波パルスを
挿入して電流値を測定して、電子放出素子の抵抗値を同
時に測定し、1素子あたりの抵抗値が1MΩを越えたと
ころで、その配線に接続される素子のフォーミング処理
を終了し、次のx方向配線に接続された素子の処理に移
る。これを繰り返して、すべての素子についてフォーミ
ング処理を完了する。
【0061】工程6−2:次に活性化工程処理を行う。
この処理に先立ち、上記画像形成装置を200℃に保持
しながらイオンポンプにより排気し、圧力を10-5Pa
以下まで下げる。続いてアセトンを真空容器内に導入す
る。圧力が1.3×10-2Paとなるように、アセトン
の導入量を調整した。続いて、x方向配線にパルス電圧
を印加する。パルス波形は、波高値16Vの矩形波パル
スとし、パルス幅は100μsec.とし、1パルス毎
に125μsec間隔でパルスを加えるx方向配線を隣
のx方向配線に切り替え、順次各x方向配線にパルスを
印加することを繰り返す。この処理の結果、各電子放出
素子の電子放出部近傍に炭素を主成分とする堆積膜が形
成され、素子電流Ifが大きくなる。
この処理に先立ち、上記画像形成装置を200℃に保持
しながらイオンポンプにより排気し、圧力を10-5Pa
以下まで下げる。続いてアセトンを真空容器内に導入す
る。圧力が1.3×10-2Paとなるように、アセトン
の導入量を調整した。続いて、x方向配線にパルス電圧
を印加する。パルス波形は、波高値16Vの矩形波パル
スとし、パルス幅は100μsec.とし、1パルス毎
に125μsec間隔でパルスを加えるx方向配線を隣
のx方向配線に切り替え、順次各x方向配線にパルスを
印加することを繰り返す。この処理の結果、各電子放出
素子の電子放出部近傍に炭素を主成分とする堆積膜が形
成され、素子電流Ifが大きくなる。
【0062】工程6−3:続いて、安定化工程として、
真空容器内を再度排気する。排気は、画像形成装置を2
00℃に保持しながら、イオンポンプを用いて10時間
継続した。この工程は真空容器内に残留した有機物質分
子を除去し、上記炭素を主成分とする堆積膜のこれ以上
の堆積を防いで、電子放出特性を安定させるためのもの
である。
真空容器内を再度排気する。排気は、画像形成装置を2
00℃に保持しながら、イオンポンプを用いて10時間
継続した。この工程は真空容器内に残留した有機物質分
子を除去し、上記炭素を主成分とする堆積膜のこれ以上
の堆積を防いで、電子放出特性を安定させるためのもの
である。
【0063】工程6−4:画像形成装置を室温に戻した
後、工程6−2で行ったのと同様の方法で、x方向配線
にパルス電圧を印加する。さらに上記の高電圧導入端子
を通じて、画像形成部材に5kVの電圧を印加すると蛍
光膜が発光する。このとき、目視により、発光しない部
分あるいは非常に暗い部分がないことを確認する。
後、工程6−2で行ったのと同様の方法で、x方向配線
にパルス電圧を印加する。さらに上記の高電圧導入端子
を通じて、画像形成部材に5kVの電圧を印加すると蛍
光膜が発光する。このとき、目視により、発光しない部
分あるいは非常に暗い部分がないことを確認する。
【0064】第7の工程では画像形成装置を真空封止し
た。
た。
【0065】この工程では、排気管(不図示)を加熱溶
着して封止する。そして、高周波加熱によりゲッタ処理
(不図示)を行い、画像形成装置を完成する。
着して封止する。そして、高周波加熱によりゲッタ処理
(不図示)を行い、画像形成装置を完成する。
【0066】さて、上述のように、本発明の製造方法に
より製造した画像形成装置の特性を評価するために、以
下の評価実験を行った。
より製造した画像形成装置の特性を評価するために、以
下の評価実験を行った。
【0067】まず、電子源を駆動させずにアノードに1
0kVの高電圧を300時間印加した。このとき異常放
電は生じなかった。その後、アノード電圧を8kVにし
て、カソード基板10のx方向配線25、具体的にはD
ox1,Dox2,・・・Dox(m−1),Doxm、
およびy方向配線23、具体的にはDoy1,Doy
2,・・・Doy(n−1),Doynに接続された不図
示のドライバーユニットを駆動することにより、画像を
表示させ、画素欠陥の有無を調査したが、画素欠陥は見
つからなかった。すなわち、静電クリーニングの工程で
ダメージが与えられていないことが判明した。さらに、
様々な画像を表示させながら、300時間の耐久試験を
行った。その結果、異常放電を一度も生ずることはな
く、良好な画像を保持していた。このことから、本発明
の画像形成装置の製造方法により製造される画像形成装
置が、異物による異常放電の抑制に有効であることが示
された。
0kVの高電圧を300時間印加した。このとき異常放
電は生じなかった。その後、アノード電圧を8kVにし
て、カソード基板10のx方向配線25、具体的にはD
ox1,Dox2,・・・Dox(m−1),Doxm、
およびy方向配線23、具体的にはDoy1,Doy
2,・・・Doy(n−1),Doynに接続された不図
示のドライバーユニットを駆動することにより、画像を
表示させ、画素欠陥の有無を調査したが、画素欠陥は見
つからなかった。すなわち、静電クリーニングの工程で
ダメージが与えられていないことが判明した。さらに、
様々な画像を表示させながら、300時間の耐久試験を
行った。その結果、異常放電を一度も生ずることはな
く、良好な画像を保持していた。このことから、本発明
の画像形成装置の製造方法により製造される画像形成装
置が、異物による異常放電の抑制に有効であることが示
された。
【0068】(第2の実施例)次に、本発明の第2の実
施例について説明する。
施例について説明する。
【0069】本実施例でも第1の実施例と同様の工程で
画像形成装置を作成するが、本実施例は工程2および工
程4のみが第1の実施例と異なる。具体的には、静電ク
リーニング時の電圧印加を徐々に昇圧させる。それ以外
は実施例1の工程2,4と同様である。なお、本静電ク
リーニング工程の後、静電クリーニング用基板の誘電ペ
ースト面を光学顕微鏡で観察したところ、第1の実施例
と同様に、様々な異物の集塵が確認できた。
画像形成装置を作成するが、本実施例は工程2および工
程4のみが第1の実施例と異なる。具体的には、静電ク
リーニング時の電圧印加を徐々に昇圧させる。それ以外
は実施例1の工程2,4と同様である。なお、本静電ク
リーニング工程の後、静電クリーニング用基板の誘電ペ
ースト面を光学顕微鏡で観察したところ、第1の実施例
と同様に、様々な異物の集塵が確認できた。
【0070】また、本実施例のように印加電圧を徐々に
昇圧させることで、異物除去工程での印加電圧のリンギ
ング等による予期せぬ高圧印加による放電の発生が回避
でき、異物除去工程での安全性を向上できる。
昇圧させることで、異物除去工程での印加電圧のリンギ
ング等による予期せぬ高圧印加による放電の発生が回避
でき、異物除去工程での安全性を向上できる。
【0071】(第3の実施例)次に、本発明の第3の実
施例について説明する。
施例について説明する。
【0072】本実施例でも第1の実施例と同様の工程で
画像形成装置を作成するが、本実施例は工程2および工
程4のみが第1の実施例と異なる。具体的には、図11
に示すように、静電クリーニング用電極基板を半導体あ
るいは絶縁体の部材3の片面に導電性の電極2を設ける
ことによって作成し、クリーニング時には電極2面とは
逆の面をアノード基板あるいはカソード基板(不図示)
に対向させて配置する点が、第1の実施例と異なる。
画像形成装置を作成するが、本実施例は工程2および工
程4のみが第1の実施例と異なる。具体的には、図11
に示すように、静電クリーニング用電極基板を半導体あ
るいは絶縁体の部材3の片面に導電性の電極2を設ける
ことによって作成し、クリーニング時には電極2面とは
逆の面をアノード基板あるいはカソード基板(不図示)
に対向させて配置する点が、第1の実施例と異なる。
【0073】ここで、図11は静電クリーニング電極基
板の断面図であり、図中において符号2はクリーニング
電極を示し、符号3は半導体あるいは絶縁体の部材を示
している。静電クリーニング電極基板を変えた以外は、
第1の実施例の工程2,4と同様である。なお、本静電
クリーニング工程の後、静電クリーニング用基板の誘電
ペースト面を光学顕微鏡で観察したところ、第1の実施
例と同様に異物の付着が確認できた。また、ディスプレ
イパネルとしても第1の実施例と同等の効果が確認でき
た。
板の断面図であり、図中において符号2はクリーニング
電極を示し、符号3は半導体あるいは絶縁体の部材を示
している。静電クリーニング電極基板を変えた以外は、
第1の実施例の工程2,4と同様である。なお、本静電
クリーニング工程の後、静電クリーニング用基板の誘電
ペースト面を光学顕微鏡で観察したところ、第1の実施
例と同様に異物の付着が確認できた。また、ディスプレ
イパネルとしても第1の実施例と同等の効果が確認でき
た。
【0074】
【発明の効果】以上説明したように、本発明の画像形成
装置の製造方法は、静電クリーニング工程を有している
ことにより、異常放電の種となる異物を放電に至らせず
に除去することができ、基板の放電耐圧(放電開始電
圧)を向上させることができる。
装置の製造方法は、静電クリーニング工程を有している
ことにより、異常放電の種となる異物を放電に至らせず
に除去することができ、基板の放電耐圧(放電開始電
圧)を向上させることができる。
【0075】さらに、本発明の画像形成装置の製造方法
によって製造される画像形成装置は上記のように放電耐
圧(放電開始電圧)が向上した基板を有するので、異常
放電が無く、良好な画像を形成することができる。
によって製造される画像形成装置は上記のように放電耐
圧(放電開始電圧)が向上した基板を有するので、異常
放電が無く、良好な画像を形成することができる。
【図1】本発明による画像形成装置の製造方法の一実施
形態を説明するための模式図である。
形態を説明するための模式図である。
【図2】本発明を適用可能な画像形成装置を説明する図
である。
である。
【図3】本発明の画像形成装置の製造方法の第1の実施
例を説明するためのブロック図である。
例を説明するためのブロック図である。
【図4】第1の工程で作成したカソード基板を示す模式
図である。
図である。
【図5】カソード基板の作成方法の詳細を示す図であ
る。
る。
【図6】本発明の第1の実施例における静電クリーニン
グ工程を説明するための模式図である。
グ工程を説明するための模式図である。
【図7】本発明の第1の実施例における画像形成装置の
アノード基板の構成を示す模式図である。
アノード基板の構成を示す模式図である。
【図8】アノード基板の静電クリーニング工程を説明す
るための模式図である。
るための模式図である。
【図9】カソード基板とアノード基板とを有する画像形
成装置の容器を製造する工程を説明するための図であ
る。
成装置の容器を製造する工程を説明するための図であ
る。
【図10】フォーミング工程において配線に印加するパ
ルス電圧を示す図である。
ルス電圧を示す図である。
【図11】本発明の第3の実施例における静電クリーニ
ング用電極基板を示す図である。
ング用電極基板を示す図である。
【図12】10-5Pa程度の雰囲気中における平坦な電
極基板上に設けられた球体の導電物(異物)と放電の関
係を示した図である。
極基板上に設けられた球体の導電物(異物)と放電の関
係を示した図である。
【図13】電界を印加することによって異物を移動させ
ることを説明する図である。
ることを説明する図である。
1 アノード基板(またはカソード基板)
2 電極
3 半導体(または絶縁体)
4,7 高圧電源
5,10 カソード基板
6 アノード基板
8 異物
9 軌道曲線
13 表面伝導型電子放出素子
14 リアプレート
15 ガラス基板(アノード基板)
16 高圧取り出し部
17 メタルバック(アノード)
18 蛍光膜
19 支持枠
21,22 素子電極
23 y方向配線
24 絶縁層
25 x方向配線
26 導電性膜
31 静電クリーニング用電極基板
32 青色ガラス
33 電極
34 誘電体ペースト
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 廣池 太郎
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内
Fターム(参考) 5C012 AA05 BB07
5C036 EE08 EE14 EE19 EF01 EF06
EF09 EG02 EG12 EG28 EH26
Claims (6)
- 【請求項1】 電子放出素子を有する電子源基板と、前
記電子放出素子から放出される電子の照射によって発光
する発光部材および該発光部材に高電圧を印加するアノ
ードを有するアノード基板とを対向配置させて構成され
る画像形成装置の製造方法であって、 表面に半導体または絶縁体からなる部材を設けた電極
を、前記電子源基板または前記アノード基板に対して前
記部材が設けられた面を対向させて配置する工程と、 前記電子源基板または前記アノード基板と前記電極との
間に電界を印加する工程と、 からなる静電クリーニング工程を有することを特徴とす
る画像形成装置の製造方法。 - 【請求項2】 電子放出素子を有する電子源基板と、前
記電子放出素子から放出される電子の照射によって発光
する発光部材および該発光部材に高電圧を印加するアノ
ードを有するアノード基板とを対向配置させて構成され
る画像形成装置の製造方法であって、 半導体または絶縁体からなる基板の片面に導電性の電極
を有する電極基板を、前記電子源基板または前記アノー
ド基板に対して前記電極を有する面とは反対の面を対向
させて配置する工程と、 前記電子源基板または前記アノード基板と前記電極との
間に電界を印加する工程と、 からなる静電クリーニング工程を有することを特徴とす
る画像形成装置の製造方法。 - 【請求項3】 前記静電クリーニング工程を、前記電子
源基板と前記アノード基板とを合体する工程の直前に行
うことを特徴とする、請求項1または2に記載の画像形
成装置の製造方法。 - 【請求項4】 前記静電クリーニング工程における前記
電界を印加する工程は、前記電子源基板または前記アノ
ード基板と前記電極との間に電圧を印加することによっ
てなされるものであり、前記電子源基板または前記アノ
ード基板と前記電極との間に電圧を印加したまま前記電
極を前記電子源基板または前記アノード基板に対向する
位置から遠ざけることを含むことを特徴とする、請求項
1から3のいずれか1項に記載の画像形成装置の製造方
法。 - 【請求項5】 前記電界の大きさは400V/mm以上
4000V/mm以下であることを特徴とする、請求項
1から4のいずれか1項に記載の画像形成装置の製造方
法。 - 【請求項6】 前記電界は前記電子源基板または前記ア
ノード基板と前記電極との間に電圧を昇圧させながら印
加することによって与えられるものであることを特徴と
する、請求項1から5のいずれか1項に記載の画像形成
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001301554A JP2003109505A (ja) | 2001-09-28 | 2001-09-28 | 画像形成装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001301554A JP2003109505A (ja) | 2001-09-28 | 2001-09-28 | 画像形成装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003109505A true JP2003109505A (ja) | 2003-04-11 |
Family
ID=19121950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001301554A Pending JP2003109505A (ja) | 2001-09-28 | 2001-09-28 | 画像形成装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003109505A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100683789B1 (ko) | 2005-06-27 | 2007-02-20 | 삼성에스디아이 주식회사 | 전자 방출원의 제조방법, 그 방법에 의하여 제조된 전자방출원 및 이를 구비한 전자 방출 소자 |
US7329011B2 (en) | 2003-05-22 | 2008-02-12 | Seiko Epson Corporation | Light source unit, method of manufacturing light source unit, and projector |
US11996282B2 (en) | 2020-09-30 | 2024-05-28 | Ncx Corporation | Method and system for cleaning a field emission cathode device |
-
2001
- 2001-09-28 JP JP2001301554A patent/JP2003109505A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7329011B2 (en) | 2003-05-22 | 2008-02-12 | Seiko Epson Corporation | Light source unit, method of manufacturing light source unit, and projector |
KR100683789B1 (ko) | 2005-06-27 | 2007-02-20 | 삼성에스디아이 주식회사 | 전자 방출원의 제조방법, 그 방법에 의하여 제조된 전자방출원 및 이를 구비한 전자 방출 소자 |
US11996282B2 (en) | 2020-09-30 | 2024-05-28 | Ncx Corporation | Method and system for cleaning a field emission cathode device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3423511B2 (ja) | 画像形成装置及びゲッタ材の活性化方法 | |
JP4115050B2 (ja) | 電子線装置およびスペーサの製造方法 | |
WO2000044022A1 (fr) | Canon d'électrons et imageur et procédé de fabrication, procédé et dispositif de fabrication de source d'électrons, et appareil de fabrication d'imageur | |
JP4886184B2 (ja) | 画像表示装置 | |
JP4046959B2 (ja) | 電子線発生装置及び画像形成装置 | |
US7034449B2 (en) | Image display apparatus and method of manufacturing the same | |
US6657368B1 (en) | Electron beam device, method for producing charging-suppressing member used in the electron beam device, and image forming apparatus | |
JP3703448B2 (ja) | 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法 | |
JP2009277460A (ja) | 電子放出素子及び画像表示装置 | |
JP2003323855A (ja) | 画像形成装置 | |
JP3619006B2 (ja) | 画像形成装置 | |
JP2003109505A (ja) | 画像形成装置の製造方法 | |
JP2000208033A (ja) | 非蒸発性ゲッタ―及びその製造方法、画像形成装置 | |
JP3944026B2 (ja) | 外囲器及びその製造方法 | |
JP2003045334A (ja) | 真空容器及び画像形成装置の製造方法 | |
JP2003068192A (ja) | 画像形成装置及びその製造方法 | |
JP3740296B2 (ja) | 画像形成装置 | |
JP3737708B2 (ja) | 電界放出装置及び画像表示装置 | |
JP3542452B2 (ja) | 画像形成装置とその製造方法及び該装置を用いた画像表示装置 | |
JP3647342B2 (ja) | 画像形成装置 | |
JP4034714B2 (ja) | 画像表示装置の製造方法 | |
JPH11317181A (ja) | 画像形成装置 | |
JP2003217483A (ja) | 画像形成装置 | |
JP2003223856A (ja) | 電子線装置およびスペーサ | |
TWI248103B (en) | Producing method of image display device and producing apparatus of image display device |