JP2003101181A - Circuit board, production method therefor and electronic device - Google Patents

Circuit board, production method therefor and electronic device

Info

Publication number
JP2003101181A
JP2003101181A JP2001294549A JP2001294549A JP2003101181A JP 2003101181 A JP2003101181 A JP 2003101181A JP 2001294549 A JP2001294549 A JP 2001294549A JP 2001294549 A JP2001294549 A JP 2001294549A JP 2003101181 A JP2003101181 A JP 2003101181A
Authority
JP
Japan
Prior art keywords
circuit board
glass powder
silver particles
conductive composition
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001294549A
Other languages
Japanese (ja)
Other versions
JP4688379B2 (en
Inventor
Takao Kasai
隆夫 河西
Hiroshi Morimoto
博 森本
Michio Komatsu
美知夫 幸松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fukuda Metal Foil and Powder Co Ltd
Citizen Watch Co Ltd
Original Assignee
Fukuda Metal Foil and Powder Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukuda Metal Foil and Powder Co Ltd, Citizen Watch Co Ltd filed Critical Fukuda Metal Foil and Powder Co Ltd
Priority to JP2001294549A priority Critical patent/JP4688379B2/en
Publication of JP2003101181A publication Critical patent/JP2003101181A/en
Application granted granted Critical
Publication of JP4688379B2 publication Critical patent/JP4688379B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board equipped with an electric conduction part satisfying all of the resistance, printability and air-tight sealability. SOLUTION: In the circuit board having an insulating substrate after finishing working and a through hole formed at a prescribed position on the insulating substrate by post-working, the through hole is filled with a specified conductive composition containing silver particles, glass powder and vehicles, and the electric conduction part is formed by heat treatment.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は回路基板に関し、さ
らに詳しく述べると、半導体素子や水晶振動体などを実
装した電子装置の製造において有用なセラミック製の回
路基板と、この回路基板を筐体の一部として使用した電
子装置に関する。本発明はまた、かかる回路基板の製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board. More specifically, the present invention relates to a circuit board made of ceramic useful for manufacturing an electronic device on which a semiconductor element, a crystal vibrating body, etc. are mounted, and a circuit board of a casing. An electronic device used as a part. The invention also relates to a method of manufacturing such a circuit board.

【０００２】[0002]

【従来の技術】周知の通り、現在、各種の電子装置が提
案され、実用に供されている。一例を示すと、ＩＣチッ
プを搭載したＩＣパッケージ、水晶振動体を搭載した水
晶振動子、ＩＣチップと水晶振動体を搭載した水晶発振
器などがある。これらの電子装置は、通常、回路基板と
そのカバーとから構成される筐体（ケースあるいはケー
シングとも呼ばれる）に電子要素を実装し、封止するこ
とによって製造されている。回路基板の材料としては、
ガラス、セラミックス、シリコンなどの無機の絶縁材料
が使用されている。回路基板は、したがって、絶縁基板
とも呼ばれている。2. Description of the Related Art As is well known, various electronic devices have been proposed and put into practical use at present. As an example, there are an IC package including an IC chip, a crystal resonator including a crystal vibrating body, and a crystal oscillator including an IC chip and a crystal vibrating body. These electronic devices are usually manufactured by mounting and sealing an electronic element in a casing (also called a case or a casing) including a circuit board and a cover thereof. As the material of the circuit board,
Inorganic insulating materials such as glass, ceramics and silicon are used. Circuit boards are therefore also called insulating boards.

【０００３】電子装置の製造に使用される回路基板は、
通常、上記したような絶縁材料から絶縁基板を製造した
後、その絶縁基板の所定の位置にスルーホールを開孔
し、厚膜導体ペーストを充填することによって製造され
ている。従来の厚膜導体ペーストは、一般に、銀粒子、
ガラス粉末及びビヒクルからなる。かかる導体ペースト
は、通常、そのガラス粉末が６５０〜８５０℃の軟化点
を有しており、銀とガラスの配合比が９０：１０〜９
５：５（重量比）であり、また、ビヒクル量が、銀とガ
ラスの全量を基準にして、１０〜３０重量％の範囲であ
る。スルーホール内に形成された導体ペーストからなる
電気的導通部は、回路基板を厚さ方向に貫通しているの
で、その回路基板の上下面の電気的導通をとることがで
きる。Circuit boards used in the manufacture of electronic devices are
Usually, after manufacturing an insulating substrate from the above-mentioned insulating material, a through hole is opened at a predetermined position of the insulating substrate and a thick film conductor paste is filled therein. Conventional thick film conductor pastes generally include silver particles,
It consists of glass powder and vehicle. In such a conductor paste, the glass powder usually has a softening point of 650 to 850 ° C., and the compounding ratio of silver and glass is 90:10 to 9.
It is 5: 5 (weight ratio), and the amount of vehicle is in the range of 10 to 30% by weight based on the total amount of silver and glass. Since the electrically conductive portion formed of the conductive paste formed in the through hole penetrates the circuit board in the thickness direction, it is possible to electrically connect the upper and lower surfaces of the circuit board.

【０００４】ところで、従来の回路基板の場合には、電
気的導通部において気密性が十分でなく、電子装置のシ
ョートや特性の劣化等の悪影響が引き起こされるという
問題がある。第１の理由は、スルーホールの充填に使用
される厚膜導体ペーストにおいて、固有抵抗値と印刷性
のみが重要視されていて、充填体の気密性の良し悪しは
考慮されていないからである。この方法は、したがっ
て、高度の気密性が要求されるＩＣパッケージや、水晶
振動子、水晶発信器などの製造に利用することができな
い。第２の理由は、製造工程の悪さにある。すなわち、
回路基板をセラミック材料から製造する場合、焼成前
（この段階では、収縮の問題はない）のグリーンシート
の状態でスルーホールを加工し、その後、厚膜導体ペー
ストを充填し、最後に約１５５０〜１６５０℃の高温で
焼成しなければならず、基板の寸法収縮が避けられない
からである。焼成後の基板にこのような寸法収縮がある
と、得られる基板の形状や寸法にバラツキが発生するば
かりでなく、電気的導通部がスルーホールに気密に充填
されないといった問題や、電気的導通部の周囲にクラッ
クが発生するといった問題を避けることができない。こ
のような問題は、また、後続の熱処理段階、例えば、Ｉ
Ｃチップの実装時などにおいても発生可能である。By the way, in the case of the conventional circuit board, there is a problem that the airtightness is not sufficient in the electrically conducting portion, and adverse effects such as short circuit of the electronic device and deterioration of characteristics are caused. The first reason is that, in the thick film conductor paste used for filling the through holes, only the specific resistance value and the printability are emphasized, and the quality of the airtightness of the filling body is not considered. . Therefore, this method cannot be used for manufacturing IC packages, crystal oscillators, crystal oscillators, and the like that require a high degree of airtightness. The second reason is the bad manufacturing process. That is,
When a circuit board is manufactured from a ceramic material, through holes are processed in a state of a green sheet before firing (there is no problem of shrinkage at this stage), and then a thick film conductor paste is filled, and finally about 1550 ~. This is because firing must be performed at a high temperature of 1650 ° C., and dimensional shrinkage of the substrate cannot be avoided. Such dimensional shrinkage of the board after firing not only causes variations in the shape and dimensions of the obtained board, but also causes problems such as the electrically conductive part not being hermetically filled in the through hole, and the electrically conductive part. We cannot avoid the problem that cracks occur around the. Such a problem also occurs when a subsequent heat treatment step, such as I
It can occur even when the C chip is mounted.

【０００５】上記のような問題を解決するため、特開平
２０００−７７９４２号公報には、複数枚のグリーンシ
ートを重ね合わせてセラミック回路基板を製造する時
に、各グリーンシートのスルーホールの位置をずらすこ
とで、高められた気密性を確保することが提案されてい
る。すなわち、図１の表面実装型水晶発振器に模式的に
示すように、回路基板５１は、上面がほぼ平坦でかつ下
面側に凹部状キャビティ部６０が形成された概略直方体
状の容器体の形を有している。参照番号５６は、金属製
蓋体である。図示されるように、回路基板５１は、矩形
状のセラミック絶縁層５１ａ及び５１ｂと、枠状のセラ
ミック絶縁層５１ｃ及び５１ｄを組み合わせた多層基板
からなる。かかる多層基板において、それぞれのセラミ
ック絶縁層には、上下面に形成された電極、配線パター
ン等を相互に電気的に接続するためのビアーホール導体
が形成されている。また、回路基板５１には、水晶振動
子５２、ＩＣチップ５３、そして電子部品素子５４及び
５５が搭載されている。この回路基板５１では、ビアー
ホール導体が回路基板の厚さ方向に折れ曲がった導電経
路を形成するように構成したので、ビアーホール導体の
周囲でクラックなどが発生したとしても、その影響が導
電経路の全体に及ぶことを防止することができる。しか
し、このような構成では、製造が非常に煩雑になり、製
造コストも大幅に増加する。In order to solve the above problems, Japanese Patent Laid-Open Publication No. 2000-779942 discloses that when a plurality of green sheets are stacked to manufacture a ceramic circuit board, the positions of the through holes of each green sheet are shifted. Therefore, it has been proposed to ensure increased airtightness. That is, as schematically shown in the surface mount type crystal oscillator of FIG. 1, the circuit board 51 has a shape of a substantially rectangular parallelepiped container body having a substantially flat upper surface and a concave cavity portion 60 formed on the lower surface side. Have Reference numeral 56 is a metal lid. As shown in the figure, the circuit board 51 is a multilayer board in which rectangular ceramic insulating layers 51a and 51b and frame-shaped ceramic insulating layers 51c and 51d are combined. In such a multilayer substrate, via-hole conductors for electrically connecting electrodes, wiring patterns, etc. formed on the upper and lower surfaces to each other are formed on each ceramic insulating layer. Further, a crystal oscillator 52, an IC chip 53, and electronic component elements 54 and 55 are mounted on the circuit board 51. In this circuit board 51, the via-hole conductor is configured to form a conductive path that is bent in the thickness direction of the circuit board. Therefore, even if a crack or the like occurs around the via-hole conductor, the effect of the conductive path is It can be prevented from reaching the whole. However, with such a configuration, the manufacturing becomes very complicated and the manufacturing cost significantly increases.

【０００６】[0006]

【発明が解決しようとする課題】本発明の目的は、水晶
振動子、水晶発振器を含めた各種の電子装置の製造に特
に使用するためのものであって、固有抵抗値、印刷性及
び気密封止性のすべての特性を同時に満足させることの
できる回路基板を提供することにある。It is an object of the present invention to be used particularly in the manufacture of various electronic devices including a crystal oscillator and a crystal oscillator, which have a specific resistance value, printability and airtightness. An object of the present invention is to provide a circuit board that can satisfy all the characteristics of stopping property at the same time.

【０００７】本発明の目的は、また、上記のような回路
基板を製造するためのものであって、単純な工程で容易
に製造が可能であり、歩留まりも良好な回路基板の製造
方法を提供することにある。Another object of the present invention is to manufacture a circuit board as described above, and to provide a method of manufacturing a circuit board which can be easily manufactured by a simple process and has a good yield. To do.

【０００８】さらに、本発明の目的は、気密封止性やそ
の他の特性に優れた、水晶振動子、水晶発振器を含めた
各種の電子装置を提供することにある。Further, it is an object of the present invention to provide various electronic devices including a crystal oscillator and a crystal oscillator, which are excellent in hermetic sealing property and other characteristics.

【０００９】本発明のこれらの目的やその他の目的は、
以下の詳細な説明から容易に理解することができるであ
ろう。These and other objects of the invention are
It will be readily understood from the detailed description below.

【００１０】[0010]

【課題を解決するための手段】本発明は、１つの面にお
いて、仕上げ加工後の絶縁基板と、該絶縁基板の所定の
位置に後加工で貫通せしめられたスルーホールとを有す
る回路基板において、前記スルーホールに、銀粒子、ガ
ラス粉末及びビヒクルを含む導電性組成物を充填し、熱
処理を行って電気的導通部が形成されているとともに、
前記導電性組成物において、前記銀粒子とガラス粉末の
合計量に対する前記銀粒子の含有量が、８５〜９０重量
％の範囲であり、かつ前記ガラス粉末のガラスが、５５
０〜６５０℃の軟化温度を有していることを特徴とする
回路基板にある。DISCLOSURE OF THE INVENTION The present invention provides, in one aspect, a circuit board having an insulating substrate after finishing processing and a through hole which is formed at a predetermined position of the insulating substrate by a post processing. The through hole is filled with a conductive composition containing silver particles, glass powder and a vehicle, and an electrical conduction portion is formed by heat treatment, and
In the conductive composition, the content of the silver particles with respect to the total amount of the silver particles and the glass powder is in the range of 85 to 90% by weight, and the glass of the glass powder is 55.
A circuit board having a softening temperature of 0 to 650 ° C.

【００１１】また、本発明は、もう１つの面において、
絶縁基板と、該絶縁基板の所定の位置に形成された電気
的導通部とを有する回路基板を製造する方法において、
無機粉末とバインダを含む複合物を焼成して、セラミッ
クスからなる平板状の絶縁基板を仕上げ加工し、前記絶
縁基板の所定の位置に、その基板を貫通する少なくとも
１個のスルーホールを後加工し、前記スルーホールに、
銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を
充填し、熱処理を行って電気的導通部を形成するととも
に、その際、前記導電性組成物として、前記銀粒子とガ
ラス粉末の合計量に対する前記銀粒子の含有量が、８５
〜９０重量％の範囲であり、かつ前記ガラス粉末のガラ
スが、５５０〜６５０℃の軟化温度を有している組成物
を使用することを特徴とする回路基板の製造方法にあ
る。The present invention also provides, in another aspect,
In a method of manufacturing a circuit board having an insulating substrate and an electrically conductive portion formed at a predetermined position of the insulating substrate,
A composite including inorganic powder and a binder is fired to finish a flat insulating substrate made of ceramics, and at least one through hole penetrating the substrate is post-processed at a predetermined position of the insulating substrate. , In the through hole,
A conductive composition containing silver particles, glass powder and a vehicle is filled, and heat treatment is performed to form an electrically conductive portion. At that time, as the conductive composition, the total amount of the silver particles and the glass powder is The content of the silver particles is 85
Is in the range of 90 to 90% by weight, and the composition of the glass powder is a composition having a softening temperature of 550 to 650 ° C.

【００１２】さらに、本発明は、そのもう１つの面にお
いて、回路基板と、該回路基板の表面を覆った蓋部材と
から構成される筐体を含み、該筐体の内部に少なくとも
１個の電子要素が実装されている電子装置において、前
記回路基板が、仕上げ加工後の絶縁基板と、該絶縁基板
の所定の位置に後加工で貫通せしめられたスルーホール
とを備えてなり、前記スルーホールに、銀粒子、ガラス
粉末及びビヒクルを含む導電性組成物を充填し、熱処理
を行って電気的導通部が形成されており、そして前記導
電性組成物において、前記銀粒子とガラス粉末の合計量
に対する前記銀粒子の含有量が、８５〜９０重量％の範
囲であり、かつ前記ガラス粉末のガラスが、５５０〜６
５０℃の軟化温度を有していることを特徴とする電子装
置にある。Further, the present invention, in another aspect thereof, includes a casing composed of a circuit board and a lid member covering a surface of the circuit board, and at least one inside the casing. In an electronic device in which an electronic element is mounted, the circuit board includes an insulating substrate after finishing processing, and a through hole penetrating at a predetermined position of the insulating substrate by post processing. In, a conductive composition containing silver particles, glass powder and a vehicle is filled, and an electrical conduction portion is formed by heat treatment, and in the conductive composition, the total amount of the silver particles and the glass powder is formed. The content of the silver particles is in the range of 85 to 90% by weight, and the glass of the glass powder is 550 to 6
An electronic device is characterized by having a softening temperature of 50 ° C.

【００１３】ここで、本願明細書において使用されてい
る用語について説明しておくと、「電子要素」とは、広
義で用いられており、電子装置に通常実装されている半
導体素子、例えばＩＣチップ、ＬＳＩチップ、ＶＬＳＩ
チップなどや、キャパシタ、レジスタ、コンダクタなど
の部品や、水晶振動体などを包含している。また、した
がって、「電子装置」なる語は、それを本願明細書で使
用した場合、電子要素を用いた各種の装置、例えば半導
体装置や水晶振動子、水晶発振器などを意味している。
すなわち、本発明を効果的に適用できる限り、電子装置
や、それに実装される電子要素は、特に種類を限定され
るものではない。Here, the terms used in the present specification will be described. The term "electronic element" is used in a broad sense, and a semiconductor element, such as an IC chip, usually mounted in an electronic device is used. , LSI chips, VLSI
It includes chips, parts such as capacitors, resistors, conductors, and crystal oscillators. Therefore, the term "electronic device", when used herein, means various devices using electronic elements, such as semiconductor devices, crystal oscillators, and crystal oscillators.
That is, as long as the present invention can be effectively applied, the electronic device and the electronic element mounted therein are not particularly limited in type.

【００１４】[0014]

【発明の実施の形態】本発明による回路基板は、仕上げ
加工後の絶縁基板と、該絶縁基板の所定の位置に後加工
で貫通せしめられたスルーホールとを少なくとも有して
いる。ここで、「仕上げ加工後の絶縁基板」とは、絶縁
基板がその製造の途中の段階、例えば未硬化の段階にあ
るのではなくて、原料の混練、成形、焼成などの一連の
加工工程を経て、最終的に所望な形状及びサイズを有す
るようにすでに加工されていることを意味している。す
なわち、仕上げ加工後の絶縁基板は、少なくとも硬化状
態にあり、スルーホールやその他の基板要素を、さらに
処理を施すことなく、ただちに形成可能である。また、
「後加工」とは、スルーホールの形成のタイミングを従
来の方法と区別するために用いるもので、絶縁基板の製
造途中、例えばグリーンシートの段階で形成されたスル
ーホールなどを本発明の範囲から排除することが目的で
ある。すなわち、以下の説明から明らかとなるように、
本発明の回路基板では、熱処理などの悪影響から電気的
導通部を保護するため、絶縁基板を作り上げた後にはじ
めて、スルーホールを形成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A circuit board according to the present invention has at least an insulating substrate after finishing processing and through holes which are formed at predetermined positions of the insulating substrate by post processing. Here, the term “insulating substrate after finishing processing” refers to a series of processing steps such as kneading of raw materials, molding, firing, etc., not that the insulating substrate is in the middle of its manufacturing process, for example, in an uncured stage. In the end, it means that it has already been processed to have a desired shape and size. That is, the insulating substrate after finishing is at least in a cured state, and through holes and other substrate elements can be immediately formed without further processing. Also,
The “post-processing” is used to distinguish the timing of forming a through hole from the conventional method. For example, a through hole formed at the stage of a green sheet during the manufacturing of an insulating substrate is included in the scope of the present invention. The purpose is to eliminate. That is, as will be apparent from the following description,
In the circuit board of the present invention, the through holes are formed only after the insulating board is manufactured in order to protect the electrically conductive portion from adverse effects such as heat treatment.

【００１５】本発明の回路基板は、（１）スルーホール
に、銀粒子、ガラス粉末及びビヒクルを含む導電性組成
物を充填し、熱処理を行って電気的導通部が形成されて
いること、（２）導電性組成物において、銀粒子とガラ
ス粉末の合計量に対する銀粒子の含有量が、８５〜９０
重量％の範囲であること、及び（３）ガラス粉末のガラ
スが、５５０〜６５０℃の軟化温度を有していること、
を必須の構成要件とする。本発明の回路基板は、電気的
導通部におけるこのような構成要件が満足させられる限
りにおいて、いろいろな形態で実施することができるけ
れども、以下、図２及び図３を参照して好ましい実施の
形態を説明する。In the circuit board of the present invention, (1) a through hole is filled with a conductive composition containing silver particles, glass powder and a vehicle, and heat treatment is performed to form an electrically conductive portion. 2) In the conductive composition, the content of silver particles relative to the total amount of silver particles and glass powder is 85 to 90.
% By weight, and (3) the glass of glass powder has a softening temperature of 550 to 650 ° C.
Is an essential configuration requirement. The circuit board of the present invention can be embodied in various forms as long as the above structural requirements in the electrically conductive portion are satisfied, but preferred embodiments will be described below with reference to FIGS. 2 and 3. Will be explained.

【００１６】図２は、本発明による回路基板の好ましい
１形態を示した断面図である。図示の回路基板２０は、
平板状のセラミック基板２からなる。セラミック基板２
は、アルミナを主原料として含むスラリーの成形により
得たグリーンシートを焼成することによって製造したも
のである。セラミック基板２の表面には、キャビティ
（凹部）１２がグリーンシートの焼成後に後加工で形成
されている。キャビティ１２は、以下に説明するよう
に、平板型もしくは箱型の蓋部材（図示せず）ととも
に、電子要素（以下では、水晶振動体を参照して説明）
を実装するための空間を規定することができる。セラミ
ック基板２は、また、その表面に形成された配線層２１
及び２６、そしてその裏面に形成された配線層２２を有
している。配線層２６は、セラミック基板２を貫通して
形成された電気的導通部２３を介してセラミック基板２
の裏面（筐体の表面）に形成された配線層２２に接続さ
れている。配線層２１、２２及び２６は、セラミック基
板２の表面に厚膜導体ペーストを塗布し、焼成すること
（メタライズ加工）によって形成されたものであり、ま
た、電気的導通部２３は、セラミック基板２に形成され
たスルーホールに本発明に従い導電性組成物を充填し、
熱処理を行うことによって形成されたものである。FIG. 2 is a sectional view showing a preferred embodiment of the circuit board according to the present invention. The illustrated circuit board 20 is
It consists of a flat ceramic substrate 2. Ceramic substrate 2
Is produced by firing a green sheet obtained by forming a slurry containing alumina as a main raw material. A cavity (recess) 12 is formed on the surface of the ceramic substrate 2 by post-processing after firing the green sheet. As will be described below, the cavity 12 includes a flat plate-shaped or box-shaped lid member (not shown) and an electronic element (hereinafter, referred to as a crystal vibrating body).
A space for implementing can be defined. The ceramic substrate 2 also has a wiring layer 21 formed on the surface thereof.
And 26, and the wiring layer 22 formed on the back surface thereof. The wiring layer 26 is formed on the ceramic substrate 2 via the electrical conducting portion 23 formed by penetrating the ceramic substrate 2.
Is connected to the wiring layer 22 formed on the back surface (front surface of the housing). The wiring layers 21, 22 and 26 are formed by applying a thick film conductor paste on the surface of the ceramic substrate 2 and firing it (metallizing process), and the electrical conducting portion 23 is formed on the ceramic substrate 2. Filling the through hole formed in the conductive composition according to the present invention,
It is formed by performing heat treatment.

【００１７】セラミック基板２を貫通する電気的導通部
２３の形成は、図３の拡大断面図から容易に理解するこ
とができるであろう。The formation of the electrically conductive portion 23 penetrating the ceramic substrate 2 can be easily understood from the enlarged sectional view of FIG.

【００１８】まず、図３の（Ａ）に示すように、セラミ
ック基板２に予め開孔したスルーホール１３に導電性組
成物を充填する。充填方法としては、スクリーン印刷法
などがある。導電性組成物は、それをスルーホール１３
に充填すると、比較的に大きな銀粒子５の間にガラス粉
末６が分散した状態となる。また、これらの粉末を分散
せしめるためにビヒクルが併用されているが、説明の簡
略化のため、図では省略されている。スルーホール１３
に導電性組成物を充填した後に熱処理を行うと、図３の
（Ｂ）に示すように、銀粒子５の表面にガラス粉末６の
溶融物が広がり、銀粒子どうしを緻密に結合させる。ま
た、銀粒子５の再配列が行われるので、充填の段階で銀
粒子間に取り込まれていた気泡が外側に押出され、気密
封止性と導通性が同時に達成される。First, as shown in FIG. 3 (A), the conductive composition is filled in the through holes 13 which are previously formed in the ceramic substrate 2. As a filling method, there is a screen printing method or the like. The conductive composition may be applied to the through hole 13
When filled in, the glass powder 6 is dispersed between the relatively large silver particles 5. Further, a vehicle is also used to disperse these powders, but it is omitted in the figure for simplification of the description. Through hole 13
When a heat treatment is performed after filling the conductive composition with, the melt of the glass powder 6 spreads on the surface of the silver particles 5 and the silver particles are closely bonded as shown in FIG. 3B. Further, since the silver particles 5 are rearranged, the bubbles trapped between the silver particles in the filling step are extruded to the outside, and the hermetic sealing property and the electrical conductivity are simultaneously achieved.

【００１９】図２及び図３の回路基板に関連してさらに
説明すると、回路基板の主たる構成要素である絶縁基板
は、平板状のセラミック基板である。基板材料としての
セラミック材料は、以下に列挙するものに限定されるわ
けではないけれども、アルミナ、ムライト、低温焼成セ
ラミックスなどを包含する。とりわけ、アルミナが基板
材料として好適である。Further explaining with reference to the circuit boards of FIGS. 2 and 3, the insulating substrate which is the main component of the circuit board is a flat ceramic substrate. Ceramic materials as substrate materials include, but are not limited to those listed below, alumina, mullite, low temperature fired ceramics and the like. Above all, alumina is suitable as the substrate material.

【００２０】セラミック基板は、プレス成形法、押出成
形法、ドクターブレード法などで製造できるが、通常、
広い面積をもったセラミック基板の製造には、原料の無
機粉末やバインダなどを含むスラリーからグリーンシー
トを成形し、さらにこれを焼成することによって製造す
る方法がとられる。グリーンシートの成形には好ましく
はドクターブレード法が用いられ、その際に使用される
無機粉末は、上記したような基板材料の粉末であり、そ
の粒径は、通常、約０．３〜０．６μｍである。このよ
うなセラミック粉末をバインダ、可塑剤、溶剤などと混
合してスラリーを調製した後、グリーンシートに成形す
る。グリーンシートの厚さは、適用された成形条件など
に応じて広く変動可能であるが、通常、約１００〜３０
０μｍである。次いで、得られたグリーンシートの必要
枚数を積層して、所望とするセラミック基板に対応する
厚さをもった積層体となす。グリーンシートの積層数
は、したがって、その厚さやセラミック基板の厚さに応
じて変動可能である。また、最適な積層数を決定するに
当たって、積層体がその後の焼成工程で２０％ほど収縮
することを考慮に入れることが好ましい。The ceramic substrate can be manufactured by a press molding method, an extrusion molding method, a doctor blade method, etc.
In order to manufacture a ceramic substrate having a large area, a method is used in which a green sheet is formed from a slurry containing raw material inorganic powder, a binder, etc., and then the green sheet is fired. The doctor blade method is preferably used for forming the green sheet, and the inorganic powder used at that time is a powder of the substrate material as described above, and the particle size thereof is usually about 0.3 to 0. It is 6 μm. Such a ceramic powder is mixed with a binder, a plasticizer, a solvent, etc. to prepare a slurry, which is then molded into a green sheet. The thickness of the green sheet can vary widely depending on the molding conditions applied, etc., but is usually about 100-30.
It is 0 μm. Next, a required number of the obtained green sheets are laminated to form a laminated body having a thickness corresponding to a desired ceramic substrate. Therefore, the number of stacked green sheets can be varied depending on the thickness thereof and the thickness of the ceramic substrate. Moreover, in determining the optimum number of layers, it is preferable to take into consideration that the layered product shrinks by about 20% in the subsequent firing step.

【００２１】上記のようにしてグリーンシートから積層
体を作製した後、焼成工程に移行する。すなわち、本発
明では、従来の方法のようにその軟らかい積層体にキャ
ビティ用の凹部やスルーホールなどを形成し、引き続い
て焼成を行うことは不要である。焼成工程は、作製した
積層体を焼成炉に入れ、常法に従って行うことができ
る。焼成温度は、通常、約１５５０〜１６５０℃であ
る。必要に応じて、この温度範囲よりも低温あるいは高
温であってもよい。After the laminate is prepared from the green sheet as described above, the firing process is performed. That is, in the present invention, unlike the conventional method, it is not necessary to form a concave portion for a cavity or a through hole in the soft laminated body and subsequently perform firing. The firing step can be carried out by placing the produced laminated body in a firing furnace according to a conventional method. The firing temperature is usually about 1550 to 1650 ° C. If necessary, the temperature may be lower or higher than this temperature range.

【００２２】本発明のセラミック基板は、電子要素を外
部の要素等と接続するための電気的導通部を備える。こ
の電気的導通部は、従来の回路基板においてしばしば採
用されているような折れ曲がった導電経路を有するよう
に形成することは不要で、セラミック基板の上面から下
面をまっすぐに貫通するように形成されていればよい。
電気的導通部は、セラミック基板を仕上げ加工した後、
その所定の位置にスルーホールを形成し、さらにそのス
ルーホールに導電性組成物を充填し、熱処理することに
よって、有利に形成することができる。The ceramic substrate of the present invention has an electrical conducting portion for connecting an electronic element to an external element or the like. It is not necessary to form the electrically conductive portion so as to have a bent conductive path that is often adopted in the conventional circuit board, and it is formed so as to penetrate straight from the upper surface to the lower surface of the ceramic substrate. Just do it.
After the ceramic substrate is finished and processed,
It can be advantageously formed by forming a through hole in the predetermined position, filling the through hole with a conductive composition, and performing a heat treatment.

【００２３】スルーホールは、回路基板上に１個のみ形
成してもよく、２個もしくはそれ以上を形成してもよ
い。スルーホールの数は、そのサイズと同様に、回路基
板の種類やそれが使用される電子装置の種類及び構成な
どに応じて変動可能である。スルーホールは、そのすべ
てが本発明に従って形成された電気的導通部を有してい
なくでもよく、また、必要に応じて、充填物を有してい
なくてもよい。Only one through hole may be formed on the circuit board, or two or more through holes may be formed. The number of through holes can be changed according to the type of the circuit board, the type and configuration of the electronic device in which it is used, as well as the size thereof. The through-holes may not all have the electrical continuity formed according to the invention, and may optionally have no filling.

【００２４】スルーホールは、いろいろなサイズで形成
することができる。例えば、回路基板が、水晶振動子な
どの小型電子装置の製造に使用される予定であるなら
ば、スルーホールの孔径は、通常、約０．１〜０．３ｍ
ｍの範囲である。もちろん、必要ならば、この範囲を下
回ったり上回ったりした孔径を有していてもよい。The through holes can be formed in various sizes. For example, if the circuit board is to be used in the manufacture of small electronic devices such as crystal oscillators, the hole diameter of the through holes is typically about 0.1-0.3 m.
The range is m. Of course, if necessary, the pore size may be below or above this range.

【００２５】スルーホールは、いろいろな常用の技法に
従って形成することができるけれども、特に有用な技法
は、レーザートリミング、乾式又は湿式のホーニングな
どである。Through holes can be formed according to a variety of conventional techniques, but particularly useful techniques include laser trimming, dry or wet honing, and the like.

【００２６】電気的導通部の形成のためにスルーホール
の充填に用いられる導電性組成物は、少なくとも、銀粒
子、ガラス粉末及びビヒクルの３成分から構成される。The conductive composition used for filling the through holes for forming the electrically conductive portion is composed of at least three components of silver particles, glass powder and a vehicle.

【００２７】第１の成分として、銀粒子が用いられる。
銀粒子は、銀の単体であってもよく、必要ならば、銀の
合金、例えばＡｇ−Ｐｄ，Ａｇ−Ｐｔなどであってもよ
い。これらの銀粒子は、好ましくは、その平均粒子径が
１〜１０μｍの範囲であり、その最大粒子径が５０μｍ
である。1μｍよりも小さな平均粒子径を有する銀粒子
を使用すると、図４に示すように、得られる電気的導通
部において空洞が形成されたり、亀裂が入ったりする。
すなわち、比較的に細かい銀粒子を使用したとすると、
図４の（Ａ）に示すように、銀粒子５とガラス粉末６が
ランダムに混在した状態となる。このような状態で熱処
理を行うと、図４の（Ｂ）に示すように、焼結収縮が顕
著に進行する結果、形成された電気的導通部の中央部付
近において大きな空洞３３が形成されてしまう。また、
図示しないけれども、電気的導通部に亀裂などが入るこ
ともある。このような欠陥が存在するので、電気的導通
部が形成されるというものの、その導通効果は非常に乏
しいものとなる。反対に、銀粒子の平均粒子径が１０μ
ｍよりも大きくなると、粒子間に生ずる空隙が大きくな
り、ガラスによる充填が不可能になり、得られる電気的
導通部の空隙が連結した状態となり、気密性も導通性も
不十分となる。Silver particles are used as the first component.
The silver particles may be a simple substance of silver, or may be an alloy of silver such as Ag-Pd or Ag-Pt, if necessary. These silver particles preferably have an average particle size in the range of 1 to 10 μm and a maximum particle size of 50 μm.
Is. When silver particles having an average particle size smaller than 1 μm are used, as shown in FIG. 4, voids are formed or cracks are formed in the obtained electric conduction part.
That is, if relatively fine silver particles are used,
As shown in FIG. 4A, the silver particles 5 and the glass powder 6 are randomly mixed. When heat treatment is performed in such a state, as shown in FIG. 4B, sintering shrinkage significantly progresses, and as a result, a large cavity 33 is formed in the vicinity of the central portion of the formed electrical conduction portion. I will end up. Also,
Although not shown, cracks may occur in the electrically conductive portion. Since such a defect exists, an electrically conducting portion is formed, but the conducting effect is very poor. On the contrary, the average particle size of silver particles is 10μ.
If it is larger than m, the voids generated between the particles become large, it becomes impossible to fill with glass, and the voids of the obtained electrically conductive portion are connected, resulting in insufficient airtightness and electrical conductivity.

【００２８】本発明の実施には、上記したような銀粒子
が有利に用いられるけれども、本発明の効果に悪影響を
及ぼすことがなく、かつ銀粒子と比較可能な添加効果が
得られるのであるならば、その他の金属もしくはその合
金の粒子を使用してもよい。適当な金属もしくはその合
金としては、例えば、Ａｕ，Ｃｕ，Ｎｉ又はその合金な
どを挙げることができる。Although silver particles as described above are advantageously used in the practice of the present invention, provided that the effect of the present invention is not adversely affected and an addition effect comparable to that of silver particles can be obtained. For example, particles of other metals or alloys thereof may be used. Examples of suitable metals or alloys thereof include Au, Cu, Ni and alloys thereof.

【００２９】電気的導通部の形成のために銀粒子と一緒
に使用されるガラス粉末は、５５０〜６５０℃の軟化温
度を有しているガラスの粉末であることが必要である。
ガラスの軟化温度が５５０℃を下回ると、本発明で意図
しているような緻密な結合を有し、気密封止性及び導通
性に優れた電気的導通部を得ることができない。反対
に、ガラスの軟化温度が６５０℃を上回ると、熱処理の
際に銀粒子５が再配列できないので、図５に示すよう
に、緻密化が進行せず、外部まで連通した形で気泡が残
留すること（いわば、連続気泡の形成）となる。したが
って、このような場合には、気密封止性も導通性も不十
分となる。The glass powder used together with the silver particles for forming the electrically conductive portion needs to be a glass powder having a softening temperature of 550 to 650 ° C.
When the softening temperature of the glass is lower than 550 ° C., it is not possible to obtain an electrically conductive portion having a dense bond as intended in the present invention and excellent in hermetic sealing property and conductivity. On the contrary, when the softening temperature of the glass exceeds 650 ° C., the silver particles 5 cannot be rearranged during the heat treatment, so that the densification does not proceed as shown in FIG. 5 and the bubbles remain in the form communicating with the outside. To do so (so to speak, formation of open cells). Therefore, in such a case, the hermetic sealing property and the conductivity are insufficient.

【００３０】ガラス粉末は、また、銀粒子とガラス粉末
の合計量に対する含有量で表して、１０〜１５重量％の
範囲であることが好ましい。換言すると、銀粒子の含有
量は、８５〜９０重量％の範囲であることが好ましい。
ガラス粉末６の含有量が１０重量％よりも少ないと、熱
処理の際に銀粒子５が再配列できないので、図６に示す
ように、緻密化が進行せず、外部まで連通した形で気泡
が残留することとなる。したがって、このような場合に
は、気密封止性も導通性も不十分となる。同様に、ガラ
ス粉末の含有量が１５重量％よりも多くても、不十分な
気密封止性や導通性しか得られない。The glass powder is preferably in the range of 10 to 15% by weight, expressed as the content relative to the total amount of silver particles and glass powder. In other words, the content of silver particles is preferably in the range of 85 to 90% by weight.
If the content of the glass powder 6 is less than 10% by weight, the silver particles 5 cannot be rearranged during the heat treatment, so that the densification does not proceed as shown in FIG. It will remain. Therefore, in such a case, the hermetic sealing property and the conductivity are insufficient. Similarly, if the content of the glass powder is more than 15% by weight, insufficient airtight sealing property and conductivity are obtained.

【００３１】ガラス粉末は、さらに、その平均粒子径が
１〜１０μｍの範囲であり、その最大粒子径が５０μｍ
であることが好ましい。ガラス粉末の平均粒子径が１μ
ｍを下回ると、銀粒子の間隙を埋め尽くすには好適であ
るが、印刷性を低下させ、電気的導通部の充填不足など
の問題が発生する。反対に、平均粒子径が１０μｍを上
回ると、その大きさが銀粒子の再配列を妨害して、緻密
化が進行せず、気泡の残留などの問題が発生する。The glass powder has an average particle size in the range of 1 to 10 μm and a maximum particle size of 50 μm.
Is preferred. Average particle size of glass powder is 1μ
When it is less than m, it is suitable for filling the gaps of the silver particles, but it lowers the printability and causes problems such as insufficient filling of the electrically conductive portion. On the other hand, when the average particle size exceeds 10 μm, the size hinders the rearrangement of silver particles, the densification does not proceed, and problems such as bubbles remain.

【００３２】ガラス粉末は、電気抵抗が高く、耐熱性に
優れ、環境条件の影響を受け難く、さらに誘電率、誘電
損失が小さいものならどのような材料でもかまわない
が、Ａｌ２Ｏ３，Ｂｉ２Ｏ３，ＰｂＯ，ＣｄＯ，Ｚｎ
Ｏ，ＢａＯ，ＣａＯ等の中間体または変成体を含む、ホ
ウ珪酸塩が好ましい。このホウ珪酸塩は、熱膨張係数が
アルミナに近く、焼成したときに所望の粘度や表面張力
とすることができる材料である。The glass powder may be any material as long as it has high electric resistance, excellent heat resistance, is not easily influenced by environmental conditions, and has a small dielectric constant and a small dielectric loss, but Al 2 O 3 and Bi may be used. 2 O 3 , PbO, CdO, Zn
Borosilicates containing intermediates or modified products such as O, BaO, CaO are preferred. This borosilicate is a material whose coefficient of thermal expansion is close to that of alumina and which can give desired viscosity and surface tension when fired.

【００３３】導電性組成物では、上記した銀粒子とガラ
ス粉末の他に、それらの粒子や粉末を良好に分散させる
ため、ビヒクルが使用される。適当なビヒクルは、例え
ば、メチルセルロース、エチルセルロース、アクリル樹
脂などである。これらのビヒクルは、導電性組成物の組
成に応じていろいろな量で添加することができるという
ものの、通常、銀粒子とガラス粉末の合計量に対する含
有量で表して、５〜２０重量％の範囲であることが好ま
しい。ビヒクルの添加量が５重量％を下回ると、得られ
る分散効果が不十分であり、反対に、２０重量％を上回
っても、分散効果の顕著な改善を望めない。In the conductive composition, in addition to the above-mentioned silver particles and glass powder, a vehicle is used in order to disperse those particles and powder well. Suitable vehicles are, for example, methylcellulose, ethylcellulose, acrylics and the like. These vehicles can be added in various amounts according to the composition of the conductive composition, but are usually expressed in terms of the content relative to the total amount of silver particles and glass powder, and are in the range of 5 to 20% by weight. Is preferred. If the amount of the vehicle added is less than 5% by weight, the resulting dispersion effect is insufficient, and conversely, if it exceeds 20% by weight, a significant improvement in the dispersion effect cannot be expected.

【００３４】本発明に実施において、導電性組成物は、
さらに、任意の添加剤を必要量で添加してもよい。この
ような添加剤を含ませることによって、得られる電気的
導通部の特性をさらに改善することができるからであ
る。適当な添加剤としては、例えば、界面活性剤、チク
ソ性付与剤などを挙げることができる。In the practice of the invention, the conductive composition comprises
Further, any additive may be added in a required amount. This is because by including such an additive, the characteristics of the obtained electrically conductive portion can be further improved. Examples of suitable additives include surfactants and thixotropic agents.

【００３５】上記した導電性組成物は、いろいろな技法
を使用して、セラミック基板のスルーホールに充填する
ことができる。適当な充填方法としては、例えば、スク
リーン印刷法、ディスペンサを用いた充填法などを挙げ
ることができる。導電性組成物の充填量は、特に限定さ
れるものではないが、必要に応じて、溶剤の乾燥や焼成
時のビヒクルの蒸発による体積減少に配慮した供給がな
される。The conductive composition described above can be filled into the through holes of the ceramic substrate using a variety of techniques. Examples of a suitable filling method include a screen printing method and a filling method using a dispenser. The filling amount of the conductive composition is not particularly limited, but if necessary, the supply is performed in consideration of volume reduction due to evaporation of the vehicle during drying of the solvent or firing.

【００３６】スルーホール内への充填が完了し、乾燥工
程を行った後、導電性組成物の熱処理を行う。熱処理温
度は、導電性組成物を構成するガラスの軟化点により決
まり、通常、約７５０〜９００℃の範囲である。熱処理
温度が７５０℃を下回ると、ガラスの溶融が十分に進行
せず、また、反対に９００℃を上回ると、組成物からの
ガラスの分離といった不都合が発生する。熱処理時間
は、被処理物の容量に依存して変動するというものの、
通常、約５〜１０分である。このような熱処理は、通
常、連続又はバッチタイプの大気焼成炉で行われる。After the filling into the through holes is completed and the drying step is performed, the conductive composition is heat treated. The heat treatment temperature is determined by the softening point of the glass constituting the conductive composition and is usually in the range of about 750 to 900 ° C. When the heat treatment temperature is lower than 750 ° C., the melting of the glass does not proceed sufficiently, and when it exceeds 900 ° C., on the other hand, the glass is separated from the composition. Although the heat treatment time varies depending on the capacity of the object to be treated,
Usually, it is about 5 to 10 minutes. Such heat treatment is usually performed in a continuous or batch type atmospheric firing furnace.

【００３７】本発明による回路基板は、その絶縁基板に
スルーホール（電気的導通部）を有することが必須であ
るけれども、さらに加えて、回路基板に常用の追加の要
素、例えば、電極、配線等の導体パターンなどをその表
面や内部に有していてもよい。Although it is essential that the circuit board according to the present invention has through holes (electrically conductive portions) in the insulating board, in addition to the above, additional elements commonly used in the circuit board, such as electrodes and wiring, are added. May have a conductor pattern or the like on its surface or inside.

【００３８】また、絶縁基板は、その表面に電子要素等
を収納するためのキャビティを有することが好ましい。
キャビティは、回路基板のいろいろな製造段階で形成す
ることができるけれども、通常、上記のようにしてセラ
ミック基板の焼成が完了した後にその表面に加工するこ
とが好ましい。通常、上記したスルーホールの形成の
前、その間あるいはその後に形成される。キャビティの
形成に使用する加工方法としては、特に限定されないけ
れども、レーザートリミング、ホーニングなどを有利に
使用することができる。このようにして形成されるキャ
ビティの形状及びサイズは、電子要素の詳細、電子装置
のデザインなどに応じて広く変動することができる。Further, the insulating substrate preferably has a cavity for accommodating electronic elements and the like on its surface.
Although the cavities can be formed at various stages of manufacturing the circuit board, it is usually preferable to process the surface of the ceramic board after the firing of the ceramic board is completed as described above. Usually, it is formed before, during or after the above-mentioned formation of the through hole. The processing method used for forming the cavity is not particularly limited, but laser trimming, honing and the like can be advantageously used. The shape and size of the cavity thus formed can vary widely depending on the details of the electronic element, the design of the electronic device, and the like.

【００３９】本発明による電子装置は、上記のような本
発明の回路基板を備えてなることに特徴がある。本発明
の電子装置は、上記したように、各種の電子装置を包含
するが、その筐体は、回路基板と、その回路基板の表面
を覆った蓋部材とから構成され、また、その内部に少な
くとも１個の電子要素を収納するため、それらの収納に
十分な形状及び寸法を有するキャビティを備えている。
キャビティは、通常、回路基板の表面に所定の深さで穿
たれた凹部と、それを閉塞するように被せられた蓋部材
の裏面とによって規定される。蓋部材の裏面は、平滑で
あっても、基板の凹部に対応する領域に所定の深さの凹
部を有していてもよい。換言すると、蓋部材は、平板状
であってもよく、あるいは箱型であってもよい。基板の
表面と蓋部材の裏面の両方に凹部が存在していると、そ
れらによって形成されるキャビティの中央部に電子要素
を配置することができるので、キャビティの内壁に電子
要素が不用意に接触するのを防止できるといった効果が
ある。The electronic device according to the present invention is characterized by including the circuit board of the present invention as described above. As described above, the electronic device of the present invention includes various electronic devices, the casing of which is composed of a circuit board and a lid member which covers the surface of the circuit board. For accommodating at least one electronic element, a cavity having a shape and dimensions sufficient for accommodating them is provided.
The cavity is usually defined by a recess formed in the surface of the circuit board to a predetermined depth and a back surface of the lid member that covers the recess. The back surface of the lid member may be smooth or may have a recess having a predetermined depth in a region corresponding to the recess of the substrate. In other words, the lid member may have a flat plate shape or a box shape. If there are recesses on both the front surface of the substrate and the back surface of the lid member, the electronic element can be placed in the center of the cavity formed by them, so that the electronic element inadvertently contacts the inner wall of the cavity. There is an effect that it is possible to prevent.

【００４０】電子装置の筐体についてさらに説明する
と、筐体の一方を構成する回路基板は、前記した通り、
仕上げ加工後の絶縁基板からなり、好ましくは平板状の
セラミック基板である。セラミック基板とその製造は、
前記した通りである。To further explain the case of the electronic device, the circuit board constituting one side of the case is as described above.
It is an insulating substrate after finishing, and is preferably a flat ceramic substrate. Ceramic substrates and their manufacture are
As described above.

【００４１】セラミック基板のキャビティには、電子要
素が実装される。電子要素は、前記したように、半導体
素子や、水晶振動体などである。これらの電子要素は、
通常、１個のみでキャビティ内に実装されるが、電子装
置のデザインなどによっては２個もしくはそれ以上の電
子要素が組み合わさって、あるいは互いに独立して、実
装されていてもよい。また、キャビティの内部には、特
にその空き領域を利用して、電子装置の完成に必要な追
加の要素、例えば各種の部品が実装されていてもよく、
配線層、電極などが配設されていてもよい。配線層、電
極などは、常法に従って形成することができる。Electronic elements are mounted in the cavities of the ceramic substrate. As described above, the electronic element is a semiconductor element, a crystal vibrating body, or the like. These electronic elements are
Usually, only one is mounted in the cavity, but two or more electronic elements may be mounted in combination or independently of each other depending on the design of the electronic device. Further, inside the cavity, particularly by utilizing the empty area, additional elements necessary for completing the electronic device, for example, various parts may be mounted,
Wiring layers, electrodes, etc. may be provided. The wiring layer, electrodes, etc. can be formed by a conventional method.

【００４２】上記したような電子要素は、例えばセラミ
ック基板の表面などに所定のパターンで配線を形成した
後、それに接続するようにして配設することができる。
配線層は、好ましくは、厚膜導体ペーストを所定のパタ
ーンで塗布し、焼成することによってメタライズ層とな
すことによって形成することができる。厚膜導体ペース
トとしては、好ましくは、Ａｇを主成分とする金属ペー
スト、例えばＡｇ、Ａｇ／Ｐｔ、Ａｇ／Ｐｄペーストな
ど、あるいはＣｕペースト、Ａｕペーストなどの各種の
金属ペーストを用途により使い分けることができる。か
かるメタライズ層の厚さは、広い範囲で変更することが
できるというものの、通常、約５〜３０μｍである。The electronic element as described above can be arranged, for example, by forming wiring in a predetermined pattern on the surface of a ceramic substrate or the like and then connecting it to the wiring.
The wiring layer can be preferably formed by applying a thick film conductor paste in a predetermined pattern and firing it to form a metallized layer. As the thick film conductor paste, it is preferable to use a metal paste containing Ag as a main component, for example, Ag, Ag / Pt, Ag / Pd paste, or various metal pastes such as Cu paste and Au paste, depending on the application. it can. Although the thickness of the metallized layer can be changed over a wide range, it is usually about 5 to 30 μm.

【００４３】筐体の形成のためにセラミック基板と組み
合わせて用いられる蓋部材は、特に限定されるものでは
なく、前記したように、平板状でもよく、平板に凹部を
備えた箱状でもよい。蓋部材のサイズは、上記したセラ
ミック基板に準じる。また、蓋部材は、基板の熱膨張係
数に近い材料、例えばコバール（Ｆｅ／Ｎｉ／Ｃｏ合
金）、４２％Ｎｉ−Ｆｅ合金、セラミックスなどの金属
材料から形成してもよく、あるいは例えば、ガラス、セ
ラミックス等の絶縁材料から、ロウ付け接合部が厚膜導
体ペーストでメタライズされない蓋部材を形成してもよ
い。この蓋部材にも、必要に応じて、配線層などの加工
が施されたりしていてもよい。The lid member used in combination with the ceramic substrate for forming the housing is not particularly limited, and may be a flat plate or a box having a recess in the flat plate as described above. The size of the lid member is based on the above-mentioned ceramic substrate. Further, the lid member may be formed of a material having a coefficient of thermal expansion close to that of the substrate, for example, a metal material such as Kovar (Fe / Ni / Co alloy), 42% Ni—Fe alloy, or ceramics, or glass, A lid member whose brazing joint is not metallized with a thick film conductor paste may be formed from an insulating material such as ceramics. The lid member may also be processed with a wiring layer or the like, if necessary.

【００４４】本発明の電子装置において、その筐体は、
セラミック基板と蓋部材を低温金属ロウ材を介して溶着
することによって一体化され、気密封止される。セラミ
ック基板と蓋部材の溶着は、セラミック基板上に、その
表面にすでに形成されている厚膜導体ペーストからなる
メタライズ層の上に蓋部材の裏面が当接するようにして
蓋部材を載置した後、その当接面を低温金属ロウ材から
なる接合層を介して接合することにより行う。低温金属
ロウ材を常法に従ってロウ付けすることによって、接合
層を形成することができる。In the electronic device of the present invention, its housing is
The ceramic substrate and the lid member are welded together via a low-temperature metal brazing material to be integrated and hermetically sealed. The welding of the ceramic substrate and the lid member is performed by placing the lid member on the ceramic substrate such that the back surface of the lid member contacts the metallized layer made of the thick film conductor paste already formed on the surface of the ceramic substrate. Then, the contact surface is joined through a joining layer made of a low-temperature metal brazing material. The bonding layer can be formed by brazing the low-temperature metal brazing material according to a conventional method.

【００４５】接合層を形成するための低温金属ロウ材
は、例えばＡｕ−Ｓｎ合金、Ａｕ−Ｇｅ合金、Ａｕ−Ｓ
ｉ合金等の箔、ペーストなどを使用することができる。
かかる接合層の厚さは、広い範囲で変更することができ
るというものの、通常、約５〜２５μｍである。The low temperature metal brazing material for forming the bonding layer is, for example, Au—Sn alloy, Au—Ge alloy, Au—S.
A foil such as an i alloy or a paste can be used.
The thickness of such a bonding layer can be varied over a wide range, but is usually about 5 to 25 μm.

【００４６】また、セラミック基板と蓋部材の接合強度
を高めることなどのため、両者の接合構造をいろいろに
改良することが推奨される。例えば、厚膜導体ペースト
からなるメタライズ層の上にさらにめっき層を形成した
後、上述のような接合層を設けることが好ましい。めっ
き層には、Ｎｉ＋Ａｕの無電解めっき層などが有用であ
る。このようなめっき層は、工程中のロウ付け面や接合
面を保護し、耐蝕性を高め、低温金属ロウ材の濡れ性を
向上させるのに有効である。また、かかるめっき層の厚
さは、広い範囲で変更することができるというものの、
通常、無電解Ｎｉ層は３μｍ以上、Ａｕ層は約０．０５
〜１μｍである。Further, in order to enhance the bonding strength between the ceramic substrate and the lid member, it is recommended to improve the bonding structure of the both. For example, it is preferable to further form a plating layer on the metallization layer made of a thick film conductor paste, and then provide the above-mentioned bonding layer. As the plating layer, a Ni + Au electroless plating layer or the like is useful. Such a plating layer is effective in protecting the brazing surface and the bonding surface during the process, enhancing the corrosion resistance, and improving the wettability of the low temperature metal brazing material. Moreover, although the thickness of the plating layer can be changed in a wide range,
Normally, the electroless Ni layer is 3 μm or more, and the Au layer is about 0.05.
˜1 μm.

【００４７】本発明による電子装置は、いろいろな手法
を使用して製造することができるけれども、平板状のセ
ラミック基板を形成した後、そのセラミック基板の表面
に厚膜導体ペーストからメタライズ層を形成し、セラミ
ック基板のメタライズ層と蓋部材とを低温金属ロウ材を
介して溶着することによって有利に製造することができ
る。Although the electronic device according to the present invention can be manufactured by various methods, after forming a flat ceramic substrate, a metallization layer is formed on the surface of the ceramic substrate from a thick film conductor paste. It can be advantageously manufactured by welding the metallized layer of the ceramic substrate and the lid member via the low-temperature metal brazing material.

【００４８】本発明の電子装置は、特に、次のような工
程を順に実施することによって有利に製造することがで
きる。なお、それぞれの工程において、その詳細がすで
に説明されている時は、その重複した説明を省略する。 （１）セラミック基板の形成 プレス成形法、押出成形法、ドクターブレード法などに
よってグリーンシートを成形し、さらにこれを焼成して
平板状のセラミック基板を形成する。 （２）キャビティの形成 セラミック基板の表面に、電子要素を収容するキャビテ
ィを形成する。また、このキャビティの形成と同時に、
あるいはその前後で、電気的導通部を形成するためのス
ルーホールやその他の加工部を形成する。 （３）電気的導通部の形成 セラミック基板に後加工で貫通させたスルーホールに本
発明に従い導電性組成物を充填し、熱処理する。緻密で
あり、気密封止性と導通性に優れた電気的導通部が得ら
れる。 （４）メタライズ層の形成 セラミック基板の表面に予め定められたパターンで厚膜
導体ペーストを塗布し、焼成することによってメタライ
ズ層を形成する。In particular, the electronic device of the present invention can be advantageously manufactured by sequentially performing the following steps. In addition, in each step, when the details thereof have already been described, the duplicated description will be omitted. (1) Formation of Ceramic Substrate A green sheet is formed by a press molding method, an extrusion molding method, a doctor blade method or the like, and is further fired to form a flat ceramic substrate. (2) Cavity formation A cavity for accommodating electronic elements is formed on the surface of the ceramic substrate. Also, at the same time as the formation of this cavity,
Alternatively, before and after that, a through hole for forming an electrically conductive portion and other processed portions are formed. (3) Formation of Electrically Conductive Portion A through hole formed through a ceramic substrate in a post process is filled with a conductive composition according to the present invention and heat treated. An electrically conductive portion that is dense and has excellent hermetic sealing property and conductivity can be obtained. (4) Formation of Metallization Layer A metallization layer is formed by applying a thick film conductor paste on the surface of the ceramic substrate in a predetermined pattern and firing it.

【００４９】また、セラミック基板と蓋部材の溶着は、
引き続く工程で形成される接合層を介して有利に実施す
ることができるけれども、さらに好ましくは、すでに形
成されているメタライジング層の上に、めっき層、好ま
しくはＮｉ＋Ａｕの無電解めっき層を形成することがで
きる。このめっき層には耐蝕性を改善する働きなどがあ
り、両者間においてより高められた接合強度を得ること
ができるからである。 （５）電子要素の実装 セラミック基板に形成したキャビティに電子要素を実装
する。実装方法は、常用の技法を使用して実施すること
ができる。例えば、セラミック基板上の配線層に導電ペ
ーストを介して電子要素を実装することができる。ま
た、導電ペーストの使用以外の実装方法としては、例え
ば、ＢＧＡ法、ロウ付け法などを挙げることができる。 （６）接合層の形成 セラミック基板及び（又は）蓋部材の接合位置に低温金
属ロウ材を配設して接合層を形成する。 （７）セラミック基板と蓋部材の溶着 セラミック基板と蓋部材を接合層を介して溶着する。目
的とする電子装置が得られる。得られた電子装置は、通
常、完成検査に供される。Further, the welding of the ceramic substrate and the lid member is performed by
Although it can be advantageously carried out via a bonding layer formed in a subsequent step, it is more preferable to form a plating layer, preferably an electroless plating layer of Ni + Au, on the already formed metallizing layer. be able to. This is because this plated layer has a function of improving corrosion resistance and the like, and a higher joint strength can be obtained between the two. (5) Mounting of electronic element The electronic element is mounted in the cavity formed in the ceramic substrate. The method of implementation can be implemented using conventional techniques. For example, an electronic element can be mounted on a wiring layer on a ceramic substrate via a conductive paste. Moreover, as a mounting method other than the use of the conductive paste, for example, a BGA method, a brazing method, etc. can be mentioned. (6) Formation of Bonding Layer A low temperature metal brazing material is disposed at the bonding position of the ceramic substrate and / or the lid member to form the bonding layer. (7) Welding of the ceramic substrate and the lid member The ceramic substrate and the lid member are welded via the bonding layer. The target electronic device is obtained. The obtained electronic device is usually subjected to completion inspection.

【００５０】[0050]

【実施例】引き続いて、本発明をその実施例について説
明する。なお、本発明は、下記の実施例で特に水晶振動
子の製造を参照して説明するが、本発明はこの実施例に
よって限定されるものではないことを理解されたい。EXAMPLES Next, the present invention will be described with reference to examples thereof. It should be noted that the present invention will be described in the following examples with particular reference to the manufacture of a crystal unit, but it should be understood that the present invention is not limited to these examples.

【００５１】図７は、本発明による電子装置である水晶
振動子の好ましい１形態を示した断面図である。水晶振
動子１０は、平板状のセラミック基板２と、その表面を
覆ったコバール製の蓋部材３とから構成される筐体を備
えている。セラミック基板２は、アルミナを主原料とし
て含むスラリーの成形により得たグリーンシートを焼成
することによって製造したものである。セラミック基板
２の表面には、キャビティ１２がグリーンシートの焼成
後に加工されている。キャビティ１２と箱型の蓋部材３
の内部空間とによって規定される空間には、水晶振動体
１が実装されている。水晶振動体１の一端は、セラミッ
ク基板２の表面に形成された配線層２６の上に導電ペー
スト２４を介して取り付けられている。配線層２６は、
図示されるように、蓋部材３と導通しないように縁切り
されている。また、この配線層２６は、セラミック基板
２を貫通して形成された電気的導通部２３を介してセラ
ミック基板２の裏面（筐体の表面）に形成された配線層
２２に接続されている。電気的導通部２３は、本発明に
従い導電性組成物の熱処理によって形成されたものであ
る。また、配線層２１、２２及び２６は、セラミック基
板２の表面に厚膜導体ペースト（低温焼成金属ペース
ト：Ａｇ／Ｐｄペースト）を塗布し、焼成すること（メ
タライズ加工）によって形成されたものである。また、
図示していないが、厚膜導体ペーストから形成された配
線層の上にめっき層、例えばＮｉ＋Ａｕの無電解めっき
層が施される。FIG. 7 is a sectional view showing a preferred embodiment of a crystal resonator which is an electronic device according to the present invention. The crystal unit 10 includes a housing including a flat ceramic substrate 2 and a Kovar lid member 3 covering the surface thereof. The ceramic substrate 2 is manufactured by firing a green sheet obtained by forming a slurry containing alumina as a main raw material. A cavity 12 is formed on the surface of the ceramic substrate 2 after firing the green sheet. Cavity 12 and box-shaped lid member 3
The crystal vibrating body 1 is mounted in a space defined by the inner space of the crystal vibrating body 1. One end of the crystal vibrating body 1 is attached on a wiring layer 26 formed on the surface of the ceramic substrate 2 via a conductive paste 24. The wiring layer 26 is
As shown in the drawing, the edge is cut off so as not to be electrically connected to the lid member 3. Further, the wiring layer 26 is connected to the wiring layer 22 formed on the back surface (front surface of the housing) of the ceramic substrate 2 via an electrically conductive portion 23 formed through the ceramic substrate 2. The electrically conductive portion 23 is formed by heat treatment of the conductive composition according to the present invention. The wiring layers 21, 22 and 26 are formed by applying a thick film conductor paste (low temperature metal paste: Ag / Pd paste) on the surface of the ceramic substrate 2 and firing (metallizing). . Also,
Although not shown, a plating layer, for example, an electroless plating layer of Ni + Au is applied on the wiring layer formed of the thick film conductor paste.

【００５２】セラミック基板２と蓋部材３とは、図示の
ように、セラミック基板２の上に順次形成された配線層
２１と低温金属ロウ材からなる接合層２５を介して溶着
されている。ここで使用した低温金属ロウ材は、２０％
Ｓｎ−Ａｕからなるロウ材である。また、このロウ材に
代えて、同様な組成のペーストなどを使用してもよい。As shown in the figure, the ceramic substrate 2 and the lid member 3 are welded to each other through a wiring layer 21 and a bonding layer 25 made of a low temperature metal brazing material which are sequentially formed on the ceramic substrate 2. The low temperature metal brazing material used here is 20%
It is a brazing material made of Sn-Au. Further, instead of this brazing material, a paste having a similar composition may be used.

【００５３】図８は、図７の水晶振動子の１変形例であ
る。この水晶振動子１０では、セラミック基板２とソー
ダガラスよりなる蓋部材３とが、セラミック基板２の上
に形成された低融点ガラスよりなる接合層２９を介して
溶着されている。その他の構成は、図７の水晶振動子に
基本的に同じである。FIG. 8 shows a modification of the crystal unit shown in FIG. In this crystal unit 10, a ceramic substrate 2 and a lid member 3 made of soda glass are welded together via a bonding layer 29 made of low melting point glass formed on the ceramic substrate 2. Other configurations are basically the same as those of the crystal unit shown in FIG.

【００５４】図９は、本発明による電子装置である水晶
発振器の好ましい１形態を示した断面図である。水晶発
振器５０は、図示の通り、先に図７を参照して説明した
水晶振動子１０を備えるとともに、そのセラミック基板
２の裏面に、ＩＣチップ４０が実装されている。ＩＣチ
ップ４０は、ポリイミド樹脂４１で基板上に封止される
とともに、ボンディングワイヤ４２を介して配線層２２
に接続されている。装置の気密封止には、蓋部材４３が
用いられている。FIG. 9 is a sectional view showing a preferred embodiment of a crystal oscillator which is an electronic device according to the present invention. As illustrated, the crystal oscillator 50 includes the crystal oscillator 10 described above with reference to FIG. 7, and the IC chip 40 is mounted on the back surface of the ceramic substrate 2. The IC chip 40 is sealed on the substrate with a polyimide resin 41, and the wiring layer 22 is provided via bonding wires 42.
It is connected to the. A lid member 43 is used for hermetically sealing the device.

【００５５】また、図１０及び図１１は、図７に示した
水晶振動子の製造工程を順を追って示した断面図であ
る。 工程（Ａ）：セラミック基板の形成 セラミック粉末、バインダ、可塑剤、分散剤、溶剤を混
合してスラリーを調製し、このスラリーから、ドクター
ブレード法によって厚さ１３０μｍのグリーンシートを
成形する。４枚のグリーンシートを積層し、酸化雰囲気
中で約１５５０〜１６５０℃で約１時間にわたって焼成
する。厚さ４００μｍの平板状のセラミック基板２が得
られる。 工程（Ｂ）：キャビティ及びスルーホールの形成 セラミック基板２の表面に、図示のような直方体状のキ
ャビティ１２をホーニングによって形成する。また、こ
のキャビティ１２の形成と同時に、電気的導通部を形成
するためのスルーホール１３もレーザートリミングによ
って形成する。スルーホール１３の孔径は、約１５０μ
ｍである。 工程（Ｃ）：電気的導通部、配線層などの形成 本発明のペースト状導電性組成物をスルーホール１３に
充填し、所定の温度で熱処理して、緻密に充填された電
気的導通部２３を形成する。FIGS. 10 and 11 are sectional views showing the steps of manufacturing the crystal unit shown in FIG. 7 in order. Step (A): Formation of Ceramic Substrate Ceramic powder, binder, plasticizer, dispersant, and solvent are mixed to prepare a slurry, and a 130 μm-thick green sheet is formed from this slurry by a doctor blade method. Four green sheets are stacked and fired in an oxidizing atmosphere at about 1550 to 1650 ° C. for about 1 hour. The flat ceramic substrate 2 having a thickness of 400 μm is obtained. Step (B): Formation of Cavity and Through Hole On the surface of the ceramic substrate 2, a rectangular parallelepiped cavity 12 as shown is formed by honing. Simultaneously with the formation of the cavity 12, a through hole 13 for forming an electrically conductive portion is also formed by laser trimming. The diameter of the through hole 13 is about 150μ.
m. Step (C): Formation of Electrically Conductive Portion, Wiring Layer, etc. The paste-like conductive composition of the present invention is filled in the through holes 13 and heat-treated at a predetermined temperature to provide a densely filled electrically conductive portion 23. To form.

【００５６】次いで、Ａｇ／Ｐｄ厚膜ペーストをセラミ
ック基板２の表裏両面に予め定められたパターンで塗布
する。その後、Ａｇ／Ｐｄ厚膜ペーストを酸化雰囲気中
で約８５０℃で約１時間にわたって焼成する。メタライ
ズ層からなる配線層２１、２２及び２６が形成される。 工程（Ｄ）：めっき層の形成 上記のようにして形成した配線層２１、２２及び２６の
上に、３μｍ厚のＮｉ＋０．５μｍ厚のＡｕの無電解め
っき層２７及び２８を形成する。これらのめっき層は、
工程中のロウ付け面や接合面の耐蝕保護と低温金属ロウ
材の濡れ性の向上に有効である。なお、以下の工程で
は、説明の簡略化のため、これらのめっき層がないもの
として説明を継続する。 工程（Ｅ）：水晶振動体の実装 セラミック基板２の配線層２１上に水晶振動体１を実装
する。配線層２６の所定の部位と水晶振動体１の一端に
導電ペースト（Ａｇ含有熱硬化性樹脂）を塗布し、約１
８０℃で硬化処理する。なお、この段階で水晶振動体の
周波数調整も行う。 工程（Ｆ）：接合層の形成 セラミック基板２の蓋部材接合位置に低温金属ロウ材
（Ａｕ−Ｓｎロウ）を配設して接合層２５を形成する。 工程（Ｇ）：セラミック基板と蓋部材の溶着 セラミック基板２とコバール（Ｆｅ／Ｎｉ／Ｃｏ合金）
製の蓋部材３を接合層２５を介してロウ付けにより溶着
する。完全に気密封止された水晶振動子１０が得られ
る。Next, Ag / Pd thick film paste is applied to both front and back surfaces of the ceramic substrate 2 in a predetermined pattern. Then, the Ag / Pd thick film paste is fired in an oxidizing atmosphere at about 850 ° C. for about 1 hour. Wiring layers 21, 22 and 26, which are metallized layers, are formed. Step (D): Formation of Plating Layer On the wiring layers 21, 22 and 26 formed as described above, electroless plating layers 27 and 28 of 3 μm thick Ni + 0.5 μm Au are formed. These plating layers are
It is effective in protecting the brazing surface and the joining surface from corrosion during the process and improving the wettability of the low temperature metal brazing material. In the following steps, for simplicity of description, the description will be continued assuming that these plating layers are not provided. Step (E): Mounting the crystal vibrating body The crystal vibrating body 1 is mounted on the wiring layer 21 of the ceramic substrate 2. A conductive paste (Ag-containing thermosetting resin) is applied to a predetermined portion of the wiring layer 26 and one end of the crystal vibrating body 1, and the amount of approximately 1
Harden at 80 ° C. At this stage, the frequency of the crystal vibrating body is also adjusted. Step (F): Formation of Bonding Layer A bonding material 25 is formed by disposing a low temperature metal brazing material (Au-Sn solder) at the lid member bonding position of the ceramic substrate 2. Step (G): Welding of ceramic substrate and lid member Ceramic substrate 2 and Kovar (Fe / Ni / Co alloy)
The lid member 3 made of metal is welded through the bonding layer 25 by brazing. The crystal unit 10 that is completely hermetically sealed is obtained.

【００５７】また、上述のような一連の製造工程におい
て、蓋部材としてコバールに代えてガラス（絶縁材料）
を使用し、セラミック基板と蓋部材を低融点ガラスを介
して溶着すると、図８に模式的に示した水晶振動子１０
が得られる。最後に、この水晶振動子１０の完成検査を
行う。 〔評価試験〕セラミック基板に開孔したスルーホール
に、異なる組成又は特性を有するペースト状導電性組成
物をスクリーン印刷で充填し、熱処理して電気的導通部
を作製した。それぞれのセラミック基板の電気的導通部
を、（１）気密性、（２）体積固有抵抗値及び（３）印
刷性の３項目に関して評価した。以下に、本例で使用し
た評価方法を説明する。 （１）気密性の評価 供試基板をヘリウム・リーク・デテクタ、「ＭＳＥ−Ｈ
ＡＵ」（商品名、島津製作所社製）に搭載し、電気的導
通部から漏れたヘリウム量の測定値から気密性を○及び
×で評価した。In the series of manufacturing steps as described above, glass (insulating material) is used as the lid member instead of Kovar.
When a ceramic substrate and a lid member are welded together through a low melting point glass, the crystal unit 10 shown in FIG.
Is obtained. Finally, a completion inspection of the crystal unit 10 is performed. [Evaluation Test] Through-holes formed in the ceramic substrate were filled with paste-like conductive compositions having different compositions or characteristics by screen printing, and heat-treated to produce electrical conducting parts. The electrically conductive portion of each ceramic substrate was evaluated with respect to three items: (1) airtightness, (2) volume resistivity and (3) printability. The evaluation method used in this example will be described below. (1) Evaluation of airtightness The test substrate is helium leak detector, "MSE-H
AU ”(trade name, manufactured by Shimadzu Corporation), and the airtightness was evaluated by ◯ and × from the measured value of the amount of helium leaked from the electrical conduction part.

【００５８】 ヘリウム漏出量 １×１０−９ａｔｍ・ｃｃ／ｓｅｃ〔Ｈｅ〕以上…× ヘリウム漏出量 １×１０−９ａｔｍ・ｃｃ／ｓｅｃ〔Ｈｅ〕未満…○ この測定法の詳細については、ＭＩＬ−ＳＴＤ−８８３
Ｂを参照されたい。 （２）体積固有抵抗値の評価 電気的導通部の体積固有抵抗値を抵抗測定装置、「ミリ
オームテスター」（商品名、日置電機社製）で測定し、
６×１０−６Ω・ｃｍ以上を×、６×１０−６Ω・ｃｍ
未満を○とした。なお、基準とした体積固有抵抗値６×
１０−６Ω・ｃｍは、水晶振動子で有利に使用できるレ
ベルを考慮して設定したものである。 （３）印刷性の評価 ペースト状導電性組成物をスクリーン印刷でスルーホー
ルに充填する際の難易度と印刷後の充填状態を総合的に
判断して、不満足な結果が得られたものを×、許容し得
る結果が得られたものを△、満足な結果が得られたもの
を○とした。実施例１ 本例では、導電性組成物の銀粒子／ガラス粉末の配合比
（重量比）の変化が、得られる電気的導通部の特性にい
かに影響するかを考察した。Helium Leakage Rate 1 × 10 −9 atm · cc / sec [He] or More ... × Helium Leakage Rate 1 × 10 −9 atm · cc / sec [He] or Less ... ○ For details of this measurement method, see MIL. -STD-883
See B. (2) Evaluation of volume specific resistance value The volume specific resistance value of the electrically conductive portion was measured with a resistance measuring device, "milliohm tester" (trade name, manufactured by Hioki Electric Co., Ltd.),
6 × 10 −6 Ω · cm or more x, 6 × 10 −6 Ω · cm
Less than was designated as ○. In addition, the standard volume resistivity value 6 ×
The value of 10 −6 Ω · cm is set in consideration of the level that can be advantageously used in the crystal unit. (3) Evaluation of printability The degree of difficulty in filling the through holes with the paste-like conductive composition by screen printing and the filling state after printing were comprehensively judged, and unsatisfactory results were obtained. When the acceptable result was obtained, it was evaluated as Δ, and when the satisfactory result was obtained, it was evaluated as ○. Example 1 In this example, how the change in the compounding ratio (weight ratio) of silver particles / glass powder of the conductive composition affects the characteristics of the obtained electrically conductive portion was considered.

【００５９】まず、下記の組成のスラリーを調製した。First, a slurry having the following composition was prepared.

【００６０】 セラミック粉末：アルミナ（粒径０．４μｍ） １００重量部 バインダ、可塑剤、分散剤：ポリビニルブチラール （ＰＶＢ）、オレイン酸 ２．５重量部 溶剤：メチルエチルケトン（ＭＥＫ） ５５重量部 このスラリーからドクターブレード法によって厚さ１３
０μｍのグリーンシートを成形した。合計４枚のグリー
ンシートを積層し、酸化雰囲気中で約１５５０〜１６５
０℃で約１時間にわたって焼成した。厚さ４００μｍの
平板状のセラミック基板が得られた。さらに、得られた
セラミック基板のほぼ中央に、直径約１５０μｍのスル
ーホールをレーザートリミングによって開孔した。Ceramic powder: Alumina (particle size 0.4 μm) 100 parts by weight Binder, plasticizer, dispersant: Polyvinyl butyral (PVB), oleic acid 2.5 parts by weight Solvent: Methyl ethyl ketone (MEK) 55 parts by weight From this slurry Thickness 13 by doctor blade method
A 0 μm green sheet was molded. A total of four green sheets are laminated and approximately 1550 to 165 in an oxidizing atmosphere.
Baking at 0 ° C. for about 1 hour. A flat ceramic substrate having a thickness of 400 μm was obtained. Further, a through hole having a diameter of about 150 μm was opened by laser trimming at approximately the center of the obtained ceramic substrate.

【００６１】別に、下記の第１表に記載のような組成及
び特性のペースト状導電性組成物を調製した。なお、こ
こで使用した銀粒子は、還元銀粉（福田金属箔粉社
製）、ガラス粉末は、ホウ珪酸鉛ガラスのフリットであ
り、また、ビヒクルは、メチルセルロース（第一工業社
製）であった。Separately, a paste-like conductive composition having the composition and characteristics shown in Table 1 below was prepared. The silver particles used here were reduced silver powder (manufactured by Fukuda Metal Foil Powder Co., Ltd.), the glass powder was frit of lead borosilicate glass, and the vehicle was methyl cellulose (manufactured by Daiichi Kogyo Co., Ltd.). .

【００６２】この導電性組成物をセラミック基板のスル
ーホールにスクリーン印刷法を用いて充填し、乾燥の
後、ガラスの軟化温度に対応して７００〜８００℃で熱
処理した。This conductive composition was filled in through holes of a ceramic substrate by a screen printing method, dried and then heat-treated at 700 to 800 ° C. corresponding to the softening temperature of glass.

【００６３】得られた電気的導通部を上述の評価項目に
関して試験したところ、下記の第１表に記載のような評
価結果が得られた。When the obtained electrically conductive portion was tested for the above-mentioned evaluation items, the evaluation results as shown in Table 1 below were obtained.

【００６４】[0064]

【表１】 [Table 1]

【００６５】上記第１表に記載の評価結果から理解され
るように、ガラス粉末の配合量が所定の範囲を外れる
と、それが少なすぎても、あるいは多すぎても、気密性
と体積固有抵抗値が低下する。銀粒子とガラス粉末の配
合物において、銀の配合量は、８５〜９０重量％の範囲
が最適であると考察される。導電性組成物の印刷性は、
すべての電気的導通部において良好であることが確認さ
れた。実施例２ 本例では、導電性組成物中で使用するガラス粉末の軟化
温度の変化が、得られる電気的導通部の特性にいかに影
響するかを考察した。As can be understood from the evaluation results shown in Table 1 above, when the compounding amount of the glass powder deviates from the predetermined range, the airtightness and the volume-specific property are obtained even if it is too small or too large. The resistance value decreases. In the blend of silver particles and glass powder, it is considered that the optimal blending amount of silver is in the range of 85 to 90% by weight. The printability of the conductive composition is
It was confirmed that all the electrical continuity parts were good. Example 2 In this example, how the change in the softening temperature of the glass powder used in the conductive composition affects the characteristics of the obtained electrically conductive portion was considered.

【００６６】前記実施例１に記載の手法を繰り返した
が、本例では、下記の第２表に記載するように、銀／ガ
ラスの配合量（重量比）を一定の値（９０／１０）で維
持するとともに、ガラス粉末として、４７５〜７７５℃
の範囲の異なる軟化温度を有するガラスのフリットを使
用した。The procedure described in Example 1 was repeated, but in this example, as shown in Table 2 below, the blending amount (weight ratio) of silver / glass was set to a constant value (90/10). Maintained at 475-775 ° C as glass powder
Glass frits with different softening temperatures in the range of were used.

【００６７】得られた電気的導通部を上述の評価項目に
関して試験したところ、下記の第２表に記載のような評
価結果が得られた。When the obtained electrically conductive portion was tested for the above-mentioned evaluation items, the evaluation results as shown in Table 2 below were obtained.

【００６８】[0068]

【表２】 [Table 2]

【００６９】また、上記の評価試験において、銀／ガラ
スの配合量（重量比）を９０／１０から８５／１５に変
更した場合にも、比較可能な評価結果が得られた。Also, in the above evaluation test, comparable evaluation results were obtained when the silver / glass compounding amount (weight ratio) was changed from 90/10 to 85/15.

【００７０】上記第２表に記載の評価結果から理解され
るように、ガラス粉末の軟化温度は５５０〜６５０℃の
範囲が最適であり、その範囲を外れたガラスフリットを
使用すると、軟化温度が低すぎても、あるいは高すぎて
も、気密性が低下する。導電性組成物の印刷性と体積固
有抵抗値は、すべての電気的導通部において良好である
ことが確認された。実施例３ 本例では、導電性組成物中で使用するビヒクル含量の変
化が、得られる電気的導通部の特性にいかに影響するか
を考察した。As can be understood from the evaluation results shown in Table 2 above, the softening temperature of the glass powder is optimally in the range of 550 to 650 ° C. When a glass frit outside this range is used, the softening temperature is If it is too low or too high, the airtightness will decrease. It was confirmed that the printability and volume resistivity of the conductive composition were good in all the electrically conductive parts. Example 3 In this example, it was examined how the change in the vehicle content used in the conductive composition affects the characteristics of the obtained electrical conducting part.

【００７１】前記実施例１に記載の手法を繰り返した
が、本例では、下記の第３表に記載するように、銀／ガ
ラスの配合量（重量比）を一定の値（９０／１０）で維
持するとともに、ビヒクル含量を３〜２５重量部の範囲
で変更した。The procedure described in Example 1 was repeated, but in this example, as shown in Table 3 below, the blending amount (weight ratio) of silver / glass was set to a constant value (90/10). And the vehicle content was changed in the range of 3 to 25 parts by weight.

【００７２】得られた電気的導通部を上述の評価項目に
関して試験したところ、下記の第３表に記載のような評
価結果が得られた。なお、表中の「−」は、印刷性が悪
くて評価試験を行えなかったことを示す。When the obtained electrically conductive portion was tested for the above-mentioned evaluation items, the evaluation results as shown in Table 3 below were obtained. In addition, "-" in the table indicates that the printability was poor and the evaluation test could not be performed.

【００７３】[0073]

【表３】 [Table 3]

【００７４】また、上記の評価試験において、銀／ガラ
スの配合量（重量比）を９０／１０から８５／１５に変
更した場合にも、比較可能な評価結果が得られた。In the above evaluation test, comparable evaluation results were obtained even when the silver / glass compounding ratio (weight ratio) was changed from 90/10 to 85/15.

【００７５】上記第３表に記載の評価結果から理解され
るように、導電性組成物中で使用するビヒクルの含量に
は最適値が存在する。ビヒクル含量が多すぎると、電気
的導通部に隙間ができ、気密性が低下してしまう。銀粒
子／ガラス粉末の配合物に対するビヒクルの含量は、５
〜２０重量部の範囲が最適である。印刷性は、ビヒクル
含量が少なすぎると悪くて、ビヒクル含量を高めるにつ
れて徐々に改善されることが確認された。実施例４ 本例では、導電性組成物中で使用するガラス粉末の粒径
の変化が、得られる電気的導通部の特性にいかに影響す
るかを考察した。As can be understood from the evaluation results shown in Table 3 above, there is an optimum value for the content of the vehicle used in the conductive composition. If the vehicle content is too large, a gap will be formed in the electrically conductive portion, and the airtightness will be reduced. The vehicle content for the silver particle / glass powder blend is 5
The optimum range is 20 parts by weight. It was confirmed that the printability was poor when the vehicle content was too low, and gradually improved as the vehicle content was increased. Example 4 In this example, how the change in the particle size of the glass powder used in the conductive composition affects the characteristics of the obtained electrically conductive portion was considered.

【００７６】前記実施例１に記載の手法を繰り返した
が、本例では、下記の第４表に記載するように、銀／ガ
ラスの配合量（重量比）を一定の値（９０／１０）で維
持するとともに、ガラス粉末の５０％平均粒径／最大粒
径を０．４／１０μｍ〜２０／７５μｍの範囲で変更し
た。The procedure described in Example 1 was repeated, but in this example, as shown in Table 4 below, the blending amount (weight ratio) of silver / glass was set to a constant value (90/10). And the 50% average particle size / maximum particle size of the glass powder was changed within the range of 0.4 / 10 μm to 20/75 μm.

【００７７】得られた電気的導通部を上述の評価項目に
関して試験したところ、下記の第４表に記載のような評
価結果が得られた。なお、表中の「−」は、印刷性が悪
くて評価試験を行えなかったことを示す。When the obtained electrically conductive portion was tested for the above-mentioned evaluation items, the evaluation results as shown in Table 4 below were obtained. In addition, "-" in the table indicates that the printability was poor and the evaluation test could not be performed.

【００７８】[0078]

【表４】 [Table 4]

【００７９】また、上記の評価試験において、銀／ガラ
スの配合量（重量比）を９０／１０から８５／１５に変
更した場合にも、比較可能な評価結果が得られた。Further, in the above evaluation test, comparable evaluation results were obtained even when the blending amount (weight ratio) of silver / glass was changed from 90/10 to 85/15.

【００８０】上記第４表に記載の評価結果から理解され
るように、導電性組成物中で使用するガラス粉末の粒径
は、小さすぎても、大きすぎても、不可である。ガラス
粉末は、その最大粒径が５０μｍ以内であり、かつ平均
粒径が１〜１０μｍの範囲内であることが最適である。
ガラス粉末の粒径は、電気的導通部の気密性、体積固有
抵抗値及び印刷性のすべてに影響を及ぼすということが
確認された。実施例５ 本例では、導電性組成物中で使用する銀粒子の粒径の変
化が、得られる電気的導通部の特性にいかに影響するか
を考察した。As can be understood from the evaluation results shown in Table 4 above, the particle size of the glass powder used in the conductive composition is neither too small nor too large. Optimally, the glass powder has a maximum particle size of 50 μm or less and an average particle size of 1 to 10 μm.
It was confirmed that the particle size of the glass powder affects all of the airtightness, volume resistivity and printability of the electrically conductive portion. Example 5 In this example, how the change in the particle size of the silver particles used in the conductive composition affects the characteristics of the obtained electrically conductive portion was considered.

【００８１】前記実施例１に記載の手法を繰り返した
が、本例では、下記の第５表に記載するように、銀／ガ
ラスの配合量（重量比）を一定の値（９０／１０）で維
持するとともに、銀粒子の５０％平均粒径／最大粒径を
０．５／８μｍ〜２０／７５μｍの範囲で変更した。The procedure described in Example 1 was repeated, but in this example, as shown in Table 5 below, the blending amount (weight ratio) of silver / glass was set to a constant value (90/10). And the 50% average particle size / maximum particle size of the silver particles was changed within the range of 0.5 / 8 μm to 20/75 μm.

【００８２】得られた電気的導通部を上述の評価項目に
関して試験したところ、下記の第５表に記載のような評
価結果が得られた。なお、表中の「−」は、印刷性が悪
くて評価試験を行えなかったことを示す。When the obtained electrically conductive portion was tested for the above-mentioned evaluation items, the evaluation results as shown in Table 5 below were obtained. In addition, "-" in the table indicates that the printability was poor and the evaluation test could not be performed.

【００８３】[0083]

【表５】 [Table 5]

【００８４】また、上記の評価試験において、銀／ガラ
スの配合量（重量比）を９０／１０から８５／１５に変
更した場合にも、比較可能な評価結果が得られた。Further, in the above evaluation test, comparable evaluation results were obtained even when the blending amount (weight ratio) of silver / glass was changed from 90/10 to 85/15.

【００８５】上記第５表に記載の評価結果から理解され
るように、導電性組成物中で使用する銀粒子の粒径は、
小さすぎても、大きすぎても、不可である。銀粒子は、
その最大粒径が５０μｍ以内であり、かつ平均粒径が１
〜１０μｍの範囲内であることが最適である。銀粒子の
粒径は、電気的導通部の気密性、体積固有抵抗値及び印
刷性のすべてに影響を及ぼすということが確認された。As can be understood from the evaluation results shown in Table 5, the particle size of the silver particles used in the conductive composition is
It is impossible if it is too small or too large. Silver particles
The maximum particle size is within 50 μm and the average particle size is 1
Optimally, it is within the range of 10 μm. It was confirmed that the particle size of the silver particles affects all of the airtightness, the volume resistivity value and the printability of the electrically conductive portion.

【００８６】[0086]

【発明の効果】以上に説明したように、本発明によれ
ば、電子装置を製造する際に有用な回路基板が得られ
る。この回路基板は、製造が容易で製造コストの低減を
図ることができるばかりでなく、電気的導通部を形成す
るときに、固有抵抗値、印刷性及び気密封止性のすべて
を満足させることができる。As described above, according to the present invention, a circuit board useful in manufacturing an electronic device can be obtained. This circuit board is not only easy to manufacture and can reduce the manufacturing cost, but also can satisfy all of the specific resistance value, printability, and hermetic sealing property when forming the electrically conductive portion. it can.

【００８７】また、本発明によれば、気密性に優れ、長
期間にわたる使用でも特性の劣化や故障などを生じない
電子装置、例えば水晶振動子、水晶発振器、半導体装置
などを提供することができる。Further, according to the present invention, it is possible to provide an electronic device, such as a crystal oscillator, a crystal oscillator, or a semiconductor device, which is excellent in airtightness and does not cause deterioration of characteristics or failure even after long-term use. .

【図面の簡単な説明】[Brief description of drawings]

【図１】従来の表面実装型水晶発信器の構成を示した断
面図である。FIG. 1 is a sectional view showing a configuration of a conventional surface mount type crystal oscillator.

【図２】本発明による回路基板の好ましい１形態を示し
た断面図である。FIG. 2 is a sectional view showing a preferred embodiment of a circuit board according to the present invention.

【図３】図２に示した回路基板における電気的導通部の
形成について説明した断面図である。FIG. 3 is a cross-sectional view describing formation of an electrically conductive portion in the circuit board shown in FIG.

【図４】電気的導通部の形成における欠陥の発生状態を
説明した断面図である。FIG. 4 is a cross-sectional view illustrating a defect generation state in forming an electrically conductive portion.

【図５】電気的導通部の形成における欠陥の発生状態を
説明した断面図である。FIG. 5 is a cross-sectional view illustrating a defect generation state in forming an electrically conductive portion.

【図６】電気的導通部の形成における欠陥の発生状態を
説明した断面図である。FIG. 6 is a cross-sectional view illustrating a defect generation state in forming an electrically conductive portion.

【図７】本発明による電子装置の好ましい１形態を示し
た断面図である。FIG. 7 is a sectional view showing a preferred embodiment of an electronic device according to the present invention.

【図８】本発明による電子装置のもう１つの好ましい形
態を示した断面図である。FIG. 8 is a cross-sectional view showing another preferred form of an electronic device according to the present invention.

【図９】本発明による電子装置のさらにもう１つの好ま
しい形態を示した断面図である。FIG. 9 is a cross-sectional view showing still another preferred embodiment of the electronic device according to the present invention.

【図１０】図７に示した電子装置の製造工程の前半を順
を追って示した断面図である。10A to 10C are cross-sectional views sequentially showing a first half of a manufacturing process of the electronic device shown in FIG.

【図１１】図７に示した電子装置の製造工程の後半を順
を追って示した断面図である。FIG. 11 is a cross-sectional view showing the latter half of the manufacturing process of the electronic device shown in FIG. 7 in order.

【符号の説明】[Explanation of symbols]

１…電子要素（水晶振動体） ２…セラミック基板 ３…蓋部材 ５…銀粒子 ６…ガラス粉末 １０…電子装置（水晶振動子） １２…キャビティ １３…スルーホール ２０…回路基板 ２３…電気的導通部 ４０…ＩＣチップ ５０…電子装置（水晶発振器） 1 ... Electronic element (quartz oscillator) 2 ... Ceramic substrate 3 ... Lid member 5 ... Silver particles 6 ... Glass powder 10 ... Electronic device (crystal unit) 12 ... Cavity 13 ... Through hole 20 ... Circuit board 23 ... Electrical continuity part 40 ... IC chip 50 ... Electronic device (crystal oscillator)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０１Ｌ 23/12 Ｃ 3/40 Ｂ (72)発明者 森本 博 京都府京都市下京区松原通室町西入中野之 町176番地 福田金属箔粉工業株式会社内 (72)発明者 幸松 美知夫 京都府京都市下京区松原通室町西入中野之 町176番地 福田金属箔粉工業株式会社内 Ｆターム(参考） 4E351 AA07 BB01 BB26 BB31 CC11 CC22 CC31 DD05 DD52 EE02 EE03 EE10 GG01 GG06 GG13 5E317 AA24 BB04 BB14 BB25 CC25 CD21 GG03 GG11 5G301 DA03 DA35 DA36 DA38 DD01 5J108 BB02 EE03 EE04 EE07 FF11 FF13 GG03 GG07 GG13 GG16 JJ04 MM04 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 1/11 H01L 23/12 C 3/40 B (72) Inventor Hiroshi Morimoto Matsubara, Shimogyo-ku, Kyoto-shi, Kyoto Prefecture 176, Fukuda Metal Foil & Powder Industry Co., Ltd., Fukuda Metal Foil & Powder Industry Co., Ltd. (72) Inventor Michio Komatsu Matsubara, Shimogyo-ku, Kyoto, Kyoto Prefecture Reference) 4E351 AA07 BB01 BB26 BB31 CC11 CC22 CC31 DD05 DD52 EE02 EE03 EE10 GG01 GG06 GG13 5E317 AA24 BB04 BB14 BB25 CC25 CD21 GG03 GG11 5G301 DA03 DA35 DA36 DA36 DA38 DA01 5J108 BB02 EE13 GG03 FF03 EE03 FF11

Claims (20)

【特許請求の範囲】[Claims] 【請求項１】 仕上げ加工後の絶縁基板と、該絶縁基板
の所定の位置に後加工で貫通せしめられたスルーホール
とを有する回路基板において、 前記スルーホールに、銀粒子、ガラス粉末及びビヒクル
を含む導電性組成物を充填し、熱処理を行って電気的導
通部が形成されているとともに、 前記導電性組成物において、前記銀粒子とガラス粉末の
合計量に対する前記銀粒子の含有量が、８５〜９０重量
％の範囲であり、かつ前記ガラス粉末のガラスが、５５
０〜６５０℃の軟化温度を有していることを特徴とする
回路基板。1. A circuit board having an insulating substrate after finishing processing and a through hole penetrating at a predetermined position of the insulating substrate by post processing, wherein silver particles, glass powder and a vehicle are provided in the through hole. The electrically conductive composition is filled with the electrically conductive composition containing the electrically conductive portion to form an electrically conductive portion, and in the electrically conductive composition, the content of the silver particles relative to the total amount of the silver particles and the glass powder is 85. Is 90% by weight, and the glass of the glass powder is 55
A circuit board having a softening temperature of 0 to 650 ° C. 【請求項２】 前記絶縁基板が、無機粉末とバインダを
含む複合物を焼成して形成されたセラミック基板である
ことを特徴とする請求項１に記載の回路基板。2. The circuit board according to claim 1, wherein the insulating substrate is a ceramic substrate formed by firing a composite containing an inorganic powder and a binder. 【請求項３】 前記銀粒子の平均粒子径が、１〜１０μ
ｍの範囲であり、かつその最大粒子径が５０μｍである
ことを特徴とする請求項１又は２に記載の回路基板。3. The silver particles have an average particle diameter of 1 to 10 μm.
3. The circuit board according to claim 1, wherein the circuit board has a maximum particle size of 50 μm in a range of m. 【請求項４】 前記ガラス粉末が、ホウ珪酸鉛ガラスの
粉末であることを特徴とする請求項１〜３のいずれか１
項に記載の回路基板。4. The glass powder according to claim 1, wherein the glass powder is lead borosilicate glass powder.
The circuit board according to item. 【請求項５】 前記ガラス粉末の平均粒子径が、１〜１
０μｍの範囲であり、かつその最大粒子径が５０μｍで
あることを特徴とする請求項１〜４のいずれか１項に記
載の回路基板。5. The average particle diameter of the glass powder is 1 to 1
The circuit board according to any one of claims 1 to 4, wherein the circuit board has a maximum particle size of 50 µm in a range of 0 µm. 【請求項６】 前記導電性組成物において、前記銀粒子
とガラス粉末の合計量に対する前記ビヒクルの含有量
が、５〜２０重量％の範囲であることを特徴とする請求
項１〜５のいずれか１項に記載の回路基板。6. The conductive composition according to claim 1, wherein the content of the vehicle with respect to the total amount of the silver particles and the glass powder is in the range of 5 to 20% by weight. The circuit board according to item 1. 【請求項７】 電子装置の製造に用いられるものであ
り、電子要素を収納するためのキャビティをその表面に
さらに備えていることを特徴とする請求項１〜６のいず
れか１項に記載の回路基板。7. The method according to claim 1, which is used for manufacturing an electronic device, and further includes a cavity for accommodating an electronic element on a surface thereof. Circuit board. 【請求項８】 前記電子要素が水晶振動体であり、前記
回路基板が、水晶振動子を気密封止する筐体の一部を構
成することを特徴とする請求項１〜７のいずれか１項に
記載の回路基板。8. The electronic element is a crystal vibrating body, and the circuit board constitutes a part of a housing for hermetically sealing a crystal resonator. The circuit board according to item. 【請求項９】 絶縁基板と、該絶縁基板の所定の位置に
形成された電気的導通部とを有する回路基板を製造する
方法において、 無機粉末とバインダを含む複合物を焼成して、セラミッ
クスからなる平板状の絶縁基板を仕上げ加工し、 前記絶縁基板の所定の位置に、その基板を貫通する少な
くとも１個のスルーホールを後加工し、 前記スルーホールに、銀粒子、ガラス粉末及びビヒクル
を含む導電性組成物を充填し、熱処理を行って電気的導
通部を形成するとともに、その際、 前記導電性組成物として、前記銀粒子とガラス粉末の合
計量に対する前記銀粒子の含有量が、８５〜９０重量％
の範囲であり、かつ前記ガラス粉末のガラスが、５５０
〜６５０℃の軟化温度を有している組成物を使用するこ
とを特徴とする回路基板の製造方法。9. A method of manufacturing a circuit board having an insulating substrate and an electrically conducting portion formed at a predetermined position of the insulating substrate, wherein a composite containing inorganic powder and a binder is fired to obtain a ceramic material. A flat plate-shaped insulating substrate is finished, and at least one through hole penetrating the substrate is post-processed at a predetermined position of the insulating substrate, and the through hole contains silver particles, glass powder and a vehicle. The electrically conductive composition is filled, and heat treatment is performed to form an electrically conductive portion. At that time, as the electrically conductive composition, the content of the silver particles relative to the total amount of the silver particles and the glass powder is 85. ~ 90% by weight
And the glass of the glass powder is 550
A method for producing a circuit board, which comprises using a composition having a softening temperature of ˜650 ° C. 【請求項１０】 前記導電性組成物において、前記銀粒
子の平均粒子径が、１〜１０μｍの範囲であり、かつそ
の最大粒子径が５０μｍであることを特徴とする請求項
９に記載の回路基板の製造方法。10. The circuit according to claim 9, wherein in the conductive composition, the average particle diameter of the silver particles is in the range of 1 to 10 μm and the maximum particle diameter is 50 μm. Substrate manufacturing method. 【請求項１１】 前記導電性組成物において、前記ガラ
ス粉末が、ホウ珪酸鉛ガラスの粉末であることを特徴と
する請求項９又は１０に記載の回路基板の製造方法。11. The method of manufacturing a circuit board according to claim 9, wherein in the conductive composition, the glass powder is lead borosilicate glass powder. 【請求項１２】 前記導電性組成物において、前記ガラ
ス粉末の平均粒子径が、１〜１０μｍの範囲であり、か
つその最大粒子径が５０μｍであることを特徴とする請
求項９〜１１のいずれか１項に記載の回路基板の製造方
法。12. The conductive composition according to claim 9, wherein the glass powder has an average particle size of 1 to 10 μm and a maximum particle size of 50 μm. 2. The method for manufacturing a circuit board according to item 1. 【請求項１３】 前記導電性組成物において、前記銀粒
子とガラス粉末の合計量に対する前記ビヒクルの含有量
が、５〜２０重量％の範囲であることを特徴とする請求
項９〜１２のいずれか１項に記載の回路基板の製造方
法。13. The conductive composition according to claim 9, wherein a content of the vehicle with respect to a total amount of the silver particles and the glass powder is in a range of 5 to 20% by weight. 2. The method for manufacturing a circuit board according to item 1. 【請求項１４】 回路基板と、該回路基板の表面を覆っ
た蓋部材とから構成される筐体を含み、該筐体の内部に
少なくとも１個の電子要素が実装されている電子装置に
おいて、 前記回路基板が、仕上げ加工後の絶縁基板と、該絶縁基
板の所定の位置に後加工で貫通せしめられたスルーホー
ルとを備えてなり、 前記スルーホールに、銀粒子、ガラス粉末及びビヒクル
を含む導電性組成物を充填し、熱処理を行って電気的導
通部が形成されており、そして前記導電性組成物におい
て、前記銀粒子とガラス粉末の合計量に対する前記銀粒
子の含有量が、８５〜９０重量％の範囲であり、かつ前
記ガラス粉末のガラスが、５５０〜６５０℃の軟化温度
を有していることを特徴とする電子装置。14. An electronic device comprising a casing including a circuit board and a cover member covering the surface of the circuit board, wherein at least one electronic element is mounted inside the casing. The circuit board is provided with an insulating substrate after finishing processing, and a through hole penetrating the insulating substrate at a predetermined position by a post processing, and the through hole contains silver particles, glass powder and a vehicle. The electrically conductive portion is formed by filling the electrically conductive composition and performing heat treatment, and in the electrically conductive composition, the content of the silver particles relative to the total amount of the silver particles and the glass powder is 85 to 85. An electronic device, characterized in that it is in the range of 90% by weight and the glass of the glass powder has a softening temperature of 550 to 650 ° C. 【請求項１５】 前記絶縁基板が、無機粉末とバインダ
を含む複合物を焼成して形成されたセラミック基板であ
ることを特徴とする請求項１４に記載の電子装置。15. The electronic device according to claim 14, wherein the insulating substrate is a ceramic substrate formed by firing a composite including an inorganic powder and a binder. 【請求項１６】 前記導電性組成物において、前記銀粒
子の平均粒子径が、１〜１０μｍの範囲であり、かつそ
の最大粒子径が５０μｍであることを特徴とする請求項
１４又は１５に記載の電子装置。16. The conductive composition according to claim 14, wherein the silver particles have an average particle size of 1 to 10 μm and a maximum particle size of 50 μm. Electronic device. 【請求項１７】 前記導電性組成物において、前記ガラ
ス粉末が、ホウ珪酸鉛ガラスの粉末であることを特徴と
する請求項１４〜１６のいずれか１項に記載の電子装
置。17. The electronic device according to claim 14, wherein, in the conductive composition, the glass powder is lead borosilicate glass powder. 【請求項１８】 前記導電性組成物において、前記ガラ
ス粉末の平均粒子径が、１〜１０μｍの範囲であり、か
つその最大粒子径が５０μｍであることを特徴とする請
求項１４〜１７のいずれか１項に記載の電子装置。18. The conductive composition according to claim 14, wherein the glass powder has an average particle size of 1 to 10 μm and a maximum particle size of 50 μm. 2. The electronic device according to item 1. 【請求項１９】 前記導電性組成物において、前記銀粒
子とガラス粉末の合計量に対する前記ビヒクルの含有量
が、５〜２０重量％の範囲であることを特徴とする請求
項１４〜１８のいずれか１項に記載の電子装置。19. The conductive composition according to claim 14, wherein the content of the vehicle with respect to the total amount of the silver particles and the glass powder is in the range of 5 to 20% by weight. 2. The electronic device according to item 1. 【請求項２０】 前記電子要素が水晶振動体であり、前
記回路基板と前記筐体とで気密封止された水晶振動子が
構成されていることを特徴とする請求項１４〜１９のい
ずれか１項に記載の電子装置。20. The crystal element according to claim 14, wherein the electronic element is a crystal vibrating body, and a crystal resonator hermetically sealed by the circuit board and the casing is configured. The electronic device according to item 1.
JP2001294549A 2001-09-26 2001-09-26 Circuit board, manufacturing method thereof, and electronic apparatus Expired - Fee Related JP4688379B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294549A JP4688379B2 (en) 2001-09-26 2001-09-26 Circuit board, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294549A JP4688379B2 (en) 2001-09-26 2001-09-26 Circuit board, manufacturing method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2003101181A true JP2003101181A (en) 2003-04-04
JP4688379B2 JP4688379B2 (en) 2011-05-25

Family

ID=19116129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294549A Expired - Fee Related JP4688379B2 (en) 2001-09-26 2001-09-26 Circuit board, manufacturing method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4688379B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347881A (en) * 2004-05-31 2005-12-15 Kyocera Kinseki Corp Manufacturing method of piezoelectric oscillator
WO2006025139A1 (en) * 2004-09-01 2006-03-09 Matsushita Electric Industrial Co., Ltd. Circuit board, manufacturing method thereof, and electronic parts using the same
WO2006129354A1 (en) * 2005-06-01 2006-12-07 Matsushita Electric Industrial Co., Ltd. Circuit board, method for manufacturing such circuit board, and electronic component using such circuit board
JP2008141315A (en) * 2006-11-30 2008-06-19 Kyocera Kinseki Corp Method for forming electrically conductive path of crystal oscillator
JP2009194859A (en) * 2008-02-18 2009-08-27 Seiko Instruments Inc Method for manufacturing piezoelectric vibrator, the piezoelectric vibrator, oscillator, electronic apparatus and radio-controlled clock
JP2009206234A (en) * 2008-02-27 2009-09-10 Kyocera Corp Ceramic substrate and method of manufacturing the same
JP2011040499A (en) * 2009-08-07 2011-02-24 Seiko Instruments Inc Electronic device, and method of manufacturing the same
JP2013085170A (en) * 2011-10-12 2013-05-09 Citizen Finetech Miyota Co Ltd Oscillator
WO2017154593A1 (en) * 2016-03-11 2017-09-14 日本碍子株式会社 Connection substrate
US9954160B2 (en) 2013-11-12 2018-04-24 Seiko Epson Corporation Wiring board, method of manufacturing the same, element housing package, electronic device, electronic apparatus, and moving object
US10257941B2 (en) 2016-03-11 2019-04-09 Ngk Insulators, Ltd. Connection substrate
US11013127B2 (en) 2016-03-11 2021-05-18 Ngk Insulators, Ltd. Method for producing connection substrate
JP7471530B1 (en) 2023-05-12 2024-04-19 三菱電機株式会社 Magnetic ceramic substrate, substrate manufacturing method, and circulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077942A (en) * 1998-08-31 2000-03-14 Kyocera Corp Surface mounting type quartz oscillator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439813A (en) * 1990-06-04 1992-02-10 Dai Ichi Kogyo Seiyaku Co Ltd Inner layer conductor paste for low temperature baked multiple layer substrate
JP2813447B2 (en) * 1990-09-27 1998-10-22 第一工業製薬株式会社 Conductor paste for aluminum nitride sintered substrate
JP3493294B2 (en) * 1997-11-27 2004-02-03 京セラ株式会社 Circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077942A (en) * 1998-08-31 2000-03-14 Kyocera Corp Surface mounting type quartz oscillator

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347881A (en) * 2004-05-31 2005-12-15 Kyocera Kinseki Corp Manufacturing method of piezoelectric oscillator
WO2006025139A1 (en) * 2004-09-01 2006-03-09 Matsushita Electric Industrial Co., Ltd. Circuit board, manufacturing method thereof, and electronic parts using the same
WO2006129354A1 (en) * 2005-06-01 2006-12-07 Matsushita Electric Industrial Co., Ltd. Circuit board, method for manufacturing such circuit board, and electronic component using such circuit board
JP4891235B2 (en) * 2005-06-01 2012-03-07 パナソニック株式会社 Circuit board, manufacturing method thereof, and electronic component using the same
JP2008141315A (en) * 2006-11-30 2008-06-19 Kyocera Kinseki Corp Method for forming electrically conductive path of crystal oscillator
JP2009194859A (en) * 2008-02-18 2009-08-27 Seiko Instruments Inc Method for manufacturing piezoelectric vibrator, the piezoelectric vibrator, oscillator, electronic apparatus and radio-controlled clock
JP2009206234A (en) * 2008-02-27 2009-09-10 Kyocera Corp Ceramic substrate and method of manufacturing the same
JP2011040499A (en) * 2009-08-07 2011-02-24 Seiko Instruments Inc Electronic device, and method of manufacturing the same
JP2013085170A (en) * 2011-10-12 2013-05-09 Citizen Finetech Miyota Co Ltd Oscillator
US9954160B2 (en) 2013-11-12 2018-04-24 Seiko Epson Corporation Wiring board, method of manufacturing the same, element housing package, electronic device, electronic apparatus, and moving object
WO2017154593A1 (en) * 2016-03-11 2017-09-14 日本碍子株式会社 Connection substrate
CN108886870A (en) * 2016-03-11 2018-11-23 日本碍子株式会社 Connecting substrate
JPWO2017154593A1 (en) * 2016-03-11 2019-01-17 日本碍子株式会社 Connection board
US10257941B2 (en) 2016-03-11 2019-04-09 Ngk Insulators, Ltd. Connection substrate
US10278286B2 (en) 2016-03-11 2019-04-30 Ngk Insulators, Ltd. Connection substrate
CN108886870B (en) * 2016-03-11 2021-03-09 日本碍子株式会社 Connection substrate
TWI722129B (en) * 2016-03-11 2021-03-21 日商日本碍子股份有限公司 Connect the substrate
US11013127B2 (en) 2016-03-11 2021-05-18 Ngk Insulators, Ltd. Method for producing connection substrate
JP7471530B1 (en) 2023-05-12 2024-04-19 三菱電機株式会社 Magnetic ceramic substrate, substrate manufacturing method, and circulator

Also Published As

Publication number Publication date
JP4688379B2 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
US7240429B2 (en) Manufacturing method for a printed circuit board
KR940002284B1 (en) Micro-electronics devices
US6426551B1 (en) Composite monolithic electronic component
KR20040031680A (en) Electronic device and production process thereof
US4821151A (en) Hermetically sealed package
JP4688379B2 (en) Circuit board, manufacturing method thereof, and electronic apparatus
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
US6249049B1 (en) Ceramic package type electronic part which is high in connection strength to electrode
KR100800509B1 (en) Conductive paste and multi-layer ceramic substrate
JP2002043757A (en) Multilayer board and manufacturing method
JP2002043758A (en) Multilayer board and manufacturing method
JP2005268672A (en) Substrate
JPH1116418A (en) Copper metallized composition and glass ceramic wiring board using it
JP2000012728A (en) Ceramic package and ceramic package type electronic component
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP2817553B2 (en) Semiconductor package structure and method of manufacturing the same
JP3744678B2 (en) Wiring board mounting structure
EP0983843A2 (en) Low temperature co-fired ceramic
JP3270803B2 (en) Wiring board
JP4497627B2 (en) Glass ceramic sintered body, method for producing the same, wiring board, and mounting structure thereof
JP3652184B2 (en) Conductive paste, glass-ceramic wiring board and manufacturing method thereof
JP2810655B2 (en) Substrates for electronic components
JP3464143B2 (en) Electronic component storage package
JP2004014616A (en) External connection terminal for ceramic circuit board
JPH0544838B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees