JP2003100957A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2003100957A
JP2003100957A JP2001294905A JP2001294905A JP2003100957A JP 2003100957 A JP2003100957 A JP 2003100957A JP 2001294905 A JP2001294905 A JP 2001294905A JP 2001294905 A JP2001294905 A JP 2001294905A JP 2003100957 A JP2003100957 A JP 2003100957A
Authority
JP
Japan
Prior art keywords
dam
resin
semiconductor package
sealing
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001294905A
Other languages
English (en)
Inventor
Masanao Horie
正直 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001294905A priority Critical patent/JP2003100957A/ja
Publication of JP2003100957A publication Critical patent/JP2003100957A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 封止の工程にて装置の具合により塗布する樹
脂の量が増加しても、樹脂が半田ボール側へ溢れ出し、
半導体装置が不良品にならないようにする。また、封止
の工程にて、塗布する樹脂の量が変動しても出来あがり
の封止面の高さの変化量を小さくし、樹脂塗布量のコン
トロールを簡略化しながらサンプル間における封止面の
高さのバラツキを低減させる。 【解決手段】エポキシ系樹脂を用いてかつ金型を用いず
に封止を行うタイプのＢＧＡタイプのパッケージで、前
記樹脂が半田ボールへ流出するのを防ぐために配置され
ているダムの外側に第２のダムを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関し、特に封止の工程にて金型を用いず、エポキシ系
の樹脂を塗布しベークによって硬化させることにより封
止を行うパッケージに関する。
【０００２】
【従来の技術】従来の技術における半導体パッケージに
ついて、図面を用いて説明する。図９（ａ）は先行技術
の特開平１０−３５１４４３を基にした導体パッケージ
の半田ボール側から見た平面図であり、図９（ｂ）は図
９（ａ）のＡ−Ａ’線における断面図である。パッケー
ジ１は金属や有機系プラスチック等により構成され、中
央部にはＬＳＩチップ２搭載するための窪みであるキャ
ビティー７を有する。このキャビティー７は金型加工若
しくは有機系プラスチック基板積層により形成する。前
記キャビティー７の周囲には前記ＬＳＩチップ２とパッ
ケージ１とを電気的に接続するための電極となるステッ
チ８を形成する。前記ステッチ８は、絶縁層の上にメッ
キ法により導電層を形成し、フォトリソグラフィー技術
を用いてパターニングすることにより形成する。パッケ
ージ１の外周には、共晶ハンダなどの材質により構成さ
れた半田ボール３が格子状に配列されている。前記半田
ボール３とステッチ８はパッケージ１の内部配線により
電気的に接続されている。前記ステッチ８と半田ボール
３との間にエポキシ系樹脂等により構成されたリング状
のダム４を形成する。ダム４は、樹脂封止工程後封止樹
脂６が半田ボール３側へ流れ出さないよう封止樹脂６を
せき止める役目をする。
【０００３】組立は、まずパッケージ１に銀ペースト等
の接着剤を用いてＬＳＩチップ２をマウントする。次に
ボンディング作業によりＬＳＩチップ２とステッチ８に
ボンディングワイヤー５を施す。ボンディングワイヤー
は一般的に３０μｍ径の金若しくはアルミワイヤーが用
いられる。最後に、前記ＬＳＩチップ２、ボンディング
ワイヤー５、並びにステッチ８が露出しないよう樹脂封
止を行う。樹脂封止は封止樹脂６を前記ダム４の内側に
塗布し、１００℃〜２００℃の範囲内で２〜３時間ベー
ク作業を行うことにより、前記封止樹脂６は一度液状化
した後硬化するため、封止樹脂６硬化後の封止面は平に
なる。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
パッケージにおいては、第１の問題点は、封止工程にお
いて設備の精度や樹脂の粘性の変化により塗布する樹脂
の量が増加した際に樹脂がダムで囲まれた封止領域から
あふれ、半田ボールに樹脂がかかってしまい半導体装置
が不良品となる。その理由は、ダムの外側から半田ボー
ル搭載部までフラットになっているからである。
【０００５】第２の問題点は、ＬＳＩチップのサイズ縮
小に伴い特に封止領域が小さくなった場合、より精度の
高い樹脂塗布量のコントロールが要求される。その理由
は、封止に用いる樹脂の塗布量の変動量に対しする封止
面の高さの変化量が大きくなり、樹脂塗布量のわずかな
変動で封止面の高さが変わったり、樹脂がダムを越えた
りするからである。
【０００６】また、金型を用いて封止を行うモールドタ
イプの封止では、チップサイズやパッケージのパターン
に合わせてそれぞれ金型を用意しなければならないた
め、治具作製にコストがかかる。
【０００７】したがって、本発明の目的は、封止工程に
おいて、樹脂塗布量のコントロールを簡略化することが
出来、作業条件出しにかかる時間を短縮でき、単位時間
あたりの生産数も増加できる。また、封止工程における
封止樹脂塗布量マージンを拡大させることにより、半導
体装置が小型化、高密度化した場合でも、製造条件、並
びに製造治具の簡略化を図り、生産性の向上、製造歩留
まり向上、並びに生産コストの低減を目的とする。
【０００８】樹脂封止は、第１のダム４ａの内側に樹脂
６を滴下し、樹脂を１５０℃の温度で２時間ベークして
一度液状化させた後硬化させる。樹脂６は通常第１のダ
ム４ａによりせき止められる。しかし、封止樹脂６を塗
布する際塗布量が増加し限界値を超えると封止樹脂６が
第１のダムを越えていく。しかしながら、第１のダムを
越えた封止樹脂６は第２のダム４ｂによってせき止めら
れるため、前記樹脂６が半田ボール３側へ流出すること
はない。
【０００９】
【課題を解決するための手段】本発明の半導体パッケー
ジは、エポキシ系の樹脂にて封止を行うパッケージにお
いて、前記樹脂をせき止めるために用いられるリング状
の第１ダムの外周に、樹脂過多で樹脂が第１のダムを越
えたときに半田ボール側への樹脂流出防止のために用い
られるリング状の第２ダムを有していることを特徴とす
る。また、エポキシ系の樹脂にて封止を行うパッケージ
において、前記樹脂をせき止めるために用いられるリン
グ状の第１ダムの外周に、樹脂過多で樹脂が前記第１の
ダムを越えたときに半田ボール側への樹脂が流出するの
を防止のために用いられるリング状の第２ダムを有し、
さらにその外側に少なくとも１列以上のリング状のダム
をそなえていることを特徴とする半導体パッケージ。ま
た、前記第２ダムならびにその外側に配置される１列以
上のダムは、第１のダムと格子状に配列されている半田
ボール列の間に形成されることを特徴とする。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１（ａ）は本発明
の技術における半導体パッケージを半田ボールが付いて
いる面より見た表面図であり、図１（ｂ）は図１（ａ）
のＡ−Ａ’線における断面図である。本発明の実施の形
態は、金属や有機系、セラミック等の絶縁物質を基板と
し、中央部にはＬＳＩチップ２を搭載するための窪みキ
ャビティー７を有するパッケージ１において、搭載され
るＬＳＩチップ２と電気的に接続される際にパッケージ
１側の電極となるステッチ８をキャビティー７の周囲に
有する。パッケージ１の外端に半田ボール３が格子状に
配列されている、半田ボール３はパッケージ１とプリン
ト基板等の外部とを接続する端子として用いられる。ま
た前記ステッチ８はパッケージ１内部の配線（図示せ
ず）により半田ボール３と電気的に接続されている。前
記ステッチ８と半田ボール３の間には、封止工程にて封
止樹脂６をせき止めるための第１ダム４ａを有し第１ダ
ム４ａの外周には第２のダム４ｂを有する。
【００１１】次に本発明の技術における半導体パッケー
ジの製造過程について図２（ａ１）〜（ｂ１）を参照し
て説明する。パッケージはまず金属や有機系のプラスチ
ックなどの材質で構成されたパッケージ基板１１の中央
部に金型加工若しくはエッチング法によりＬＳＩチップ
を搭載するための窪みキャビティー７を形成する。パッ
ケージ基板厚は１ｍｍ〜３ｍｍで、キャビティーの深さ
は０．５ｍｍ〜１ｍｍである。あるいは図２（ａ２）〜
（ｂ２）に示すように、金属や有機系のプラスチックな
どの材質で構成されたパッケージ基板２１ａに中央部が
刳り抜かれた有機系プラスチック等で構成された積層基
板２１ｂを接着剤等にて貼り合わせることによりキャビ
ティー７を形成する。この場合のパッケージ基板２１ａ
と積層基板２１ｂの厚さはそれぞれ０．５ｍｍ〜１ｍｍ
である。次に図２（ｃ）に示すように、キャビティー７
の周囲にＬＳＩチップとパッケージ１を電気的に接続す
る際に用いられるステッチ８を形成する。形成方法は、
一般的に絶縁層上に銅メッキなどで構成される導電層を
フォトリソグラフィー技術を用いてパターニングして行
う。次にパッケージ外周に共晶半田等の材質を用いた半
田ボール３を格子状に配置する。半田ボール３は通常直
径が０．６ｍｍ〜０．８ｍｍ、高さは０．５ｍｍ〜０．
７ｍｍのものを使用する。また半田ボール３の取りつけ
は、半田ボール３の搭載面にフラックスを塗り、その上
に配置したあと、２２０℃〜２７０℃の温度範囲でリフ
ローすることにより行う。最後に図２（ｄ）に示すよう
に前記ステッチ８の周囲にエポキシ系樹脂により第１ダ
ム４ａを更に前記第１ダム４ａの周囲約１ｍｍの場所に
第２ダム４ｂを形成する。それぞれのダムは図２（ｅ）
に示すように、ノズル９を用いて線状にエポキシ系樹脂
を塗布し、１２０℃〜１７０℃の温度にてベークを行っ
て硬化させる。それぞれのダム４ａ，４ｂの幅は０．５
〜１ｍｍで高さは０．２ｍｍ〜０．３ｍｍである。ま
た、第１ダム４ａと第２ダム４ｂは同時に形成しても、
別々に形成しても構わない。
【００１２】次に本発明の技術における半導体パッケー
ジの組立について図３を参照して説明する。図３（ａ）
に示すように組立は一般的な工法にて行うことが出来
る。まず、キャビティー７にＬＳＩチップ２を銀ペース
ト等の接着剤によりマウントする。次に図３（ｂ）に示
すように、ボンディング作業により、ボンディングワイ
ヤー５を介して前記ＬＳＩチップ２とステッチ８を電気
的に接続する。最後に図３（ｃ）に示すようにＬＳＩチ
ップ２、ボンディングワイヤー５、並びにステッチ８を
完全に覆うように樹脂封止作業を行う。樹脂はエポキシ
系樹脂６を用い、第１ダム４ａで囲まれた領域に塗布し
たあと、１００℃〜１７０℃の範囲内で２時間〜３時間
のベークを行う。前記ベーク作業により封止樹脂６は一
度液状化した後硬化するため、硬化した後の封止面を平
にすることが出来る。
【００１３】つぎに、図４は本発明の技術における半導
体パッケージ１のキャビティー７から第２ダム４ｂまで
の拡大図である。まず図４（ａ）に示すように、ＬＳＩ
チップ２のマウント、ボンディング作業を行う。次に封
止は、第１ダム４ａの内側（キャビティー寄り）に封止
樹脂６を塗布したあとベーク作業を行う。ベークするこ
とより、封止樹脂６は一度液状化し、表面が平になった
のち硬化する。この時、封止樹脂６の塗布量が適正であ
れば図４（ｂ）に示すように第１ダム４ａの内側で封止
樹脂６が止められる。しかし、設備の周囲温度上昇など
により封止樹脂の粘性が変化し、同じ作業条件において
も塗布量が増加することがある。その増加量が限界を超
えてしまうと封止樹脂６は一部第１ダム４ａを越えてあ
ふれる（封止樹脂超過分６ａ部）、しかしながら図４
（ｃ）に示すようにあふれた樹脂６ａは第２ダム４ｂに
よりせき止められる。
【００１４】例えば封止領域が２６ｍｍ□（６７６平方
ｍｍ）でダムの高さを０．３ｍｍ、第１ダム４ａと第２
ダム４ｂとの間隔を１ｍｍとした場合、第１ダム４ａ内
に塗布できる樹脂の量は約２５０立法ｍｍ位であり、樹
脂塗布量がおよそ５０立法ｍｍ（元の塗布量の約２０
％）増量しても封止樹脂６が第２ダム４ｂを超えること
はない。つまり、前記封止樹脂超過分６ａ（塗布増加
量）が５０立法ｍｍまでなら該半導体装置は不良になる
ことはない。
【００１５】次に、本発明の第２の実施形態について、
図５を参照しながら説明する。まず図５（ａ）に示すよ
うに材料や製法は第１の実施例と同様で、第１ダム４ａ
の高さを、第２ダム４ｂより低く形成する。例えば第２
ダム４ｂの高さを０．３ｍｍとし、第１ダム４ａの高さ
を０．２ｍｍつまり第２ダム４ｂより０．１ｍｍ低く形
成する。次に第１の実施例と同様に樹脂封止を行う、樹
脂封止は樹脂６を第１のダムの内側に塗布した後、ベー
クを行う。尚、通常用いられる封止樹脂は粘度が低く表
面張力は約０．１ｍｍである。この樹脂を用いた場合図
５（ｂ）に示すように封止樹脂６を第１ダム４ａを超え
ない限界まで塗布した時の封止後の封止面の高さは約
０．３ｍｍになる。更に図５（ｃ）に示すように封止樹
脂６塗布の段階で塗布量が増えた場合、封止樹脂６は第
１ダム４ａを越えるが第２ダム４ｂでせき止められる。
このときの封止面の高さは約０．３ｍｍで図５（ｂ）の
場合と変わらない。つまり、封止樹脂６の塗布量を、第
１ダム４ａを超える量から、第２ダム４ｂと同等の高さ
に達する量の間で調整すれば、封止面の高さは一定にな
る。図５（ｄ）は本発明の第２の実施例における半導体
パッケージに樹脂封止を行った時の塗布する封止樹脂の
量と樹脂封止後における封止面の高さの相関を表わした
概略図である。尚，グラフ中の点線は従来の技術におけ
る半導体パッケージを使用した場合の相関を表わしたも
のである。図５（ｄ）記載の概略図中のΔＵの部分で前
記封止面の高さが一定になる。第１ダム４ａの高さは、
封止面の目標の高さから樹脂６の表面張力分を差し引い
た値で、第２ダム４ｂの高さを封止面の目標の高さにそ
れぞれ設計すれば、前記概略図中のΔＵ部分は封止面の
目標の高さで一定になる。例えば、封止樹脂６の表面張
力が０．１ｍｍで第１ダム４ａの高さを０．２ｍｍ、第
２ダム４ｂの高さ（封止面の目標高さ）を０．３ｍｍと
し、封止領域（第１ダム４ａの内側）が２６ｍｍ□とし
た場合、前記ΔＵはおよそ５０立法ｍｍになる。
【００１６】次に、本発明の第３の実施例について、図
６を参照しながら説明する。第１ダム３１ａ、並びに第
２ダム３１ｂについてエポキシ系樹脂の代わりに絶縁性
テープを貼りつけることにより構成する。テープは例え
ば幅０．５ｍｍ、厚さ０．１ｍｍの絶縁性テープを数枚
貼り合わせることにより形成する。ダム以外の部分につ
いては、第１の実施例、並びに第２の実施例と同様であ
る。
【００１７】次に、本発明の第４の実施例について、図
７を参照しながら説明する。例えば第１ダム３１ａは絶
縁性テープで、第２ダム４ｂはエポキシ系樹脂で構成す
るなどそれぞれ異なる材質や製法にて構成する。ダム以
外の部分は第１の実施例、並びに第２の実施例と同様で
ある。
【００１８】次に本発明の第５の実施例について、図８
を参照しながら説明する。ダムを幅の異なる複数の絶縁
性テープを貼り合わせることにより、ダムをキャビティ
ー方向に向いたＬ字型に構成し、それぞれの角を下から
第１ダム部３２ａ、第２ダム部３２ｂとする。樹脂封止
の際は第１ダム部３２ａの角を利用して表面張力にて封
止面を構成する。封止樹脂６が第１ダム部を越えても、
第２ダム部がある側壁にてせき止められるため半田ボー
ル側へ封止樹脂６が流れ出ることはない。ダム以外の部
分は第１の実施例、並びに第２の実施例と同様である。
また、第１〜５の実施形態において、第２のダムは複数
備えることによって効果が増加する。
【００１９】
【発明の効果】以上説明したように、本発明は第１に、
樹脂封止作業中に樹脂塗布量が増加しても、半導体製品
は不良品になることはないという効果がある。その理由
は、通常の封止樹脂をせき止めるために用いられるダム
の外側に第２のダムを形成しているからである。
【００２０】第２に、封止の際樹脂塗布量がある範囲内
で変動しても封止面の高さを一定に保つことが出来、封
止工程での樹脂塗布量の管理を簡略化しながら、半導体
製品間の封止面の高さバラツキを低減することができる
という効果がある。その理由は、通常封止樹脂をせき止
めるために用いる第１ダムの外側に第２のダムを有する
ため、第１のダムにて樹脂の表面張力を利用した封止面
の高さコントロールが可能であり、第１のダムを越えた
樹脂は第２のダムでせき止められるため、封止面の高さ
を一定に保ちつつ半田ボール側へ流出することを防ぐか
らである。
【図面の簡単な説明】
【図１】（ａ）本発明の技術における半導体パッケージ
の半田ボール面より見た時の表面図である。（ｂ）図１
（ａ）のＡ−Ａ’線における断面図である。
【図２】（ａ１）〜（ｅ）本発明の技術における半導体
パッケージの製造過程を表わした図である。
【図３】（ａ）〜（ｃ）本発明の技術における半導体パ
ッケージの組立工程を表した図である。
【図４】（ａ）〜（ｃ）本発明の第１の実施例を表わし
たである。
【図５】（ａ）〜（ｃ）本発明の第２の実施例を表わし
た図である。
【図６】本発明の第３の実施例を表わした図である。
【図７】本発明の第４の実施例を表わした図である。
【図８】本発明の第５の実施例を表わした図である。
【図９】（ａ）従来の技術における半導体パッケージの
半田ボール面より見た時の表面図。（ｂ）図６（ａ）の
Ａ−Ａ’線における断面図である。
【符号の説明】
１ パッケージ ２ ＬＳＩチップ ３ 半田ボール ４ ダム（従来技術） ４ａ 第１ダム（エポキシ系樹脂により構成） ４ｂ 第２ダム（エポキシ系樹脂により構成） ５ ボンディングワイヤー ６ 封止樹脂 ６ａ 封止樹脂超過分 ７ キャビティー ８ ステッチ ９ ノズル １１ パッケージ基板（厚基板） ２１ａ パッケージ基板（薄基板） ２１ｂ 有機系積層基板 ３１ａ 第１ダム（絶縁性テープにより構成） ３１ｂ 第２ダム（絶縁性テープにより構成） ３２ａ 第１ダム部 ３２ｂ 第２ダム部

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 エポキシ系の樹脂にて封止を行うパッケ
    ージにおいて、前記樹脂をせき止めるために用いられる
    リング状の第１ダムの外周に、樹脂過多で樹脂が第１の
    ダムを越えたときに半田ボール側への樹脂流出防止のた
    めに用いられるリング状の第２ダムを有していることを
    特徴とする半導体パッケージ。
  2. 【請求項２】 エポキシ系の樹脂にて封止を行うパッケ
    ージにおいて、前記樹脂をせき止めるために用いられる
    リング状の第１ダムの外周に、樹脂過多で樹脂が前記第
    １のダムを越えたときに半田ボール側への樹脂が流出す
    るのを防止のために用いられるリング状の第２ダムを有
    し、さらにその外側に少なくとも１列以上のリング状の
    ダムをそなえていることを特徴とする半導体パッケー
    ジ。
  3. 【請求項３】 前記第２ダムは、第１のダムと格子状に
    配列されている半田ボール列の間に形成されることを特
    徴とする請求項１記載の半導体パッケージ。
  4. 【請求項４】 前記リング状の第１ダムとリング状の第
    ２ダムは、エポキシ系樹脂で形成されていることを特徴
    とする請求項１記載の半導体パッケージ。
  5. 【請求項５】 前記第１ダム、並びに第２ダムは絶縁性
    のテープの貼りつけにより形成されることを特徴とする
    請求項１記載の半導体パッケージ。
  6. 【請求項６】 前記第１ダム、並びに第２ダムは、例え
    ば第１はエポキシ系樹脂で、第２は絶縁性のテープの貼
    りつけのように異なる材質、並びに工法により形成する
    ことを特徴とする請求項１記載の半導体パッケージ。
  7. 【請求項７】 前記第１ダムと第２ダムは、それぞれ同
    じ高さにて形成されることを特徴とする請求項１、３、
    ４、５、６記載の半導体パッケージ。
  8. 【請求項８】 前記第１ダムと第２ダムはそれぞれ異な
    る高さにて形成することを特徴とする請求項１、３、
    ４、５、６記載の半導体パッケージ。
  9. 【請求項９】 前記第２ダムならびにその外側に配置さ
    れる１列以上のダムは、第１のダムと格子状に配列され
    ている半田ボール列の間に形成されることを特徴とする
    請求項２記載の半導体パッケージ。
  10. 【請求項１０】 前記リング状の第１ダムとリング状の
    第２ダムならびにその外側に配置される１列以上のダム
    は、エポキシ系樹脂で形成されていることを特徴とする
    請求項２記載の半導体パッケージ。
  11. 【請求項１１】 前記第１ダム、並びに第２ダムならび
    にその外側に配置される１列以上のダムは絶縁性のテー
    プの貼りつけにより形成されることを特徴とする請求項
    ２記載の半導体パッケージ。
  12. 【請求項１２】 前記第１ダム、並びに第２ダムならび
    にその外側に配置される１列以上のダムは、例えば第１
    はエポキシ系樹脂で、第２以上は絶縁性のテープの貼り
    つけのように異なる材質、並びに工法により形成するこ
    とを特徴とする請求項２記載の半導体パッケージ。
  13. 【請求項１３】 前記第１ダムと第２ダムならびにその
    外側に配置される１列以上のダムは、それぞれ同じ高さ
    にて形成されることを特徴とする請求項２，９，１０，
    １１，１２記載の半導体パッケージ。
  14. 【請求項１４】 前記第１ダムと第２ダムならびにその
    外側に配置される１列以上のダムはそれぞれ異なる高さ
    にて形成することを特徴とする請求項２，９，１０，１
    １，１２記載の半導体パッケージ。
JP2001294905A 2001-09-26 2001-09-26 半導体パッケージ Withdrawn JP2003100957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294905A JP2003100957A (ja) 2001-09-26 2001-09-26 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294905A JP2003100957A (ja) 2001-09-26 2001-09-26 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2003100957A true JP2003100957A (ja) 2003-04-04

Family

ID=19116422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294905A Withdrawn JP2003100957A (ja) 2001-09-26 2001-09-26 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2003100957A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147652A (ja) * 2004-11-16 2006-06-08 Toshiba Corp モジュール基板およびディスク装置
JP2014192447A (ja) * 2013-03-28 2014-10-06 Denso Corp 電子制御ユニット及びその製造方法
CN108369933A (zh) * 2015-12-16 2018-08-03 三菱电机株式会社 半导体装置及其制造方法
TWI692287B (zh) * 2016-09-02 2020-04-21 勝麗國際股份有限公司 感測器封裝結構

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147652A (ja) * 2004-11-16 2006-06-08 Toshiba Corp モジュール基板およびディスク装置
JP2014192447A (ja) * 2013-03-28 2014-10-06 Denso Corp 電子制御ユニット及びその製造方法
CN108369933A (zh) * 2015-12-16 2018-08-03 三菱电机株式会社 半导体装置及其制造方法
CN108369933B (zh) * 2015-12-16 2021-06-29 三菱电机株式会社 半导体装置及其制造方法
TWI692287B (zh) * 2016-09-02 2020-04-21 勝麗國際股份有限公司 感測器封裝結構

Similar Documents

Publication Publication Date Title
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
US4974057A (en) Semiconductor device package with circuit board and resin
US7071570B2 (en) Chip scale package and method of fabricating the same
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2003332508A (ja) 半導体装置及びその製造方法
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US10043739B2 (en) Semiconductor device and leadframe
US20190088503A1 (en) Thermosonically bonded connection for flip chip packages
US10593614B2 (en) Integrated capacitors on lead frame in semiconductor devices
US6608372B2 (en) Surface mountable chip type semiconductor device and manufacturing method
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
US6841416B2 (en) Chip scale package and method of fabricating the same
JP2003100957A (ja) 半導体パッケージ
US6730539B2 (en) Method of manufacturing semiconductor device package
US7572674B2 (en) Method for manufacturing semiconductor device
TWI757133B (zh) 四方扁平無引腳封裝結構
JP3203228B2 (ja) 半導体装置とその製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2005191158A (ja) 半導体装置及びその製造方法
US20090032930A1 (en) Packaging substrate having chip embedded therein and manufacturing method thereof
TW201705383A (zh) 半導體結構及其製法
JPH09270435A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202