JP2003087069A - オートパワーコントロール回路 - Google Patents
オートパワーコントロール回路Info
- Publication number
- JP2003087069A JP2003087069A JP2001279874A JP2001279874A JP2003087069A JP 2003087069 A JP2003087069 A JP 2003087069A JP 2001279874 A JP2001279874 A JP 2001279874A JP 2001279874 A JP2001279874 A JP 2001279874A JP 2003087069 A JP2003087069 A JP 2003087069A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transmission
- amplifier
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Abstract
パワーコントロール回路を提供すること。 【解決手段】 送信アンプ21の増幅率を制御する制御
電圧Vbを発生させる手段としてスイッチング電源26
を使用する。スイッチング電源26は、FET31がマ
イコン25のPWM出力によってスイッチング動作する
ことにより、検出回路24で検出された送信電力値(送
信出力)に応じた制御電圧Vbを平滑用キャパシタ34
の両端間に発生させる。
Description
トロール回路に関する。
ーコントロール回路がよく使われる。オートパワーコン
トロール回路は英語の頭文字をとってAPC回路と称さ
れる。図7は、送信電力を検出してフィードバック制御
する方式の従来のAPC回路を示す。この図において、
11は入力信号(送信信号)を増幅する送信アンプであ
る。この送信アンプ11はバイポーラトランジスタによ
って構成されるアンプで、11aはこのアンプ11の出
力制御端子である。図8の送信アンプの具体的回路例で
示すように、送信アンプ11がバイポーラトランジスタ
で構成される場合、出力制御端子11aはアンプ群前段
のベース電流および電源を制御するので、FETタイプ
のアンプ制御とは異なり電流容量が必要となる。
スフィルタ12は送信アンプ11の不要輻射を低減する
ためのもので、このローパスフィルタ12の出力にアン
テナ13が接続される。また、このローパスフィルタ1
2の途中から検出回路14によって送信電力を検出す
る。この検出回路14はダイオード整流回路を使用した
もので、送信電力レベルに正比例した電圧出力が得られ
る。この電圧出力を基準電圧Vrefと差動増幅器15
で比較し、両電圧の差に応じた出力を差動増幅器15か
ら得る。そして、この差動増幅器15の出力を、トラン
ジスタQ2およびQ1からなる増幅回路によって、出力
制御端子11aの制御に適正な電圧と電流に変換に、そ
の電圧と電流を出力制御端子11aに供給して送信アン
プ11の増幅率を制御することにより、送信出力を一定
に制御する。
回路において、出力が25W級の送信アンプ11ともな
ると、出力制御端子11aに流れる電流も数Aになる。
そうすると、トランジスタQ1で消費される熱損失Wも
W=(Vs−Vb)Ib(ただし、Vsはトランジスタ
Q1のエミッタ電圧、Vb,Ibは出力制御端子11a
の電圧および電流すなわちトランジスタQ1のコレクタ
電圧およびコレクタ電流)で数Wになってしまい、放熱
設計が問題となる。すなわち、放熱のために大型のトラ
ンジスタQ1が必要となったり、ネジで放熱フィンを固
定したりと設計の制約条件が増えてしまう。
トランジスタの放熱問題を解決できるオートパワーコン
トロール回路を提供することを目的とする。
ントロール回路は、送信アンプの出力値を検出し、この
検出値に応じて前記送信アンプの増幅率を制御すること
により、送信出力を一定に制御するオートパワーコント
ロール回路において、前記出力値に応じてパルス幅が可
変される信号を発生させる手段と、この手段で発生され
た信号によりスイッチング動作するトランジスタを有
し、前記パルス幅に応じた電圧を発生させるスイッチン
グ電源とを具備し、このスイッチング電源の出力電圧を
前記送信アンプに供給して送信出力を一定に制御するこ
とを特徴とする。
源は、前記手段で発生された信号がゲートに供給される
FETと、このFETのソースに接続された直流電源
と、前記FETのドレインに接続された整流ダイオード
と、この整流ダイオードの出力に接続された平滑用キャ
パシタとからなり、前記平滑用キャパシタの両端間電圧
が前記送信アンプに供給される。また、前記送信アンプ
の出力値が増大すると前記信号のパルス幅が減少し、前
記送信アンプの出力値が減少すると前記信号のパルス幅
が増大する。
よるAPC回路の実施の形態を詳細に説明する。図1
は、本発明のAPC回路の実施の形態を示す回路図であ
る。この図において、21は入力信号(送信信号)を増
幅する送信アンプである。この送信アンプ21はバイポ
ーラトランジスタによって構成されるアンプで、21a
はこのアンプ21の出力制御端子である。図8の送信ア
ンプの具体的回路例で示したように、送信アンプ21が
バイポーラトランジスタで構成される場合、出力制御端
子21aはアンプ群前段のベース電流および電源を制御
するので、FETタイプのアンプ制御とは異なり電流容
量が必要となる。
ローパスフィルタである。このローパスフィルタ22は
送信アンプ21の不要輻射を低減するためのもので、こ
のローパスフィルタ22の出力にアンテナ23が接続さ
れる。また、このローパスフィルタ22の途中から検出
回路24によって送信電力を検出する。この検出回路2
4はダイオード整流回路を使用したもので、送信電力レ
ベル(送信出力)に正比例した電圧出力が得られる。
はマイコン25のA/Dコンバータに入力されてデジタ
ル値に変換される。マイコン25はこの値をデジタル的
に処理して、A/Dコンバータ入力(送信出力)に対応
したPWM出力をマイコン内蔵のPWMポートから発生
させる。
ulation)出力を図2に示す。PWM出力は、周
期が一定で、パルス幅(“H”期間)がA/Dコンバー
タ入力(送信出力)に応じて可変される信号であり、こ
こでは、A/Dコンバータ入力(送信出力)が大きいと
パルス幅が短くなり、A/Dコンバータ入力(送信出
力)が小さいとパルス幅が長くなるように設定されてい
る。
で、FET31と、直流電源32と、整流ダイオード3
3と、平滑用キャパシタ34とで構成される。FET3
1は、ゲートがマイコン25のPWM出力に接続され
る。直流電源32はFET31のソースにプラス極が接
続され、マイナス極は接地される。整流ダイオード33
は、FET31のドレインにアノードが接続される。平
滑用キャパシタ34は、整流ダイオード33のカソード
と接地間に接続される。そして、このスイッチング電源
26は、FET31がマイコン25のPWM出力によっ
てスイッチング動作することにより、検出回路24で検
出された送信電力値(送信出力)に応じた制御電圧Vb
を平滑用キャパシタ34の両端間に発生させる。そし
て、この制御電圧Vbが送信アンプ21の出力制御端子
21aに供給されて送信アンプ21の増幅率を制御する
ことにより、送信出力が一定になるように制御されてい
る。
の動作を図3に詳細に示す。目標の送信出力を得るため
に必要な制御電圧Vbは従来の図7の回路のときと同じ
である。目標の送信出力に見合った制御電圧Vbを得る
のに必要なPWM出力のパルス幅(デューティ比)も一
義的に決まる。
で何の変動も無い場合は検出回路24の出力(A/Dコ
ンバータ入力)も一定であるため、マイコン25はPW
M出力のパルス幅を一定に維持し続ける。その結果、ス
イッチング電源26による制御電圧Vbも一定となる。
目標値から上昇した場合は、A/Dコンバータ入力も上
昇する。この場合、マイコン25はPWM出力のパルス
幅を減少させるように動作する。そうすると、スイッチ
ング電源26の出力は降下し、制御電圧Vbを下げ、送
信出力を目標値に下げるように作用する。
目標値から降下した場合は、A/Dコンバータの入力が
降下する。この場合、マイコン25はPWM出力のパル
ス幅を増大させるように動作する。したがって、スイッ
チング電源26の出力は上昇し、制御電圧Vbを上げ、
送信出力を目標値に上昇させる。
ン25とスイッチング電源26を使用して送信出力が一
定に制御される。
ン25には、A/Dコンバータ41、演算手段42、記
憶手段43、PWM波形出力手段44が設けられる。記
憶手段43には、予め、A/Dコンバータ出力対PWM
出力パルス幅の出力関係が記憶されている。
ては、図1の検出回路24の出力がA/Dコンバータ4
1によりデジタル値に変換される。すると、A/Dコン
バータ41の出力に応じて、予め記憶手段43に記憶さ
れたA/Dコンバータ出力対PWM出力パルス幅の出力
関係に従ってPWM出力パルス幅制御信号が演算手段4
2からPWM波形出力手段44に出力される。すると、
供給されたPWM出力パルス幅制御信号に応じた、すな
わちA/Dコンバータ41の入力(送信出力)に応じた
パルス幅のPWM出力がPWM波形出力手段44から出
力される。
るA/Dコンバータ41入力(出力)対PWM出力パル
ス幅の出力関係を数値で示す図である。前述した説明の
通り、PWM出力パルス幅はA/Dコンバータ入力(送
信出力)に応じて可変されており、しかもA/Dコンバ
ータ入力(送信出力)が増加すればPWM出力パルス幅
が短くなっており、逆にA/Dコンバータ入力(送信出
力)が減少すればPWM出力パルス幅が長くなってい
る。
をフローチャートで示した図で、マイコン25は、送信
電力(送信出力)検出値をA/D変換するステップS1
と、このステップS1で得られたA/D変換出力に応じ
てPWM出力パルス幅を制御するステップS2と、この
ステップS2で制御されたパルス幅でPWM出力を発生
させるステップS3とを繰返す。
は、制御電圧Vbを発生させるのにスイッチング電源2
6を用いたため、トランジスタ(FET31)での熱損
失が大幅に改善され、トランジスタの放熱の問題を解決
でき、トランジスタの小型化と、放熱に必要だった部品
の削除によるコストダウンを図れる。
グ電源26のトランジスタとしてFET31を使用した
が、これをバイポーラトランジスタに置き換えることも
できる。
トパワーコントロール回路によれば、トランジスタの放
熱問題を解決できる。
路図。
波形図。
チング電源の動作を詳細に示す図。
示す回路図。
コンバータ入力(出力)対PWM出力パルス幅の出力関
係を数値例で示す図。
示すフローチャート。
Claims (3)
- 【請求項1】 送信アンプの出力値を検出し、この検出
値に応じて前記送信アンプの増幅率を制御することによ
り、送信出力を一定に制御するオートパワーコントロー
ル回路において、 前記出力値に応じてパルス幅が可変される信号を発生さ
せる手段と、 この手段で発生された信号によりスイッチング動作する
トランジスタを有し、前記パルス幅に応じた電圧を発生
させるスイッチング電源とを具備し、 このスイッチング電源の出力電圧を前記送信アンプに供
給して送信出力を一定に制御することを特徴とするオー
トパワーコントロール回路。 - 【請求項2】 前記スイッチング電源は、前記手段で発
生された信号がゲートに供給されるFETと、このFE
Tのソースに接続された直流電源と、前記FETのドレ
インに接続された整流ダイオードと、この整流ダイオー
ドの出力に接続された平滑用キャパシタとからなり、前
記平滑用キャパシタの両端間電圧が前記送信アンプに供
給されることを特徴とする請求項1に記載のオートパワ
ーコントロール回路。 - 【請求項3】 前記送信アンプの出力値が増大すると前
記信号のパルス幅が減少し、前記送信アンプの出力値が
減少すると前記信号のパルス幅が増大することを特徴と
する請求項1または2に記載のオートパワーコントロー
ル回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001279874A JP2003087069A (ja) | 2001-09-14 | 2001-09-14 | オートパワーコントロール回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001279874A JP2003087069A (ja) | 2001-09-14 | 2001-09-14 | オートパワーコントロール回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003087069A true JP2003087069A (ja) | 2003-03-20 |
Family
ID=19103971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001279874A Pending JP2003087069A (ja) | 2001-09-14 | 2001-09-14 | オートパワーコントロール回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003087069A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1796273A1 (en) * | 2004-09-28 | 2007-06-13 | Aisin Seiki Kabushiki Kaisha | Antenna drive |
GB2438726A (en) * | 2006-05-31 | 2007-12-05 | Lear Corp | Pulse width modulation control of RF signal power attenuation |
JP2008504745A (ja) * | 2004-06-23 | 2008-02-14 | ペレグリン セミコンダクター コーポレーション | Rfフロントエンド集積回路 |
JP2011041315A (ja) * | 2004-06-23 | 2011-02-24 | Peregrine Semiconductor Corp | Rfフロントエンド集積回路 |
-
2001
- 2001-09-14 JP JP2001279874A patent/JP2003087069A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008504745A (ja) * | 2004-06-23 | 2008-02-14 | ペレグリン セミコンダクター コーポレーション | Rfフロントエンド集積回路 |
JP2011041315A (ja) * | 2004-06-23 | 2011-02-24 | Peregrine Semiconductor Corp | Rfフロントエンド集積回路 |
JP4659826B2 (ja) * | 2004-06-23 | 2011-03-30 | ペレグリン セミコンダクター コーポレーション | Rfフロントエンド集積回路 |
EP1796273A1 (en) * | 2004-09-28 | 2007-06-13 | Aisin Seiki Kabushiki Kaisha | Antenna drive |
US7933325B2 (en) | 2004-09-28 | 2011-04-26 | Aisin Seiki Kabushiki Kaisha | Antenna driving apparatus |
EP1796273A4 (en) * | 2004-09-28 | 2014-01-15 | Aisin Seiki | ANTENNA CONTROL |
GB2438726A (en) * | 2006-05-31 | 2007-12-05 | Lear Corp | Pulse width modulation control of RF signal power attenuation |
GB2438726B (en) * | 2006-05-31 | 2008-11-12 | Lear Corp | Power Regulator |
US7933324B2 (en) | 2006-05-31 | 2011-04-26 | Lear Corporation | Power regulator |
US8401066B2 (en) | 2006-05-31 | 2013-03-19 | Lear Corporation | Power regulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7592792B2 (en) | Power supply | |
TWI362818B (en) | Multi-phase dc-dc controller and controlling method thereof | |
US6850044B2 (en) | Hybrid regulator with switching and linear sections | |
EP2166666B1 (en) | Power supply providing ultrafast modulation of output voltage | |
US20020084767A1 (en) | Solar power charging system | |
JP2002199708A (ja) | Dc−dcコンバータ | |
JP3691500B2 (ja) | スイッチング電源装置 | |
JP2003510001A (ja) | Llc変換器及びllc変換器を制御する方法 | |
KR20050009151A (ko) | 디씨-디씨 컨버터 컨트롤 회로를 포함하는 반도체 장치 | |
US10868472B2 (en) | Power conversion circuit with switching modes, and control method thereof | |
JP5029056B2 (ja) | 検出回路及び電源システム | |
CN210053349U (zh) | 一种用于开关电源的电流调制器 | |
US7321499B2 (en) | Method of forming a power supply controller and device therefor | |
TW201433070A (zh) | 電壓轉換電路以及電壓轉換控制器與應用於其中的參數設定方法 | |
JP3444468B2 (ja) | Dc−dcコンバータ | |
JP2003087069A (ja) | オートパワーコントロール回路 | |
JPH06201738A (ja) | 電流検出回路 | |
US7239533B2 (en) | DC power supply apparatus | |
JP2000047738A (ja) | シリーズレギュレータ回路 | |
US20050030779A1 (en) | Controlling circuit for a pulse width modulated DC/DC converter | |
JP2000252754A (ja) | 直流信号電圧変換器 | |
JP2975381B2 (ja) | スイッチ素子の駆動回路 | |
JP2002051549A (ja) | スイッチング電源用半導体装置 | |
US12040721B2 (en) | Bidirectional voltage converter and operation method thereof | |
JP2006054952A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |